[go: up one dir, main page]

JP2010040864A - エピタキシャルシリコンウェーハ及びその製造方法 - Google Patents

エピタキシャルシリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2010040864A
JP2010040864A JP2008203402A JP2008203402A JP2010040864A JP 2010040864 A JP2010040864 A JP 2010040864A JP 2008203402 A JP2008203402 A JP 2008203402A JP 2008203402 A JP2008203402 A JP 2008203402A JP 2010040864 A JP2010040864 A JP 2010040864A
Authority
JP
Japan
Prior art keywords
layer
carrier dopant
epitaxial
silicon
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008203402A
Other languages
English (en)
Inventor
Hidekazu Asayama
英一 浅山
Hisashi Adachi
尚志 足立
Tamio Motoyama
民雄 本山
Koji Matsumoto
光二 松本
Kazunao Torigoe
和尚 鳥越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008203402A priority Critical patent/JP2010040864A/ja
Priority to PCT/JP2009/063740 priority patent/WO2010016457A1/ja
Priority to TW098126527A priority patent/TW201013753A/zh
Publication of JP2010040864A publication Critical patent/JP2010040864A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P30/204
    • H10P14/2905
    • H10P14/3411
    • H10P14/3441
    • H10P30/208
    • H10P36/03
    • H10P36/20

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】集積回路基板が薄型化しても高いゲッタリング能力を有するエピタキシャルシリコンウェーハを提供する。
【解決手段】シリコン単結晶基板1の主面にシリコンエピタキシャル層3を有するエピタキシャルシリコンウェーハであって、前記シリコン単結晶基板及び前記シリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4が形成されている。
【選択図】 図1E

Description

本発明は、エピタキシャルシリコンウェーハ及びその製造方法に関するものである。
高集積化デバイスにおいて、デバイス活性領域に結晶欠陥あるいはドーパント以外の金属不純物が含まれていると、リーク電流の増大などのデバイスの電気的特性の劣化を招く。従来、高集積化シリコン半導体デバイスは、CZ法で育成されたCZ−Si基板が用いられてきたが、これらのCZ−Si基板には過飽和の格子間酸素が約1018atoms/cmのオーダーで含まれており、デバイス製造プロセスにおいて酸素析出物や転位、積層欠陥などの結晶欠陥が誘起されることは良く知られている。
従来、LOCOS(Local Oxidation of Silicon)形成やWELL拡散層形成のために1100〜1200℃の高温で数時間の熱処理が行われていたため、基板表面近傍では格子間酸素の外方拡散によって表面近傍数10μmには結晶欠陥のないいわゆるDZ(Denuded Zone)層が自然に形成され、ウェーハ表面のデバイス活性領域での結晶欠陥の発生が自然に抑制されていた。
しかし、半導体デバイスの微細化に伴い、WELL形成に高エネルギーイオン注入が用いられ、デバイスプロセスが1000℃以下の低温で行われるようになると、上記の酸素外方拡散が充分に起こらず表面近傍でのDZ層の形成が困難となってきた。このためにSi基板の低酸素化が行われてきたが、結晶欠陥の発生を完全に抑制することは困難であった。
このようなことから、結晶欠陥をほぼ完全に含まないエピタキシャル層をCZ−Si基板上に成長させたエピタキシャルシリコンウェーハが、高集積化デバイスに多用されている。
ところで、結晶の完全性が高いエピタキシャルウェーハを用いても、その後のデバイス工程におけるエピタキシャル膜の金属不純物汚染はデバイスの特性を悪化させる。従って、金属不純物をデバイス活性領域から離れた場所(シンク)に捕獲させる、いわゆるゲッタリング技術が必要となる。
ゲッタリング技術としては、デバイスプロセスの熱処理中に自然に誘起される酸素起因の結晶欠陥をシンクとするイントリンシックゲッタリング(IG)と、サンドブラスト、Si3N4膜あるいはPoly−Si膜の成長などによる裏面歪付けに代表されるイクストリンシックゲッタリング(EG)とがある。
しかしながら、高集積化デバイスが薄型化されると、Si基板に分散して存在していたシンクの数が減少するためIG効果が期待できないという問題がある。また、抗折強度維持のため研削後のダメージが除去されることになり、EG効果も期待できないという問題がある。
こうした高集積化デバイスの薄型化は、高画素カメラや音楽プレーヤー等が搭載された携帯電話などの小型モバイル機器に特に顕著である。大容量データを保存・高速処理する能力が求められているため、1パッケージあたりに複数タイプのメモリを搭載するMCP(マルチチップパッケージ)のニーズが高まっている。
特許文献1や特許文献2には、Si基板に非キャリア性ドーパントを含む層を含むエピタキシャルウェーハが提案されている。
特開2006−216934号公報 特開2007−36250号公報
しかしながら、上記特許文献1及び2に記載されたウェーハでは、その後のエピタキシャル成長を含む熱プロセスの際に、非キャリア性ドーパントを含む層及びその周辺の歪により、Si基板中の酸素が非キャリア性ドーパントを含む層に引き寄せられる。
したがって、金属不純物ゲッタリングのために導入した非キャリア性ドーパントを含む層による歪が拡散してきた酸素により緩和されてしまい、金属不純物をゲッタリングする能力が低減してしまうという問題があった。
本発明が解決しようとする課題は、集積回路基板が薄型化しても高いゲッタリング能力を有するエピタキシャルシリコンウェーハを提供することである。
本発明のエピタキシャルシリコンウェーハ及びその製造方法は、シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハであって、前記シリコン単結晶基板及び前記シリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層が形成されていることを特徴とする。
このようにシリコン単結晶基板及びシリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層を形成すると、エピタキシャル成長工程やその後のデバイス工程などの熱処理により非キャリア性ドーパントを含む第1の層にシリコン単結晶基板に含まれる酸素が流入し、当該非キャリア性ドーパントを含む第1の層の歪が緩和されていくが、それよりもウェーハの表面側に形成された非キャリア性ドーパントを含む第2の層へは酸素の流入は殆ど生じない。
したがって、非キャリア性ドーパントを含む第2の層の歪は維持され、その結果、当該非キャリア性ドーパントを含む第2の層による不純物金属のゲッタリング能力は高い状態で維持される。
本発明によれば、集積回路基板が薄型化しても高いゲッタリング能力を有するエピタキシャルシリコンウェーハを得ることができる。
以下、本発明の実施形態を図面に基づいて説明する。
《第1実施形態》
図1A〜図1Eは第1実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。
本例の製造方法では、まずCZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。
次いで、上記シリコン単結晶基板1をイオン注入装置にセットし、図1Aに示すようにシリコン単結晶基板1の一方の表面(同図の上面)に炭素イオンをイオン注入し、図1Bに示すようにシリコン単結晶基板1の表面近傍に非キャリア性ドーパントを含む第1の層2を形成する。
炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2.0μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
次いで、非キャリア性ドーパントを含む第1の層2が形成されたシリコン単結晶基板1を気相成長装置にセットし、図1Cに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
この気相成長反応の原料ガスとしては、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
次いで、上記シリコンエピタキシャル層3が形成されたシリコン単結晶基板1をイオン注入装置にセットし、図1Dに示すようにシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図1Eに示すようにシリコンエピタキシャル層3に非キャリア性ドーパントを含む第2の層4を形成する。
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍に形成することがより好ましい。
以上の工程により、シリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2が形成され、シリコンエピタキシャル層3に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
このウェーハによれば、上述した気相成長工程の熱処理やその後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図1Eに矢印で示すように、非キャリア性ドーパントを含む第1の層2よりも裏面側に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3に形成された非キャリア性ドーパントを含む第2の層4にはごく少数の酸素が捕獲されるだけであるため(非キャリア性ドーパントを含む第1の層2よりシリコン単結晶基板1の表面側の領域に存在する酸素が捕獲される)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能の低下を抑制することができる。
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
《第2実施形態》
図2A〜図2Fは第2実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものである。
本例の製造方法では、図2Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第1実施形態と同様である。
次いで、このシリコン単結晶基板1を気相成長装置にセットし、図2Bに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
この気相成長反応の原料ガスとしては、上記第1実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
次いで、上記シリコンエピタキシャル層3が形成されたシリコン単結晶基板1をイオン注入装置にセットし、図2Cに示すようにシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図2Dに示すようにシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2を形成する。
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
続いて、図2Eに示すように、イオン注入装置により、非キャリア性ドーパントを含む第1の層2が形成されたシリコンエピタキシャル層3の表面(同図の上面)に炭素イオンをイオン注入し、図2Fに示すようにシリコンエピタキシャル層3の非キャリア性ドーパントを含む第1の層2より表面側に非キャリア性ドーパントを含む第2の層4を形成する。
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍に形成することがより好ましい。
以上の工程により、シリコンエピタキシャル層3の深い位置に非キャリア性ドーパントを含む第1の層2が形成され、浅い位置に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
このウェーハによれば、その後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図2Fに矢印で示すように、シリコン単結晶基板1に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3の浅い位置に形成された非キャリア性ドーパントを含む第2の層4には殆ど酸素が捕獲されないため(シリコンエピタキシャル層には酸素が含まれない)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能を維持することができる。
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
《第3実施形態》
図3A〜図3Eは第3実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものである。
本例の製造方法では、図3Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第1実施形態と同様である。
次いで、上記シリコン単結晶基板1をイオン注入装置にセットし、図3Aに示すようにシリコン単結晶基板1の一方の表面(同図の上面)に炭素イオンをイオン注入し、図3Bに示すようにシリコン単結晶基板1の表面近傍に非キャリア性ドーパントを含む第1の層2を形成する。
炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2000μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。ただし、本例の非キャリア性ドーパントを含む第1の層2はシリコン単結晶基板1に存在する酸素を捕獲する機能を司ることから、当該酸素と結合し易い炭素などのドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第1の層2の深さは特に限定されないが、シリコン単結晶基板1に存在する酸素の捕獲機能を考慮すると、できる限りシリコン単結晶基板1の表面近傍に形成することがより好ましい。
続いて、図3Cに示すように、イオン注入装置により、非キャリア性ドーパントを含む第1の層2が形成されたシリコン単結晶基板1の表面に炭素イオンをイオン注入し、図3Dに示すように非キャリア性ドーパントを含む第1の層2より表面側に非キャリア性ドーパントを含む第2の層4を形成する。
この炭素イオンの注入は、加速エネルギが1〜2000keV、ピーク密度が1015〜1022atoms/cc、表面からの深さが0.01〜2μmの条件ですることができる。
また、イオン注入されるイオンは炭素以外にも非キャリア性を有するドーパントであればよく、Si、Ge,Sn,Pb、He、Ne、Ar、Kr、Xeなども用いることができる。特に上述した非キャリア性ドーパントを含む第1の層2とは異なり、本例の非キャリア性ドーパントを含む第2の層4は、デバイスプロセスにおける金属不純物を捕獲する機能を司ることから、当該金属不純物と結合し易いドーパントを用いることがより好ましい。
また、非キャリア性ドーパントを含む第2の層4の深さは特に限定されないが、金属不純物の捕獲機能を考慮すると、デバイス活性領域より深い位置であって当該デバイス活性領域の近傍、すなわちシリコン単結晶基板1の表面近傍に形成することがより好ましい。
次いで、非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4が形成されたシリコン単結晶基板1を気相成長装置にセットし、図3Eに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3を形成する。
この気相成長反応の原料ガスとしては、上記第1実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3が形成される。なお、シリコンエピタキシャル層3の厚さは目的とするデバイスに応じて適宜選択される。
以上の工程により、シリコン単結晶基板1に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4が形成された、シリコンエピタキシャル層3を有するウェーハが得られる。
このウェーハによれば、上述した気相成長工程の熱処理やその後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図3Eに矢印で示すように、非キャリア性ドーパントを含む第1の層2よりも裏面側に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3に形成された非キャリア性ドーパントを含む第2の層4にはごく少数の酸素が捕獲されるだけであるため(第1の非キャリア性ドーパントを含む層2よりシリコン単結晶基板1の表面側の領域に存在する酸素が捕獲される)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能の低下を抑制することができる。
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
《第4実施形態》
図4A〜図4Fは第4実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すウェーハの断面図である。本例はシリコンエピタキシャル層3に非キャリア性ドーパントを含む第1の層2と非キャリア性ドーパントを含む第2の層4を形成したものであり、構造的には上記第2実施形態と同じであるが、非キャリア性ドーパントを含む第1及び第2の層2,4をイオン注入法に代えて気相成長法により形成したものである。
本例の製造方法では、図4Aに示すように、CZ法により育成されたシリコン単結晶にスライス、研削、エッチング、鏡面研磨等の処理を施し、シリコン単結晶基板1を得る。シリコン単結晶基板1の直径や厚さは特に限定されないが、固溶度から初期格子間酸素濃度は2.7×1018atoms/cc(ASTM F−121,1979)以下に限定される。これについては上記第2実施形態と同様である。
次いで、このシリコン単結晶基板1を気相成長装置にセットし、図4Bに示すようにシリコン単結晶基板1の表面にシリコンエピタキシャル層3aを形成する。
この気相成長反応の原料ガスとしては、上記第2実施形態と同様に、目的とするデバイスに応じて、モノシランガスや水素希釈したクロロシラン系ガスにジボラン(P型)又はホスフィンやアルシン(N型)のドーパント原料ガスを添加したものを使用することができる。これにより、シリコン単結晶基板1の表面において熱CVD反応によるシリコンエピタキシャル層3aが形成される。
次いで、気相成長装置の反応ガスを切り替え、非キャリア性ドーパントである炭素を上記反応ガスに含有させ、気相成長を行うことにより、図4Cに示すようにシリコンエピタキシャル層3aの表面に非キャリア性ドーパントを含む第1の層2を形成する。
次いで、気相成長装置の反応ガスを、上記シリコンエピタキシャル層3aを成長させた反応ガスに切り替え、図4Dに示すように非キャリア性ドーパントを含む第1の層2の表面にシリコンエピタキシャル層3bを気相成長により形成する。
次いで、気相成長装置の反応ガスを切り替え、非キャリア性ドーパントである炭素を上記反応ガスに含有させ、気相成長を行うことにより、図4Eに示すようにシリコンエピタキシャル層3bの表面に非キャリア性ドーパントを含む第2の層4を形成する。
次いで、気相成長装置の反応ガスを、上記シリコンエピタキシャル層3a,3bを成長させた反応ガスに切り替え、図4Fに示すように非キャリア性ドーパントを含む第2の層4の表面にシリコンエピタキシャル層3cを気相成長により形成する。
なお、シリコンエピタキシャル層3a,3b,3c及び非キャリア性ドーパントを含む第1の層2、非キャリア性ドーパントを含む第2の層4の総合厚さは目的とするデバイスに応じて適宜選択される。
以上の工程により、上記第2実施形態と同様に、シリコンエピタキシャル層3の深い位置に非キャリア性ドーパントを含む第1の層2が形成され、浅い位置に非キャリア性ドーパントを含む第2の層4が形成されたウェーハが得られる。
このウェーハによれば、その後のデバイス工程の熱処理によって、シリコン単結晶基板1に存在する酸素は外方拡散しようとするが、図4Fに矢印で示すように、シリコン単結晶基板1に存在する酸素は非キャリア性ドーパントを含む第1の層2により発生している歪に引き寄せられて炭素と結合する。
これにより非キャリア性ドーパントを含む第1の層2の歪みは緩和され金属不純物の捕獲機能は低下するものの、シリコンエピタキシャル層3の浅い位置に形成された非キャリア性ドーパントを含む第2の層4には殆ど酸素が捕獲されないため(シリコンエピタキシャル層3a,3b,3cには酸素が含まれない)、当該非キャリア性ドーパントを含む第2の層4の金属不純物の捕獲機能を維持することができる。
また、シリコン単結晶基板1の初期酸素濃度が高くても非キャリア性ドーパントを含む第1の層2により酸素を捕獲でき、非キャリア性ドーパントを含む第2の層4がゲッタリング機能を発揮するので、初期酸素濃度が低いシリコン単結晶を用いなくても高いゲッタリング能力を有するウェーハを得ることができる。
特に、ウェーハ自体が薄型化しても非キャリア性ドーパントを含む第1の層2及び非キャリア性ドーパントを含む第2の層4は形成可能であることから、たとえばMCPなどのデバイス用ウェーハに適用することができる。
発明の実施形態に係る製造方法を示す断面図である。 発明の実施形態に係る製造方法を示す断面図である。 発明の実施形態に係る製造方法を示す断面図である。 発明の実施形態に係る製造方法を示す断面図である。 発明の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明の他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。 発明のさらに他の実施形態に係る製造方法を示す断面図である。
符号の説明
1…シリコン単結晶基板
2…非キャリア性ドーパントを含む第1の層
3…シリコンエピタキシャル層
4…非キャリア性ドーパントを含む第2の層

Claims (15)

  1. シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハであって、
    前記シリコン単結晶基板及び前記シリコンエピタキシャル層に、少なくとも非キャリア性ドーパントを含む第1の層と非キャリア性ドーパントを含む第2の層が形成されていることを特徴とするエピタキシャルシリコンウェーハ。
  2. 請求項1に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第1の層は前記シリコン単結晶基板に形成され、前記非キャリア性ドーパントを含む第2の層は前記シリコンエピタキシャル層に形成されていることを特徴とするエピタキシャルシリコンウェーハ。
  3. 請求項1に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第1の層及び前記非キャリア性ドーパントを含む第2の層は前記シリコン単結晶基板に形成されていることを特徴とするエピタキシャルシリコンウェーハ。
  4. 請求項1に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第1の層及び前記非キャリア性ドーパントを含む第2の層は前記シリコンエピタキシャル層に形成されていることを特徴とするエピタキシャルシリコンウェーハ。
  5. 請求項1〜4のいずれか一項に記載のエピタキシャルシリコンウェーハにおいて、
    前記シリコン単結晶基板の初期格子間酸素濃度が2.7×1018atoms/cc(ASTM F−121,1979)以下であることを特徴とするエピタキシャルシリコンウェーハ。
  6. 請求項1〜5のいずれか一項に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントをイオン注入することにより形成されることを特徴とするエピタキシャルシリコンウェーハ。
  7. 請求項2に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成されることを特徴とするエピタキシャルシリコンウェーハ。
  8. 請求項4に記載のエピタキシャルシリコンウェーハにおいて、
    前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成されることを特徴とするエピタキシャルシリコンウェーハ。
  9. シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハの製造方法であって、
    前記シリコン単結晶基板に非キャリア性ドーパントを含む第1の層を形成する工程と、
    前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、
    前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第2の層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  10. シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハの製造方法であって、
    前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、
    前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第1の層を形成する工程と、
    前記シリコンエピタキシャル層に非キャリア性ドーパントを含む第2の層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  11. シリコン単結晶基板の主面にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハの製造方法であって、
    前記シリコン単結晶基板に非キャリア性ドーパントを含む第1の層を形成する工程と、
    前記シリコン単結晶基板に非キャリア性ドーパントを含む第2の層を形成する工程と、
    前記シリコン単結晶基板の主面にシリコンエピタキシャル層を形成する工程と、を備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  12. 請求項9〜11のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコン単結晶基板の初期格子間酸素濃度が2.7×1018atoms/cc(ASTM F−121,1979)以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  13. 請求項9〜12のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントをイオン注入することにより形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  14. 請求項9に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記非キャリア性ドーパントを含む第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  15. 請求項10に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記非キャリア性ドーパントを含む第1及び第2の層は、非キャリア性ドーパントを含有する反応ガスを用いたエピタキシャル成長により形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。
JP2008203402A 2008-08-06 2008-08-06 エピタキシャルシリコンウェーハ及びその製造方法 Pending JP2010040864A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008203402A JP2010040864A (ja) 2008-08-06 2008-08-06 エピタキシャルシリコンウェーハ及びその製造方法
PCT/JP2009/063740 WO2010016457A1 (ja) 2008-08-06 2009-08-03 エピタキシャルシリコンウェーハ及びその製造方法
TW098126527A TW201013753A (en) 2008-08-06 2009-08-06 Epitaxy silicon wafer and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203402A JP2010040864A (ja) 2008-08-06 2008-08-06 エピタキシャルシリコンウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010040864A true JP2010040864A (ja) 2010-02-18

Family

ID=41663674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203402A Pending JP2010040864A (ja) 2008-08-06 2008-08-06 エピタキシャルシリコンウェーハ及びその製造方法

Country Status (3)

Country Link
JP (1) JP2010040864A (ja)
TW (1) TW201013753A (ja)
WO (1) WO2010016457A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
CN103534791A (zh) * 2011-05-13 2014-01-22 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076933A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099451A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099450A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015156455A (ja) * 2014-02-21 2015-08-27 株式会社Sumco エピタキシャルウェーハの製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6278592B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) * 2012-11-13 2019-06-26 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) * 2017-05-01 2017-09-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) * 2017-05-11 2017-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166032A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 半導体基板
JPH04130731A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2004281591A (ja) * 2003-03-14 2004-10-07 Hitachi Ltd 半導体エピタキシャルウエハとその製法,半導体装置及びその製法
JP5201420B2 (ja) * 2007-07-04 2013-06-05 信越半導体株式会社 多層シリコンウェーハの作製法
JP5439801B2 (ja) * 2007-12-13 2014-03-12 株式会社Sumco エピタキシャルウェーハ及びその製造方法

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
CN103534791A (zh) * 2011-05-13 2014-01-22 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
KR101991882B1 (ko) 2011-05-13 2019-06-21 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US9847370B2 (en) 2011-05-13 2017-12-19 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US9496139B2 (en) 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
CN103534791B (zh) * 2011-05-13 2016-05-11 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
KR20150127740A (ko) * 2011-05-13 2015-11-17 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP5673811B2 (ja) * 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
DE112013005409B4 (de) * 2012-11-13 2024-02-01 Sumco Corporation Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
JP2014099451A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20150065901A (ko) * 2012-11-13 2015-06-15 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20150066598A (ko) * 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR20150066597A (ko) * 2012-11-13 2015-06-16 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN104781919A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781918A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
DE112013005407B4 (de) 2012-11-13 2024-04-25 Sumco Corp. Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
CN104823269A (zh) * 2012-11-13 2015-08-05 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099450A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI549188B (zh) * 2012-11-13 2016-09-11 勝高股份有限公司 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
KR101669603B1 (ko) * 2012-11-13 2016-10-26 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
WO2014076933A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101687525B1 (ko) 2012-11-13 2016-12-19 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR101964937B1 (ko) 2012-11-13 2019-04-02 가부시키가이샤 사무코 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN105814671A (zh) * 2014-01-07 2016-07-27 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR101882389B1 (ko) 2014-01-07 2018-07-26 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
US10153323B2 (en) 2014-01-07 2018-12-11 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
CN105814671B (zh) * 2014-01-07 2019-03-29 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR20170059020A (ko) * 2014-01-07 2017-05-29 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
US10629648B2 (en) 2014-01-07 2020-04-21 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US11211423B2 (en) 2014-01-07 2021-12-28 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015156455A (ja) * 2014-02-21 2015-08-27 株式会社Sumco エピタキシャルウェーハの製造方法
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ

Also Published As

Publication number Publication date
TW201013753A (en) 2010-04-01
WO2010016457A1 (ja) 2010-02-11

Similar Documents

Publication Publication Date Title
JP2010040864A (ja) エピタキシャルシリコンウェーハ及びその製造方法
CN103946970B (zh) 限制缺陷形成的制备异质结构的工艺
WO2007125863A1 (ja) Soiウエーハの製造方法
JP2015050425A (ja) シリコンウェーハおよびその製造方法
JP5261194B2 (ja) 高い熱伝導率を有する半導体ウエハ
WO2007125771A1 (ja) Soiウエーハの製造方法
US7755085B2 (en) Semiconductor device and method for fabricating same
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP2007318102A (ja) Soiウエーハの製造方法
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
JP3579069B2 (ja) 半導体装置の製造方法
JP7380517B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
TW201937562A (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
EP4002430A1 (en) Bonded wafer and method of producing bonded wafer
JP5292810B2 (ja) Soi基板の製造方法
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP7334698B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
US20220319912A1 (en) Method of making a silicon on insulator wafer
JPWO2004086488A1 (ja) 半導体エピタキシャルウェーハ
JP2018137278A (ja) 貼り合わせsoiウェーハの製造方法
JP2022173926A (ja) 半導体エピタキシャルウェーハおよびその製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法