JP2009501440A - 厚い絶縁層の粗さを減少させるための方法 - Google Patents
厚い絶縁層の粗さを減少させるための方法 Download PDFInfo
- Publication number
- JP2009501440A JP2009501440A JP2008520879A JP2008520879A JP2009501440A JP 2009501440 A JP2009501440 A JP 2009501440A JP 2008520879 A JP2008520879 A JP 2008520879A JP 2008520879 A JP2008520879 A JP 2008520879A JP 2009501440 A JP2009501440 A JP 2009501440A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- insulating layer
- substrate
- seconds
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P14/20—
-
- H10P90/1916—
-
- H10P50/283—
-
- H10P95/00—
-
- H10P95/064—
-
- H10W10/181—
Landscapes
- Formation Of Insulating Films (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Magnetic Heads (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
a)20nm以上の厚さを有し、2μm×2μmのスキャン幅にわたって3オングストロームRMS以上の粗さを有する絶縁層を、第1のいわゆる「ドナー」基板上に堆積するステップと、
b)内部のガス圧力が0.25Paを超えるチャンバ内で形成されたガスプラズマを用いて、前記絶縁層の自由表面の平滑化処理(smoothing treatment)を行うステップであって、前記プラズマは、無線周波発生器(radiofrequency generator)を用いて生成され、該無線周波発生器は、前記絶縁層に0.6W/cm2よりも大きいパワー密度を印加できるようなパワーで動作し、前記平滑化処理の継続時間は、少なくとも10秒であるようなステップと、
c)前記ドナー基板の内部に原子種を注入することで脆化域を形成し、いわゆる「活性」層と残りの部分とを区切るステップと、
を少なくとも備え、
ステップa)乃至c)は、この順番で行われることを特徴とする方法に関する。
d)前記絶縁層の前記自由表面上への、「レシーバー」と呼ばれる第2の基板の分子結合を行うステップと、
e)前記残りの部分を取り除くステップと、
を備え、
ステップd)及びe)は、ステップc)の後に行われる。
絶縁層2は、ドナー基板1上に、堆積により、特に、気相化学成長により、好ましくは、LPCVDとして知られる減圧下での化学気相成長により形成される。
LPCVD反応器チャンバの内部の圧力は、300mTorrから1.5Torr(即ち40Paから200Pa)であり、好ましくは750mTorr付近(即ち100Pa付近)である。
緻密化アニーリングは、700℃から1000℃の温度での、数分間から数時間の継続時間にわたる、酸化雰囲気中又は中性雰囲気中での熱処理により行われる。
当該処理は、プラズマチャンバを備えるユニットを用いて行われ、当プラズマチャンバの内部では、ガス状雰囲気の圧力及び組成が制御される。いくつかのタイプのそのようなユニットが存在する。
プラズマのRFパワーは高い。そのパワーは、200Wから3000Wであり、200mm(ミリメートル)の直径の基板に対して、少なくとも0.6W/cm2、好ましくは0.6W/cm2〜10W/cm2の範囲のパワー密度を与える。出願人は、プラズマ処理のためのRFパワーが高くなるほど、絶縁層の粗さが低くなることを示した。
任意の汚染を避けるために、例えば「RCA」として知られる化学的処理により、活性化対象の表面の強力な洗浄を行ってもよい。
水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、及び脱イオン水の混合体を含む、頭字語「SC1」(標準洗浄剤1:standard clean 1)で知られる溶液、による第1の浴(first bath)と、
塩酸(HCl)、過酸化水素(H2O2)、及び脱イオン水の混合体を含む、頭字語「SC2」(標準洗浄剤2:standard clean 2)で知られる溶液、による第2の浴(second bath)と、
を順番に用いて表面を処理する。
活性化プラズマ処理は、レシーバー基板との結合エネルギーを更に増加させるために、有利には、平滑化プラズマよりも低いパワー、例えば、0.2W/cm2から3W/cm2のRFパワー密度、好ましくは、約0.6W/cm2のRFパワー密度で行われる。
以上のように処理された絶縁層の粗さを中央と端部の双方で調べるために、種々の平滑化プラズマ(SP)処理パラメータを変化させながら、いくつかの基板について試験を行った。
薄いひずみシリコン層とシリコン支持層との間に挿入された平滑化されたTEOS酸化膜を備えるsSOI(straind Silicon On Insulator)基板について、他の補足的な試験を行った。この場合、平滑化パワーは、直径200mmのウェーハに対して約60秒間、約1000Wとした。これは、3W/cm2のパワー密度に相当する。平滑化中に使用したガス圧力は、50mTorr(約7Pa)であった。
a:大きな非転写域(1.5mmよりも大きな直径)
b:小さな非転写域(0.5mmと1.5mmとの間の直径)
c:微小な非転写域(0.5mmよりも小さな直径)
d:ブリスタ
e:微小なブリスタ
f:点腐食(ウェーハ端部の非転写域)
を意味する。
平滑化プラズマが結合時間(bonding time)に及ぼす効果を調べるために、他の試験を行った。
直径200mmの複数のsSOIウェーハについて、試験を行った。これらの基板は、強い表面トポロジーを有するひずみシリコン層を備え、且つ、該ひずみシリコン層上に、1650オングストローム(165nm)程度の厚さ(1600オングストロームから1700オングストローム、160nmから170nmの厚さ)のシリコン酸化層がTEOS LPCVD堆積により堆積されたような、ドナー基板で形成されていた。
Claims (20)
- エレクトロニクス、オプトエレクトロニクス、及び光学の分野で使用するための基板を製造する方法であって、
a)20nm以上の厚さを有し、2μm×2μmのスキャン幅にわたって3オングストロームRMS以上の粗さを有する絶縁層(2)を、第1のいわゆる「ドナー」基板(1)上に堆積するステップと、
b)内部のガス圧力が0.25Paを超えるチャンバ内で形成されたガスプラズマを用いて、前記絶縁層(2)の自由表面(20)の平滑化処理(SP)を行うステップであって、前記プラズマは、無線周波RF発生器を用いて生成され、該無線周波RF発生器は、前記絶縁層(2)に0.6W/cm2よりも大きいパワー密度を印加できるようなパワーで動作し、前記平滑化処理の継続時間は、少なくとも10秒であるようなステップと、
c)前記ドナー基板(1)の内部に原子種を注入することで脆化域(10)を形成し、いわゆる「活性」層(11)と残りの部分(12)とを区切るステップと、
を少なくとも備え、
ステップa)乃至c)は、この順番で行われることを特徴とする方法。 - d)前記絶縁層(2)の前記自由表面(20)上への、「レシーバー」と呼ばれる第2の基板(3)の分子結合を行うステップと、
e)前記残りの部分(12)を取り除くステップと、
を備え、
ステップd)及びe)は、ステップc)の後に行われることを特徴とする請求項1に記載の方法。 - ステップa)で堆積された前記絶縁体(2)についての緻密化アニーリングステップを備え、前記アニーリングは、700℃から1000℃の温度で、数分間から数時間の継続時間にわたり、酸化雰囲気中又は中性雰囲気中で行われることを特徴とする請求項1又は2に記載の方法。
- 前記緻密化アニーリング処理は、前記平滑化プラズマ(SP)ステップb)の後の、前記原子種注入ステップc)の前に行われることを特徴とする請求項3に記載の方法。
- 前記平滑化プラズマ(SP)処理は、0.6W/cm2から10W/cm2のパワー密度、0.25Paから30Paという前記チャンバ内部のガス圧力、且つ10秒から200秒の処理時間で行われることを特徴とする請求項1乃至4のいずれか1項に記載の方法。
- 前記チャンバ内部の前記ガス圧力は、3Paから13Paであることを特徴とする請求項5に記載の方法。
- 前記ガス圧力は、約7Paであることを特徴とする請求項6に記載の方法。
- 前記平滑化プラズマ(SP)処理ステップb)の前記継続時間は、約30から120秒であることを特徴とする請求項1乃至7のいずれか1項に記載の方法。
- 前記平滑化プラズマ(SP)を形成するのに用いられる前記ガスは、酸素(O2)、アルゴン(Ar)、窒素(N2)、又はこれらのガスの混合物、の中から選択されることを特徴とする請求項1乃至8のいずれか1項に記載の方法。
- 前記平滑化プラズマ(SP)を形成するのに用いられる前記ガスは、該プラズマを形成するための原子の種類が、処理対象の前記絶縁層(2)を形成する原子の内の少なくとも1つと同じになるように選択されることを特徴とする請求項1乃至9のいずれか1項に記載の方法。
- ステップc)とステップd)との間に、内部のガス圧力が約7Paのチャンバ内で形成されたガスプラズマを用いて、前記絶縁層(2)の活性化プラズマ(AP)処理が行われ、前記プラズマは、無線周波RF発生器を用いて生成され、該無線周波RF発生器は、前記絶縁層(2)に0.2W/cm2を超えるパワー密度を印加できるようなパワーで動作し、前記平滑化処理の前記継続時間は、少なくとも5秒であることを特徴とする請求項2乃至10のいずれか1項に記載の方法。
- 前記活性化プラズマ(AP)処理は、0.2W/cm2から3W/cm2のパワー密度、且つ5秒から60秒の処理時間で行われることを特徴とする請求項11に記載の方法。
- 前記絶縁層(2)の前記厚さは、200nm以上であることを特徴とする請求項1乃至12のいずれか1項に記載の方法。
- 前記絶縁体(2)は、減圧化学気相成長LPCVD法により得られることを特徴とする請求項1乃至13のいずれか1項に記載の方法。
- 前記絶縁体(2)は、酸化物であることを特徴とする請求項1乃至14のいずれか1項に記載の方法。
- 前記酸化物は、テトラエチルオルトシリケートから出発する減圧化学気相成長法(TEOS LPCVD)により得られる二酸化シリコン(SiO2)であることを特徴とする請求項15に記載の方法。
- 前記二酸化シリコン(SiO2)は、40Paから200Paの圧力で堆積されることを特徴とする請求項16に記載の方法。
- 前記絶縁体(2)は、窒化物又は酸窒化物であることを特徴とする請求項1乃至14のいずれか1項に記載の方法。
- 前記活性層(11)は、シリコンを含むことを特徴とする請求項1乃至18のいずれか1項に記載の方法。
- 前記活性層(11)は、ひずみシリコンを含むことを特徴とする請求項1乃至19のいずれか1項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR05/07573 | 2005-07-13 | ||
| FR0507573A FR2888663B1 (fr) | 2005-07-13 | 2005-07-13 | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
| PCT/EP2006/064169 WO2007006803A1 (fr) | 2005-07-13 | 2006-07-12 | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009501440A true JP2009501440A (ja) | 2009-01-15 |
| JP2009501440A5 JP2009501440A5 (ja) | 2009-02-26 |
| JP4927080B2 JP4927080B2 (ja) | 2012-05-09 |
Family
ID=36090950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008520879A Active JP4927080B2 (ja) | 2005-07-13 | 2006-07-12 | 厚い絶縁層の粗さを減少させるための方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7446019B2 (ja) |
| EP (1) | EP1902463B1 (ja) |
| JP (1) | JP4927080B2 (ja) |
| KR (1) | KR100958467B1 (ja) |
| CN (1) | CN100576462C (ja) |
| AT (1) | ATE524828T1 (ja) |
| FR (1) | FR2888663B1 (ja) |
| SG (1) | SG151287A1 (ja) |
| WO (1) | WO2007006803A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164197A (ja) * | 2007-12-28 | 2009-07-23 | Semiconductor Energy Lab Co Ltd | 半導体基板製造装置および半導体基板製造システム |
| JP2009177155A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| JP2011523784A (ja) * | 2008-05-26 | 2011-08-18 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | 直接接合方法における窒素プラズマ表面処理 |
| JP2017525149A (ja) * | 2014-07-08 | 2017-08-31 | マサチューセッツ インスティテュート オブ テクノロジー | 基板の製造方法 |
| JP2018537719A (ja) * | 2015-12-18 | 2018-12-20 | エーエスエムエル ネザーランズ ビー.ブイ. | Euvリソグラフィ用のメンブレンアセンブリを製造する方法、メンブレンアセンブリ、リソグラフィ装置、及びデバイス製造方法 |
| JP2020528670A (ja) * | 2017-07-24 | 2020-09-24 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法 |
| JP2022102851A (ja) * | 2020-12-25 | 2022-07-07 | 株式会社Sumco | Soiウェーハの製造方法及びsoiウェーハ |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115530B2 (en) * | 2003-12-03 | 2006-10-03 | Texas Instruments Incorporated | Top surface roughness reduction of high-k dielectric materials using plasma based processes |
| JP4796066B2 (ja) * | 2004-09-16 | 2011-10-19 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 二酸化ケイ素層を製造する方法 |
| FR2911598B1 (fr) * | 2007-01-22 | 2009-04-17 | Soitec Silicon On Insulator | Procede de rugosification de surface. |
| FR2911597B1 (fr) * | 2007-01-22 | 2009-05-01 | Soitec Silicon On Insulator | Procede de formation et de controle d'interfaces rugueuses. |
| FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
| WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| CN101281912B (zh) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| SG178762A1 (en) * | 2007-04-13 | 2012-03-29 | Semiconductor Energy Lab | Display device, method for manufacturing display device, and soi substrate |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작방법 |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| US8513678B2 (en) * | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| WO2009057669A1 (en) * | 2007-11-01 | 2009-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing photoelectric conversion device |
| FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US7858495B2 (en) * | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8119490B2 (en) * | 2008-02-04 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP4577382B2 (ja) * | 2008-03-06 | 2010-11-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN101981654B (zh) * | 2008-04-01 | 2012-11-21 | 信越化学工业株式会社 | Soi基板的制造方法 |
| JP5548395B2 (ja) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
| JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
| SG160295A1 (en) * | 2008-09-29 | 2010-04-29 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5496598B2 (ja) * | 2008-10-31 | 2014-05-21 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
| FR2942911B1 (fr) * | 2009-03-09 | 2011-05-13 | Soitec Silicon On Insulator | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique |
| FR2951024B1 (fr) | 2009-10-01 | 2012-03-23 | St Microelectronics Sa | Procede de fabrication de resonateur baw a facteur de qualite eleve |
| FR2951026B1 (fr) | 2009-10-01 | 2011-12-02 | St Microelectronics Sa | Procede de fabrication de resonateurs baw sur une tranche semiconductrice |
| FR2951023B1 (fr) | 2009-10-01 | 2012-03-09 | St Microelectronics Sa | Procede de fabrication d'oscillateurs monolithiques a resonateurs baw |
| JP5917036B2 (ja) | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
| JP2012156495A (ja) | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| KR102353489B1 (ko) | 2011-01-25 | 2022-01-19 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼들의 영구적 결합을 위한 방법 |
| SG192180A1 (en) | 2011-04-08 | 2013-08-30 | Ev Group E Thallner Gmbh | Method for permanent bonding of wafer |
| US8802534B2 (en) | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
| KR102148336B1 (ko) * | 2013-11-26 | 2020-08-27 | 삼성전자주식회사 | 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치 |
| CA2937904C (en) * | 2014-01-29 | 2021-10-19 | Palvannanathan Ganesan | Floating nuclear power reactor with a self-cooling containment structure and an emergency heat exchange system |
| FR3036200B1 (fr) * | 2015-05-13 | 2017-05-05 | Soitec Silicon On Insulator | Methode de calibration pour equipements de traitement thermique |
| FR3045939B1 (fr) * | 2015-12-22 | 2018-03-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct entre deux structures |
| FR3079345B1 (fr) * | 2018-03-26 | 2020-02-21 | Soitec | Procede de fabrication d'un substrat pour dispositif radiofrequence |
| CN114203546A (zh) * | 2020-09-18 | 2022-03-18 | 中芯集成电路(宁波)有限公司 | 半导体器件及其制造方法 |
| CN114688950B (zh) * | 2022-05-31 | 2022-08-23 | 陕西建工第一建设集团有限公司 | 一种建筑施工用铝合金板平整检测装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489255B1 (en) * | 1995-06-05 | 2002-12-03 | International Business Machines Corporation | Low temperature/low dopant oxide glass film |
| US6051478A (en) * | 1997-12-18 | 2000-04-18 | Advanced Micro Devices, Inc. | Method of enhancing trench edge oxide quality |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| FR2835095B1 (fr) * | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| US6869821B2 (en) * | 2002-12-30 | 2005-03-22 | Xerox Corporation | Method for producing organic electronic devices on deposited dielectric materials |
| EP1588416B1 (en) * | 2003-01-07 | 2009-03-25 | S.O.I.Tec Silicon on Insulator Technologies | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
| US6723666B1 (en) * | 2003-03-06 | 2004-04-20 | Advanced Micro Devices, Inc. | Method for reducing gate oxide surface irregularities |
| US6982210B2 (en) * | 2003-07-10 | 2006-01-03 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for manufacturing a multilayer semiconductor structure that includes an irregular layer |
| FR2857982B1 (fr) * | 2003-07-24 | 2007-05-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US20050250346A1 (en) * | 2004-05-06 | 2005-11-10 | Applied Materials, Inc. | Process and apparatus for post deposition treatment of low k dielectric materials |
| US7349140B2 (en) * | 2005-05-31 | 2008-03-25 | Miradia Inc. | Triple alignment substrate method and structure for packaging devices |
-
2005
- 2005-07-13 FR FR0507573A patent/FR2888663B1/fr not_active Expired - Fee Related
-
2006
- 2006-07-05 US US11/481,701 patent/US7446019B2/en active Active
- 2006-07-12 CN CN200680030390A patent/CN100576462C/zh active Active
- 2006-07-12 JP JP2008520879A patent/JP4927080B2/ja active Active
- 2006-07-12 EP EP06777736A patent/EP1902463B1/fr active Active
- 2006-07-12 AT AT06777736T patent/ATE524828T1/de not_active IP Right Cessation
- 2006-07-12 WO PCT/EP2006/064169 patent/WO2007006803A1/fr not_active Ceased
- 2006-07-12 KR KR1020087001701A patent/KR100958467B1/ko active Active
- 2006-07-12 SG SG200901884-7A patent/SG151287A1/en unknown
-
2008
- 2008-09-19 US US12/234,280 patent/US8183128B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003523627A (ja) * | 2000-02-16 | 2003-08-05 | ジプトロニクス・インコーポレイテッド | 低温結合方法および結合構成物 |
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP2005150686A (ja) * | 2003-10-22 | 2005-06-09 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164197A (ja) * | 2007-12-28 | 2009-07-23 | Semiconductor Energy Lab Co Ltd | 半導体基板製造装置および半導体基板製造システム |
| JP2009177155A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| JP2011523784A (ja) * | 2008-05-26 | 2011-08-18 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | 直接接合方法における窒素プラズマ表面処理 |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
| JP2017525149A (ja) * | 2014-07-08 | 2017-08-31 | マサチューセッツ インスティテュート オブ テクノロジー | 基板の製造方法 |
| JP2018537719A (ja) * | 2015-12-18 | 2018-12-20 | エーエスエムエル ネザーランズ ビー.ブイ. | Euvリソグラフィ用のメンブレンアセンブリを製造する方法、メンブレンアセンブリ、リソグラフィ装置、及びデバイス製造方法 |
| JP2020528670A (ja) * | 2017-07-24 | 2020-09-24 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法 |
| JP7242631B2 (ja) | 2017-07-24 | 2023-03-20 | アプライド マテリアルズ インコーポレイテッド | 酸化ケイ素上の超薄型アモルファスシリコン膜の連続性を向上させるための前処理手法 |
| JP2022102851A (ja) * | 2020-12-25 | 2022-07-07 | 株式会社Sumco | Soiウェーハの製造方法及びsoiウェーハ |
| JP7487659B2 (ja) | 2020-12-25 | 2024-05-21 | 株式会社Sumco | Soiウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4927080B2 (ja) | 2012-05-09 |
| SG151287A1 (en) | 2009-04-30 |
| EP1902463A1 (fr) | 2008-03-26 |
| US8183128B2 (en) | 2012-05-22 |
| CN101243545A (zh) | 2008-08-13 |
| KR100958467B1 (ko) | 2010-05-17 |
| KR20080031747A (ko) | 2008-04-10 |
| ATE524828T1 (de) | 2011-09-15 |
| US20070020947A1 (en) | 2007-01-25 |
| FR2888663B1 (fr) | 2008-04-18 |
| WO2007006803A1 (fr) | 2007-01-18 |
| US7446019B2 (en) | 2008-11-04 |
| US20090023267A1 (en) | 2009-01-22 |
| EP1902463B1 (fr) | 2011-09-14 |
| FR2888663A1 (fr) | 2007-01-19 |
| CN100576462C (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
| TWI297171B (en) | Method for fabricating a germanium on insulator (geoi) type wafer | |
| US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
| CN100530531C (zh) | 复合基材的制造方法 | |
| US8530331B2 (en) | Process for assembling substrates with low-temperature heat treatments | |
| US7776719B2 (en) | Method for manufacturing bonded wafer | |
| JP4977999B2 (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| US20040248380A1 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| WO2005124865A1 (ja) | 貼り合わせウェーハの製造方法 | |
| US8216916B2 (en) | Treatment for bonding interface stabilization | |
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| KR20090042139A (ko) | 반도체 기판의 제조 방법 | |
| CN100527357C (zh) | 半导体材料基板的键合方法 | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| JP2010258364A (ja) | 低応力膜を備えたsoiウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4927080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |