[go: up one dir, main page]

JP2009239240A - Printed circuit board and mounting structure of surface-mounted device - Google Patents

Printed circuit board and mounting structure of surface-mounted device Download PDF

Info

Publication number
JP2009239240A
JP2009239240A JP2008110464A JP2008110464A JP2009239240A JP 2009239240 A JP2009239240 A JP 2009239240A JP 2008110464 A JP2008110464 A JP 2008110464A JP 2008110464 A JP2008110464 A JP 2008110464A JP 2009239240 A JP2009239240 A JP 2009239240A
Authority
JP
Japan
Prior art keywords
land
resist
rectangular
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008110464A
Other languages
Japanese (ja)
Other versions
JP5053919B2 (en
JP2009239240A5 (en
Inventor
Seiji Tokii
誠治 時井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008110464A priority Critical patent/JP5053919B2/en
Publication of JP2009239240A publication Critical patent/JP2009239240A/en
Publication of JP2009239240A5 publication Critical patent/JP2009239240A5/ja
Application granted granted Critical
Publication of JP5053919B2 publication Critical patent/JP5053919B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W90/724

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】位置ずれが生じてもランドのバンプとの接続面積が低下し難く、ランドと半導体装置との間の電気的接続が安定するプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供する。
【解決手段】絶縁基板と、絶縁基板の表面に配置された基板側ランド13と、絶縁基板の表面に配置され、開口部21が形成されたレジスト12とを備え、基板側ランド13が開口部21から露出される。基板側ランド13は、絶縁基板の表面の一方向において、両端部がレジスト12に覆われ、絶縁基板の表面の他の方向において、レジスト12との間に隙間が生じている。
【選択図】図2A
A printed circuit board in which a connection area between bumps of a land and a semiconductor device is less likely to be lowered even if misalignment occurs, and a mounting structure for a surface mount device having the printed circuit board is provided. I will provide a.
An insulating substrate, a substrate-side land 13 disposed on the surface of the insulating substrate, and a resist 12 disposed on the surface of the insulating substrate and having an opening 21 formed therein, the substrate-side land 13 being an opening. 21 is exposed. Both ends of the substrate-side land 13 are covered with the resist 12 in one direction of the surface of the insulating substrate, and a gap is formed between the substrate-side land 13 and the resist 12 in the other direction of the surface of the insulating substrate.
[Selection] Figure 2A

Description

本発明は、BGAなどの表面実装デバイスが実装されるプリント基板および表面実装デバイスの実装構造体に関する。   The present invention relates to a printed circuit board on which a surface mount device such as a BGA is mounted and a mounting structure of the surface mount device.

近年、電子機器の小型化・高機能化に伴い、半田付け電極を底面に設けた表面実装型ICパッケージ、例えば、BGA(Ball Grid Array)型やLGA(Land Grid Array)型のCSP(Chip Size Package)による電子部品実装が多く行われている。   In recent years, along with miniaturization and high functionality of electronic devices, surface mount IC packages having solder electrodes on the bottom surface, for example, BGA (Ball Grid Array) type and LGA (Land Grid Array) type CSP (Chip Size). Many electronic parts are mounted by Package).

図13は、従来のBGAパッケージの半導体装置を実装するプリント基板101aの接続部分の構成を示す平面図である。プリント基板101aは、絶縁基板(図示せず)を有し、絶縁基板上に半導体装置(図示せず)とバンプを介して接続される矩形のランド103が配置されている。また、絶縁基板上には、ランド103を露出するように、ランド103より大きい開口部104aが設けられたレジスト102aが配置されている。つまり、ランド103とレジスト102aには、隙間105aが生じている。   FIG. 13 is a plan view showing a configuration of a connecting portion of a printed circuit board 101a on which a conventional BGA package semiconductor device is mounted. The printed circuit board 101a has an insulating substrate (not shown), and a rectangular land 103 connected to a semiconductor device (not shown) via a bump is arranged on the insulating substrate. A resist 102a having an opening 104a larger than the land 103 is disposed on the insulating substrate so as to expose the land 103. That is, a gap 105a is formed between the land 103 and the resist 102a.

図13に示す構成では、バンプが隙間105aに入り込むことにより、バンプとランド103の接合性が比較的強い。しかし、レジスト102aとランド103との位置関係がずれると、ランド103がレジスト102aに覆われることになり、バンプとの接続面積が減少する。そのため、半導体装置と絶縁基板との接合が弱くなり、例えば落下衝撃時に断線が生じやすくなる。   In the configuration shown in FIG. 13, since the bump enters the gap 105 a, the bonding property between the bump and the land 103 is relatively strong. However, if the positional relationship between the resist 102a and the land 103 is shifted, the land 103 is covered with the resist 102a, and the connection area with the bump is reduced. For this reason, the bonding between the semiconductor device and the insulating substrate becomes weak, and disconnection is likely to occur during a drop impact, for example.

図14は、従来の別の構成におけるBGAパッケージの半導体装置を実装するプリント基板101bの接続部分の構成を示す平面図である。プリント基板101bは、絶縁基板(図示せず)を有し、絶縁基板上には、ランド103と、ランド103の端部を覆い、ランド103より小さい開口部104bが設けられたレジスト102bとが配置されている。ランド103は、中心領域が開口部104bにより露出され、中心領域より外側の領域はレジスト102bに覆われている。   FIG. 14 is a plan view showing a configuration of a connection portion of a printed circuit board 101b on which a BGA package semiconductor device in another conventional configuration is mounted. The printed circuit board 101b has an insulating substrate (not shown). On the insulating substrate, a land 103 and a resist 102b that covers an end portion of the land 103 and has an opening 104b smaller than the land 103 are arranged. Has been. The land 103 has a central region exposed by the opening 104b, and a region outside the central region is covered with the resist 102b.

図14に示す構成では、レジスト102bとランド103の位置ずれが生じても、位置ずれにより、レジスト102に覆われる領域の分だけ、レジスト102bに覆われていた領域のランドが露出されることになり、ランド103のバンプとの接続面積が減少しない。しかし、この構成では、バンプがランド103と面接合するため、例えば落下衝撃時にバンプとランド103との間に、剥離が生じやすくなる。   In the configuration shown in FIG. 14, even if the misalignment between the resist 102 b and the land 103 occurs, the land in the region covered with the resist 102 b is exposed by the misalignment as much as the region covered with the resist 102. Thus, the connection area between the land 103 and the bump does not decrease. However, in this configuration, since the bumps are surface-bonded to the lands 103, for example, peeling is likely to occur between the bumps and the lands 103 during a drop impact.

これら問題を解決するプリント基板の接続部分の構成が提案されている(例えば、特許文献1参照)。図15は、この問題を解決するためのBGAパッケージの半導体装置を実装するプリント基板101cの接続部分の構成を示す平面図である。プリント基板101cは、絶縁基板(図示せず)を有し、絶縁基板上には、ランド103と、楕円形の開口部104cが設けられたレジスト(図15のドットハッチングの領域)102cが配置されている。ランド103は、四隅がレジスト102cにより覆われている。また、ランドの辺部分は、レジスト102cとの間に隙間105cが生じている。つまり、ランドの辺部分では図13に示す構成であり、ランドの四隅では図14に示す構成である。   A configuration of a connection portion of a printed circuit board that solves these problems has been proposed (see, for example, Patent Document 1). FIG. 15 is a plan view showing a configuration of a connection portion of a printed circuit board 101c on which a BGA package semiconductor device for solving this problem is mounted. The printed circuit board 101c has an insulating substrate (not shown). On the insulating substrate, a land 103 and a resist (dot-hatched region in FIG. 15) 102c provided with an elliptical opening 104c are arranged. ing. The land 103 is covered with a resist 102c at four corners. A gap 105c is formed between the side of the land and the resist 102c. That is, the side portion of the land has the configuration shown in FIG. 13, and the four corners of the land have the configuration shown in FIG.

図15に示す構成により、ランドの辺部分では、隙間105cにバンプが入り込むことにより、バンプと、ランド103との間の接合性を高めることができる。また、ランドの四隅ではランド103がレジスト102cに覆われているため、ランド103と絶縁基板との接合強度を高めることができる。また、レジスト102cとランド103との位置ずれが生じても、ランドのバンプとの接続面積の減少を緩やかにすることができる。
特開2006−24858号公報
With the configuration illustrated in FIG. 15, in the side portion of the land, the bump enters the gap 105 c, so that the bondability between the bump and the land 103 can be improved. In addition, since the land 103 is covered with the resist 102c at the four corners of the land, the bonding strength between the land 103 and the insulating substrate can be increased. In addition, even if the misalignment between the resist 102c and the land 103 occurs, the reduction of the connection area between the land bumps can be moderated.
JP 2006-24858 A

しかしながら、上記構成においても、レジスト102cとランド103との位置ずれにより、ランド103におけるバンプとの接続面積が減少する。また、位置ずれが生じることにより、ランド103の隅部がレジスト102cから露出されやすくなり、ランド103が絶縁基板から剥離されやすくなる。   However, even in the above-described configuration, the connection area between the land 103 and the bump is reduced due to the positional deviation between the resist 102c and the land 103. Further, when the positional deviation occurs, the corner portion of the land 103 is easily exposed from the resist 102c, and the land 103 is easily peeled off from the insulating substrate.

本発明は、上記問題を解決するためになされたものであり、位置ずれが生じてもランドのバンプとの接続面積が低下し難く、ランドと半導体装置との間の電気的接続が安定するプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することを目的とする。   The present invention has been made in order to solve the above-described problem. Even if a positional shift occurs, the connection area between the bumps of the lands is hardly reduced, and the electrical connection between the lands and the semiconductor device is stable. It is an object of the present invention to provide a mounting structure for a surface mount device having a substrate and its printed circuit board.

本発明のプリント基板は、絶縁基板と、前記絶縁基板の表面に配置された基板側ランドと、前記絶縁基板の表面に配置され、開口部が形成されたレジストとを備え、前記基板側ランドが前記開口部から露出される。上記課題を解決するために、前記基板側ランドは、前記絶縁基板の表面の一方向において、両端部が前記レジストに覆われ、前記絶縁基板の表面の他の方向において、前記レジストとの間に隙間が生じていることを特徴とする。   The printed circuit board according to the present invention includes an insulating substrate, a substrate-side land disposed on the surface of the insulating substrate, and a resist disposed on the surface of the insulating substrate and having an opening formed therein. It is exposed from the opening. In order to solve the above problem, the substrate-side land is covered with the resist at one end in one direction of the surface of the insulating substrate, and between the resist in the other direction of the surface of the insulating substrate. It is characterized by a gap.

本発明の半導体装置は、半導体チップと、前記半導体チップの表面に配置された半導体装置側ランドと、前記半導体チップの表面に配置され、開口部が形成されたレジストとを備え、前記半導体装置側ランドが前記開口部から露出される。上記課題を解決するために、前記半導体装置側ランドは、前記半導体の表面の一方向において、両端部が前記レジストに覆われ、前記半導体の表面の他の方向において、前記レジストとの間に空隙が生じていることを特徴とする。   The semiconductor device of the present invention includes a semiconductor chip, a semiconductor device-side land disposed on the surface of the semiconductor chip, and a resist disposed on the surface of the semiconductor chip and having an opening formed therein. A land is exposed from the opening. In order to solve the above-mentioned problem, the semiconductor device-side land has both ends covered with the resist in one direction of the semiconductor surface, and a gap between the semiconductor device-side land and the resist in the other direction of the semiconductor surface. Is generated.

本発明の表面実装デバイスの実装構造体は、上記記載のプリント基板と、上記記載の半導体装置と、前記基板側ランドと前記半導体装置側ランドとを接続するはんだボールとを備える。   A mounting structure for a surface-mounted device according to the present invention includes the printed board described above, the semiconductor device described above, and solder balls connecting the substrate-side land and the semiconductor device-side land.

本発明におけるプリント基板は、絶縁基板の表面に平行な面の一方向において、ランドの端部がレジストに覆われ、絶縁基板の表面に平行な面の他の方向において、ランドとレジストとの間に隙間が生じている構成である。この構成により、位置ずれが生じてもランドのバンプとの接続面積が低下し難く、ランドと半導体装置との間の電気的接続が安定するプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することができる。   In the printed circuit board according to the present invention, the end of the land is covered with the resist in one direction parallel to the surface of the insulating substrate, and between the land and the resist in the other direction parallel to the surface of the insulating substrate. In this configuration, there is a gap. With this configuration, even if positional deviation occurs, the connection area between the land bumps is unlikely to decrease, and the electrical connection between the land and the semiconductor device is stable, and the mounting structure of the surface mount device having the printed circuit board The body can be provided.

本発明のプリント基板、半導体装置および表面実装デバイスの実装構造体は、上記構成を基本として種々の態様をとることができる。すなわち、上記プリント基板において、前記基板側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、前記一方向と前記他の方向とが直交する構成にすることができる。この構成により、一方向と他の方向が直交することにより、同じ基板側ランド配置用のスペースであれば、位置ずれの猶予量を上げることができる。   The mounting structure of the printed circuit board, the semiconductor device, and the surface mounting device of the present invention can take various modes based on the above configuration. That is, in the printed circuit board, the board-side land has a length in one direction longer than the length in the other direction, and the opening has a length in the one direction longer than the length in the other direction. The one direction and the other direction can be made short and short. With this configuration, when one direction and the other direction are orthogonal to each other, if the same board-side land placement space is used, the amount of margin for misalignment can be increased.

また、前記基板側ランドは矩形状であり、前記開口部は矩形状であり、前記基板側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることができる。この構成により、位置ずれが生じてもランドのバンプとの接続面積が変わらない。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。   The substrate-side land may have a rectangular shape, the opening may have a rectangular shape, and both end portions in the longitudinal direction of the substrate-side land may be covered with the resist. With this configuration, even if a positional deviation occurs, the connection area between the land bumps does not change. For this reason, the stability of the electrical connection between the printed circuit board and the semiconductor device can be ensured.

また、前記基板側ランドは楕円形状であり、前記開口部は矩形状であり、前記基板側ランドの長軸方向の両端部は、前記レジストに覆われている構成にすることができる。また、前記基板側ランドは矩形状であり、前記開口部は楕円形状であり、前記基板側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることもできる。これらの構成においても、位置ずれが生じても基板側ランドのはんだボールとの接続面積の減少量を抑えることができる。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。   The substrate-side land may have an elliptical shape, the opening may have a rectangular shape, and both ends in the major axis direction of the substrate-side land may be covered with the resist. The substrate-side land may be rectangular, the opening may be elliptical, and both ends in the longitudinal direction of the substrate-side land may be covered with the resist. In these configurations as well, even if a positional deviation occurs, it is possible to suppress a decrease in the connection area between the board-side land and the solder ball. For this reason, the stability of the electrical connection between the printed circuit board and the semiconductor device can be ensured.

また、上記半導体装置において、前記半導体装置側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、前記一方向と前記他の方向とが直交する構成にすることができる。この構成により、一方向と他の方向が直交することにより、同じ半導体装置側ランド配置用のスペースであれば、位置ずれの猶予量を上げることができる。   In the semiconductor device, the semiconductor device-side land has a length in one direction longer than the length in the other direction, and the opening has a length in the one direction larger than the length in the other direction. The one direction and the other direction can be orthogonal to each other. With this configuration, by allowing one direction and the other direction to be orthogonal to each other, if the same semiconductor device-side land placement space is used, it is possible to increase the amount of margin for misalignment.

また、前記半導体装置側ランドは矩形状であり、前記開口部は矩形状であり、前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることができる。この構成により、位置ずれが生じてもランドのバンプとの接続面積が変わらない。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。   The semiconductor device side land may be rectangular, the opening may be rectangular, and both end portions in the longitudinal direction of the semiconductor device side land may be covered with the resist. With this configuration, even if a positional deviation occurs, the connection area between the land bumps does not change. For this reason, the stability of the electrical connection between the printed circuit board and the semiconductor device can be ensured.

また、前記半導体装置側ランドは楕円形状であり、前記開口部は矩形状であり、前記半導体装置側ランドの長軸方向の両端部は、前記レジストに覆われている構成にすることができる。また、前記半導体装置側ランドは矩形状であり、前記開口部は楕円形状であり、前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている構成にすることもできる。これらの構成においても、位置ずれが生じても半導体装置側ランドのはんだボールとの接続面積の減少量を抑えることができる。このため、プリント基板と半導体装置との電気的接続の安定性を確保することができる。   The semiconductor device-side land may be elliptical, the opening may be rectangular, and both ends in the major axis direction of the semiconductor device-side land may be covered with the resist. The semiconductor device-side land may have a rectangular shape, the opening may have an elliptical shape, and both ends in the longitudinal direction of the semiconductor device-side land may be covered with the resist. In these configurations as well, even if a positional deviation occurs, it is possible to suppress the amount of reduction in the connection area between the semiconductor device-side lands and the solder balls. For this reason, the stability of the electrical connection between the printed circuit board and the semiconductor device can be ensured.

以下、本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described.

(実施の形態1)
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1の構成を示す平面図である。表面実装デバイスの実装構造体1は、プリント基板2に半導体装置3が実装された構成である。プリント基板2は、エポキシ樹脂などの絶縁基板と、絶縁基板上に敷設された配線(図示せず)と、配線およびプリント基板2上に配置されたレジストとを有する。配線は、銅などで形成されている。また、配線の端部には、半導体装置3と接続するためのランド(図1には図示せず)が形成されている。
(Embodiment 1)
FIG. 1 is a plan view showing a configuration of a mounting structure 1 for a surface-mounted device according to Embodiment 1 of the present invention. A mounting structure 1 for a surface mounting device has a configuration in which a semiconductor device 3 is mounted on a printed circuit board 2. The printed circuit board 2 includes an insulating substrate such as an epoxy resin, wiring (not shown) laid on the insulating substrate, and wiring and a resist disposed on the printed circuit board 2. The wiring is made of copper or the like. A land (not shown in FIG. 1) for connecting to the semiconductor device 3 is formed at the end of the wiring.

半導体装置3は、半導体チップ15の底面にレジスト16と、プリント基板2と電気的に接続するための長方形ランド17が形成されている。半導体装置3は、例えば、BGA型やLGA型のCSPによりパッケージ化されている。半導体装置3に設けられた接続端子は、プリント基板2に形成されたランドとはんだボールを介して接続されている。   In the semiconductor device 3, a resist 16 and a rectangular land 17 for electrical connection with the printed circuit board 2 are formed on the bottom surface of the semiconductor chip 15. The semiconductor device 3 is packaged by, for example, a BGA type or LGA type CSP. Connection terminals provided in the semiconductor device 3 are connected to lands formed on the printed circuit board 2 via solder balls.

図2Aは、プリント基板2における長方形ランド13が配置された領域の構成を示す平面図である。長方形ランド13は、長方形に形成されている。レジスト12には、長方形の開口部21が形成されている。   FIG. 2A is a plan view showing a configuration of a region where the rectangular lands 13 are arranged on the printed circuit board 2. The rectangular land 13 is formed in a rectangular shape. A rectangular opening 21 is formed in the resist 12.

長方形ランド13は、図2Aに示すように、レジスト12の開口部21から一部が露出されている。長方形ランド13の長手方向と、レジスト12の開口部21の長手方向は、直交している。このため、長方形ランド13の長手方向において、長方形ランド13の両端部はレジスト12に覆われている。つまり、長方形ランド13の四隅は、レジスト12に覆われている。一方、長方形ランド13の短手方向において、長方形ランド13はレジスト12から露出され、レジスト12と長方形ランド13との間に隙間(クリア)14が生じている。   The rectangular land 13 is partially exposed from the opening 21 of the resist 12 as shown in FIG. 2A. The longitudinal direction of the rectangular land 13 and the longitudinal direction of the opening 21 of the resist 12 are orthogonal to each other. Therefore, both ends of the rectangular land 13 are covered with the resist 12 in the longitudinal direction of the rectangular land 13. That is, the four corners of the rectangular land 13 are covered with the resist 12. On the other hand, in the short direction of the rectangular land 13, the rectangular land 13 is exposed from the resist 12, and a gap (clear) 14 is generated between the resist 12 and the rectangular land 13.

図2Bは、半導体装置3における長方形ランド17が配置された領域の構成を示す平面図である。長方形ランド17は、長方形に形成されている。レジスト16には、長方形の開口部22が形成されている。   FIG. 2B is a plan view showing a configuration of a region where the rectangular land 17 is arranged in the semiconductor device 3. The rectangular land 17 is formed in a rectangular shape. A rectangular opening 22 is formed in the resist 16.

長方形ランド17は、図2Bに示すように、レジスト16の開口部22から一部が露出されている。長方形ランド17の長手方向と、レジスト16の開口部22の長手方向は、直交している。このため、長方形ランド17の長手方向において、長方形ランド17の両端部はレジスト16に覆われている。つまり、長方形ランド17の四隅は、レジスト16に覆われている。一方、長方形ランド17の短手方向において、長方形ランド17はレジスト16から露出され、レジスト16と長方形ランド17との間に隙間(クリア)18が生じている。   A part of the rectangular land 17 is exposed from the opening 22 of the resist 16 as shown in FIG. 2B. The longitudinal direction of the rectangular land 17 and the longitudinal direction of the opening 22 of the resist 16 are orthogonal to each other. Therefore, both ends of the rectangular land 17 are covered with the resist 16 in the longitudinal direction of the rectangular land 17. That is, the four corners of the rectangular land 17 are covered with the resist 16. On the other hand, in the short direction of the rectangular land 17, the rectangular land 17 is exposed from the resist 16, and a gap (clear) 18 is generated between the resist 16 and the rectangular land 17.

図3は、図1における表面実装デバイスの実装構造体1のA−A線に沿った断面の一部部分を示す拡大図である。また、図3は、図2Aおよび図2Bにおける長方形ランド13、17のC−C線に沿った断面に対応する。絶縁基板11上にレジスト12と長方形ランド13が配置されている。絶縁基板11は、多層化されていてもよい。長方形ランド13は、絶縁基板11が多層化されている場合、例えば絶縁基板11に形成されたビア(図示せず)に接続され、絶縁基板11の内部の層における配線と接続されている。レジスト12は、絶縁基板11の表面に敷設された配線の酸化防止、配線の他の部品との絶縁性を確保するために設けられている。レジスト12には、ソルダーレジストを用いることができる。   FIG. 3 is an enlarged view showing a part of a cross section taken along the line AA of the mounting structure 1 of the surface mounting device in FIG. FIG. 3 corresponds to a cross section taken along line CC of the rectangular lands 13 and 17 in FIGS. 2A and 2B. A resist 12 and a rectangular land 13 are arranged on the insulating substrate 11. The insulating substrate 11 may be multilayered. When the insulating substrate 11 is multilayered, the rectangular land 13 is connected to, for example, a via (not shown) formed in the insulating substrate 11 and is connected to a wiring in a layer inside the insulating substrate 11. The resist 12 is provided in order to prevent oxidation of the wiring laid on the surface of the insulating substrate 11 and to insulate the wiring from other parts. A solder resist can be used for the resist 12.

半導体チップ15には、集積回路(図示せず)が配置されている。長方形ランド17は、集積回路の電極と接続されている。レジスト16は、長方形ランド17間で導通しないように、半導体チップ15の面に配置されている。長方形ランド13と長方形ランド17とは、はんだボール19により接続されている。   An integrated circuit (not shown) is disposed on the semiconductor chip 15. The rectangular land 17 is connected to the electrode of the integrated circuit. The resist 16 is disposed on the surface of the semiconductor chip 15 so as not to conduct between the rectangular lands 17. The rectangular land 13 and the rectangular land 17 are connected by a solder ball 19.

図3において、長方形ランド13とレジスト12との間には図2Aに示したような隙間14が生じている。このため、はんだボール19は、隙間14に流れ込み、長方形ランド13の側面にまで濡れ広がる。このため、アンカー効果により、長方形ランド13とはんだボール19との接合強度が高まる。   In FIG. 3, a gap 14 as shown in FIG. 2A is formed between the rectangular land 13 and the resist 12. For this reason, the solder ball 19 flows into the gap 14 and spreads wet to the side surface of the rectangular land 13. For this reason, the bonding strength between the rectangular land 13 and the solder ball 19 is increased by the anchor effect.

同様に、長方形ランド17とレジスト16との間には図2Bに示したような隙間18が生じている。このため、アンカー効果により、長方形ランド17とはんだボール19との接合強度が高まる。   Similarly, a gap 18 as shown in FIG. 2B is formed between the rectangular land 17 and the resist 16. For this reason, the bonding strength between the rectangular land 17 and the solder ball 19 is increased by the anchor effect.

図4は、図1における表面実装デバイスの実装構造体1のB−B線に沿った断面図である。また、図4は、図2Aおよび図2Bにおける長方形ランド13、17のD−D線に沿った断面に対応する。図4において、レジスト12は、図2Aに示したように、長方形ランド13の一部を覆うように配置されている。特に、長方形ランド13の四隅をレジスト12が覆っている。このため、長方形ランド13と絶縁基板11との接合強度が高まり、長方形ランド13が絶縁基板11から剥離し難い。   FIG. 4 is a cross-sectional view taken along the line BB of the mounting structure 1 of the surface-mounted device in FIG. 4 corresponds to a cross section taken along the line DD of the rectangular lands 13 and 17 in FIGS. 2A and 2B. In FIG. 4, the resist 12 is arranged so as to cover a part of the rectangular land 13 as shown in FIG. 2A. In particular, the resist 12 covers the four corners of the rectangular land 13. For this reason, the bonding strength between the rectangular land 13 and the insulating substrate 11 is increased, and the rectangular land 13 is difficult to peel from the insulating substrate 11.

同様に、レジスト16は、図2Bに示したように、長方形ランド17の一部を覆うように配置されている。このため、長方形ランド17と半導体チップ15との接合強度が高まり、長方形ランド17が半導体チップ15から剥離し難い。   Similarly, the resist 16 is disposed so as to cover a part of the rectangular land 17 as shown in FIG. 2B. For this reason, the bonding strength between the rectangular land 17 and the semiconductor chip 15 is increased, and the rectangular land 17 is hardly peeled off from the semiconductor chip 15.

このように構成されたプリント基板2における長方形ランド13のランドプル強度を測定した。ランドの一辺を0.43mmとした場合に、図13に示した従来の構成のランド108と比較して、25%ランドプル強度が向上した。   The land pull strength of the rectangular land 13 in the printed circuit board 2 configured in this way was measured. When one side of the land is 0.43 mm, the land pull strength is improved by 25% compared to the land 108 having the conventional configuration shown in FIG.

以上のように、本実施の形態に係る表面実装デバイスの実装構造体1は、一方向では長方形ランド13とレジスト12との間に隙間14が設けられ、他方向では長方形ランド13の端部がレジスト12により覆われた構成である。このため、長方形ランド13とはんだボール19との接合強度および長方形ランド13とプリント基板2との接合強度の両方について、剥離が生じない程度に高めることができる。   As described above, the surface mount device mounting structure 1 according to the present embodiment has the gap 14 between the rectangular land 13 and the resist 12 in one direction and the end of the rectangular land 13 in the other direction. The configuration is covered with the resist 12. For this reason, it is possible to increase both the bonding strength between the rectangular land 13 and the solder ball 19 and the bonding strength between the rectangular land 13 and the printed circuit board 2 to such an extent that peeling does not occur.

また、一方向では長方形ランド17とレジスト16との間に隙間18が設けられ、他方向では長方形ランド17の端部がレジスト16により覆われた構成である。このため、長方形ランド17とはんだボール19との接合強度および長方形ランド17と半導体チップ15との接合強度の両方について、剥離が生じない程度に高めることができる。   Further, a gap 18 is provided between the rectangular land 17 and the resist 16 in one direction, and the end of the rectangular land 17 is covered with the resist 16 in the other direction. For this reason, it is possible to increase both the bonding strength between the rectangular land 17 and the solder ball 19 and the bonding strength between the rectangular land 17 and the semiconductor chip 15 to the extent that peeling does not occur.

次に、長方形ランド13とレジスト12の位置ずれについて説明する。図5は、本実施の形態において、レジスト12が長方形ランド13に対して下にずれた場合の位置関係を示す平面図である。なお、図5において、位置ずれが生じていない図2Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21bは、レジスト12が長方形ランド13に対して紙面下(矢印A)方向にずれたために開口部21からずれて位置している。なお、ここで説明する位置ずれは、位置ずれが生じても、ずれ開口部21bにより長方形ランド13の四隅のいずれもが露出されない範囲内である。   Next, the positional deviation between the rectangular land 13 and the resist 12 will be described. FIG. 5 is a plan view showing the positional relationship when the resist 12 is shifted downward with respect to the rectangular land 13 in the present embodiment. In FIG. 5, the opening 21 in the case shown in FIG. 2A where no positional deviation has occurred is indicated by a two-dot chain line. The misalignment opening 21b is displaced from the opening 21 because the resist 12 is deviated from the rectangular land 13 in the direction below the paper (arrow A). Note that the displacement described here is within a range in which none of the four corners of the rectangular land 13 is exposed by the displacement opening 21b even if the displacement occurs.

この場合は、ずれ開口部21bは、開口部21に対して、長方形ランド13とレジスト12との隙間14の大きさが変化するだけで、露出されている長方形ランド13の領域は、変化しない。レジスト12が上にずれても同様である。つまり、長方形ランド13に対してレジスト12が上下方向にずれても、長方形ランド13とはんだボール19との接触面積は変化しない。   In this case, with respect to the opening 21b, only the size of the gap 14 between the rectangular land 13 and the resist 12 changes with respect to the opening 21, and the exposed area of the rectangular land 13 does not change. The same applies if the resist 12 is displaced upward. That is, even if the resist 12 is displaced in the vertical direction with respect to the rectangular land 13, the contact area between the rectangular land 13 and the solder ball 19 does not change.

図6は、本実施の形態において、レジスト12が長方形ランド13に対して左にずれた場合の位置関係を示す平面図である。なお、図6において、位置ずれが生じていない図2Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21cは、レジスト12が長方形ランド13に対して紙面左(矢印B)方向にずれたために開口部21からずれて位置している。   FIG. 6 is a plan view showing the positional relationship when the resist 12 is shifted to the left with respect to the rectangular land 13 in the present embodiment. In FIG. 6, the opening 21 in the case shown in FIG. 2A where no positional deviation has occurred is indicated by a two-dot chain line. The misalignment opening 21c is displaced from the opening 21 because the resist 12 is deviated from the rectangular land 13 in the left direction (arrow B).

この場合は、ずれ開口部21cから露出された長方形ランド13の面積は、ずれ開口部21cの短辺の長さa2と長方形ランド13の短辺の長さbを掛けた値で表わされる。一方、位置ずれが生じていない場合に、開口部21から露出された長方形ランド13の面積は、開口部21の短辺の長さa1と長方形ランド13の短辺の長さbを掛けた値で表わされる。長方形ランド13とレジスト12の位置ずれにより開口部の短辺の長さは変化しないので、開口部21の短辺の長さa1とずれ開口部21cの短辺の長さa2の長さは等しい。   In this case, the area of the rectangular land 13 exposed from the shift opening 21c is represented by a value obtained by multiplying the length a2 of the short side of the shift opening 21c by the length b of the short side of the rectangular land 13. On the other hand, when there is no displacement, the area of the rectangular land 13 exposed from the opening 21 is a value obtained by multiplying the length a1 of the short side of the opening 21 by the length b of the short side of the rectangular land 13. It is represented by The short side length a1 of the opening 21 and the short side length a2 of the shifted opening 21c are equal because the short side length of the opening 21 does not change due to the positional deviation between the rectangular land 13 and the resist 12. .

したがって、ずれ開口部21cから露出された長方形ランド13の面積は、開口部21から露出された長方形ランド13の面積と等しい。レジスト12が右にずれても同様である。つまり、長方形ランド13に対してレジスト12が左右方向にずれても、長方形ランド13とはんだボール19との接触面積は変化しない。   Therefore, the area of the rectangular land 13 exposed from the shift opening 21 c is equal to the area of the rectangular land 13 exposed from the opening 21. The same applies when the resist 12 is shifted to the right. That is, even if the resist 12 is displaced in the left-right direction with respect to the rectangular land 13, the contact area between the rectangular land 13 and the solder ball 19 does not change.

以上のことにより、長方形ランド13に対してレジスト12が上下方向、左右方向にずれても長方形ランド13とはんだボール19との接触面積は変化しない。つまり、本実施の形態において、長方形ランド13に対しレジスト12がどの向きにずれても接触面積は変化しない。このため、長方形ランド13とはんだボール19とが安定して接合することができる。   As described above, the contact area between the rectangular land 13 and the solder ball 19 does not change even if the resist 12 is displaced in the vertical direction and the horizontal direction with respect to the rectangular land 13. That is, in the present embodiment, the contact area does not change regardless of the orientation of the resist 12 with respect to the rectangular land 13. For this reason, the rectangular land 13 and the solder ball 19 can be stably joined.

また、上記位置ずれが生じても、一方向(紙面左右方向(図2AにおけるD−D線方向))において、長方形ランド13の四隅がレジスト12に覆われているため、長方形ランド13と絶縁基板11との接合強度が高まり、長方形ランド13が絶縁基板11から剥離し難い。また、他方向(紙面上下方向(図2AにおけるC−C線方向))では、長方形ランド13とレジスト12との間に隙間14が生じているため、アンカー効果により、長方形ランド13とはんだボール19との接合強度が高まる。   Even if the positional deviation occurs, since the four corners of the rectangular land 13 are covered with the resist 12 in one direction (left and right direction in the drawing (DD line direction in FIG. 2A)), the rectangular land 13 and the insulating substrate Accordingly, the rectangular land 13 is hardly peeled off from the insulating substrate 11. Further, in the other direction (up and down direction on the paper (CC line direction in FIG. 2A)), a gap 14 is formed between the rectangular land 13 and the resist 12, and therefore the rectangular land 13 and the solder ball 19 are caused by the anchor effect. Bonding strength increases.

また、長方形ランド17とレジスト16との位置ずれについても、長方形ランド13とレジスト12の場合と同様であり、位置ずれが生じても、長方形ランド17とはんだボール19との接触面積は変化しない。このため、長方形ランド17とはんだボール19とが安定して接合することができる。   Further, the positional deviation between the rectangular land 17 and the resist 16 is the same as that of the rectangular land 13 and the resist 12, and even if the positional deviation occurs, the contact area between the rectangular land 17 and the solder ball 19 does not change. For this reason, the rectangular land 17 and the solder ball 19 can be stably joined.

また、上記位置ずれが生じても、図2BにおけるD−D線方向では、長方形ランド17の四隅がレジスト16に覆われているため、長方形ランド17と半導体チップ15との接合強度が高まり、長方形ランド17が半導体チップ15から剥離し難い。また、図2BにおけるC−C線方向では、長方形ランド17とレジスト16との間に隙間18が生じているため、アンカー効果により、長方形ランド17とはんだボール19との接合強度が高まる。   Even if the positional deviation occurs, since the four corners of the rectangular land 17 are covered with the resist 16 in the direction of the line DD in FIG. 2B, the bonding strength between the rectangular land 17 and the semiconductor chip 15 is increased. The land 17 is difficult to peel from the semiconductor chip 15. Further, in the CC line direction in FIG. 2B, a gap 18 is generated between the rectangular land 17 and the resist 16, so that the bonding strength between the rectangular land 17 and the solder ball 19 is increased by the anchor effect.

(実施の形態2)
図7Aは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における絶縁基板上の楕円ランド31が配置された領域の構成を示す平面図である。また、図7Bは、本発明の実施の形態2に係る表面実装デバイスの実装構造体における半導体チップ上の楕円ランド32が配置された領域の構成を示す平面図である。本実施の形態は、実施の形態1における長方形ランド13が楕円形の楕円ランド31に、長方形ランド17が楕円ランド32に置き換わった構成であり、他の構成は実施の形態1と同様である。本実施の形態において、実施の形態1と同一の構成要素については、同一の符号を付して説明を省略する。
(Embodiment 2)
FIG. 7A is a plan view showing a configuration of a region where the elliptical lands 31 on the insulating substrate are arranged in the mounting structure of the surface-mounted device according to Embodiment 2 of the present invention. FIG. 7B is a plan view showing a configuration of a region where the elliptical lands 32 on the semiconductor chip are arranged in the surface-mounted device mounting structure according to Embodiment 2 of the present invention. In the present embodiment, the rectangular land 13 in the first embodiment is replaced with an elliptical elliptical land 31, and the rectangular land 17 is replaced with an elliptical land 32. Other configurations are the same as those in the first embodiment. In the present embodiment, the same constituent elements as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.

図7Aに示すように、楕円ランド31は、楕円形状であり、長軸方向(F−F線方向)が開口部21の長手方向(E−E線方向)に対して垂直方向となるように配置されている。E−E線方向における表面実装デバイスの実装構造体の断面は、図3と同様(長方形ランド13が楕円ランド31に置き換わった)の構成であり、楕円ランド31とレジスト12との間に隙間14が生じている。このため、アンカー効果により、楕円ランド31とはんだボール19との接合強度が高まる。   As shown in FIG. 7A, the elliptical land 31 has an elliptical shape so that the major axis direction (FF line direction) is perpendicular to the longitudinal direction of the opening 21 (EE line direction). Has been placed. The cross section of the mounting structure of the surface mounting device in the EE line direction has the same configuration as that of FIG. 3 (the rectangular land 13 is replaced by the elliptical land 31), and the gap 14 is formed between the elliptical land 31 and the resist 12. Has occurred. For this reason, the bonding strength between the elliptical land 31 and the solder ball 19 is increased by the anchor effect.

また、F−F線方向における表面実装デバイスの実装構造体の断面は、図4と同様(長方形ランド13が楕円ランド31に置き換わった)に楕円ランド31がレジスト12に覆われた構成である。このため、楕円ランド31と絶縁基板11との接合強度が高まり、楕円ランド31が絶縁基板11から剥離し難い。   Further, the cross section of the mounting structure of the surface mounting device in the FF line direction is a configuration in which the elliptical land 31 is covered with the resist 12 as in FIG. 4 (the rectangular land 13 is replaced with the elliptical land 31). For this reason, the bonding strength between the elliptical land 31 and the insulating substrate 11 is increased, and the elliptical land 31 is difficult to peel from the insulating substrate 11.

図7Bに示すように、楕円ランド32は、楕円形状であり、長軸方向(F−F線方向)が開口部22の長手方向(E−E線方向)に対して垂直方向となるように配置されている。E−E線方向における表面実装デバイスの実装構造体の断面は、図3と同様(長方形ランド17が楕円ランド32に置き換わった)の構成であり、楕円ランド32とレジスト16との間に隙間18が生じている。このため、アンカー効果により、楕円ランド32とはんだボール19との接合強度が高まる。   As shown in FIG. 7B, the elliptical land 32 has an elliptical shape so that the major axis direction (FF line direction) is perpendicular to the longitudinal direction of the opening 22 (EE line direction). Has been placed. The cross section of the mounting structure of the surface mounting device in the EE line direction has the same configuration as that of FIG. 3 (the rectangular land 17 is replaced with the elliptical land 32), and the gap 18 is formed between the elliptical land 32 and the resist 16. Has occurred. For this reason, the bonding strength between the elliptical land 32 and the solder ball 19 is increased by the anchor effect.

また、F−F線方向における表面実装デバイスの実装構造体の断面は、図4と同様(長方形ランド17が楕円ランド32に置き換わった)に楕円ランド32がレジスト16に覆われた構成である。このため、楕円ランド32と半導体チップ15との接合強度が高まり、楕円ランド32が半導体チップ15から剥離し難い。   Further, the cross section of the mounting structure of the surface mounting device in the FF line direction is a configuration in which the elliptical land 32 is covered with the resist 16 as in FIG. 4 (the rectangular land 17 is replaced with the elliptical land 32). For this reason, the bonding strength between the elliptical land 32 and the semiconductor chip 15 is increased, and the elliptical land 32 is hardly peeled off from the semiconductor chip 15.

以上のように、本実施の形態に係る表面実装デバイスの実装構造体は、一方向では楕円ランド31とレジスト12との間に隙間14が設けられ、他方向では楕円ランド31の長軸方向の端部がレジスト12に覆われた構成である。このため、楕円ランド31とはんだボール19との接合強度および楕円ランド31と絶縁基板11との接合強度の両方について、剥離が生じない程度に高めることができる。   As described above, the surface mount device mounting structure according to the present embodiment has the gap 14 between the elliptical land 31 and the resist 12 in one direction, and the major axis direction of the elliptical land 31 in the other direction. The end portion is covered with the resist 12. For this reason, it is possible to increase both the bonding strength between the elliptical land 31 and the solder ball 19 and the bonding strength between the elliptical land 31 and the insulating substrate 11 to the extent that peeling does not occur.

また、本実施の形態に係る表面実装デバイスの実装構造体は、一方向では楕円ランド32とレジスト16との間に隙間18が設けられ、他方向では楕円ランド32の長軸方向の端部がレジスト16に覆われた構成である。このため、楕円ランド32とはんだボール19との接合強度および楕円ランド32と半導体チップ15との接合強度の両方について、剥離が生じない程度に高めることができる。   Further, in the surface mounting device mounting structure according to the present embodiment, the gap 18 is provided between the elliptical land 32 and the resist 16 in one direction, and the end of the major land direction of the elliptical land 32 is in the other direction. The configuration is covered with the resist 16. For this reason, it is possible to increase both the bonding strength between the elliptical land 32 and the solder ball 19 and the bonding strength between the elliptical land 32 and the semiconductor chip 15 to the extent that peeling does not occur.

図8は、本実施の形態において、レジスト12が楕円ランド31に対して下にずれた場合の位置関係を示す平面図である。なお、図8において、位置ずれが生じていない図7Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21dは、レジスト12が楕円ランド31に対して紙面下(矢印C)方向にずれたために開口部21からずれて位置している。   FIG. 8 is a plan view showing the positional relationship when the resist 12 is shifted downward with respect to the elliptical land 31 in the present embodiment. In FIG. 8, the opening 21 in the case shown in FIG. 7A in which no positional deviation has occurred is indicated by a two-dot chain line. The displacement opening 21d is located so as to be displaced from the opening 21 because the resist 12 is displaced in the direction below the paper (arrow C) with respect to the elliptical land 31.

この場合は、ずれ開口部21dは、開口部21に対して、楕円ランド31とレジスト12との隙間14の大きさが変化するだけで、露出されている楕円ランド31の領域は、変化しない。レジスト12が上にずれても同様である。つまり、楕円ランド31に対してレジスト12が上下方向にずれても、楕円ランド31とはんだボール19との接触面積は変化しない。   In this case, the displacement opening 21d only changes the size of the gap 14 between the elliptical land 31 and the resist 12 with respect to the opening 21, and the exposed area of the elliptical land 31 does not change. The same applies if the resist 12 is displaced upward. That is, even if the resist 12 is displaced in the vertical direction with respect to the elliptical land 31, the contact area between the elliptical land 31 and the solder ball 19 does not change.

図9は、本実施の形態において、レジスト12が楕円ランド31に対して、左にずれた場合の位置関係を示す平面図である。なお、図9において、位置ずれが生じていない図7Aに示した場合の開口部21を二点鎖線で示す。ずれ開口部21eは、レジスト12と楕円ランド31との位置関係が紙面左(矢印D)方向にずれたために開口部21からずれて位置している。なお、ここで説明する位置ずれは、位置ずれが生じても、ずれ開口部21eにより楕円形状の楕円ランド31の長軸方向における端部が露出しない範囲内である。   FIG. 9 is a plan view showing the positional relationship when the resist 12 is shifted to the left with respect to the elliptical land 31 in the present embodiment. In FIG. 9, the opening 21 in the case shown in FIG. 7A where no positional deviation has occurred is indicated by a two-dot chain line. The displacement opening 21e is displaced from the opening 21 because the positional relationship between the resist 12 and the elliptical land 31 is displaced in the left direction (arrow D). Note that the positional deviation described here is within a range in which the end portion in the major axis direction of the elliptical elliptical land 31 is not exposed by the deviation opening 21e even if the positional deviation occurs.

図9において、楕円ランド31の開口部21では露出されるが、ずれ開口部21eではレジスト12に覆われる領域を第1領域33と称する。また、楕円ランド31の開口部21ではレジスト12に覆われるが、ずれ開口部21eでは露出されている領域を第2領域34と称する。   In FIG. 9, an area that is exposed at the opening 21 of the elliptical land 31 but is covered with the resist 12 at the shift opening 21 e is referred to as a first area 33. The area covered with the resist 12 at the opening 21 of the elliptical land 31 but exposed at the offset opening 21 e is referred to as a second area 34.

この場合は、ずれ開口部21eから露出された楕円ランド31は、開口部21により露出された場合と比べて、第1領域33がレジスト12により覆われ、第2領域34がレジスト12から露出されている。第1領域33と第2領域34は、楕円ランド31の長軸方向における端部がレジスト12に覆われた範囲内であれば、面積の差が小さい。そのため、ずれ開口部21eにより露出された楕円ランド31の面積は、開口部21により露出された楕円ランド31の面積とほぼ同じである。なお、レジスト12が右にずれても同様である。つまり、楕円ランド31に対してレジスト12が左右方向にずれても、楕円ランド31とはんだボール19との接触面積はほとんど変化しない。   In this case, in the elliptical land 31 exposed from the shift opening 21 e, the first region 33 is covered with the resist 12 and the second region 34 is exposed from the resist 12 compared to the case where the elliptical land 31 is exposed by the opening 21. ing. The first region 33 and the second region 34 have a small difference in area as long as the end of the elliptical land 31 in the major axis direction is covered with the resist 12. Therefore, the area of the elliptical land 31 exposed by the offset opening 21e is substantially the same as the area of the elliptical land 31 exposed by the opening 21. The same applies when the resist 12 is shifted to the right. That is, even if the resist 12 is displaced in the left-right direction with respect to the elliptical land 31, the contact area between the elliptical land 31 and the solder ball 19 hardly changes.

以上のことにより、楕円ランド31に対してレジスト12が上下方向、左右方向にずれても楕円ランド31とはんだボール19との接触面積はほとんど変化しない。つまり、本実施の形態において、楕円ランド31に対しレジスト12がどの向きにずれても接触面積はほとんど変化しない。このため、楕円ランド31とはんだボール19とが安定して接合することができる。   As described above, the contact area between the elliptical land 31 and the solder ball 19 hardly changes even if the resist 12 is displaced in the vertical direction and the horizontal direction with respect to the elliptical land 31. That is, in the present embodiment, the contact area hardly changes regardless of the orientation of the resist 12 with respect to the elliptical land 31. For this reason, the elliptical land 31 and the solder ball 19 can be stably joined.

また、上記位置ずれが生じても、一方向(紙面左右方向(図7AにおけるF−F線方向))では楕円ランド31の長軸方向の端部がレジスト12に覆われているため、楕円ランド31と絶縁基板11との接合強度が高まり、楕円ランド31が剥離し難い。また、他方向(紙面上下方向(図7AにおけるE−E線方向))では、楕円ランド31とレジスト12との間に隙間14が生じているため、アンカー効果により、楕円ランド31とはんだボール19との接合強度が高まる。   Even if the positional deviation occurs, the end of the elliptical land 31 in the long axis direction is covered with the resist 12 in one direction (the left-right direction on the paper (the FF line direction in FIG. 7A)). The bonding strength between 31 and the insulating substrate 11 is increased, and the elliptical land 31 is difficult to peel off. Further, in the other direction (the vertical direction on the paper surface (the EE line direction in FIG. 7A)), the gap 14 is generated between the elliptical land 31 and the resist 12, and therefore the elliptical land 31 and the solder ball 19 are caused by the anchor effect. Bonding strength increases.

また、楕円ランド32とレジスト16との位置ずれにおいても、楕円ランド31とレジスト12の場合と同様であり、位置ずれが生じても、楕円ランド32とはんだボール19との接触面積はほとんど変化しない。このため、楕円ランド32とはんだボール19とが安定して接合することができる。   Further, the positional deviation between the elliptical land 32 and the resist 16 is the same as that of the elliptical land 31 and the resist 12, and even if the positional deviation occurs, the contact area between the elliptical land 32 and the solder ball 19 hardly changes. . For this reason, the elliptical land 32 and the solder ball 19 can be stably joined.

また、上記位置ずれが生じても、一方向(紙面左右方向(図7BにおけるF−F線方向))では楕円ランド32の長軸方向の端部がレジスト16に覆われているため、楕円ランド32と半導体チップ15との接合強度が高まり、楕円ランド32が剥離し難い。また、他方向(紙面上下方向(図7BにおけるE−E線方向))では、楕円ランド32とレジスト16との間に隙間18が生じているため、アンカー効果により、楕円ランド32とはんだボール19との接合強度が高まる。   Even if the positional deviation occurs, the end of the elliptical land 32 in the long axis direction is covered with the resist 16 in one direction (the left-right direction in the drawing (the FF line direction in FIG. 7B)). The bonding strength between the semiconductor chip 15 and the semiconductor chip 15 is increased, and the elliptical land 32 is difficult to peel off. Further, in the other direction (the vertical direction of the drawing (the EE line direction in FIG. 7B)), a gap 18 is generated between the elliptical land 32 and the resist 16, and therefore the elliptical land 32 and the solder ball 19 are caused by the anchor effect. Bonding strength increases.

なお、本実施の形態において、楕円ランド31、32の形状が楕円であり、レジスト12、16の開口部21、22の形状が長方形である例を示したが、楕円ランド31、32の形状が長方形であり、レジスト12、16の開口部21、22の形状が楕円であってもよい。   In the present embodiment, the example in which the shape of the elliptic lands 31 and 32 is an ellipse and the shape of the openings 21 and 22 of the resists 12 and 16 is a rectangle. It is rectangular and the shape of the openings 21 and 22 of the resists 12 and 16 may be elliptical.

なお、実施の形態1および2において、レジストの開口部が長方形である構成を示したこれに限定されず、楕円形状や正方形であってもよい。また、ランド形状が長方形や楕円形状であってもよい。すなわち、ランドがレジストの開口部に対して、一方向においては、ランドとレジストとの間に隙間が生じており、他方向においては、ランドの端部がレジストの覆われている構成であればよい。このような構成であれば、上記効果を有する。   In Embodiments 1 and 2, the present invention is not limited to the configuration in which the resist opening has a rectangular shape, and may be an elliptical shape or a square shape. The land shape may be a rectangle or an ellipse. That is, if the land has a configuration in which a gap is formed between the land and the resist in one direction with respect to the opening of the resist and the end of the land is covered with the resist in the other direction. Good. Such a configuration has the above effects.

なお、実施の形態1および2において、長手方向(長軸方向)と短手方向(短軸方向)が直交する場合を例に示したが必ずしも直交する必要はない。ただし、レジストとの位置ずれの猶予量、ランドとはんだボールとの接触領域の形状との観点から直交していることが好ましい。   In the first and second embodiments, the case where the longitudinal direction (major axis direction) and the short direction (minor axis direction) are orthogonal to each other has been described as an example. However, it is preferable that they are orthogonal to each other from the standpoint of the amount of misalignment with the resist and the shape of the contact area between the land and the solder ball.

また、実施の形態1において、プリント基板側の長方形ランド13に対する隙間14の位置と、半導体装置側の長方形ランド17に対する隙間18の位置が同じ方向である場合について説明した。しかし、この例に限定されず、異なる方向に位置する構成にすることができる。図10は、半導体装置3bの長方形ランド17bが配置された領域の構成を示す平面図である。この半導体装置3bに実装されるプリント基板2のランドが配置された領域の構成は、図2Aに示した構成である。   In the first embodiment, the case where the position of the gap 14 with respect to the rectangular land 13 on the printed circuit board and the position of the gap 18 with respect to the rectangular land 17 on the semiconductor device side are in the same direction has been described. However, the present invention is not limited to this example, and can be configured to be located in different directions. FIG. 10 is a plan view showing a configuration of a region where the rectangular land 17b of the semiconductor device 3b is arranged. The configuration of the region where the land of the printed circuit board 2 mounted on the semiconductor device 3b is arranged is the configuration shown in FIG. 2A.

図11は、プリント基板2に半導体装置3bが実装された表面実装デバイスの実装構造体1bのC−C断面図である。また、図12は、プリント基板2に半導体装置3bが実装された表面実装デバイスの実装構造体1bのD−D断面図である。図11に示すように、表面実装デバイスの実装構造体1bのC−C方向においては、半導体装置側の長方形ランド17bとレジスト16bとの間に隙間18が生じておらず、プリント基板側の長方形ランド13とレジスト12との間に隙間14が生じている。一方、図12に示すように、表面実装デバイスの実装構造体1bのD−D方向においては、半導体装置側の長方形ランド17bとレジスト16bとの間に隙間18bが生じており、プリント基板側の長方形ランド13とレジスト12との間に隙間が生じていない。   FIG. 11 is a cross-sectional view taken along the line C-C of the mounting structure 1b of the surface mount device in which the semiconductor device 3b is mounted on the printed circuit board 2. FIG. 12 is a DD cross-sectional view of the mounting structure 1b of the surface mounting device in which the semiconductor device 3b is mounted on the printed circuit board 2. As shown in FIG. 11, in the CC direction of the mounting structure 1b of the surface mounting device, no gap 18 is formed between the rectangular land 17b on the semiconductor device side and the resist 16b, and the rectangular shape on the printed circuit board side. A gap 14 is generated between the land 13 and the resist 12. On the other hand, as shown in FIG. 12, in the DD direction of the mounting structure 1b of the surface mounting device, a gap 18b is generated between the rectangular land 17b on the semiconductor device side and the resist 16b. There is no gap between the rectangular land 13 and the resist 12.

図4に示すように、長方形ランド13、17が共に一部がレジスト12、16に覆われていると、例えばレジスト12が右に、レジスト16が左に位置ずれがあった場合に、長方形ランド13、17の露出される位置がずれる。このため、はんだボール19が歪む。   As shown in FIG. 4, when the rectangular lands 13 and 17 are partially covered with the resists 12 and 16, for example, when the resist 12 is displaced to the right and the resist 16 is displaced to the left, The exposed positions of 13 and 17 are shifted. For this reason, the solder ball 19 is distorted.

一方、表面実装デバイスの実装構造体1bにおいては、図11、12に示すように、どちらか一方の長方形ランド13、17b近傍に、ずれ方向に隙間14、18bが設けられている。このため、隙間14、18bが設けられている側の長方形ランド13、17bの露出位置は、変化しない。したがって、プリント基板側および半導体装置側における長方形ランド13、17bの露出されている位置の相対的なずれは小さい。このため、はんだボール19の歪が減り、長方形ランド13、17bがはんだボール19により安定して接合される。   On the other hand, in the mounting structure 1b of the surface mount device, as shown in FIGS. 11 and 12, gaps 14 and 18b are provided in the displacement direction in the vicinity of one of the rectangular lands 13 and 17b. For this reason, the exposed positions of the rectangular lands 13 and 17b on the side where the gaps 14 and 18b are provided do not change. Therefore, the relative displacement between the exposed positions of the rectangular lands 13 and 17b on the printed circuit board side and the semiconductor device side is small. For this reason, the distortion of the solder ball 19 is reduced, and the rectangular lands 13 and 17 b are stably joined by the solder ball 19.

また、表面実装デバイスの実装構造体1bにおいても、図10に示すように、一方向では長方形ランド17bとレジスト16bとの間に隙間18bが設けられ、他方向では長方形ランド17bの端部がレジスト16bにより覆われた構成である。このため、長方形ランド17bとはんだボール19との接合強度および長方形ランド17bと半導体チップ15bとの接合強度の両方について、剥離が生じない程度に高めることができる。   Also in the surface mounting device mounting structure 1b, as shown in FIG. 10, a gap 18b is provided between the rectangular land 17b and the resist 16b in one direction, and the end of the rectangular land 17b is the resist in the other direction. It is the structure covered with 16b. For this reason, both the bonding strength between the rectangular land 17b and the solder ball 19 and the bonding strength between the rectangular land 17b and the semiconductor chip 15b can be increased to such an extent that no peeling occurs.

つまり、長方形ランド17bの長手方向と長方形ランド13の長手方向とが一致していても、直交していても、同様にはんだボール19による長方形ランド13、17bとの接合強度は高い。   That is, even if the longitudinal direction of the rectangular land 17b and the longitudinal direction of the rectangular land 13 coincide or are orthogonal to each other, the bonding strength between the rectangular lands 13 and 17b by the solder balls 19 is high.

なお、ランドの露出されている位置の相対的なずれは、実施の形態2におけるプリント基板側の楕円ランド31と、半導体装置側の楕円ランド32においても同様である。また、はんだボール19によるランドとの接合強度においても、楕円ランド31の長軸方向と、楕円ランド32の長軸方向とが直交していても、長軸の方向が一致している場合と同程度の強度を有する。   The relative displacement of the exposed positions of the lands is the same in the elliptical land 31 on the printed circuit board side and the elliptical land 32 on the semiconductor device side in the second embodiment. Further, the bonding strength of the solder ball 19 to the land is the same as that in the case where the major axis direction coincides even if the major axis direction of the elliptical land 31 and the major axis direction of the elliptical land 32 are orthogonal to each other. It has a degree of strength.

また、本実施の形態1、2において、プリント基板側および半導体装置側のランドが共に、一方向では端部がレジストに覆われ、他方向ではレジストとの間に隙間が生じた構成について説明した。しかし、本発明は、プリント基板側および半導体装置側のランドの少なくとも一方が一方向では端部がレジストに覆われ、他方向ではレジストとの間に隙間が生じた構成であればよい。   In the first and second embodiments, the configuration in which the printed circuit board side and the semiconductor device side lands are both covered with a resist in one direction and a gap is formed between the land and the resist in the other direction has been described. . However, the present invention only needs to have a configuration in which at least one of the lands on the printed circuit board side and the semiconductor device side is covered with a resist in one direction and a gap is formed between the land and the resist in the other direction.

どちらか一方のランドがこのような構成であれば、このような構成の側において、ランドと半導体チップまたは絶縁基板との接合強度を確保することができる。すなわち、半導体チップまたは絶縁基板に備えるランドとはんだボールとの接合部において、ランドの側面にまではんだボールが濡れ広がり接合強度を確保することができる。したがって、半導体装置とプリント基板との安定した接合強度を確保することができる。   If either one of the lands has such a configuration, the bonding strength between the land and the semiconductor chip or the insulating substrate can be ensured on the side of such a configuration. That is, at the joint between the land and the solder ball provided on the semiconductor chip or the insulating substrate, the solder ball spreads to the side surface of the land and the joint strength can be ensured. Therefore, stable bonding strength between the semiconductor device and the printed board can be ensured.

本発明の表面実装デバイスの実装構造体は、半導体装置とプリント基板のランドとの接続強度を高めることができるという効果を有し、BGAパッケージの半導体装置の実装構造体として利用可能である。   The mounting structure of the surface mounting device of the present invention has an effect of increasing the connection strength between the semiconductor device and the land of the printed circuit board, and can be used as the mounting structure of the semiconductor device of the BGA package.

本発明の実施の形態1に係る表面実装デバイスの実装構造体の構成を示す平面図The top view which shows the structure of the mounting structure of the surface mount device which concerns on Embodiment 1 of this invention 実施の形態1に係る絶縁基板上のランドが配置された領域の構成を示す平面図The top view which shows the structure of the area | region where the land on the insulated substrate which concerns on Embodiment 1 is arrange | positioned 実施の形態1に係る半導体チップ上のランドが配置された領域の構成を示す平面図FIG. 3 is a plan view showing a configuration of a region where lands on the semiconductor chip according to the first embodiment are arranged; 図1における表面実装デバイスの実装構造体のA−A断面図AA sectional view of the mounting structure of the surface mount device in FIG. 図1における表面実装デバイスの実装構造体のB−B断面図BB sectional view of the mounting structure of the surface mounting device in FIG. 実施の形態1において、レジストがランドに対して下にずれた場合の位置関係を示す平面図In Embodiment 1, the top view which shows the positional relationship when a resist has shifted | deviated below with respect to the land 本実施の形態1において、レジストがランドに対して左にずれた場合の位置関係を示す平面図In this Embodiment 1, the top view which shows the positional relationship when a resist has shifted | deviated to the left with respect to the land. 本発明の実施の形態2に係る絶縁基板上のランドが配置された領域の構成を示す平面図The top view which shows the structure of the area | region where the land on the insulated substrate which concerns on Embodiment 2 of this invention is arrange | positioned 本発明の実施の形態2に係る半導体チップ上のランドが配置された領域の構成を示す平面図The top view which shows the structure of the area | region where the land on the semiconductor chip concerning Embodiment 2 of this invention is arrange | positioned 本実施の形態2において、レジストがランドに対して下にずれた場合の位置関係を示す平面図In this Embodiment 2, the top view which shows the positional relationship when a resist has shifted | deviated below with respect to the land. 本実施の形態2において、レジストがランドに対して左にずれた場合の位置関係を示す平面図The top view which shows the positional relationship when the resist has shifted | deviated to the left with respect to the land in this Embodiment 2. FIG. 本実施の形態1における別の構成の半導体装置における長方形ランドが配置された領域の構成を示す平面図The top view which shows the structure of the area | region where the rectangular land in the semiconductor device of another structure in this Embodiment 1 is arrange | positioned. 本実施の形態1における別の構成の表面実装デバイスの実装構造体のC−C断面図CC sectional drawing of the mounting structure of the surface mounting device of another structure in this Embodiment 1. FIG. 本実施の形態1における別の構成の表面実装デバイスの実装構造体のD−D断面図DD sectional view of a mounting structure of a surface mounting device having another configuration according to the first embodiment 従来のBGAパッケージの半導体装置を実装するプリント基板の接続部分の構成を示す平面図The top view which shows the structure of the connection part of the printed circuit board which mounts the semiconductor device of the conventional BGA package 従来の別の構成におけるBGAパッケージの半導体装置を実装するプリント基板の接続部分の構成を示す平面図The top view which shows the structure of the connection part of the printed circuit board which mounts the semiconductor device of a BGA package in another conventional structure 従来のさらに別の構成におけるBGAパッケージの半導体装置を実装するプリント基板の接続部分の構成を示す平面図The top view which shows the structure of the connection part of the printed circuit board which mounts the semiconductor device of the BGA package in another conventional structure

符号の説明Explanation of symbols

1、1b 表面実装デバイスの実装構造体
2 プリント基板
3、3b 半導体装置
11 絶縁基板
12、16、16b レジスト
13、17、17b 長方形ランド
14、18、18b 隙間
15、15b 半導体チップ
19 はんだボール
21、22、22b 開口部
21b、21c、21d、21e ずれ開口部
31、32 楕円ランド
33 第1領域
34 第2領域
DESCRIPTION OF SYMBOLS 1, 1b Surface mount device mounting structure 2 Printed circuit board 3, 3b Semiconductor device 11 Insulating substrate 12, 16, 16b Resistant 13, 17, 17b Rectangular land 14, 18, 18b Gap 15, 15b Semiconductor chip 19 Solder ball 21, 22, 22b Openings 21b, 21c, 21d, 21e Displacement openings 31, 32 Elliptical land 33 First region 34 Second region

Claims (11)

絶縁基板と、
前記絶縁基板の表面に配置された基板側ランドと、
前記絶縁基板の表面に配置され、開口部が形成されたレジストとを備え、
前記基板側ランドが前記開口部から露出されたプリント基板において、
前記基板側ランドは、
前記絶縁基板の表面の一方向において、両端部が前記レジストに覆われ、
前記絶縁基板の表面の他の方向において、前記レジストとの間に隙間が生じていることを特徴とするプリント基板。
An insulating substrate;
A substrate-side land disposed on the surface of the insulating substrate;
A resist disposed on the surface of the insulating substrate and having an opening formed therein;
In the printed circuit board in which the board-side land is exposed from the opening,
The board-side land is
In one direction of the surface of the insulating substrate, both ends are covered with the resist,
A printed board having a gap with the resist in another direction on the surface of the insulating substrate.
前記基板側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、
前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、
前記一方向と前記他の方向とが直交する請求項1記載のプリント基板。
The substrate-side land has a length in one direction longer than a length in the other direction,
The opening has a length in one direction shorter than a length in the other direction,
The printed circuit board according to claim 1, wherein the one direction and the other direction are orthogonal to each other.
前記基板側ランドは矩形状であり、
前記開口部は矩形状であり、
前記基板側ランドの長手方向の両端部は、前記レジストに覆われている請求項2記載のプリント基板。
The substrate-side land is rectangular,
The opening is rectangular,
The printed circuit board according to claim 2, wherein both end portions in the longitudinal direction of the substrate-side land are covered with the resist.
前記基板側ランドは楕円形状であり、
前記開口部は矩形状であり、
前記基板側ランドの長軸方向の両端部は、前記レジストに覆われている請求項2記載のプリント基板。
The substrate-side land has an elliptical shape,
The opening is rectangular,
The printed circuit board according to claim 2, wherein both ends of the board-side land in the major axis direction are covered with the resist.
前記基板側ランドは矩形状であり、
前記開口部は楕円形状であり、
前記基板側ランドの長手方向の両端部は、前記レジストに覆われている請求項2記載のプリント基板。
The substrate-side land is rectangular,
The opening is oval;
The printed circuit board according to claim 2, wherein both end portions in the longitudinal direction of the substrate-side land are covered with the resist.
半導体チップと、
前記半導体チップの表面に配置された半導体装置側ランドと、
前記半導体チップの表面に配置され、開口部が形成されたレジストとを備え、
前記半導体装置側ランドが前記開口部から露出された半導体装置であって、
前記半導体装置側ランドは、
前記半導体の表面の一方向において、両端部が前記レジストに覆われ、
前記半導体の表面の他の方向において、前記レジストとの間に空隙が生じていることを特徴とする半導体装置。
A semiconductor chip;
A semiconductor device-side land disposed on the surface of the semiconductor chip;
A resist disposed on the surface of the semiconductor chip and having an opening formed therein;
The semiconductor device-side land is a semiconductor device exposed from the opening,
The semiconductor device side land is
In one direction of the surface of the semiconductor, both ends are covered with the resist,
2. A semiconductor device according to claim 1, wherein a gap is formed between the semiconductor surface and the resist in another direction.
前記半導体装置側ランドは、前記一方向の長さが前記他の方向の長さよりも長く、
前記開口部は、前記一方向の長さが前記他の方向の長さよりも短く、
前記一方向と前記他の方向とが直交する請求項6記載の半導体装置。
The land on the semiconductor device side has a length in the one direction longer than a length in the other direction,
The opening has a length in one direction shorter than a length in the other direction,
The semiconductor device according to claim 6, wherein the one direction and the other direction are orthogonal to each other.
前記半導体装置側ランドは矩形状であり、
前記開口部は矩形状であり、
前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている請求項7記載の半導体装置。
The semiconductor device side land is rectangular,
The opening is rectangular,
The semiconductor device according to claim 7, wherein both ends in the longitudinal direction of the land on the semiconductor device side are covered with the resist.
前記半導体装置側ランドは楕円形状であり、
前記開口部は矩形状であり、
前記半導体装置側ランドの長軸方向の両端部は、前記レジストに覆われている請求項7記載の半導体装置。
The semiconductor device side land is elliptical,
The opening is rectangular,
The semiconductor device according to claim 7, wherein both ends in the major axis direction of the semiconductor device side land are covered with the resist.
前記半導体装置側ランドは矩形状であり、
前記開口部は楕円形状であり、
前記半導体装置側ランドの長手方向の両端部は、前記レジストに覆われている請求項7記載の半導体装置。
The semiconductor device side land is rectangular,
The opening is oval;
The semiconductor device according to claim 7, wherein both ends in the longitudinal direction of the land on the semiconductor device side are covered with the resist.
請求項1〜5のいずれか一項に記載のプリント基板と、
請求項6〜10のいずれか一項に記載の半導体装置と、
前記基板側ランドと前記半導体装置側ランドとを接続するはんだボールとを備えた表面実装デバイスの実装構造体。
The printed circuit board according to any one of claims 1 to 5,
A semiconductor device according to any one of claims 6 to 10,
A mounting structure for a surface-mounted device, comprising: a solder ball connecting the substrate-side land and the semiconductor device-side land.
JP2008110464A 2008-03-07 2008-04-21 Mounting structure for surface mount devices Expired - Fee Related JP5053919B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008110464A JP5053919B2 (en) 2008-03-07 2008-04-21 Mounting structure for surface mount devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008058263 2008-03-07
JP2008058263 2008-03-07
JP2008110464A JP5053919B2 (en) 2008-03-07 2008-04-21 Mounting structure for surface mount devices

Publications (3)

Publication Number Publication Date
JP2009239240A true JP2009239240A (en) 2009-10-15
JP2009239240A5 JP2009239240A5 (en) 2011-05-12
JP5053919B2 JP5053919B2 (en) 2012-10-24

Family

ID=41252793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110464A Expired - Fee Related JP5053919B2 (en) 2008-03-07 2008-04-21 Mounting structure for surface mount devices

Country Status (1)

Country Link
JP (1) JP5053919B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258921A (en) * 2010-06-10 2011-12-22 Stats Chippac Ltd Semiconductor device and method of forming flip chip interconnection structure with bump on partial pad
JP2013012569A (en) * 2011-06-29 2013-01-17 Denso Corp Electronic apparatus
JP2014060200A (en) * 2012-09-14 2014-04-03 Fujitsu Component Ltd Printed circuit board and manufacturing method of the same
WO2023286475A1 (en) * 2021-07-13 2023-01-19 株式会社村田製作所 Circuit board and electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297889A (en) * 1998-04-16 1999-10-29 Sony Corp Semiconductor package and mounting substrate, and mounting method using the same
WO2003098983A1 (en) * 2002-05-17 2003-11-27 Nec Corporation Printed wiring board
JP2007005452A (en) * 2005-06-22 2007-01-11 Renesas Technology Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297889A (en) * 1998-04-16 1999-10-29 Sony Corp Semiconductor package and mounting substrate, and mounting method using the same
WO2003098983A1 (en) * 2002-05-17 2003-11-27 Nec Corporation Printed wiring board
JP2007005452A (en) * 2005-06-22 2007-01-11 Renesas Technology Corp Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258921A (en) * 2010-06-10 2011-12-22 Stats Chippac Ltd Semiconductor device and method of forming flip chip interconnection structure with bump on partial pad
JP2013012569A (en) * 2011-06-29 2013-01-17 Denso Corp Electronic apparatus
JP2014060200A (en) * 2012-09-14 2014-04-03 Fujitsu Component Ltd Printed circuit board and manufacturing method of the same
US9013894B2 (en) 2012-09-14 2015-04-21 Fujitsu Component Limited Printed circuit board and method for manufacturing the same
US9398691B2 (en) 2012-09-14 2016-07-19 Fujitsu Component Limited Printed circuit board
WO2023286475A1 (en) * 2021-07-13 2023-01-19 株式会社村田製作所 Circuit board and electronic component

Also Published As

Publication number Publication date
JP5053919B2 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
US7005750B2 (en) Substrate with reinforced contact pad structure
KR100832651B1 (en) Printed circuit board
US6734557B2 (en) Semiconductor device
JP5185885B2 (en) Wiring board and semiconductor device
US9111818B2 (en) Packaging substrate
US20090146314A1 (en) Semiconductor Device
US8963327B2 (en) Semiconductor device including wiring board with semiconductor chip
JP2011142185A (en) Semiconductor device
KR101060936B1 (en) Methods of manufacturing interconnect structures, interposers, semiconductor packages, and interconnect structures
JP5053919B2 (en) Mounting structure for surface mount devices
US20130334684A1 (en) Substrate structure and package structure
TW201508879A (en) Circuit substrate, semiconductor package structure and circuit substrate process
KR101139084B1 (en) Multilayer printed circuit board and method of making same
US20130020683A1 (en) Substrate for semiconductor package and semiconductor package having the same
JP2009239240A5 (en)
JP2012089898A (en) Solder ball and semiconductor package
JP2007019484A (en) Stacked package
JP3929381B2 (en) Semiconductor device
JP2000243862A (en) Interposer board
US20080157305A1 (en) Chip package structure
JP6724808B2 (en) Electronic device
US11670574B2 (en) Semiconductor device
JP2007005452A (en) Semiconductor device
JP2010161295A (en) Printed circuit board and semiconductor device with the same
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Ref document number: 5053919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees