JP2009231680A - 基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法 - Google Patents
基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2009231680A JP2009231680A JP2008077308A JP2008077308A JP2009231680A JP 2009231680 A JP2009231680 A JP 2009231680A JP 2008077308 A JP2008077308 A JP 2008077308A JP 2008077308 A JP2008077308 A JP 2008077308A JP 2009231680 A JP2009231680 A JP 2009231680A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- film
- target
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/884—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Drying Of Semiconductors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】電極部分を含む基板の樹脂密着性を向上させる基板の表面処理方法等を提供する。
【解決手段】真空チャンバ２２内に基板３１の表面と成膜用ターゲット２４とを対向させて配置し、真空チャンバ２２内に放電用ガスを供給してプラズマを発生させることで基板３１のレジスト膜のアッシングと成膜用ターゲット２４のスパッタリングを同時に行い、レジスト膜の活性化処理と電極の金メッキ膜に成膜用ターゲット２４の組成物質を付着させる成膜処理とを並行して行う。
【選択図】図２
【解決手段】真空チャンバ２２内に基板３１の表面と成膜用ターゲット２４とを対向させて配置し、真空チャンバ２２内に放電用ガスを供給してプラズマを発生させることで基板３１のレジスト膜のアッシングと成膜用ターゲット２４のスパッタリングを同時に行い、レジスト膜の活性化処理と電極の金メッキ膜に成膜用ターゲット２４の組成物質を付着させる成膜処理とを並行して行う。
【選択図】図２
Description
本発明は、基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法に関するものである。
基板に実装したシリコンチップ（半導体装置）を樹脂で封止した半導体パッケージにおいては、基板のレジスト膜と樹脂との密着性は良好であるが、基板の電極部分はその表面を覆う金メッキ膜によって樹脂との密着性が劣っていることが分かっている（特許文献１乃至３参照）。
特開平１０−３４０９７７号公報
特開平１１−１４５１２０号公報
特開２００４−１７２４４４号公報
樹脂密着性の向上を目的として基板にプラズマ処理を施した場合、基板の表面の大部分を覆うレジスト膜は樹脂密着性が向上することになるが、電極部を覆う金メッキ膜の表面については逆に清浄化されてしまうため、樹脂密着性が低下する結果となってしてしまう。近年は半導体パッケージの小型化がますます進展し、基板の表面積に占める電極部分の面積の割合が相対的に大きくなってきているので、基板と封止用樹脂との接着強度を維持するためには金メッキ膜についても樹脂密着性を向上させることが望ましい。
本発明は、電極部分を含む基板の樹脂密着性を向上させる基板の表面処理方法等を提供することを目的とする。
請求項１に記載の基板の表面処理方法は、樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面処理方法であって、真空チャンバ内に基板の表面と成膜用ターゲットとを対向させて配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う。
請求項２に記載の基板の表面処理方法は請求項１記載の基板の表面処理方法であって、前記成膜用ターゲットが組成物質にＳｉＯ２を含む。
請求項３に記載の基板の表面処理方法は請求項１または２記載の基板の表面処理方法であって、前記放電用ガスに少なくともアルゴンと酸素を含む。
請求項４に記載の基板の表面処理方法は請求項１乃至３の何れかに記載の基板の表面処理方法であって、基板の表面に露出する樹脂がソルダレジストである。
請求項５に記載の基板の表面処理方法は請求項１乃至４の何れかに記載の基板の表面処理方法であって、前記第１の領域に、基板に実装された半導体装置の表面を覆う有機膜を含む。
請求項６に記載の基板の表面処理装置は、樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板を表面処理の対象とし、真空チャンバ内でプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理装置であって、密閉空間を形成する真空チャンバと、前記密閉空間においてその表面を密閉空間の中央部に向けた状態で基板を保持する基板保持部と、前記密閉空間において前記中央部を挟んで基板の表面と対向する位置で前記成膜用ターゲットを保持する成膜用ターゲット保持部と、前記密閉空間の内圧を減ずる減圧手段と、前記密閉空間へ放電用ガスを供給する放電用ガス供給手段と、前記成膜用ターゲット保持部に高周波電圧を印加することにより前記密閉空間にプラズマを発生させる高周波電源部を備えた。
請求項７に記載の半導体パッケージの製造方法は、樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面に半導体装置を実装する工程と、真空チャンバ内に基板の表面と成膜用ターゲットとを間隔をおいて対向配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理工程と、表面処理された基板の表面を樹脂で封止する工程を含む。
請求項８に記載の半導体パッケージの製造方法は請求項７に記載の半導体パッケージの製造方法であって、前記成膜用ターゲットが組成物質にＳｉＯ２を含む。
請求項９に記載の半導体パッケージの製造方法は請求項７または８に記載の半導体パッケージの製造方法であって、前記放電用ガスに少なくともアルゴンと酸素を含む。
請求項１０に記載の半導体パッケージの製造方法は請求項７乃至９の何れかに記載の半導体パッケージの製造方法であって、前記表面に露出する樹脂がソルダレジストである。
請求項１１に記載の半導体パッケージの製造方法は請求項７乃至１０の何れかに記載の半導体パッケージの製造方法であって、前記第１の領域に、基板に搭載された半導体装置の表面を覆う有機膜を含む。
アッシング処理が施された第１の領域と、ターゲットの組成物質による膜が形成された第２の領域の両方の領域で樹脂密着性が向上することで、電極の形成箇所を含む基板の表面の略全面において樹脂密着性が向上し、基板と封止用樹脂とを強固に接合することが可能になるので、半導体パッケージの電気的、機械的な信頼性が大幅に向上する。
添付した図面を参照しながら本発明の実施の形態について説明する。図１は半導体パッケージの構造を示す側断面図、図２は本発明の実施の形態の表面処理装置の構造を示す側断面図である。
図１に半導体パッケージの構造を示す。半導体パッケージ１は、半導体装置２と基板３を電気的、機械的に接続させた状態で一体的に固定した電子部品である。半導体装置２はダイボンディング用接着剤４によって基板３の上部略中央に固着されている。半導体装置２の上部に形成されているボンディングパッド５と基板３の上部に形成されているワイヤ接続用電極６は導電性のワイヤ７で電気的に接続されている。
基板３の裏面には表面に形成されているワイヤ接続用電極６と電気的に接続されているバンプ接続用電極８が形成されている。このバンプ接続用電極８は半導体パッケージ１の外部電極として機能する。バンプ接続用電極８には半導体パッケージ１をマザーボード等と接合するための半田製のバンプ９が融着されている。
基板３の表裏面には、電極６、８以外の領域全体にレジスト膜１０、１１が形成されている。基板表面のレジスト膜１０およびワイヤ接続用電極６は半導体装置２とワイヤ接続用電極６とワイヤ７を封止する樹脂１２と接着されている。
図２に本発明の実施の形態の表面処理装置の構造を示す。半導体パッケージ１の製造過程では表面処理装置２０を用いて基板３の表面処理を行い、封止用の樹脂１２と基板３との接合性の向上を図る。表面処理装置２０は、密閉空間２１を形成する真空チャンバ２２と、密閉空間２１においてその表面を密閉空間２１の中央部に向けた状態で基板３を保持する基板保持ステージ２３と、密閉空間２１において中央部を挟んで基板３と対向する位置で成膜用ターゲット２４を保持する成膜用ターゲット保持部２５と、密閉空間２１の内圧を減ずる減圧装置２６と、密閉空間２１へ放電用ガスを供給する放電用ガス供給装置２７と、成膜用ターゲット保持部２５に高周波電圧を印加する高周波電源部２８と、密閉空間２１を大気開放する大気開放バルブ２９と、放電用ガスの供給量を調整する流量調整バルブ３０を備えている。
表面処理装置２０を用いて表面処理を施す対象は多面取基板３１であり、表面処理を施した後に樹脂１２で封止し、最終的に個々の半導体パッケージ１に個片化することになる。多面取基板３１を基板保持ステージ２３に載置し、減圧した密閉室内２１に放電用ガスを充満させた状態で高周波電圧を印加すると、放電用ガスに含まれるアルゴンや酸素がプラズマ状態に遷移する。すると、プラズマに含まれるイオンは高周波電源部２８側に接続されている成膜用ターゲット２４に高速で衝突する。また、プラズマに含まれる酸素ラジカルは多面取基板３１のレジスト膜１０と反応してレジスト膜１０をガス化して除去する。一方、ワイヤ接続用電極６の表面は金メッキで覆われているため酸素ラジカルの影響を受けることはない。この結果、多面取基板３１のレジスト膜１０に対してはアッシング処理が行われ、成膜用ターゲット２４に対してはスパッタリング処理が行われる。多面取基板３１の表面は、半導体装置２の表面を覆う有機膜３２とレジスト膜１０が露出する第１の領域と、ワイヤ接続用電極６の表面に金メッキ膜が露出する第２の領域で構成されている。有機膜３２はポリイミド等の絶縁性樹脂で構成され、半導体装置２を保護するものである。
成膜用ターゲット２４は組成物質にＳｉＯ２を含んでおり、スパッタリング処理によって成膜用ターゲット２４から放出されたＳｉＯ２が成膜用ターゲット２４と対向して配置されている基板３の表面に成膜する。アッシング処理とスパッタリング処理は密閉空間２１で同時並行して進行するが、第１の領域では、ＳｉＯ２が付着したレジスト膜１０や有機膜３２はすぐにアッシングされてしまうため、ＳｉＯ２膜は形成されない。これに対しアッシングされない第２の領域にはＳｉＯ２膜が形成される。
アッシング処理が効果的に施された第１の領域は樹脂密着性が向上し、封止用樹脂１２と強固に接合する。これに対し第２の領域は、結果として金メッキ膜上に形成されたＳｉＯ２膜によって封止用の樹脂１２との接合性が向上することになる。これにより、第１の領域と第２の領域を有する多面取基板３１の表面はその略全面において樹脂密着性が向上し、封止用の樹脂１２と強固に接合することで、結果として半導体パッケージ１の電気的、機械的な信頼性が大幅に向上する。
半導体パッケージ１が小型化した今日においては第１の領域に対する第２の領域の面積
の割合が高くなっているが、表面処理装置２０を用いた表面処理によれば、第１の領域に対してアッシングによる表面処理を施すと同時に第２の領域には成膜用ターゲットの組成物質を付着させる成膜処理を施すことで、両領域の面積比に関係なく基板３の表面の略全面において樹脂密着性を向上させることが可能である。
の割合が高くなっているが、表面処理装置２０を用いた表面処理によれば、第１の領域に対してアッシングによる表面処理を施すと同時に第２の領域には成膜用ターゲットの組成物質を付着させる成膜処理を施すことで、両領域の面積比に関係なく基板３の表面の略全面において樹脂密着性を向上させることが可能である。
本発明は、電極の形成箇所を含む基板の表面の略全面における樹脂密着性を向上させ、基板と封止用樹脂とを強固に接合することを可能にするので、高品質な半導体パッケージの製造分野において有用である。
１ 半導体パッケージ
２ 半導体装置
３ 基板
６ ワイヤ接続用電極
１０ レジスト膜
１２ 封止用の樹脂
２０ 表面処理装置
２１ 密閉空間
２２ 真空チャンバ
２３ 基板保持ステージ
２４ 成膜用ターゲット
２５ 成膜用ターゲット保持部
２６ 減圧装置
２７ 放電用ガス供給装置
２８ 高周波電源部
３１ 多面取基板
３２ 有機膜
２ 半導体装置
３ 基板
６ ワイヤ接続用電極
１０ レジスト膜
１２ 封止用の樹脂
２０ 表面処理装置
２１ 密閉空間
２２ 真空チャンバ
２３ 基板保持ステージ
２４ 成膜用ターゲット
２５ 成膜用ターゲット保持部
２６ 減圧装置
２７ 放電用ガス供給装置
２８ 高周波電源部
３１ 多面取基板
３２ 有機膜
Claims (11)
- 樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面処理方法であって、
真空チャンバ内に基板の表面と成膜用ターゲットとを対向させて配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行うことを特徴とする基板の表面処理方法。 - 前記成膜用ターゲットが組成物質にＳｉＯ２を含むことを特徴とする請求項１記載の基板の表面処理方法。
- 前記放電用ガスに少なくともアルゴンと酸素を含むことを特徴とする請求項１または２記載の基板の表面処理方法。
- 基板の表面に露出する樹脂がソルダレジストであることを特徴とする請求項１乃至３の何れかに記載の基板の表面処理方法。
- 前記第１の領域に、基板に実装された半導体装置の表面を覆う有機膜を含むことを特徴とする請求項１乃至４の何れかに記載の基板の表面処理方法。
- 樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板を表面処理の対象とし、真空チャンバ内でプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理装置であって、
密閉空間を形成する真空チャンバと、前記密閉空間においてその表面を密閉空間の中央部に向けた状態で基板を保持する基板保持部と、前記密閉空間において前記中央部を挟んで基板の表面と対向する位置で前記成膜用ターゲットを保持する成膜用ターゲット保持部と、前記密閉空間の内圧を減ずる減圧手段と、前記密閉空間へ放電用ガスを供給する放電用ガス供給手段と、前記成膜用ターゲット保持部に高周波電圧を印加することにより前記密閉空間にプラズマを発生させる高周波電源部を備えたことを特徴とする基板の表面処理装置。 - 樹脂が露出する第１の領域と金メッキ膜が露出する第２の領域を表面に有する基板の表面に半導体装置を実装する工程と、真空チャンバ内に基板の表面と成膜用ターゲットとを間隔をおいて対向配置し、真空チャンバ内に放電用ガスを供給してプラズマを発生させることで前記第１の領域のアッシングと前記成膜用ターゲットのスパッタリングを行い、前記第１の領域の活性化処理と前記第２の領域に前記成膜用ターゲットの組成物質を付着させる成膜処理とを並行して行う表面処理工程と、表面処理された基板の表面を樹脂で封止する工程を含むことを特徴とする半導体パッケージの製造方法。
- 前記成膜用ターゲットが組成物質にＳｉＯ２を含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
- 前記放電用ガスに少なくともアルゴンと酸素を含むことを特徴とする請求項７または８に記載の半導体パッケージの製造方法。
- 前記表面に露出する樹脂がソルダレジストであることを特徴とする請求項７乃至９の何
れかに記載の半導体パッケージの製造方法。 - 前記第１の領域に、基板に搭載された半導体装置の表面を覆う有機膜を含むことを特徴とする請求項７乃至１０の何れかに記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008077308A JP5120004B2 (ja) | 2008-03-25 | 2008-03-25 | 基板の表面処理方法および半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008077308A JP5120004B2 (ja) | 2008-03-25 | 2008-03-25 | 基板の表面処理方法および半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009231680A true JP2009231680A (ja) | 2009-10-08 |
| JP5120004B2 JP5120004B2 (ja) | 2013-01-16 |
Family
ID=41246727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008077308A Expired - Fee Related JP5120004B2 (ja) | 2008-03-25 | 2008-03-25 | 基板の表面処理方法および半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5120004B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010114131A1 (ja) | 2009-04-03 | 2010-10-07 | 株式会社神戸製鋼所 | 冷延鋼板およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102567A (ja) * | 1988-10-12 | 1990-04-16 | Semiconductor Energy Lab Co Ltd | 電子装置作製方法 |
| JPH1131759A (ja) * | 1997-07-14 | 1999-02-02 | Sony Corp | 吸湿保護膜を有する実装回路基板及び実装回路基板の吸湿保護膜形成方法 |
| JP2001259411A (ja) * | 2000-03-16 | 2001-09-25 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2002118128A (ja) * | 2001-07-17 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品製造方法および電子部品 |
-
2008
- 2008-03-25 JP JP2008077308A patent/JP5120004B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102567A (ja) * | 1988-10-12 | 1990-04-16 | Semiconductor Energy Lab Co Ltd | 電子装置作製方法 |
| JPH1131759A (ja) * | 1997-07-14 | 1999-02-02 | Sony Corp | 吸湿保護膜を有する実装回路基板及び実装回路基板の吸湿保護膜形成方法 |
| JP2001259411A (ja) * | 2000-03-16 | 2001-09-25 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2002118128A (ja) * | 2001-07-17 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品製造方法および電子部品 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010114131A1 (ja) | 2009-04-03 | 2010-10-07 | 株式会社神戸製鋼所 | 冷延鋼板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5120004B2 (ja) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312197B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2004319892A (ja) | 半導体装置の製造方法 | |
| CN107039292B (zh) | 元件芯片的制造方法、电子部件安装构造体的制造方法 | |
| CN107039344B (zh) | 元件芯片的制造方法及电子部件安装构造体的制造方法 | |
| JP6066569B2 (ja) | 半導体デバイスパッケージング用のパッシベーション層 | |
| US10229870B2 (en) | Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress | |
| JP2009220151A (ja) | 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板 | |
| JP5075890B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20160058769A (ko) | 폴리머 표면에 대한 구리의 접착도를 증가시키기 위한 방법 | |
| WO2007099759A1 (ja) | 部品接合方法、部品積層方法および部品接合構造体 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| JP5120004B2 (ja) | 基板の表面処理方法および半導体パッケージの製造方法 | |
| JP4671900B2 (ja) | 接合方法および接合装置 | |
| CN106560915B (zh) | 元件芯片的制造方法和电子部件安装结构体的制造方法 | |
| JP2020004857A (ja) | 半導体装置の製造方法 | |
| CN102446837B (zh) | 包括半导体芯片的器件的制造 | |
| CN106558541B (zh) | 元件芯片的制造方法 | |
| KR100292667B1 (ko) | 수지 성형 전자부품 및 그 제조방법 | |
| JP3671879B2 (ja) | 電子部品製造方法および電子部品 | |
| JP3427702B2 (ja) | 電子部品のプラズマ処理装置 | |
| TWI732212B (zh) | 生產至少部分封裝的半導體晶圓的方法 | |
| JP2004281521A (ja) | 半導体装置の接合方法 | |
| KR100824542B1 (ko) | 배선용 봉지층을 이용한 웨이퍼 레벨 패키지 제조방법 | |
| JP3982538B2 (ja) | 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法 | |
| JP6646820B2 (ja) | 素子チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100127 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |