[go: up one dir, main page]

JP2009230206A - Information processor and information processing method - Google Patents

Information processor and information processing method Download PDF

Info

Publication number
JP2009230206A
JP2009230206A JP2008071579A JP2008071579A JP2009230206A JP 2009230206 A JP2009230206 A JP 2009230206A JP 2008071579 A JP2008071579 A JP 2008071579A JP 2008071579 A JP2008071579 A JP 2008071579A JP 2009230206 A JP2009230206 A JP 2009230206A
Authority
JP
Japan
Prior art keywords
information
abnormality
information processing
monitoring
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008071579A
Other languages
Japanese (ja)
Inventor
Masaki Iwasaki
正樹 岩崎
Kenji Matsuo
健二 松尾
Hisashi Otomo
恒 大友
Takafumi Takeda
孝文 武田
Kazuki Michimoto
和樹 道源
Shinobu Yamazaki
しのぶ 山崎
Sadami Kosa
定巳 甲佐
Tomohide Mizuno
知秀 水野
Seiichi Sawada
征一 澤田
Isao Irie
勲 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008071579A priority Critical patent/JP2009230206A/en
Publication of JP2009230206A publication Critical patent/JP2009230206A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information processor effectively collecting abnormality information in a circuit board. <P>SOLUTION: In each circuit board 230, frequency information of ON/OFF of a power supply is recorded in a nonvolatile memory 237 by a memory controller 236 independently of software control by a control processor. When abnormality is monitored by a memory monitoring function 231, a communication monitoring function 232, a data monitoring function 233, and various kinds of monitoring functions 234, the abnormality information is efficiently recorded in the nonvolatile memory 237 by the memory controller 236 without depending on software of the control processor. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、各種情報処理を行う情報処理装置及び情報処理方法に関する。   The present invention relates to an information processing apparatus and an information processing method for performing various information processing.

情報処理装置を構成する各回路基板において異常が発生した場合、または通信経路の異常を発見した場合などは、各回路基板を制御するCPUに異常状態を通知し異常情報の収集をCPUが行って、障害の復旧などに対応している(例えば、特許文献1)。
特開平11−149392公報。
When an abnormality occurs in each circuit board that constitutes the information processing apparatus or when an abnormality is found in the communication path, the CPU notifies the abnormal state to the CPU that controls each circuit board and the abnormality information is collected by the CPU. This corresponds to recovery from a failure (for example, Patent Document 1).
JP-A-11-149392.

ところで、上記CPUによる異常監視は、ソフトウェアにより実現されているため、回路異常によるソフトウェア異常の発生による記録漏れ、ソフトウェア容量の制限による異常監視記録の簡略化により異常情報の不足が発生している。   By the way, since the abnormality monitoring by the CPU is realized by software, lack of abnormality information occurs due to omission of recording due to occurrence of software abnormality due to circuit abnormality and simplification of abnormality monitoring recording due to limitation of software capacity.

そこで、この発明の目的は、回路基板による異常情報を効果的に収集し得る情報処理装置及び情報処理方法を提供することにある。   Accordingly, an object of the present invention is to provide an information processing apparatus and an information processing method that can effectively collect abnormality information from a circuit board.

この発明に係る情報処理装置は、電源オン時に、互いに異なる情報処理を実行する複数の処理回路と、これら複数の処理回路に対し内部バスを介して接続され情報処理を統括的に制御する制御回路と、複数の処理回路それぞれに設けられ、制御回路による制御とは独立して、電源のオン・オフの回数情報を不揮発性メモリに記録する記録手段とを備えるようにしたものである。   An information processing apparatus according to the present invention includes a plurality of processing circuits that execute different information processing when the power is turned on, and a control circuit that is connected to the plurality of processing circuits via an internal bus and comprehensively controls information processing And a recording unit that is provided in each of the plurality of processing circuits and that records power ON / OFF frequency information in a nonvolatile memory independently of the control by the control circuit.

この構成によれば、電源のオン・オフの回数情報が制御回路による制御とは独立して、各処理回路の不揮発性メモリに記録されることになる。従って、電源のオン・オフの回数情報から各処理回路の異常の状態を判定することができ、これにより制御回路のソフトウェア異常の発生による記録漏れ、ソフトウェア容量の制限による異常監視記録の簡略化による異常情報の不足を解消できる。   According to this configuration, information on the number of times the power is turned on / off is recorded in the nonvolatile memory of each processing circuit independently of the control by the control circuit. Therefore, it is possible to determine the abnormal state of each processing circuit from the information on the number of times the power is turned on / off. This makes it possible to record omissions due to the occurrence of software abnormalities in the control circuit, and to simplify the abnormality monitoring recording due to software capacity limitations. The shortage of abnormal information can be resolved.

複数の処理回路は、それぞれ自回路内の異常を監視する異常監視手段を備え、記録手段は、異常監視手段により異常情報が検出された場合に、この異常情報を不揮発性メモリに記録することを特徴とする。   Each of the plurality of processing circuits includes an abnormality monitoring unit that monitors an abnormality in the own circuit, and the recording unit records the abnormality information in the nonvolatile memory when the abnormality information is detected by the abnormality monitoring unit. Features.

この構成によれば、各処理回路で異常が発生した場合に、制御回路のソフトウェアに頼ることなく各処理回路で異常情報を効率良く不揮発性メモリに記録するようにしているので、ソフトウェア負荷の軽減と、詳細な異常情報の収集を実現でき、故障部位の特定時間を短縮できる。   According to this configuration, when an abnormality occurs in each processing circuit, the abnormality information is efficiently recorded in the non-volatile memory in each processing circuit without depending on the software of the control circuit, thereby reducing the software load. Thus, it is possible to collect detailed abnormality information, and to shorten the time for identifying the faulty part.

記録手段は、異常情報とともに、電源オンによる起動時からの時間情報を記録することを特徴とする。   The recording means records time information from the time of start-up when the power is turned on together with the abnormality information.

この構成によれば、各処理回路で異常情報とともに起動時からの時間情報も不揮発性メモリに記録しておくことで、異常発生時間も確実に調べることができる。   According to this configuration, the abnormality occurrence time can be reliably checked by recording the time information from the start-up time together with the abnormality information in each processing circuit in the nonvolatile memory.

以上詳述したようにこの発明によれば、回路基板による異常情報を効果的に収集し得る情報処理装置及び情報処理方法を提供することができる。   As described above in detail, according to the present invention, it is possible to provide an information processing apparatus and an information processing method that can effectively collect abnormality information from a circuit board.

以下、この発明の実施形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、この発明の一実施形態とする情報処理装置200の構成を示すブロック図である。   FIG. 1 is a block diagram showing a configuration of an information processing apparatus 200 according to an embodiment of the present invention.

図1において、システムバス210上には、制御処理装置220、回路基板230,240,250が接続される。このうち回路基板230は、例えばA/D(アナログ/デジタル)変換またはD/A(デジタル/アナログ)変換機能を実行する。回路基板240は、図示しないシステムから入力される信号の処理を実行する。回路基板250は、図示しないシステムとの間の通信処理を実行する。   In FIG. 1, a control processing device 220 and circuit boards 230, 240, 250 are connected on a system bus 210. Among these, the circuit board 230 performs, for example, an A / D (analog / digital) conversion or a D / A (digital / analog) conversion function. The circuit board 240 executes processing of signals input from a system (not shown). The circuit board 250 executes communication processing with a system (not shown).

制御処理装置220は、内部のソフトウェアにより各回路基板230,240,250の情報処理を統括的に制御する。   The control processing device 220 comprehensively controls information processing of each circuit board 230, 240, 250 by internal software.

一方、回路基板230,240,250は次のように構成される。図2はその構成を示す回路ブロック図である。ここでは、回路基板230を代表して説明する。   On the other hand, the circuit boards 230, 240, and 250 are configured as follows. FIG. 2 is a circuit block diagram showing the configuration. Here, the circuit board 230 will be described as a representative.

回路基板230は、メモリ監視機能231と、通信監視機能232と、データ監視機能233と、各種監視機能234と、異常情報収集レジスタ235と、メモリコントロール236と、不揮発性メモリ237と、カウンタ238とを備えている。   The circuit board 230 includes a memory monitoring function 231, a communication monitoring function 232, a data monitoring function 233, various monitoring functions 234, an abnormality information collection register 235, a memory control 236, a nonvolatile memory 237, a counter 238, It has.

メモリ監視機能231は、メモリ状態を監視してその監視情報を出力する。通信監視機能232は、通信状態を監視してその監視情報を出力する。データ監視機能233は、データ状態を監視してその監視情報を出力する。各種監視機能234は、電源状態等の各種状態を監視してその監視情報を出力する。   The memory monitoring function 231 monitors the memory state and outputs the monitoring information. The communication monitoring function 232 monitors the communication state and outputs the monitoring information. The data monitoring function 233 monitors the data state and outputs the monitoring information. The various monitoring functions 234 monitor various states such as a power supply state and output the monitoring information.

異常情報収集レジスタ235は、メモリ監視機能231の監視情報、通信監視機能232の監視情報、データ監視機能233の監視情報、各種監視機能234の監視情報をそれぞれ取り込んでメモリコントロール236を介して不揮発性メモリ237に記録する。メモリコントロール236は、制御処理装置220からの監視データの送出要求が到来するごとに、その時点で最新の監視情報を制御処理装置220へ送出する。   The abnormality information collection register 235 takes in the monitoring information of the memory monitoring function 231, the monitoring information of the communication monitoring function 232, the monitoring information of the data monitoring function 233, and the monitoring information of various monitoring functions 234, and is nonvolatile via the memory control 236. Record in the memory 237. The memory control 236 sends the latest monitoring information to the control processing device 220 each time a monitoring data transmission request from the control processing device 220 arrives.

次に、上記構成における動作について説明する。
従来は情報処理装置200にある制御処理装置220のソフトウェアにより異常情報の収集が行われていた。収集した異常情報は、動作の切り替えや、故障部位の探求に使用される。特に、故障部位の探求には多くの時間が費やされることがある。ソフトウェアによる異常情報収集において問題になるのが、ソフトウェア容量と異常情報記録エリアの確保の問題、回路基板の異常箇所によってはソフトウェアの動作を停止してしまう問題、異常記録にソフトウェア処理が取られてしまい、本来の処理の負荷になる問題がある。ソフトウェア容量と異常情報記録エリアの確保の問題は特にHDD(Hard Disk Drive)などの大容量の不揮発性メディアを持たない組込み機器では問題になる。
Next, the operation in the above configuration will be described.
Conventionally, abnormality information is collected by software of the control processing device 220 in the information processing device 200. The collected abnormality information is used for switching operations and searching for a faulty part. In particular, a lot of time may be spent in searching for a failure site. Problems with collecting abnormal information by software include the problem of securing the software capacity and abnormal information recording area, the problem of stopping the software operation depending on the abnormal part of the circuit board, and the software processing for abnormal recording In other words, there is a problem that the load of the original processing becomes. The problem of securing software capacity and anomaly information recording area becomes a problem especially in embedded devices that do not have a large-capacity non-volatile medium such as an HDD (Hard Disk Drive).

そこで、本実施形態では、各回路基板230,240,250に不揮発性メモリ237を搭載し各回路基板230,240,250の異常情報をこの不揮発性メモリ237に記録、収集するようにした。これにより、ソフトウェア負荷の削減と、詳細な異常情報の収集を実現でき、故障部位の特定時間の短縮ができる。   Therefore, in this embodiment, the nonvolatile memory 237 is mounted on each circuit board 230, 240, 250, and abnormality information of each circuit board 230, 240, 250 is recorded and collected in this nonvolatile memory 237. As a result, it is possible to reduce the software load and to collect detailed abnormality information, and to shorten the time for identifying the faulty part.

不揮発性メモリ237に書き込む際は、カウンタ238により情報処理装置200の起動時からの起動時間カウント値、またはRTCの時間を記録する。   When writing to the non-volatile memory 237, the counter 238 records the activation time count value from the activation of the information processing apparatus 200 or the RTC time.

図3は、メモリコントローラ236による異常情報の記録処理を示すフローチャートである。図4は、異常記録のタイミングを示している。図5は、不揮発性メモリ237への記録フオーマットの例を示す。   FIG. 3 is a flowchart showing the abnormality information recording process by the memory controller 236. FIG. 4 shows the timing of abnormal recording. FIG. 5 shows an example of a recording format to the nonvolatile memory 237.

情報処理装置200の起動後つまり図4に示す電源のオン時に(ステップST4a)、メモリコントローラ236は、まず不揮発性メモリ237からこれまでの情報処理装置200の起動回数と、異常記録で使用したメモリ容量を確認する(ステップST4b,ST4c,ST4d)。これまでの情報処理装置200の起動回数に1を足して、これまでの情報処理装置200の起動回数を格納しているエリアを図5に示す記録フォーマットで書き換える(ステップST4e)。ここまでの準備が終わり次第、電源がオフされるまでの時間(図4ではt1の間)、回路基板230,240、250の動作監視を監視する(ステップST4f)。   After activation of the information processing apparatus 200, that is, when the power supply shown in FIG. 4 is turned on (step ST4a), the memory controller 236 first starts the nonvolatile memory 237 from the number of activations of the information processing apparatus 200 so far and the memory used for abnormal recording. The capacity is confirmed (steps ST4b, ST4c, ST4d). 5 is added to the number of times the information processing apparatus 200 has been activated so far, and the area storing the number of times the information processing apparatus 200 has been activated is rewritten with the recording format shown in FIG. 5 (step ST4e). As soon as the preparation up to this point is completed, the operation monitoring of the circuit boards 230, 240, 250 is monitored until the power is turned off (between t1 in FIG. 4) (step ST4f).

準備期間に異常が発生した場合、メモリコントローラ236は準備が終了後すぐに異常情報を書き込む。異常が発生した場合(ステップST4g)、メモリコントローラ236は今回起動時の起動回数、今回起動時の異常発生回数、今回起動時の異常発生時間、異常情報の書込みを行い(ステップST4h)、メモリ使用容量を書き替える(ステップST4i)。以後、メモリコントローラ236は、書き込みが終了した場合に、待機状態(図4ではIDLE)に入る。また、メモリコントローラ236は、異常が発生する毎に同じように、不揮発性メモリ237に異常情報の書込みを行う。   If an abnormality occurs during the preparation period, the memory controller 236 writes the abnormality information immediately after the preparation is completed. When an abnormality occurs (step ST4g), the memory controller 236 writes the number of times of activation at the time of current activation, the number of times of abnormality at the time of current activation, the time of occurrence of abnormality at the time of current activation, and abnormality information (step ST4h) The capacity is rewritten (step ST4i). Thereafter, when the writing is completed, the memory controller 236 enters a standby state (IDLE in FIG. 4). In addition, the memory controller 236 writes abnormality information to the nonvolatile memory 237 in the same manner every time an abnormality occurs.

各回路基板230,240、250で収集した異常情報を、起動回数、起動時間、異常内容を比べることで故障部位、故障原因の特定に役立てることができる。   The abnormality information collected on each circuit board 230, 240, 250 can be used to identify the failure site and the cause of failure by comparing the number of activations, activation time, and abnormality content.

以上のように上記実施形態では、各回路基板230,240,250において、電源のオン・オフの回数情報を制御処理装置220によるソフトウェア制御とは独立して、各回路基板230,240,250それぞれの不揮発性メモリ237に記録するようにしている。   As described above, in the above-described embodiment, in each circuit board 230, 240, 250, information on the number of times the power is turned on / off is independent of software control by the control processing device 220. In the non-volatile memory 237.

従って、電源のオン・オフの回数情報から各回路基板230,240,250の異常の状態を判定することができ、これにより制御処理装置220のソフトウェア異常の発生による記録漏れ、ソフトウェア容量の制限による異常監視記録の簡略化による異常情報の不足を解消できる。   Therefore, it is possible to determine the abnormal state of each circuit board 230, 240, 250 from the information on the number of times of turning on / off the power supply. The lack of abnormality information due to simplification of abnormality monitoring records can be resolved.

また、上記実施形態では、各回路基板230,240,250で異常が発生した場合に、制御処理装置220のソフトウェアに頼ることなく各回路基板230,240,250で異常情報を効率良く不揮発性メモリ237に記録するようにしている。   In the above embodiment, when an abnormality occurs in each circuit board 230, 240, 250, the abnormality information is efficiently stored in each circuit board 230, 240, 250 without depending on the software of the control processing device 220. 237 is recorded.

従って、制御処理装置220のソフトウェア負荷の軽減と、詳細な異常情報の収集を実現でき、故障部位の特定時間を短縮できる。   Therefore, it is possible to reduce the software load on the control processing device 220 and to collect detailed abnormality information, and to shorten the time for identifying the faulty part.

さらに、上記実施形態では、各回路基板230,240,250で異常情報とともにカウンタ238で計時される起動時からの時間情報も不揮発性メモリ237に記録しておくようにしているので、異常発生時間も確実に調べることができる。   Further, in the above embodiment, the time information from the start-up time counted by the counter 238 is recorded in the nonvolatile memory 237 together with the abnormality information in each circuit board 230, 240, 250. Can also be checked reliably.

なお、本発明を上記実施形態に基づき説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、上記実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。   Although the present invention has been described based on the above-described embodiment, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, you may delete some components from all the components shown by the said embodiment.

この発明の一実施形態としての情報処理装置のブロック図。1 is a block diagram of an information processing apparatus as an embodiment of the present invention. 上記図1に示した回路基板の構成を示す回路ブロック図。The circuit block diagram which shows the structure of the circuit board shown in the said FIG. 上記図2に示したメモリコントローラによる異常情報の記録処理手順を示すフローチャート。3 is a flowchart showing a procedure for recording abnormal information by the memory controller shown in FIG. 上記実施形態における異常記録のタイミングを示す図。The figure which shows the timing of the abnormal recording in the said embodiment. 上記実施形態における記録フォーマットの一例を示す図。The figure which shows an example of the recording format in the said embodiment.

符号の説明Explanation of symbols

200…情報処理装置、210…システムバス、220…制御処理装置、230,240,250…回路基板、231…メモリ監視機能、232…通信監視機能、233…データ監視機能、234…各種監視機能、235…異常情報収集レジスタ、236…メモリコントローラ、237…不揮発性メモリ、238…カウンタ。   DESCRIPTION OF SYMBOLS 200 ... Information processing apparatus, 210 ... System bus, 220 ... Control processing apparatus, 230, 240, 250 ... Circuit board, 231 ... Memory monitoring function, 232 ... Communication monitoring function, 233 ... Data monitoring function, 234 ... Various monitoring functions, 235 ... Abnormal information collection register, 236 ... Memory controller, 237 ... Non-volatile memory, 238 ... Counter.

Claims (6)

電源オン時に、互いに異なる情報処理を実行する複数の処理回路と、
これら複数の処理回路に対し内部バスを介して接続され前記情報処理を統括的に制御する制御回路と、
前記複数の処理回路それぞれに設けられ、前記制御回路による制御とは独立して、前記電源のオン・オフの回数情報を不揮発性メモリに記録する記録手段とを具備したことを特徴とする情報処理装置。
A plurality of processing circuits that execute different information processing at power-on;
A control circuit connected to the plurality of processing circuits via an internal bus for overall control of the information processing;
An information processing system comprising: a recording unit that is provided in each of the plurality of processing circuits and records information on the number of times of turning on / off the power in a nonvolatile memory independently of the control by the control circuit. apparatus.
前記複数の処理回路は、それぞれ自回路内の異常を監視する異常監視手段を備え、
前記記録手段は、前記異常監視手段により異常情報が検出された場合に、この異常情報を前記不揮発性メモリに記録することを特徴とする請求項1記載の情報処理装置。
Each of the plurality of processing circuits includes abnormality monitoring means for monitoring an abnormality in its own circuit,
The information processing apparatus according to claim 1, wherein when the abnormality information is detected by the abnormality monitoring unit, the recording unit records the abnormality information in the nonvolatile memory.
前記記録手段は、前記異常情報とともに、電源オンによる起動時からの時間情報を記録することを特徴とする請求項2記載の情報処理装置。 The information processing apparatus according to claim 2, wherein the recording unit records time information from a start-up at power-on together with the abnormality information. 電源オン時に、互いに異なる情報処理を実行する複数の処理回路と、これら複数の処理回路に対し内部バスを介して接続され前記情報処理を統括的に制御する制御回路とを備えた情報処理装置に用いられる情報処理方法において、
前記複数の処理回路それぞれにおいて、前記制御回路による制御とは独立して、前記電源のオン・オフの回数情報を不揮発性メモリに記録するようにしたことを特徴とする情報処理方法。
An information processing apparatus comprising: a plurality of processing circuits that execute different information processing when the power is turned on; and a control circuit that is connected to the plurality of processing circuits via an internal bus and controls the information processing in an integrated manner In the information processing method used,
An information processing method characterized in that in each of the plurality of processing circuits, information on the number of times the power is turned on / off is recorded in a nonvolatile memory independently of the control by the control circuit.
前記複数の処理回路は、それぞれ自回路内の異常を監視し、
異常情報が検出された場合に、この異常情報を前記不揮発性メモリに記録することを特徴とする請求項4記載の情報処理方法。
Each of the plurality of processing circuits monitors an abnormality in its own circuit,
5. The information processing method according to claim 4, wherein when abnormality information is detected, the abnormality information is recorded in the nonvolatile memory.
前記複数の処理回路は、前記異常情報とともに、電源オンによる起動時からの時間情報を記録することを特徴とする請求項5記載の情報処理方法。 6. The information processing method according to claim 5, wherein the plurality of processing circuits record time information from a start-up time when the power is turned on together with the abnormality information.
JP2008071579A 2008-03-19 2008-03-19 Information processor and information processing method Pending JP2009230206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008071579A JP2009230206A (en) 2008-03-19 2008-03-19 Information processor and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071579A JP2009230206A (en) 2008-03-19 2008-03-19 Information processor and information processing method

Publications (1)

Publication Number Publication Date
JP2009230206A true JP2009230206A (en) 2009-10-08

Family

ID=41245569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071579A Pending JP2009230206A (en) 2008-03-19 2008-03-19 Information processor and information processing method

Country Status (1)

Country Link
JP (1) JP2009230206A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626109B2 (en) 2014-12-11 2017-04-18 Kabushiki Kaisha Toshiba System and method for managing the operating parameter of a nonvolatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003256245A (en) * 2002-02-26 2003-09-10 Xerox Corp Method for providing data logging in modular device and its modular device
JP2004094701A (en) * 2002-09-02 2004-03-25 Hitachi Information Systems Ltd Monitoring information display system, monitoring information display method, program, and monitoring device
JP2005071068A (en) * 2003-08-25 2005-03-17 Renesas Technology Corp Storage device
JP2006259869A (en) * 2005-03-15 2006-09-28 Fujitsu Ltd Multiprocessor system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003256245A (en) * 2002-02-26 2003-09-10 Xerox Corp Method for providing data logging in modular device and its modular device
JP2004094701A (en) * 2002-09-02 2004-03-25 Hitachi Information Systems Ltd Monitoring information display system, monitoring information display method, program, and monitoring device
JP2005071068A (en) * 2003-08-25 2005-03-17 Renesas Technology Corp Storage device
JP2006259869A (en) * 2005-03-15 2006-09-28 Fujitsu Ltd Multiprocessor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626109B2 (en) 2014-12-11 2017-04-18 Kabushiki Kaisha Toshiba System and method for managing the operating parameter of a nonvolatile memory

Similar Documents

Publication Publication Date Title
US8677185B2 (en) Information processing apparatus
CN106682162B (en) Log management method and device
JP5910444B2 (en) Information processing apparatus, activation program, and activation method
CN104320308B (en) A kind of method and device of server exception detection
CN114168401B (en) Log recording method and device and electronic equipment
CN102446104A (en) Method for starting up computer system
CN110704228A (en) Solid state disk exception handling method and system
JP6880961B2 (en) Information processing device and log recording method
JP2008225929A (en) Information processor
JP2007318899A (en) Electric motor driving apparatus and electric motor driving method
JP2017078998A (en) Information processor, log management method, and computer program
US7752496B2 (en) Method, apparatus, and computer product for managing log data
JP2009230206A (en) Information processor and information processing method
CN111371642B (en) Network card fault detection method, device, equipment and storage medium
JP5627414B2 (en) Action log collection system and program
JP3250522B2 (en) Firmware replacement device and replacement method
JP2014006772A (en) Failure monitoring type communication apparatus, failure monitoring recording method for communication apparatus, and program therefor
JP2006338445A (en) Abnormal information storage device
JP5011159B2 (en) Computer with system monitoring circuit
JP5652130B2 (en) Disk array controller device and control method thereof
JP2011154465A (en) Management device, management method, and management program for information processor
JP5509651B2 (en) Log collection device, log collection method, program
JP2010108330A (en) Build-up type electronic computer, switching control means, and program
JP2020154705A (en) Information processing device, failure monitoring method, and failure monitoring computer program
JP3191282B2 (en) Failure information data collection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130314

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130524