JP2009289874A - 薄膜トランジスタおよび表示装置 - Google Patents

Abstract

【課題】サイズの大型化を抑制しつつ必要な電流を得ることの可能な薄膜トランジスタおよびこれを用いた表示装置を提供する。
【解決手段】薄膜トランジスタ１は、基板１０上にゲート電極１１およびゲート絶縁膜１２を介してシリコン膜１３を有している。シリコン膜１３のゲート電極１１に対応する領域には絶縁保護膜１４が形成され、絶縁保護膜１４の上面両端からシリコン膜１３上にかけて、非晶質シリコン膜（ソース領域）１５Ａおよび非晶質シリコン膜（ドレイン領域）１５Ｂが形成され、それぞれソース電極１６Ａおよびドレイン電極１６Ｂにより覆われている。シリコン膜１３はチャネル領域１３Ｃを有し、このチャネル領域１３Ｃにおいて長さ方向に沿って結晶化領域１３Ｂおよび非結晶領域１３Ａが形成されている。結晶化領域１３Ｂの幅ｄ₁が調整されることにより、必要電流が得られる。
【選択図】図１

Description

本発明は、半導体膜を用いた薄膜トランジスタおよびこれを用いた表示装置に関する。

有機材料のエレクトロルミネッセンス(electroluminescence：ＥＬ）を利用した、いわゆる有機ＥＬ発光素子は、下部電極と上部電極との間に正孔輸送層や発光層等を積層した有機層を狭持させてなり、低電圧直流駆動による高輝度発光が可能な発光素子として注目されている。

このような有機ＥＬ発光素子を用いた表示装置では、有機ＥＬ発光素子に必要な電流を供給するために、薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。薄膜トランジスタでは、基板上に形成したゲート電極を覆うようにゲート絶縁膜が設けられ、このゲート絶縁膜上に、アモルファスシリコン（ａ−Ｓｉ）、すなわち非晶質シリコン膜よりなるチャネル領域が形成されている。このチャネル領域の両端は、ソースおよびドレインの各領域に接続されている。この薄膜トランジスタにより、アクティブマトリクス駆動が可能となり、装置の高機能化を図ることができる。

ところが、上記のような非晶質シリコンベースの薄膜トランジスタでは、チャネル領域におけるモビリティ（Mobility：電子移動度）が０．２〜０．８ｃｍ²／Ｖ・ｓと小さいため、必要電流値を得るためには、図６に示したようなチャネル領域１３０ＣのＷ長（ソースＳおよびドレインＤに対向する辺の長さ）を、Ｌ長（Ｗ長に直交する方向の長さ）よりも大きくせざるを得ない（例えばＷ／Ｌ＝１００／８μｍ）。

一方、エキシマレーザアニール（ＥＬＡ：Excimer Laser Anneal）や短波長パルスレーザの照射によって結晶化させたポリシリコン（ｐ−Ｓｉ）や微結晶シリコンをチャネル領域に用いることにより、モビリティを向上させる技術が提案されている（例えば特許文献１）。また、ラテラル成長により高いモビリティを得る手法も提案されている（例えば特許文献２）。

特開平７−１４７２５９号公報 特開２００１−２３０４２０号公報

しかしながら、上記特許文献１，２の手法では、チャネル領域のモビリティが大きくなり過ぎるため、必要な電流値を得るためには、逆にＬ長をＷ長よりも大きくする必要がある（例えばＷ／Ｌ＝８／５０μｍ）。ちなみに、チャネル領域に単結晶シリコンを用いることも考えられるが、この場合もモビリティが５００ｃｍ²／Ｖ・ｓ以上と大きくなり過ぎてしまい、Ｌ長が極端に長くなり現実的ではない。このように、必要な電流値を得るためには、チャネル領域のＷ長もしくはＬ長が大きくなるように調整しなければならず、この結果、薄膜トランジスタ自体のサイズが大きくなってしまうという問題があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、サイズの大型化を抑制しつつ必要な電流を得ることの可能な薄膜トランジスタおよびこれを用いた表示装置を提供することにある。

本発明の薄膜トランジスタは、ゲート電極と、ゲート電極に対応する位置にチャネルを有し、チャネルの長さ方向に沿って結晶化領域および非結晶領域を含む第１の半導体膜と、第１の半導体膜上に形成されると共に、チャネルの一方向に沿ってチャネルに対するソース領域およびドレイン領域を有する第２の半導体膜と、ソース領域およびドレイン領域それぞれの引き出し電極とを備えたものである。

本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。

本発明の薄膜トランジスタおよび表示装置では、第１の半導体膜のチャネルが、その長さ方向に沿って結晶化領域および非結晶領域を含むようにしたので、結晶化領域の幅を調整することで、チャネル領域全体の面積を一定に保ったまま、必要な電流値を得ることができる。

本発明の薄膜トランジスタおよび表示装置によれば、ゲート電極に対応してチャネルが形成される第１の半導体膜において、チャネルの長さ方向に沿って結晶化領域および非結晶領域を含むようにしたので、全体のサイズの大型化を抑制しつつ必要な電流を得ることが可能となる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１（Ａ）は、本発明の一実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、例えばボトムゲート構造を有するチャネル保護型のトランジスタである。薄膜トランジスタ１は、ガラスやプラスティックなどよりなる基板１０上にゲート電極１１を有しており、このゲート電極１１と基板１０とを覆うように、ゲート絶縁膜１２およびシリコン膜（第１の半導体膜）１３を有している。このシリコン膜１３のゲート電極１１に対応する領域には絶縁保護膜１４が設けられ、絶縁保護膜１４上の両端からシリコン膜１３上にかけて、それぞれソース領域およびドレイン領域としての非晶質シリコン膜（第２の半導体膜）１５Ａ，１５Ｂが設けられている。これらの非晶質シリコン膜１５Ａ，１５Ｂのそれぞれを覆うように、ソース電極１６Ａおよびドレイン電極１６Ｂが形成されている。

ゲート電極１１は、例えばモリブデン（Ｍｏ）などから構成されている。ゲート絶縁膜１２は、例えば酸化シリコン（ＳｉＯ_x）や窒化シリコン（ＳｉＮ_x) などの絶縁材料により構成されている。

シリコン膜１３は、ゲート絶縁膜１２を覆うように、例えば１０ｎｍ〜１０００ｎｍの厚みとなるように形成されている。このシリコン膜１３のゲート電極１１に対応する領域がチャネル領域１３Ｃとなる。

ここで、図１（Ｂ），（Ｃ）を参照して、シリコン膜１３の具体的な構成について説明する。なお、図１（Ｂ）は、図（Ａ）のＩ−Ｉ線における断面図であり、図１（Ｃ）は、図（Ａ）のシリコン膜１３を上面側からみたものである。このように、チャネル領域１３Ｃは、シリコン膜１３のうちＬ×Ｗの選択的な領域に形成される。シリコン膜１３は、このチャネル領域１３Ｃにおいて、非晶質シリコン（ａ−Ｓｉ：アモルファスシリコン）により構成された非結晶領域１３Ａと、結晶質シリコン（ｐ−Ｓｉ：ポリシリコンもしくは微結晶シリコン）により構成された結晶化領域１３Ｂとを有している。例えば、結晶化領域１３Ｂの両側に非結晶領域１３Ａが設けられた構成となっている。結晶化領域１３Ｂは、ソース領域からドレイン領域に向かう長さ方向（Ｌ長に沿った方向）に沿って、幅ｄ１で延在している。この結晶化領域１３Ｂでは、モビリティが例えば８ｃｍ²／Ｖ・ｓ以上、好ましくは２０〜１００ｃｍ²／Ｖ・ｓとなっている。非結晶領域１３Ａは、結晶化領域１３Ｂが形成されていない領域の全域に形成されており、モビリティは例えば０．２〜０．８ｃｍ²／Ｖ・ｓとなっている。また、結晶化領域１３Ｂのモビリティは、非結晶領域１３Ａのモビリティの約１０倍以上となっていることが好ましい。

絶縁保護膜１４は、エッチングストッパとして、非晶質シリコン膜１５Ａ，１５Ｂやソース電極１６Ａおよびドレイン電極１６Ｂの形成時においてチャネル領域１３Ｃを保護すると共に、素子と電極および配線を分離する機能を有するものである。絶縁保護膜１４の構成材料としては、窒化シリコン、酸化シリコン（ＳｉＯ），酸化タンタル（ＴａＯ）でもよく、更には感光性樹脂膜（レジスト）などでもよい。

非晶質シリコン膜１５Ａ，１５Ｂは、不純物、例えばリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を含んで構成されている。これらの非晶質シリコン膜１５Ａ，１５Ｂはそれぞれ、直下のシリコン膜１３に拡散した領域を含めてソース領域およびドレイン領域となっている。ソース電極１６Ａおよびドレイン電極１６Ｂは、例えばモリブデンやクロム（Ｃｒ）により構成され、あるいはチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタンの積層構造を有している。

上記薄膜トランジスタ１は、例えば次のようにして製造することができる。

まず、ガラス基板１０の全面に、例えば蒸着法によりモリブデン膜を形成したのち、例えばウェットエッチングにより、形成したモリブデン膜を所定の形状となるようにパターニングして、ゲート電極１１を形成する。続いて、例えばプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法により、ガラス基板１０およびゲート電極１１の上に、上述した材料よりなるゲート絶縁膜１２を形成する。

続いて、ゲート絶縁膜１２の上にシリコン膜１３を形成する。すなわち、図２（Ａ）に示したように、ゲート絶縁膜１２上に、例えばプラズマＣＶＤ法により非晶質シリコン膜１３ａを形成したのち、所定の方向Ｄに沿ってレーザ光ＬＲを照射する。このレーザ光ＬＲの照射により、非晶質シリコンが結晶化してモビリティの大きな結晶化領域１３Ｂが形成される（図２（Ｂ））。この際、レーザ光ＬＲの照射領域の幅ｄ１を、チャネル形成予定領域１３ＤのＬ長や、結晶化により得られるモビリティの大きさに応じて設定する。また、照射レーザとしては、短波長の固体レーザやエキシマレーザなどを用いることができる。

次いで、形成したシリコン膜１３上に、例えばプラズマＣＶＤ法により、例えば窒化シリコン膜を形成したのち、この窒化シリコン膜を例えばウェットエッチングによりパターニングすることにより、シリコン膜１３のチャネル領域１３Ｃに対向する位置に絶縁保護膜１４を形成する。

続いて、絶縁保護膜１４およびシリコン膜１３の上に、例えばプラズマＣＶＤ法により、ｎ型不純物を添加した非晶質シリコン膜を形成したのち、この非晶質シリコン膜の絶縁保護膜１４に対向する領域に、例えばウェットエッチングにより開口を形成し、ソース領域およびドレイン領域のそれぞれを構成する非晶質シリコン膜１５Ａ，１５Ｂに分離する。

最後に、上述した材料よりなるソース電極１６Ａおよびドレイン電極１７Ａを、非晶質シリコン膜１５Ａ，１５Ｂのそれぞれを覆うように形成することにより、図１（Ａ）に示した薄膜トランジスタ１を完成する。

このような薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１１とソース電極１６Ａとの間に所定のしきい値電圧以上のゲート電圧Ｖｇが印加されると、シリコン膜１３にチャネル領域１３Ｃが形成され、非晶質シリコン膜１５Ａ（ソース領域）および非晶質シリコン膜１５Ｂ（ドレイン領域）を介して、ソース電極１６Ａとドレイン電極１６Ｂとの間に電流（ドレイン電流Ｉｄ）が流れ、トランジスタとして機能する。

ここで、従来の薄膜トランジスタにおいて、必要な電流値を得るためには、チャネル領域でのモビリティに応じて、チャネル面積を変化させる必要がある。例えば、チャネル領域がモビリティの小さな非晶質シリコン膜により構成されている場合には、Ｗ長を大きくする必要がある一方、モビリティの大きな結晶質シリコン膜により構成されている場合には、逆にＬ長を大きくする必要がある。このため、必要な電流値に応じて、チャネル面積を設計しなければならず、結果的にトランジスタ自体のサイズが大型化してしまうことがあった。

これに対し、本実施の形態では、シリコン膜１３がＬ×Ｗのサイズのチャネル領域１３Ｃを有しており、このチャネル領域１３Ｃでは、長さ方向に沿って、モビリティの大きな結晶化領域１３Ｂが幅ｄ₁で形成されている。一方、結晶化領域１３Ｂの形成されていない領域は、モビリティの小さな非結晶領域１３Ａとなっている。このとき、結晶化領域１３Ｂの幅ｄ₁の大きさが変化することによって、ソース−ドレイン間の電流値が変化する。すなわち、チャネル領域１３Ｃ面内の選択的な領域のみを結晶化することによって、チャネル領域１３Ｃの面積（Ｌ×Ｗ）を変化させることなく、必要な電流値を得ることができる。このため、チャネル領域１３Ｃの面積、すなわちトランジスタサイズを、電流値によらず一定とすることができ、例えば露光機の解像度や位置合わせなどの設計能力に応じて最適なサイズに設定することができる。

以上のように、本実施の形態では、基板１０上にゲート電極１１およびゲート絶縁膜１２を間にして形成されたシリコン膜１３がチャネル領域１３Ｃを有し、このチャネル領域１３Ｃに、長さ方向に延在する結晶化領域１３Ｂが形成されると共に、結晶化領域１３Ｂの両側に非結晶領域１３Ａが形成されるようにしたので、チャネル領域１３Ｃの面積を変化させることなく、必要な電流値を得ることができる。よって、サイズの大型化を抑制しつつ必要な電流を得ることが可能となる。

また、これにより、トランジスタサイズによらず、駆動能力を自在に設定することができるようになる。さらに、安定して製造可能なサイズ設計を行うことができるため、歩留りが向上する。

ここで、例えば図３（Ａ）に示したように、Ｌ×Ｗのチャネル領域１３Ｃにおいて、露光機の解像度および合わせ精度から、Ｌ＝Ｗ＝１０μｍと設定した場合の具体的な実施例について説明する。この際、非晶質のシリコンに波長４００ｎｍの半導体レーザを照射することにより固相成長させた結晶のモビリティは、１２０ｃｍ²／Ｖ・ｓ以下程度となるため、幅ｄ１＝Ｗ／５＝２μｍだけ結晶化すれば、必要電流が得られることがわかる。

一方、図３（Ｂ）には、従来の薄膜トランジスタの一例を示す。このように、従来は、ゲート電極１０１に対応すると共に、ソース電極１０６Ａおよびドレイン電極１０６Ｂによって挟まれるチャネル領域１３０Ｃの全域において結晶化された構成（結晶質シリコン膜１３０）となっている。このような結晶質シリコン膜１３０を用いた構成において、上記と同様の電流値を得るためには、Ｌ長を５倍に設計する必要があり、トランジスタサイズが本実施の形態に比べて５倍になってしまう。

また、図４には、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの特性を示す。なお、図中Ａが実施例、図中Ｂが従来例である。このように、リーク電流の発生はほとんど見られず、チャネル領域１３Ｃにおいて非結晶領域１３Ａと結晶化領域１３Ｂとが混在していても、Ｖｇ−Ｉｄ特性にほとんど影響がないことがわかる。

以上説明したような薄膜トランジスタ１は、例えば有機ＥＬ発光素子や液晶表示素子を用いた表示装置に好適に用いることができる。特に、ボトムエミッション型の有機ＥＬ発光装置や液晶表示装置に用いる場合には、トランジスタサイズを小さくすることができるため、開口率を向上させることができる。

（変形例）
図５は、本実施の形態の変形例に係る薄膜トランジスタのシリコン膜１３−１を上面からみたものである。シリコン膜１３−１は、上記薄膜トランジスタ１と同様に、チャネル領域１３Ｃ−１において、非結晶領域１３Ａと結晶化領域１３Ｂ１，１３Ｂ２とを有している。このように、結晶化領域１３Ｂ１，１３Ｂ２が、長さ方向に沿って延在するように２つの領域（２ライン）に設けられている。すなわち、非結晶領域と結晶化領域とが交互に複数設けられた構成となっている。本変形例では、結晶化領域１３Ｂ１の幅ｄ₂₁と結晶化領域１３Ｂ２の幅ｄ₂₂との合計によって、必要電流値が設定されるようになっている。このように、複数のラインで結晶化領域を形成するようにしてもよく、このようにした場合であっても、各ラインの幅を合計した大きさの幅を有する単一の結晶化領域を形成した場合と同様の効果を得ることができる。すなわち、例えばｄ２１＋ｄ２２＝ｄ１となるように設計すれば、上記薄膜トランジスタ１と同様の電流値を得ることができる。

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、チャネル領域１３Ｃにおいて、結晶化領域１３Ｂを幅方向においてほぼ中央の位置に配置された構成を例に挙げて説明したが、これに限定されず、端部領域に配置されるようにしてもよい。このようにした場合であっても、本発明と同等の効果を得ることができる。

また、上記実施の形態等では、チャネル領域１３Ｃにおける結晶化領域１３Ｂが一つの領域（１ライン）あるいは２つの領域（２ライン）にのみ形成した構成を例に挙げて説明したが、これに限定されず、結晶化領域１３Ｂのライン数は３つ以上であってもよい。

また、上記実施の形態の変形例では、チャネル領域１３Ｃにおける２つの結晶化領域１３Ｂの幅が同一である構成を例に挙げて説明したが、これに限定されず、複数の結晶化領域１３Ｂの幅がそれぞれ互いに異なっていてもよい。上述したように、各ラインの幅を合計したものが必要電流値を設定することになるからである。

また、上記実施の形態等では、薄膜トランジスタとして、チャネル保護型のボトムゲート構造を例に挙げて説明したが、これに限定されず、トップゲート構造や、他のボトムゲート構造（チャネルエッチ等）であってもよい。

本発明の一実施の形態に係る薄膜トランジスタの概略構造を表すものである。 図１に示した薄膜トランジスタの製造方法を説明するための図である。 図１に示した薄膜トランジスタのチャネル領域を表す模式図であり、（Ａ）は実施例、（Ｂ）は従来例についての図である。 図３（Ａ）に示した薄膜トランジスタの電圧電流特性を表す図である。 本発明の一実施の形態の変形例に係るシリコン膜を上面からみた図である。 薄膜トランジスタのチャネル領域を表す模式図である。

符号の説明

１０…基板、１１…ゲート電極、１２…ゲート絶縁膜、１３…シリコン膜、１３Ｃ…チャネル領域、１３Ａ…非結晶領域、１３Ｂ…結晶化領域、１４…絶縁保護膜、１５Ａ，１５Ｂ…非結晶シリコン膜、１６Ａ…ソース電極、１６Ｂ…ドレイン電極。

Claims (4)

1. ゲート電極と、
   前記ゲート電極に対応する位置にチャネルを有し、前記チャネルの長さ方向に沿って結晶化領域および非結晶領域を含む第１の半導体膜と、
   前記第１の半導体膜上に形成されると共に、前記チャネルの一方向に沿って前記チャネルに対するソース領域およびドレイン領域を有する第２の半導体膜と、
   前記ソース領域およびドレイン領域それぞれの引き出し電極と
   を備えた薄膜トランジスタ。
2. 前記第１の半導体膜のチャネルにおいて、前記非結晶領域は前記結晶化領域の両側にそれぞれ設けられている
   請求項１に記載の薄膜トランジスタ。
3. 前記第１の半導体膜のチャネルにおいて、前記非結晶領域と前記結晶化領域とが交互に複数形成されている
   請求項１に記載の薄膜トランジスタ。
4. 表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
   前記薄膜トランジスタは、
   ゲート電極と、
   前記ゲート電極に対応する位置にチャネルを有し、前記チャネルの長さ方向に沿って結晶化領域および非結晶領域を含む第１の半導体膜と、
   前記第１の半導体膜上に形成されると共に、前記チャネルの一方向に沿って前記チャネルに対するソース領域およびドレイン領域を有する第２の半導体膜と、
   前記ソース領域およびドレイン領域それぞれの引き出し電極と
   を備えた表示装置。

Images