JP2009278150A

JP2009278150A - 電圧制御発振装置

Info

Publication number: JP2009278150A
Application number: JP2008124546A
Authority: JP
Inventors: Kenji Nakatsuka; 健二中塚
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2008-05-12
Filing date: 2008-05-12
Publication date: 2009-11-26
Also published as: EP2120337A1; US20090278615A1; CN101626236A

Abstract

【課題】高いＣ／Ｎ及び周波数安定度を確保できると共に、周波数可変幅を広くしても帯域外の不要信号の漏れ出しを抑制でき、かつ同時にインピーダンスマッチングもとることができるようにすること。
【解決手段】この電圧制御発振装置は、制御電圧信号に応じて発振周波数が制御される電圧制御発振回路１と、電圧制御発振回路に供給する制御電圧信号を生成するＰＬＬ回路２と、電圧制御発振回路１の出力する発振信号を逓倍する逓倍回路３と、逓倍回路３の出力する逓倍信号のうち所定逓倍数の信号を通過させる通過帯域と逓倍回路３に入力した発振信号と同一周波数をトラップするトラップ周波数とが設定された帯域通過フィルタ兼トラップ回路４とを備える。制御電圧信号を分岐して段間結合兼トラップ回路１５へ入力し、発振周波数に同期させて段間結合兼トラップ回路１５の通過帯域及びトラップ周波数を可変させると共に段間結合量を調整する。
【選択図】図１

Description

本発明は、発振信号を逓倍して所望周波数の発振信号を得る電圧制御発振装置に関する。

移動体無線通信の分野では、局部発振器で生成した発振信号を混合器に入力して周波数変換を行っている。最近は、移動体無線通信用途として、周波数が高く、可変幅の広い局部発振器が求められている。従来、電圧制御発振器の可変幅を広げるために電圧制御発振器の出力を逓倍してからバンドバスフィルタを通して所望周波数の逓倍信号を取り出す電圧制御発振装置が知られている（例えば、特許文献１参照）。

図４は特許文献１に記載された電圧制御発振装置の回路構成図である。ＶＣＯ１０１から周波数ｆ０の源発振信号Ｓ１を出力し、逓倍器１０２で源発振信号Ｓ１の周波数ｆを２ｆ，３ｆ，４ｆ，…と逓倍した高周波信号Ｓ２を出力する。逓倍器１０２は、増幅部１１１、増幅部１１１の出力端とアース間に接続された自己バイアス用の抵抗器１１２、ステップリカバリーダイオード１１３で構成されている。逓倍器１０２における逓倍作用はダイオード１１３によるものであり、逆方向電圧に対する容量の変化より、ダイオード１１３に印加される高周波電圧が逆方向から順方向にまでオーバドライブしたときに生ずる容量の急激な変化により行われる。逓倍器１０２から出力された高周波信号Ｓ２は可変周波数バンドパスフィルタ１０３へ入力される。可変周波数バンドパスフィルタ１０３は、コイル１１４、コンデンサ１１５及びバラクタダイオード１１６からなるＬＣ共振回路で構成されており、コイル１１７を介して印加されるコントロール電圧Ｖ１によってフィルタの通過帯域を設定する。たとえば、周波数３ｆの信号を通過するように通過帯域が設定されているとすると、逓倍器１０２から出力される周波数３ｆの逓倍信号Ｓ３が通過してアンプ１０４、１０５に入力され、設定通過帯域外の信号は不要信号として減衰される。なお、アンプ１０４及び１０５は、コントロール電圧Ｖ２，Ｖ３に応じてオン／オフするトランジスタスイッチ（スイッチ）１１８，１１９によって電源のオン／オフが制御されるようになっている。

以上のように、逓倍方式の発振回路を採用することにより、Ｑ値の高い部品を使用して発振回路を構成することができ、Ｃ／Ｎが高くて、周波数安定度の高い発振器を構成することができる。
特開平６−１６４４４５号公報

しかしながら、トランジスタ等の入出力特性の非線形性を利用して逓倍信号を得る逓倍器を利用した発振回路の場合、１／２倍波（源発振信号）及び高調波の発生量が多くなるので、ＲＦ出力側のフィルタ機能を強化して、所望通過帯域外の不要信号（例えば、上記例では１／２倍波（源発振信号）、３ｆ、４ｆ…）を十分に除去する必要がある。１／２倍波（源発振信号）を除去するトラップ回路と３ｆ、４ｆ…の高調波を減衰させるバンドパス回路とを組み合わせたフィルタを構成した場合、発振器の周波数可変幅が広くなる程、周波数可変範囲内でインピーダンスマッチングが困難になるといった問題が新たに生じる。

本発明は、かかる点に鑑みてなされたものであり、逓倍方式の発振回路を採用することによる高いＣ／Ｎ及び周波数安定度を確保できると共に、周波数可変幅を広くしても帯域外の不要信号の漏れ出しを抑制でき、かつインピーダンスマッチングが容易な電圧制御発振装置を提供することを目的とする。

本発明の電圧制御発振装置は、供給される制御電圧信号に応じて発振周波数が制御される電圧制御発振回路と、前記電圧制御発振回路に供給する制御電圧信号を生成するＰＬＬ回路と、前記電圧制御発振回路の出力する発振信号を逓倍する逓倍回路と、前記逓倍回路の出力する逓倍信号のうち所定逓倍数の信号を通過させる通過帯域と前記逓倍回路に入力した発振信号と同一周波数をトラップするトラップ周波数とが設定され、前記制御電圧信号に同期して前記通過帯域及びトラップ周波数を可変させる帯域通過フィルタ兼トラップ回路とを具備したことを特徴とする。

この構成によれば、電圧制御発振回路の出力する発振信号を逓倍した逓倍信号を発振信号として出力するので、高いＣ／Ｎ及び周波数安定度を確保できる。また、逓倍回路に入力した発振信号と同一周波数をトラップするので、源発振信号の漏れ出しを抑制することができる。しかも、電圧制御発振回路の発振周波数を決める制御電圧信号に同期して前記通過帯域及びトラップ周波数を可変させることができる。

また本発明は、上記電圧制御発振装置において、前記ＰＬＬ回路の制御電圧信号の出力端子に、前記電圧制御発振回路及び前記帯域通過フィルタ兼トラップ回路の制御電圧信号の入力端子をそれぞれ接続したことを特徴とする。

この構成により、ＰＬＬ回路から出力される制御電圧信号を分岐して電圧制御発振回路及び前記帯域通過フィルタ兼トラップ回路へ並列に印加することができ、簡単な構成で制御電圧信号に同期した電圧制御発振装置を実現できる。

また本発明は、上記電圧制御発振装置において、前記帯域通過フィルタ兼トラップ回路は、前記逓倍回路の出力信号が印加される入力端子と、前記通過帯域を通過した信号を出力する出力端子と、一端が前記帯域通過フィルタ兼トラップ回路の入力端子に接続され他端がグラウンドに接続され前記通過帯域で並列同調する第１の並列共振回路と、一端が前記帯域通過フィルタ兼トラップ回路の出力端子に接続され他端がグラウンドに接続され前記通過帯域で並列同調する第２の並列共振回路と、一端が前記帯域通過フィルタ兼トラップ回路の入力端子に接続され他端が前記帯域通過フィルタ兼トラップ回路の出力端子に接続され前記第１の並列共振回路と前記第２の並列共振回路とを段間結合すると共に前記トラップ周波数で並列同調する第３の並列共振回路と、前記第３の並列共振回路に対して直列に接続されたインダクタとを有し、前記第３の並列共振回路は、前記制御電圧信号によって段間結合量が調整されると共に前記インダクタと共にインピーダンスマッチングを行うことを特徴とする。

この構成により、第１の並列共振回路と第２の並列共振回路とを段間結合する第３の並列共振回路でトラップ回路を構成し、発振周波数を決定している制御電圧信号の電圧値に対応して段間結合量及びトラップ周波数を自動的に調整するので、通過帯域とトラップ周波数とを同時に変化させることができると共に、発振周波数に合わせてインピーダンスマッチングも同時に補正することができる。

また本発明は、上記電圧制御発振装置において、前記第１、第２及び第３の並列共振回路は、バラクタダイオードをそれぞれ有しており、前記各バラクタダイオードのアノードが前記ＰＬＬ回路の出力端子に接続されていることを特徴とする。

この構成により、簡単な回路構成で発振周波数に同期して通過帯域とトラップ周波数を連動してシフトさせることができる。

本発明によれば、逓倍方式の発振回路を採用することによる高いＣ／Ｎ及び周波数安定度を確保できると共に、周波数可変幅を広くしても帯域外の不要信号の漏れ出しを抑制でき、かつインピーダンスマッチングも同時に補正することができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の実施の形態に係る電圧制御発振装置の機能ブロック図である。本実施の形態に係る電圧制御発振装置は、電圧制御発振回路１、該電圧制御発振回路１の発振周波数を所定周波数に制御するＰＬＬ回路２、電圧制御発振回路１の出力する発振信号を逓倍する逓倍回路３、該逓倍回路３の出力信号（逓倍出力信号及び源発振信号）が入力しトラップ周波数及び通過帯域を制御電圧信号に同期して可変させる帯域通過フィルタ兼トラップ回路４を主な構成要素として備えている。

電圧制御発振回路１は、ＰＬＬ回路２から入力される制御電圧信号によって発振信号の周波数を制御するように構成されている。ＰＬＬ回路２は、水晶発振器で構成される基準周波数発振器５で発生させた基準周波数と当該電圧制御発振装置の出力信号をフィードバックしたＲＦフィードバック信号との位相を位相比較器６で比較する。基準周波数とＲＦフィードバック信号との位相差に対応した制御電圧信号がチャージポンプ７から出力されるようにチャージポンプ７を位相比較器６から出力される位相差信号にてチャージする。なお、位相比較器６において不図示の分周器でＲＦフィードバック信号及び基準周波数を別々に分周して低周波数の状態で位相比較するように構成することができる。逓倍回路３は、トランジスタ等の入出力特性の非線形性を利用して、入力信号の周波数の整数倍の周波数信号（即ち、逓倍出力信号）を出力するように構成されている。

ここで、電圧制御発振装置の出力信号には、逓倍信号の電力をより大きくすると共に、不要信号の電力をより小さくすることが要求される。不要出力とは、逓倍回路３を構成するトランジスタ等の増幅器から出力される出力信号のうちの所望の逓倍出力信号以外の信号である低次及び高次の周波数信号のことである。この不要出力の中で、入力信号の周波数と同じ周波数の出力信号を源発振信号という。この源発振信号の出力電力は逓倍信号の出力電力よりも大きい場合が多い。このため、帯域通過フィルタ兼トラップ回路４は、所望帯域の逓倍信号を通過帯域に設定したバンドパスフィルタと、源発振信号をトラップするように設定したトラップフィルタとを組み合わせたフィルタ構成としている。

図２は帯域通過フィルタ兼トラップ回路４の回路構成図である。
帯域通過フィルタ兼トラップ回路４の入力端子Port1に逓倍回路３の出力信号が入力し、帯域通過フィルタ兼トラップ回路４の出力端子Port2から所要周波数の発振信号が出力される。本実施の形態では、ＰＬＬ回路２から出力される制御電圧信号Vct1を電圧制御発振回路１へ入力すると共に周波数可変用端子Port3に印加している。

帯域通過フィルタ兼トラップ回路４は、入力端子Port1に接続される外部回路とのマッチングをとる入力側マッチング回路１１と、出力端子Port2に接続される外部回路とのマッチングをとる出力側マッチング回路１２とを備えている。マッチング回路１１は、一端が入力端子Port1に接続されたコンデンサＣ１と、一端がコンデンサＣ１の他端に接続されたインダクタＬ１との直列回路で構成されている。マッチング回路１２は、後述する同調回路に一端が接続されたインダクタＬ５と、インダクタＬ５の他端に一端が接続され、他端が出力端子Port2に接続されたコンデンサＣ５との直列回路で構成されている。なお、インダクタＬ１，Ｌ５のうちいずれか一方のインダクタを用いてインピーダンスマッチングを行うようにしても良い。

入力側マッチング回路１１と出力側マッチング回路１２との間に周波数可変型の第１及び第２の同調回路１３，１４が接続されている。第１の同調回路１３と第２の同調回路１４との間に、第１及び第２の同調回路１３，１４を段間結合する共に源発振信号をトラップする段間結合兼トラップ回路１５が構成されている。第１の同調回路１３が第１の並列同調回路を構成し、第２の同調回路１４が第２の並列同調回路を構成している。また、段間結合兼トラップ回路１５が第３の並列同調回路を構成している。

第１の同調回路１３は、インダクタＬ１の端部とグラウンドとの間にインダクタＬ２が直列に接続され、該インダクタＬ２に対してコンデンサＣ２及びバラクタダイオードＤ１からなる直列回路が並列に接続されてＬＣ並列共振回路を構成している。第２の同調回路１４は、インダクタＬ５の端部とグラウンドとの間にインダクタＬ４が直列に接続され、該インダクタＬ４に対してコンデンサＣ４及びバラクタダイオードＤ３からなる直列回路が並列に接続されてＬＣ並列共振回路を構成している。段間結合兼トラップ回路１５は、第１の同調回路１３のインダクタＬ１の端部に一端が接続されたコンデンサＣ３と、コンデンサＣ３の他端にカソードが接続されたバラクタダイオードＤ２と、コンデンサＣ３のマッチング回路１１側の端部とバラクタダイオードＤ２のアノードとの間に接続されたインダクタＬ３とで構成されている。

本実施の形態では、第１及び第２の同調回路１３，１４が電圧制御発振回路１の２次高調波に同調するように同調周波数を設定し、段間結合兼トラップ回路１５が電圧制御発振回路１の源発振信号の周波数でトラップ周波数を可変するように設定している。ここでは、第１及び第２の同調回路１３，１４の通過帯域の１／２周波数を段間結合兼トラップ回路１５のトラップ周波数としている。

第１及び第２の同調回路１３，１４の通過帯域は電圧制御発振回路１の２次高調波の周波数に同期させて可変させると共に、段間結合兼トラップ回路１５のトラップ周波数は電圧制御発振回路１の源発振信号に合わせて可変させるようにしている。このため、第１の同調回路１３におけるバラクタダイオードＤ１のカソードにチョークインダクタＬ６を介して周波数可変用端子Port3を接続し、第２の同調回路１４におけるバラクタダイオードＤ３のカソードにチョークインダクタＬ８を介して周波数可変用端子Port3を接続している。また、段間結合兼トラップ回路１５におけるバラクタダイオードＤ２のカソードにチョークインダクタＬ７を介して周波数可変用端子Port3を接続している。なお、周波数可変用端子Port3はバイパスコンデンサＣ６にて高周波的に接地されている。

次に、以上のように構成された本実施の形態の動作について説明する。
本実施の形態に係る電圧制御発振装置は、電圧制御発振回路１の発振周波数を９５０〜１０５０ＭＨｚとし、外部出力する発振信号の周波数範囲を１．９ＧＨｚから２．１ＧＨｚとしている。第１及び第２の同調回路１３，１４の通過帯域は１．９ＧＨｚから２．１ＧＨｚであり、段間結合兼トラップ回路１５のトラップ周波数は９５０〜１０５０ＭＨｚとなしている。

ＰＬＬ回路２において、位相比較器６に対して基準周波数発振器５で発生させた基準周波数信号が入力されると共に、当該電圧制御発振装置の出力信号がＲＦフィードバック信号として入力される。基準周波数信号とＲＦフィードバック信号との位相差に応じた位相差信号がチャージポンプ７に供給され、当該位相差に対応した電圧の制御電圧信号Vct1が生成される。制御電圧信号Vct1は電圧制御発振装置の出力信号が所要周波数のところで維持されるように制御される。

ＰＬＬ回路２から出力された制御電圧信号Vct1は電圧制御発振回路１へ入力すると共に分岐されて帯域通過フィルタ兼トラップ回路４へ入力される。電圧制御発振回路１では制御電圧信号Vct1によって発振周波数が制御される。たとえば、周波数可変幅が９５０MHｚ〜１０５０MHｚであるとすると、最低の制御電圧信号Vct1＝Loの時に発振周波数＝９５０MHｚを出力し、最大の制御電圧信号Vct1＝Hiの時に最大の発振周波数＝１０５０MHｚを出力する。

逓倍回路３では、電圧制御発振回路１から出力される発振信号を、不図示の増幅器（トランジスタ等）の入出力特性の非線形性を利用して整数倍の周波数信号に変換する。たとえば、電圧制御発振回路１の出力信号が周波数＝９５０MHｚであれば、電圧制御発振回路１の出力信号と同一周波数（９５０MHｚ）の源発振信号、２次高調波（１．９GHｚ）、３次、４次…の高調波が生成される。

帯域通過フィルタ兼トラップ回路４では、通過帯域及びトラップ周波数が制御電圧信号Vct1によって制御される。第１の同調回路１３にはチョークインダクタＬ６を介してバラクタダイオードＤ１のカソードに制御電圧信号Vct1が印加される。制御電圧信号Vct1の電圧値に応じてバラクタダイオードＤ１の容量が変化して第１の同調回路１３の同調周波数が変化する。ここでは、制御電圧信号Vct1＝Loの時に共振周波数が１．９GHｚとなり、制御電圧信号Vct1＝Hiの時に共振周波数が２．１GHｚとなる。第２の同調回路１４は、チョークインダクタＬ８を介してバラクタダイオードＤ３のカソードに制御電圧信号Vct1が印加され、第１の同調回路１３と同様に制御電圧信号Vct1＝Loの時に共振周波数が１．９GHｚとなり、制御電圧信号Vct1＝Hiの時に共振周波数が２．１GHｚとなる。これら第１及び第２の同調回路１３，１４によって帯域通過フィルタ兼トラップ回路４の通過帯域となるバンドパスフィルタを構成する。例えば、制御電圧信号Vct1＝Loの場合、通過帯域が１．９GHｚに設定され、逓倍回路３から出力される２次高調波（１．９GHｚ）が選択されて出力端子Port2から出力される。また、制御電圧信号Vct1＝Hiの場合、通過帯域が２．１GHｚに設定され、逓倍回路３から出力される２次高調波（２．１GHｚ）が選択されて出力端子Port2から出力される。

一方、段間結合兼トラップ回路１５によって第１の同調回路１３と第２の同調回路１４とが結合されている。段間結合兼トラップ回路１５のバラクタダイオードＤ２のカソードに印加される制御電圧信号Vct1によって段間結合量が調整されると共にトラップ周波数が変化する。上記した通り、制御電圧信号Vct1がLoからHiに高くなるのに応じて、通過帯域が１．９GHｚから２．１GHｚへと変化する。段間結合兼トラップ回路１５は、バラクタダイオードD2のカソードに印加される制御電圧信号Vct1がLoからHiに高くなるのに応じて、段間結合量が小さくなると共にトラップ周波数が大きくなる。すなわち、第１及び第２の同調回路１３，１４の通過帯域の変化に追従して外部回路とのインピーダンスマッチングが補正されるように段間結合量が変化するので、可変幅に応じてインピーダンスマッチングが困難になるといった不具合を解消できる。しかも、第１及び第２の同調回路１３，１４の通過帯域の変化に追従してトラップ周波数も変化するので、源発振信号が常にトラップ周波数となるように可変させることができる。

図３（ａ）（ｂ）に帯域通過フィルタ兼トラップ回路４の回路構成を有する段間結合兼トラップ回路１５を用いた通過帯域及びトラップ周波数のシミュレーション結果を示す図である。図３（ａ）は制御電圧信号Vct1＝Loの場合のシミュレーション結果であり、図３（ｂ）は制御電圧信号Vct1＝Hiの場合のシミュレーション結果である。

図３（ａ）に示すように、制御電圧信号Vct1＝Loの場合、逓倍回路３の入力信号（９５０MHｚ）に対する２次高調波（１．９GHｚ）が通過帯域の中心周波数となっており、２次よりも高い高調波（３次、４次・・・）に対しては十分な減衰量を確保できている。また、制御電圧信号Vct1＝Loでの電圧制御発振回路１における発振周波数（源発振信号）と同一周波数の９５０MHｚがトラップ周波数となっていることが判る。

図３（ｂ）に示すように、制御電圧信号Vct1＝Hiの場合、逓倍回路３の入力信号（１０５０MHｚ）に対する２次高調波（２．１GHｚ）が通過帯域の中心周波数となっており、２次よりも高い高調波（３次、４次・・・）に対しては十分な減衰量を確保できている。また、制御電圧信号Vct1＝Hiでの電圧制御発振回路１における発振周波数（源発振信号）と同一周波数の１０５０MHｚがトラップ周波数となっていることが判る。

以上のシミュレーション結果から、段間結合兼トラップ回路１５では制御電圧信号Vct1に同期して逓倍回路２の２次高調波の帯域に通過帯域がシフトすると共に、逓倍回路２の１次高調波（源発振信号）の位置にトラップ周波数がシフトすることが確認できた。

このように本実施の形態によれば、ＰＬＬ回路２から電圧制御発振回路１へ供給する制御電圧信号Vct1を分岐して段間結合兼トラップ回路１５へ入力し、発振周波数に同期させて段間結合兼トラップ回路１５の通過帯域及びトラップ周波数を可変させるようにしたので、狭帯域でかつ帯域外の減衰特性に優れたフィルタを構成することができ、逓倍方式の発振回路を採用することによる高いＣ／Ｎ及び周波数安定度を確保でき、周波数可変幅を広くしても帯域外の不要信号の漏れ出しを抑制できる。しかも、段間結合兼トラップ回路１５の段間結合量を、制御電圧信号Vct1を用いて通過帯域に応じて可変させるようにしたので、従来は可変幅を広げた場合に困難であったインピーダンスマッチングも容易にとることができる。

なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で変形実施可能である。例えば、帯域通過フィルタ兼トラップ回路４における同調回路を３段以上に構成しても上記同様の効果を奏することができる。

本発明は、逓倍方式の発振回路を採用した電圧制御発振装置に適用可能である。

本発明の実施の形態に係る電圧制御発振装置の機能ブロック図上記実施の形態の電圧制御発振装置に備えた帯域通過フィルタ兼トラップ回路の回路構成図（ａ）制御電圧信号Vct1＝Loの場合の通過帯域及びトラップ周波数のシミュレーション結果を示す図、（ｂ）制御電圧信号Vct1＝Hiの場合の通過帯域及びトラップ周波数のシミュレーション結果を示す図従来の電圧制御発振装置の構成図

符号の説明

１…電圧制御発振回路、２…ＰＬＬ回路、３…逓倍回路、４…帯域通過フィルタ兼トラップ回路、５…基準周波数発振器、６…位相比較器、７…チャージポンプ、１１…入力側マッチング回路、１２…出力側マッチング回路、１３…第１の同調回路、１４…第２の同調回路、１５…段間結合兼トラップ回路、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５…インダクタ、Ｌ６，Ｌ７，Ｌ８…チョークインダクタ、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５…コンデンサ、Ｄ１，Ｄ２，Ｄ３…バラクタダイオード

Claims

制御電圧信号に応じて発振周波数が制御される電圧制御発振回路と、
前記電圧制御発振回路に供給する制御電圧信号を生成するＰＬＬ回路と、
前記電圧制御発振回路の出力する発振信号を逓倍する逓倍回路と、
前記逓倍回路の出力する逓倍信号のうち所定逓倍数の信号を通過させる通過帯域と前記逓倍回路に入力した発振信号と同一周波数のトラップ周波数とが設定され、前記制御電圧信号に同期して前記通過帯域及びトラップ周波数を可変させる帯域通過フィルタ兼トラップ回路と、
を具備したことを特徴とする電圧制御発振装置。
前記ＰＬＬ回路の制御電圧信号の出力端子に、前記電圧制御発振回路及び前記帯域通過フィルタ兼トラップ回路の制御電圧信号の入力端子をそれぞれ接続したことを特徴とする請求項１記載の電圧制御発振装置。
前記帯域通過フィルタ兼トラップ回路は、前記逓倍回路の出力信号が印加される入力端子と、前記通過帯域を通過した信号を出力する出力端子と、一端が前記帯域通過フィルタ兼トラップ回路の入力端子に接続され他端がグラウンドに接続され前記通過帯域で並列同調する第１の並列共振回路と、一端が前記帯域通過フィルタ兼トラップ回路の出力端子に接続され他端がグラウンドに接続され前記通過帯域で並列同調する第２の並列共振回路と、一端が前記帯域通過フィルタ兼トラップ回路の入力端子に接続され他端が前記帯域通過フィルタ兼トラップ回路の出力端子に接続され前記第１の並列共振回路と前記第２の並列共振回路とを段間結合すると共に前記トラップ周波数で並列同調する第３の並列共振回路と、前記第３の並列共振回路に対して直列に接続されたインダクタとを有し、
前記第３の並列共振回路は、前記制御電圧信号によって段間結合量が調整されると共に前記インダクタと共にインピーダンスマッチングを行うことを特徴とする請求項１又は請求項２記載の電圧制御発振装置。
前記第１、第２及び第３の並列共振回路は、バラクタダイオードをそれぞれ有しており、前記各バラクタダイオードのアノードが前記ＰＬＬ回路の出力端子に接続されていることを特徴とする請求項１から請求項３のいずれかに記載の電圧制御発振装置。