[go: up one dir, main page]

JP2009277110A - Software test/development support device, and program for device - Google Patents

Software test/development support device, and program for device Download PDF

Info

Publication number
JP2009277110A
JP2009277110A JP2008129037A JP2008129037A JP2009277110A JP 2009277110 A JP2009277110 A JP 2009277110A JP 2008129037 A JP2008129037 A JP 2008129037A JP 2008129037 A JP2008129037 A JP 2008129037A JP 2009277110 A JP2009277110 A JP 2009277110A
Authority
JP
Japan
Prior art keywords
defect
development
test
storage device
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008129037A
Other languages
Japanese (ja)
Inventor
Toshinao Ishii
俊直 石井
Hirohisa Furuta
裕久 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008129037A priority Critical patent/JP2009277110A/en
Publication of JP2009277110A publication Critical patent/JP2009277110A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

【課題】試験工程の効率化のため、試験項目の定義及び試験の優先順位の決定に設計モデル及びソースコード等の試験実施前に入手可能な情報を利用することはできるが、試験を実施しながらその結果を効率良く試験項目及び試験優先順位の決定にフィードバックすることはできなかった。
【解決手段】不具合関連マップ分析装置108は、開発成果物の異なる2箇所又はそれ以上の箇所が同時に不具合を含んでいる確率の推定値に相当する不具合関連マップを生成し、不具合箇所推定装置500は、不具合関連マップを利用して、試験を実施して得られた情報を元に不具合が存在する可能性が大きいと判断される欠陥候補関連情報を特定し表示する。利用者はこの表示を基に、不具合が発見される可能性の大きい箇所から優先的に試験を実施する様に計画を変更する。
【選択図】図5
[PROBLEMS] To improve the efficiency of a test process, it is possible to use information available before the test, such as design models and source code, to define test items and determine test priorities. However, the results could not be efficiently fed back to the determination of test items and test priorities.
A defect-related map analyzer 108 generates a defect-related map corresponding to an estimated value of the probability that two or more different development products have a defect at the same time. Uses the defect-related map to identify and display defect candidate-related information that is determined to have a high possibility of a defect based on information obtained by performing a test. Based on this display, the user changes the plan so that the test is preferentially performed from a location where there is a high possibility that a defect will be found.
[Selection] Figure 5

Description

本発明は、ソフトウェアの試験工程の効率化及びソフトウェアの品質向上を実現するためのソフトウェア試験管理技術に関する。   The present invention relates to a software test management technique for improving the efficiency of a software test process and improving the quality of software.

ソフトウェア開発に於けるソフトウェアの試験工程の目的は、そもそもソフトウェアの不具合を発見すること、言い換えると、ソフトウェアに不具合がないことを確認することである。   The purpose of the software testing process in software development is to find software defects in the first place, in other words, to confirm that there are no software defects.

しかし、開発するソフトウェアのあらゆる振る舞いをテストで継承することは一般的には不可能であり、現実的にも難しい場合が多い。   However, it is generally impossible to inherit all behaviors of the developed software in tests, and it is often difficult in practice.

そこで、ソフトウェア試験で実施する試験では、設計モデル、ソースコード或いはソフトウェアへの要求に基づき、実施可能な試験を定義した上で、定義した実施可能な試験に限定してソフトウェアの試験が実施されるのが一般的である。   Therefore, in the tests performed in software tests, the tests that can be performed are defined based on the design model, source code, or software requirements, and then the software tests are limited to the defined tests that can be performed. It is common.

こうした試験実施プロセスを効率化するために、設計モデル、ソースコード、試験定義又は試験結果といった成果物の管理、特にそれぞれの成果物の関係及び追跡可能性に関する情報管理を効率化することで、試験工程の効率化を図ってきた。   In order to streamline these test implementation processes, the management of deliverables such as design models, source code, test definitions or test results, in particular the management of information on the relationship and traceability of each deliverable, The process has been streamlined.

特開2007−133800号公報JP 2007-133800 A Kaner, Falk and Nguyen著「基礎から学ぶソフトウェアテスト」日経BP社,2001Kaner, Falk and Nguyen “Software Learning from the Basics” Nikkei Business Publications, 2001

従来、特許文献1の様に、開発するソフトウェアの試験に関わる情報を一元的に効率良く管理することで、試験工程の効率化が行われてきた。   Conventionally, as in Patent Document 1, the efficiency of the test process has been improved by centrally and efficiently managing information related to testing of software to be developed.

しかしながら、試験すべき項目の定義及び試験すべき項目の優先順位は、非特許文献1に記載されている様に、試験設計者の経験に委ねられており、試験管理装置が扱う対象ではなかった。   However, the definition of the items to be tested and the priority order of the items to be tested are left to the test designer's experience as described in Non-Patent Document 1, and are not the targets handled by the test management device. .

このため、試験項目の定義及び試験項目の優先順位の決定に、設計モデル又はソースコード等の試験実施前に入手出来る情報を利用することは出来るが、ソフトウェアの試験を実施しながら、その結果を効率良く試験項目及び試験項目優先順位の決定にフィードバックすることは出来なかった。   For this reason, it is possible to use information available prior to the test, such as the design model or source code, to define the test items and to determine the priority of the test items. It was not possible to efficiently feed back to the determination of test items and test item priorities.

本発明は、上述した問題点を解決するために成されたものであり、従来の試験工程で管理している情報に加えて、ソフトウェアの試験を実施した結果得られる不具合に関する情報に基づいて、開発するソフトウェアについての不具合発生の傾向の検出を試験管理装置の工程中に取り込み、この不具合発生傾向を使用して不具合が潜んでいる可能性の大きい箇所を推定することで試験計画に於ける試験項目の優先順位を変更するといった態様で以って、試験実施から得られる情報を積極的にフィードバックし活用することを、その目的とする。   The present invention was made to solve the above-described problems, and in addition to the information managed in the conventional test process, based on the information about the failure obtained as a result of performing the software test, Tests in the test plan by incorporating the detection of failure occurrence trends in the software to be developed into the process of the test management device and using this failure occurrence tendency to estimate the places where there is a high possibility of failure. The purpose is to positively feed back and utilize the information obtained from the test implementation in such a manner that the priority order of the items is changed.

この発明の主題は、ソフトウェア開発における試験の計画及び実施に関する情報の管理を行う装置であって、ソースコードを第1開発成果物として記録するソースコード記憶装置と、開発するソフトウェアの試験定義を第2開発成果物として記憶する試験定義記憶装置と、前記開発するソフトウェアの試験結果を第3開発成果物として記憶する試験結果記憶装置と、前記開発するソフトウェアの不具合箇所を表した不具合情報を第4開発成果物として記録する不具合情報記憶装置と、少なくとも前記第1乃至第4開発成果物の間にある関連情報を開発成果物関連情報として記録する開発成果物関連情報記憶装置と、少なくとも前記第1乃至第4開発成果物の内の二つ或いはそれ以上の部分が同時に不具合となる場合を含んでいる確率の推定値を表す不具合関連マップを記憶する不具合関連マップ記憶装置と、前記第1乃至第4開発成果物の各々、前記開発成果物関連情報及び前記不具合関連マップの各データの管理を行うデータ管理サーバと、入力された試験結果の範囲の不具合及び当該不具合から前記開発成果物関連情報を辿ることで得られる開発成果物を、前記データ管理サーバを介して、該当する記憶装置からそれぞれ収集した上で同時不具合関連事象抽出を実行し、当該同時不具合関連事象抽出の実行を少なくとも1回行うことで変換前の不具合関連マップを計算する不具合関連マップ分析装置と、前記変換前の不具合関連マップとその関連データとをまとめて一定のフォーマットに変換して得られる前記不具合関連マップを、前記データ管理サーバを介して、前記不具合関連マップ記憶装置に保存する不具合関連マップ生成装置とを有することを特徴とする。   The subject of the present invention is an apparatus for managing information related to the planning and execution of tests in software development, comprising a source code storage device for recording source code as a first development product, and a test definition for the software to be developed. (2) a test definition storage device for storing as a development product, a test result storage device for storing a test result of the software to be developed as a third development product, and failure information representing a failure location of the software to be developed. A defect information storage device that records as a development product, a development product related information storage device that records at least related information between the first to fourth development products as development product related information, and at least the first ~ Estimated probability of including the case where two or more parts of the fourth development deliverables become defective at the same time A defect-related map storage device for storing a defect-related map to be represented, a data management server for managing each of the first to fourth development artifacts, each data of the development artifact-related information and the defect-related map, and an input The development results obtained by tracing the development product related information from the defects within the range of the test results that have been collected from the corresponding storage device via the data management server, respectively, A defect-related map analyzer for calculating a defect-related map before conversion by performing event extraction and performing the simultaneous defect-related event extraction at least once, and the defect-related map before conversion and its related data The defect related map obtained by collectively converting to a certain format, the defect via the data management server And having a fault-related map generation device for storing in the communication map store.

本発明によれば、試験によって発見された開発するソフトウェアの不具合情報を基に不具合関連マップを作成することが出来る。そして、この不具合関連マップを用いて、不具合が潜んでいる可能性の大きい箇所あるいは重大な不具合が潜んでいる箇所に関する試験の優先度を上げることが出来るので、不具合の発見が早期化され、その結果、開発の効率を向上することが出来る。   According to the present invention, a defect-related map can be created on the basis of defect information of software to be developed discovered by a test. And using this defect-related map, it is possible to raise the priority of the test regarding the place where the possibility that the defect is lurking or the position where the serious defect is lurking, so that the discovery of the defect is accelerated, As a result, development efficiency can be improved.

以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。   Hereinafter, various embodiments of the subject of the present invention will be described in detail along with the effects and advantages thereof with reference to the accompanying drawings.

(実施の形態1)
図1は、本実施の形態に係るソフトウェア試験・開発支援装置のハードウェア構成を示すブロック図である。図1に示す様に、本装置は、ソースコード記憶装置101、試験定義記録装置102、試験結果記憶装置103、不具合情報記憶装置104、開発成果物関連情報記憶装置105、及び不具合関連マップ記憶装置106を備えている。これらの記憶装置101〜106のそれぞれは、磁気ディスク或いは不揮発性半導体メモリを使って実現されている。そして、各記憶装置101〜106は、本装置のデータ管理サーバ107により管理されている。このデータ管理サーバ107は、本装置を制御する、当該サーバ107が内蔵するCPU(図示せず。)により、内部或いは外部のネットワークを介して、各記憶装置101〜106との間で、制御信号及びデータ信号の送受信を行う。
(Embodiment 1)
FIG. 1 is a block diagram showing a hardware configuration of the software test / development support apparatus according to the present embodiment. As shown in FIG. 1, this apparatus includes a source code storage device 101, a test definition recording device 102, a test result storage device 103, a defect information storage device 104, a development product related information storage device 105, and a defect related map storage device. 106 is provided. Each of these storage devices 101 to 106 is realized using a magnetic disk or a nonvolatile semiconductor memory. The storage devices 101 to 106 are managed by the data management server 107 of this device. The data management server 107 controls the apparatus by a CPU (not shown) built in the server 107 to control signals between the storage devices 101 to 106 via an internal or external network. And transmission / reception of data signals.

又、本装置は、不具合関連マップ分析装置108及び不具合関連生成装置109を有しており、不具合関連マップ分析装置108及び不具合関連生成装置109は、データ管理サーバ107を介して、それぞれの記憶装置101〜106との間で、データの入出力を行う。本実施の形態の中核部を成す不具合関連マップ分析装置108及び不具合関連マップ生成装置109の各々は、計算処理及びデータの入出力制御を行うCPU(図示せず。)と、一時記憶メモリ(図示せず。)とを有するマイクロコンピュータで構成されており、専用プログラムによってその動作が制御されると共に、内部或いは外部のネットワークを介して、データ管理サーバ107との間で、制御信号及びデータ信号の送受信を行う。又、不具合関連マップ分析装置108及び不具合関連生成装置109には、内部或いは外部のネットワークを介して、利用者用の入出力端末(図示せず。)が接続されている。   In addition, this apparatus includes a defect-related map analysis device 108 and a defect-related generation device 109. The defect-related map analysis device 108 and the defect-related generation device 109 are connected to the respective storage devices via the data management server 107. Data is input / output between 101-106. Each of the defect-related map analysis device 108 and the defect-related map generation device 109 that forms the core of the present embodiment includes a CPU (not shown) that performs calculation processing and data input / output control, and a temporary storage memory (see FIG. The operation of the microcomputer is controlled by a dedicated program, and control signals and data signals are exchanged with the data management server 107 via an internal or external network. Send and receive. In addition, a user input / output terminal (not shown) is connected to the defect-related map analysis device 108 and the defect-related generation device 109 via an internal or external network.

各記憶装置101〜104に格納される情報は、ソフトウェア開発の過程に於ける活動の結果として生成されるものである。即ち、1)ソースコードとは、プログラムによる実装という活動の結果作成されるものであり、2)試験定義とは、ソフトウェア試験の仕様定義、或いは、ソフトウェア試験を実行するプログラムの実装という活動に於いて作成されるものであり、3)試験結果とは、試験実施という活動の結果を記録したものである。特に、試験結果には、試験定義に於いて想定した事柄とは異なるソフトウェアの振る舞いを記録した不正振る舞い記録が含まれる。4)不具合情報とは、不正振る舞い記録を基にその原因を分析する活動の結果得られる情報である。以降、これらの情報をひとまとめにして「開発成果物」と総称することにする。   Information stored in each of the storage devices 101 to 104 is generated as a result of activities in the process of software development. In other words, 1) source code is created as a result of an activity of implementation by a program, and 2) a test definition is an activity of implementation of a software test specification definition or a program for executing a software test. 3) The test result is a record of the result of the test implementation. In particular, the test results include an illegal behavior record that records software behavior that differs from what is assumed in the test definition. 4) The defect information is information obtained as a result of an activity of analyzing the cause based on the illegal behavior record. Hereinafter, these pieces of information are collectively referred to as “development products”.

本実施の形態では、開発成果物の各情報は、全て一定の記述形式に則った電子データとして、対応する記憶装置101〜104内に保存される。具体的な記述形式は、定められたフォーマットの表形式であっても構わないし、スキーマが定義されたXML形式の様なより柔軟な形式であっても構わない。この様に記述形式が定まっていることにより、形式が定める記述要素の粒度ないしは単位で、計算機が開発成果物の任意の部分を特定する手段が与えられている。   In the present embodiment, each piece of development product information is stored in the corresponding storage devices 101 to 104 as electronic data that conforms to a fixed description format. The specific description format may be a table format of a predetermined format or a more flexible format such as an XML format in which a schema is defined. Since the description format is determined in this way, the computer is provided with a means for specifying an arbitrary part of the development product by the granularity or unit of the description element defined by the format.

又、5)開発成果物関連情報とは、開発成果物の各部分の依存関係によって開発成果物が作成された段階で決まる情報である。例えば、ソフトウェア試験はその内容を定義した試験定義に基づき実施され、その結果として試験結果が得られるので、全ての試験結果はそれぞれ特定の試験定義に依存していることになる。又、ソースコードと試験定義との間には、ソースコード側からは被試験対象である、試験定義側からは試験対象であるという関係が成立している。不具合情報は、ソースコードの一部分を不具合箇所として指定するものであり、しかも、不具合があるために起こる不正振る舞いとして試験結果と関連付いている。この開発成果物関連情報は、開発成果物が定められた形式により記述されていて記述要素を特定出来るので、記述要素或いはその集合間のリンク情報として、開発成果物と同様に一定の記述形式に則り表現され、開発成果物関連情報記憶装置105内に記憶されている。   Further, 5) development product related information is information determined at the stage where the development product is created by the dependency of each part of the development product. For example, a software test is performed based on a test definition that defines its contents, and as a result, a test result is obtained. Therefore, all test results depend on a specific test definition. Further, a relationship is established between the source code and the test definition that is a test target from the source code side and a test target from the test definition side. The defect information designates a part of the source code as a defect part, and is associated with the test result as an illegal behavior caused by a defect. Since the development product related information is described in a predetermined format and the description element can be specified, the description information or the link information between the sets is described in a fixed description format like the development product. It is generally expressed and stored in the development product related information storage device 105.

次に、6)不具合関連マップとは、後述する様に、開発成果物と開発成果物関連情報とを基にして、不具合関連マップ分析装置108が計算によって生成したものであり、且つ、不具合関連マップ生成装置109によって一定のフォーマットに変換されて成る情報である。ここで、図2は、不具合関連マップの一例を示す図である。図2の一例は二次元の不具合関連マップであり、縦軸の試験データと横軸のプログラムとの関係を表したものである。図2に於いて、縦軸をy、横軸をxで示すと、不具合関連マップ上の(x,y)の場所には、yが不具合に関連している場合に、xが不具合に関連している確率の推定値が記載されている。その際、図2の表は、確率を百分率で表している。尚、図2に基づく不具合の発生確率の予測については、実施の形態3に於いて、改めて記載される。   Next, 6) the defect-related map is, as will be described later, generated by calculation by the defect-related map analysis device 108 based on the development product and the development product-related information, and the defect-related map. The information is converted into a certain format by the map generation device 109. Here, FIG. 2 is a diagram illustrating an example of the defect-related map. An example of FIG. 2 is a two-dimensional defect-related map that represents the relationship between test data on the vertical axis and programs on the horizontal axis. In FIG. 2, when the vertical axis is indicated by y and the horizontal axis is indicated by x, in the location of (x, y) on the defect-related map, when y is related to the defect, x is related to the defect. The estimated value of the probability is In that case, the table of FIG. 2 represents the probability as a percentage. Note that the prediction of the occurrence probability of a defect based on FIG. 2 will be described again in the third embodiment.

図2の不具合関連マップは、その縦軸と横軸とにそれぞれ試験とプログラムといった様な不具合と直接結びつく情報を用いて示されているが、一般には、不具合関連マップの縦軸及び横軸はどのような分類であっても良い。或いは、縦軸と横軸とが同じ分類であっても良い。或いは、縦軸及び横軸の分類が共に不具合と直接関連付けられるものではない場合には、不具合関連マップ分析装置108が開発成果物関連情報105に格納された開発成果物関連情報によって定められる内容により関連の連鎖を辿ることで、不具合との関連付けが行われる。又、不具合関連マップは、図2の様な二次元データである必要性はなく、必要に応じて高次元の空間上のデータであっても構わない。   The defect-related map in FIG. 2 is shown using information directly related to defects such as tests and programs on the vertical axis and the horizontal axis, respectively. Any classification is acceptable. Alternatively, the vertical axis and the horizontal axis may be the same classification. Alternatively, when both the vertical axis and horizontal axis classifications are not directly associated with the defect, the defect-related map analysis device 108 depends on the content determined by the development product-related information stored in the development product-related information 105. By following the chain of associations, association with defects is performed. Further, the defect-related map does not have to be two-dimensional data as shown in FIG. 2, and may be data in a high-dimensional space as necessary.

Xを任意に指定した開発成果物の集合、xをその任意の部分集合とする。ある一つの不正振る舞いに対して、xがその不正振る舞いの原因となる要素を含んでいる期待値をP(x)で表す。なお、不正振る舞いの直接の原因がXに含まれない様な場合には、開発成果物情報によって定められる内容により関連の連鎖をたどることで不正振る舞いの直接の原因(ここではyとする)とxが関連づけられるならば、P(x)=g(P(y))と定義する。但し、gは0以上1以下を値域とする単調増加で具体形はxとyとの関連の強さによって定まる関数である。xとyとに関連がなければ、P(x)=0である。同時期待値P(x,y)は、xとyとが同時に不正振る舞いの原因を含む期待値と定義する。尚、説明のために不正振る舞いが一つであると限定したが、これは任意の不具合の集合と拡張しても良く、又、任意の範囲の試験を実施することによって見つかる不具合の集合と拡張しても良い。即ち、Pはある不具合或いは試験の集合を前提として決まる量である。   Let X be a set of development artifacts arbitrarily designated, and x be an arbitrary subset thereof. For a certain illegal behavior, x represents an expected value including an element that causes the illegal behavior as P (x). If the direct cause of fraudulent behavior is not included in X, the direct cause of fraudulent behavior (here, y) is determined by following the relevant chain according to the contents defined by the development product information. If x is related, define P (x) = g (P (y)). However, g is a monotonically increasing value ranging from 0 to 1 and the specific form is a function determined by the strength of the relationship between x and y. If there is no relationship between x and y, P (x) = 0. The simultaneous expectation value P (x, y) is defined as an expectation value that includes the cause of incorrect behavior of x and y at the same time. For the sake of explanation, it is limited that there is only one illegal behavior. However, this may be extended with an arbitrary set of defects, and the set and extension of defects found by performing an arbitrary range of tests. You may do it. That is, P is an amount determined on the assumption of a certain defect or a set of tests.

不具合関連マップ上の値は、縦軸をx、横軸をyとして、条件付き確率P(x|y) ≡P(x,y)/P(y)、即ち、yに不具合の原因があったという条件の下でxに不具合の原因が含まれる期待値である。多次元の不具合関連マップでは、y1,y2,・・・,ynに同時に不具合が見つかった条件の下でx1,・・・,xmに同時に不具合不具合が見つかる条件付き確率P(y1,・・・,yn|x1,・・・, xm) ≡ P(y1,・・・,yn, x1,・・・, xm)/P(x1,・・・, xm)が、不具合関連マップ上の場所(y1,・・・,yn, x1,・・・, xm)の値となる。   The values on the defect-related map are such that the vertical axis is x and the horizontal axis is y, and the conditional probability P (x | y) = P (x, y) / P (y), that is, y has the cause of the defect. This is an expected value that includes the cause of the failure in x under the condition of In a multi-dimensional defect-related map, a conditional probability P (y1,..., Where defects are found simultaneously in x1,..., Xm under conditions where defects are found simultaneously in y1, y2,. , yn | x1,..., xm) ≡ P (y1,..., yn, x1,..., xm) / P (x1,. y1, ..., yn, x1, ..., xm).

次に、不具合関連マップ分析装置108が行う、不具合関連マップの推定値の計算方法の理論について記載する。任意に定める範囲の試験を実施して観測された不正振る舞いを基に、開発成果物の部分xとyとに、不具合、或いは、当該不具合からの開発成果物関連(原因)が特定されたとする。これを、x,yの「同時不具合関連事象」と称する。試験の範囲を様々に変えることで、同時不具合関連事象の度数が得られる。同様に、x及びyが単独で不具合と関連付けられる度数が得られる。これらの度数と試験の範囲数とにより、P(y)の推定値は(yが単独で不具合と関連付けられた度数) / (度数を得た試験の範囲数)として、及び、P(x,y)の推定値は(x,yの同時不具合事象の度数)/(度数を得た試験の範囲数)として、それぞれ得られる。そして、不具合関連マップの推定値は、P(x|y)=P(x,y)/P(y)であるから、不具合関連マップ分析装置108によって、上記関係式に基づく計算により求められる。   Next, the theory of the calculation method of the defect-related map estimation value performed by the defect-related map analysis apparatus 108 will be described. Suppose that a defect or development product related (cause) from the defect is identified in parts x and y of the development product based on the illegal behavior observed by conducting an arbitrarily defined range of tests. . This is referred to as “simultaneous failure related event” of x and y. By varying the scope of the test, the frequency of simultaneous failure related events can be obtained. Similarly, a frequency is obtained in which x and y are independently associated with a defect. With these frequencies and the number of test ranges, the estimated value of P (y) is (the frequency y is associated with the defect alone) / (the number of test ranges from which the frequency was obtained) and P (x, The estimated value of y) is obtained as (frequency of simultaneous failure events of x, y) / (number of test ranges from which the frequency is obtained), respectively. Then, since the estimated value of the defect-related map is P (x | y) = P (x, y) / P (y), it is obtained by the defect-related map analyzer 108 by calculation based on the above relational expression.

次に、本装置を用いた不具合関連マップの推定値の計算方法について、図3のフローチャートに基づいて、記載する。尚、図3のステップ302〜307は、プログラムにより制御された不具合関連マップ分析装置108に於ける動作である。   Next, a method of calculating the estimated value of the defect-related map using this apparatus will be described based on the flowchart of FIG. Note that steps 302 to 307 in FIG. 3 are operations in the defect-related map analyzer 108 controlled by the program.

先ず、不具合関連マップ分析装置108が、そのプログラムの起動に応じて、不具合関連マップ推定値の計算処理を開始すると(ステップ300)、利用者は、上記入出力端末(図示せず。)を用いて、推定値の計算に於いて用いるべきパラメータとして、試験結果の範囲(310)、開発成果物特定単位の粒度(311)、及び、度数及び確率推定値の変数と成る、一般に複数個の開発成果物集合(312)を、不具合関連マップ分析装置108に入力・指定する(ステップ301)。   First, when the defect-related map analysis device 108 starts the calculation process of the defect-related map estimated value in response to the activation of the program (step 300), the user uses the input / output terminal (not shown). As a parameter to be used in the calculation of the estimated value, the test result range (310), the granularity of the development product specific unit (311), and the variables of the frequency and probability estimates are generally developed. The product set (312) is input / designated to the defect-related map analyzer 108 (step 301).

パラメータの入力を受けて、不具合関連マップ分析装置108は、先ず、指定された試験結果範囲内に於ける試験不正振る舞いを基に、その原因として特定された不具合を不具合情報記憶装置104内の不具合情報から特定し、更には記憶装置105にアクセスして同記憶装置105内の開発成果物関連情報を辿ることで得られる当該不具合に関連するその他の開発成果物を特定し、関連するものとして特定された各開発成果物をそれぞれに該当する記憶装置101〜103から読み出す(ステップ302)。   In response to the input of the parameters, the defect-related map analysis apparatus 108 first determines the defect identified as the cause based on the test improper behavior within the designated test result range as a defect in the defect information storage device 104. Identify from the information, and further identify other development products related to the defect obtained by accessing the storage device 105 and tracing the development product related information in the storage device 105, and specifying it as related Each developed product is read from the corresponding storage devices 101 to 103 (step 302).

次に、不具合関連マップ分析装置108は、これらの不具合側の開発成果物について同時不具合関連事象の度数を求め(ステップ303)、引き続いて、同時不具合発生確率を計算する(ステップ304)。計算処理の後、不具合関連マップ分析装置108は、ステップ304の計算結果を上記入出力端末に出力して利用者に表示するか(利用者が、表示結果を見て、期待する結果が得られたか否か、指定したパラメータを変更する必要性があるか否かの判断をする場合)、或いは、同装置108内に予め定められた判別関数で以って同装置108内で自動的にステップ304の計算結果を評価して、それまでのパラメータで期待する結果が得られたか否かの判断を行い(ステップ305)、その判断結果に応じて既述したステップ301〜304を本装置は繰り返す。   Next, the defect-related map analysis device 108 obtains the frequency of simultaneous defect-related events for these development products on the defect side (step 303), and subsequently calculates the probability of simultaneous defect occurrence (step 304). After the calculation process, the defect-related map analysis apparatus 108 outputs the calculation result of step 304 to the input / output terminal and displays it to the user (the user sees the display result and obtains the expected result). Whether or not it is necessary to change the designated parameter), or automatically in the device 108 using a predetermined discriminant function in the device 108 The calculation result of 304 is evaluated, and it is determined whether or not the expected result has been obtained with the parameters up to that point (step 305), and the apparatus repeats steps 301 to 304 described above according to the determination result. .

ステップ304で得られた結果が充分であると利用者又は判別関数を用いた自動評価により判断された場合には、不具合関連マップ分析装置108は、指定されていた開発成果物集合の部分に関する不具合発生確率P(x)及び同時不具合発生確率P(x,y)を計算し(ステップ306)、更に、条件付き確率P(x|y)を計算して、各場所(x,y)の不具合関連マップの推定値を計算する(ステップ307)。そして、不具合関連マップ分析装置108は、必要に応じて、計算された不具合関連マップを上記入出力端末に出力して利用者に表示して評価させ、或いは、同装置108内に予め定められた指標に基づいて自動的に評価を行い、利用者より或いは同装置108内より発せられた保存指示に基づいて、不具合関連マップ生成装置109はその計算された不具合関連マップとその関連データとをまとめて一定のフォーマットに変換した上で、不具合関連マップを不具合関連マップ記憶装置106内に保存する(ステップ309)。   If it is determined by the automatic evaluation using the user or the discriminant function that the result obtained in step 304 is sufficient, the defect-related map analyzer 108 determines the defect related to the specified development product set part. The occurrence probability P (x) and the simultaneous failure occurrence probability P (x, y) are calculated (step 306), and the conditional probability P (x | y) is further calculated to determine the failure at each location (x, y). An estimated value of the related map is calculated (step 307). Then, the defect-related map analysis device 108 outputs the calculated defect-related map to the input / output terminal and displays it for evaluation by the user as necessary, or is determined in advance in the device 108. The evaluation is automatically performed based on the index, and the defect-related map generation device 109 summarizes the calculated defect-related map and the related data based on a storage instruction issued from the user or the device 108. The defect-related map is stored in the defect-related map storage device 106 after being converted into a predetermined format (step 309).

尚、ステップ306及び307を、ステップ304の直後ないしはステップ305の直前に於いて実施しても良い。   Steps 306 and 307 may be performed immediately after step 304 or immediately before step 305.

以上に記載した本実施の形態によれば、新たにテストを実施して観測される不正振る舞い或いはそれを分析して得られる不具合情報を基に、未だに見つかっていない不具合が存在する確率の高い開発成果物或いは存在可能性の高い不具合に関連付けられた開発成果物を予測するための不具合関連マップを生成し保存しておくことが出来る。   According to the present embodiment described above, development with a high probability that there is a defect that has not yet been found based on the illegal behavior observed by newly performing a test or the defect information obtained by analyzing it. It is possible to generate and store a defect-related map for predicting a development product associated with a deliverable or a defect having a high possibility of existence.

(実施の形態2)
本実施の形態では、図4のブロック図に示す様に、5)設計モデル記憶装置400が保持する、ソフトウェアの要求仕様書及び設計情報といった設計モデル、及び、6)開発管理データ記憶装置401に記録された、開発実行時の開発管理情報(例えば、利用者がスキルを有するか否かの情報、又は、利用者がいつの時点(多忙な時か否か)で開発すべきソフトウェアを作成したか否かの情報)の何れか一方或いは両方を、実施の形態1に於ける開発成果物に対して、更に開発成果物として加える点に有り、図4の不具合関連マップ分析装置108は、実施の形態1で既述した図3に示す方法に基づいて、これらの開発成果物1)〜6)を含めた不具合関連マップを作成する。開発成果物が増加される以外の点は、実施の形態1の場合と同一である。
(Embodiment 2)
In the present embodiment, as shown in the block diagram of FIG. 4, 5) a design model such as a software requirement specification and design information held in the design model storage device 400, and 6) a development management data storage device 401 Recorded development management information at the time of development execution (for example, whether the user has skills, or when the user created software to be developed (whether busy) 4) is added to the development product in the first embodiment as a development product, and the defect-related map analysis apparatus 108 in FIG. Based on the method shown in FIG. 3 described in the first embodiment, a defect-related map including these development products 1) to 6) is created. The points other than the increase in the number of development products are the same as those in the first embodiment.

本実施の形態によれば、試験仕様からみてソースコードよりも上流にある設計又は仕様の不具合についても不具合関連マップの座標として利用することが出来、又、開発管理情報を不具合関連マップの中で扱うことが出来る様になる。   According to the present embodiment, it is possible to use a design or specification defect upstream of the source code as viewed from the test specification as coordinates of the defect related map, and the development management information is included in the defect related map. It will be able to handle.

(実施の形態3)
図5は、本実施の形態に係るソフトウェア試験・開発支援装置のハードウェア構成を示すブロック図である。図5に示す様に、本装置は、実施の形態1の装置(図1)が有する各構成要素に加えて、不具合箇所推定装置500を更に備える点に、その特徴点を有している。この不具合箇所推定装置500もまた、不具合関連マップ分析装置108及び不具合関連マップ生成装置109と同様に、内部又は外部のネットワークを介して、利用者が利用可能な入出力端末(図示せず。)に接続されており、例えばマイクロコンピュータより構成される。不具合箇所推定装置500は、その専用プログラムの制御の下で、不具合関連マップ記憶装置106に記憶されている不具合関連マップを読み出して、この不具合関連マップに基づいて不具合箇所の推定を計算により実行する機能を、呈する。又、図6は、上記の専用プログラムによって実現される不具合箇所推定装置500の動作手順を示すフローチャートである。尚、この不具合箇所推定装置500を図4の実施の形態2の装置に適用しても良い。
(Embodiment 3)
FIG. 5 is a block diagram showing a hardware configuration of the software test / development support apparatus according to the present embodiment. As shown in FIG. 5, the present apparatus has a feature point in that in addition to each component included in the apparatus (FIG. 1) of the first embodiment, the apparatus further includes a defect location estimation apparatus 500. Similarly to the defect-related map analysis device 108 and the defect-related map generation device 109, this defect location estimation device 500 is also an input / output terminal (not shown) that can be used by the user via an internal or external network. For example, a microcomputer. The defect location estimation apparatus 500 reads out the defect association map stored in the defect association map storage device 106 under the control of the dedicated program, and executes estimation of the defect location based on the defect association map by calculation. Presents a function. FIG. 6 is a flowchart showing an operation procedure of the defect location estimation apparatus 500 realized by the dedicated program. Note that this defect location estimation apparatus 500 may be applied to the apparatus of the second embodiment shown in FIG.

不具合箇所推定装置500が図6に基づき不具合箇所の推定動作を行う場合に、先ず、利用者は、上記の入出力端末を使用して、推定元(試験の結果より不具合と成った箇所及びその不具合の原因)となる不具合に関連する開発成果物特定単位或いは不具合関連成果物yを指定する(ステップ601)。この入力を受けて、不具合箇所推定装置500はyの不具合関連マップを不具合関連マップ記憶装置106からロードする(ステップ602)。既述した通り、不具合関連マップは、xを任意の開発成果物として、条件付き確率P(x|y)を表す表形式の数値データである。次に、不具合箇所推定装置500は、予め定められている基準値を用いて、yに対する条件付き確率P(x|y)が上記基準値よりも大きくなる様なxを検索ないしは特定し(ステップ603)、特定されたxに相当する開発成果物の一覧を、上記の入出力端末に表示する(ステップ604)。又、不具合箇所推定装置500は、xに関する開発成果物アクセスインターフェースが管理する関連情報も同様に上記の入出力端末に表示する(ステップ605)。   When the failure location estimation apparatus 500 performs the failure location estimation operation based on FIG. 6, first, the user uses the input / output terminal to estimate the source (the location where the failure occurred from the test result and its The development product specifying unit or the defect-related product y related to the defect that is the cause of the defect is designated (step 601). In response to this input, the defect location estimation apparatus 500 loads y defect related maps from the defect related map storage device 106 (step 602). As described above, the defect-related map is tabular numerical data representing a conditional probability P (x | y) where x is an arbitrary development product. Next, the defect location estimation apparatus 500 searches for or identifies x such that the conditional probability P (x | y) for y is larger than the reference value using a predetermined reference value (step 603), a list of development products corresponding to the specified x is displayed on the input / output terminal (step 604). The defect location estimation apparatus 500 also displays related information managed by the development product access interface related to x on the input / output terminal (step 605).

今、仮に、既述の図2に例示した不具合関連マップが得られたものとすると、不具合箇所推定装置500は、当該不具合関連マップを基に、以下の様な不具合箇所の推定を行うことが出来る。即ち、不具合箇所推定装置500は、利用者により指定されたyである試験1データAの試験を実施した結果、不正振る舞いが観測された場合には、当該不具合関連マップに於けるプログラム1又はプログラム3の条件付き確率P(x|y)の値60又は55を上記基準値と比較して、プログラム1又はプログラム3に不具合が存在する可能性が大きいと推定する。又、試験1データBの不正振る舞いに於いては、不具合箇所推定装置500は、プログラム2或いはプログラム3の不具合に起因する可能性が大きいと推定する。この様に不具合関連マップを使うことで、不具合箇所推定装置500は、不具合箇所に関する予測を行うことが可能となる。この予測結果に基づいて、利用者が不具合の分析或いは試験項目の優先順位を決めることで、ソフトウェア開発全体では開発効率を向上させることが期待される。   Assuming that the defect-related map illustrated in FIG. 2 is obtained, the defect location estimation apparatus 500 may estimate the following failure location based on the failure-related map. I can do it. In other words, if an incorrect behavior is observed as a result of performing the test of the test 1 data A which is y designated by the user, the defect location estimation apparatus 500, the program 1 or program in the defect-related map is detected. The conditional probability P (x | y) value 60 or 55 of 3 is compared with the reference value, and it is estimated that there is a high possibility that the program 1 or the program 3 is defective. In addition, in the illegal behavior of the test 1 data B, the failure location estimation apparatus 500 estimates that there is a high possibility that the failure is due to the failure of the program 2 or the program 3. By using the defect-related map in this way, the defect location estimation apparatus 500 can perform prediction regarding the failure location. Based on this prediction result, it is expected that the user will improve the development efficiency in the entire software development by determining the failure analysis or the priority order of the test items.

本実施の形態の装置は以上の様に動作するので、利用者は、生成された不具合関連マップを用いて、既存の不具合箇所からの不具合の同時確率が高いと推定される開発成果物情報を分析して、不具合の候補を特定することが出来る。即ち、未だに見つかっていない不具合が存在する確率の高い開発成果物或いは存在可能性の高い不具合に関連付けられた開発成果物を不具合関連マップから予測することで、予測される不具合を特定するための開発プロセスの優先順位を上げることが出来る。この結果、得られる試験項目の優先順位に従って試験を実施することで、開発全体としては、より早い時期に不具合を発見することが可能となり、開発効率を向上させることが出来る。   Since the apparatus according to the present embodiment operates as described above, the user can use the generated defect-related map to generate development product information that is estimated to have a high probability of simultaneous defects from existing defect locations. Analyzes can identify potential defects. In other words, development to identify a predicted defect by predicting from the defect-related map a development product that has a high probability of having a defect that has not yet been found or that is associated with a defect that is highly likely to exist. Increase process priority. As a result, by conducting tests according to the priority order of the obtained test items, it becomes possible for the entire development to find defects at an earlier stage, and to improve development efficiency.

(変形例)
各実施の形態1〜3で既述した不具合関連マップを、対応するデータの重要度を表す指標が付け加えられた重要度付き不具合関連マップとしても良い。
(Modification)
The defect-related map described in the first to third embodiments may be a defect-related map with importance to which an index representing the importance of corresponding data is added.

(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention.

本発明の実施の形態1に係るソフトウェア試験及び開発支援装置の構成を示すブロック図である。It is a block diagram which shows the structure of the software test and development assistance apparatus which concerns on Embodiment 1 of this invention. 本発明に係る不具合関連マップの例を示す図である。It is a figure which shows the example of the malfunction relevant map which concerns on this invention. 本発明の実施形態1に係る装置を用いた不具合関連マップの生成方法を示すフローチャートである。It is a flowchart which shows the production | generation method of the malfunction relevant map using the apparatus which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係るソフトウェア試験及び開発支援装置の構成を示すブロック図である。It is a block diagram which shows the structure of the software test and development assistance apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係るソフトウェア試験及び開発支援装置の構成を示すブロック図である。It is a block diagram which shows the structure of the software test and development assistance apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態3に係る不具合箇所推定装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the malfunction location estimation apparatus which concerns on Embodiment 3 of this invention.

符号の説明Explanation of symbols

101 ソースコード記憶装置、102 試験定義記憶装置、103 試験結果記憶装置、104 不具合情報記憶装置、105 開発成果物関連情報記憶装置、106 不具合関連マップ記憶装置、107 データ管理サーバ、108 不具合関連マップ分析装置、109 不具合関連マップ生成装置、500 不具合箇所推定装置。   101 source code storage device, 102 test definition storage device, 103 test result storage device, 104 defect information storage device, 105 development product related information storage device, 106 defect related map storage device, 107 data management server, 108 defect related map analysis Device, 109 defect-related map generation device, 500 defect location estimation device.

Claims (5)

ソフトウェア開発における試験の計画及び実施に関する情報の管理を行う装置であって、
ソースコードを第1開発成果物として記録するソースコード記憶装置と、
開発するソフトウェアの試験定義を第2開発成果物として記憶する試験定義記憶装置と、
前記開発するソフトウェアの試験結果を第3開発成果物として記憶する試験結果記憶装置と、
前記開発するソフトウェアの不具合箇所を表した不具合情報を第4開発成果物として記録する不具合情報記憶装置と、
少なくとも前記第1乃至第4開発成果物の間にある関連情報を開発成果物関連情報として記録する開発成果物関連情報記憶装置と、
少なくとも前記第1乃至第4開発成果物の内の開発成果物の二つの部分集合に対し、一方に不具合となる部分が含まれているとわかった条件で、他方に不具合が含まれている期待値を表す不具合関連マップを記憶する不具合関連マップ記憶装置と、
前記第1乃至第4開発成果物の各々、前記開発成果物関連情報及び前記不具合関連マップの各データの管理を行うデータ管理サーバと、
入力された試験結果の範囲の不具合及び当該不具合から前記開発成果物関連情報を辿ることで得られる開発成果物を、前記データ管理サーバを介して、該当する記憶装置からそれぞれ収集した上で同時不具合関連事象抽出を実行し、当該同時不具合関連事象抽出の実行を少なくとも1回行うことで変換前の不具合関連マップを計算する不具合関連マップ分析装置と、
前記変換前の不具合関連マップとその関連データとをまとめて一定のフォーマットに変換して得られる前記不具合関連マップを、前記データ管理サーバを介して、前記不具合関連マップ記憶装置に保存する不具合関連マップ生成装置とを有することを特徴とする、
ソフトウェア試験及び開発支援装置。
A device for managing information related to the planning and execution of tests in software development,
A source code storage device for recording the source code as a first development product;
A test definition storage device that stores the test definition of the software to be developed as a second development product;
A test result storage device for storing a test result of the software to be developed as a third development product;
A defect information storage device for recording defect information representing a defect portion of the software to be developed as a fourth development product;
A development product related information storage device for recording at least related information between the first to fourth development products as development product related information;
Expectation that at least two subsets of the development artifacts among the first to fourth development artifacts include a defect on the other condition under the condition that one of the development artifacts is included. A defect-related map storage device for storing a defect-related map representing a value;
A data management server for managing each of the first to fourth development deliverables, the development deliverable related information and the defect related map data;
Failures in the range of the entered test results and development artifacts obtained by tracing the development artifact related information from the defects are collected from the corresponding storage device via the data management server, and then simultaneously defected. A defect-related map analyzer for calculating a defect-related map before conversion by executing related event extraction and performing the simultaneous defect-related event extraction at least once;
The defect-related map for storing the defect-related map obtained by collectively converting the defect-related map and its related data before conversion into a fixed format in the defect-related map storage device via the data management server. A generating device,
Software testing and development support equipment.
請求項1記載のソフトウェア試験及び開発支援装置であって、
開発対象の設計情報を第5開発成果物として記録する設計モデル記憶装置、及び、開発実行時の開発管理情報を第6開発成果物として記録する開発管理データ記憶装置の内の少なくとも一方を前記データ管理サーバでその開発成果物が管理される記憶装置として更に備えており、
前記開発成果物関連情報記憶装置が記録する前記開発成果物関連情報には、前記第5開発成果物及び前記第6開発成果物の内の少なくとも一方に関する関連情報も含まれており、
前記不具合関連マップは、前記第1乃至第4開発成果物の各開発成果物及び前記第5開発成果物及び前記第6開発成果物の内の少なくとも一方の開発成果物の内の二つ或いはそれ以上の部分が同時に不具合となる場合を含んでいる確立の推定値を表すことを特徴とする、
ソフトウェア試験及び開発支援装置。
A software test and development support apparatus according to claim 1,
At least one of a design model storage device that records design information to be developed as a fifth development product and a development management data storage device that records development management information at the time of development execution as a sixth development product is the data. It is further provided as a storage device that manages the development product in the management server,
The development product related information recorded by the development product related information storage device includes related information on at least one of the fifth development product and the sixth development product,
The defect-related map includes two or more of at least one of the development products of the first to fourth development products, the fifth development product, and the sixth development product. It represents the estimated value of establishment including the case where the above parts become defective at the same time,
Software testing and development support equipment.
請求項1又は2に記載のソフトウェア試験及び開発支援装置であって、
利用者により指定された推定元となる不具合に関連する開発成果物yの入力を受けて前記不具合開発成果物yに対する不具合関連マップを、前記データ管理サーバを介して、前記不具合関連マップ記憶装置より読み出し、読み出された不具合関連マップが表す複数の条件付き確率P(x|y)の中から予め定められた基準値よりも大きくなる条件付き確率の開発成果物xを特定することで、前記不具合開発成果物yと当該不具合開発成果物yとの関連性が高いと推定される他の開発成果物xとを不具合の候補として検索する不具合箇所推定装置とを更に備えることを特徴とする、
ソフトウェア試験及び開発支援装置。
The software test and development support apparatus according to claim 1 or 2,
Upon receiving the input of the development product y related to the defect that is the estimation source designated by the user, the defect related map for the defect development product y is received from the defect related map storage device via the data management server. By specifying a development product x having a conditional probability that is greater than a predetermined reference value from among the plurality of conditional probabilities P (x | y) represented by the read and read defect-related map, It further comprises a defect location estimation device that searches for a defect development product y and another development product x estimated to be highly related to the defect development product y as a defect candidate.
Software testing and development support equipment.
請求項1記載の前記不具合関連マップ分析装置の機能を実行させる処理と、
請求項1記載の前記不具合関連マップ生成装置の機能を実行させる処理とを、
コンピュータに実行させることを特徴とする、
ソフトウェア試験及び開発支援装置用プログラム。
Processing for executing the function of the defect-related map analyzer according to claim 1;
A process of executing the function of the defect-related map generation device according to claim 1;
It is characterized by having a computer execute.
Software testing and development support device program.
請求項4記載のプログラムであって、
請求項3記載の前記不具合箇所推定装置の機能を実行させる処理を、
更にコンピュータに行わせることを特徴とする、
ソフトウェア試験及び開発支援装置用プログラム。
The program according to claim 4,
The process of executing the function of the defect location estimation device according to claim 3,
In addition, the computer
Software testing and development support device program.
JP2008129037A 2008-05-16 2008-05-16 Software test/development support device, and program for device Pending JP2009277110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008129037A JP2009277110A (en) 2008-05-16 2008-05-16 Software test/development support device, and program for device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008129037A JP2009277110A (en) 2008-05-16 2008-05-16 Software test/development support device, and program for device

Publications (1)

Publication Number Publication Date
JP2009277110A true JP2009277110A (en) 2009-11-26

Family

ID=41442463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008129037A Pending JP2009277110A (en) 2008-05-16 2008-05-16 Software test/development support device, and program for device

Country Status (1)

Country Link
JP (1) JP2009277110A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429172C (en) * 2005-09-29 2008-10-29 中国石油天然气集团公司 A method for preparing high-strength concrete from silicon-removing sludge
CN102457892A (en) * 2010-10-26 2012-05-16 中国移动通信集团公司 A kind of testing method and equipment
JP2014049066A (en) * 2012-09-04 2014-03-17 Fujitsu Ltd Program, information processor, and testing method
JP2015026222A (en) * 2013-07-25 2015-02-05 富士通株式会社 Test program, test method and test device
JP2016126552A (en) * 2015-01-05 2016-07-11 富士通株式会社 Test selection program, test selection method, and test selection device
CN113297335A (en) * 2021-05-25 2021-08-24 未鲲(上海)科技服务有限公司 Data processing method and device, electronic equipment and storage medium

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429172C (en) * 2005-09-29 2008-10-29 中国石油天然气集团公司 A method for preparing high-strength concrete from silicon-removing sludge
CN102457892A (en) * 2010-10-26 2012-05-16 中国移动通信集团公司 A kind of testing method and equipment
JP2014049066A (en) * 2012-09-04 2014-03-17 Fujitsu Ltd Program, information processor, and testing method
JP2015026222A (en) * 2013-07-25 2015-02-05 富士通株式会社 Test program, test method and test device
JP2016126552A (en) * 2015-01-05 2016-07-11 富士通株式会社 Test selection program, test selection method, and test selection device
CN113297335A (en) * 2021-05-25 2021-08-24 未鲲(上海)科技服务有限公司 Data processing method and device, electronic equipment and storage medium

Similar Documents

Publication Publication Date Title
EP3757793A1 (en) Machine-assisted quality assurance and software improvement
US8819642B2 (en) Method and system for generating and processing black box test cases
RU2767143C2 (en) Decision-making control using machine learning in case of alerts coming from current control systems
US8645912B2 (en) System and method for use in replaying software application events
US9760073B2 (en) Technique and tool for efficient testing of controllers in development
US20220206773A1 (en) Systems and methods for building and deploying machine learning applications
CN113238930B (en) Method and device for testing software system, terminal equipment and storage medium
CN108563548A (en) Method for detecting abnormality and device
Moghadam et al. Machine learning to guide performance testing: An autonomous test framework
CN113837596B (en) Fault determination method and device, electronic equipment and storage medium
US12061539B2 (en) System and method for anomaly detection and root cause automation using shrunk dynamic call graphs
JP2009277110A (en) Software test/development support device, and program for device
US9940215B2 (en) Automatic correlation accelerator
CN112463568A (en) Service simulation test method and device and electronic equipment
WO2024118188A1 (en) Computer application error root cause diagnostic tool
US8850407B2 (en) Test script generation
US11169910B2 (en) Probabilistic software testing via dynamic graphs
US9983965B1 (en) Method and system for implementing virtual users for automated test and retest procedures
CN112817869A (en) Test method, test device, test medium, and electronic apparatus
US20240086762A1 (en) Drift-tolerant machine learning models
JP2016514326A (en) Method and system for analyzing a trace timeline of computer system activity
KR20130055181A (en) Software testing device and method thereof
US8566074B2 (en) Mapping between stress-test systems and real world systems
CN119557060A (en) Data processing method, device, electronic device and storage medium
CN116737536A (en) Test case generation method, device, computer equipment and storage medium