[go: up one dir, main page]

JP2009267122A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009267122A
JP2009267122A JP2008115647A JP2008115647A JP2009267122A JP 2009267122 A JP2009267122 A JP 2009267122A JP 2008115647 A JP2008115647 A JP 2008115647A JP 2008115647 A JP2008115647 A JP 2008115647A JP 2009267122 A JP2009267122 A JP 2009267122A
Authority
JP
Japan
Prior art keywords
electrode
sensor chip
light transmissive
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008115647A
Other languages
Japanese (ja)
Inventor
Yoshinori Kanno
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008115647A priority Critical patent/JP2009267122A/en
Priority to US12/382,338 priority patent/US8659019B2/en
Publication of JP2009267122A publication Critical patent/JP2009267122A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H10W72/0198—
    • H10W72/20—
    • H10W72/29—
    • H10W72/90—
    • H10W74/129—
    • H10W76/60—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供すること。
【解決手段】半導体装置１０１は、光電変換素子を含む集積回路（図中、１２で示される領域）が表面に形成されたセンサチップ１０上に、パッド電極１２から引き回した再配線層１４と、再配線層１４上にポスト電極１５を形成し、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺の少なくとも一部を封止樹脂１６により封止して、封止されたセンサチップ１０上に、光透過性基板２０が配設させる。そして、光透過性基板２０には、センサチップ１０上に配設されたポスト電極１５の位置に対応して貫通電極２１を形成すると共に、貫通電極２１と電気的に接続するように半田ボール等の外部端子２２を形成する。
【選択図】図１To provide a semiconductor device which is not restricted by the type of semiconductor chip, is excellent in mass productivity, is downsized, and sufficiently secures moisture resistance, and a manufacturing method thereof.
A semiconductor device 101 includes a rewiring layer 14 drawn from a pad electrode 12 on a sensor chip 10 on which an integrated circuit (region indicated by 12 in the figure) including a photoelectric conversion element is formed. A post electrode 15 is formed on the rewiring layer 14, and at least part of the periphery of the rewiring layer 14 and the post electrode 15 is sealed with a sealing resin 16 so as to open on the integrated circuit surface. A light transmissive substrate 20 is disposed on the sensor chip 10. A through electrode 21 is formed on the light transmissive substrate 20 corresponding to the position of the post electrode 15 disposed on the sensor chip 10, and a solder ball or the like is electrically connected to the through electrode 21. The external terminal 22 is formed.
[Selection] Figure 1

Description

本発明は、例えば、光電変換素子（例えば、ＣＣＤ（電荷結合素子），ＣＭＯＳ（相補性金属酸化膜半導体）センサなどの固体撮像素子、受光素子等）から構成される受光領域を集積回路や、その他集積回路に含む半導体装置に関する。   The present invention provides, for example, a light receiving region constituted by a photoelectric conversion element (for example, a solid-state imaging device such as a CCD (charge coupled device), a CMOS (complementary metal oxide semiconductor) sensor, a light receiving device, etc.), an integrated circuit, In addition, the present invention relates to a semiconductor device included in an integrated circuit.

例えば、携帯用カメラモジュールは年々高画素対応、低背化が進んでおり、内蔵されるセンサ部品にも小型化が求められる。センサの実装には、ワイヤーボンド方式やフリップチップ方式などが採用されてきたが、センサをＣＳＰとして実装する方式が登場している。この方式は、チップサイズで基板実装できるため、高密度化に有利な手法である。   For example, portable camera modules are becoming increasingly compatible with high pixels year after year, and the built-in sensor components are also required to be miniaturized. For sensor mounting, wire bond method, flip chip method or the like has been adopted, but a method for mounting the sensor as CSP has appeared. This method is advantageous for increasing the density because the substrate can be mounted in a chip size.

このセンサＣＳＰには、各種の方法があるが、ウエハ状態で製造するウエハレベルＣＳＰには大きくわけて、パッケージ側面に配線を形成する方式とセンサチップに貫通孔を設けるＴＳＶ（Ｔｈｏｕｇｈ Ｓｉ ｖｉａ）方式がある。   There are various methods for this sensor CSP, but the wafer level CSP manufactured in the wafer state is roughly divided into a method for forming wiring on the side surface of the package and a TSV (Through Si via) method for providing a through hole in the sensor chip. There is.

ところで、特許文献１には、センサＣＳＰとして、光透過性キャップを設けて、超小型実装を実現しつつ、高い耐久性を有するパッケージが提案されている。
特開２００４−１７９４９５ By the way, Patent Document 1 proposes a package having high durability as a sensor CSP by providing a light-transmitting cap and realizing ultra-small packaging.
JP 2004-179495 A

しかしながら、特許文献１で示されるセンサＣＳＰは、非常に優れたＣＳＰであるが、センサチップ毎に光透過性キャップを設けなければならず、量産性に若干劣ってしまう。また、特許文献１で示されるセンサＣＳＰは、柱状電極の段差に係合して設けられることから、別途封止樹脂で封止する領域を確保しなければならず、さらなる小型化が困難であると共に、センサエリアが小さいセンサチップ用のパッケージに限定されしまう一方で、小型化のために封止樹脂で封止する領域を狭めると耐湿性に劣ってしまう。   However, the sensor CSP disclosed in Patent Document 1 is a very excellent CSP, but a light-transmitting cap must be provided for each sensor chip, which is slightly inferior in mass productivity. In addition, since the sensor CSP disclosed in Patent Document 1 is provided to be engaged with the step of the columnar electrode, a region to be sealed with a sealing resin must be secured separately, and further downsizing is difficult. At the same time, the sensor area is limited to a small package for a sensor chip. On the other hand, if the area to be sealed with the sealing resin is narrowed for miniaturization, the moisture resistance is poor.

そこで、本発明の課題は、半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that is not restricted by the type of semiconductor chip, is excellent in mass productivity, is downsized, and has sufficient moisture resistance, and a method for manufacturing the same.

上記課題は、以下の手段により解決される。即ち、
請求項１に係る発明は、
集積回路が第１主面に形成された第１半導体チップと、
前記第１半導体チップの第１主面側に配設されると共に、前記集積回路と電気的に接続される柱状電極と、
前記第１半導体チップの第１主面側に所定の間隙を持って配設される光透過性基板と、
前記光透過性基板を貫通して配設されると共に、前記柱状電極と電気的に接続される基板用貫通電極と、
前記第１半導体チップと前記光透過性基板との間隙の少なくとも一部を封止する封止樹脂と、
前記光透過性基板の前記第１半導体チップとの非対向面側に設けられると共に、前記貫通電極と電気的に接続される外部端子と、
を備えることを特徴とする半導体装置。 The above problem is solved by the following means. That is,
The invention according to claim 1
A first semiconductor chip having an integrated circuit formed on a first main surface;
A columnar electrode disposed on the first main surface side of the first semiconductor chip and electrically connected to the integrated circuit;
A light transmissive substrate disposed with a predetermined gap on the first main surface side of the first semiconductor chip;
A substrate through electrode disposed through the light transmissive substrate and electrically connected to the columnar electrode;
A sealing resin for sealing at least a part of a gap between the first semiconductor chip and the light-transmitting substrate;
An external terminal provided on the non-facing surface side of the light transmissive substrate with the first semiconductor chip and electrically connected to the through electrode;
A semiconductor device comprising:

請求項２に係る発明は、
前記第１半導体チップを貫通して配設されるチップ用貫通電極と、
前記第１半導体チップの第２主面側に設けられると共に、前記チップ用貫通電極と電気的に接続される第２半導体チップと、
をさらに備えることを特徴とする請求項１に記載の半導体装置。 The invention according to claim 2
A chip through-electrode disposed through the first semiconductor chip;
A second semiconductor chip provided on the second main surface side of the first semiconductor chip and electrically connected to the chip through electrode;
The semiconductor device according to claim 1, further comprising:

本発明によれば、半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor device that is not limited by the type of semiconductor chip, is excellent in mass productivity, is downsized, and has sufficient moisture resistance, and a method for manufacturing the same.

以下、本発明の実施形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。   Embodiments of the present invention will be described below with reference to the drawings. In addition, what has the substantially same function is attached | subjected and demonstrated through the whole figure, and the description may be abbreviate | omitted depending on the case.

（第１実施形態）
図１は、第１実施形態に係る半導体装置の構造を示す概略構成図であり、（Ａ）は平面図であり、（Ｂ）は（Ａ）の１−１断面図である。 (First embodiment)
1A and 1B are schematic configuration diagrams illustrating the structure of the semiconductor device according to the first embodiment, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along 1-1 of FIG.

第１実施形態に係る半導体装置１０１は、図１に示すように、例えば、光電変換素子（例えば、ＣＣＤ（電荷結合素子），ＣＭＯＳ（相補性金属酸化膜半導体）センサなどの固体撮像素子、受光素子等）を含む集積回路（ここで集積回路は、光電変化素子を含むため、以降、受光領域ということがある：図中、１１で示される領域）が第１主面（光透過性基板対向面）に形成されたセンサチップ１０（第１半導体チップ）を有する。センサチップ１０上には、集積回路と電気的に接続されたパッド電極１２が形成されてると共に、集積回路面及びパッド電極１２の一部を露出するよう絶縁膜１３（例えばパッシベーション膜）が形成されている。   As shown in FIG. 1, the semiconductor device 101 according to the first embodiment includes, for example, a solid-state imaging element such as a photoelectric conversion element (for example, a CCD (charge-coupled element), a CMOS (complementary metal oxide semiconductor) sensor, In this case, the integrated circuit includes a photoelectric conversion element, and hence may be hereinafter referred to as a light receiving region: a region indicated by 11 in the figure) (the region opposite to the light transmitting substrate). Sensor chip 10 (first semiconductor chip) formed on the surface. On the sensor chip 10, a pad electrode 12 electrically connected to the integrated circuit is formed, and an insulating film 13 (for example, a passivation film) is formed so as to expose a part of the integrated circuit surface and the pad electrode 12. ing.

また、半導体装置１０１には、パッド電極１２から引き回した再配線層１４と、再配線層１４上にポスト電極１５（柱状電極）とが形成されている。ポスト電極１５は、集積回路面周縁付近に形成されている。ポスト電極１５は、集積回路面以外の領域であれば、パッド電極１２に直上に形成されていてもよいし、引き回された再配線層１４上の任意の領域上に形成されていてもよい。ポスト電極１５は、センサチップ１０上に、例えば集積回路面を中心として線対称や点対象などの対象系で形成されていてもよいし、例えば集積回路面の任意の一辺側に偏在させるなど非対称系で形成されていてもよい。   In the semiconductor device 101, a rewiring layer 14 routed from the pad electrode 12 and a post electrode 15 (columnar electrode) are formed on the rewiring layer 14. The post electrode 15 is formed near the periphery of the integrated circuit surface. The post electrode 15 may be formed directly on the pad electrode 12 as long as it is a region other than the integrated circuit surface, or may be formed on an arbitrary region on the routed rewiring layer 14. . The post electrode 15 may be formed on the sensor chip 10 in a target system such as a line symmetry or a point target with respect to the integrated circuit surface, for example, or may be unevenly distributed on any one side of the integrated circuit surface. It may be formed of a system.

また、センサチップ１０は、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺を封止樹脂１６により封止されている。封止樹脂１６は、全ての再配線層１４及びポスト電極１５周辺を封止する必要はなく、一部の再配線層１４及びポスト電極１５周辺のみを封止してもよい。また、封止樹脂１６は、集積回路により受光する光を透過させる材料（つまり、センサチップ１０の光学特性に影響がない材料）であれば、センサチップ１０上を全面封止してもよい。   In the sensor chip 10, the periphery of the rewiring layer 14 and the post electrode 15 is sealed with a sealing resin 16 so as to open on the surface of the integrated circuit. The sealing resin 16 does not need to seal the periphery of all the rewiring layers 14 and the post electrodes 15, and may seal only the periphery of some of the rewiring layers 14 and the post electrodes 15. Further, if the sealing resin 16 is a material that transmits light received by the integrated circuit (that is, a material that does not affect the optical characteristics of the sensor chip 10), the entire surface of the sensor chip 10 may be sealed.

そして、封止樹脂１６により封止されたセンサチップ１０上に、光透過性基板２０が配設されている。つまり、光透過性基板２０は、封止樹脂１６を介してセンサチップ１０と所定の間隙を持って配設されている。光透過性基板２０は、センサチップ１０と同等の大きさ形状の基板である。光透過性基板２０は、ガラスやその他セラミック、透明樹脂、シリコンなどにより構成することができ、紫外線カットフィルター機能を持つ材料により構成されていてもよい。また、受光領域に焦点を合わせられれば、レンズとして機能させてもよい。   A light transmissive substrate 20 is disposed on the sensor chip 10 sealed with the sealing resin 16. That is, the light transmissive substrate 20 is disposed with a predetermined gap from the sensor chip 10 via the sealing resin 16. The light transmissive substrate 20 is a substrate having the same size and shape as the sensor chip 10. The light transmissive substrate 20 can be made of glass, other ceramics, transparent resin, silicon, or the like, and may be made of a material having an ultraviolet cut filter function. Further, as long as the light receiving area can be focused, it may function as a lens.

光透過性基板２０には、センサチップ１０上に配設されたポスト電極１５の位置に対応して、厚み方向に貫く貫通孔２１Ａが形成されている。この貫通孔２１Ａには貫通電極２１が埋め込まれている。貫通孔２１Ａに埋め込まれた貫通電極２１は、光透過性基板２０のセンサチップ１０対向面側でポスト電極１５頂面と電気的に接合されている。この貫通電極２１とポスト電極１５との電気的な接合は、導電性接合材を用いて接合してもよし、導電性接合材を用いない接合材レスでの接合であってもよい。なお、他の電極同士の接合も同様である。   In the light transmissive substrate 20, a through hole 21 </ b> A that penetrates in the thickness direction is formed corresponding to the position of the post electrode 15 disposed on the sensor chip 10. A through electrode 21 is embedded in the through hole 21A. The through electrode 21 embedded in the through hole 21 </ b> A is electrically joined to the top surface of the post electrode 15 on the side of the light transmissive substrate 20 facing the sensor chip 10. The electrical connection between the through electrode 21 and the post electrode 15 may be performed using a conductive bonding material, or may be performed without a bonding material without using a conductive bonding material. The same applies to the bonding between the other electrodes.

また、光透過性基板２０には、貫通孔２１Ａに埋め込まれた貫通電極２１と電気的に接続するように、半田ボール等の外部端子２２が形成されている。外部端子２２は、直接貫通電極２１上に配設しもてよいが、光透過性基板２０上で貫通電極２１から引き回して形成した最配線層上の任意に個所に配設してもよい。   In addition, external terminals 22 such as solder balls are formed on the light transmissive substrate 20 so as to be electrically connected to the through electrodes 21 embedded in the through holes 21A. The external terminal 22 may be disposed directly on the through electrode 21, but may be disposed at an arbitrary position on the outermost wiring layer formed by being routed from the through electrode 21 on the light transmissive substrate 20.

以下、本実施形態に係る半導体装置１０１の製造方法について説明する。図２は、第１実施形態に係る半導体装置の製造方法を説明する工程図である。   Hereinafter, a method for manufacturing the semiconductor device 101 according to the present embodiment will be described. FIG. 2 is a process diagram illustrating the method for manufacturing the semiconductor device according to the first embodiment.

まず、図２（Ａ）に示すように、シリコンウエハの第１主面に、複数個の素子領域に区分し、当該領域ごとに、半導体プロセスにより集積回路１１を形成し、センサチップ１０の集合体であるシリコンウエハ１０Ａを準備する。   First, as shown in FIG. 2A, the first main surface of the silicon wafer is divided into a plurality of element regions, and an integrated circuit 11 is formed by a semiconductor process in each region, and a set of sensor chips 10 is collected. A silicon wafer 10A as a body is prepared.

次に、図２（Ｂ）に示すように、例えば、レジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等によりアルミからなるパッド電極１２を形成して、レジストを除去して洗浄する。そして、シリコンウエハ１０Ａの第１主面上に、集積回路面及びパッド電極１２を覆うように、窒化シリコン膜からなる絶縁膜１３を形成すると共に、パッド電極１２の一部及び集積回路面を露出するように絶縁膜１３を除去して当該絶縁膜１３に開口部を形成する。また、シリコンウエハ１０Ａのダイシングライン上も絶縁膜１３を除去して当該絶縁膜１３に開口部を形成する。絶縁膜１３は、例えば、窒化シリコン膜をプラズマを用いた化学的気相堆積法（Ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）でＳｉＨ4、ＮＨ3及びＮ2を原料ガスとして用いて形成する。また、絶縁膜１３の開口部は、例えば、絶縁膜１３上にレジストの塗布・露光・エッチングによりマスクを形成した後、絶縁膜１３をエッチングして形成する。 Next, as shown in FIG. 2B, for example, after a mask is formed by resist application / exposure / etching, a pad electrode 12 made of aluminum is formed by sputtering, plating, etc., and the resist is removed. Wash. Then, an insulating film 13 made of a silicon nitride film is formed on the first main surface of the silicon wafer 10A so as to cover the integrated circuit surface and the pad electrode 12, and a part of the pad electrode 12 and the integrated circuit surface are exposed. Thus, the insulating film 13 is removed and an opening is formed in the insulating film 13. Further, the insulating film 13 is also removed on the dicing line of the silicon wafer 10 </ b> A to form an opening in the insulating film 13. The insulating film 13 is formed, for example, by using a silicon nitride film by plasma-assisted chemical vapor deposition (P-CVD) using SiH 4 , NH 3, and N 2 as a source gas. The opening of the insulating film 13 is formed by, for example, forming a mask on the insulating film 13 by applying, exposing, and etching a resist, and then etching the insulating film 13.

次に、図２（Ｃ）に示すように、例えば、シリコンウエハ１０Ａ上にレジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等により銅からなる再配線層１４を形成して、レジストを除去して洗浄する。そして、同様に、シリコンウエハ１０Ａ上に、レジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等により銅からなるポスト電極１５を形成して、レジストを除去して洗浄する。ここで、ポスト電極１５を形成した後、機械的研磨によりポスト電極高さを均一にしてもよい。この研磨には、例えば、ディスコ社製：サーフェースプレーナー ＤＦＳ８９１０等が好適に適用される。これにより、センサチップ１０と光透過性基板との間隙が一定となりやすくなる。   Next, as shown in FIG. 2C, for example, after a mask is formed on the silicon wafer 10A by resist coating, exposure, and etching, a rewiring layer 14 made of copper is formed by sputtering, plating, or the like. The resist is removed and washed. Similarly, after a mask is formed on the silicon wafer 10A by application, exposure, and etching of a resist, a post electrode 15 made of copper is formed by sputtering, plating, etc., and the resist is removed and washed. Here, after the post electrode 15 is formed, the post electrode height may be made uniform by mechanical polishing. For this polishing, for example, a surface planer DFS8910 manufactured by Disco Corporation is suitably applied. As a result, the gap between the sensor chip 10 and the light transmissive substrate is likely to be constant.

次に、図２（Ｄ）に示すように、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺を封止樹脂１６により封止する。具体的には、例えば、液状の封止樹脂１６（例えば住友ベークライト社製：ＣＲＸ−２５８０Ｐ等）を、スピンコートなどによりシリコンウエハ１０Ａ上に塗布した後、一旦、封止樹脂１６によりシリコンウエハ１０Ａ全面を封止し、その後、フォトリソグラフィ処理などにより、集積回路形成領域やその他該当領域をエッジングして開口させて、当該封止樹脂１６によりシリコンウエハ１０Ａ表面を封止する。この封止樹脂１６は、開口の形成前後に、その表面を機械的研磨（バイト、砥石、バフ等）などを施し、封止樹脂１６厚みを均一にすると共に、封止樹脂１６によって隠れたポスト電極１５を露出させる。これにより、センサチップ１０と光透過性基板との間隙が一定となりやすくなる。   Next, as shown in FIG. 2D, the periphery of the rewiring layer 14 and the post electrode 15 is sealed with a sealing resin 16 so as to open on the surface of the integrated circuit. Specifically, for example, a liquid sealing resin 16 (for example, CRX-2580P manufactured by Sumitomo Bakelite Co., Ltd.) is applied onto the silicon wafer 10A by spin coating or the like, and then the silicon wafer 10A is temporarily coated with the sealing resin 16. The entire surface is sealed, and thereafter, the integrated circuit formation region and other relevant regions are edged and opened by photolithography and the like, and the surface of the silicon wafer 10A is sealed with the sealing resin 16. The surface of the sealing resin 16 is mechanically polished (bite, grindstone, buff, etc.) before and after the opening is formed to make the sealing resin 16 uniform in thickness and the post hidden by the sealing resin 16. The electrode 15 is exposed. As a result, the gap between the sensor chip 10 and the light transmissive substrate is likely to be constant.

次に、図２（Ｅ）に示すように、封止樹脂１６により封止されたシリコンウエハ１０Ａ（センサチップ１０）上に、接着剤（図示せず）を塗布した後、当該シリコンウエハ１０Ａと同等の大きさ・形状の光透過性ウエハ２０Ａを貼り合わせる。この光透過性ウエハは、光透過性基板２０となるものである。光透過性ウエハ２０Ａを貼り合わせた後、光透過性ウエハ２０Ａに対してレーザなどによりポスト電極１５の配設位置に応じた位置に貫通孔２１Ａを形成する。その後、貫通孔２１Ａに銀ペーストなどの導電材料を埋め込み貫通電極２１を形成する。   Next, as shown in FIG. 2E, an adhesive (not shown) is applied on the silicon wafer 10A (sensor chip 10) sealed with the sealing resin 16, and then the silicon wafer 10A and A light transmissive wafer 20A having the same size and shape is bonded. This light transmissive wafer becomes the light transmissive substrate 20. After the light transmissive wafer 20A is bonded, a through hole 21A is formed on the light transmissive wafer 20A at a position corresponding to the position where the post electrode 15 is disposed by a laser or the like. Thereafter, a through electrode 21 is formed by embedding a conductive material such as silver paste in the through hole 21A.

ここで、光透過性ウエハ２０Ａを貼り合わせる際には、感光性の接着シートを適用してもよい。これにより、接着剤塗布工程が省略できる。また、光透過性ウエハ２０Ａ（光透過性基板２０）には、貼り合わせる前に、予め貫通孔２１Ａを形成しておいてもよい。これにより、レーザによる貫通孔２１Ａの形成が容易となる。   Here, when the light-transmitting wafer 20A is bonded, a photosensitive adhesive sheet may be applied. Thereby, an adhesive agent application process can be omitted. In addition, a through hole 21A may be formed in advance in the light transmissive wafer 20A (light transmissive substrate 20) before bonding. Thereby, formation of the through-hole 21A by a laser becomes easy.

そして、図２（Ｆ）に示すように、貫通電極２１と電気的に接続するように半田ボールなどの外部端子２２を形成した後、スクライブによりダイシングラインに沿って個片する。   Then, as shown in FIG. 2F, external terminals 22 such as solder balls are formed so as to be electrically connected to the through electrodes 21, and then separated along a dicing line by scribing.

上記工程を経て、本実施形態に係る半導体装置１０１が得られる。   Through the above steps, the semiconductor device 101 according to the present embodiment is obtained.

以上説明した本実施形態に係る半導体装置１０１では、光透過性基板２０に設けられた貫通電極２１を通じて、センサチップ１０の外部との信号等の送受信が行えるように構成している。このため、光透過性基板２０は、これを構成する光透過性ウエハ２０Ａをセンサチップ１０のウエハレベル（シリコンウエハ１０Ａ）から貼り合わせて配設できることから、センサチップ１０毎に貼り合わせる必要がなくなる。   The semiconductor device 101 according to the present embodiment described above is configured to be able to transmit and receive signals and the like to the outside of the sensor chip 10 through the through electrode 21 provided on the light transmissive substrate 20. For this reason, since the light transmissive substrate 20 can be disposed by bonding the light transmissive wafer 20A constituting the light transmissive substrate 20 from the wafer level (silicon wafer 10A) of the sensor chip 10, it is not necessary to bond the light transmissive substrate 20 for each sensor chip 10. .

また、本実施形態に係る半導体装置１０１では、封止樹脂１６上に光透過性基板２０が貼り合わされる構成となっている。このため、別途、封止樹脂１６で封止する領域を確保する必要はなく、センサチップ１０に対して集積回路形成領域が大きくても、封止樹脂１６で封止する領域を十分確保できる。また、封止樹脂１６で封止する領域を十分確保しつつ、小型化も実現できる。   In the semiconductor device 101 according to the present embodiment, the light transmissive substrate 20 is bonded onto the sealing resin 16. For this reason, it is not necessary to separately secure a region to be sealed with the sealing resin 16, and a sufficient region to be sealed with the sealing resin 16 can be secured even if the integrated circuit formation region is larger than the sensor chip 10. Further, it is possible to reduce the size while securing a sufficient area for sealing with the sealing resin 16.

したがって、本実施形態に係る半導体装置１０１では、センサチップ１０（第１半導体チップ）の種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される。   Therefore, the semiconductor device 101 according to the present embodiment is not limited by the type of the sensor chip 10 (first semiconductor chip), is excellent in mass productivity, is downsized, and sufficiently secures moisture resistance.

（第２実施形態）
図３は、第２実施形態に係る半導体装置１０１を示す概略断面図である。 (Second Embodiment)
FIG. 3 is a schematic cross-sectional view showing a semiconductor device 101 according to the second embodiment.

第２実施形態に係る半導体装置１０２は、図３に示すように、第１実施形態において、センサチップ１０の第２主面（光透過性基板非対向面）側に、センサチップ１０とは異なる種類の半導体チップ３０（第２半導体チップ）を配設した形態である。   As shown in FIG. 3, the semiconductor device 102 according to the second embodiment is different from the sensor chip 10 on the second main surface (light transmissive substrate non-facing surface) side of the sensor chip 10 in the first embodiment. This is a form in which various types of semiconductor chips 30 (second semiconductor chips) are arranged.

具体的には、センサチップ１０に、その厚み方向に貫く貫通孔２１Ａを設け、当該貫通孔１７Ａに貫通電極１７を埋め込む。この貫通孔１７Ａは、例えば、センサチップ１０の第２主面側からパッド電極１２を露出するように設けられ、これに銀ペーストなどの導電材料を埋め込むことで、貫通電極１７を形成すると共にパッド電極１２との導通が図られる。また、センサチップ１０の第２主面側に貫通電極１７から引き回された配線層１８が形成されている。この貫通孔１７Ａは、ドライエッチング加工や、ウエットエッチング加工、レーザ加工を利用して、パッド電極１２が露出するまで切削を行うことで形成できる。   Specifically, the sensor chip 10 is provided with a through hole 21A penetrating in the thickness direction, and the through electrode 17 is embedded in the through hole 17A. The through hole 17A is provided, for example, so as to expose the pad electrode 12 from the second main surface side of the sensor chip 10, and a conductive material such as silver paste is embedded in the through hole 17 to form the through electrode 17 and the pad. Conduction with the electrode 12 is achieved. A wiring layer 18 led from the through electrode 17 is formed on the second main surface side of the sensor chip 10. This through-hole 17A can be formed by performing cutting until the pad electrode 12 is exposed using dry etching, wet etching, or laser processing.

なお、センサチップ１０の貫通孔１７Ａは、パッド電極１２を介して再配線層１４の直下に配設している。このため、この再配線層１４によりパッド電極１２が補強され、電極の割れや剥れが抑制される。   Note that the through-hole 17 </ b> A of the sensor chip 10 is disposed directly below the rewiring layer 14 via the pad electrode 12. For this reason, the pad electrode 12 is reinforced by the rewiring layer 14, and cracking and peeling of the electrode are suppressed.

そして、センサチップ１０と異なる半導体チップ３０が、そのパッド電極３１と配線層１８とを半田などの導電性接合材３２を介して電気的に接続しつつセンサチップ１０の第２主面側に配設されている。   A semiconductor chip 30 different from the sensor chip 10 is arranged on the second main surface side of the sensor chip 10 while electrically connecting the pad electrode 31 and the wiring layer 18 via a conductive bonding material 32 such as solder. It is installed.

半導体チップ３０は、光透過性基板２０上に設けた外部端子２２及び貫通電極１７、そしてセンサチップ１０に設けた貫通電極１７及びポスト電極１５等を通じて、外部との信号等の送受信が行われる。ここで、半導体チップ３０としては、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、メモリなどが挙げられる。また、半導体チップ３０の大きさには、特に制限はなく、センサチップ１０と同等の大きさであってもよいし、センサチップ１０よりも大きくても小さくてもよい。   The semiconductor chip 30 transmits and receives external signals and the like through the external terminals 22 and the through electrodes 17 provided on the light transmissive substrate 20 and the through electrodes 17 and the post electrodes 15 provided in the sensor chip 10. Here, examples of the semiconductor chip 30 include a DSP (Digital Signal Processor) and a memory. The size of the semiconductor chip 30 is not particularly limited, and may be the same size as the sensor chip 10 or may be larger or smaller than the sensor chip 10.

これら以外は、第１実施形態と同様であるため、説明を省略する。   Since other than these are the same as those in the first embodiment, description thereof will be omitted.

以上説明した本実施形態に係る半導体装置１０１では、光透過性基板２０に設けられた貫通電極２１、そして外部端子２２等を通じてセンサチップ１０の外部との信号等の送受信を行う機能を担わせる一方で、センサチップ１０の第２主面側に貫通電極２１を通じて半導体チップ３０を導通して実装している。このため、半導体チップ３０は、貫通電極（貫通孔）や最配線層などを設けることなく、実装できる。したがって、複数のチップを実装する高密度実装を低コスト化が実現される。また、半導体チップ３０は、センサチップ１０の貫通電極２１により電気的に接続されるため、配線距離を短くできる。   In the semiconductor device 101 according to the present embodiment described above, the function of performing transmission and reception of signals and the like with the outside of the sensor chip 10 through the through electrode 21 provided on the light transmissive substrate 20 and the external terminal 22 is performed. Thus, the semiconductor chip 30 is conductively mounted on the second main surface side of the sensor chip 10 through the through electrode 21. For this reason, the semiconductor chip 30 can be mounted without providing a through electrode (through hole), an outermost wiring layer, or the like. Therefore, cost reduction is realized for high-density mounting in which a plurality of chips are mounted. Further, since the semiconductor chip 30 is electrically connected by the through electrode 21 of the sensor chip 10, the wiring distance can be shortened.

特に、半導体チップ３０として、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）を適用した場合、半導体装置１０１をカメラモジュール等に利用する際、搭載基板に横置きをするなどしていることから高密度実装化の実用度が高く、配線が短くなることから高速処理、雑音対策に有利となる。
また、半導体チップ３０としてメモリを適用する場合、ＣＭＯＳセンサではＣＣＤと比較し、高速シャッター機能で劣ることから、専用メモリをセンサチップ１０の画像処理回路と３次元配線することにより、高速で画像データの取り込みが可能となり、高速シャッターや他の動画など取り込みなどの機能向上が図られる。 In particular, when a DSP (Digital Signal Processor) is applied as the semiconductor chip 30, when the semiconductor device 101 is used for a camera module or the like, it is placed horizontally on a mounting substrate, and thus the practicality of high-density mounting. Since the wiring is high and the wiring is short, it is advantageous for high-speed processing and noise countermeasures.
In addition, when a memory is applied as the semiconductor chip 30, the CMOS sensor is inferior in a high-speed shutter function as compared with the CCD. Therefore, the dedicated memory is three-dimensionally connected to the image processing circuit of the sensor chip 10 so that image data can be obtained at high speed. Can be captured, and functions such as capturing a high-speed shutter and other moving images can be improved.

なお、本実施形態では、２つの半導体チップを実装した形態を説明したが、例えば、第２の半導体チップ３０も半導体チップ３０と同様に貫通電極２１を設けて第３の半導体チップを実装するなど、３つ以上の半導体チップを実装する形態であってもよい。   In the present embodiment, the configuration in which two semiconductor chips are mounted has been described. For example, the second semiconductor chip 30 is also provided with a through electrode 21 in the same manner as the semiconductor chip 30 to mount the third semiconductor chip. It may be a form in which three or more semiconductor chips are mounted.

なお、上記何れの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。   In any of the above-described embodiments, it is needless to say that the present invention is not construed in a limited manner and can be realized within the range satisfying the requirements of the present invention.

第１実施形態に係る半導体装置の構造を示す概略構成図であり、（Ａ）は平面図であり、（Ｂ）は（Ａ）の１−１断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic block diagram which shows the structure of the semiconductor device which concerns on 1st Embodiment, (A) is a top view, (B) is 1-1 sectional drawing of (A). 第１実施形態に係る半導体装置の製造方法を説明する工程図である。It is process drawing explaining the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第２実施形態に係る半導体装置１０１を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device 101 which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

１０ センサチップ
１０Ａ シリコンウエハ
１１ 集積回路
１２ パッド電極
１３ 絶縁膜
１４ 再配線層
１５ ポスト電極
１６ パッシベーション膜
１６ 封止樹脂
１７ 貫通電極
１７Ａ 貫通孔
１７Ａ 当該貫通孔
１８ 配線層
２０ 光透過性基板
２０Ａ 光透過性ウエハ
２１ 貫通電極
２１Ａ 貫通孔
２２ 外部端子
３０ 半導体チップ
３１ パッド電極
３２ 導電性接合材
１０１ 半導体装置
１０２ 半導体装置 DESCRIPTION OF SYMBOLS 10 Sensor chip 10A Silicon wafer 11 Integrated circuit 12 Pad electrode 13 Insulating film 14 Redistribution layer 15 Post electrode 16 Passivation film 16 Sealing resin 17 Through electrode 17A Through hole 17A The through hole 18 Wiring layer 20 Light transmitting substrate 20A Light transmission Conductive wafer 21 Through electrode 21A Through hole 22 External terminal 30 Semiconductor chip 31 Pad electrode 32 Conductive bonding material 101 Semiconductor device 102 Semiconductor device

Claims (2)

集積回路が第１主面に形成された第１半導体チップと、
前記第１半導体チップの第１主面側に配設されると共に、前記集積回路と電気的に接続される柱状電極と、
前記第１半導体チップの第１主面側に所定の間隙を持って配設される光透過性基板と、
前記光透過性基板を貫通して配設されると共に、前記柱状電極と電気的に接続される基板用貫通電極と、
前記第１半導体チップと前記光透過性基板との間隙の少なくとも一部を封止する封止樹脂と、
前記光透過性基板の前記第１半導体チップとの非対向面側に設けられると共に、前記貫通電極と電気的に接続される外部端子と、
を備えることを特徴とする半導体装置。 A first semiconductor chip having an integrated circuit formed on a first main surface;
A columnar electrode disposed on the first main surface side of the first semiconductor chip and electrically connected to the integrated circuit;
A light transmissive substrate disposed with a predetermined gap on the first main surface side of the first semiconductor chip;
A substrate through electrode disposed through the light transmissive substrate and electrically connected to the columnar electrode;
A sealing resin for sealing at least a part of a gap between the first semiconductor chip and the light-transmitting substrate;
An external terminal provided on the non-facing surface side of the light transmissive substrate with the first semiconductor chip, and electrically connected to the through electrode;
A semiconductor device comprising: 前記第１半導体チップを貫通して配設されるチップ用貫通電極と、
前記第１半導体チップの第２主面側に設けられると共に、前記チップ用貫通電極と電気的に接続される第２半導体チップと、
をさらに備えることを特徴とする請求項１に記載の半導体装置。 A chip through-electrode disposed through the first semiconductor chip;
A second semiconductor chip provided on the second main surface side of the first semiconductor chip and electrically connected to the chip through electrode;
The semiconductor device according to claim 1, further comprising:
JP2008115647A 2008-04-25 2008-04-25 Semiconductor device Pending JP2009267122A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008115647A JP2009267122A (en) 2008-04-25 2008-04-25 Semiconductor device
US12/382,338 US8659019B2 (en) 2008-04-25 2009-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115647A JP2009267122A (en) 2008-04-25 2008-04-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009267122A true JP2009267122A (en) 2009-11-12

Family

ID=41214186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115647A Pending JP2009267122A (en) 2008-04-25 2008-04-25 Semiconductor device

Country Status (2)

Country Link
US (1) US8659019B2 (en)
JP (1) JP2009267122A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018720A (en) * 2009-07-08 2011-01-27 Casio Computer Co Ltd Method of manufacturing semiconductor device
JP2013543275A (en) * 2010-11-05 2013-11-28 インヴェンサス・コーポレイション Back-lighting solid-state image sensor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698805B1 (en) * 2010-03-23 2017-02-02 삼성전자주식회사 method for wafer level package and semiconductor device used the same
EP2472579A1 (en) * 2010-12-30 2012-07-04 Baumer Innotec AG Contacting of construction elements on substrates
US9153510B2 (en) * 2013-05-28 2015-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN105655365B (en) * 2016-03-14 2020-03-24 苏州晶方半导体科技股份有限公司 Semiconductor chip packaging structure and packaging method thereof
TWI645517B (en) * 2018-02-02 2018-12-21 華星光通科技股份有限公司 Photosensor electrode stack structure for preventing moisture from entering
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
CN115881652B (en) * 2022-12-07 2024-04-26 苏州思萃车规半导体产业技术研究所有限公司 Chip packaging structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031498A (en) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd Method of manufacturing solid-state image pickup device
JP2007067017A (en) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943802A (en) * 1997-04-07 1999-08-31 Mark Iv Industries Limited Reflective display with front lighting
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP3614840B2 (en) 2002-11-28 2005-01-26 沖電気工業株式会社 Semiconductor device
JP5030360B2 (en) * 2002-12-25 2012-09-19 オリンパス株式会社 Method for manufacturing solid-state imaging device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031498A (en) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd Method of manufacturing solid-state image pickup device
JP2007067017A (en) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018720A (en) * 2009-07-08 2011-01-27 Casio Computer Co Ltd Method of manufacturing semiconductor device
JP2013543275A (en) * 2010-11-05 2013-11-28 インヴェンサス・コーポレイション Back-lighting solid-state image sensor
JP2017195375A (en) * 2010-11-05 2017-10-26 インヴェンサス・コーポレイション Back-lighting solid-state image sensor
US10249673B2 (en) 2010-11-05 2019-04-02 Invensas Corporation Rear-face illuminated solid state image sensors

Also Published As

Publication number Publication date
US8659019B2 (en) 2014-02-25
US20090267209A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4160083B2 (en) Optical device module and method of manufacturing optical device module
US9373653B2 (en) Stepped package for image sensor
US8558387B2 (en) Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device
KR100755165B1 (en) Semiconductor device, module for optical devices, and manufacturing method of semiconductor device
KR101032182B1 (en) Semiconductor Packages and Camera Modules
JP5150566B2 (en) Semiconductor device and camera module
CN102403325B (en) The manufacture method of semiconductor packages and semiconductor packages and optical module
JP4693827B2 (en) Semiconductor device and manufacturing method thereof
JP2009267122A (en) Semiconductor device
US20090256931A1 (en) Camera module, method of manufacturing the same, and electronic system having the same
US20090039455A1 (en) Image sensor package with trench insulator and fabrication method thereof
US20060043514A1 (en) Semiconductor device with simplified constitution
WO2005022631A1 (en) Semiconductor package and manufacturing method thereof
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
WO2014083750A1 (en) Optical apparatus and method for manufacturing same
CN102891151A (en) Low stress cavity package for back side illuminated image sensor, and method of making same
JP2009277883A (en) Electronic element wafer module and method of manufacturing the same, electronic element module, and electronic information device
US9635228B2 (en) Image sensors with interconnects in cover layer
US20160218129A1 (en) Photosensitive module and method for forming the same
JP7004335B2 (en) Imaging assembly and its packaging method, lens module, electronic device
CN107146799A (en) A kind of image chip encapsulating structure based on silicon substrate and preparation method thereof
JP2010245121A (en) Semiconductor device
US20110228390A1 (en) Optical cover plate with improved solder mask dam on galss for image sensor package and fabrication method thereof
KR100634419B1 (en) Image sensor and its manufacturing method
CN117038594A (en) Chip packaging structure and chip packaging method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604