[go: up one dir, main page]

JP2009128520A - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP2009128520A
JP2009128520A JP2007302044A JP2007302044A JP2009128520A JP 2009128520 A JP2009128520 A JP 2009128520A JP 2007302044 A JP2007302044 A JP 2007302044A JP 2007302044 A JP2007302044 A JP 2007302044A JP 2009128520 A JP2009128520 A JP 2009128520A
Authority
JP
Japan
Prior art keywords
region
transistor
amorphous silicon
display device
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007302044A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Tanaka
充浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007302044A priority Critical patent/JP2009128520A/en
Publication of JP2009128520A publication Critical patent/JP2009128520A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a touch panel integrated display device wherein a variance in the characteristics of a photosensor is reduced. <P>SOLUTION: The display device includes a plurality of pixel sections, and each of the plurality of the pixel sections includes a pixel electrode, a transistor for changing over ON/OFF of the voltage application to the pixel electrode and the photosensor for receiving the light made incident on the inside of the pixel section. The transistor has a source region, drain region, and channel region, formed of polysilicon. The photosensor has a P type amorphous silicon region, and an N type amorphous silicon region. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示装置およびその製造方法に関する。   The present invention relates to a display device and a manufacturing method thereof.

薄膜トランジスタ(Thin Film Transistor:TFT)を有する薄膜半導体装置であるTFT基板は、アクティブマトリックス駆動方式の液晶表示装置において、液晶を駆動するための駆動基板として用いられる。近年、携帯電話やPDA(Personal Digital Assistant)等に搭載される中小型ディスプレイにおいては、ますます軽量化や高集積化が進んでいる。その一環として、タッチパネルを搭載したモジュールにおいて、表示装置の回路とタッチパネルの回路を同一基板上に形成する技術が提案されている(特許文献1参照)。   A TFT substrate, which is a thin film semiconductor device having a thin film transistor (TFT), is used as a driving substrate for driving liquid crystal in an active matrix liquid crystal display device. 2. Description of the Related Art In recent years, light-weight and highly integrated displays have been increasingly used in small and medium-sized displays mounted on mobile phones and PDAs (Personal Digital Assistants). As part of this, a technology for forming a circuit of a display device and a circuit of a touch panel on the same substrate in a module equipped with a touch panel has been proposed (see Patent Document 1).

特許文献1によれば、フォトトランジスタ等の受光素子をTFT基板上に形成し、受光回路を構成することによって、光学式タッチパネルを表示装置と一体化させている。受光素子はTFTと同一のプロセスによって形成され、コストや工数の増加を招くことなく軽量化、高性能化が図れるため、効率的に付加価値を増加させることが出来る。   According to Patent Literature 1, an optical touch panel is integrated with a display device by forming a light receiving element such as a phototransistor on a TFT substrate and configuring a light receiving circuit. The light receiving element is formed by the same process as that of the TFT, and can be reduced in weight and performance without causing an increase in cost and man-hours. Therefore, the added value can be efficiently increased.

図11に、タッチパネル一体型表示装置700を示す。指などの接触した位置を受光量の大小比較によって検知することで、タッチパネルとして機能する。   FIG. 11 shows a touch panel integrated display device 700. By detecting the contact position of a finger or the like by comparing the amount of received light, it functions as a touch panel.

表示装置700のTFT基板701上には画素電極への電圧印加のON/OFFを切り替えるTFTを備えるTFTエリア703が設けられており、その中に受光素子711が設けられている。TFT基板701と受光素子711との間には遮光層712が設けられている。TFTエリア703上には液晶層704、カラーフィルター705、対向基板702が設けられている。なお、他に偏光板等を備えるが説明を簡単にするためにここでは図示していない。光源706から出射された光が、上述の構成要素を透過することで画像が表示される。また、タッチパネルとして動作する場合(座標検出動作時)には、表示面にペンや指などが接触されたときと、接触されていないときとを比較すると、その接触位置直下の受光素子711が受光する光の強度が変化するので、その光の強度の変化から接触位置の座標を検出することができる。   A TFT area 703 including a TFT for switching ON / OFF of voltage application to the pixel electrode is provided on a TFT substrate 701 of the display device 700, and a light receiving element 711 is provided therein. A light shielding layer 712 is provided between the TFT substrate 701 and the light receiving element 711. On the TFT area 703, a liquid crystal layer 704, a color filter 705, and a counter substrate 702 are provided. Although other polarizing plates are provided, they are not shown here for the sake of simplicity. An image is displayed when light emitted from the light source 706 passes through the above-described components. When operating as a touch panel (during coordinate detection operation), when a pen or a finger is touched on the display surface and when it is not touched, the light receiving element 711 immediately below the contact position receives light. Since the intensity of the light to be changed changes, the coordinates of the contact position can be detected from the change in the intensity of the light.

このような、タッチパネル一体型表示装置では、フォトダイオード等のフォトセンサの特性のバラツキを低減させることが望ましい。   In such a touch panel integrated display device, it is desirable to reduce variations in characteristics of photosensors such as photodiodes.

TFTはポリSi(ポリシリコン)を用いて形成される。このため、TFTと同一のプロセスによって形成されるフォトダイオードもポリSiから形成される。しかしながら、ポリSiを用いてフォトダイオードを形成した場合、結晶粒界などにより、フォトダイオードの特性にバラツキが生じる。   The TFT is formed using poly-Si (polysilicon). For this reason, the photodiode formed by the same process as the TFT is also formed from poly-Si. However, when a photodiode is formed using poly-Si, the characteristics of the photodiode vary due to crystal grain boundaries and the like.

アモルファスSi(アモルファスシリコン)を用いてTFTを形成することも考えられるが、アモルファスSiではポリSiと比較して電子の移動度が小さくなるため、この場合はTFTの性能が下がってしまい、望ましくない。   Although it is conceivable to form a TFT using amorphous Si (amorphous silicon), the mobility of electrons in amorphous Si is smaller than that in poly-Si, and in this case, the performance of the TFT is lowered, which is not desirable. .

ところで、一部分がアモルファスSiであるポリSi層を形成する技術が特許文献2に開示されている。   Incidentally, Patent Document 2 discloses a technique for forming a poly-Si layer partly made of amorphous Si.

特許文献2が開示するTFTの製造方法のSi結晶化工程では、ガラス基板上のアモルファスSi層に対して、表示面側からレーザ光を照射している。レーザ光照射に先立って、ゲート電極がアモルファスSi層上に予め形成されており、このゲート電極がレーザ光を遮光することで、アモルファスSi層のうちのゲート電極直下の領域(チャネル領域)は結晶化されずにアモルファスSiのまま残ることになる。その他の領域は結晶化されてポリSiになる。この方法により、ソース領域およびドレイン領域がポリSiであり、チャネル領域がアモルファスSiであるTFTが形成される。
特開2006−79589号公報 特開平9−191114号公報
In the Si crystallization process of the TFT manufacturing method disclosed in Patent Document 2, the amorphous Si layer on the glass substrate is irradiated with laser light from the display surface side. Prior to laser light irradiation, a gate electrode is formed in advance on the amorphous Si layer, and the gate electrode shields the laser light, so that a region (channel region) immediately below the gate electrode in the amorphous Si layer is a crystal. Amorphous Si remains as it is without conversion. Other regions are crystallized into poly-Si. By this method, a TFT in which the source region and the drain region are poly-Si and the channel region is amorphous Si is formed.
JP 2006-79589 A JP-A-9-191114

しかしながら、上記製造方法では、アモルファスSi層のうちのチャネル領域以外の領域は結晶化されてポリSiとなる。このため、上記製造方法を用いて、タッチパネル一体型表示装置を製造しようとすると、フォトダイオード領域はポリSiとなるので、フォトダイオードの特性にバラツキが生じることになる。   However, in the above manufacturing method, regions other than the channel region in the amorphous Si layer are crystallized to become poly-Si. For this reason, when an attempt is made to manufacture a touch panel integrated display device using the above manufacturing method, the photodiode region is made of poly-Si, so that the characteristics of the photodiode vary.

本発明は上記問題に鑑みてなされたものであり、TFTの性能が高く維持され且つフォトセンサの特性のバラツキが小さいタッチパネル一体型表示装置およびその製造方法を提供する。   The present invention has been made in view of the above problems, and provides a touch panel integrated display device in which TFT performance is maintained high and variation in characteristics of a photosensor is small, and a method for manufacturing the same.

本発明の表示装置は、複数の画素部を備えた表示装置であって、前記複数の画素部のそれぞれは、画素電極と、前記画素電極への電圧印加のON/OFFを切り替えるトランジスタと、前記画素部内へ入射する光を受光するフォトセンサとを備え、前記トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、前記フォトセンサは、P型アモルファスシリコン領域とN型アモルファスシリコン領域とを有することを特徴とする。   The display device of the present invention is a display device including a plurality of pixel portions, each of the plurality of pixel portions including a pixel electrode, a transistor that switches ON / OFF of voltage application to the pixel electrode, A photosensor that receives light incident on the pixel portion, and the transistor has a source region, a drain region, and a channel region formed of polysilicon, and the photosensor includes a P-type amorphous silicon region and an N-type region And an amorphous silicon region.

ある実施形態によれば、前記表示装置は、光を出射する光源をさらに備え、前記複数の画素部のそれぞれは、前記フォトセンサと前記光源との間に配置された遮光層をさらに有し、前記遮光層の底面積は、前記フォトセンサの底面積よりも広い。   According to an embodiment, the display device further includes a light source that emits light, and each of the plurality of pixel units further includes a light shielding layer disposed between the photosensor and the light source, The bottom area of the light shielding layer is wider than the bottom area of the photosensor.

ある実施形態によれば、前記遮光層の端部は、前記フォトセンサの端部から所定の長さ広がった位置にあり、前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い。   According to an embodiment, the end of the light shielding layer is at a position extending a predetermined length from the end of the photosensor, and the predetermined length is longer than the length of the polysilicon crystal grains.

ある実施形態によれば、前記遮光層の端部は、前記フォトセンサの端部から2μm以上広がった位置にある。   According to an embodiment, the end portion of the light shielding layer is at a position extending 2 μm or more from the end portion of the photosensor.

本発明の表示装置の製造方法は、ガラス基板の一方の面側の位置に遮光層を形成する工程と、前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、トランジスタのゲート電極を形成する工程と、前記ポリシリコン領域にイオン注入を行って、前記トランジスタのソース領域およびドレイン領域を形成する工程と、前記アモルファスシリコン領域にイオン注入を行って、P型アモルファスシリコン領域とN型アモルファスシリコン領域とを備えるフォトセンサを形成する工程とを包含することを特徴とする。   The display device manufacturing method of the present invention includes a step of forming a light shielding layer at a position on one surface side of a glass substrate, and a step of forming an amorphous silicon layer at a position on the opposite side of the light shielding layer from the glass substrate. Irradiating the amorphous silicon layer with light through the glass substrate to crystallize a part of the amorphous silicon layer, and a polysilicon region formed by the crystallization and the amorphous silicon region. A step of separating, a step of forming a gate electrode of the transistor at a position opposite to the glass substrate of the polysilicon region, and ion implantation into the polysilicon region to form a source region and a drain region of the transistor And forming a P-type amorphous silicon region and an N-type anode by implanting ions into the amorphous silicon region. Characterized in that it comprises a step of forming a photo sensor and a Rufasu silicon region.

本発明の表示装置は、複数の画素部を備えた表示装置であって、前記複数の画素部のそれぞれは、第1および第2トランジスタと有機発光ダイオードとを備え、前記第1トランジスタは、前記第2トランジスタのON状態とOFF状態とを切り替え、前記第2トランジスタは、ON状態とOFF状態との切り替えに応じて前記有機発光ダイオードへ供給する電圧を変化させ、前記第1トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、前記第2トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有することを特徴とする。   The display device of the present invention is a display device including a plurality of pixel portions, each of the plurality of pixel portions including a first and a second transistor and an organic light emitting diode, The second transistor switches between an ON state and an OFF state, the second transistor changes a voltage supplied to the organic light emitting diode in accordance with switching between the ON state and the OFF state, and the first transistor includes polysilicon The second transistor has a source region, a drain region, and a channel region formed of amorphous silicon.

ある実施形態によれば、前記表示装置は、前記第1および第2トランジスタが形成された基板をさらに備え、前記複数の画素部のそれぞれは、前記第2トランジスタと前記基板との間に配置された遮光層をさらに有し、前記遮光層の底面積は、前記第2トランジスタの底面積よりも広い。   According to an embodiment, the display device further includes a substrate on which the first and second transistors are formed, and each of the plurality of pixel units is disposed between the second transistor and the substrate. The bottom area of the light shielding layer is larger than the bottom area of the second transistor.

ある実施形態によれば、前記遮光層の端部は、前記第2トランジスタの端部から所定の長さ広がった位置にあり、前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い。   According to an embodiment, the end of the light shielding layer is located at a position extending a predetermined length from the end of the second transistor, and the predetermined length is longer than the length of the polysilicon crystal grains. .

ある実施形態によれば、前記遮光層の端部は、前記第2トランジスタの端部から2μm以上広がった位置にある。   According to an embodiment, the end portion of the light shielding layer is at a position extending 2 μm or more from the end portion of the second transistor.

本発明の表示装置の製造方法は、ガラス基板の一方の面側の位置に遮光層を形成する工程と、前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、第1トランジスタのゲート電極を形成する工程と、前記アモルファスシリコン領域の前記ガラス基板とは反対側の位置に、第2トランジスタのゲート電極を形成する工程と、前記ポリシリコン領域および前記アモルファスシリコン領域にイオン注入を行って、前記第1および第2トランジスタそれぞれのソース領域およびドレイン領域を形成する工程とを包含することを特徴とする。   The display device manufacturing method of the present invention includes a step of forming a light shielding layer at a position on one surface side of a glass substrate, and a step of forming an amorphous silicon layer at a position on the opposite side of the light shielding layer from the glass substrate. Irradiating the amorphous silicon layer with light through the glass substrate to crystallize a part of the amorphous silicon layer, and a polysilicon region formed by the crystallization and the amorphous silicon region. A step of separating, a step of forming a gate electrode of the first transistor at a position opposite to the glass substrate of the polysilicon region, and a position of the amorphous silicon region opposite to the glass substrate. Forming a two-transistor gate electrode, and implanting ions into the polysilicon region and the amorphous silicon region; Characterized in that it comprises a step of forming a source region and a drain region of each of the first and second transistors.

本発明によれば、トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を備え、フォトセンサは、P型アモルファスシリコンとN型アモルファスシリコンとを備えている。これにより、トランジスタの性能を高く維持しつつフォトセンサの特性のバラツキが小さいタッチパネル一体型表示装置を提供することができる。   According to the present invention, the transistor includes a source region, a drain region, and a channel region formed of polysilicon, and the photosensor includes P-type amorphous silicon and N-type amorphous silicon. Accordingly, it is possible to provide a touch panel integrated display device in which variation in characteristics of the photosensor is small while maintaining high performance of the transistor.

また、本発明の製造方法では、ガラス基板側からアモルファスシリコン層に光を照射して、アモルファスシリコン層の一部を結晶化する。このとき、ガラス基板とフォトセンサ領域との間に設けられる遮光層によりレーザ光が遮光されるので、フォトセンサ領域はアモルファスシリコンのまま保たれる。このアモルファスシリコンからフォトセンサを形成することで、フォトセンサの特性のバラツキを小さくすることができる。また、トランジスタ領域は結晶化されてポリシリコンとなり、このポリシリコンからトランジスタを形成することで、良好なトランジスタ特性を得ることができる。また、遮光層をフォトセンサ領域のマスキング層として用いることで、別途マスキング層を形成する工程が不要となり、製造工程数を低減させることができる。   Moreover, in the manufacturing method of this invention, light is irradiated to an amorphous silicon layer from the glass substrate side, and a part of amorphous silicon layer is crystallized. At this time, since the laser light is shielded by the light shielding layer provided between the glass substrate and the photosensor region, the photosensor region is maintained as amorphous silicon. By forming the photosensor from this amorphous silicon, variation in characteristics of the photosensor can be reduced. Further, the transistor region is crystallized to become polysilicon, and by forming a transistor from this polysilicon, good transistor characteristics can be obtained. In addition, by using the light shielding layer as a masking layer in the photosensor region, a separate step of forming a masking layer becomes unnecessary, and the number of manufacturing steps can be reduced.

また、本発明のある実施形態によれば、遮光層の端部は、フォトセンサの端部から所定の長さ広がった位置にあり、その所定の長さは、ポリシリコンの結晶粒の長さよりも長い。例えば、遮光層の端部は、フォトセンサの端部から2μm以上広がった位置にある。これにより、遮光層の端部付近(すなわち、アモルファスシリコンとポリシリコンとの境界)で形成されたポリSi結晶粒がフォトセンサ領域側へずれ込んだとしても、フォトセンサ領域をアモルファスシリコンのまま保つことができる。   According to an embodiment of the present invention, the end portion of the light shielding layer is located at a position extending a predetermined length from the end portion of the photosensor, and the predetermined length is greater than the length of the crystal grains of polysilicon. Too long. For example, the end portion of the light shielding layer is located at a position extending 2 μm or more from the end portion of the photosensor. As a result, even if the poly-Si crystal grains formed near the edge of the light shielding layer (that is, the boundary between amorphous silicon and polysilicon) shift to the photo sensor region side, the photo sensor region remains amorphous silicon. Can do.

また、本発明によれば、第1トランジスタは第2トランジスタのON状態とOFF状態とを切り替え、第2トランジスタはON状態とOFF状態との切り替えに応じて有機発光ダイオードへ供給する電圧を変化させる有機EL表示装置において、第1トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、第2トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有する。これにより、第1トランジスタの性能を高く維持しつつ第2トランジスタの特性のバラツキが小さい有機EL表示装置を提供することができる。   Further, according to the present invention, the first transistor switches between the ON state and the OFF state of the second transistor, and the second transistor changes the voltage supplied to the organic light emitting diode according to the switching between the ON state and the OFF state. In the organic EL display device, the first transistor has a source region, a drain region, and a channel region formed of polysilicon, and the second transistor has a source region, a drain region, and a channel region formed of amorphous silicon. . Accordingly, it is possible to provide an organic EL display device in which the characteristics of the second transistor are small while maintaining the performance of the first transistor high.

以下、図面を参照して本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施形態1)
図1は、本発明の第1の実施形態による液晶表示装置100を示す図である。液晶表示装置100は、画像表示機能に加えてタッチパネルとしても機能するタッチパネル一体化表示装置である。
(Embodiment 1)
FIG. 1 is a diagram showing a liquid crystal display device 100 according to a first embodiment of the present invention. The liquid crystal display device 100 is a touch panel integrated display device that functions as a touch panel in addition to an image display function.

液晶表示装置100は、液晶表示パネル110と、光源120と、制御部131と、検出部132とを備える。制御部131は、液晶表示パネル110および光源120の動作を制御する。検出部132は、タッチパネルとして動作する時(座標検出動作時)に、表示面における接触物(ペンや指など)によって接触された位置を受光した光の強度に基づいて検出する。   The liquid crystal display device 100 includes a liquid crystal display panel 110, a light source 120, a control unit 131, and a detection unit 132. The control unit 131 controls operations of the liquid crystal display panel 110 and the light source 120. When the detection unit 132 operates as a touch panel (coordinate detection operation), the detection unit 132 detects a position touched by a contact object (such as a pen or a finger) on the display surface based on the intensity of received light.

図2に、液晶表示パネル110を示す。液晶表示パネル110は、複数の画素部150と、複数のゲートライン106と、複数のソースライン107と、複数の信号ライン108とを備える。ゲートライン106、ソースライン107および信号ライン108が格子状に基板(不図示)に設けられている。ソースライン107と信号ライン108とは互いに平行に交互に設けられている。ゲートライン106は、ソースライン107および信号ライン108に交差する方向に配列されている。ゲートライン106とソースライン107との交点毎に、画素部150が配置されている。   FIG. 2 shows the liquid crystal display panel 110. The liquid crystal display panel 110 includes a plurality of pixel portions 150, a plurality of gate lines 106, a plurality of source lines 107, and a plurality of signal lines 108. A gate line 106, a source line 107, and a signal line 108 are provided on a substrate (not shown) in a lattice shape. The source lines 107 and the signal lines 108 are alternately provided in parallel with each other. The gate lines 106 are arranged in a direction crossing the source line 107 and the signal line 108. A pixel portion 150 is disposed at each intersection of the gate line 106 and the source line 107.

各画素部150は、液晶セル160とフォトセンサ102とを備える。液晶セル160は、画像表示動作時には、光源120からの光の少なくとも一部を透過することにより画像を表示する。また、座標検出動作時にはその透過光により接触物を照らす役割を果たしている。フォトセンサ102は、例えばフォトダイオードであり、画素部内に入射する光(液晶セル160から出力された光が接触物に照射されて得られる反射光および外光)を受光する。   Each pixel unit 150 includes a liquid crystal cell 160 and a photosensor 102. The liquid crystal cell 160 displays an image by transmitting at least part of the light from the light source 120 during the image display operation. Also, during the coordinate detection operation, it plays the role of illuminating the contact object with the transmitted light. The photosensor 102 is, for example, a photodiode, and receives light incident on the pixel portion (reflected light and external light obtained by irradiating the contact object with light output from the liquid crystal cell 160).

液晶セル160は、スイッチング素子である薄膜トランジスタ(TFT)101と、画素容量105とを備える。ゲートライン106はTFT101のゲート電極に接続されており、ソースライン107はTFT101のソース電極に接続されている。画素容量105は、例えば液晶容量とそれに並列に設けられた補助容量(図示せず)とによって構成されている。液晶容量は、例えば、画素電極(図示せず)と、画素電極に対向する対向電極(図示せず)と、画素電極と対向電極との間の液晶層(図示せず)とによって構成されている。TFT101のドレイン電極は画素電極に接続されている。TFT101は、画素電極への電圧印加のON/OFFを切り替える。   The liquid crystal cell 160 includes a thin film transistor (TFT) 101 that is a switching element and a pixel capacitor 105. The gate line 106 is connected to the gate electrode of the TFT 101, and the source line 107 is connected to the source electrode of the TFT 101. The pixel capacitor 105 is composed of, for example, a liquid crystal capacitor and an auxiliary capacitor (not shown) provided in parallel therewith. The liquid crystal capacitor is constituted by, for example, a pixel electrode (not shown), a counter electrode (not shown) facing the pixel electrode, and a liquid crystal layer (not shown) between the pixel electrode and the counter electrode. Yes. The drain electrode of the TFT 101 is connected to the pixel electrode. The TFT 101 switches ON / OFF of voltage application to the pixel electrode.

フォトセンサ102は、ゲートライン106と信号ライン108との交点のそれぞれの近傍に配置されている。フォトセンサ102の一端にはゲートライン106が接続され、フォトセンサ102の他端には信号ライン108が接続されている。   The photo sensor 102 is disposed in the vicinity of each intersection of the gate line 106 and the signal line 108. A gate line 106 is connected to one end of the photosensor 102, and a signal line 108 is connected to the other end of the photosensor 102.

制御部131(図1)から、ゲートライン106とソースライン107とに画像情報に応じた電圧を印加するとTFT101がオン状態になり、画素電極に電圧が印加されることにより液晶表示パネル110に画像が表示される。また、ゲートライン106に所定の電圧を印加すると、フォトセンサ102に入射した光の強度に応じた大きさの電流が、フォトセンサ102を介してゲートライン106から信号ライン108に流れる。例えば、光の強度が高くなるほど電流の値も高くなる。その電流の値を検出することにより、フォトセンサ102が受光した光の強度を検出することができる。なお、選択されていない(すなわち、電圧が印加されていない)ゲートライン106に信号ライン108から電流が流れ込むのを防止するために、フォトセンサ102と信号ライン108との間にはダイオードが設けられ得る。   When a voltage corresponding to image information is applied to the gate line 106 and the source line 107 from the control unit 131 (FIG. 1), the TFT 101 is turned on, and an image is applied to the liquid crystal display panel 110 by applying a voltage to the pixel electrode. Is displayed. When a predetermined voltage is applied to the gate line 106, a current having a magnitude corresponding to the intensity of light incident on the photosensor 102 flows from the gate line 106 to the signal line 108 via the photosensor 102. For example, the current value increases as the light intensity increases. By detecting the current value, the intensity of the light received by the photosensor 102 can be detected. Note that a diode is provided between the photosensor 102 and the signal line 108 in order to prevent current from flowing from the signal line 108 to the unselected gate (that is, no voltage is applied). obtain.

図3Aは、TFT101およびフォトセンサ102の断面図である。また、図3Bは、TFT101およびフォトセンサ102の上面図である。液晶表示パネル110が備える一対の基板のうちの一方の基板111(アクティブマトリックス基板)にはベースコート層112が形成されており、そのベースコート層112上にTFT101とフォトセンサ102とが形成されている。   FIG. 3A is a cross-sectional view of the TFT 101 and the photosensor 102. FIG. 3B is a top view of the TFT 101 and the photosensor 102. A base coat layer 112 is formed on one substrate 111 (active matrix substrate) of a pair of substrates included in the liquid crystal display panel 110, and the TFT 101 and the photosensor 102 are formed on the base coat layer 112.

TFT101は、ソース領域171と、ドレイン領域172と、ゲート電極173と、チャネル領域174と、ソース領域171に接続されたソース電極175と、ドレイン領域172に接続されたドレイン電極176と、ゲート絶縁層177とを備える。ゲート電極173にはゲートライン106(図2)が接続されている。ソース電極175にはソースライン107が接続されている。ドレイン電極176は、透明な画素電極に接続されている。   The TFT 101 includes a source region 171, a drain region 172, a gate electrode 173, a channel region 174, a source electrode 175 connected to the source region 171, a drain electrode 176 connected to the drain region 172, and a gate insulating layer. 177. A gate line 106 (FIG. 2) is connected to the gate electrode 173. A source line 107 is connected to the source electrode 175. The drain electrode 176 is connected to a transparent pixel electrode.

フォトセンサ102は、P型アモルファスSi領域181と、N型アモルファスSi領域182と、電極183および184を備える。ガラス基板とアモルファスSi領域181および182との間には遮光層190が設けられている。遮光層190の底面積はフォトセンサ領域(アモルファスSi領域181および182)の底面積よりも広い。電極183は信号ライン108に接続され、電極184はゲートライン106に接続されている。   The photosensor 102 includes a P-type amorphous Si region 181, an N-type amorphous Si region 182, and electrodes 183 and 184. A light shielding layer 190 is provided between the glass substrate and the amorphous Si regions 181 and 182. The bottom area of the light shielding layer 190 is larger than the bottom area of the photosensor region (amorphous Si regions 181 and 182). The electrode 183 is connected to the signal line 108, and the electrode 184 is connected to the gate line 106.

ゲートライン106に電圧が印加されると、TFT101のゲート電極173に電圧が印加されて、チャネル領域174にキャリアが形成される。この状態で、ソースライン107に電圧が印加されると、ソースライン107からドレイン電極176に電流が流れて画素電極に電圧が印加される。電圧を印加するゲートライン106およびソースライン107を順次選択し、画像情報に応じた大きさの電圧を印加することによって、所望の液晶セル160が駆動されて画像が表示される。   When a voltage is applied to the gate line 106, a voltage is applied to the gate electrode 173 of the TFT 101, and carriers are formed in the channel region 174. In this state, when a voltage is applied to the source line 107, a current flows from the source line 107 to the drain electrode 176, and a voltage is applied to the pixel electrode. By sequentially selecting a gate line 106 and a source line 107 to which a voltage is applied and applying a voltage having a magnitude corresponding to image information, a desired liquid crystal cell 160 is driven to display an image.

また、ゲートライン106に電圧が印加されると、フォトセンサ102の電極184に電圧が印加される。この状態でフォトセンサ102に光が照射されると、フォトセンサ102を通ってゲートライン106から信号ライン108に電流が流れる。   Further, when a voltage is applied to the gate line 106, a voltage is applied to the electrode 184 of the photosensor 102. When light is irradiated to the photosensor 102 in this state, a current flows from the gate line 106 to the signal line 108 through the photosensor 102.

検出部132(図1)は、電圧が印加されているゲートライン106に接続されたフォトセンサ102のそれぞれに照射される光の強度を、各信号ライン108を流れる電流の値から検出する。制御部131(図1)は、各ゲートライン106に順次電圧を印加して、各画素部150のオン状態とオフ状態とを順次切り替え、同時に、検出部132(図1)は、各信号ライン108を流れる電流の値を順次検出する。表示面にペンや指などが接触されたときと、接触されていないときとを比較すると、その接触位置直下のフォトセンサ102が受光する光の強度が変化するので、検出部132は、その光の強度の変化から接触位置の座標を検出することができる。   The detection unit 132 (FIG. 1) detects the intensity of light applied to each of the photosensors 102 connected to the gate line 106 to which a voltage is applied, from the value of the current flowing through each signal line 108. The control unit 131 (FIG. 1) sequentially applies a voltage to each gate line 106 to sequentially switch between the on state and the off state of each pixel unit 150. At the same time, the detection unit 132 (FIG. 1) The value of the current flowing through 108 is sequentially detected. When comparing a case where a pen or a finger is brought into contact with the display surface with a case where no contact is made, the intensity of light received by the photosensor 102 immediately below the contact position changes. It is possible to detect the coordinates of the contact position from the change in intensity.

本実施形態のフォトセンサ102のP型アモルファスSi領域181およびN型アモルファスSi領域182は全てアモルファスSiのままであり、結晶粒界を有さない。これにより、フォトセンサの特性のバラツキを小さくすることができる。また、TFT101のソース領域171、ドレイン領域172、チャネル領域174は、電子の移動度が高いポリSiで形成されているので、良好なTFT特性を得ることができる。   The P-type amorphous Si region 181 and the N-type amorphous Si region 182 of the photosensor 102 of this embodiment are all amorphous Si and do not have crystal grain boundaries. Thereby, the variation in the characteristic of a photosensor can be made small. Further, since the source region 171, the drain region 172, and the channel region 174 of the TFT 101 are formed of poly-Si having high electron mobility, good TFT characteristics can be obtained.

次に、液晶表示装置100の製造方法を説明する。図4A〜図4Eは、液晶表示装置100の製造方法を示す図である。本発明の特徴を明確にするために、TFT101およびフォトセンサ102とその近傍部の製造方法に絞って説明する。また、この例ではフォトセンサ102はフォトダイオードである。   Next, a method for manufacturing the liquid crystal display device 100 will be described. 4A to 4E are views showing a method for manufacturing the liquid crystal display device 100. FIG. In order to clarify the features of the present invention, the manufacturing method of the TFT 101 and the photosensor 102 and the vicinity thereof will be described. In this example, the photosensor 102 is a photodiode.

図4Aを参照して、スパッタ法等を用いてモリブデン等をガラス基板111の一方の面上に堆積させ、パターニングして遮光層190を形成する。遮光層190の厚さは例えば約100nmである。   Referring to FIG. 4A, molybdenum or the like is deposited on one surface of glass substrate 111 using a sputtering method or the like, and patterned to form light shielding layer 190. The thickness of the light shielding layer 190 is, for example, about 100 nm.

その後プラズマCVD法により、酸化シリコンのベースコート層112およびアモルファスSi層201を形成する。ベースコート層112の厚さは例えば約300nm、アモルファスSi層201の厚さは例えば約50nmである。   Thereafter, a base coat layer 112 of silicon oxide and an amorphous Si layer 201 are formed by plasma CVD. The thickness of the base coat layer 112 is about 300 nm, for example, and the thickness of the amorphous Si layer 201 is about 50 nm, for example.

次に、図4Bを参照して、ガラス基板111裏面側からエキシマレーザ光を照射してアモルファスSi層201の結晶化を行う。すなわち、ガラス基板111のアモルファスSi層201が設けられた側とは反対の側から、ガラス基板111を介して、アモルファスSi層201にエキシマレーザ光を照射する。   Next, referring to FIG. 4B, the amorphous Si layer 201 is crystallized by irradiating excimer laser light from the back side of the glass substrate 111. That is, excimer laser light is irradiated to the amorphous Si layer 201 through the glass substrate 111 from the side opposite to the side on which the amorphous Si layer 201 is provided.

図5は、アモルファスSi層201の結晶化工程を示す上面図である。アモルファスSi層201のうちの遮光層190によってエキシマレーザ光が遮光されない領域(遮光層無領域)では、アモルファスSiは結晶化してポリSi領域202が形成される。ポリSi領域202は複数のポリSi結晶粒210を含んでおり、結晶粒同士の境界が結晶粒界211となる。   FIG. 5 is a top view showing the crystallization process of the amorphous Si layer 201. In the region where the excimer laser beam is not shielded by the light shielding layer 190 in the amorphous Si layer 201 (the region without the light shielding layer), the amorphous Si is crystallized to form a poly Si region 202. The poly-Si region 202 includes a plurality of poly-Si crystal grains 210, and a boundary between crystal grains becomes a crystal grain boundary 211.

遮光層190によってレーザ光が遮光される領域(遮光層有領域)では、エキシマレーザ光は遮光されてアモルファスSiに照射されないため、アモルファスSiのまま残る。   In the region where the laser light is shielded by the light shielding layer 190 (the region with the light shielding layer), the excimer laser light is shielded and is not irradiated to the amorphous Si, and therefore remains amorphous Si.

なお、遮光層有領域と遮光層無領域との界面(遮光層190端部に対応する位置)では、遮光層無領域で成長したポリSi結晶粒が遮光層有領域にずれ込む。このことから、遮光層有領域のうちの界面からポリSi結晶粒のサイズと同程度の長さ(約2μm)の領域ではポリSiが存在する。   Note that, at the interface between the region with the light shielding layer and the region without the light shielding layer (the position corresponding to the end of the light shielding layer 190), the poly-Si crystal grains grown in the region without the light shielding layer shift to the region with the light shielding layer. For this reason, poly-Si exists in a region having a length (about 2 μm) approximately the same as the size of the poly-Si crystal grains from the interface in the region having the light-shielding layer.

次に、図4Cを参照して、アモルファスSi層201およびポリSi領域202のパターニングを行って両者を分離する。ポリSi領域202の領域がTFT領域となり、アモルファスSi層201の領域がフォトダイオード領域となる。   Next, referring to FIG. 4C, the amorphous Si layer 201 and the poly-Si region 202 are patterned to separate them. The region of the poly Si region 202 becomes a TFT region, and the region of the amorphous Si layer 201 becomes a photodiode region.

ここで、図6Aを参照して、光源120(図1)の光からフォトダイオード102を遮光することを考えたときの、フォトダイオード領域と遮光層とのサイズの関係を説明する。   Here, with reference to FIG. 6A, the relationship between the size of the photodiode region and the light shielding layer when the photodiode 102 is shielded from the light of the light source 120 (FIG. 1) will be described.

酸化シリコンのベースコート層112の屈折率をn、厚さをd、臨界角をθ、光の入射角をθ0とし、フォトダイオード領域の端部を遮光層の端部よりx小さくするとした場合、
n×sinθ=1×sinθ0
n×sinθ=1×sin90°
sinθ=1/n
x=d×tanθ
となり、n=1.46、d=0.3μmのとき、xは約0.28μm以上あればよいことになる。
When the refractive index of the silicon oxide base coat layer 112 is n, the thickness is d, the critical angle is θ, the incident angle of light is θ 0, and the end of the photodiode region is x smaller than the end of the light shielding layer,
n × sin θ = 1 × sin θ 0
n × sin θ = 1 × sin 90 °
sin θ = 1 / n
x = d × tan θ
Therefore, when n = 1.46 and d = 0.3 μm, x should be about 0.28 μm or more.

本実施形態では、ポリSi結晶粒の遮光層有領域へのずれ込み(図5)を考慮して、遮光層有領域のうちの、界面からポリSi結晶粒のサイズと同程度の長さ(約2μm)の領域は除去し、フォトダイオード領域を全てアモルファスSiにする。このため、x>結晶粒サイズ(約2μm)になるようにxの値を設定する。   In the present embodiment, considering the shift of the poly-Si crystal grains to the region having the light-shielding layer (FIG. 5), the length (about about the same as the size of the poly-Si crystal grains from the interface in the region having the light-shielding layer. The region of 2 μm) is removed, and the photodiode region is entirely made of amorphous Si. For this reason, the value of x is set so that x> crystal grain size (about 2 μm).

また、図6Bに示すように、エキシマレーザ光がガラス基板111に斜め方向から入射することを考慮した場合は、フォトダイオード領域201の端部は遮光層190の端部よりy小さくする(y>x+(結晶粒サイズ))。   Further, as shown in FIG. 6B, when considering that the excimer laser light is incident on the glass substrate 111 from an oblique direction, the end portion of the photodiode region 201 is made smaller by y than the end portion of the light shielding layer 190 (y> x + (grain size)).

このように、遮光層190の端部は、フォトセンサ領域の端部から所定の長さ広がった位置にあり、その所定の長さは、ポリシリコンの結晶粒の長さよりも長くする。例えば、遮光層の端部が、フォトセンサの端部から2μm以上広がった位置になるようにする。これにより、遮光層190の端部に対応する位置で形成されたポリSi結晶粒がフォトセンサ領域側へずれ込んだとしても、フォトセンサ領域をアモルファスシリコンのまま保つことができる。   As described above, the end portion of the light shielding layer 190 is located at a position extending a predetermined length from the end portion of the photosensor region, and the predetermined length is longer than the length of the polysilicon crystal grains. For example, the end portion of the light shielding layer is positioned so as to extend by 2 μm or more from the end portion of the photosensor. Thereby, even if the poly-Si crystal grains formed at a position corresponding to the end of the light shielding layer 190 are shifted to the photo sensor region side, the photo sensor region can be kept as amorphous silicon.

アモルファスSi層201およびポリSi領域202のパターニングの後、図4Dに示すように、CVD法などを用いて酸化シリコンのゲート絶縁層177を形成する。ゲート絶縁層177の厚さは例えば約100nmである。   After patterning the amorphous Si layer 201 and the poly-Si region 202, a silicon oxide gate insulating layer 177 is formed using a CVD method or the like, as shown in FIG. 4D. The thickness of the gate insulating layer 177 is, for example, about 100 nm.

ゲート絶縁層177の形成後、スパッタ法などを用いてゲート電極173を形成してパターニングを行う。ゲート電極173の材料は例えばタンタル、タングステンである。   After forming the gate insulating layer 177, patterning is performed by forming the gate electrode 173 by using a sputtering method or the like. The material of the gate electrode 173 is, for example, tantalum or tungsten.

ゲート電極173の形成後、イオン注入および活性化アニール等を行い、TFT101(図3A)のソース領域171、ドレイン領域172、チャネル領域174と、フォトセンサ102のP型アモルファスSi領域181、N型アモルファスSi領域182を形成する。   After the formation of the gate electrode 173, ion implantation, activation annealing, and the like are performed, and the source region 171, the drain region 172, the channel region 174 of the TFT 101 (FIG. 3A), the P-type amorphous Si region 181 of the photosensor 102, the N-type amorphous Si region 182 is formed.

次に、図4Eを参照して、第1層間絶縁層204を酸化シリコンなどで形成する。その第1層間絶縁層204をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、電極175、176、183および184を形成する。   Next, referring to FIG. 4E, a first interlayer insulating layer 204 is formed of silicon oxide or the like. The first interlayer insulating layer 204 is patterned to form contact holes, and aluminum or the like is deposited in the contact holes to form electrodes 175, 176, 183, and 184.

次に、第2層間絶縁層205を酸化シリコンや有機絶縁材料などで形成する。その第2層間絶縁層205をパターニングしてコンタクトホールを形成し、コンタクトホールおよびその周辺領域にITO(酸化インジウムスズ)などを堆積させて、画素電極206を形成する。   Next, the second interlayer insulating layer 205 is formed of silicon oxide or an organic insulating material. The second interlayer insulating layer 205 is patterned to form a contact hole, and ITO (indium tin oxide) or the like is deposited on the contact hole and its peripheral region to form the pixel electrode 206.

フォトダイオード102のP型アモルファスSi領域181およびN型アモルファスSi領域182は全てアモルファスSiのままであり、結晶粒界を有さない。これにより、フォトダイオードの特性のバラツキを抑制することができる。   The P-type amorphous Si region 181 and the N-type amorphous Si region 182 of the photodiode 102 are all amorphous Si and do not have crystal grain boundaries. Thereby, the variation in the characteristic of a photodiode can be suppressed.

また、TFT101のソース領域171、ドレイン領域172、チャネル領域174は、電子の移動度が高いポリSiで形成されているので、TFT特性を高くすることができる。   Further, since the source region 171, the drain region 172, and the channel region 174 of the TFT 101 are formed of poly-Si having high electron mobility, TFT characteristics can be improved.

なお、液晶表示パネル110の駆動回路もガラス基板111上に形成する場合は、TFT101と同じポリSiのTFTを備えた駆動回路を構成してもよい。駆動回路のTFTは、TFT101と同じ製造工程で作製され得る。   In the case where the drive circuit of the liquid crystal display panel 110 is also formed on the glass substrate 111, a drive circuit including the same poly-Si TFT as the TFT 101 may be configured. The TFT of the driver circuit can be manufactured in the same manufacturing process as the TFT 101.

なお、上述の説明では、本発明の実施形態の表示装置として液晶表示装置を例示して説明したが、本発明は液晶表示装置に限定されず、例えば有機EL(ElectroLuminescence)表示装置にも適用される。以下、本発明の有機EL表示装置の実施形態を説明する。   In the above description, the liquid crystal display device is exemplified as the display device according to the embodiment of the present invention. However, the present invention is not limited to the liquid crystal display device, and may be applied to, for example, an organic EL (Electro Luminescence) display device. The Hereinafter, embodiments of the organic EL display device of the present invention will be described.

(実施形態2)
図7は、本発明の第2の実施形態による有機EL表示装置300を示す図である。有機EL表示装置300は表示領域301を有し、表示領域301に配列された複数の画素部350により画像を表示する。
(Embodiment 2)
FIG. 7 is a diagram showing an organic EL display device 300 according to the second embodiment of the present invention. The organic EL display device 300 includes a display area 301, and displays an image by a plurality of pixel units 350 arranged in the display area 301.

有機EL表示装置300は、複数の走査線306と、複数のデータ線307と、複数の電源線308とを備える。走査線306、データ線307および電源線308が格子状に基板(不図示)に設けられている。データ線307と電源線308とは互いに平行に交互に設けられている。走査線306は、データ線307および電源線308に交差する方向に配列されている。走査線306とデータ線307との交点毎に、画素部350が配置されている。   The organic EL display device 300 includes a plurality of scanning lines 306, a plurality of data lines 307, and a plurality of power supply lines 308. Scanning lines 306, data lines 307, and power supply lines 308 are provided on a substrate (not shown) in a grid pattern. Data lines 307 and power supply lines 308 are alternately provided in parallel to each other. The scanning lines 306 are arranged in a direction that intersects the data lines 307 and the power supply lines 308. A pixel portion 350 is disposed at each intersection of the scanning line 306 and the data line 307.

また、有機EL表示装置300は、走査線306に走査信号を出力する走査線駆動回路302と、データ線307にデータ信号を出力するデータ線駆動回路303と、電源線308に電源電圧Vpを印加するVp電源304とを備える。   Further, the organic EL display device 300 applies a power supply voltage Vp to the scanning line driving circuit 302 that outputs a scanning signal to the scanning line 306, a data line driving circuit 303 that outputs a data signal to the data line 307, and the power supply line 308. And a Vp power source 304.

次に、図8を参照して、画素部350を説明する。図8は、画素部350を示す図である。画素部350は、第1TFT311と、第2TFT312と、有機発光ダイオード(OLED:Organic Light−Emitting Diode)313と、キャパシタ314とを備える。   Next, the pixel unit 350 will be described with reference to FIG. FIG. 8 is a diagram showing the pixel portion 350. The pixel unit 350 includes a first TFT 311, a second TFT 312, an organic light emitting diode (OLED) 313, and a capacitor 314.

第1TFT311のゲート電極は走査線306に、ソース電極はデータ線307に、ドレイン電極は第2TFT312のゲート電極にそれぞれ接続されている。第2TFT312のソース電極は電源線308に、ドレイン電極は有機発光ダイオード313にそれぞれ接続されている。キャパシタ314は第2TFT312のゲート電極とソース電極とに接続されている。第1TFT311は第2TFT312のON状態とOFF状態とを切り替え、第2TFT312は、ON状態とOFF状態との切り替えに応じて、有機発光ダイオード313へ供給する電圧を変化させる。   The gate electrode of the first TFT 311 is connected to the scanning line 306, the source electrode is connected to the data line 307, and the drain electrode is connected to the gate electrode of the second TFT 312. The source electrode of the second TFT 312 is connected to the power supply line 308, and the drain electrode is connected to the organic light emitting diode 313. The capacitor 314 is connected to the gate electrode and the source electrode of the second TFT 312. The first TFT 311 switches between the ON state and the OFF state of the second TFT 312, and the second TFT 312 changes the voltage supplied to the organic light emitting diode 313 in accordance with the switching between the ON state and the OFF state.

走査線306に走査信号が出力されると、第1TFT311を介してデータ線307から第2TFT312のゲート電極にデータ信号が供給される。これにより、第2TFT312を介して電源線308から有機発光ダイオード313に電源電圧Vpが供給され、有機発光ダイオード313が発光することで画像が表示される。   When the scanning signal is output to the scanning line 306, the data signal is supplied from the data line 307 to the gate electrode of the second TFT 312 via the first TFT 311. Accordingly, the power supply voltage Vp is supplied from the power supply line 308 to the organic light emitting diode 313 via the second TFT 312, and the organic light emitting diode 313 emits light to display an image.

ここで、有機EL表示装置300が備える複数の第2TFT312の間でON電流にバラツキが生じると、有機発光ダイオード313の輝度にバラツキが生じ、ムラとして視認されることになる。このことから、第2TFT312のON電流のバラツキを抑制することは重要である。本実施形態の有機EL表示装置300では、第2TFT312をアモルファスSiで形成することにより、第2TFT312のON電流のバラツキを抑制し、ムラを抑制することができる。   Here, when the ON current varies among the plurality of second TFTs 312 included in the organic EL display device 300, the luminance of the organic light emitting diode 313 varies, which is visually recognized as unevenness. For this reason, it is important to suppress variations in the ON current of the second TFT 312. In the organic EL display device 300 of the present embodiment, by forming the second TFT 312 with amorphous Si, it is possible to suppress variations in the ON current of the second TFT 312 and to suppress unevenness.

図9Aは画素部350の断面図であり、図9Bは画素部350の上面図である。画素部350の各構成要素は基板111上に形成されている。第1TFT311を形成する半導体層は、ポリSiで形成される。一方、第2TFT312を形成する半導体層は、アモルファスSiで形成され、半導体層の下側に遮光層190が配置されている。遮光層190の底面積は、第2TFT312のアモルファスSi領域の底面積よりも広い。   FIG. 9A is a cross-sectional view of the pixel portion 350, and FIG. 9B is a top view of the pixel portion 350. Each component of the pixel portion 350 is formed on the substrate 111. The semiconductor layer forming the first TFT 311 is made of poly-Si. On the other hand, the semiconductor layer forming the second TFT 312 is formed of amorphous Si, and the light shielding layer 190 is disposed below the semiconductor layer. The bottom area of the light shielding layer 190 is larger than the bottom area of the amorphous Si region of the second TFT 312.

第1TFT311は、ソース領域171と、ドレイン領域172と、ゲート電極173と、チャネル領域174と、ソース領域171に接続されたソース電極175と、ドレイン領域172に接続されたドレイン電極176とを備える。ゲート電極173は走査線306に接続され、ソース電極175はデータ線307に接続されている。   The first TFT 311 includes a source region 171, a drain region 172, a gate electrode 173, a channel region 174, a source electrode 175 connected to the source region 171, and a drain electrode 176 connected to the drain region 172. The gate electrode 173 is connected to the scanning line 306, and the source electrode 175 is connected to the data line 307.

第2TFT312は、ソース領域191と、ドレイン領域192と、ゲート電極193と、チャネル領域194と、ソース領域191に接続されたソース電極195と、ドレイン領域192に接続されたドレイン電極196とを備える。   The second TFT 312 includes a source region 191, a drain region 192, a gate electrode 193, a channel region 194, a source electrode 195 connected to the source region 191, and a drain electrode 196 connected to the drain region 192.

有機発光ダイオード313は、画素電極361と、エッジカバー362と、正孔注入層363と、正孔輸送層364と、発光層365と、電子輸送層366と、電子注入層367と、陰極368とを備えている。第2TFT312のドレイン電極196は、画素電極361に接続されている。   The organic light emitting diode 313 includes a pixel electrode 361, an edge cover 362, a hole injection layer 363, a hole transport layer 364, a light emitting layer 365, an electron transport layer 366, an electron injection layer 367, and a cathode 368. It has. The drain electrode 196 of the second TFT 312 is connected to the pixel electrode 361.

第2TFT312のソース領域191、ドレイン領域192およびチャネル領域194は全てアモルファスSiであり、結晶粒界を有さない。これにより、第2TFT312の特性のバラツキを小さくすることができる。また、第1TFT311のソース領域171、ドレイン領域172およびチャネル領域174は、電子の移動度が高いポリSiで形成されているので、良好なTFT特性を得ることができる。   The source region 191, drain region 192, and channel region 194 of the second TFT 312 are all amorphous Si and have no crystal grain boundaries. Thereby, the variation in the characteristics of the second TFT 312 can be reduced. In addition, since the source region 171, the drain region 172, and the channel region 174 of the first TFT 311 are formed of poly-Si having high electron mobility, good TFT characteristics can be obtained.

次に、有機EL表示装置300の製造方法を説明する。図10A〜図10Eは、有機EL表示装置300の製造方法を示す図である。本発明の特徴を明確にするために、第1TFT311および第2TFT312とその近傍部の製造方法に絞って説明する。また、この例では第2TFT312はPchTFTである。   Next, a method for manufacturing the organic EL display device 300 will be described. 10A to 10E are diagrams illustrating a method for manufacturing the organic EL display device 300. In order to clarify the characteristics of the present invention, the description will focus on the manufacturing method of the first TFT 311 and the second TFT 312 and the vicinity thereof. In this example, the second TFT 312 is a Pch TFT.

図10Aを参照して、スパッタ法等を用いてモリブデン等をガラス基板111の一方の面上に堆積させ、パターニングして遮光層190を形成する。遮光層190の厚さは例えば約100nmである。   Referring to FIG. 10A, molybdenum or the like is deposited on one surface of glass substrate 111 using a sputtering method or the like, and patterned to form light shielding layer 190. The thickness of the light shielding layer 190 is, for example, about 100 nm.

その後プラズマCVD法により、酸化シリコンのベースコート層112およびアモルファスSi層201を形成する。ベースコート層112の厚さは例えば約300nm、アモルファスSi層201の厚さは例えば約50nmである。   Thereafter, a base coat layer 112 of silicon oxide and an amorphous Si layer 201 are formed by plasma CVD. The thickness of the base coat layer 112 is about 300 nm, for example, and the thickness of the amorphous Si layer 201 is about 50 nm, for example.

次に、図10Bを参照して、ガラス基板111裏面側からエキシマレーザ光を照射してアモルファスSi層201の結晶化を行う。すなわち、ガラス基板111のアモルファスSi層201が設けられた側とは反対の側から、ガラス基板111を介して、アモルファスSi層201にエキシマレーザ光を照射する。   Next, referring to FIG. 10B, the amorphous Si layer 201 is crystallized by irradiating excimer laser light from the back side of the glass substrate 111. That is, excimer laser light is irradiated to the amorphous Si layer 201 through the glass substrate 111 from the side opposite to the side on which the amorphous Si layer 201 is provided.

図5を参照して説明したように、アモルファスSi層201のうちの遮光層190によってエキシマレーザ光が遮光されない領域(遮光層無領域)では、アモルファスSiは結晶化してポリSi領域202が形成される。ポリSi領域202は複数のポリSi結晶粒210を含んでおり、結晶粒同士の境界が結晶粒界211となる。   As described with reference to FIG. 5, in the region of the amorphous Si layer 201 where the excimer laser light is not shielded by the light shielding layer 190 (the region without the light shielding layer), the amorphous Si is crystallized to form the poly Si region 202. The The poly-Si region 202 includes a plurality of poly-Si crystal grains 210, and a boundary between crystal grains becomes a crystal grain boundary 211.

遮光層190によってレーザ光が遮光される領域(遮光層有領域)では、エキシマレーザ光は遮光されてアモルファスSiに照射されないため、アモルファスSiのまま残る。   In the region where the laser light is shielded by the light shielding layer 190 (the region with the light shielding layer), the excimer laser light is shielded and is not irradiated to the amorphous Si, and therefore remains amorphous Si.

なお、遮光層有領域と遮光層無領域との界面(遮光層190端部に対応する位置)では、遮光層無領域で成長したポリSi結晶粒が遮光層有領域にずれ込む。このことから、遮光層有領域のうちの界面からポリSi結晶粒のサイズと同程度の長さ(約2μm)の領域ではポリSiが存在する。   Note that, at the interface between the region with the light shielding layer and the region without the light shielding layer (the position corresponding to the end of the light shielding layer 190), the poly-Si crystal grains grown in the region without the light shielding layer shift to the region with the light shielding layer. For this reason, poly-Si exists in a region having a length (about 2 μm) approximately the same as the size of the poly-Si crystal grains from the interface in the region having the light shielding layer.

次に、図10Cを参照して、アモルファスSi層201およびポリSi領域202のパターニングを行って両者を分離する。ポリSi領域202の領域が第1TFT311領域となり、アモルファスSi層201の領域が第2TFT312領域となる。   Next, referring to FIG. 10C, the amorphous Si layer 201 and the poly-Si region 202 are patterned to separate them. The region of the poly-Si region 202 becomes the first TFT 311 region, and the region of the amorphous Si layer 201 becomes the second TFT 312 region.

図6Aおよび図6Bを参照して説明したように、遮光層190の端部が、第2TFT312の端部から2μm以上広がった位置になるようにする。これにより、遮光層190の端部に対応する位置で形成されたポリSi結晶粒が第2TFT312領域側へずれ込んだとしても、第2TFT312領域をアモルファスシリコンのまま保つことができる。   As described with reference to FIGS. 6A and 6B, the end portion of the light shielding layer 190 is positioned so as to extend by 2 μm or more from the end portion of the second TFT 312. Thereby, even if the poly-Si crystal grains formed at the position corresponding to the end portion of the light shielding layer 190 are shifted to the second TFT 312 region side, the second TFT 312 region can be maintained as amorphous silicon.

アモルファスSi層201およびポリSi領域202のパターニングの後、図10Dに示すように、CVD法などを用いて酸化シリコンのゲート絶縁層177を形成する。ゲート絶縁層177の厚さは例えば約100nmである。   After patterning the amorphous Si layer 201 and the poly-Si region 202, a silicon oxide gate insulating layer 177 is formed using a CVD method or the like, as shown in FIG. 10D. The thickness of the gate insulating layer 177 is, for example, about 100 nm.

ゲート絶縁層177の形成後、スパッタ法などを用いてゲート電極173および193を形成してパターニングを行う。ゲート電極173および193の材料は例えばタンタル、タングステンである。   After the gate insulating layer 177 is formed, gate electrodes 173 and 193 are formed using a sputtering method or the like to perform patterning. The material of the gate electrodes 173 and 193 is, for example, tantalum or tungsten.

ゲート電極173の形成後、イオン注入および活性化アニール等を行い、第1TFT311(図9A)のソース領域171、ドレイン領域172、チャネル領域174と、第2TFT312(図9A)のソース領域191、ドレイン領域192、チャネル領域194とを形成する。   After forming the gate electrode 173, ion implantation, activation annealing, and the like are performed, and the source region 171, the drain region 172, the channel region 174, and the source region 191 and the drain region of the second TFT 312 (FIG. 9A) of the first TFT 311 (FIG. 9A). 192 and a channel region 194 are formed.

次に、ゲート絶縁層177をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、ドレイン電極176を形成する。   Next, the gate insulating layer 177 is patterned to form a contact hole, and aluminum or the like is deposited in the contact hole to form the drain electrode 176.

次に、図10Eを参照して、第1層間絶縁層204を酸化シリコンなどで形成する。その第1層間絶縁層204をパターニングしてコンタクトホールを形成し、コンタクトホールにアルミニウムなどを堆積させて、ソース電極175および195とドレイン電極196を形成する。   Next, referring to FIG. 10E, a first interlayer insulating layer 204 is formed of silicon oxide or the like. The first interlayer insulating layer 204 is patterned to form contact holes, and aluminum or the like is deposited in the contact holes to form source electrodes 175 and 195 and a drain electrode 196.

次に、第2層間絶縁層205を酸化シリコンや有機絶縁材料などで形成する。その第2層間絶縁層205をパターニングしてコンタクトホールを形成し、コンタクトホールおよびその周辺領域にITO(酸化インジウムスズ)などを堆積させて、画素電極361を形成する。   Next, the second interlayer insulating layer 205 is formed of silicon oxide or an organic insulating material. The second interlayer insulating layer 205 is patterned to form a contact hole, and ITO (indium tin oxide) or the like is deposited on the contact hole and its peripheral region to form a pixel electrode 361.

次に、図10Fを参照して、画素電極361のパターンエッジにエッジカバー362を形成する。エッジカバー362は、フェノール系樹脂やポリイミド系樹脂やノボラック系樹脂やアクリル系樹脂の何れかを少なくとも含むフォトレジストを公知のフォトプロセスでパターン形成する。   Next, referring to FIG. 10F, an edge cover 362 is formed on the pattern edge of the pixel electrode 361. The edge cover 362 forms a pattern of a photoresist including at least one of a phenol resin, a polyimide resin, a novolac resin, and an acrylic resin by a known photo process.

さらに、正孔注入層363兼正孔輸送層364としてNPB(N,N−di(naphthalene−1−yl)−N,N−diphenyl−benzidene)を膜厚30nm、発光層365を30nm、電子輸送層366兼電子注入層367としてAlq3(アルミニウムキノリノール錯体(aluminato−tris−8−hydroxyquinolate))、半透明陰極368としてマグネシウム銀合金を膜厚5nmで、連続して蒸着法により形成する。発光層365は、赤(R)、緑(G)、青(B)のそれぞれに対応した蒸着マスクを用いた塗分け法により形成する。   Further, as the hole injection layer 363 and hole transport layer 364, NPB (N, N-di (naphthalene-1-yl) -N, N-diphenyl-benzidine) is 30 nm thick, the light emitting layer 365 is 30 nm, and the electron transport layer is As the 366-cum-electron injection layer 367, Alq3 (aluminum quinolinol complex (aluminato-tris-8-hydroxyquinolate)) and a magnesium-silver alloy as the translucent cathode 368 are continuously formed by a vapor deposition method with a film thickness of 5 nm. The light emitting layer 365 is formed by a coating method using vapor deposition masks corresponding to red (R), green (G), and blue (B).

その後、エポキシ樹脂を用いてシールガラスで封止し、アクティブマトリックス有機EL表示装置300が完成する。   Then, it seals with sealing glass using an epoxy resin, and the active matrix organic electroluminescent display apparatus 300 is completed.

第2TFT312のソース領域191、ドレイン領域192およびチャネル領域194は全てアモルファスSiであり、結晶粒界を有さない。これにより、第2TFT312の特性のバラツキを小さくすることができる。また、第1TFT311のソース領域171、ドレイン領域172およびチャネル領域174は、電子の移動度が高いポリSiで形成されているので、TFT特性を高くすることができる。   The source region 191, drain region 192, and channel region 194 of the second TFT 312 are all amorphous Si and have no crystal grain boundaries. Thereby, the variation in the characteristics of the second TFT 312 can be reduced. In addition, since the source region 171, the drain region 172, and the channel region 174 of the first TFT 311 are formed of poly-Si having high electron mobility, TFT characteristics can be improved.

なお、有機EL表示装置300の駆動回路もガラス基板111上に形成する場合は、第1TFT311と同じポリSiのTFTを備えた駆動回路を構成してもよい。駆動回路のTFTは、第1TFT311と同じ製造工程で作製され得る。   When the drive circuit of the organic EL display device 300 is also formed on the glass substrate 111, a drive circuit including the same poly-Si TFT as the first TFT 311 may be configured. The TFT of the drive circuit can be manufactured in the same manufacturing process as the first TFT 311.

本発明は、TFTを備える表示装置およびタッチパネルの技術分野において特に有用である。   The present invention is particularly useful in the technical field of display devices and touch panels including TFTs.

本発明の実施形態による液晶表示装置を示す図である。It is a figure which shows the liquid crystal display device by embodiment of this invention. 本発明の実施形態による液晶表示パネルを示す図である。It is a figure which shows the liquid crystal display panel by embodiment of this invention. 本発明の実施形態によるTFTおよびフォトセンサを示す図である。It is a figure which shows TFT and photosensor by embodiment of this invention. 本発明の実施形態によるTFTおよびフォトセンサを示す図である。It is a figure which shows TFT and photosensor by embodiment of this invention. 本発明の実施形態による液晶表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the liquid crystal display device by embodiment of this invention. 本発明の実施形態による液晶表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the liquid crystal display device by embodiment of this invention. 本発明の実施形態による液晶表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the liquid crystal display device by embodiment of this invention. 本発明の実施形態による液晶表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the liquid crystal display device by embodiment of this invention. 本発明の実施形態による液晶表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the liquid crystal display device by embodiment of this invention. 本発明の実施形態によるアモルファスSi層の結晶化工程を示す図である。It is a figure which shows the crystallization process of the amorphous Si layer by embodiment of this invention. 本発明の実施形態によるフォトダイオード領域と遮光層とのサイズの関係を示す図である。It is a figure which shows the relationship of the size of the photodiode area | region and light shielding layer by embodiment of this invention. 本発明の実施形態によるフォトダイオード領域と遮光層とのサイズの関係を示す図である。It is a figure which shows the relationship of the size of the photodiode area | region and light shielding layer by embodiment of this invention. 本発明の実施形態による有機EL表示装置を示す図である。It is a figure which shows the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の画素部を示す図である。It is a figure which shows the pixel part of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の画素部を示す図である。It is a figure which shows the pixel part of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の画素部を示す図である。It is a figure which shows the pixel part of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. 本発明の実施形態による有機EL表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the organic electroluminescent display apparatus by embodiment of this invention. タッチパネル一体型表示装置を示す図である。It is a figure which shows a touchscreen integrated display device.

符号の説明Explanation of symbols

100 液晶表示装置
110 液晶表示パネル
101 TFT
102 フォトセンサ
111 基板
112 ベースコート層
120 光源
131 制御部
132 検出部
171 ソース領域
172 ドレイン領域
173 ゲート電極
174 チャネル領域
177 ゲート絶縁層
181 P型アモルファスSi領域
182 N型アモルファスSi領域
190 遮光層
206 画素電極
100 Liquid crystal display device 110 Liquid crystal display panel 101 TFT
102 Photosensor 111 Substrate 112 Basecoat layer 120 Light source 131 Control unit 132 Detection unit 171 Source region 172 Drain region 173 Gate electrode 174 Channel region 177 Gate insulating layer 181 P-type amorphous Si region 182 N-type amorphous Si region 190 Light-shielding layer 206 Pixel electrode

Claims (10)

複数の画素部を備えた表示装置であって、
前記複数の画素部のそれぞれは、
画素電極と、
前記画素電極への電圧印加のON/OFFを切り替えるトランジスタと、
前記画素部内へ入射する光を受光するフォトセンサと
を備え、
前記トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、
前記フォトセンサは、P型アモルファスシリコン領域とN型アモルファスシリコン領域とを有する、表示装置。
A display device including a plurality of pixel portions,
Each of the plurality of pixel portions is
A pixel electrode;
A transistor for switching ON / OFF of voltage application to the pixel electrode;
A photosensor that receives light incident on the pixel portion;
The transistor has a source region, a drain region and a channel region formed of polysilicon,
The photosensor has a P-type amorphous silicon region and an N-type amorphous silicon region.
前記表示装置は、光を出射する光源をさらに備え、
前記複数の画素部のそれぞれは、
前記フォトセンサと前記光源との間に配置された遮光層をさらに有し、
前記遮光層の底面積は、前記フォトセンサの底面積よりも広い、請求項1に記載の表示装置。
The display device further includes a light source that emits light,
Each of the plurality of pixel portions is
A light shielding layer disposed between the photosensor and the light source;
The display device according to claim 1, wherein a bottom area of the light shielding layer is larger than a bottom area of the photosensor.
前記遮光層の端部は、前記フォトセンサの端部から所定の長さ広がった位置にあり、
前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い、請求項2に記載の表示装置。
The end of the light shielding layer is at a position extending a predetermined length from the end of the photosensor,
The display device according to claim 2, wherein the predetermined length is longer than a length of polysilicon crystal grains.
前記遮光層の端部は、前記フォトセンサの端部から2μm以上広がった位置にある、請求項2に記載の表示装置。   3. The display device according to claim 2, wherein an end portion of the light shielding layer is located at a position extending from the end portion of the photosensor by 2 μm or more. ガラス基板の一方の面側の位置に遮光層を形成する工程と、
前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、
前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、
結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、
前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、トランジスタのゲート電極を形成する工程と、
前記ポリシリコン領域にイオン注入を行って、前記トランジスタのソース領域およびドレイン領域を形成する工程と、
前記アモルファスシリコン領域にイオン注入を行って、P型アモルファスシリコン領域とN型アモルファスシリコン領域とを備えるフォトセンサを形成する工程と
を包含する、表示装置の製造方法。
Forming a light shielding layer at a position on one side of the glass substrate;
Forming an amorphous silicon layer at a position opposite to the glass substrate of the light shielding layer;
Irradiating the amorphous silicon layer with light through the glass substrate to crystallize a part of the amorphous silicon layer;
Separating the polysilicon region formed by crystallization from the amorphous silicon region;
Forming a gate electrode of a transistor at a position on the opposite side of the polysilicon region from the glass substrate;
Performing ion implantation into the polysilicon region to form a source region and a drain region of the transistor;
Forming a photosensor including a P-type amorphous silicon region and an N-type amorphous silicon region by performing ion implantation on the amorphous silicon region.
複数の画素部を備えた表示装置であって、
前記複数の画素部のそれぞれは、第1および第2トランジスタと有機発光ダイオードとを備え、
前記第1トランジスタは、前記第2トランジスタのON状態とOFF状態とを切り替え、
前記第2トランジスタは、ON状態とOFF状態との切り替えに応じて前記有機発光ダイオードへ供給する電圧を変化させ、
前記第1トランジスタは、ポリシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有し、
前記第2トランジスタは、アモルファスシリコンで形成されたソース領域、ドレイン領域およびチャネル領域を有する、表示装置。
A display device including a plurality of pixel portions,
Each of the plurality of pixel units includes first and second transistors and an organic light emitting diode,
The first transistor switches between the ON state and the OFF state of the second transistor,
The second transistor changes a voltage supplied to the organic light emitting diode according to switching between an ON state and an OFF state,
The first transistor has a source region, a drain region and a channel region formed of polysilicon,
The second transistor has a source region, a drain region, and a channel region formed of amorphous silicon.
前記表示装置は、前記第1および第2トランジスタが形成された基板をさらに備え、
前記複数の画素部のそれぞれは、前記第2トランジスタと前記基板との間に配置された遮光層をさらに有し、
前記遮光層の底面積は、前記第2トランジスタの底面積よりも広い、請求項6に記載の表示装置。
The display device further includes a substrate on which the first and second transistors are formed,
Each of the plurality of pixel portions further includes a light shielding layer disposed between the second transistor and the substrate,
The display device according to claim 6, wherein a bottom area of the light shielding layer is larger than a bottom area of the second transistor.
前記遮光層の端部は、前記第2トランジスタの端部から所定の長さ広がった位置にあり、
前記所定の長さは、ポリシリコンの結晶粒の長さよりも長い、請求項7に記載の表示装置。
The end of the light shielding layer is at a position extending a predetermined length from the end of the second transistor,
The display device according to claim 7, wherein the predetermined length is longer than a length of polysilicon crystal grains.
前記遮光層の端部は、前記第2トランジスタの端部から2μm以上広がった位置にある、請求項7に記載の表示装置。   8. The display device according to claim 7, wherein an end portion of the light shielding layer is located at a position extending by 2 μm or more from an end portion of the second transistor. ガラス基板の一方の面側の位置に遮光層を形成する工程と、
前記遮光層の前記ガラス基板とは反対側の位置にアモルファスシリコン層を形成する工程と、
前記ガラス基板を介して前記アモルファスシリコン層に光を照射して、前記アモルファスシリコン層の一部を結晶化する工程と、
結晶化により形成されたポリシリコンの領域と前記アモルファスシリコンの領域とを分離する工程と、
前記ポリシリコン領域の前記ガラス基板とは反対側の位置に、第1トランジスタのゲート電極を形成する工程と、
前記アモルファスシリコン領域の前記ガラス基板とは反対側の位置に、第2トランジスタのゲート電極を形成する工程と、
前記ポリシリコン領域および前記アモルファスシリコン領域にイオン注入を行って、前記第1および第2トランジスタそれぞれのソース領域およびドレイン領域を形成する工程と
を包含する、表示装置の製造方法。
Forming a light shielding layer at a position on one side of the glass substrate;
Forming an amorphous silicon layer at a position opposite to the glass substrate of the light shielding layer;
Irradiating the amorphous silicon layer with light through the glass substrate to crystallize a part of the amorphous silicon layer;
Separating the polysilicon region formed by crystallization from the amorphous silicon region;
Forming a gate electrode of a first transistor at a position on the opposite side of the polysilicon region from the glass substrate;
Forming a gate electrode of a second transistor at a position opposite to the glass substrate in the amorphous silicon region;
Forming a source region and a drain region of each of the first and second transistors by implanting ions into the polysilicon region and the amorphous silicon region.
JP2007302044A 2007-11-21 2007-11-21 Display device and manufacturing method thereof Pending JP2009128520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302044A JP2009128520A (en) 2007-11-21 2007-11-21 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302044A JP2009128520A (en) 2007-11-21 2007-11-21 Display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009128520A true JP2009128520A (en) 2009-06-11

Family

ID=40819524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302044A Pending JP2009128520A (en) 2007-11-21 2007-11-21 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009128520A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001874A1 (en) * 2009-06-30 2011-01-06 シャープ株式会社 Sensor circuit and display device
KR101113421B1 (en) * 2009-11-23 2012-03-13 삼성모바일디스플레이주식회사 Liquid crystal display
WO2012066972A1 (en) * 2010-11-19 2012-05-24 京セラ株式会社 Electronic appliance and mobile terminal provided with same
WO2012070378A1 (en) * 2010-11-26 2012-05-31 京セラ株式会社 Electronic apparatus and portable terminal provided with same
US9261998B2 (en) 2010-03-08 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
CN106200183A (en) * 2016-09-27 2016-12-07 昆山龙腾光电有限公司 Thin-film transistor array base-plate and manufacture method and display panels
US9893135B2 (en) 2014-10-08 2018-02-13 Samsung Display Co., Ltd. Organic light emitting diode display
JP2020528562A (en) * 2017-07-10 2020-09-24 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array substrate and its manufacturing method, display device
CN113711376A (en) * 2019-04-17 2021-11-26 株式会社日本显示器 Detection device
WO2023245539A1 (en) * 2022-06-23 2023-12-28 京东方科技集团股份有限公司 Display substrate, display panel, and display apparatus

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658957B2 (en) 2009-06-30 2014-02-25 Sharp Kabushiki Kaisha Sensor circuit and display apparatus
WO2011001874A1 (en) * 2009-06-30 2011-01-06 シャープ株式会社 Sensor circuit and display device
KR101113421B1 (en) * 2009-11-23 2012-03-13 삼성모바일디스플레이주식회사 Liquid crystal display
US9261998B2 (en) 2010-03-08 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
US8878804B2 (en) 2010-11-19 2014-11-04 Kyocera Corporation Touch panel vibrator with reduced visibility
WO2012066972A1 (en) * 2010-11-19 2012-05-24 京セラ株式会社 Electronic appliance and mobile terminal provided with same
CN102859472A (en) * 2010-11-19 2013-01-02 京瓷株式会社 Electronic appliance and mobile terminal provided with same
CN102859472B (en) * 2010-11-19 2016-06-08 京瓷株式会社 Electronic equipment and possess the portable terminal of this electronic equipment
KR101363947B1 (en) 2010-11-19 2014-02-18 쿄세라 코포레이션 Electronic appliance and mobile terminal provided with same
JP4987176B2 (en) * 2010-11-19 2012-07-25 京セラ株式会社 Electronic device and portable terminal equipped with the same
CN102870074B (en) * 2010-11-26 2016-04-06 京瓷株式会社 Electronic equipment and possess the portable terminal device of this electronic equipment
US8878805B2 (en) 2010-11-26 2014-11-04 Kyocera Corporation Touch panel vibrator with reduced reflectance
WO2012070378A1 (en) * 2010-11-26 2012-05-31 京セラ株式会社 Electronic apparatus and portable terminal provided with same
JP4987175B1 (en) * 2010-11-26 2012-07-25 京セラ株式会社 Electronic device and portable terminal equipped with the same
CN102870074A (en) * 2010-11-26 2013-01-09 京瓷株式会社 Electronic apparatus and portable terminal provided with same
US9893135B2 (en) 2014-10-08 2018-02-13 Samsung Display Co., Ltd. Organic light emitting diode display
CN106200183A (en) * 2016-09-27 2016-12-07 昆山龙腾光电有限公司 Thin-film transistor array base-plate and manufacture method and display panels
CN106200183B (en) * 2016-09-27 2019-06-11 昆山龙腾光电有限公司 Thin film transistor array substrate and manufacturing method and liquid crystal display panel
JP2020528562A (en) * 2017-07-10 2020-09-24 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Array substrate and its manufacturing method, display device
US11271016B2 (en) 2017-07-10 2022-03-08 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, display apparatus
JP7069021B2 (en) 2017-07-10 2022-05-17 京東方科技集團股▲ふん▼有限公司 Array board and its manufacturing method, display device
CN113711376A (en) * 2019-04-17 2021-11-26 株式会社日本显示器 Detection device
WO2023245539A1 (en) * 2022-06-23 2023-12-28 京东方科技集团股份有限公司 Display substrate, display panel, and display apparatus

Similar Documents

Publication Publication Date Title
US11093064B2 (en) Touch panel display
US10671200B2 (en) Display device and method of manufacturing the same
JP2009128520A (en) Display device and manufacturing method thereof
EP2216840B1 (en) Organic light emitting diode display
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
CN103066212B (en) Organic light-emitting display device and manufacture method thereof
JP7011149B2 (en) Display device and its manufacturing method
JP6154660B2 (en) Touch panel
CN101447459B (en) Display panel and manufacturing method of display panel
JP2015038606A (en) Information processing device
KR20050052487A (en) Organic electroluminescence display and manufacturing method
JP2007266600A (en) Organic electroluminescent element and method for manufacturing the same
US20090206421A1 (en) Organic light emitting display and manufacturing method thereof
KR20120063928A (en) Micro crystalline silicon thin film transistor, display device and manufacturing method of the same
JP2005250454A (en) Display with optical sensor and manufacturing method thereof
JP2007264631A (en) Electroluminescence element and its manufacturing method
US11716878B2 (en) Display panel and method of manufacturing the same
US9412846B2 (en) Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same
KR20140084603A (en) Dual sided emission type Organic electro luminescent device
KR20050065304A (en) Optical sensor and display
WO2019187139A1 (en) Display device
CN102315245A (en) Transistor configurations body and light-emitting device
KR20140083150A (en) Organic electro luminescent device and method of fabricating the same
US7671530B2 (en) Organic electroluminescence display device and method of fabricating the same
KR100482328B1 (en) Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same