[go: up one dir, main page]

JP2009117530A - Electronic circuit module and method for manufacturing electronic circuit module - Google Patents

Electronic circuit module and method for manufacturing electronic circuit module Download PDF

Info

Publication number
JP2009117530A
JP2009117530A JP2007287483A JP2007287483A JP2009117530A JP 2009117530 A JP2009117530 A JP 2009117530A JP 2007287483 A JP2007287483 A JP 2007287483A JP 2007287483 A JP2007287483 A JP 2007287483A JP 2009117530 A JP2009117530 A JP 2009117530A
Authority
JP
Japan
Prior art keywords
solder
electronic circuit
electrode
wiring patterns
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007287483A
Other languages
Japanese (ja)
Inventor
Kazuyuki Arai
和之 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007287483A priority Critical patent/JP2009117530A/en
Publication of JP2009117530A publication Critical patent/JP2009117530A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/072
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】高温にしたノズルで半導体チップ等を吸着し、基板の電極部上に設けた半田を加熱してフリップチップ実装する場合、電極間での温度上昇にばらつきがあると、接続の信頼性が低下してしまう。
【解決手段】半導体チップがフリップチップ実装される配線基板12上には、配線パターン18〜34の一部に電極部18a〜34aが確保されており、各電極部18a〜34a上に半田36が塗布されている。このとき半田36は、配線パターン18〜34への熱の分散(逃げ)を考慮して予めの使用量(塗布量)が個別に調整されている。例えば、面積の大きい配線パターン18では半田36の使用量を少なくし、その他の配線パターン20〜34では半田36の使用量を多くする。
【選択図】図2
When a semiconductor chip is adsorbed with a nozzle heated to high temperature and solder provided on an electrode portion of a substrate is heated for flip chip mounting, if there is a variation in temperature rise between electrodes, connection reliability Will fall.
On a wiring substrate on which a semiconductor chip is flip-chip mounted, electrodes 18a to 34a are secured in a part of wiring patterns 18 to 34, and solder 36 is placed on each of the electrodes 18a to 34a. It has been applied. At this time, the usage amount (application amount) of the solder 36 is individually adjusted in consideration of heat dispersion (escape) to the wiring patterns 18 to 34. For example, the usage amount of the solder 36 is reduced in the wiring pattern 18 having a large area, and the usage amount of the solder 36 is increased in the other wiring patterns 20 to 34.
[Selection] Figure 2

Description

本発明は、例えば半導体チップ等の電子回路部品を絶縁基板上にフリップチップ実装して構成される電子回路モジュール及びその製造方法に関するものである。   The present invention relates to an electronic circuit module configured by flip-chip mounting an electronic circuit component such as a semiconductor chip on an insulating substrate, and a manufacturing method thereof.

従来、電極部が形成された実装基板上に半導体チップを実装する際、熱源であるヒートブロックで半導体チップを吸着しておき、高温環境の中で基板上の電極部に半導体チップを半田付けする方法が知られている(例えば、特許文献1参照。)。この半田付け方法は、ヒートブロックからの熱伝導又は輻射熱を利用して実装基板の電極部上に形成されている半田層を溶融しつつ、半導体チップを半田付けしてフリップチップ実装を行うものである。特にこの方法では、先に半田層を溶融させた状態でチップを基板上に押し付けるため、その際の搭載圧力がほとんど不要になると考えられる。   Conventionally, when a semiconductor chip is mounted on a mounting substrate on which an electrode portion is formed, the semiconductor chip is adsorbed by a heat block that is a heat source, and the semiconductor chip is soldered to the electrode portion on the substrate in a high temperature environment. A method is known (for example, refer to Patent Document 1). In this soldering method, flip chip mounting is performed by soldering a semiconductor chip while melting a solder layer formed on an electrode portion of a mounting board using heat conduction or radiant heat from a heat block. is there. In particular, in this method, since the chip is pressed onto the substrate in a state where the solder layer is first melted, it is considered that the mounting pressure at that time is almost unnecessary.

また従来、リフロー方式による半田付け時に、半田の温度時間曲線(温度プロファイル)を適正に管理する先行技術が知られている(例えば、特許文献2参照。)。この先行技術は、半田を溶融温度以上に上昇させてから、半田付けが確実に行われるまでの時間以上、半田の温度を規定範囲内に制御するものである。この規定範囲から半田の温度が外れると、半田付け強度の低下や部品の熱破損等の半田付け不良が発生するので、半田付け時の温度プロファイルの管理は、製品の信頼性を保証する上で重要である。
特開平9−92682号公報(第5頁、図12) 特開平6−224551号公報(第4−5頁、図9)
Conventionally, a prior art for appropriately managing a solder temperature time curve (temperature profile) at the time of soldering by a reflow method is known (see, for example, Patent Document 2). In this prior art, the temperature of the solder is controlled within a specified range for a time from when the solder is raised to the melting temperature or higher until the soldering is reliably performed. If the solder temperature deviates from this specified range, soldering defects such as a decrease in soldering strength or thermal damage to parts will occur. Therefore, managing the temperature profile during soldering is to ensure product reliability. is important.
JP-A-9-92682 (5th page, FIG. 12) JP-A-6-224551 (page 4-5, FIG. 9)

上記の半田付け方法は、半導体チップからの熱伝導や輻射熱によって半田を溶融させるものであるが、この場合、半田に供給された熱が電極部とつながった配線パターンにまで分散する(逃げる)ことがある。一方、配線パターンは通常、個々に引き回しの長さやルートが違っており、全ての配線パターンが同一の形態ではないため、熱分散の態様(熱の逃げ方)も一様ではない。このため、配線パターンへの熱の分散が少ない電極部では、比較的短時間のうちに半田が溶融温度まで上昇するが、熱の分散が多い電極部では、それだけ半田の温度上昇に長時間を要することとなり、半田が溶融温度に達するまでの時間は全ての電極部で一様にならない。   In the above soldering method, the solder is melted by heat conduction or radiant heat from the semiconductor chip. In this case, the heat supplied to the solder is dispersed (escapes) to the wiring pattern connected to the electrode portion. There is. On the other hand, the wiring patterns usually have different routing lengths and routes, and not all the wiring patterns have the same form, so the heat distribution mode (how to escape heat) is not uniform. For this reason, in the electrode portion where the heat distribution to the wiring pattern is small, the solder rises to the melting temperature in a relatively short time, but in the electrode portion where the heat dispersion is large, the solder temperature rises that much longer. Therefore, the time until the solder reaches the melting temperature is not uniform in all the electrode portions.

一方、上記の先行技術(特許文献2)でも述べられているとおり、半田付け時の温度プロファイルの管理は接続信頼性を保証する上でも重要である。例えば、ヒートブロックからの加熱時間をあまり短く設定してしまうと、温度上昇に時間がかかる電極部では半田の溶融が不充分になり、その結果、接続不良を招く。このため、全ての電極部で半田を充分に溶融させるためには、温度上昇に最も時間を要する電極部に合わせて加熱時間を長めに設定しておく必要がある。   On the other hand, as described in the above prior art (Patent Document 2), the management of the temperature profile at the time of soldering is important for guaranteeing connection reliability. For example, if the heating time from the heat block is set too short, the electrode portion that takes a long time to rise in temperature will not sufficiently melt the solder, resulting in poor connection. For this reason, in order to sufficiently melt the solder in all the electrode portions, it is necessary to set the heating time longer in accordance with the electrode portion that requires the most time for the temperature rise.

しかしながら、全体の加熱時間を長く設定すると、今度は熱の分散が少ない電極部で熱の供給量が過剰となり、半田が電極部や端子の成分と溶融して合金化(特に金と錫の合金化)が進む。半田付け部分で合金化が進むと、電気抵抗の増大や接続強度の低下を招くため、結果的に接続の信頼性を低下させるという問題が生じてしまう。   However, if the overall heating time is set to be long, the amount of heat supplied will be excessive at the electrode part where the heat dispersion is small, and the solder will melt with the electrode part and terminal components to form an alloy (especially an alloy of gold and tin). Progress). When alloying proceeds at the soldered portion, an increase in electrical resistance and a decrease in connection strength are caused, resulting in a problem that connection reliability is lowered.

そこで本発明は、個々の電極部からの熱の分散が一様でない場合であっても、全体での温度上昇のばらつきをなくして半田付けによる接続の信頼性を維持できる技術の提供を課題としたものである。   Accordingly, the present invention has an object to provide a technique capable of maintaining the reliability of connection by soldering without causing variation in the temperature rise in the whole even when the heat distribution from the individual electrode portions is not uniform. It is what.

第1に本発明は、絶縁基板の実装面上に電子回路部品が実装された電子回路モジュールを提供する。絶縁基板の実装面上には複数の配線パターンが形成されており、これら複数の配線パターンは、実装面上に形成されており、互いに形態が異なるものである。複数の配線パターンには、それぞれ一部に電極部が構成されている。これら電極部は、電子回路部品が有する複数の端子が個々に接続されるものである。   First, the present invention provides an electronic circuit module in which an electronic circuit component is mounted on a mounting surface of an insulating substrate. A plurality of wiring patterns are formed on the mounting surface of the insulating substrate, and the plurality of wiring patterns are formed on the mounting surface and have different forms. Each of the plurality of wiring patterns includes an electrode part. These electrode portions are connected to a plurality of terminals of the electronic circuit component.

その上で本発明の電子回路モジュールは、各電極部とこれに接続される電子部品の各端子との間に介在して設けられた半田の使用量を、複数の配線パターン同士の形態差に起因して生じる熱容量の違いに応じて予め個別に調整することにより上記の課題を解決する。   In addition, the electronic circuit module according to the present invention reduces the usage amount of solder provided between each electrode portion and each terminal of the electronic component connected thereto to a morphological difference between a plurality of wiring patterns. The above-mentioned problem is solved by individually adjusting in advance according to the difference in heat capacity caused by the cause.

すなわち、複数の配線パターンには様々な形態(取り回しの長さやルート)の違いがあるため、個々の熱容量は不均一である。中でも熱容量が大きい配線パターンは、それだけ熱を奪いやすいため半田の温度上昇が遅くなり、逆に熱容量が小さい配線パターンは、あまり多くの熱を奪わないため半田の温度上昇が速くなる。そこで、熱容量が大きい配線パターンについては予め電極上に設ける半田の使用量を比較的少なく調整しておき、逆に熱容量が小さい配線パターンについては予め電極上に設ける半田の使用量を比較的多く調整しておくことで、配線パターンと半田とのトータルでみた熱容量を均一化する。これにより、電子回路部品を高温にして半田を溶融させる際、全ての電極部について半田の温度上昇の平準化を図ることができるので、一部の電極部で半田への熱の供給が過剰となるのを抑え、半田付け部での合金化を防止して接続の信頼性を維持することができる。   That is, since the plurality of wiring patterns have various forms (the length and route of handling), the individual heat capacities are not uniform. In particular, a wiring pattern having a large heat capacity is likely to take heat, and thus the temperature rise of the solder is slow. Conversely, a wiring pattern having a small heat capacity does not take much heat and the temperature rise of the solder is fast. Therefore, adjust the amount of solder used on the electrode in advance for wiring patterns with a large heat capacity, and adjust the amount of solder used on the electrode in advance for wiring patterns with a small heat capacity. By doing so, the total heat capacity of the wiring pattern and the solder is made uniform. As a result, when the electronic circuit component is heated to melt the solder, the temperature rise of the solder can be leveled for all the electrode parts, so that the supply of heat to the solder is excessive in some electrode parts. Therefore, it is possible to prevent the alloying at the soldering portion and maintain the connection reliability.

より具体的には、個々の配線パターンと半田とを合わせた熱容量をそれぞれの電極部の面積で除した値が、複数の配線パターン間でみて略均一化される半田の使用量に調整されている。   More specifically, the value obtained by dividing the combined heat capacity of each wiring pattern and solder by the area of each electrode part is adjusted to the amount of solder used that is substantially uniform when viewed between a plurality of wiring patterns. Yes.

例えば、電子回路中のグランド(接地極)として用いられる配線パターンでは、複数の箇所に電極部が形成されることもある。一方、電極部は、配線パターンの中でも電子回路部品の端子と接続される部分であり、その面積は配線パターンの形態に関わらず略均一である(多少の差はある)。このため、1つにつながった共通の配線パターン(グランド等)に複数の電極部が形成されている場合であっても、その配線パターンと半田とを合わせたトータルの熱容量を電極部の面積(複数の合計)で除した値が他と略均等であれば、1つの電極部あたりの熱容量は全てについて略均一である。これにより、全ての配線パターンが互いに分離されている形態でなくても、電極部ごとに半田の温度上昇を平準化することができるので、半田付けによる接続の信頼性を維持することができる。   For example, in a wiring pattern used as a ground (grounding electrode) in an electronic circuit, electrode portions may be formed at a plurality of locations. On the other hand, an electrode part is a part connected with the terminal of an electronic circuit component in a wiring pattern, The area is substantially uniform irrespective of the form of a wiring pattern (there is some difference). For this reason, even when a plurality of electrode portions are formed on a common wiring pattern (such as a ground) connected to one, the total heat capacity of the wiring pattern and the solder combined with the area of the electrode portion ( If the value divided by the sum of the plurality is substantially equal to the others, the heat capacity per electrode part is substantially uniform for all. As a result, even if all the wiring patterns are not separated from each other, the temperature rise of the solder can be leveled for each electrode portion, so that the connection reliability by soldering can be maintained.

第2に本発明は、半田の使用量を別の切り口で予め調整した電子回路モジュールを提供する。すなわち第2の発明は、所定の実装面上に電子回路部品が実装された絶縁基板と、この絶縁基板の実装面上に形成され、互いに面積が異なる複数の配線パターンと、複数の配線パターンのそれぞれ一部に構成され、電子回路部品が有する複数の端子が個々に接続される複数の電極部と、各電極部とこれに接続される電子部品の各端子との間に介在して設けられ、複数の配線パターン同士の面積差に応じて予め使用量が個別に調整された接続用の半田とを備えた電子回路モジュールである。そして第2の発明では、比較的面積の大きい配線パターンの電極部に設けられる使用量に対して、比較的面積の小さい配線パターンの電極部に設けられる半田の使用量が多く調整されている。   Secondly, the present invention provides an electronic circuit module in which the amount of solder used is adjusted in advance at another cut end. That is, the second invention provides an insulating substrate having electronic circuit components mounted on a predetermined mounting surface, a plurality of wiring patterns formed on the mounting surface of the insulating substrate and having different areas, and a plurality of wiring patterns. A plurality of electrode portions each configured in part and individually connected to a plurality of terminals of the electronic circuit component, and provided between each electrode portion and each terminal of the electronic component connected thereto The electronic circuit module includes a connection solder whose use amount is individually adjusted in advance according to the area difference between the plurality of wiring patterns. In the second aspect of the invention, the amount of solder provided in the electrode portion of the wiring pattern having a relatively small area is adjusted more than the amount of use provided in the electrode portion of the wiring pattern having a relatively large area.

配線パターンは通常、実装面上に略均等な厚さで形成されているため、面積が大きければ、それだけ半田からの熱を逃がしやすいし、逆に面積が小さければ、あまり半田からの熱を逃がしにくい傾向にある。そこで第2の発明では、配線パターンの面積差に応じて予め電極部上に設ける半田の使用量を調整し、トータルでみた熱の逃げ方の違いを埋め合わせしている。これにより、全ての電極部で半田の温度上昇が平準化されるので、最初の発明と同様に半田付けによる接続の信頼性を維持することができる。   Since the wiring pattern is usually formed on the mounting surface with a substantially uniform thickness, the larger the area, the easier it is to release heat from the solder, and vice versa. It tends to be difficult. Therefore, in the second invention, the amount of solder provided on the electrode portion is adjusted in advance according to the difference in the area of the wiring pattern to compensate for the difference in total heat escape. Thereby, since the temperature rise of the solder is leveled in all the electrode portions, the reliability of the connection by soldering can be maintained as in the first invention.

第2の発明において、比較的面積の大きい配線パターンは、電子回路中のグランドに用いられるものを含むものである。この場合、グランドとして使用するために配線パターンの敷設面積を大きくしたり、複数の電極部が形成されるために配線パターン全体の面積が大きくなったりしていても、他に面積の小さい配線パターンにでは半田の使用量がより多く調整されているので、結果的に半田付け時の温度上昇が平準化される。   In the second invention, the wiring pattern having a relatively large area includes that used for the ground in the electronic circuit. In this case, even if the laying area of the wiring pattern is increased to be used as a ground, or the entire area of the wiring pattern is increased due to the formation of a plurality of electrode portions, the wiring pattern having a smaller area is also used. Since the amount of solder used is adjusted to a higher level, the temperature rise during soldering is leveled as a result.

本発明において、配線パターンの電極部又は電子回路部品の端子が少なくとも表層に金を含むものであり、これらの接続に使用する半田が錫、又は錫を主成分とする合金である。   In this invention, the electrode part of a wiring pattern or the terminal of an electronic circuit component contains gold | metal | money at least in the surface layer, and the solder used for these connections is an alloy which has tin as a main component.

電子回路部品の端子に金(Au)や金めっきしたものを用いると、接続抵抗を抑えて損失を少なくできるというメリットがある。ただし、一般に金(Au)−半田接続は、高温の使用状況に適していないことが知られている。具体的には、高温状態では金(Au)と錫(Sn)との合金化が過度に進むため、上記のように接続抵抗の増大や接続強度の低下を招きやすいという問題があるからである。   The use of gold (Au) or gold-plated terminals for electronic circuit components has the advantage of reducing connection loss and reducing loss. However, it is generally known that gold (Au) -solder connection is not suitable for high temperature use. Specifically, since the alloying of gold (Au) and tin (Sn) proceeds excessively in a high temperature state, there is a problem that the connection resistance is increased and the connection strength is decreased as described above. .

これについて本発明では、上記のように全ての電極部で半田の温度上昇を平準化し、一部の電極部で半田への熱の供給が過剰になるのを抑えているため、過度に金と錫との合金化を進行させることがない。このため、電子回路部品の端子に金を使用しても、半田付け時に接続の信頼性を低下させることがなく、そのメリット(損失の低減)を充分に活かすことができる。   In this regard, in the present invention, as described above, the temperature rise of the solder is leveled in all the electrode parts, and the excessive supply of heat to the solder is suppressed in some electrode parts. No alloying with tin is allowed to proceed. For this reason, even if gold is used for the terminals of the electronic circuit component, the reliability of connection is not lowered during soldering, and the merit (loss reduction) can be fully utilized.

また本発明の電子回路モジュールは、絶縁基板の実装面上に設けられ、少なくとも電極部の周囲を被覆する樹脂製の半田レジストをさらに備える態様であってもよい。   Moreover, the electronic circuit module of this invention may be the aspect further provided with the resin-made solder resist which is provided on the mounting surface of an insulated substrate and coat | covers the circumference | surroundings of an electrode part at least.

すなわち、本発明では予め半田の使用量を調整して電極上に設けているため、使用量を多く調整した電極部では、半田付けする前の半田(事前に塗布された半田)が電極部からはみ出すことがある。この場合であっても、実際の半田付け時に半田が溶融すると、その表面張力によって電極部上の半田に引き寄せられるので、電極部からはみ出た半田がそのまま半田レジスト上に取り残されることはない。   That is, in the present invention, since the amount of solder used is adjusted and provided on the electrode in advance, in the electrode portion where the amount used is adjusted to a large amount, the solder before soldering (solder applied in advance) is removed from the electrode portion. May protrude. Even in this case, when the solder melts during actual soldering, it is attracted to the solder on the electrode portion by its surface tension, so that the solder protruding from the electrode portion is not left on the solder resist as it is.

また本発明の電子回路モジュールは、以下の製造方法を用いて製造することができる。すなわち本発明の製造方法は、絶縁基板の実装面上に、互いに形態の異なる複数の配線パターンを形成する工程と、複数の配線パターンの一部をそれぞれ電極部として、これら電極部上にそれぞれ半田を塗布する工程と、絶縁基板に実装される予定の電子回路部品を加熱した状態で実装面上に押し付け、電子回路部品が有する複数の端子をそれぞれ対応する電極部上の半田に接触させながら半田を溶融する工程と、半田を冷却して電極部と電子回路部品の端子との半田付けを完成させる工程とを備えたものである。このうち特に半田を塗布する工程では、次の半田を溶融する工程において各電極部上の半田が溶融する時間が略同一となる量に予め調整された半田を個別に塗布するものである。   Moreover, the electronic circuit module of this invention can be manufactured using the following manufacturing methods. That is, the manufacturing method of the present invention includes a step of forming a plurality of wiring patterns having different forms on a mounting surface of an insulating substrate, and a part of the plurality of wiring patterns as electrode portions, and soldering on each of these electrode portions. And soldering while pressing the electronic circuit component to be mounted on the insulating substrate onto the mounting surface in a heated state, and bringing the terminals of the electronic circuit component into contact with the solder on the corresponding electrode parts, respectively. And a step of cooling the solder to complete the soldering of the electrode portion and the terminals of the electronic circuit component. Among these, in the step of applying the solder, in particular, the solder that has been adjusted in advance to an amount that makes the time for melting the solder on each electrode portion substantially the same in the step of melting the next solder is individually applied.

上記のように本発明の製造方法では、実際に電子回路部品を加熱しながら半田を溶融させる際、事前に配線パターンへの熱の分散を考慮して半田の塗布量を調整しているため、全ての電極部上で半田が溶融する時間を略均一にすることができる。なお、ここでいう「半田が溶融する時間」とは、半田を溶融する工程の中で、実際に半田を溶融温度に上昇させるまでの時間(例えば、半田が溶融し始めるタイミング)を意味する。   As described above, in the manufacturing method of the present invention, when the solder is melted while actually heating the electronic circuit component, the amount of solder applied is adjusted in advance in consideration of heat distribution to the wiring pattern. The time for melting the solder on all the electrode portions can be made substantially uniform. The “time for melting the solder” here means the time until the solder is actually raised to the melting temperature in the process of melting the solder (for example, the timing at which the solder starts to melt).

本発明の製造方法によれば、配線パターンごとに熱の分散の仕方が異なっていても、実際に半田を加熱していくと、全ての電極部で略同時期(完全に同時である必要はない)に半田が溶融温度に到達するため、電極部同士で半田の温度プロファイルが極端に不均一になることがない。したがって、一部の電極部で端子と半田との合金化が過度に進行することがなく、全体的な接続の信頼性を向上することができる。   According to the manufacturing method of the present invention, even if the heat distribution method is different for each wiring pattern, when the solder is actually heated, it is almost the same time period (need to be completely simultaneous) Since the solder reaches the melting temperature, the temperature profile of the solder does not become extremely nonuniform between the electrode portions. Therefore, the alloying of the terminal and the solder does not proceed excessively in some of the electrode portions, and the overall connection reliability can be improved.

好ましくは、本発明の製造方法において以下の要素が追加される。
すなわち、上記の半田を塗布する工程では、各電極部に対応して予め個々の開口部の面積が調整されたマスク部材を絶縁基板の実装面上に載置した状態で、開口部内に半田材料を充填することで電極部に半田を塗布するものである。
Preferably, the following elements are added in the manufacturing method of the present invention.
That is, in the step of applying the solder, a solder material in the opening is mounted in a state in which a mask member whose area of each opening is adjusted in advance corresponding to each electrode is placed on the mounting surface of the insulating substrate. In this case, solder is applied to the electrode portion.

この場合、事前に用意されたマスク材料を用いた印刷の手法により、予め調整された量の半田を容易に塗布することができるため、それだけ生産効率を向上することができる。   In this case, since a pre-adjusted amount of solder can be easily applied by a printing method using a mask material prepared in advance, the production efficiency can be improved accordingly.

本発明の製造方法において、以下の要素を適用してもよい。
(1)前記半田を塗布する工程では、個々の前記配線パターンと前記半田とを合わせた熱容量をそれぞれの前記電極部の面積で除した値が、複数の前記配線パターン間でみて略均一化される量に調整された半田を塗布するものである。
In the manufacturing method of the present invention, the following elements may be applied.
(1) In the step of applying the solder, a value obtained by dividing the heat capacity of the individual wiring patterns and the solder by the area of each electrode portion is substantially uniform when viewed between the plurality of wiring patterns. The solder adjusted to a certain amount is applied.

(2)前記配線パターンを形成する工程は、互いに面積が異なる複数の配線パターンを形成するものであってもよい。この場合、前記半田を塗布する工程では、比較的面積の大きい前記配線パターンの前記電極部に対する半田の塗布量に対して、比較的面積の小さい前記配線パターンの前記電極部に対する半田の塗布量を多くするものである。 (2) The step of forming the wiring pattern may form a plurality of wiring patterns having different areas. In this case, in the step of applying the solder, the amount of solder applied to the electrode portion of the wiring pattern having a relatively small area is set to the amount of solder applied to the electrode portion of the wiring pattern having a relatively large area. To do more.

(3)上記(2)において、前記配線パターンを形成する工程では、比較的面積の大きい前記配線パターンとして、電子回路中のグランドに用いられるものを含めて形成する。 (3) In the step (2), in the step of forming the wiring pattern, the wiring pattern having a relatively large area is formed including that used for the ground in the electronic circuit.

(4)本発明の製造方法は、前記半田を溶融する工程に先立ち、少なくとも表層に金を含む電極部を有した電子回路部品を用意する工程をさらに備えてもよい。また、前記配線パターンを形成する工程は、前記電極部の表層を金めっきする要素を含んでもよい。この場合、前記半田を塗布する工程では、錫、又は錫を主成分とする合金を半田として使用するものとする。 (4) The manufacturing method of the present invention may further include a step of preparing an electronic circuit component having an electrode portion containing gold at least on the surface layer prior to the step of melting the solder. Moreover, the step of forming the wiring pattern may include an element for gold plating the surface layer of the electrode part. In this case, in the step of applying the solder, tin or an alloy containing tin as a main component is used as the solder.

(5)また本発明の製造方法は、前記半田を塗布する工程に先立ち、前記実装面上の少なくとも前記電極部の周囲を樹脂製の半田レジストで被覆する工程をさらに備えてもよい。 (5) The manufacturing method of the present invention may further include a step of coating at least the periphery of the electrode portion on the mounting surface with a resin solder resist prior to the step of applying the solder.

いずれにしても、上記(1)〜(5)の要素を本発明の製造方法に採用することにより、半田付け部での合金化を抑え、より接続信頼性の高い電子回路モジュールを生産することができる。   In any case, by adopting the above elements (1) to (5) in the manufacturing method of the present invention, alloying at the soldering portion is suppressed, and an electronic circuit module with higher connection reliability is produced. Can do.

以上の通り本発明は、電子回路モジュールの製造過程で生じる半田付け部の接続不良や接続信頼性の低下を防止し、製造された電子回路モジュールの品質や信頼性、性能を大きく向上することができる。   As described above, the present invention can prevent poor connection of soldered parts and lower connection reliability that occur during the manufacturing process of an electronic circuit module, and greatly improve the quality, reliability, and performance of the manufactured electronic circuit module. it can.

以下、本発明の実施形態について図面を参照しながら説明する。
図1は、半導体モジュール10の基本的な構造を概略的に示す分解斜視図である。この半導体モジュール10は、電子回路部品として例えば半導体チップ14を使用し、この半導体チップ14を配線基板(絶縁基板)12の実装面上にフリップチップ実装して構成される電子回路モジュールの一例である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is an exploded perspective view schematically showing the basic structure of the semiconductor module 10. The semiconductor module 10 is an example of an electronic circuit module configured by using, for example, a semiconductor chip 14 as an electronic circuit component and flip-chip mounting the semiconductor chip 14 on a mounting surface of a wiring substrate (insulating substrate) 12. .

半導体チップ14は、例えばシリコン基板上に半導体集積回路が形成されたベアチップである。半導体チップ14の片面(図1中でみて配線基板12と向き合う面)には、その長手方向でみた両側縁部に例えば金バンプ16(図1には片側縁部にのみ示されている)が形成されている。なお、半導体チップ14はパッケージされているものでもよい。また図1中、配線基板12上には二点鎖線で半導体チップ14のフリップチップ実装領域Aが示されている。   The semiconductor chip 14 is a bare chip in which a semiconductor integrated circuit is formed on a silicon substrate, for example. On one side of the semiconductor chip 14 (the side facing the wiring substrate 12 in FIG. 1), for example, gold bumps 16 (shown only on one side edge in FIG. 1) are provided on both side edges in the longitudinal direction. Is formed. The semiconductor chip 14 may be packaged. In FIG. 1, a flip chip mounting area A of the semiconductor chip 14 is shown on the wiring board 12 by a two-dot chain line.

一方、配線基板12には、その表側の実装面上に例えば金属薄膜(銅箔)からなる複数系統の配線パターン18,20,22,24,26,28,30,32,34が形成されている。これら複数の配線パターン18〜34は、配線基板12に実装される半導体チップ14とともに電子回路(例えば高周波回路)を構成するものである。   On the other hand, a plurality of wiring patterns 18, 20, 22, 24, 26, 28, 30, 32, 34 made of, for example, a metal thin film (copper foil) are formed on the front side mounting surface of the wiring board 12. Yes. The plurality of wiring patterns 18 to 34 constitute an electronic circuit (for example, a high frequency circuit) together with the semiconductor chip 14 mounted on the wiring board 12.

複数の配線パターン18〜34の中には、例えば電子回路中のグランド18bとして用いられるものが含まれている。このようなグランド18bとして用いられる配線パターン18は、全体の中でも面積がひときわ大きく形成されている。その他の配線パターン20〜34についても、実装面上での引き回しの長さや経路の違いによって、その形態や面積には互いに差が設けられている。   Among the plurality of wiring patterns 18 to 34, for example, those used as the ground 18b in the electronic circuit are included. The wiring pattern 18 used as such a ground 18b is formed to have a particularly large area in the whole. The other wiring patterns 20 to 34 are also different from each other in form and area due to differences in the length and route of routing on the mounting surface.

また複数の配線パターン18〜34には、それぞれの一部に電極部(図1中参照符号なし)が確保されている。この電極部は、半導体チップ14の金バンプ16と半田を介して相互に接続される(半田付けされる)部位である。このため図1には、各電極部上に予め付着(塗布)された状態の半田36が整然と示されている。なお、実際に半導体モジュール10が製品として完成された状態では、半田付け時の溶融及び凝固によって半田36の形態は変化するため、図1に示されるように整然とした立体形状(直方体形状)にはならないが、図1では完成品の構造を理解しやすくするため、半田36を整然とした立体的形状のまま示している。本実施形態において、半田36は錫、又は錫を主成分とした合金である。なお図1には示していないが、配線基板12の裏側の面に別の配線パターンが形成されている態様であってもよいし、配線基板12が多層基板であってもよい。   The plurality of wiring patterns 18 to 34 each have an electrode portion (no reference symbol in FIG. 1) in a part thereof. This electrode portion is a portion that is connected (soldered) to the gold bump 16 of the semiconductor chip 14 via solder. For this reason, FIG. 1 shows the solder 36 in an orderly attached (applied) state on each electrode portion. In the state where the semiconductor module 10 is actually completed as a product, the form of the solder 36 changes due to melting and solidification at the time of soldering, so that the orderly three-dimensional shape (cuboid shape) is as shown in FIG. However, in FIG. 1, the solder 36 is shown in an orderly three-dimensional shape in order to facilitate understanding of the structure of the finished product. In the present embodiment, the solder 36 is tin or an alloy containing tin as a main component. Although not shown in FIG. 1, another wiring pattern may be formed on the back surface of the wiring board 12, or the wiring board 12 may be a multilayer board.

図2は、半導体チップ14が実装される前の配線基板12の構成を詳細に示す平面図である。先ず図2中(A)に示されているように、複数の配線パターン18〜34には、それぞれ一部に電極部18a,20a,22a,24a,26a,28a,30a,32a,34aが確保されている。また配線パターン18については、共通のグランド18bにつながる4つの電極部18aが確保されている。その他の配線パターン20〜34については、1つずつ電極部20a〜34aが確保されている。これら電極部18a〜34aは、半導体チップ14の実装領域A内で、上記の金バンプ16にそれぞれ対向する位置にある。また、電極部18a〜34aとして確保されている面積は、極端に差がなく略均一である。   FIG. 2 is a plan view showing in detail the configuration of the wiring board 12 before the semiconductor chip 14 is mounted. First, as shown in FIG. 2A, electrode portions 18a, 20a, 22a, 24a, 26a, 28a, 30a, 32a, and 34a are secured in a part of the plurality of wiring patterns 18 to 34, respectively. Has been. As for the wiring pattern 18, four electrode portions 18a connected to the common ground 18b are secured. For the other wiring patterns 20 to 34, electrode portions 20a to 34a are secured one by one. These electrode portions 18 a to 34 a are in positions facing the gold bumps 16 in the mounting area A of the semiconductor chip 14. Moreover, the area ensured as electrode part 18a-34a does not have an extreme difference, and is substantially uniform.

一方、各電極部18a〜34a上に付着(塗布)されている半田36は、配線パターン18〜34ごとに予め使用量が調整されており、全てについて均一ではない。具体的には、以下に挙げる基準に則って半田36の使用量が個別に調整されている。   On the other hand, the amount of the solder 36 attached (applied) on each of the electrode portions 18a to 34a is adjusted in advance for each of the wiring patterns 18 to 34, and is not uniform for all. Specifically, the usage amount of the solder 36 is individually adjusted according to the following criteria.

(1)熱容量基準
複数の配線パターン18〜34について、それぞれに固有の熱容量と、それぞれの電極部18a〜34a上に設けられる半田36の熱容量とを合わせたトータルの熱容量を、それぞれ電極部18a〜34aの面積で除した値が略均一となる使用量を定める基準である。この基準は、配線パターン18〜34同士の形態(取り回しの長さや経路)の違いによって生じる熱容量の違いを、半田36の使用量で埋め合わせし、全体として均一化しようとするものである。なお、グランド18bを有する配線パターン18については、合計4つの電極部18aに半田36を使用するため、全体の熱容量を4つの電極部18aの総面積で除するものとする。
(1) Heat Capacity Reference For the plurality of wiring patterns 18 to 34, the total heat capacity obtained by combining the specific heat capacity of each of the wiring patterns 18 to 34 and the heat capacity of the solder 36 provided on each of the electrode parts 18a to 34a, respectively. This is a standard for determining the amount of use in which the value divided by the area of 34a is substantially uniform. This standard is intended to make uniform as a whole by making up for the difference in heat capacity caused by the difference in the form (length and route of routing) between the wiring patterns 18 to 34 by the amount of solder 36 used. In addition, about the wiring pattern 18 which has the ground 18b, since the solder 36 is used for a total of four electrode parts 18a, the whole heat capacity shall be remove | divided by the total area of the four electrode parts 18a.

(2)面積基準
この基準は、上記(1)の熱容量基準に比べてずっとシンプルである。すなわち、複数の配線パターン18〜34について、それぞれ実装面上での面積に応じて半田36の使用量を定める基準である。この基準は、半田付け時に配線パターン18〜34同士の面積の違いによって生じる熱分散(熱の逃げ)の違いを、半田36の使用量(塗布量)によって均一化しようとするものである。具体的には、配線パターン18〜34の中で、比較的面積の大きいものについては、半田36の使用量(塗布量)を比較的少なく調整する。これに対し、比較的面積の小さいものについては、半田36の使用量(塗布量)を比較的多く調整するものである。
(2) Area standard This standard is much simpler than the heat capacity standard of (1) above. That is, it is a standard for determining the usage amount of the solder 36 according to the area on the mounting surface for each of the plurality of wiring patterns 18 to 34. This standard is intended to make the difference in heat dispersion (heat escape) caused by the difference in area between the wiring patterns 18 to 34 during soldering uniform depending on the amount of solder 36 used (application amount). Specifically, among the wiring patterns 18 to 34, those having a relatively large area are adjusted so that the usage amount (application amount) of the solder 36 is relatively small. On the other hand, with respect to a comparatively small area, the usage amount (application amount) of the solder 36 is adjusted relatively large.

本実施形態において、上記(1)又は(2)の基準を採用して半田36の使用量を調整すると、図2中(A)に示されているように、固有の熱容量が比較的大きいか、又は比較的面積が大きい部類の配線パターン18については、各電極部18a上に塗布される半田36の量が比較的少なくなっている。これに対し、固有の熱容量が比較的小さいか、又は比較的面積の小さい他の配線パターン20〜34については、各電極部20a〜34a上に塗布される半田36の量が比較的多くなっていることがわかる。   In this embodiment, if the usage amount of the solder 36 is adjusted by adopting the above-mentioned criterion (1) or (2), is the inherent heat capacity relatively large as shown in FIG. For the wiring pattern 18 having a relatively large area, the amount of solder 36 applied to each electrode portion 18a is relatively small. On the other hand, with respect to the other wiring patterns 20 to 34 having a relatively small specific heat capacity or a relatively small area, the amount of the solder 36 applied to the electrode portions 20a to 34a is relatively large. I understand that.

また好ましくは、図2中(b)に示されているように、配線基板12の実装面のうち、各電極部18a〜34a以外の領域を半田レジスト38で被覆するとよい。この場合、半田36の使用量(塗布量)を比較的多く調整されている電極部20a〜34aについては、周囲にはみ出した半田36が半田レジスト38上で仮に塗布された状態となる。   Further, preferably, as shown in FIG. 2B, a region other than the electrode portions 18 a to 34 a on the mounting surface of the wiring board 12 may be covered with a solder resist 38. In this case, for the electrode portions 20 a to 34 a in which the usage amount (application amount) of the solder 36 is adjusted to be relatively large, the solder 36 protruding to the periphery is temporarily applied on the solder resist 38.

上記のように半田36の使用量を予め調整することで、半導体モジュール10の製造過程において次のような利点がある。以下、半導体モジュール10の製造方法を工程順に示し、本実施形態の利点について説明する。   By adjusting the amount of solder 36 used in advance as described above, the following advantages can be obtained in the manufacturing process of the semiconductor module 10. Hereinafter, the manufacturing method of the semiconductor module 10 will be described in the order of steps, and the advantages of this embodiment will be described.

図3及び図4は、半導体モジュール10の製造方法を工程順に説明した図である。これら図3及び図4に示される縦断面は、例えば図2中(B)に示されるIII−III線に沿うものである。以下、工程の順を追って説明する。   3 and 4 are diagrams illustrating a method for manufacturing the semiconductor module 10 in the order of steps. The longitudinal sections shown in FIGS. 3 and 4 are taken along the line III-III shown in FIG. 2B, for example. Hereinafter, the steps will be described in order.

〔工程1:配線パターンの形成〕
図3中(A):配線基板12の実装面上に、上記のような形態や面積の違いを有する複数の配線パターン18〜34を形成する。個々の配線パターン18〜34には、その形成時に電極部18a〜34aが確保されている。
[Step 1: Formation of wiring pattern]
3A: On the mounting surface of the wiring board 12, a plurality of wiring patterns 18 to 34 having the above-described differences in form and area are formed. In the individual wiring patterns 18 to 34, electrode portions 18a to 34a are secured at the time of formation.

〔工程2:半田レジスト成膜〕
また配線パターン18〜34を形成した後、上記のように電極部18a〜34aの周囲に半田レジスト38の被膜を形成する。
[Process 2: Solder resist film formation]
Further, after the wiring patterns 18 to 34 are formed, a film of the solder resist 38 is formed around the electrode portions 18a to 34a as described above.

〔工程3:半田の塗布〕
図3中(B):配線基板12上にメタルマスク40(マスク部材)を位置決めして敷設する。ここで使用するメタルマスク40には、予め各電極部18a〜34aの位置に合わせて開口部40a,40bが形成されている。これら開口部40a,40bは、各電極部18a〜34a上に半田ペーストを印刷し、半田36を塗布するためのものである。
[Step 3: Application of solder]
In FIG. 3, (B): A metal mask 40 (mask member) is positioned and laid on the wiring board 12. In the metal mask 40 used here, openings 40a and 40b are formed in advance in accordance with the positions of the electrode portions 18a to 34a. These openings 40a and 40b are for printing a solder paste on each of the electrode portions 18a to 34a and applying the solder 36.

ここで開口部40a,40bは、半田36の使用量(塗布量)を調整するため、個々の開口面積が適切に規定されている。例えば、電極部18aについては、半田36の使用量(塗布量)を比較的少なく調整するため、対応する開口部40aの開口幅(図中W1)が比較的狭く規定されており、その他の電極部28a〜34aについては、半田36の使用量(塗布量)を比較的多く調整するため、対応する開口部40bの開口幅(図中W2)が比較的広く規定されている。なお開口部40a,40bの長さ(図3中(B)でみて奥行き方向)については、図2中(B)に示される電極部18a〜34aの長さに合わせて規定されている。   Here, the opening portions 40a and 40b have their respective opening areas appropriately defined in order to adjust the usage amount (application amount) of the solder 36. For example, with respect to the electrode portion 18a, in order to adjust the usage amount (application amount) of the solder 36 to be relatively small, the opening width (W1 in the drawing) of the corresponding opening portion 40a is defined to be relatively narrow. For the portions 28a to 34a, the opening width (W2 in the figure) of the corresponding opening portion 40b is defined relatively wide in order to adjust the usage amount (application amount) of the solder 36 to be relatively large. The lengths of the openings 40a and 40b (in the depth direction as viewed in FIG. 3B) are defined in accordance with the lengths of the electrode portions 18a to 34a shown in FIG.

図3中(C):上記のメタルマスク40を正しく位置決めした状態で、例えばスキージングにより半田ペーストを印刷する。
図3中(D):半田ペーストを定着させた状態でメタルマスク40を除去すると、配線基板12の実装面上に半田36が塗布(付着)された状態となる。このとき各電極部18a〜34a上の半田36は、上記のように開口部40a,40bの面積に応じて塗布する量が適切に調整されている。
In FIG. 3, (C): Solder paste is printed by, for example, squeezing in a state where the metal mask 40 is correctly positioned.
In FIG. 3, (D): When the metal mask 40 is removed with the solder paste fixed, the solder 36 is applied (attached) on the mounting surface of the wiring board 12. At this time, the amount of the solder 36 on each of the electrode portions 18a to 34a is appropriately adjusted according to the areas of the openings 40a and 40b as described above.

〔工程4:半田の溶融〕
図4中(E):配線基板12に実装する予定の半導体チップ14(ベアチップ)をノズル42で吸着し、ノズル42を高温にして半導体チップ14を加熱する。また、半導体チップ14を配線基板12(フリップチップ実装位置)に対して正しく位置決めし、各金バンプ16を対応する電極部18a〜34a(半田36)に正対させた状態でノズル42を下降させ、半導体チップ14を配線基板12に対して押し付ける。
[Step 4: Melting solder]
In FIG. 4E, the semiconductor chip 14 (bare chip) to be mounted on the wiring board 12 is adsorbed by the nozzle 42, and the temperature of the nozzle 42 is increased to heat the semiconductor chip 14. Further, the semiconductor chip 14 is correctly positioned with respect to the wiring board 12 (flip chip mounting position), and the nozzle 42 is lowered with each gold bump 16 facing the corresponding electrode portion 18a to 34a (solder 36). The semiconductor chip 14 is pressed against the wiring board 12.

図4中(F):配線基板12に対して半導体チップ14を押し付けながら、高温の金バンプ16を介して半田36を加熱する。このとき、上記のように電極部18a〜34aごとに半田36の使用量(塗布量)が予め調整されているため、全ての電極部18a〜34aについて、半田36の温度上昇は略一様な時間変化を示すことになる(ただし、常に同一とはかぎらない。)。このため工程4では、半田36を加熱し始めてから、全ての電極部18a〜34aについて半田36が溶融するタイミングは略一致することになる。   In FIG. 4F, the solder 36 is heated via the high-temperature gold bumps 16 while pressing the semiconductor chip 14 against the wiring board 12. At this time, since the usage amount (application amount) of the solder 36 is adjusted in advance for each of the electrode portions 18a to 34a as described above, the temperature rise of the solder 36 is substantially uniform for all the electrode portions 18a to 34a. It will show changes over time (but not always the same). For this reason, in Step 4, the timing at which the solder 36 melts for all the electrode portions 18a to 34a after the solder 36 starts to be heated substantially coincides.

半田36が溶融すると、金バンプ16の表面を広く覆うようにして半田36が付着する。また電極部20a〜34aについては、半田レジスト38上にはみ出ていた部分(半田36の一部)が表面張力で引き寄せられ、各電極部20a〜34a上に集められる。   When the solder 36 melts, the solder 36 adheres so as to cover the surface of the gold bump 16 widely. As for the electrode portions 20a to 34a, the portion that protrudes on the solder resist 38 (part of the solder 36) is attracted by the surface tension and collected on each of the electrode portions 20a to 34a.

〔工程5:半田の冷却〕
この後、半田36が充分に溶融するまで加熱すると、ノズル42からの加熱を解除して半田36を融点下まで冷却する。
[Step 5: Cooling of solder]
Thereafter, when heating is performed until the solder 36 is sufficiently melted, the heating from the nozzle 42 is released, and the solder 36 is cooled to below the melting point.

図4中(G):半田36が凝固して半田付が完了すると、ノズル42の吸着を解除して半導体チップ14をリリースする。これにより、半導体モジュール10としての完成品を得ることができる。   In FIG. 4, (G): When the solder 36 is solidified and the soldering is completed, the suction of the nozzle 42 is released and the semiconductor chip 14 is released. Thereby, the finished product as the semiconductor module 10 can be obtained.

なお、半導体モジュール10としての完成品の状態でみても、配線基板12の実装面上には配線パターン18〜34が形成されており、各電極部18a〜34aと金バンプ16との間には、予め使用量(塗布量)が調整された半田36が依然として介在している。このような半田36は、その溶融の過程で温度変化が平準化されており、部分的に熱の供給量が過剰になることがないため、金バンプ16との間で金(Au)−錫(Sn)の合金化はほとんど進行していない。このため、完成品としても半田付け部での接続信頼性が高く、金バンプ16を用いた良好な電気的特性を発揮することができる。   Even in the state of the finished product as the semiconductor module 10, the wiring patterns 18 to 34 are formed on the mounting surface of the wiring substrate 12, and the gaps between the electrode portions 18 a to 34 a and the gold bumps 16 are formed. The solder 36 whose usage amount (application amount) has been adjusted is still present. In such a solder 36, the temperature change is leveled in the melting process, and the amount of heat supplied does not become excessive in part, so gold (Au) -tin is formed between the gold bumps 16. Alloying of (Sn) has hardly progressed. For this reason, even in the finished product, the connection reliability at the soldering portion is high, and good electrical characteristics using the gold bumps 16 can be exhibited.

本発明は上述した実施形態に制約されることなく、各種の変形を伴って実施することができる。例えば、本発明は半導体チップ以外にも、例えば高周波フィルタ(表面弾性波フィルタ)や高周波発振回路等の各種デバイスをフリップチップ実装した電子回路モジュールとして実施することができる。   The present invention can be implemented with various modifications without being limited to the above-described embodiments. For example, the present invention can be implemented as an electronic circuit module in which various devices such as a high frequency filter (surface acoustic wave filter) and a high frequency oscillation circuit are flip-chip mounted in addition to a semiconductor chip.

また一実施形態で挙げた配線パターン18〜34の形態や実装面上での面積、電極部18a〜34aの配置等はあくまで一例であり、これらは適宜変形可能である。   In addition, the form of the wiring patterns 18 to 34, the area on the mounting surface, the arrangement of the electrode portions 18a to 34a, and the like described in the embodiment are merely examples, and these can be appropriately modified.

一実施形態では、メタルマスク40の開口部40a,40bを2種類だけとしているが、より厳密に半田36の使用量(塗布量)を調整するのであれば、開口部の大きさをより多様に規定してもよい。   In the embodiment, only two types of openings 40a and 40b of the metal mask 40 are used. However, if the usage amount (application amount) of the solder 36 is adjusted more strictly, the sizes of the openings can be varied. You may prescribe.

半導体モジュールの基本的な構造を概略的に示す分解斜視図である。1 is an exploded perspective view schematically showing a basic structure of a semiconductor module. 半導体チップが実装される前の配線基板の構成を詳細に示す平面図である。It is a top view which shows in detail the structure of the wiring board before a semiconductor chip is mounted. 半導体モジュールの製造方法を工程順に説明した図(1/2)である。It is the figure (1/2) explaining the manufacturing method of the semiconductor module in order of a process. 半導体モジュールの製造方法を工程順に説明した図(2/2)である。It is FIG. (2/2) explaining the manufacturing method of the semiconductor module in order of a process.

符号の説明Explanation of symbols

10 半導体モジュール
12 配線基板
14 半導体チップ
16 金バンプ
18,20,22,24,26,28,30,32,34 配線パターン
18a,20a,22a,24a,26a,28a,30a,32a,34a 電極部
36 半田
38 半田レジスト
40 メタルマスク
DESCRIPTION OF SYMBOLS 10 Semiconductor module 12 Wiring board 14 Semiconductor chip 16 Gold bump 18, 20, 22, 24, 26, 28, 30, 32, 34 Wiring pattern 18a, 20a, 22a, 24a, 26a, 28a, 30a, 32a, 34a Electrode part 36 Solder 38 Solder resist 40 Metal mask

Claims (8)

所定の実装面上に電子回路部品が実装された絶縁基板と、
前記絶縁基板の実装面上に形成され、互いに形態が異なる複数の配線パターンと、
複数の前記配線パターンのそれぞれ一部に構成され、前記電子回路部品が有する複数の端子が個々に接続される複数の電極部と、
前記各電極部とこれに接続される前記電子部品の各端子との間に介在して設けられ、複数の前記配線パターン同士の形態差に起因して生じる熱容量の違いに応じて予め使用量が個別に調整された接続用の半田と
を備えたことを特徴とする電子回路モジュール。
An insulating substrate on which electronic circuit components are mounted on a predetermined mounting surface;
A plurality of wiring patterns formed on the mounting surface of the insulating substrate and having different forms;
A plurality of electrode parts configured to be part of each of the plurality of wiring patterns, to which a plurality of terminals of the electronic circuit component are individually connected;
It is provided between each electrode part and each terminal of the electronic component connected to the electrode part, and the amount of use is previously determined according to the difference in heat capacity caused by the difference in form between the plurality of wiring patterns. An electronic circuit module comprising: individually adjusted solder for connection.
請求項1に記載の電子回路モジュールにおいて、
前記半田は、
個々の前記配線パターンと前記半田とを合わせた熱容量をそれぞれの前記電極部の面積で除した値が、複数の前記配線パターン間でみて略均一化される使用量に調整されていることを特徴とする電子回路モジュール。
The electronic circuit module according to claim 1,
The solder is
A value obtained by dividing the heat capacity of each of the wiring patterns and the solder by the area of each of the electrode portions is adjusted to a usage amount that is substantially uniform between the plurality of wiring patterns. Electronic circuit module.
所定の実装面上に電子回路部品が実装された絶縁基板と、
前記絶縁基板の実装面上に形成され、互いに面積が異なる複数の配線パターンと、
複数の前記配線パターンのそれぞれ一部に構成され、前記電子回路部品が有する複数の端子が個々に接続される複数の電極部と、
前記各電極部とこれに接続される前記電子部品の各端子との間に介在して設けられ、複数の前記配線パターン同士の面積差に応じて予め使用量が個別に調整された接続用の半田とを備え、
前記半田は、
比較的面積の大きい前記配線パターンの前記電極部に設けられる使用量に対して、比較的面積の小さい前記配線パターンの前記電極部に設けられる使用量が多いことを特徴とする電子回路モジュール。
An insulating substrate on which electronic circuit components are mounted on a predetermined mounting surface;
A plurality of wiring patterns formed on the mounting surface of the insulating substrate and having different areas from each other;
A plurality of electrode parts configured to be part of each of the plurality of wiring patterns, to which a plurality of terminals of the electronic circuit component are individually connected;
It is provided between each electrode part and each terminal of the electronic component connected to the electrode part, and a connection amount whose usage is individually adjusted in advance according to an area difference between the plurality of wiring patterns. With solder,
The solder is
An electronic circuit module characterized in that a usage amount provided in the electrode portion of the wiring pattern having a relatively small area is larger than a usage amount provided in the electrode portion of the wiring pattern having a relatively large area.
請求項3に記載の電子回路モジュールにおいて、
比較的面積の大きい前記配線パターンは、電子回路中のグランドに用いられるものを含むことを特徴とする電子回路モジュール。
The electronic circuit module according to claim 3,
The electronic circuit module, wherein the wiring pattern having a relatively large area includes a wiring pattern used for a ground in an electronic circuit.
請求項1から4のいずれかに記載の電子回路モジュールにおいて、
前記電極部又は前記電子回路部品の端子が少なくとも表層に金を含むものであり、
前記半田が錫、又は錫を主成分とする合金であることを特徴とする電子回路モジュール。
The electronic circuit module according to any one of claims 1 to 4,
The electrode part or the terminal of the electronic circuit component contains gold at least on the surface layer,
The electronic circuit module, wherein the solder is tin or an alloy containing tin as a main component.
請求項1から5のいずれかに記載の電子回路モジュールにおいて、
前記実装面上に設けられ、少なくとも前記電極部の周囲を被覆する樹脂製の半田レジストをさらに備えたことを特徴とする電子回路モジュール。
The electronic circuit module according to any one of claims 1 to 5,
An electronic circuit module, further comprising a resin solder resist provided on the mounting surface and covering at least the periphery of the electrode portion.
絶縁基板の実装面上に、互いに形態の異なる複数の配線パターンを形成する工程と、
複数の前記配線パターンの一部をそれぞれ電極部として、これら電極部上にそれぞれ半田を塗布する工程と、
前記絶縁基板に実装される予定の電子回路部品を加熱した状態で前記実装面上に押し付け、前記電子回路部品が有する複数の端子をそれぞれ対応する前記電極部上の半田に接触させながら半田を溶融する工程と、
前記半田を冷却して前記電極部と前記電子回路部品の端子との半田付けを完成させる工程とを備え、
前記半田を塗布する工程では、前記半田を溶融する工程において前記各電極部上の半田が溶融する時間が略同一となる量に予め調整された半田を個別に塗布することを特徴とする電子回路モジュールの製造方法。
Forming a plurality of wiring patterns having different forms on the mounting surface of the insulating substrate;
Applying a part of each of the plurality of wiring patterns as an electrode part and applying solder to each of the electrode parts;
The electronic circuit component to be mounted on the insulating substrate is pressed on the mounting surface in a heated state, and the plurality of terminals of the electronic circuit component are respectively brought into contact with the solder on the corresponding electrode portion, thereby melting the solder. And a process of
A step of cooling the solder to complete the soldering of the electrode part and the terminal of the electronic circuit component,
In the step of applying the solder, the electronic circuit is individually applied so that the time for melting the solder on each electrode portion in the step of melting the solder is adjusted to be substantially the same. Module manufacturing method.
請求項7に記載の電子回路モジュールの製造方法において、
前記半田を塗布する工程では、
前記各電極部に対応して予め個々の開口部の面積が調整されたマスク部材を前記絶縁基板の実装面上に載置した状態で、前記開口部内に半田材料を充填することで前記電極部に半田を塗布することを特徴とする電子回路モジュールの製造方法。
In the manufacturing method of the electronic circuit module of Claim 7,
In the step of applying the solder,
The electrode part is filled with a solder material in a state where a mask member whose area of each opening part is adjusted in advance corresponding to each electrode part is placed on the mounting surface of the insulating substrate. A method of manufacturing an electronic circuit module, wherein solder is applied to the substrate.
JP2007287483A 2007-11-05 2007-11-05 Electronic circuit module and method for manufacturing electronic circuit module Withdrawn JP2009117530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007287483A JP2009117530A (en) 2007-11-05 2007-11-05 Electronic circuit module and method for manufacturing electronic circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007287483A JP2009117530A (en) 2007-11-05 2007-11-05 Electronic circuit module and method for manufacturing electronic circuit module

Publications (1)

Publication Number Publication Date
JP2009117530A true JP2009117530A (en) 2009-05-28

Family

ID=40784345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007287483A Withdrawn JP2009117530A (en) 2007-11-05 2007-11-05 Electronic circuit module and method for manufacturing electronic circuit module

Country Status (1)

Country Link
JP (1) JP2009117530A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529776A (en) * 2009-06-11 2012-11-22 クアルコム,インコーポレイテッド Method for making tight pitch flip chip integrated circuit package
TWI404479B (en) * 2009-12-21 2013-08-01 Zhen Ding Technology Co Ltd Surface mounting structure and printed circuit board having the smae

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529776A (en) * 2009-06-11 2012-11-22 クアルコム,インコーポレイテッド Method for making tight pitch flip chip integrated circuit package
JP2014123752A (en) * 2009-06-11 2014-07-03 Qualcomm Inc Method for manufacturing tight pitch, flip chip integrated circuit packages
TWI404479B (en) * 2009-12-21 2013-08-01 Zhen Ding Technology Co Ltd Surface mounting structure and printed circuit board having the smae

Similar Documents

Publication Publication Date Title
US5783865A (en) Wiring substrate and semiconductor device
US6897567B2 (en) Method of making wireless semiconductor device, and leadframe used therefor
JPH0810716B2 (en) Electronic package
US8166648B2 (en) Method of manufacturing a wiring substrate
JPH08288637A (en) Electronic component and method of soldering electronic component
CN1930927B (en) Method of Constructing Electronic Assemblies
JP2009206154A (en) Wiring board, and manufacturing method thereof
CN103515348A (en) Wiring board
JP2009117530A (en) Electronic circuit module and method for manufacturing electronic circuit module
CN105848426A (en) Printed circuit board and manufacturing method thereof
JP2008118129A (en) Flip chip connecting substrate and manufacturing method thereof
JP2005026364A (en) Hybrid integrated circuit
US9232664B2 (en) Heat transfer device for wave soldering
CN114883205A (en) Packaging method
JP3705152B2 (en) Method of forming solder bump
JPH05343448A (en) Soldering jig for semiconductor device
JP3307262B2 (en) Method of forming solder bumps
CN114449753B (en) Printed circuit board, packaging method thereof and electronic equipment
JP2004221415A (en) Semiconductor package mounting structure
JP2004031474A (en) Electronic component and method of manufacturing the same
JP2001144035A (en) Semiconductor device manufacturing method and semiconductor device
JP2006041238A (en) Wiring board and method of manufacturing wiring board
JP2002184791A (en) Semiconductor devices
JPH0738225A (en) Semiconductor device and manufacturing method thereof
CN100403530C (en) semiconductor packaging process

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110201