JP2009199297A

JP2009199297A - Computer system

Info

Publication number: JP2009199297A
Application number: JP2008039870A
Authority: JP
Inventors: Shigeru Tanaka; 茂田中
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2008-02-21
Filing date: 2008-02-21
Publication date: 2009-09-03

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the power consumption of a PCIe-PCIe bridge to which a PCIe slot for PCIe card extension configuring a computer system is connected. <P>SOLUTION: This computer system includes: a PCIe-PCIe bridge 50 to which a plurality of PCIe slots 60 and 61 are connected; a DC/DC#4 converter 40 for supplying power to the PCIe-PCIe bridge 50; a PCIe slot non-mounting detection circuit 80 for detecting that the card is not mounted on the PCIe slot card; and a DC/DC converter control part 30 for controlling the DC/DC#4 converter 40 on the basis of the detection result of the PCIe slot non-mounting detection circuit. When any card is not mounted on all the plurality of PCIe slots 60 and 61, the DC/DC converter control part 30 stops power supply to the PCIe-PCIe bridge 50 on the basis of the detection result of the PCIe slot non-mounting detection circuit 80. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ＰＣＩ（Peripheral Component Interconnect ）バスを備えるコンピュータシステムに関し、特にＰＣＩe カード増設用のスロット以外のＰＣＩデバイスが接続されない構成のＰＣＩｅ−ＰＣＩｅブリッジを備えたコンピュータシステムの電力消費の低減化技術に関する。 The present invention relates to a computer system including a PCI (Peripheral Component Interconnect) bus, and more particularly to a technique for reducing power consumption of a computer system including a PCIe-PCIe bridge configured to connect no PCI device other than a slot for adding a PCIe card. .

ＰＣＩバスに接続する各種周辺デバイスの消費電力を低減する技術として、デバイス非動作時のバスクロック供給による不要な電力消費に着目した技術がある。例えば、特許文献１には、システム動作中のバスクロックのダイナミックな停止／周波数低減を行うことによりシステム全体の消費電力を低減可能とする技術が記載されている。また、特許文献２には、各ＰＣＩデバイスへのクロック出力を分離し、それぞれについて出力制御をプログラマブルとし、使用しないデバイスに対してはクロックを供給しないようにソフトウェア制御する技術が提案されている。しかしながら、このようなクロック供給による消費電力の低減技術では、動作していないＰＣＩｅ−ＰＣＩｅブリッジデバイスに対してクロックの停止/ 周波数低減を行っているもののＤＣ電源は継続して供給しているため、当該デバイスにおいて常に電力を消費し、消費電力の低減効果が少ない。 As a technique for reducing the power consumption of various peripheral devices connected to the PCI bus, there is a technique that pays attention to unnecessary power consumption by supplying a bus clock when the device is not operating. For example, Patent Document 1 describes a technology that can reduce power consumption of the entire system by dynamically stopping / reducing the frequency of a bus clock during system operation. Patent Document 2 proposes a technique for separating the clock output to each PCI device, making output control programmable for each PCI device, and performing software control so that the clock is not supplied to devices that are not used. However, in such a technology for reducing power consumption by supplying a clock, although a clock is stopped / frequency reduced for a PCIe-PCIe bridge device that is not operating, a DC power supply is continuously supplied. The device always consumes power and has little effect of reducing power consumption.

これに対し、特許文献３には、ポータブルコンピュータの機能を拡張するための拡張装置本体にポータブルコンピュータ実装部を備え、実装部にポータブルコンピュータがセットされたことを検出したときに拡張装置本体に電源を供給するようにした技術が提案されている。この技術では、実装部にポータブルコンピュータがセットされないときには拡張装置本体に電源が供給されないため、消費電力を低減する上で効果がある。
特開２００２−７３１６号公報特開平９−６２６２２号公報特開平７−２９５６７号公報 On the other hand, in Patent Document 3, a portable computer mounting unit is provided in an expansion device main body for extending the functions of the portable computer, and the power supply to the expansion device main body is detected when it is detected that the portable computer is set in the mounting unit. A technology that supplies the power has been proposed. This technique is effective in reducing power consumption because power is not supplied to the expansion device body when the portable computer is not set in the mounting section.
JP 2002-7316 A Japanese Patent Laid-Open No. 9-62622 Japanese Patent Laid-Open No. 7-29567

特許文献３の技術は、拡張装置本体とは別体に設けた拡張装置専用の電源ユニットを備え、ポータブルコンピュータの実装を検知スイッチにより機械的に検出した上で電源ユニットにより拡張装置本体に対する電源供給のオン・オフを行っているため、ポータブルコンピュータが実装されたときには拡張装置本体を構成している多数のデバイスに全て電源が供給されることになる。しかし、拡張装置本体に設けられるデバイスのうちには、所要の動作時にのみ電源が供給されれば十分なデバイスも存在してことが多いが、特許文献３の技術では全てのデバイスに電源が供給されるため、これらデバイスに対する非動作時での電源供給の停止を行うことができず、消費電力の低減効果には改善の余地がある。 The technology of Patent Document 3 includes a power supply unit dedicated to an expansion device provided separately from the expansion device main body, and mechanically detects mounting of a portable computer by a detection switch and then supplies power to the expansion device main body by the power supply unit. Therefore, when a portable computer is mounted, power is supplied to all the devices that make up the expansion device main body. However, among the devices provided in the expansion device main body, there are many devices that are sufficient if power is supplied only during a required operation. However, in the technique of Patent Document 3, power is supplied to all devices. Therefore, the power supply to these devices cannot be stopped when not operating, and there is room for improvement in the effect of reducing power consumption.

本発明の目的は、コンピュータシステムを構成する多数のデバイスのうち、非動作時のデバイス、特にＰＣＩｅカード増設用のＰＣＩｅスロットが接続されるＰＣＩｅ−ＰＣＩｅブリッジでの消費電力の削減を図ったコンピュータシステムを提供するものである。 An object of the present invention is to reduce power consumption in a non-operating device, in particular, a PCIe-PCIe bridge to which a PCIe slot for adding a PCIe card is connected among many devices constituting the computer system. Is to provide.

本発明のコンピュータシステムは、システムを構成する複数のデバイスの一つとして設けられ、ＰＣＩe カード増設用の複数のＰＣＩｅスロットが接続されたＰＣＩｅ―ＰＣＩｅブリッジと、このＰＣＩｅ−ＰＣＩｅブリッジに対して他のデバイスと独立して電源を供給する電源供給手段と、ＰＣＩｅスロットにカードが未実装であることを検出するＰＣＩｅスロット未実装検出手段と、ＰＣＩｅスロット未実装検出手段での検出結果に基づいて電源供給手段を制御する電源制御手段とを備えており、電源制御手段は複数のＰＣＩｅスロットの全てにカードが実装されないときにＰＣＩｅスロット未実装検出手段での検出結果に基づいて電源供給手段からＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することを特徴とする。 The computer system of the present invention is provided as one of a plurality of devices constituting the system, and a PCIe-PCIe bridge to which a plurality of PCIe slots for adding PCIe cards are connected. Power supply means for supplying power independently of the device, PCIe slot non-installation detection means for detecting that a card is not installed in the PCIe slot, and power supply based on the detection result of the PCIe slot non-installation detection means Power control means for controlling the means, and the power supply control means controls the PCIe-PCIe from the power supply means based on the detection result of the PCIe slot non-installation detection means when a card is not mounted in all of the plurality of PCIe slots. The power supply to the bridge is stopped.

本発明によれば、ＰＣＩｅ−ＰＣＩｅブリッジに接続した複数のＰＣＩｅスロットの全てにカードが未実装であることをＰＣＩｅスロット未実装検出手段において検出したときに、電源制御手段はＰＣＩｅ−ＰＣＩｅブリッジの専用の電源供給手段を制御してＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することが可能となる。したがって、コンピュータシステムを構成している複数のデバイスの一部のみへの電源供給を停止するので、システム全体の動作を確保した上で消費電力を低減することができる。 According to the present invention, when the PCIe slot non-installation detecting unit detects that the card is not mounted in all of the plurality of PCIe slots connected to the PCIe-PCIe bridge, the power supply control unit is dedicated to the PCIe-PCIe bridge. It is possible to stop the power supply to the PCIe-PCIe bridge by controlling the power supply means. Therefore, power supply to only some of the plurality of devices constituting the computer system is stopped, so that power consumption can be reduced while ensuring the operation of the entire system.

本発明の好ましい実施の形態として、電源供給手段はシステムを構成している複数のデバイスのそれぞれに電源供給するための複数の電源供給手段の一つとして構成され、本発明にかかる電源制御手段は複数の電源供給手段をそれぞれ制御するための主電源制御手段とは独立して構成されている。これにより、システム全体を稼動しながらもＰＣＩｅ−ＰＣＩｅブリッジに対する電源供給のみを停止させることができる。 As a preferred embodiment of the present invention, the power supply means is configured as one of a plurality of power supply means for supplying power to each of a plurality of devices constituting the system, and the power control means according to the present invention includes: It is configured independently of main power supply control means for controlling the plurality of power supply means. Thereby, it is possible to stop only the power supply to the PCIe-PCIe bridge while operating the entire system.

また、本発明の他の好ましい実施の形態として、ＰＣＩｅスロット未実装検出手段は全てのＰＣＩｅスロットにカードが未実装のときにスロット未実装信号を真とし、いずれかのＰＣＩｅスロットにカードが実装されたときにスロット未実装信号を偽としてそれぞれ出力し、一つの電源制御手段は電源イネーブル信号が入力され、かつスロット未実装信号が偽のときに電源供給手段に対するイネーブル信号を真にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を行い、一方スロット未実装信号が真のときに電源供給手段に対するイネーブル信号を偽にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止する。例えば、ＰＣＩｅスロット未実装検出手段は、各ＰＣＩｅスロットにカードが挿入されていないときにそれぞれハイレベル電圧が入力され、全てのＰＣＩｅスロットからハイレベル電圧が入力されたときにスロット未実装信号を真として出力する論理回路で構成される。このようにすることで本発明が実現できる。 As another preferred embodiment of the present invention, the PCIe slot non-installation detecting means sets a slot non-installation signal to be true when no card is installed in any PCIe slot, and the card is installed in any PCIe slot. When a slot unmounted signal is output as a false signal, a power enable signal is input to one power control means, and when the slot unmounted signal is false, the enable signal for the power supply means is set to true and the power is supplied. The power supply to the PCIe-PCIe bridge is performed by the means, and when the slot non-mounted signal is true, the enable signal for the power supply means is set to false, and the power supply to the PCIe-PCIe bridge by the power supply means is stopped. For example, the PCIe slot non-installation detecting means receives a high level voltage when no card is inserted in each PCIe slot and outputs a slot non-installation signal when a high level voltage is input from all PCIe slots. As a logic circuit that outputs as In this way, the present invention can be realized.

さらに、本発明においては次のような実施の形態としてもよい。システム立ち上げの際システムの電源確定通知とシステムのリセット解除等の制御を行うリセット制御手段を備え、電源供給手段はＰＣＩｅ−ＰＣＩｅブリッジへの電源供給が可能な状態になったときにＧＯＯＤ信号を真にして出力し、電源制御手段はＧＯＯＤ信号が真で、かつスロット未実装信号が偽で入力されたときにリセット制御手段を動作させるようにする。この場合、電源供給手段はＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止する状態になったときにＧＯＯＤ信号を偽にして出力し、電源制御手段はスロット未実装信号が真で、かつＧＯＯＤ信号が偽で入力されたときにリセット制御手段を動作させるようにしてもよい。なお、電源供給手段はＤＣ／ＤＣコンバートで構成され、電源制御手段からのイネーブル信号が真になった時点でコンバートを開始し、所定の電圧に達したときにＧＯＯＤ信号を真にして電源制御手段に出力するようにしてもよい。 Furthermore, in the present invention, the following embodiments may be adopted. The system is provided with reset control means for performing control such as system power confirmation notification and system reset release at system startup, and the power supply means outputs a GOOD signal when power supply to the PCIe-PCIe bridge is enabled. When the GOOD signal is true and the slot non-mounting signal is falsely input, the power control means operates the reset control means. In this case, the power supply means outputs the GOOD signal with false when the power supply to the PCIe-PCIe bridge is stopped, and the power control means outputs the slot unmounted signal is true and the GOOD signal is false. The reset control means may be operated when input at. The power supply means is constituted by DC / DC conversion. When the enable signal from the power supply control means becomes true, the conversion is started, and when a predetermined voltage is reached, the GOOD signal is set to true and the power supply control means. May be output.

次に、本発明の実施例１を図面を参照して説明する。図１には本発明の実施例１のコンピュータシステム１の構成が示されている。このコンピュータシステムのシステムボードにおいて、ＣＰＵ１０とホスト−ＰＣＩブリッジ２０がホストバス２で接続され、このホスト−ＰＣＩブリッジ２０はＰＣＩｅ−ＰＣＩｅブリッジ５０に内部ＰＣＩｅバス３により接続され、一方ＰＣＩｅ−ＰＣＩＸブリッジ１００に内部ＰＣＩｅバス４で接続され、他方、メモリ９が専用のメモリバス６で接続されている。前記ホスト−ＰＣＩｅブリッジ２０は前記ホストバス２と内部ＰＣＩe バス３と内部ＰＣＩｅバス４との間をつなぐブリッジＬＳＩであり、ＰＣＩe バス３とＰＣＩｅバス４のバスバスタの一つとして機能する。すなわち、ホストバス２と内部ＰＣＩｅバス３、または内部ＰＣＩｅバス４との間でデータおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバス６を介してメモリ９をアクセス制御する機能などを具備している。 Next, Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of a computer system 1 according to the first embodiment of the present invention. In the system board of this computer system, a CPU 10 and a host-PCI bridge 20 are connected by a host bus 2, and the host-PCI bridge 20 is connected to a PCIe-PCIe bridge 50 by an internal PCIe bus 3, while a PCIe-PCIX bridge 100. Are connected by an internal PCIe bus 4, while the memory 9 is connected by a dedicated memory bus 6. The host-PCIe bridge 20 is a bridge LSI that connects the host bus 2, the internal PCIe bus 3, and the internal PCIe bus 4, and functions as a bus buster of the PCIe bus 3 and the PCIe bus 4. That is, a function for bidirectionally converting a bus cycle including data and an address between the host bus 2 and the internal PCIe bus 3 or the internal PCIe bus 4 and a function for controlling access to the memory 9 via the memory bus 6. It has.

前記ＰＣＩｅ―ＰＣＩe ブリッジ５０配下にはＰＣＩe カード増設用の複数個、ここでは２個のＰＣＩｅスロット６０，６１がバス５１，５２を介して接続されている。これらのＰＣＩｅスロット６０，６１には必要に応じてカードが実装される。また、このＰＣＩｅ−ＰＣＩｅブリッジ５０配下には前記ＰＣＩｅスロット６０，６１以外のＰＣＩデバイスは接続されない構成である。この内部ＰＣＩｅ−ＰＣＩｅブリッジ５０は内部ＰＣＩｅバス３とＰＣＩｅカードスロット６０，６１に接続されるＰＣＩｅバスとの間をつなぐブリッジＬＳＩであり、ＰＣＩデバイスの一つとして機能する。 Under the PCIe-PCIe bridge 50, a plurality of PCIe cards, here, two PCIe slots 60 and 61 are connected via buses 51 and 52, respectively. A card is mounted in these PCIe slots 60 and 61 as necessary. In addition, PCI devices other than the PCIe slots 60 and 61 are not connected to the PCIe-PCIe bridge 50. The internal PCIe-PCIe bridge 50 is a bridge LSI that connects between the internal PCIe bus 3 and the PCIe bus connected to the PCIe card slots 60 and 61, and functions as one of the PCI devices.

前記ＰＣＩｅ−ＰＣＩＸブリッジ１００はＰＣＩＸバス５を介してＬＡＮコントロールＰＣＩデバイス１０１とディスプレイコントローラＰＣＩデバイス１０２が接続されている。このＰＣＩ−ＰＣＩＸブリッジ１００は内部ＰＣＩｅバス４とＰＣＩＸバス５との間をつなぐブリッジＬＳＩであり、ＰＣＩデバイスの一つとして機能する。 The PCIe-PCIX bridge 100 is connected to a LAN control PCI device 101 and a display controller PCI device 102 via a PCI bus 5. The PCI-PCIX bridge 100 is a bridge LSI that connects between the internal PCIe bus 4 and the PCIX bus 5 and functions as one of PCI devices.

以上のＣＰＵ１０、ホスト−ＰＣＩブリッジ２０、メモリ９、ＰＣＩｅ−ＰＣＩＸブリッジ１００、ＰＣＩｅ−ＰＣＩｅブリッジ５０の各デバイスは供給電圧が共通でないため、それぞれ個別に後述するＤＣ／ＤＣコンバータを設けている。また、デバイス間でＤＣ供給シーケンスが存在するため、各ＤＣ／ＤＣコンバータはイネーブル制御を行い、ＤＣコンバートした電圧が基準値（デバイスが動作可能な電圧値）に達したことを示すＧＯＯＤ信号を具備している。すなわち、ＣＰＵ１０にはＤＣ／ＤＣ＃１コンバータ１３０でＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃１イネーブル信号１２２であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃１ＧＯＯＤ信号１３１である。メモリ９にはＤＣ／ＤＣ＃３コンバータ１５０でＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃３イネーブル信号１２４であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃３ＧＯＯＤ信号１５１である。ホスト−ＰＣＩe ブリッジ２０及びＰＣＩｅ−ＰＣＩＸブリッジ１００にはＤＣ／ＤＣ＃２コンバータ１４０にてＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃２イネーブル信号１２３であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃２ＧＯＯＤ信号１４１である。ＰＣＩｅ−ＰＣＩｅブリッジ５０については、独立したＤＣ／ＤＣ＃４コンバータ４０にてＤＣ供給が行われる。イネーブル制御信号はＤＣ／ＤＣ＃４イネーブル信号３２であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃４ＧＯＯＤ信号３３である。なお、前記ＰＣＩｅ−ＰＣＩＸブリッジ１００に接続されているＬＡＮコントローラ１０１とディスプレイコントローラ１０２は電源ユニット１１０からのＤＣ出力が供給される。 Since the CPU 10, the host-PCI bridge 20, the memory 9, the PCIe-PCIX bridge 100, and the PCIe-PCIe bridge 50 have no common supply voltage, a DC / DC converter described later is provided individually. In addition, since a DC supply sequence exists between devices, each DC / DC converter performs enable control and has a GOOD signal indicating that the DC-converted voltage has reached a reference value (voltage value at which the device can operate). is doing. That is, DC is supplied to the CPU 10 by the DC / DC # 1 converter 130, the enable control signal is the DC / DC # 1 enable signal 122, and the GOOD signal is the DC / DC # 1 GOOD signal 131. The memory 9 is supplied with DC by the DC / DC # 3 converter 150, the enable control signal is the DC / DC # 3 enable signal 124, and the GOOD signal is the DC / DC # 3GOOD signal 151. DC is supplied to the host-PCIe bridge 20 and the PCIe-PCIX bridge 100 by the DC / DC # 2 converter 140, the enable control signal is the DC / DC # 2 enable signal 123, and the GOOD signal is DC / DC #. 2 GOOD signal 141. The PCIe-PCIe bridge 50 is supplied with DC by an independent DC / DC # 4 converter 40. The enable control signal is a DC / DC # 4 enable signal 32, and the GOOD signal is a DC / DC # 4GOOD signal 33. The LAN controller 101 and the display controller 102 connected to the PCIe-PCIX bridge 100 are supplied with a DC output from the power supply unit 110.

前記各ＤＣ／ＤＣコンバータにおけるＤＣ供給シーケンス制御はＤＣ／ＤＣコンバータ制御部１２０により行われる。イネーブル制御を行っているＤＣ／ＤＣコンバータからのコンバータＧＯＯＤ信号が全て真となったときに、ＤＣ／ＤＣシステムパワーＧＯＯＤ信号１２１が真となる。このＧＯＯＤ信号１２１はパワーＧＯＯＤ／リセット制御部９０に入力される。また、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣ＃２イネーブル信号１２３の状態に応じてＤＣ／ＤＣ＃４コンバータ４０のイネーブル信号３２の制御を行い、コンバータＧＯＯＯＤ信号３４はパワーＧＯＯＤ／リセット制御部９０に入力されている。このパワーＧＯＯＤ／リセット制御部９０はシステム立ち上げの際システムの電源確定通知とシステムのリセット解除等の制御を行う。前記全てのＤＣ／ＤＣコンバータからのＤＣ出力が基準値以上になったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う The DC supply sequence control in each DC / DC converter is performed by the DC / DC converter control unit 120. When all the converter GOOD signals from the DC / DC converter performing the enable control become true, the DC / DC system power GOOD signal 121 becomes true. This GOOD signal 121 is input to the power GOOD / reset control unit 90. The PCIe-PCIe bridge DC / DC converter control unit 30 controls the enable signal 32 of the DC / DC # 4 converter 40 according to the state of the DC / DC # 2 enable signal 123, and the converter GOOD signal 34 is the power GOOD. / Reset control unit 90 is input. The power GOOD / reset control unit 90 performs control such as system power supply confirmation notification and system reset release at the time of system startup. When the DC output from all the DC / DC converters exceeds the reference value, it is determined that the power supply of the system has been determined, and after notifying each device, the system reset is released.

次に、図１のコンピュータシステムの要部であるＣＰＵ１０、ホスト−ＰＣＩブリッジ２０、ＰＣＩｅ−ＰＣＩｅブリッジ５０、ＤＣ／ＤＣ＃４コンバータ４０、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部１２０、パワーＧＯＯＤ／リセット制御部９０の構成を図２を参照して説明する。図２において、２個のＰＣＩｅスロット６０，６１はバス５１，５２によりＰＣＩｅ−ＰＣＩｅブリッジ５０に接続されているがこれ以外のＰＣＩデバイスは接続されていない。ＰＣＩｅ―ＰＣＩe ブリッジ５０にＤＣを供給するＤＣ／ＤＣ＃４コンバータ４０は他のＤＣ／ＤＣコンバータとは独立し、かつＤＣ／ＤＣ＃４イネーブル信号３２にてイネーブル制御され、ＤＣのコンバートを開始し、定められた一定の電圧値に達したときに該ＧＯＯＤ信号３３を真にする。また、図２から明らかなように、前記２個のＰＣＩｅスロット６０，６１にカードが実装されたときにスロット未実装検出信号８１を偽にし、２個のＰＣＩe スロット６０，６１の両方、すなわちスロットの全てにカードが未実装である場合にスロット未実装信号８１を真とするＰＣＩe スロット未実装検出回路８０が設けられている。 Next, the CPU 10, the host-PCI bridge 20, the PCIe-PCIe bridge 50, the DC / DC # 4 converter 40, the PCIe-PCIe bridge DC / DC converter control unit 120, the power GOOD / The configuration of the reset control unit 90 will be described with reference to FIG. In FIG. 2, two PCIe slots 60 and 61 are connected to the PCIe-PCIe bridge 50 by buses 51 and 52, but no other PCI device is connected. The DC / DC # 4 converter 40 that supplies DC to the PCIe-PCIe bridge 50 is independent of other DC / DC converters, and is enabled by the DC / DC # 4 enable signal 32, and starts DC conversion. The GOOD signal 33 is made true when a predetermined voltage value is reached. As is apparent from FIG. 2, when a card is mounted in the two PCIe slots 60 and 61, the slot non-installation detection signal 81 is set to false, that is, both of the two PCIe slots 60 and 61, that is, the slot. There is provided a PCIe slot non-installation detection circuit 80 that makes the slot non-mount signal 81 true when all the cards are not mounted.

また、前記ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣ＃４イネーブル信号３２を真にし、そのＧＯＯＤ信号３３が真となるとコンバータＧＯＯＯＤ信号３４を真とし、また、ＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が真であるとき、そのブリッジＤＣ／ＤＣコンバータイネーブル信号３２を偽にし、コンバータＧＯＯＯＤ信号３４を真とする。 Further, the PCIe-PCIe bridge DC / DC converter control unit 30 sets the PCIe-PCIe bridge DC / DC # 4 enable signal 32 to true when the DC / DC enable signal 123 is true and the slot unmounted signal 81 is false. When the GOOD signal 33 becomes true, the converter GOOD signal 34 becomes true. When the DC / DC enable signal 123 is true and the slot unmounted signal 81 is true, the bridge DC / DC converter enable signal 32 is false and converter GOOD signal 34 is true.

図２に示した要部の動作について説明する。図２において、２個のＰＣＩe スロット６０，６１いずれかのスロットにカードが実装された場合にスロット未実装検出回路８０にてスロット未実装信号８１が偽となる。システムの立ち上げ開始を示すＤＣ／ＤＣイネーブル信号１２３はＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０に入力されており、このＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときＤＣ／ＤＣ＃４イネーブル信号３２を真にする。前記ＤＣ／ＤＣ＃４コンバータ４０はＤＣ／ＤＣ＃４イネーブル信号３２が真になった時点でＰＣＩe −ＰＣＩｅブリッジ５０にＤＣ供給するためＤＣのコンバートを開始し、定められた一定の電圧値に達したときにＤＣ／ＤＣ＃４ＧＯＯＤ信号３３を真にし、ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に通知する。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣ＃４イネーブル信号３２が真であるときにＧＯＯＤ信号３３が真となるとコンバータＧＯＯＤ信号３４を真とする。コンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０はシステム立ち上げの際システムの電源確定通知とシステムのリセット制御を行う。他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。 The operation of the main part shown in FIG. 2 will be described. In FIG. 2, when a card is mounted in one of the two PCIe slots 60 and 61, the slot unmounted detection circuit 80 sets the slot unmounted signal 81 to be false. A DC / DC enable signal 123 indicating the start of system startup is input to the PCIe-PCIe bridge DC / DC converter control unit 30, and the PCIe / PCIe bridge DC / DC converter control unit 30 receives the DC / DC enable signal 123. Is true and the slot unmounted signal 81 is false, the DC / DC # 4 enable signal 32 is made true. The DC / DC # 4 converter 40 starts DC conversion to supply DC to the PCIe-PCIe bridge 50 when the DC / DC # 4 enable signal 32 becomes true, and reaches a predetermined constant voltage value. When this occurs, the DC / DC # 4GOOD signal 33 is set to true and is notified to the PCIe-PCIe bridge converter control unit 30. The PCIe-PCIe bridge DC / DC converter controller 30 sets the converter GOOD signal 34 to true when the GOOD signal 33 becomes true when the DC / DC # 4 enable signal 32 is true. The converter GOOD signal 34 is input to the power GOOD / reset control unit 90 of the system, and the power GOOD / reset control unit 90 performs system power supply notification and system reset control when the system is started up. When all the DC outputs from other DC / DC converters become true, it is determined that the power supply of the system has been determined, and after notifying each device, the reset of the system is cancelled.

一方、スロット未実装検出回路８０にて２個全てのＰＣＩe スロット６０，６１にカードが未実装である場合にはスロット未実装信号８１が真となる。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はシステムを立ち上げのときにＤＣ／ＤＣイネーブル信号１２３が真になったときに、前記スロット未実装信号８１が真であるときはＤＣ／ＤＣ＃４イネーブル信号３２を偽にする。ＤＣ／ＤＣ＃４コンバータ４０はこのＤＣ／ＤＣ＃４イネーブル信号３２が偽のときにＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣのコンバートを開始しないようＧＯＯＤ信号３３は偽となる。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０はＤＣ／ＤＣイネーブル信号１２３が真になったとき、かつスロット未実装信号８１が真であるときにコンバータＧＯＯＤ信号３４を真とする。コンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。 On the other hand, if no slot is mounted in the two PCIe slots 60 and 61 in the slot unmounted detection circuit 80, the slot unmounted signal 81 is true. The PCIe-PCIe bridge DC / DC converter control unit 30 performs DC / DC # 4 when the DC / DC enable signal 123 becomes true when the system is started up and the slot unmounted signal 81 is true. Enable signal 32 is set to false. When the DC / DC # 4 enable signal 32 is false, the DC / DC # 4 converter 40 makes the GOOD signal 33 false so as not to start DC conversion to the PCIe-PCIe bridge 50. The PCIe-PCIe bridge converter control unit 30 sets the converter GOOD signal 34 to be true when the DC / DC enable signal 123 becomes true and the slot unmounted signal 81 is true. The converter GOOD signal 34 is input to the power GOOD / reset control unit 90 of the system, and the power GOOD / reset control unit 90 determines that the power supply of the system is determined when all the DC outputs from other DC / DC converters become true. After judging and notifying each device, the reset of the system is canceled.

このように、２個のＰＣＩe スロット６０，６１のうちいずれかのスロットにカードが実装された場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。一方、２個のＰＣＩe スロット６０，６１の全てのスロットにカードが実装されていない場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。これによりスロットカードが全く実装されていないときのＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣ供給を停止し、消費電力を削減する。 As described above, when a card is mounted in any one of the two PCIe slots 60 and 61, conversion of DC for supplying DC to the PCIe-PCIe bridge 50 is started. On the other hand, if no card is mounted in any of the two PCIe slots 60 and 61, DC conversion to the PCIe-PCIe bridge 50 is not started. This stops DC supply to the PCIe-PCIe bridge 50 when no slot card is mounted, thereby reducing power consumption.

次に、本発明の実施例２について図３を用いて説明する。ここでは、ＰＣＩｅ−ＰＣＩｅブリッジ５０配下のＰＣＩe スロットの数が３スロット６０，６１，６２として構成され、それぞれバス５１，５２，５３によりＰＣＩｅ−ＰＣＩｅブリッジ５０に接続した例を示している。また、ここではＰＣＩｅスロット未実装検出回路８０、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０、ＤＣ／ＤＣ＃４コンバータ４０の具体例を示している。図３において、ＰＣＩｅスロット６０，６１，６２にカードが実装されたことを示す信号は、ＳＬＯＴ１ＰＲＥＳＥＮＴ６３、ＳＬＯＴ２ＰＲＥＳＥＮＴ６４、ＳＬＯＴ２ＰＲＥＳＥＮＴ６５であり、これらの信号はＰＣＩe の仕様として定義され該当コネクタピンをＰＣＩe カード内でグランドに接続している。したがって、ＰＣＩｅスロット６０，６１，６２にカードを実装すると各ＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５はロウレベルに遷移する。また、このＳＬＯＴ・ＰＲＥＳＥＮＴ信号は４．７ｋΩの抵抗を介して３．３Ｖスタンバイ電圧にプルアップされており、ＰＣＩｅスロットにカードを実装してないときはハイレベルとなる。これら各ＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５は前記ＰＣＩｅ未実装検出回路８０に入力されている。 Next, a second embodiment of the present invention will be described with reference to FIG. Here, an example is shown in which the number of PCIe slots under the PCIe-PCIe bridge 50 is configured as three slots 60, 61, 62, which are connected to the PCIe-PCIe bridge 50 by buses 51, 52, 53, respectively. Further, here, specific examples of the PCIe slot non-mounting detection circuit 80, the PCIe-PCIe bridge DC / DC converter control unit 30, and the DC / DC # 4 converter 40 are shown. In FIG. 3, the signals indicating that the cards are mounted in the PCIe slots 60, 61, 62 are SLOT1 PRESENT 63, SLOT 2 PRESENT 64, and SLOT 2 PRESENT 65. These signals are defined as PCIe specifications, and the corresponding connector pins are grounded in the PCIe card. Connected to. Accordingly, when a card is mounted in the PCIe slots 60, 61, 62, the SLOT / PREENT signals 63, 64, 65 transition to a low level. The SLOT / PRESENT signal is pulled up to a 3.3V standby voltage via a 4.7 kΩ resistor, and is at a high level when no card is mounted in the PCIe slot. These SLOT / PRESENT signals 63, 64, 65 are input to the PCIe non-mounting detection circuit 80.

ＰＣＩｅスロット未実装検出回路８０では、３個のＰＣＩe スロット６０，６１，６２のうちいずれかのスロットにカードが実装された場合に該当ＰＣＩe スロットのＳＬＯＴ〔＊〕ＰＲＥＳＥＮＴ信号がロウレベルとなる。ＰＣＩｅスロット未実装検出回路８０はこれらＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５のアンド回路８２として構成しており、いずれかのＳＬＯＴ・ＰＲＥＳＥＮＴ信号がロウレベルとなると、その出力であるスロット未実装信号８１が偽となりＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に入力される。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときアンド回路３５が真となり、ＤＣ／ＤＣ＃４イネーブル信号３２が真になり、ＤＣ／ＤＣ＃４コンバータ４０はこのようにＤＣ／ＤＣ＃４イネーブル信号３２が真になった時点でＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。また、ＤＣ／ＤＣ＃４コンバータ４０内のコンパレータ４１では基準電圧値（ＰＣＩe ―ＰＣＩe ブリッジ５０が動作可能な電圧値）とコンバートした出力電圧の比較が行われ、基準電圧以上になったときＤＣ／ＤＣ＃４ＧＯＯＤ信号３３が真となる。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０はＤＣ／ＤＣ＃４イネーブル信号３２が真であるときにＧＯＯＤ信号３３が真となると、アンド回路３６が真となり、このときアンド回路３７の状態にかかわらずオア回路３８も真となる。オア回路３８の出力はコンバータＧＯＯＯＤ信号３４であり、このコンバータＧＯＯＤ信号３４は真となる。このコンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。 In the PCIe slot non-installation detection circuit 80, when a card is mounted in any one of the three PCIe slots 60, 61, 62, the SLOT [*] PRESENT signal of the corresponding PCIe slot becomes low level. The PCIe slot unmounted detection circuit 80 is configured as an AND circuit 82 of these SLOT / PRESENT signals 63, 64, 65. When any of the SLOT / PRESENT signals becomes low level, the slot unmounted signal 81 which is the output thereof is changed. It becomes false and is input to the PCIe-PCIe bridge converter control unit 30. In the PCIe-PCIe bridge converter control unit 30, when the DC / DC enable signal 123 is true and the slot unmounted signal 81 is false, the AND circuit 35 becomes true, and the DC / DC # 4 enable signal 32 becomes true. The DC / DC # 4 converter 40 thus starts DC conversion for supplying DC to the PCIe-PCIe bridge 50 when the DC / DC # 4 enable signal 32 becomes true. The comparator 41 in the DC / DC # 4 converter 40 compares the reference voltage value (the voltage value at which the PCIe-PCIe bridge 50 can operate) with the converted output voltage, and when the voltage exceeds the reference voltage, The DC # 4 GOOD signal 33 becomes true. The PCIe-PCIe bridge converter control unit 30 determines that the AND circuit 36 is true when the GOOD signal 33 is true when the DC / DC # 4 enable signal 32 is true. At this time, the OR circuit 36 becomes true regardless of the state of the AND circuit 37. 38 is also true. The output of the OR circuit 38 is a converter GOOD signal 34, and this converter GOOD signal 34 becomes true. This converter GOOD signal 34 is input to the system power GOOD / reset control unit 90, and the power GOOD / reset control unit 90 determines the power supply of the system when all DC outputs from other DC / DC converters become true. It is determined that the device is notified, and then the reset of the system is canceled.

一方、３個のＰＣＩe スロット６０，６１，６２の全てのスロットにカードが実装されていない場合には各スロットのＳＬＯＴ・ＰＲＥＳＥＮＴ信号は４．７ｋΩの抵抗を介して３．３Ｖスタンバイ電圧にプルアップされているためハイレベルとなる。ＰＣＩｅスロット未実装検出回路８０では、アンド回路８２に入力される信号が全てハイレベルであるため、出力であるスロット未実装信号８１が真となりＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に入力される。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつスロット未実装信号８１が真であるときアンド回路３５は偽となりＤＣ／ＤＣ＃４イネーブル信号３２も偽になる。ＤＣ／ＤＣ〔＃４〕コンバータ４０はＤＣ／ＤＣ＃４イネーブル信号３２が偽であるため、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。また、ＤＣコンバートを開始しないためコンパレータ４１の出力であるＤＣ／ＤＣ＃４ＧＯＯＤ信号３３は偽のままとなり、アンド回路３６も偽のままとなる。一方、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はスロット未実装信号８１が真でかつＤＣ／ＤＣイネーブル信号１２３が真となった場合、アンド回路３７が真となり、オア回路３８も真となる。オア回路３８の出力はコンバータＧＯＯＯＤ信号３４であり真となる。このコンバータＧＯＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、このパワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。 On the other hand, if no card is mounted in all of the three PCIe slots 60, 61, 62, the SLOT / PREENT signal of each slot is pulled up to 3.3V standby voltage through a 4.7 kΩ resistor. It will be high level. In the PCIe slot unmounted detection circuit 80, since all the signals input to the AND circuit 82 are at a high level, the output slot unmounted signal 81 becomes true and is input to the PCIe-PCIe bridge converter control unit 30. In the PCIe-PCIe bridge DC / DC converter control unit 30, when the DC / DC enable signal 123 is true and the slot unmounted signal 81 is true, the AND circuit 35 becomes false and the DC / DC # 4 enable signal 32 also becomes false. . The DC / DC [# 4] converter 40 does not start DC conversion to the PCIe-PCIe bridge 50 because the DC / DC # 4 enable signal 32 is false. Also, since DC conversion is not started, the DC / DC # 4GOOD signal 33 that is the output of the comparator 41 remains false, and the AND circuit 36 also remains false. On the other hand, when the slot unmounted signal 81 is true and the DC / DC enable signal 123 is true, the PCIe-PCI bridge DC / DC converter control unit 30 becomes true and the OR circuit 38 becomes true. . The output of the OR circuit 38 is the converter GOOD signal 34 and becomes true. The converter GOOD signal 34 is input to the system power GOOD / reset control unit 90. The power GOOD / reset control unit 90 determines the system power supply when all the DC outputs from other DC / DC converters are true. After determining that it has been performed and notifying each device, the reset of the system is cancelled.

このように、３個のＰＣＩe スロット６０，６１，６２のうちいずれかのスロットにカードが実装された場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。一方、３個のＰＣＩe スロット６０，６１，６２の全てのスロットにカードが実装されていない場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。これによりスロットカードが全く実装されていないときのＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣ供給を停止し、消費電力を削減する。 Thus, when a card is mounted in any one of the three PCIe slots 60, 61, 62, conversion of DC for supplying DC to the PCIe-PCIe bridge 50 is started. On the other hand, if no card is mounted in any of the three PCIe slots 60, 61, 62, DC conversion to the PCIe-PCIe bridge 50 is not started. This stops DC supply to the PCIe-PCIe bridge 50 when no slot card is mounted, thereby reducing power consumption.

実施例１ではＰＣＩe スロットが２個の場合、実施例２ではＰＣＩｅスロットが３個の場合について説明したが、ＰＣＩｅのスロットの個数はこれらの数に限定されるものではなく、任意の個数のスロットを有するコンピュータシステムについても適用可能である。 In the first embodiment, the case where there are two PCIe slots and the case where there are three PCIe slots in the second embodiment has been described. However, the number of PCIe slots is not limited to these numbers, and an arbitrary number of slots. The present invention can also be applied to a computer system having

本発明のコンピュータシステムの実施例１のブロック回路図である。It is a block circuit diagram of Example 1 of the computer system of the present invention. 実施例１の要部のブロック回路図である。FIG. 3 is a block circuit diagram of a main part of the first embodiment. 実施例２の要部の回路図である。FIG. 6 is a circuit diagram of a main part of a second embodiment.

Explanation of symbols

１コンピュータシステム
２，３，５，６バス
９メモリ
１０ＣＰＵ
２０ホスト−ＰＣＩブリッジ
３０ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部
４０ＤＣ／ＤＣ＃４コンバータ
５０ＰＣＩｅ−ＰＣＩｅブリッジ
６０，６１，６２ＰＣＩｅスロット
８０ＰＣＩｅスロット未実装検出回路
９０パワーＧＯＯＤ／リセット制御部
１００ＰＣＩｅ−ＰＣＩＸブリッジ
１１０電源ユニット
１２０ＤＣ／ＤＣコンバータ制御部
１３０ＤＣ／ＤＣ＃１コンバータ
１４０ＤＣ／ＤＣ＃２コンバータ
１５０ＤＣ／ＤＣ＃３コンバータ

1 Computer system 2, 3, 5, 6 Bus 9 Memory 10 CPU
20 Host-PCI Bridge 30 PCIe-PCIe Bridge DC / DC Converter Control Unit 40 DC / DC # 4 Converter 50 PCIe-PCIe Bridge 60, 61, 62 PCIe Slot 80 PCIe Slot Unmounted Detection Circuit 90 Power Good / Reset Control Unit 100 PCIe-PCIX bridge 110 power supply unit 120 DC / DC converter control unit 130 DC / DC # 1 converter 140 DC / DC # 2 converter 150 DC / DC # 3 converter

Claims

A PCIe-PCIe bridge provided as one of a plurality of devices constituting a computer system and connected with a plurality of PCIe slots for adding PCIe cards, and a power supply independent of other devices for the PCIe-PCIe bridge A power supply means for supplying power, a PCIe slot non-installation detection means for detecting that a card is not installed in the PCIe slot, and a control result for controlling the power supply means based on a detection result of the PCIe slot non-installation detection means. Power supply control means, and the power supply control means from the power supply means to the PCIe-PCIe based on a detection result of the PCIe slot non-installation detection means when a card is not mounted in all of the plurality of PCIe slots. A computer characterized by stopping power supply to the bridge Tashisutemu.

The power supply means is configured as one of a plurality of power supply means for supplying power to each of the plurality of devices, and the power control means is a main power control means for controlling the plurality of power supply means, respectively. The computer system according to claim 1, wherein the computer system is configured independently of the computer system.

The PCIe slot unmounted detection means outputs a slot unmounted signal as true when no card is mounted in all PCIe slots, and outputs a slot unmounted signal as false when a card is mounted in any PCIe slot. When the power enable signal is input to the one power control means and the slot unmounted signal is false, the enable signal for the power supply means is set to be true and the power supply means supplies power to the PCIe-PCIe bridge. 2. The power supply to the PCIe-PCIe bridge by the power supply means is stopped by setting the enable signal to the power supply means to be false when the slot unmounted signal is true. Or the computer system of 2.

The PCIe slot non-installation detecting means receives a high level voltage when no card is inserted in each PCIe slot, and outputs the slot non-installation signal when a high level voltage is input from all PCIe slots. 4. The computer system according to claim 3, wherein the computer system comprises a logic circuit that outputs as

The system includes a reset control means for performing control such as notification of confirmation of system power supply and reset release of the system at the time of system startup, and the power supply means is GOOD when power supply to the PCIe-PCIe bridge is enabled. 4. The signal according to claim 3, wherein the power supply control means operates the reset control means when the slot unmounted signal is false and the GOOD signal is true. 5. The computer system according to 4.

The power supply means outputs a GOOD signal as false when the power supply to the PCIe-PCIe bridge is stopped, and the power control means outputs the GOOD signal as false and the slot unmounted signal 6. The computer system according to claim 5, wherein the reset control means is operated when is inputted as true.

The power supply means is constituted by DC / DC conversion, and when the enable signal from the power supply control means becomes true, the conversion is started, and when the predetermined voltage is reached, the GOOD signal is set to true and the power supply is made. 7. The computer system according to claim 5, wherein the computer system outputs the result to a control means.