[go: up one dir, main page]

JP2009188202A - Substrate mounting structure and liquid crystal display device - Google Patents

Substrate mounting structure and liquid crystal display device Download PDF

Info

Publication number
JP2009188202A
JP2009188202A JP2008026721A JP2008026721A JP2009188202A JP 2009188202 A JP2009188202 A JP 2009188202A JP 2008026721 A JP2008026721 A JP 2008026721A JP 2008026721 A JP2008026721 A JP 2008026721A JP 2009188202 A JP2009188202 A JP 2009188202A
Authority
JP
Japan
Prior art keywords
substrate
chip
integrated circuit
fpc
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008026721A
Other languages
Japanese (ja)
Inventor
Takashi Matsui
隆司 松井
Motoji Shioda
素二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008026721A priority Critical patent/JP2009188202A/en
Publication of JP2009188202A publication Critical patent/JP2009188202A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To increase peeling strength of another substrate from a mounting region defined on a substrate and to make the mounting region small. <P>SOLUTION: A substrate mounting structure includes a first substrate 11 on which the mounting area 11a having a plurality of connection electrodes 15 is defined at its end, an integrated circuit chip 20 which has, on its bottom surface, a plurality of bump electrodes 21 provided in a projection shape correspondingly to the plurality of connection electrodes 15b and 15a, and mounted on the mounting region 11a by electrically connecting the respective bump electrodes 21 to the connection electrodes 15b and 15a, and a second substrate 25 mounted on the mounting region 11a while being electrically connected other portions 15c of the plurality of connection electrodes 15 outside the integrated circuit chip 20, wherein a portion of the second substrate 50 is provided between the first substrate 11 and integrated circuit chip 20 outside the respective bump electrodes 21. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、基板実装構造及び液晶表示装置に関するものである。   The present invention relates to a substrate mounting structure and a liquid crystal display device.

液晶表示装置は、一般に、一対の基板の間に設けられた枠状のシール材の内側に液晶層が封入された液晶表示パネルと、液晶表示パネルを駆動するためのIC(Integrated Circuit)チップと、ICチップに電気的に接続されたフレキシブルプリント配線基板(FPC:Flexible Printed Circuit、以下、FPCと称する)とを備え、液晶表示パネルにICチップ及びFPCが実装された基板実装構造である。   Generally, a liquid crystal display device includes a liquid crystal display panel in which a liquid crystal layer is sealed inside a frame-shaped sealing material provided between a pair of substrates, an IC (Integrated Circuit) chip for driving the liquid crystal display panel, and And a flexible printed wiring board (FPC) that is electrically connected to the IC chip, and a substrate mounting structure in which the IC chip and the FPC are mounted on a liquid crystal display panel.

ICチップを液晶表示パネルに実装する方法としては、COG(Chip On Glass)方式の実装方法が知られている。図9は、COG方式の従来の液晶表示装置を概略的に示す断面図である。   As a method for mounting an IC chip on a liquid crystal display panel, a COG (Chip On Glass) mounting method is known. FIG. 9 is a cross-sectional view schematically showing a conventional COG type liquid crystal display device.

液晶表示パネル100は、図9に示すように、複数のTFT(Thin Film Transistor:図示省略)等が形成されたTFT基板101と、TFT基板101に対向して配置されて複数のカラーフィルタ(Color Filter:図示省略)等が形成されたCF基板102と、TFT基板101とCF基板102との間で枠状のシール材103の内側に封入された液晶層104とを備えている。TFT基板101は、CF基板102よりも突出した突出部101aを実装領域として有している。   As shown in FIG. 9, the liquid crystal display panel 100 includes a TFT substrate 101 on which a plurality of TFTs (Thin Film Transistors: not shown) and the like are formed, and a plurality of color filters (Color And a liquid crystal layer 104 sealed inside a frame-shaped sealing material 103 between the TFT substrate 101 and the CF substrate 102. The TFT substrate 101 has a protruding portion 101a protruding from the CF substrate 102 as a mounting region.

この液晶表示パネル100は、図中に示すように、画像表示を行う表示部Dと、表示部Dの外側の非表示部である額縁部Fとを有している。そして、額縁部Fに配置された突出部101aには、ICチップ105が実装されていると共に、ICチップ105よりも外側にFPC106が実装されている。これらICチップ105及びFPC106は、絶縁性を有する接着材107a,108a中に導電粒子107b,108bが分散されてなる異方性導電フィルム(ACF:Anisotropic Conductive Film、以下、ACFと称する)107,108を介して突出部101aにそれぞれ実装され、ACF107,108中の導電粒子107b,108bを介して突出部101aに設けられた各端子パッド109にそれぞれ接続されている。   As shown in the figure, the liquid crystal display panel 100 includes a display unit D that performs image display and a frame portion F that is a non-display unit outside the display unit D. An IC chip 105 is mounted on the protruding portion 101 a arranged in the frame portion F, and an FPC 106 is mounted outside the IC chip 105. These IC chip 105 and FPC 106 are anisotropic conductive films (ACF) 107, 108 in which conductive particles 107b, 108b are dispersed in insulating adhesives 107a, 108a. And are connected to the respective terminal pads 109 provided on the protruding portion 101a via conductive particles 107b and 108b in the ACFs 107 and 108, respectively.

ICチップ105に接続された各出力用端子パッド109aは、TFT基板101の表示部Dから突出部101aに引き出された複数の引き出し配線110にそれぞれ接続されている。同じくICチップ105に接続された各入力用端子パッド109b、及びFPC106に接続された各外部接続用端子パッド109cは、突出部101aに形成された複数の配線111の両端部にそれぞれ接続され、それら各配線111を介して互いに接続されている。そうして、ICチップ105とFPC106とが電気的に接続され、FPC106に入力された信号をICチップ105を介して液晶表示パネル100に供給することが可能になっている。   Each output terminal pad 109a connected to the IC chip 105 is connected to a plurality of lead wires 110 drawn from the display portion D of the TFT substrate 101 to the protruding portion 101a. Similarly, each input terminal pad 109b connected to the IC chip 105 and each external connection terminal pad 109c connected to the FPC 106 are respectively connected to both ends of a plurality of wirings 111 formed in the protruding portion 101a. The wirings 111 are connected to each other. Thus, the IC chip 105 and the FPC 106 are electrically connected, and a signal input to the FPC 106 can be supplied to the liquid crystal display panel 100 via the IC chip 105.

ところで、液晶表示装置は、表示部が広いことが好ましく、額縁部が狭いことが求められている。   By the way, it is preferable that the liquid crystal display device has a wide display portion and a narrow frame portion.

しかし、上記COG方式の液晶表示装置においては、ICチップ及びFPCをTFT基板に実装するときに、ICチップ及びFPCをそれぞれ圧着する際の位置ずれや、ICチップ及びFPCのうち後に実装する一方の圧着ツールが先に実装した他方に干渉すること等を考慮する必要がある。特に、ICチップ及びFPCの一方の圧着ツールが他方に干渉することを考慮すると、図9に示すように、ICチップ105とFPC106との間には比較的大きな間隔112を設ける必要がある。そのことによって、突出部101aにおけるICチップ105の接続領域101bとFPC106の接続領域101cとの間隔113が比較的大きくなるため、突出部101aが比較的長くなり額縁部Fが広くなっている。   However, in the above-mentioned COG type liquid crystal display device, when the IC chip and the FPC are mounted on the TFT substrate, a positional shift when the IC chip and the FPC are respectively pressure-bonded, or one of the IC chip and the FPC to be mounted later. It is necessary to consider that the crimping tool interferes with the other mounted first. In particular, considering that one crimping tool of the IC chip and the FPC interferes with the other, it is necessary to provide a relatively large distance 112 between the IC chip 105 and the FPC 106 as shown in FIG. As a result, the distance 113 between the connection region 101b of the IC chip 105 and the connection region 101c of the FPC 106 in the protrusion 101a is relatively large, so that the protrusion 101a is relatively long and the frame portion F is wide.

そこで、特許文献1の液晶表示装置は、図10に示すように、絶縁性の接着材114a中に導電粒子114bが分散されてなる1つのACF114を共用してICチップ105及びFPC106が突出部101aに実装されている。そのことにより、ICチップ105及びFPC106を別々のACFで実装する場合に対し、ICチップ105とFPC106とを接近させて突出部101aを短くしている。また、特許文献1には、この液晶表示装置を製造する場合に、図中に示すように、ICチップ105とFPC106との突出部101aの表面からの高さの差に合わせた段差を有する圧着ツール115によって、ICチップ105及びFPC106を突出部101aに同時に押圧して圧着することが記載されている。
特開2006−339613号公報
Therefore, in the liquid crystal display device of Patent Document 1, as shown in FIG. 10, the IC chip 105 and the FPC 106 share the protruding portion 101 a by sharing one ACF 114 in which conductive particles 114 b are dispersed in an insulating adhesive material 114 a. Has been implemented. As a result, the IC chip 105 and the FPC 106 are brought closer to each other to shorten the protruding portion 101a as compared with the case where the IC chip 105 and the FPC 106 are mounted by separate ACFs. In addition, in Patent Document 1, when manufacturing this liquid crystal display device, as shown in the drawing, a pressure bonding having a step corresponding to the difference in height from the surface of the protruding portion 101a between the IC chip 105 and the FPC 106 is shown. It is described that the IC chip 105 and the FPC 106 are simultaneously pressed and pressed against the protruding portion 101a by a tool 115.
JP 2006-339613 A

ところで、ICチップ及びFPCの突出部の表面からの高さは、ICチップ及びFPCの厚みの公差等によってばらつく。したがって、ICチップとFPCとにおける突出部の表面からの高さの差がばらつくため、上述したように、段差を有する圧着ツールによってICチップ及びFPCを突出部に圧着する方法では、ICチップとFPCとにおける突出部の表面からの高さの差が圧着ツールの段差よりも大きくなった場合に、FPCを十分に押圧できずにFPCの剥離強度が低くなってしまう虞がある。   By the way, the height from the surface of the protruding portion of the IC chip and the FPC varies depending on the tolerance of the thickness of the IC chip and the FPC. Accordingly, since the difference in height from the surface of the protruding portion between the IC chip and the FPC varies, as described above, in the method in which the IC chip and the FPC are pressed against the protruding portion by the pressure-bonding tool having a step, the IC chip and the FPC When the difference in height from the surface of the protruding portion at the point is larger than the level difference of the crimping tool, the FPC may not be sufficiently pressed and the peel strength of the FPC may be lowered.

また、額縁部Fを狭くするために、図9及び図10に示す突出部101aにおけるFPC106の接着領域116が小さくなった場合にも、FPC106の剥離強度が低くなってしまう。その結果、FPC106が突出部101aから剥離する虞がある。   Also, in order to narrow the frame portion F, even when the adhesion region 116 of the FPC 106 in the protruding portion 101a shown in FIGS. 9 and 10 is reduced, the peel strength of the FPC 106 is lowered. As a result, the FPC 106 may be peeled off from the protruding portion 101a.

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、液晶表示装置等の基板実装構造において、基板に規定された実装領域に対するその実装領域に実装された他の基板の剥離強度を高め、且つ実装領域を小さくすることにある。   The present invention has been made in view of such various points, and an object of the present invention is, in a substrate mounting structure such as a liquid crystal display device, other components mounted on the mounting region relative to the mounting region defined on the substrate. The purpose is to increase the peel strength of the substrate and reduce the mounting area.

上記の目的を達成するために、この発明では、第1基板の実装領域に実装された第2基板の一部が、その第2基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第1基板との間に設けられるようにした。   In order to achieve the above object, according to the present invention, each of the integrated circuit chips in which a part of the second substrate mounted in the mounting region of the first substrate is mounted in the mounting region inside the second substrate. Outside the bump electrode, it is provided between the integrated circuit chip and the first substrate.

具体的に、本発明に係る基板実装構造は、複数の接続電極を有する実装領域が端部に規定された第1基板と、上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第2基板とを備えた基板実装構造であって、上記第2基板の一部は、上記各バンプ電極よりも外側で上記第1基板と上記集積回路チップとの間に設けられている。   Specifically, the substrate mounting structure according to the present invention is provided in a protruding shape corresponding to a part of the first substrate having a mounting region having a plurality of connection electrodes defined at an end portion and the plurality of connection electrodes. An integrated circuit chip having a plurality of bump electrodes on the bottom surface and electrically connecting each bump electrode to a part of the plurality of connection electrodes and mounted in the mounting region; and A substrate mounting structure including a second substrate electrically connected to the other part of the plurality of connection electrodes on the outside and mounted in the mounting region, wherein a part of the second substrate includes the bumps It is provided between the first substrate and the integrated circuit chip outside the electrodes.

上記集積回路チップは、回路部を有し、上記各バンプ電極は、接続された上記各接続電極から外部信号が入力される複数の入力用バンプ電極と、該各入力用バンプ電極を介して入力された外部信号に基づいて上記回路部によって生成された出力信号を接続された上記各接続電極へ出力する複数の出力用バンプ電極とを含み、上記回路部は、上記各入力用バンプ電極及び上記各出力用バンプ電極よりも外側で上記第2基板に重なる領域に設けられていることが好ましい。   The integrated circuit chip has a circuit portion, and the bump electrodes are input via a plurality of input bump electrodes to which external signals are input from the connected connection electrodes, and the input bump electrodes. A plurality of output bump electrodes that output the output signals generated by the circuit unit based on the external signals generated to the connected connection electrodes, and the circuit unit includes the input bump electrodes and the input bump electrodes. It is preferable to be provided in a region that overlaps the second substrate outside the output bump electrodes.

上記集積回路チップ及び上記第2基板の一方は、幅方向の全体が他方に重なっていることが好ましい。   One of the integrated circuit chip and the second substrate preferably overlaps the other in the width direction.

上記集積回路チップは、上記第2基板の幅方向の全体に重なっていることが好ましい。   The integrated circuit chip preferably overlaps the entire width direction of the second substrate.

上記集積回路チップは、絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して上記実装領域に実装されていることが好ましい。   The integrated circuit chip is preferably mounted in the mounting region via an anisotropic conductive film in which conductive particles are dispersed in an insulating adhesive.

上記集積回路チップ及び上記第2基板は、共通の上記異方性導電フィルムを介して上記実装領域に実装されていてもよい。   The integrated circuit chip and the second substrate may be mounted on the mounting region via the common anisotropic conductive film.

また、本発明に係る液晶表示装置は、複数の接続電極を有する実装領域が端部に規定された第1基板と、上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第2基板と、上記第1基板に対向して配置された第3基板と、上記第1基板と上記第3基板との間に設けられた液晶層とを備え、上記実装領域が上記第3基板よりも外側に設けられた液晶表示装置であって、上記第2基板の一部は、上記各バンプ電極よりも外側で上記第1基板と上記集積回路チップとの間に設けられている。   In addition, the liquid crystal display device according to the present invention includes a first substrate in which a mounting region having a plurality of connection electrodes is defined at an end, and a plurality of protrusions provided corresponding to a part of the connection electrodes. An integrated circuit chip mounted on the mounting region by electrically connecting each bump electrode to a part of the plurality of connection electrodes, and on the outside of the integrated circuit chip. A second substrate electrically connected to other portions of the plurality of connection electrodes and mounted in the mounting region; a third substrate disposed opposite to the first substrate; the first substrate and the first substrate; A liquid crystal layer provided between the substrate and the mounting region provided outside the third substrate, wherein a part of the second substrate includes the bump electrodes. Outside the first substrate and the integrated circuit chip. That.

−作用−
次に、本発明の作用について説明する。
-Action-
Next, the operation of the present invention will be described.

本発明に係る基板実装構造によると、第1基板の実装領域に実装された第2基板の一部が、その第2基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第1基板との間に設けられているため、集積回路チップ及び第2基板を実装領域に配置させた後、集積回路チップのみを第1基板側へ押圧することにより、集積回路チップを介して第2基板の一部を集積回路チップと共に第1基板側に押圧し、集積回路チップ及び第2基板を同時に実装領域に実装することが可能になる。このようにすれば、集積回路チップ及び第2基板の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がない。そして、実装領域における集積回路チップの接続領域と第2基板の接続領域との間隔が小さくなり、実装領域が小さくなる。   According to the substrate mounting structure according to the present invention, a part of the second substrate mounted in the mounting region of the first substrate is formed by each bump electrode of the integrated circuit chip mounted in the mounting region inside the second substrate. Since the integrated circuit chip and the second substrate are arranged in the mounting region, only the integrated circuit chip is pressed to the first substrate side. As a result, a part of the second substrate can be pressed together with the integrated circuit chip toward the first substrate via the integrated circuit chip, and the integrated circuit chip and the second substrate can be simultaneously mounted in the mounting region. In this way, there is no possibility that the pressing tool that presses one of the integrated circuit chip and the second substrate directly interferes with the other and shifts the other position. And the space | interval of the connection area | region of an integrated circuit chip and the connection area | region of a 2nd board | substrate in a mounting area becomes small, and a mounting area becomes small.

さらに、集積回路チップを介して第2基板の一部を集積回路チップと共に第1基板側に押圧することにより、集積回路チップ及び第2基板の一部の双方が所望の圧力で十分に押圧される。そのことに加えて、集積回路チップと実装領域との間に第2基板の一部が設けられていることにより、第2基板の実装領域からの剥離が集積回路チップによって抑制される。したがって、実装領域に対する第2基板の剥離強度が高められ、且つ実装領域が小さくなる。さらに、実装領域における第2基板の接着領域を比較的小さくした場合であっても、実装領域に対する第2基板の剥離強度が低くなることが抑制される。   Further, by pressing a part of the second substrate together with the integrated circuit chip toward the first substrate through the integrated circuit chip, both the integrated circuit chip and a part of the second substrate are sufficiently pressed with a desired pressure. The In addition, since a part of the second substrate is provided between the integrated circuit chip and the mounting region, peeling from the mounting region of the second substrate is suppressed by the integrated circuit chip. Therefore, the peel strength of the second substrate with respect to the mounting area is increased, and the mounting area is reduced. Furthermore, even when the bonding area of the second substrate in the mounting area is relatively small, the peeling strength of the second substrate with respect to the mounting area is suppressed from being lowered.

ところで、集積回路チップの各バンプ電極の外側でその集積回路チップと第1基板との間に第2基板の一部を設けるためには、第2基板に重なる領域を集積回路チップに設ける必要がある。集積回路チップが回路部を有して、各バンプ電極が複数の入力用バンプ電極及び複数の出力用バンプ電極を含み、これら各入力用バンプ電極と各出力用バンプ電極との間に回路部が設けられている場合には、回路部とは別個に第2基板に重なる領域を集積回路チップに新たに設ける必要があるため、集積回路チップが第2基板に重なる領域の分大きくなる。これに対して、回路部が、各入力用バンプ電極及び各出力用バンプ電極よりも外側で第2基板に重なる領域に設けられている場合には、各入力用バンプ電極と各出力用バンプ電極との間隔が回路部の分小さくなり、集積回路チップが大きくなることが抑制される。これによって、実装領域を回路部の分さらに小さくすることが可能になる。   By the way, in order to provide a part of the second substrate between the integrated circuit chip and the first substrate outside each bump electrode of the integrated circuit chip, it is necessary to provide a region overlapping the second substrate in the integrated circuit chip. is there. The integrated circuit chip has a circuit part, and each bump electrode includes a plurality of input bump electrodes and a plurality of output bump electrodes, and the circuit part is provided between each input bump electrode and each output bump electrode. In the case where the integrated circuit chip is provided, it is necessary to newly provide a region overlapping with the second substrate separately from the circuit portion on the integrated circuit chip, so that the integrated circuit chip becomes larger by the region overlapping with the second substrate. On the other hand, when the circuit unit is provided in a region overlapping the second substrate outside each input bump electrode and each output bump electrode, each input bump electrode and each output bump electrode , And the integrated circuit chip is prevented from becoming larger. Thus, the mounting area can be further reduced by the circuit portion.

また、集積回路チップ及び第2基板の一方の幅方向の全体が他方に重なっている場合には、集積回路チップ及び第2基板が互いに幅方向の一部のみ重なっている場合に比べて、集積回路チップと第2基板との重なり合う領域が大きいため、第2基板の実装領域からの剥離がより抑制され、実装領域に対する第2基板の剥離強度がさらに高められる。   Further, when the whole of the integrated circuit chip and the second substrate in the width direction overlaps the other, the integrated circuit chip and the second substrate are integrated as compared with the case where the integrated circuit chip and the second substrate partially overlap each other in the width direction. Since the overlapping region between the circuit chip and the second substrate is large, the peeling of the second substrate from the mounting region is further suppressed, and the peeling strength of the second substrate with respect to the mounting region is further increased.

特に、集積回路チップが第2基板の幅方向の全体に重なっている場合には、第2基板の実装領域からの剥離が幅方向の全体に亘って抑制され、実装領域に対する第2基板の剥離強度がより一層高められる。   In particular, when the integrated circuit chip overlaps the entire width direction of the second substrate, the separation of the second substrate from the mounting region is suppressed over the entire width direction, and the second substrate peels from the mounting region. The strength is further increased.

集積回路チップが絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して実装領域に実装されている場合には、集積回路チップにおける隣り合うバンプ電極の間に絶縁性の接着材が充填されているため、各バンプ電極の間に十分な絶縁性が容易に確保される。   When the integrated circuit chip is mounted in the mounting region via an anisotropic conductive film in which conductive particles are dispersed in an insulating adhesive, insulation is performed between adjacent bump electrodes in the integrated circuit chip. Since the conductive adhesive is filled, sufficient insulation is easily ensured between the bump electrodes.

集積回路チップ及び第2基板が共通の上記異方性導電フィルムを介して実装領域に実装されている場合にも、本発明の作用効果が具体的に奏される。   Even when the integrated circuit chip and the second substrate are mounted on the mounting region via the common anisotropic conductive film, the effects of the present invention are specifically exhibited.

また、本発明に係る液晶表示装置によっても、第1基板の実装領域に実装された第2基板の一部が、その第2基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第1基板との間に設けられているため、集積回路チップ及び第2基板を実装領域に配置させた後、集積回路チップのみを第1基板側へ押圧することにより、集積回路チップ及び第2基板を同時に実装領域に実装することが可能になる。このようにすれば、集積回路チップ及び第2基板の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がなく、実装領域における集積回路チップの接続領域と第2基板の接続領域との間隔が小さくなり、実装領域が小さくなる。   Further, in the liquid crystal display device according to the present invention, each bump of the integrated circuit chip in which a part of the second substrate mounted on the mounting region of the first substrate is mounted on the mounting region on the inner side of the second substrate. Since the integrated circuit chip and the second substrate are provided outside the electrodes and between the integrated circuit chip and the first substrate, the integrated circuit chip and the second substrate are disposed in the mounting region, and then only the integrated circuit chip is moved to the first substrate side. By pressing, the integrated circuit chip and the second substrate can be simultaneously mounted on the mounting area. In this way, there is no possibility that the pressing tool that presses one of the integrated circuit chip and the second substrate directly interferes with the other and shifts the other position, and the connection region of the integrated circuit chip and the second substrate in the mounting region are eliminated. The distance from the connection area becomes smaller, and the mounting area becomes smaller.

さらに、集積回路チップ及び第2基板の一部の双方が所望の圧力で十分に押圧されて圧着されることに加え、第2基板の実装領域からの剥離が集積回路チップによって抑制される。したがって、実装領域に対する第2基板の剥離強度が高められ、且つ実装領域が小さくなる。そして、液晶表示装置における画像表示を行う表示部の外側に配置された非表示部である額縁部が狭くなる。さらに、その額縁部を狭くするために実装領域における第2基板の接着領域を比較的小さくした場合であっても、実装領域に対する第2基板の剥離強度が低くなることが抑制される。   Further, both of the integrated circuit chip and a part of the second substrate are sufficiently pressed and pressed with a desired pressure, and peeling from the mounting area of the second substrate is suppressed by the integrated circuit chip. Therefore, the peel strength of the second substrate with respect to the mounting area is increased, and the mounting area is reduced. And the frame part which is a non-display part arrange | positioned outside the display part which performs the image display in a liquid crystal display device becomes narrow. Furthermore, even when the bonding area of the second substrate in the mounting area is made relatively small in order to narrow the frame portion, the peeling strength of the second substrate with respect to the mounting area is suppressed from being lowered.

本発明によれば、第1基板の実装領域に実装された第2基板の一部が、その第2基板よりも内側で実装領域に実装された集積回路チップの各バンプ電極よりも外側において、その集積回路チップと第1基板との間に設けられているので、実装領域に対する第2基板の剥離強度を高めることができ、且つ実装領域を小さくできる。   According to the present invention, a part of the second substrate mounted in the mounting region of the first substrate is outside the bump electrodes of the integrated circuit chip mounted in the mounting region inside the second substrate. Since it is provided between the integrated circuit chip and the first substrate, the peel strength of the second substrate relative to the mounting region can be increased, and the mounting region can be reduced.

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.

《発明の実施形態1》
図1〜図5は、本発明の実施形態1を示している。図1は、液晶表示装置Sを概略的に示す平面図である。図2は、図1のII−II線に沿って液晶表示装置Sを拡大して概略的に示す断面図である。図3は、集積回路チップ20を底面側から概略的に示す平面図である。
Embodiment 1 of the Invention
1 to 5 show Embodiment 1 of the present invention. FIG. 1 is a plan view schematically showing the liquid crystal display device S. FIG. FIG. 2 is a cross-sectional view schematically showing the liquid crystal display device S in an enlarged manner along the line II-II in FIG. FIG. 3 is a plan view schematically showing the integrated circuit chip 20 from the bottom surface side.

液晶表示装置Sは、図1及び図2に示すように、液晶表示パネル10と、液晶表示パネル10を駆動するための液晶駆動用の集積回路(IC:Integrated Circuit)チップ(以下、ICチップと称する)20と、画像表示を行うための信号及び電源を外部回路(図示省略)から液晶表示パネル10に供給するための第2基板であるフレキシブルプリント配線基板(FPC:Flexible Printed Circuit、以下、FPCと称する)25とを備え、液晶表示パネル10にICチップ20及びFPC25が実装された基板実装構造の一例である。   As shown in FIGS. 1 and 2, the liquid crystal display device S includes a liquid crystal display panel 10 and an integrated circuit (IC) chip for driving the liquid crystal display panel 10 (hereinafter referred to as an IC chip). 20) and a flexible printed circuit (FPC) which is a second substrate for supplying a signal and power for performing image display to the liquid crystal display panel 10 from an external circuit (not shown). And a liquid crystal display panel 10 on which an IC chip 20 and an FPC 25 are mounted.

液晶表示パネル10は、複数のTFT(Thin Film Transistor:図示省略)等が形成された第1基板であるTFT基板11と、TFT基板11に対向して配置され、例えばカラーフィルタ(Color Filter:図示省略)等が形成された第3基板であるCF基板12と、TFT基板11とCF基板12との間に設けられた液晶層13とを備えている。この液晶表示パネル10は、画像表示を行う表示部Dと、表示部Dの外側に配置された非表示領域である額縁部Fとを有している。   The liquid crystal display panel 10 is disposed opposite to the TFT substrate 11 as a first substrate on which a plurality of TFTs (Thin Film Transistors: not shown) and the like are formed, for example, a color filter (Color Filter: illustrated). And the like, and a liquid crystal layer 13 provided between the TFT substrate 11 and the CF substrate 12. The liquid crystal display panel 10 includes a display unit D that displays an image, and a frame portion F that is a non-display area disposed outside the display unit D.

TFT基板11及びCF基板12は、例えば矩形状に形成され、図示は省略するが、液晶層13側の表面に配向膜がそれぞれ設けられていると共に、液晶層13とは反対側の表面に偏光板がそれぞれ設けられている。これらTFT基板11とCF基板12との間にはエポキシ樹脂等からなる枠状のシール材14が配置されており、このシール材14の内側に液晶材料が封入されていることにより、上記液晶層13が構成されている。   The TFT substrate 11 and the CF substrate 12 are formed in a rectangular shape, for example, and are not shown in the figure. Each plate is provided. A frame-shaped sealing material 14 made of epoxy resin or the like is disposed between the TFT substrate 11 and the CF substrate 12, and a liquid crystal material is sealed inside the sealing material 14. 13 is configured.

TFT基板11は、図示は省略するが、表示部Dを構成する領域に、複数のソース線及び複数のゲート線が互いに交差して延びるように設けられ、これら各ソース線及び各ゲート線との交差部に上記各TFTが設けられている。さらに、TFT基板11には、各TFTにそれぞれ接続された複数の画素電極がマトリクス状に形成されている。また、TFT基板11は、図示は省略するが、シール材14の外縁よりも内側の領域に電源回路、ゲートドライバやスイッチング回路等を有する回路部が形成されている。   Although not shown, the TFT substrate 11 is provided in a region constituting the display portion D so that a plurality of source lines and a plurality of gate lines extend so as to cross each other. Each of the TFTs is provided at the intersection. Further, a plurality of pixel electrodes respectively connected to each TFT are formed on the TFT substrate 11 in a matrix. Although not shown, the TFT substrate 11 is formed with a circuit portion having a power supply circuit, a gate driver, a switching circuit, and the like in a region inside the outer edge of the sealing material 14.

このTFT基板11は、図1及び図2に示すように、額縁部Fを構成する領域に、一辺側がCF基板12よりも外側に突出した突出部11aを有している。突出部11aは、TFT基板11の端部に規定された実装領域として設けられている。   As shown in FIGS. 1 and 2, the TFT substrate 11 has a protruding portion 11 a whose one side protrudes outward from the CF substrate 12 in a region constituting the frame portion F. The protruding portion 11 a is provided as a mounting region defined at the end of the TFT substrate 11.

突出部11aには、図2に示すように、接続電極である端子パッド15が複数形成されている。各端子パッド15は、突出部11aに形成された複数の配線16に、それら各配線16を覆う絶縁膜17に形成された貫通孔17bを介してそれぞれ接続されている。各出力用端子パッド15aは、上記ソース線から突出部11aに引き出された複数の引き出し配線16aにそれぞれ接続されている。各入力用端子パッド15b及び各外部接続用端子パッド15cは、複数の配線16bの両端部にそれぞれ接続され、それら各配線16bを介して互いに電気的に接続されている。これら各出力用端子パッド15a、各入力用端子パッド15b及び各外部接続用端子パッド15cは、TFT基板11の内側から突出部11aの先端側に向かって順に設けられている。   As shown in FIG. 2, a plurality of terminal pads 15 that are connection electrodes are formed on the protruding portion 11a. Each terminal pad 15 is connected to a plurality of wirings 16 formed in the protruding portion 11a through through holes 17b formed in an insulating film 17 covering each wiring 16. Each output terminal pad 15a is connected to a plurality of lead wires 16a drawn from the source line to the protruding portion 11a. Each input terminal pad 15b and each external connection terminal pad 15c are respectively connected to both ends of the plurality of wirings 16b, and are electrically connected to each other via the respective wirings 16b. Each of these output terminal pads 15a, each input terminal pad 15b, and each external connection terminal pad 15c is provided in order from the inner side of the TFT substrate 11 toward the distal end side of the protruding portion 11a.

この突出部11aには、上記ICチップ20及びFPC25が、例えば絶縁性を有する接着材18a,19a中に導電粒子18b,19bが分散されてなる異方性導電フィルム(ACF:Anisotropic Conductive Film、以下、ACFと称する)18,19を介して実装されている。FPC25は、ICチップ20よりも外側(突出部11aの先端側)に実装されている。そして、FPC25の一部は、図1及び図2に示すように、後述するICチップ20の各バンプ電極21よりも外側で突出部(TFT基板11)11aとICチップ20との間に設けられている。   On the protruding portion 11a, the IC chip 20 and the FPC 25 are made of an anisotropic conductive film (ACF: Anisotropic Conductive Film, hereinafter) in which conductive particles 18b and 19b are dispersed in, for example, insulating adhesives 18a and 19a. , Referred to as ACF) 18 and 19. The FPC 25 is mounted outside the IC chip 20 (at the front end side of the protruding portion 11a). A part of the FPC 25 is provided between the protruding portion (TFT substrate 11) 11a and the IC chip 20 outside the bump electrodes 21 of the IC chip 20 to be described later, as shown in FIGS. ing.

ICチップ20は、突出部11aにおけるFPC25の接続領域11cの全体を覆うようにFPC25の一部に重なり、図1に示すように、幅方向の全体がFPC25に重なっている。ICチップ20は、BGA(Ball Grid Array)パッケージのICチップであり、図3に示すように、突出部11a上の複数の端子パッド15の一部である各出力用端子パッド15a及び各入力用端子パッド15bに対応して底面に突起状に設けられた複数のバンプ電極21と、駆動回路部22とを有している。   The IC chip 20 overlaps a part of the FPC 25 so as to cover the entire connection region 11c of the FPC 25 in the protruding portion 11a, and the entire width direction overlaps the FPC 25 as shown in FIG. The IC chip 20 is an IC chip of a BGA (Ball Grid Array) package, and as shown in FIG. 3, each output terminal pad 15a, which is a part of the plurality of terminal pads 15 on the protruding portion 11a, and each input terminal. A plurality of bump electrodes 21 provided in a protruding shape on the bottom surface corresponding to the terminal pads 15b, and a drive circuit portion 22 are provided.

複数のバンプ電極21は、入力用端子パッド15bから外部信号が入力される複数の入力用バンプ電極21a、及びその入力用バンプ電極21aを介して入力された外部信号に基づいて駆動回路部22によって生成された出力信号を出力用端子パッド15aへ出力する出力用バンプ電極21bである。   The plurality of bump electrodes 21 are input by the drive circuit unit 22 based on the plurality of input bump electrodes 21a to which external signals are input from the input terminal pads 15b and the external signals input through the input bump electrodes 21a. The output bump electrode 21b outputs the generated output signal to the output terminal pad 15a.

駆動回路部22は、例えばソースドライバ及びタイミングコントローラを有し、各入力用バンプ電極21a及び各出力用バンプ電極21bよりも外側でICチップ20におけるFPC25に重なる領域に設けられている。そして、各入力用バンプ電極21a及び各出力用バンプ電極21bは、駆動回路部22よりも内側に寄せられて互いに隣り合って配置されている。このICチップ20は、ACF18中の接着材18aによって突出部11aに接着されていると共に、導電粒子18bを介して各入力用バンプ電極21a及び各出力用バンプ電極21bが入力用端子パッド15b及び出力用端子パッド15aにそれぞれ電気的に接続されている。   The drive circuit unit 22 includes, for example, a source driver and a timing controller, and is provided in a region overlapping the FPC 25 in the IC chip 20 outside the input bump electrodes 21a and the output bump electrodes 21b. Each of the input bump electrodes 21a and each of the output bump electrodes 21b is arranged closer to the inner side than the drive circuit unit 22 and adjacent to each other. The IC chip 20 is bonded to the protruding portion 11a by an adhesive 18a in the ACF 18, and the input bump electrodes 21a and the output bump electrodes 21b are connected to the input terminal pads 15b and the output via the conductive particles 18b. Each terminal pad 15a is electrically connected.

FPC25は、図示は省略するが、例えばポリイミド又はポリエチレンテレフタラート等からなる絶縁性を有するフィルム基板を備え、そのフィルム基板の表面に銅箔線が形成されている。このFPC25は、ACF19中の接着材19aによって突出部11aの接着領域26に接着されていると共に、導電粒子19bを介して複数の端子パッド15の他部である外部接続用端子パッド15cに銅箔線が電気的に接続されている。そうして、FPC25は、外部接続用端子パッド15cを介して入力用端子パッド15bに電気的に接続されている。また、FPC25は、TFT基板11に形成された上記回路部にも外部接続用端子パッド15c及び配線(図示省略)を介して電気的に接続されている。   Although not shown, the FPC 25 includes an insulating film substrate made of, for example, polyimide or polyethylene terephthalate, and a copper foil wire is formed on the surface of the film substrate. The FPC 25 is bonded to the bonding region 26 of the protruding portion 11a by an adhesive 19a in the ACF 19, and is connected to the external connection terminal pad 15c, which is the other portion of the plurality of terminal pads 15, via the conductive particles 19b. The wires are electrically connected. Thus, the FPC 25 is electrically connected to the input terminal pad 15b via the external connection terminal pad 15c. The FPC 25 is also electrically connected to the circuit portion formed on the TFT substrate 11 via an external connection terminal pad 15c and wiring (not shown).

こうして、液晶表示装置Sは、FPC25を介してTFT基板11に形成された回路部及びICチップ20へ入力される信号に応じて液晶層13に電圧を印加することにより、液晶層13における液晶分子の配向状態を制御して所望の表示を行うように構成されている。   In this way, the liquid crystal display device S applies a voltage to the liquid crystal layer 13 in accordance with a signal input to the circuit portion formed on the TFT substrate 11 and the IC chip 20 via the FPC 25, whereby the liquid crystal molecules in the liquid crystal layer 13 are The orientation state is controlled to perform desired display.

−製造方法−
次に、上記液晶表示装置Sの製造方法について説明する。
-Manufacturing method-
Next, a method for manufacturing the liquid crystal display device S will be described.

液晶表示装置Sを製造するには、まず、TFT基板11及びCF基板12をそれぞれ作製し、これら両基板11,12をシール材14を介して互いに貼り合わせると共に、そのシール材14によってCF基板12とTFT基板11との間に液晶層13を封入することによって液晶表示パネル10を作製する。そして、液晶表示パネル10の両面に偏光板をそれぞれ貼り付けた後、その液晶表示パネル10にICチップ20及びFPC25を実装する。本発明に係る液晶表示装置Sは、液晶表示パネル10に対するICチップ20及びFPC25の実装構造に特徴があるので、液晶表示パネル10へのICチップ20及びFPC25の実装方法について、以下に図4及び図5を参照しながら詳述する。図4及び図5は、液晶表示パネル10へのICチップ20及びFPC25の実装方法を説明するための断面図である。   In order to manufacture the liquid crystal display device S, first, the TFT substrate 11 and the CF substrate 12 are respectively fabricated, and the substrates 11 and 12 are bonded to each other via the sealing material 14. A liquid crystal display panel 10 is manufactured by enclosing a liquid crystal layer 13 between the TFT substrate 11 and the TFT substrate 11. Then, after polarizing plates are attached to both surfaces of the liquid crystal display panel 10, the IC chip 20 and the FPC 25 are mounted on the liquid crystal display panel 10. Since the liquid crystal display device S according to the present invention is characterized by the mounting structure of the IC chip 20 and the FPC 25 on the liquid crystal display panel 10, the mounting method of the IC chip 20 and the FPC 25 on the liquid crystal display panel 10 will be described below with reference to FIGS. This will be described in detail with reference to FIG. 4 and 5 are cross-sectional views for explaining a method of mounting the IC chip 20 and the FPC 25 on the liquid crystal display panel 10.

液晶表示パネル10にICチップ20及びFPC25を実装するときには、まず、FPC25における突出部11aに接着する領域にACF19を貼り付ける。次に、図4に示すように、貼り付けたACF19を介してFPC25を突出部11aに配置させて仮圧着する。   When mounting the IC chip 20 and the FPC 25 on the liquid crystal display panel 10, first, the ACF 19 is attached to a region of the FPC 25 that adheres to the protruding portion 11 a. Next, as shown in FIG. 4, the FPC 25 is disposed on the protruding portion 11 a through the pasted ACF 19 and temporarily press-bonded.

次に、突出部11aにおけるICチップ20を配置する領域にACF18を貼り付ける。このとき、FPC25の表面にACF18が重なってもよい。続いて、図5に示すように、突出部11aに貼り付けたACF18上にICチップ20を配置させて仮圧着する。   Next, the ACF 18 is affixed to a region where the IC chip 20 is disposed in the protruding portion 11a. At this time, the ACF 18 may overlap the surface of the FPC 25. Subsequently, as shown in FIG. 5, the IC chip 20 is placed on the ACF 18 attached to the protruding portion 11a and temporarily press-bonded.

その後、各ACF18,19を加熱すると共に、平坦な押圧面を有する押圧ツール30によってICチップ20を突出部11a側へ押圧する。図5の矢印31は、押圧ツール30がICチップ20を押圧する方向を示している。そうして、ICチップ20を介してFPC25の一部をICチップ20と共に突出部11a側に押圧し、ICチップ20及びFPC25を突出部11aに同時に圧着して実装する。以上のようにして、液晶表示パネル10にICチップ20及びFPC25が実装される。   Thereafter, the ACFs 18 and 19 are heated, and the IC chip 20 is pressed toward the protruding portion 11a by the pressing tool 30 having a flat pressing surface. An arrow 31 in FIG. 5 indicates a direction in which the pressing tool 30 presses the IC chip 20. Then, a part of the FPC 25 is pressed together with the IC chip 20 toward the protruding portion 11a via the IC chip 20, and the IC chip 20 and the FPC 25 are simultaneously pressed and mounted on the protruding portion 11a. As described above, the IC chip 20 and the FPC 25 are mounted on the liquid crystal display panel 10.

−実施形態1の効果−
したがって、この実施形態1によると、TFT基板11の突出部11aに実装されたFPC25の一部が、そのFPC25よりも内側で突出部11aに実装されたICチップ20の各バンプ電極21よりも外側において、そのICチップ20とTFT基板11との間に設けられているため、上述の製造方法に示したように、ICチップ20及びFPC25を突出部11aに配置させた後、ICチップ20のみをTFT基板11側へ押圧することにより、ICチップ20を介してFPC25の一部をICチップ20と共にTFT基板11側に押圧し、ICチップ20及びFPC25を同時に突出部11aに実装できる。このようにすれば、ICチップ20及びFPC25の一方を押圧する押圧ツールが他方に直接に干渉して他方の位置をずらす虞がない。そして、突出部11aにおけるICチップ20の接続領域11bとFPC25の接続領域11cとの間隔27を小さくでき、突出部11aを短くできる。
-Effect of Embodiment 1-
Therefore, according to the first embodiment, a part of the FPC 25 mounted on the protruding portion 11a of the TFT substrate 11 is outside the bump electrodes 21 of the IC chip 20 mounted on the protruding portion 11a inside the FPC 25. Since the IC chip 20 and the FPC 25 are arranged on the protruding portion 11a as shown in the above-described manufacturing method, only the IC chip 20 is provided. By pressing toward the TFT substrate 11, a part of the FPC 25 can be pressed together with the IC chip 20 toward the TFT substrate 11 via the IC chip 20, and the IC chip 20 and the FPC 25 can be simultaneously mounted on the protruding portion 11a. In this way, there is no possibility that the pressing tool that presses one of the IC chip 20 and the FPC 25 directly interferes with the other and shifts the other position. And the space | interval 27 of the connection area | region 11b of IC chip 20 in the protrusion part 11a and the connection area | region 11c of FPC25 can be made small, and the protrusion part 11a can be shortened.

さらに、ICチップ20を介してFPC25の一部をICチップ20と共にTFT基板11側に押圧することにより、ICチップ20及びFPC25の一部の双方を所望の圧力で十分に押圧できる。そのことに加えて、ICチップ20と突出部11aとの間にFPC25の一部が設けられていることにより、FPC25の突出部11aからの剥離をICチップ20によって抑制できる。したがって、突出部11aに対するFPC25の剥離強度を高めることができ、且つ突出部11aを短くできる。そして、液晶表示装置Sにおける額縁部Fを狭くできる。さらに、額縁部Fを狭くするために突出部11aにおけるFPC25の接着領域26を比較的小さくした場合であっても、突出部11aに対するFPC25の剥離強度が低くなることを抑制できる。   Furthermore, by pressing a part of the FPC 25 together with the IC chip 20 toward the TFT substrate 11 via the IC chip 20, both the IC chip 20 and a part of the FPC 25 can be sufficiently pressed with a desired pressure. In addition, by providing a part of the FPC 25 between the IC chip 20 and the protruding portion 11a, the IC chip 20 can suppress peeling of the FPC 25 from the protruding portion 11a. Therefore, the peel strength of the FPC 25 with respect to the protruding portion 11a can be increased, and the protruding portion 11a can be shortened. And the frame part F in the liquid crystal display device S can be narrowed. Furthermore, even when the adhesion area 26 of the FPC 25 in the protruding portion 11a is made relatively small in order to narrow the frame portion F, it is possible to suppress the peeling strength of the FPC 25 from the protruding portion 11a from being lowered.

ところで、ICチップ20の各バンプ電極21よりも外側でそのICチップ20とTFT基板11との間にFPC25の一部を設けるには、FPC25に重なる領域をICチップ20に設ける必要がある。ICチップ20において、後述する図8に示すように、各入力用バンプ電極21aと各出力用バンプ電極21bとの間に駆動回路部22が設けられている場合には、駆動回路部22とは別個にFPC25に重なる領域をICチップ20に新たに設ける必要があるため、ICチップ20がFPC25に重なる領域の分大きくなる。これに対して、駆動回路部22が、図2に示すように、各入力用バンプ電極21a及び各出力用バンプ電極21bよりも外側でFPC25に重なる領域に設けられているため、各入力用バンプ電極21aと各出力用バンプ電極21bとの間隔を駆動回路部22の分小さくでき、ICチップ20が大きくなることを抑制できる。その結果、突出部11aをICチップ20の駆動回路部22の分さらに短くできる。   By the way, in order to provide a part of the FPC 25 between the IC chip 20 and the TFT substrate 11 outside the bump electrodes 21 of the IC chip 20, it is necessary to provide an area overlapping the FPC 25 in the IC chip 20. In the IC chip 20, as shown in FIG. 8 described later, when the drive circuit unit 22 is provided between each input bump electrode 21a and each output bump electrode 21b, Since it is necessary to newly provide a region overlapping the FPC 25 separately in the IC chip 20, the IC chip 20 becomes larger by the region overlapping the FPC 25. On the other hand, as shown in FIG. 2, the drive circuit section 22 is provided in a region overlapping the FPC 25 outside the input bump electrodes 21a and the output bump electrodes 21b. The distance between the electrode 21a and each output bump electrode 21b can be reduced by the drive circuit portion 22, and the increase in the size of the IC chip 20 can be suppressed. As a result, the protruding portion 11a can be further shortened by the drive circuit portion 22 of the IC chip 20.

また、ICチップ20の幅方向の全体がFPC25に重なっていることにより、ICチップ20の一部のみがFPC25に重なっている場合に比べて、ICチップ20とFPC25との重なり合う領域が大きいため、FPC25の突出部11aからの剥離をより抑制でき、突出部11aに対するFPC25の剥離強度をさらに高めることができる。   Further, since the entire width direction of the IC chip 20 overlaps the FPC 25, the overlapping area between the IC chip 20 and the FPC 25 is larger than when only a part of the IC chip 20 overlaps the FPC 25. Peeling of the FPC 25 from the protruding portion 11a can be further suppressed, and the peeling strength of the FPC 25 with respect to the protruding portion 11a can be further increased.

ICチップ20がACF18を介して突出部11aに実装されているため、ICチップ20における隣り合うバンプ電極21の間に絶縁性の接着材18aが充填されており、各バンプ電極21の間に十分な絶縁性を容易に確保できる。   Since the IC chip 20 is mounted on the protruding portion 11 a via the ACF 18, the insulating adhesive 18 a is filled between the adjacent bump electrodes 21 in the IC chip 20, and sufficient between the bump electrodes 21. Insulating properties can be easily secured.

《発明の実施形態2》
図6は、本発明の実施形態2を示している。尚、以降の各実施形態では、図1〜図5と同じ部分については同じ符号を付して、その詳細な説明を省略する。図6は、本実施形態の液晶表示装置SにおけるICチップ20及びFPC25の実装箇所を拡大して概略的に示す断面図である。
<< Embodiment 2 of the Invention >>
FIG. 6 shows Embodiment 2 of the present invention. In the following embodiments, the same portions as those in FIGS. 1 to 5 are denoted by the same reference numerals, and detailed description thereof is omitted. FIG. 6 is a cross-sectional view schematically showing an enlarged mounting location of the IC chip 20 and the FPC 25 in the liquid crystal display device S of the present embodiment.

上記実施形態1では、互いに別個のACF18,19を介してICチップ20及びFPC25が突出部11aに実装されているとしたが、本実施形態では、図6に示すように、共通のACF28を介してICチップ20及びFPC25が突出部11aに実装されている。   In the first embodiment, the IC chip 20 and the FPC 25 are mounted on the protruding portion 11a via the ACFs 18 and 19 that are separate from each other. However, in the present embodiment, as shown in FIG. The IC chip 20 and the FPC 25 are mounted on the protruding portion 11a.

ICチップ20の各バンプ電極21の高さは、FPC25の厚みに略等しく形成されている。そして、ICチップ20及びFPC25は、共通のACF28の接着材28aによって突出部11aにそれぞれ接着されていると共に、そのACF28中の導電粒子28bを介して各端子パッド15にそれぞれ接続されている。   The height of each bump electrode 21 of the IC chip 20 is substantially equal to the thickness of the FPC 25. The IC chip 20 and the FPC 25 are respectively bonded to the protruding portion 11a by the common adhesive material 28a of the ACF 28, and are connected to the terminal pads 15 through the conductive particles 28b in the ACF 28, respectively.

このように共通のACF28によってICチップ20及びFPC25を液晶表示パネル10に実装する方法の一例を以下に説明する。   An example of a method for mounting the IC chip 20 and the FPC 25 on the liquid crystal display panel 10 using the common ACF 28 as described above will be described below.

まず、突出部11aにおけるICチップ20及びFPC25を実装する領域にACF28を配置する。次に、FPC25を突出部11aに配置させて仮圧着する。続いて、ICチップ20を突出部11aに配置させて仮圧着する。その後、ACF28を加熱すると共に、上記実施形態1と同様の押圧ツール30によってICチップ20を押圧することにより、ICチップ20及びFPC25を突出部11aに圧着して実装する。   First, the ACF 28 is disposed in a region where the IC chip 20 and the FPC 25 are mounted in the protruding portion 11a. Next, the FPC 25 is disposed on the protruding portion 11a and temporarily pressure-bonded. Subsequently, the IC chip 20 is disposed on the protruding portion 11a and temporarily crimped. Thereafter, the ACF 28 is heated, and the IC chip 20 is pressed by the pressing tool 30 similar to that of the first embodiment, whereby the IC chip 20 and the FPC 25 are pressure-bonded and mounted on the protruding portion 11a.

−実施形態2の効果−
したがって、この実施形態2によっても、TFT基板11の突出部11aに実装されたFPC25の一部が、そのFPC25よりも内側で突出部11aに実装されたICチップ20の各バンプ電極21よりも外側において、そのICチップ20と突出部11aとの間に設けられているので、上記実施形態1と同様に、突出部11aに対するFPC25の剥離強度を高めることができ、且つ突出部11aを短くできる。そして、液晶表示装置Sにおける額縁部Fを狭くできる。
-Effect of Embodiment 2-
Therefore, also in the second embodiment, a part of the FPC 25 mounted on the protruding portion 11a of the TFT substrate 11 is outside the bump electrodes 21 of the IC chip 20 mounted on the protruding portion 11a inside the FPC 25. In this case, since it is provided between the IC chip 20 and the protruding portion 11a, the peel strength of the FPC 25 with respect to the protruding portion 11a can be increased and the protruding portion 11a can be shortened as in the first embodiment. And the frame part F in the liquid crystal display device S can be narrowed.

《その他の実施形態》
上記各実施形態では、ICチップ20が幅方向の全体でFPC25に重なっているとしたが、本発明はこれに限られず、図7に示すように、FPC25の幅がICチップ20の幅よりも小さく形成され、ICチップ20がFPC25の幅方向の全体に重なっていることが好ましい。このようにすれば、FPC25の突出部11aからの剥離が幅方向の全体に亘って抑制され、突出部11aに対するFPC25の剥離強度をより一層高めることが可能になる。
<< Other Embodiments >>
In the above embodiments, the IC chip 20 overlaps the FPC 25 in the entire width direction. However, the present invention is not limited to this, and the width of the FPC 25 is larger than the width of the IC chip 20 as shown in FIG. It is preferable that the IC chip 20 is formed small and overlaps the entire width direction of the FPC 25. If it does in this way, peeling from the protrusion part 11a of FPC25 will be suppressed over the whole width direction, and it will become possible to further raise the peeling strength of FPC25 with respect to the protrusion part 11a.

上記各実施形態では、駆動回路部22が、各バンプ電極21a,21bよりも外側でICチップ20におけるFPC25に重なる領域に設けられているとしたが、本発明はこれに限られず、駆動回路部22は、図8に示すように、ICチップ20における各入力用バンプ電極21aと各出力用バンプ電極21bとの間の領域に設けられていてもよい。このような構成であっても、突出部11aに対するFPC25の剥離強度を高めて、且つ突出部11aを短くすることが可能になる。   In each of the above embodiments, the drive circuit unit 22 is provided in a region that overlaps the FPC 25 in the IC chip 20 outside the bump electrodes 21a and 21b. However, the present invention is not limited to this, and the drive circuit unit is not limited thereto. As shown in FIG. 8, 22 may be provided in a region between each input bump electrode 21 a and each output bump electrode 21 b in the IC chip 20. Even with such a configuration, it is possible to increase the peel strength of the FPC 25 with respect to the protruding portion 11a and shorten the protruding portion 11a.

上記各実施形態では、ACF18,19又はACF28を介してICチップ20及びFPC25が突出部11aに実装されているとしたが、本発明はこれに限られず、導電材料が混入されたペースト状の熱硬化性樹脂を介してICチップ20及びFPC25が突出部11a実装されていてもよい。また、ICチップ20は、各バンプ電極21がインジウム等からなる低融点金属材料から形成され、各バンプ電極21と各端子パッド15b,15aとが直接に接続されていてもよい。   In each of the above embodiments, the IC chip 20 and the FPC 25 are mounted on the protruding portion 11a via the ACF 18, 19 or ACF 28. However, the present invention is not limited to this, and the paste-like heat mixed with the conductive material is used. The IC chip 20 and the FPC 25 may be mounted on the protruding portion 11a via a curable resin. In the IC chip 20, each bump electrode 21 may be formed of a low melting point metal material made of indium or the like, and each bump electrode 21 and each terminal pad 15b, 15a may be directly connected.

上記各実施形態では、液晶表示パネル10に実装される基板の一例としてFPC25を例に挙げて説明したが、本発明はこれに限られず、FPC25に代えてプリント回路基板(PCB:Printed Circuit Board)が突出部11aに実装されていてもよい。   In each of the above embodiments, the FPC 25 has been described as an example of the substrate mounted on the liquid crystal display panel 10, but the present invention is not limited to this, and a printed circuit board (PCB) is used instead of the FPC 25. May be mounted on the protruding portion 11a.

上記各実施形態では、液晶表示パネル10にICチップ20及びFPC25が実装された液晶表示装置Sについて説明したが、本発明はこれに限られず、有機エレクトロルミネッセンス表示装置等の他の表示装置にも適用することが可能であり、実装領域が規定された基板にICチップ及び他の基板が実装された構造を有する基板実装構造に適用することが可能である。   In each of the above embodiments, the liquid crystal display device S in which the IC chip 20 and the FPC 25 are mounted on the liquid crystal display panel 10 has been described. However, the present invention is not limited to this, and other display devices such as an organic electroluminescence display device can also be used. The present invention can be applied, and can be applied to a substrate mounting structure having a structure in which an IC chip and another substrate are mounted on a substrate in which a mounting area is defined.

以上説明したように、本発明は、基板実装構造及び液晶表示装置について有用であり、特に、基板に規定された実装領域に対するその実装領域に実装された他の基板の剥離強度を高め、且つ実装領域を小さくすることが要望される基板実装構造及び液晶表示装置に適している。   As described above, the present invention is useful for a substrate mounting structure and a liquid crystal display device. In particular, the present invention increases the peel strength of another substrate mounted on the mounting region relative to the mounting region defined on the substrate and implements the mounting. It is suitable for a substrate mounting structure and a liquid crystal display device that require a small area.

実施形態1の液晶表示装置を概略的に示す平面図である。1 is a plan view schematically showing a liquid crystal display device of Embodiment 1. FIG. 図1のII−II線断面を概略的に示す図である。It is a figure which shows schematically the II-II sectional view taken on the line of FIG. ICチップを底面側から概略的に示す平面図である。It is a top view which shows an IC chip roughly from the bottom face side. FPCが仮圧着された状態の突出部を示す断面図である。It is sectional drawing which shows the protrusion part of the state by which FPC was temporarily crimped | bonded. ICチップ及びFPCを本圧着するときの突出部を示す断面図である。It is sectional drawing which shows a protrusion part when an IC chip and FPC are finally crimped | bonded. 実施形態2の液晶表示装置におけるICチップ及びFPCの実装箇所を拡大して概略的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing an enlarged mounting location of an IC chip and an FPC in the liquid crystal display device of Embodiment 2. その他の実施形態におけるICチップがFPCの幅方向の全体に重なっている液晶表示装置を概略的に示す平面図である。It is a top view which shows schematically the liquid crystal display device with which the IC chip in other embodiment has overlapped with the whole width direction of FPC. その他の実施形態における各入力用バンプ電極と各出力用バンプ電極との間に駆動回路部が設けられたICチップ及びFPCの実装箇所を拡大して示す断面図である。It is sectional drawing which expands and shows the mounting location of IC chip and FPC in which the drive circuit part was provided between each input bump electrode and each output bump electrode in other embodiment. 従来の液晶表示装置におけるICチップ及びFPCの実装箇所を拡大して概略的に示す断面図である。It is sectional drawing which expands and shows schematically the mounting location of IC chip and FPC in the conventional liquid crystal display device. 従来の液晶表示装置における共通のACFを介して実装されたICチップ及びFPCの実装箇所を拡大して概略的に示す断面図である。It is sectional drawing which expands and shows roughly the mounting location of IC chip and FPC mounted via common ACF in the conventional liquid crystal display device.

符号の説明Explanation of symbols

S 液晶表示装置
11 TFT基板(第1基板)
11a 突出部(実装領域)
12 CF基板(第3基板)
13 液晶層
15 端子パッド(接続電極)
15a 出力用端子パッド
15b 入力用端子パッド
15c 外部接続用端子パッド
18,19,28 ACF(異方性導電フィルム)
18a,19a,28a 接着材
18b,19b,28b 導電粒子
20 ICチップ(集積回路チップ)
21 バンプ電極
21a 入力用バンプ電極
22b 出力用バンプ電極
22 駆動回路部(回路部)
25 FPC(第2基板)
S Liquid crystal display device 11 TFT substrate (first substrate)
11a Protruding part (mounting area)
12 CF substrate (third substrate)
13 Liquid crystal layer 15 Terminal pad (connection electrode)
15a terminal pad for output 15b terminal pad for input 15c terminal pad for external connection 18, 19, 28 ACF (anisotropic conductive film)
18a, 19a, 28a Adhesive 18b, 19b, 28b Conductive particle 20 IC chip (integrated circuit chip)
21 Bump electrode 21a Bump electrode for input 22b Bump electrode for output 22 Drive circuit section (circuit section)
25 FPC (second board)

Claims (7)

複数の接続電極を有する実装領域が端部に規定された第1基板と、
上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、
上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第2基板とを備えた基板実装構造であって、
上記第2基板の一部は、上記各バンプ電極よりも外側で上記第1基板と上記集積回路チップとの間に設けられている
ことを特徴とする基板実装構造。
A first substrate in which a mounting region having a plurality of connection electrodes is defined at an end;
A plurality of bump electrodes provided in a protruding shape corresponding to a part of the plurality of connection electrodes are provided on the bottom surface, and the bump electrodes are electrically connected to a part of the plurality of connection electrodes, respectively. An integrated circuit chip mounted in a mounting area; and
A substrate mounting structure comprising: a second substrate electrically connected to the other part of the plurality of connection electrodes outside the integrated circuit chip and mounted in the mounting region;
A part of the second substrate is provided between the first substrate and the integrated circuit chip outside the bump electrodes.
請求項1に記載の基板実装構造において、
上記集積回路チップは、回路部を有し、
上記各バンプ電極は、接続された上記各接続電極から外部信号が入力される複数の入力用バンプ電極と、該各入力用バンプ電極を介して入力された外部信号に基づいて上記回路部によって生成された出力信号を接続された上記各接続電極へ出力する複数の出力用バンプ電極とを含み、
上記回路部は、上記各入力用バンプ電極及び上記各出力用バンプ電極よりも外側で上記第2基板に重なる領域に設けられている
ことを特徴とする基板実装構造。
The board mounting structure according to claim 1,
The integrated circuit chip has a circuit portion,
The bump electrodes are generated by the circuit unit based on a plurality of input bump electrodes to which external signals are input from the connected connection electrodes and external signals input through the input bump electrodes. A plurality of output bump electrodes that output the output signals to the connected connection electrodes,
The circuit board mounting structure, wherein the circuit portion is provided in a region overlapping the second substrate outside the input bump electrodes and the output bump electrodes.
請求項1に記載の基板実装構造において、
上記集積回路チップ及び上記第2基板の一方は、幅方向の全体が他方に重なっている
ことを特徴とする基板実装構造。
The board mounting structure according to claim 1,
One of the integrated circuit chip and the second substrate overlaps the other in the width direction.
請求項3に記載の基板実装構造において、
上記集積回路チップは、上記第2基板の幅方向の全体に重なっている
ことを特徴とする基板実装構造。
In the substrate mounting structure according to claim 3,
The substrate mounting structure, wherein the integrated circuit chip overlaps the entire width direction of the second substrate.
請求項1に記載の基板実装構造において、
上記集積回路チップは、絶縁性を有する接着材中に導電粒子が分散されてなる異方性導電フィルムを介して上記実装領域に実装されている
ことを特徴とする基板実装構造。
The board mounting structure according to claim 1,
The substrate mounting structure, wherein the integrated circuit chip is mounted in the mounting region via an anisotropic conductive film in which conductive particles are dispersed in an insulating adhesive.
請求項5に記載の基板実装構造において、
上記集積回路チップ及び上記第2基板は、共通の上記異方性導電フィルムを介して上記実装領域に実装されている
ことを特徴とする基板実装構造。
In the substrate mounting structure according to claim 5,
The substrate mounting structure, wherein the integrated circuit chip and the second substrate are mounted in the mounting region via the common anisotropic conductive film.
複数の接続電極を有する実装領域が端部に規定された第1基板と、
上記複数の接続電極の一部に対応して突起状に設けられた複数のバンプ電極を底面に有し、該各バンプ電極を上記複数の接続電極の一部にそれぞれ電気的に接続して上記実装領域に実装された集積回路チップと、
上記集積回路チップよりも外側で上記複数の接続電極の他部に電気的に接続して上記実装領域に実装された第2基板と、
上記第1基板に対向して配置された第3基板と、
上記第1基板と上記第3基板との間に設けられた液晶層とを備え、
上記実装領域が上記第3基板よりも外側に設けられた液晶表示装置であって、
上記第2基板の一部は、上記各バンプ電極よりも外側で上記第1基板と上記集積回路チップとの間に設けられている
ことを特徴とする液晶表示装置。
A first substrate in which a mounting region having a plurality of connection electrodes is defined at an end;
A plurality of bump electrodes provided in a protruding shape corresponding to a part of the plurality of connection electrodes are provided on the bottom surface, and the bump electrodes are electrically connected to a part of the plurality of connection electrodes, respectively. An integrated circuit chip mounted in a mounting area; and
A second substrate that is electrically connected to the other part of the plurality of connection electrodes outside the integrated circuit chip and is mounted in the mounting region;
A third substrate disposed opposite the first substrate;
A liquid crystal layer provided between the first substrate and the third substrate;
The mounting area is a liquid crystal display device provided outside the third substrate,
A part of said 2nd board | substrate is provided between the said 1st board | substrate and the said integrated circuit chip outside the said each bump electrode, The liquid crystal display device characterized by the above-mentioned.
JP2008026721A 2008-02-06 2008-02-06 Substrate mounting structure and liquid crystal display device Pending JP2009188202A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008026721A JP2009188202A (en) 2008-02-06 2008-02-06 Substrate mounting structure and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008026721A JP2009188202A (en) 2008-02-06 2008-02-06 Substrate mounting structure and liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2009188202A true JP2009188202A (en) 2009-08-20

Family

ID=41071157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026721A Pending JP2009188202A (en) 2008-02-06 2008-02-06 Substrate mounting structure and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2009188202A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552131A (en) * 2019-02-08 2020-08-18 三星显示有限公司 display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552131A (en) * 2019-02-08 2020-08-18 三星显示有限公司 display device
US12127453B2 (en) 2019-02-08 2024-10-22 Samsung Display Co., Ltd. Display device having reduced non-display area

Similar Documents

Publication Publication Date Title
TWI476738B (en) Flexible display panel and assembly method thereof
JP5008767B2 (en) Substrate module and manufacturing method thereof
KR100257028B1 (en) Drive circuit connection structure and display apparatus including the connection structure
WO2010010743A1 (en) Electronic circuit device, method for manufacturing the same, and display device
JP2009301040A (en) Flexible display module and method of manufacturing the same
JP4968665B2 (en) Flat display panel and connection structure
KR102339969B1 (en) Chip-On-Film Circuit and Flexible Display Device having the same
US8797492B2 (en) Flexible circuit board
TWM268600U (en) Structure of chip on glass and liquid crystal display device using the structure
JP2012227480A (en) Display device and semiconductor integrated circuit device
CN101238759A (en) Circuit component, electrode connection structure, and display device having them
JP2005310905A (en) Electronic component connection structure
CN101217135A (en) Thin film flip chip packaging structure
JP2006066676A (en) Electro-optical device and electronic apparatus
JP2002063958A (en) Electro-optical devices and electronic equipment
JP5091513B2 (en) Liquid crystal display
JP2003068795A (en) Display device and method of manufacturing the same
CN112993607A (en) Display device, method for manufacturing display device, and printed wiring board
US9477123B2 (en) Liquid crystal display device and production method thereof
JP2004087940A (en) Electronic component mounting board, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2009188202A (en) Substrate mounting structure and liquid crystal display device
JP2006235295A (en) Liquid crystal display device
JP2001013515A (en) Liquid crystal display module
JP4577375B2 (en) Electro-optical device and electronic apparatus
KR100266214B1 (en) Cog-type lcd panel