[go: up one dir, main page]

JP2009188068A - Solid-state imaging device, manufacturing method thereof, and electronic information device - Google Patents

Solid-state imaging device, manufacturing method thereof, and electronic information device Download PDF

Info

Publication number
JP2009188068A
JP2009188068A JP2008024607A JP2008024607A JP2009188068A JP 2009188068 A JP2009188068 A JP 2009188068A JP 2008024607 A JP2008024607 A JP 2008024607A JP 2008024607 A JP2008024607 A JP 2008024607A JP 2009188068 A JP2009188068 A JP 2009188068A
Authority
JP
Japan
Prior art keywords
passivation film
film
solid
imaging device
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008024607A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kawano
裕行 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008024607A priority Critical patent/JP2009188068A/en
Publication of JP2009188068A publication Critical patent/JP2009188068A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】水分遮断を確保しつつ、画素部周辺の周辺回路部における微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部表面の暗電圧を良好に低減する。
【解決手段】水素供給源となるパッシベーション膜8が、画素部11A上と周辺回路部11B上とで異なる残留水素量に設定(膜厚および/または膜質、膜質は成膜してからエッチング除去するので画素部11A上と周辺回路部11B上とで一定)されている。これによって、熱をかけるシンター処理で画素部11Aと周辺回路部11Bでパッシベーション膜8から半導体表面部への水素供給量を別々に制御できる。
【選択図】図1
An object of the present invention is to satisfactorily reduce the dark voltage on the surface of a pixel portion without impairing the moisture, and without impairing the reliability with respect to the temporal variation of threshold values of a fine transistor in a peripheral circuit portion around the pixel portion.
A passivation film 8 serving as a hydrogen supply source is set to have different residual hydrogen amounts on a pixel portion 11A and a peripheral circuit portion 11B (film thickness and / or film quality, film quality is deposited and then removed by etching). Therefore, it is constant on the pixel portion 11A and the peripheral circuit portion 11B). Accordingly, the amount of hydrogen supplied from the passivation film 8 to the semiconductor surface portion can be controlled separately in the pixel portion 11A and the peripheral circuit portion 11B by the sintering process in which heat is applied.
[Selection] Figure 1

Description

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、テレビジョン電話用カメラ、セキュリティカメラおよび車載用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置(PDA)などの電子情報機器に関する。   The present invention relates to a solid-state imaging device configured by a semiconductor element that photoelectrically converts image light from a subject to image and a manufacturing method thereof, for example, a digital video camera using the solid-state imaging device as an image input device in an imaging unit, and The present invention relates to an electronic information device such as a digital camera such as a digital still camera, an image input camera such as a video phone camera, a security camera and a vehicle-mounted camera, a scanner, a facsimile, a camera-equipped mobile phone device and a personal digital assistant (PDA).

上述した従来の固体撮像素子では、CCDやCMOSイメージャにおいて、画質を劣化させる要因となる半導体基板表面の暗電圧低減が重要である。この固体撮像素子の製造過程におけるプラズマ処理(CVDやドライエッチング)でのチャージアップやUV照射などのプラズマダメージなどにより、半導体基板の界面準位が増大することが暗電圧の要因の一つになっている。この暗電圧を低減させること、即ち、界面準位を低下させる手法として、メタル配線上に堆積するパッシベーション膜(SiN膜)が後工程の熱処理により水素を脱離させ、その脱離させた水素が半導体基板表面のダングリングボンドと結合することを利用し、さらに、P−SiN膜質をより水素含有量を多い状態に形成して、ダングリングボンドの結合効率を向上させている。これを、従来のCCD型固体撮像素子の場合について図10に示している。   In the above-described conventional solid-state imaging device, it is important to reduce the dark voltage on the surface of the semiconductor substrate, which is a factor that degrades the image quality in a CCD or CMOS imager. One of the causes of dark voltage is an increase in the interface state of the semiconductor substrate due to plasma damage (plasma processing such as CVD or dry etching) or plasma damage such as UV irradiation in the manufacturing process of the solid-state imaging device. ing. As a method of reducing this dark voltage, that is, a method of lowering the interface state, a passivation film (SiN film) deposited on a metal wiring desorbs hydrogen by a heat treatment in a later process, and the desorbed hydrogen is Utilizing the bonding with dangling bonds on the surface of the semiconductor substrate, and further, the P-SiN film quality is formed in a state with a higher hydrogen content to improve the bonding efficiency of the dangling bonds. This is shown in FIG. 10 for a conventional CCD solid-state imaging device.

図10は、特許文献1に開示されている従来のCCD型固体撮像素子の要部構成例を示す縦断面図である。   FIG. 10 is a longitudinal sectional view showing an example of the configuration of the main part of a conventional CCD solid-state imaging device disclosed in Patent Document 1. In FIG.

図10において、従来のCCD型固体撮像素子は、半導体基板101の基板表面に沿った横方向に、受光素子102、読み出しゲート部103および垂直レジスタ104が隣接してこの順に設けられ、垂直レジスタ104上のシリコン酸化膜105を介して垂直転送電極106が設けられ、垂直転送電極106として第1層目および第2層目のポリシリコンが互いに架け渡されて順次設けられている。   In FIG. 10, a conventional CCD type solid-state imaging device is provided with a light receiving element 102, a readout gate portion 103 and a vertical register 104 adjacent to each other in this order along the substrate surface of the semiconductor substrate 101. A vertical transfer electrode 106 is provided via the upper silicon oxide film 105, and the first and second layers of polysilicon are sequentially provided as the vertical transfer electrode 106 so as to cross over each other.

この垂直転送電極106上にもシリコン酸化膜105が設けられ、このシリコン酸化膜105上に、PSG膜107、受光素子102上を開口するアルミニウムからなる遮光膜108、この遮光膜108上および受光素子102上を覆うパッシベーション膜としてのプラズマシリコン窒化膜109がこの順に形成されている。このプラズマシリコン窒化膜109は、シリコンの窒素に対する組成比が化学量論的に安定な値0.75よりも小さな値、組成比が例えば0.6〜0.65であって、窒素リッチにされている。   A silicon oxide film 105 is also provided on the vertical transfer electrode 106. On the silicon oxide film 105, a PSG film 107, a light shielding film 108 made of aluminum opening on the light receiving element 102, the light shielding film 108 and the light receiving element. A plasma silicon nitride film 109 is formed in this order as a passivation film covering 102. The plasma silicon nitride film 109 has a composition ratio of silicon to nitrogen smaller than a stoichiometrically stable value 0.75, a composition ratio of, for example, 0.6 to 0.65, and is made nitrogen-rich. ing.

このように、プラズマシリコン窒化膜109が窒素リッチにされているので、必然的にN−H結合の数が多くなり、プラズマシリコン窒化膜109の成膜後のアニール時にプラズマシリコン窒化膜109から脱離して半導体基板の受光素子102の表面のダングリングボンドをターミネートする水素の数が多くなる。したがって、受光素子102の表面の界面準位が低くなり、延いては受光表面の暗電流などによるノイズが低減するなど、固体撮像素子の性能が向上する。   Since the plasma silicon nitride film 109 is thus rich in nitrogen, the number of N—H bonds inevitably increases, and the plasma silicon nitride film 109 is removed from the plasma silicon nitride film 109 during annealing after the plasma silicon nitride film 109 is formed. The number of hydrogens that terminate the dangling bonds on the surface of the light receiving element 102 of the semiconductor substrate increases. Therefore, the interface state on the surface of the light receiving element 102 is lowered, and as a result, noise due to dark current on the light receiving surface is reduced, and the performance of the solid-state imaging element is improved.

また、化学量論的に安定なプラズマシリコン窒化膜に比較して窒素リッチなプラズマシリコン窒化膜109は屈折率が小さい。すると、プラズマシリコン窒化膜109を通過する光の屈折する角度は屈折率が小さい分だけ小さくなり、図10中で2点鎖線に示すように遮光膜108と半導体基板101との間を反射して垂直転送レジスタ104側へ進入する光にはなりにくくなる。なお、屈折率が大きいと2点鎖線に示すようにレジスタ104側に進入し易い。したがって、この従来の固体撮像素子によれば必然的にスミアが少なくなる。   Further, the nitrogen-rich plasma silicon nitride film 109 has a lower refractive index than the stoichiometrically stable plasma silicon nitride film. Then, the angle at which the light passing through the plasma silicon nitride film 109 is refracted becomes smaller by the smaller refractive index, and is reflected between the light shielding film 108 and the semiconductor substrate 101 as shown by a two-dot chain line in FIG. Light that enters the vertical transfer register 104 is less likely to enter. If the refractive index is large, it is easy to enter the register 104 side as indicated by a two-dot chain line. Therefore, according to this conventional solid-state imaging device, smear is inevitably reduced.

以上は、CCD型固体撮像素子の場合であるが、CMOS型固体撮像素子の場合を図11に示している。   The above is the case of the CCD type solid-state imaging device, but FIG. 11 shows the case of the CMOS type solid-state imaging device.

図11は、従来のCMOS型固体撮像素子の要部構成例を示す縦断面図である。   FIG. 11 is a longitudinal sectional view showing an example of the configuration of the main part of a conventional CMOS type solid-state imaging device.

図11において、従来のCMOS型固体撮像素子では、複数の画素(受光部)が設けられた画素部200Aの周辺に、各画素(受光部)から撮像信号を読み出すための周辺回路部200Bとしてドライバ回路、論理回路およびSRAMなどのメモリが設けられている。この画素部200Aには、その半導体基板201の表面層として、光電変換部(受光部)としてのフォトダイオード202が形成されている。このフォトダイオード202に隣接して、信号電荷がフローティングディヒュージョン部FDに電荷転送するための電荷転送トランジスタの電荷転送部203が設けられている。この電荷転送部203上には、ゲート絶縁膜204を介して引き出し電極であるゲート電極205Aが設けられている。さらに、このフォトダイオード202毎にフローティングディフュージョン部FDに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための読出回路(図示せず)を有している。一方、周辺回路部200Bの半導体基板201の表面側には、前述したドライバ回路、論理回路およびSRAMなどのメモリを構成する多数の微細トランジスタのゲート電極205Bが設けられている。   In FIG. 11, in the conventional CMOS type solid-state imaging device, a driver as a peripheral circuit unit 200B for reading an imaging signal from each pixel (light receiving unit) around a pixel unit 200A provided with a plurality of pixels (light receiving units). A circuit, a logic circuit, and a memory such as an SRAM are provided. In the pixel portion 200A, a photodiode 202 as a photoelectric conversion portion (light receiving portion) is formed as a surface layer of the semiconductor substrate 201. Adjacent to the photodiode 202, a charge transfer portion 203 of a charge transfer transistor for transferring signal charges to the floating diffusion portion FD is provided. On the charge transfer portion 203, a gate electrode 205A as an extraction electrode is provided via a gate insulating film 204. Furthermore, a signal charge transferred to the floating diffusion portion FD for each photodiode 202 is converted into a voltage, amplified in accordance with the converted voltage, and read out as an imaging signal for each pixel portion (not shown). )have. On the other hand, on the surface side of the semiconductor substrate 201 of the peripheral circuit portion 200B, a large number of fine transistor gate electrodes 205B constituting the above-described driver circuit, logic circuit, and memory such as SRAM are provided.

この画素部200Aのゲート電極205Aの上方には、この読出回路の回路配線部として、第1絶縁膜206aが形成され、その上に第1配線207aが形成され、その上に第2絶縁膜206bが形成され、その上に第2配線207bが形成され、同様に、その上に、第3絶縁膜206c、第3配線207cがこの順に順次形成されて3層配線となっている。一方、周辺回路部200Bの微細トランジスタのゲート電極205B上は、3層配線の上に更に第4絶縁膜206dおよび第4配線207dがこの順に順次形成されて4層配線となっている。なお、回路形成のために配線層207(207a〜207d)と半導体基板201間(図示せず)、配線層207とゲート電極205Aおよび205Bとの間および各配線層207間に、導電性材料からなるコンタクトプラグ(図示せず)が形成されている。   Above the gate electrode 205A of the pixel portion 200A, a first insulating film 206a is formed as a circuit wiring portion of the readout circuit, a first wiring 207a is formed thereon, and a second insulating film 206b is formed thereon. The second wiring 207b is formed thereon, and similarly, the third insulating film 206c and the third wiring 207c are sequentially formed thereon in this order to form a three-layer wiring. On the other hand, on the gate electrode 205B of the fine transistor in the peripheral circuit portion 200B, a fourth insulating film 206d and a fourth wiring 207d are sequentially formed in this order on the three-layer wiring to form a four-layer wiring. In order to form a circuit, a conductive material is used between the wiring layer 207 (207a to 207d) and the semiconductor substrate 201 (not shown), between the wiring layer 207 and the gate electrodes 205A and 205B, and between each wiring layer 207. A contact plug (not shown) is formed.

さらに、この上に第5絶縁層206eが設けられ、この第5絶縁層206e上に、パッシベーション膜208(SiN膜)が設けられている。このパッシベーション膜208(SiN膜)の成膜後に熱をかけてアニール処理を行うことにより、パッシベーション膜208(SiN膜)から水素を脱離させて半導体基板201の受光素子であるフォトダイオード202の表面のダングリングボンドと結合させて、半導体基板201の表面の暗電流を低減している。   Further, a fifth insulating layer 206e is provided thereon, and a passivation film 208 (SiN film) is provided on the fifth insulating layer 206e. After the passivation film 208 (SiN film) is formed, heat is applied to perform an annealing process so that hydrogen is desorbed from the passivation film 208 (SiN film) and the surface of the photodiode 202 which is a light receiving element of the semiconductor substrate 201. In combination with the dangling bonds, the dark current on the surface of the semiconductor substrate 201 is reduced.

さらに、このパッシベーション膜208(SiN膜)上に、受光部202毎に配置されたR,G,Bの各色のカラーフィルタ209が形成され、さらに、その上に、受光部202への集光用のマイクロレンズ210が形成されている。
特開平6−112453号公報
Further, color filters 209 of each color of R, G, and B arranged for each light receiving unit 202 are formed on the passivation film 208 (SiN film), and further, for condensing to the light receiving unit 202. The microlens 210 is formed.
JP-A-6-112453

しかしながら、上記従来の構成では、いずれも、画素部とその周辺回路部を含む半導体基板全体に水素が供給されるため、薄膜の微細トランジスタを用いた周辺回路を有するCCDやCMOSイメージャでは、画素部での水素供給量を確保しようとすると、その周辺回路部における微細トランジスタへの水素供給量が過剰なものとなってしまい、半導体基板表面側で水素が余って、微細な薄膜トランジスタの閾値が変動(経時変化で閾値がずれると応答速度にも影響)するNBTI(Negative Bias Temprerature Instability)劣化が生じるという問題があった。   However, in any of the above conventional configurations, hydrogen is supplied to the entire semiconductor substrate including the pixel portion and its peripheral circuit portion. Therefore, in a CCD or CMOS imager having a peripheral circuit using a thin film transistor, the pixel portion If an attempt is made to secure the hydrogen supply amount at the above, the hydrogen supply amount to the fine transistor in the peripheral circuit portion becomes excessive, and hydrogen remains on the semiconductor substrate surface side, and the threshold value of the fine thin film transistor fluctuates ( There is a problem in that NBTI (Negative Bias Temperature Instability) degradation occurs that the response speed is affected if the threshold value shifts with time.

本発明は、上記従来の問題を解決するもので、水分遮断を確保しつつ、画素部周辺の周辺回路部における微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部表面の暗電圧を良好に低減することができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器を提供することを目的とする。   The present invention solves the above-mentioned conventional problem, and ensures dark voltage on the surface of the pixel portion without impairing moisture, and without impairing the reliability with respect to the temporal variation of the threshold value of the fine transistor in the peripheral circuit portion around the pixel portion. An object of the present invention is to provide a solid-state imaging device that can be satisfactorily reduced, a manufacturing method thereof, and an electronic information device that uses the solid-state imaging device as an image input device in an imaging unit.

本発明の固体撮像素子は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子において、水素供給源となるパッシベーション膜が、該画素部上と該周辺回路部上とで異なる残留水素量に設定されているものであり、そのことにより上記目的が達成される。   The solid-state imaging device of the present invention is a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light-receiving units that photoelectrically convert image light from a subject. The passivation film serving as a supply source is set to have different residual hydrogen amounts on the pixel portion and the peripheral circuit portion, thereby achieving the above object.

また、好ましくは、本発明の固体撮像素子における異なる残留水素量は、前記パッシベーション膜の成膜条件により、前記画素部上と前記周辺回路部上とで異なっている。   Preferably, the different residual hydrogen amounts in the solid-state imaging device of the present invention differ between the pixel portion and the peripheral circuit portion depending on the film formation conditions of the passivation film.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜の成膜条件として、ガス種がSiH4またはNH3、N2、H2であって、該ガス種それぞれのガス流量、温度、圧力およびRFパワーにより前記残留水素量が制御されている。 Further preferably, as a film formation condition of the passivation film in the solid-state imaging device of the present invention, the gas type is SiH 4 or NH 3 , N 2 , H 2 , and the gas flow rate, temperature, pressure, and The residual hydrogen amount is controlled by RF power.

さらに、好ましくは、本発明の固体撮像素子における異なる残留水素量は、前記パッシベーション膜の膜厚により前記画素部上と前記周辺回路部上とで異なっている。   Further, preferably, different residual hydrogen amounts in the solid-state imaging device of the present invention differ between the pixel portion and the peripheral circuit portion depending on the thickness of the passivation film.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜の膜厚は、前記画素部上で200〜500nmに設定され、前記周辺回路部上で30〜150nmに設定されている。   Further preferably, the thickness of the passivation film in the solid-state imaging device of the present invention is set to 200 to 500 nm on the pixel portion, and is set to 30 to 150 nm on the peripheral circuit portion.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、プラズマCVDで形成されるSiN膜である。   Further preferably, the passivation film in the solid-state imaging device of the present invention is a SiN film formed by plasma CVD.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部上ではSiN膜とSiON膜の積層膜であり、前記周辺回路部上ではSiON膜である。   Further preferably, the passivation film in the solid-state imaging device of the present invention is a laminated film of a SiN film and a SiON film on the pixel portion, and is a SiON film on the peripheral circuit portion.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部上ではSiN膜であり、前記周辺回路部上ではSiON膜である。   Further preferably, the passivation film in the solid-state imaging device of the present invention is a SiN film on the pixel portion and a SiON film on the peripheral circuit portion.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部において、半導体表面の暗電圧抑制用の膜厚に設定されている。   Further preferably, the passivation film in the solid-state imaging device of the present invention is set to a film thickness for suppressing dark voltage on a semiconductor surface in the pixel portion.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記周辺回路部において、前記微細トランジスタへの水素供給量が閾値経時変動抑制用の膜厚に設定されている。   Further preferably, in the passivation film in the solid-state imaging device of the present invention, in the peripheral circuit portion, the hydrogen supply amount to the fine transistor is set to a film thickness for suppressing a threshold aging variation.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、水分を遮断するパッシベーション機能を有する膜厚に設定されている。   Further preferably, the passivation film in the solid-state imaging device of the present invention is set to a film thickness having a passivation function for blocking moisture.

さらに、好ましくは、本発明の固体撮像素子におけるパッシベーション膜は、前記画素部における膜厚よりも前記周辺回路部における膜厚を薄い膜厚に設定している。   Further preferably, the passivation film in the solid-state imaging device according to the present invention has a film thickness in the peripheral circuit portion that is smaller than a film thickness in the pixel portion.

さらに、好ましくは、本発明の固体撮像素子における微細トランジスタは、ゲート膜厚が薄く、前記パッシベーション膜からの水素供給量が増大すると閾値経時変動が起こり得る微細なトランジスタである。   Further, preferably, the fine transistor in the solid-state imaging device of the present invention is a fine transistor having a thin gate film thickness, which can cause a change with time in threshold when the amount of hydrogen supplied from the passivation film increases.

本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜するパッシベーション膜成膜工程と、該周辺回路部のパッシベーション膜だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有しているものであり、そのことにより上記目的が達成される。   The method for manufacturing a solid-state imaging device according to the present invention includes a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light-receiving units that photoelectrically convert image light from a subject. In this manufacturing method, both the pixel portion and the peripheral circuit portion include a passivation film forming step for forming a passivation film serving as a hydrogen supply source with a predetermined thickness, and only the passivation film in the peripheral circuit portion is removed by etching. A passivation film forming step for forming a predetermined film thickness, whereby the above-mentioned object is achieved.

また、本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、該画素部だけ、該パッシベーション膜上に、該パッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第2パッシベーション膜成膜工程とを有しているものであり、そのことにより上記目的が達成される。   The solid-state imaging device manufacturing method according to the present invention also includes a solid-state image sensor that includes a peripheral circuit unit using fine transistors around a pixel unit provided with a plurality of light-receiving units that photoelectrically convert image light from a subject. In the image pickup device manufacturing method, a first passivation film forming step for forming a passivation film serving as a hydrogen supply source in a predetermined film thickness in both the pixel portion and the peripheral circuit portion, and only the pixel portion on the passivation film. And a second passivation film forming step of forming a passivation film that is the same as or different from the passivation film to a predetermined film thickness, thereby achieving the above object.

さらに、本発明の固体撮像素子の製造方法は、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、該画素部に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、該周辺回路部に、該パッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第3パッシベーション膜成膜工程とを有しているものであり、そのことにより上記目的が達成される。   Furthermore, the method for manufacturing a solid-state imaging device according to the present invention includes a solid-state image sensor having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light-receiving units that photoelectrically convert image light from a subject. In the imaging device manufacturing method, a first passivation film forming step for forming a passivation film serving as a hydrogen supply source on the pixel portion to a predetermined thickness, and a residual hydrogen amount in the peripheral circuit portion as compared with the passivation film. And a third passivation film forming step for forming a passivation film with a small thickness to a predetermined film thickness, whereby the above object is achieved.

さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記パッシベーション膜形成工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する。   Further preferably, in the method for manufacturing a solid-state imaging device according to the present invention, a sintering process for supplying hydrogen to the pixel unit and the peripheral circuit unit by desorbing residual hydrogen from the passivation film by heat treatment after the passivation film forming step. It further has a sintering process step for performing the process.

さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第2パッシベーション膜成膜工程または前記第3パッシベーション膜成膜工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する。   Further preferably, in the method for manufacturing a solid-state imaging device according to the present invention, after the second passivation film forming step or the third passivation film forming step, residual hydrogen is desorbed from the passivation film by heat treatment, and the pixel And a sintering process for performing a sintering process for supplying hydrogen to the peripheral circuit unit and the peripheral circuit unit.

さらに、好ましくは、本発明の固体撮像素子の製造方法におけるパッシベーション膜形成工程は、前記周辺回路部のパッシベーション膜を、前記微細トランジスタの閾値経時変動の信頼性確保可能な膜厚になるようにフォトリソグラフィーおよびドライエッチングまたはウェットエッチングにより所定膜厚に形成する。   Further preferably, in the passivation film forming step in the method of manufacturing a solid-state imaging device according to the present invention, the passivation film of the peripheral circuit portion is formed so as to have a film thickness that can ensure the reliability of the threshold transistor over time of the fine transistor. A predetermined film thickness is formed by lithography and dry etching or wet etching.

さらに、好ましくは、本発明の固体撮像素子の製造方法における第2パッシベーション膜成膜工程は、前記画素部のパッシベーション膜だけ、前記第1パッシベーション膜成膜工程による膜厚に加えて、前記画素部における半導体表面の暗電圧抑制用の膜厚になるように設定する。   Further preferably, in the method for manufacturing a solid-state imaging device according to the present invention, the second passivation film forming step includes not only the passivation film of the pixel portion but also the pixel portion in addition to the film thickness by the first passivation film forming step. Is set to a film thickness for suppressing dark voltage on the semiconductor surface.

本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたであり、そのことにより上記目的が達成される。   The electronic information apparatus according to the present invention uses the solid-state imaging device according to the present invention as an image input device in an imaging unit, and thereby achieves the above object.

上記構成により、以下、本発明の作用を説明する。   With the above configuration, the operation of the present invention will be described below.

本発明においては、シンター処理時の水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されている。これによって、熱処理を行って画素部と周辺回路部への水素供給量を別々に制御することが可能となる。このため、内部のメタル配線の錆を防止するために水分を遮断するパッシベーション機能を確保しつつ、周辺回路部でのトランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することが可能となる。   In the present invention, the passivation film serving as the hydrogen supply source during the sintering process is set to have different residual hydrogen amounts on the pixel portion and the peripheral circuit portion. This makes it possible to separately control the hydrogen supply amounts to the pixel portion and the peripheral circuit portion by performing heat treatment. For this reason, while ensuring a passivation function that blocks moisture in order to prevent rusting of the internal metal wiring, reliability is ensured with respect to threshold aging of the transistor in the peripheral circuit section, and dark voltage on the surface of the pixel section is reduced. It becomes possible to reduce favorably.

この異なる残留水素量は、パッシベーション膜の成膜条件および/またはパッシベーション膜の膜厚により、画素部上と周辺回路部上とで異なるように制御することが可能である。   This different amount of residual hydrogen can be controlled to be different between the pixel portion and the peripheral circuit portion depending on the film formation condition of the passivation film and / or the film thickness of the passivation film.

以上により、本発明によれば、水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されていることにより、熱をかけるシンター処理で画素部と周辺回路部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部での微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することができる。   As described above, according to the present invention, the passivation film serving as the hydrogen supply source is set to have different residual hydrogen amounts on the pixel unit and the peripheral circuit unit, so that the pixel unit and the peripheral region are subjected to the sintering process in which heat is applied. The amount of hydrogen supplied to the circuit unit can be controlled separately, ensuring the passivation function to block moisture, ensuring the reliability with respect to the threshold aging of the fine transistor in the peripheral circuit unit, and the dark voltage on the surface of the pixel unit Can be reduced satisfactorily.

以下に、本発明の固体撮像素子およびその製造方法をCMOS型固体撮像素子に適用した場合を実施形態1とし、本発明の固体撮像素子およびその製造方法をCCD型固体撮像素子に適用した場合を実施形態2とし、さらに、これらの実施形態1、2を画像入力デバイスとして撮像部に用いた電子情報機器を実施形態3として、図面を参照しながら詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1に係るCMOS型固体撮像素子における画素部とその周辺回路部の要部構成例を模式的に示す縦断面図であり、図2は、図1のCMOS型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。なお、図2は、周辺回路部としてドライバ回路の場合の事例である。
Hereinafter, a case where the solid-state imaging device of the present invention and the manufacturing method thereof are applied to a CMOS type solid-state imaging device is referred to as Embodiment 1, and a case where the solid-state imaging device of the present invention and the manufacturing method thereof are applied to a CCD type solid-state imaging device. An electronic information device that uses Embodiment 2 and Embodiments 1 and 2 as an image input device in an imaging unit will be described as Embodiment 3 in detail with reference to the drawings.
(Embodiment 1)
FIG. 1 is a longitudinal sectional view schematically showing a configuration example of a main part of a pixel portion and its peripheral circuit portion in a CMOS type solid-state imaging device according to Embodiment 1 of the present invention, and FIG. 2 is a CMOS type of FIG. It is a top view which shows typically the arrangement | positioning relationship of the pixel part and its peripheral circuit part in a solid-state image sensor. FIG. 2 shows an example in the case of a driver circuit as the peripheral circuit portion.

図1および図2において、本実施形態1のCMOS型固体撮像素子20は、複数の画素(受光部)がマトリクス状に設けられた画素部11Aの周辺に、各画素(受光部)からそれぞれ撮像信号を読み出すための読出回路(図示せず)を駆動するための周辺回路部11Bとしてドライバ回路、論理回路およびSRAMなどのメモリが設けられている。この画素部11Aには、その半導体基板1の表面層として、光電変換部(受光部)としてのフォトダイオード2が形成されている。このフォトダイオード2に隣接して、信号電荷がフローティングディヒュージョン部FDに電荷転送するための電荷転送トランジスタの電荷転送部3が設けられている。この電荷転送部3上には、ゲート絶縁膜4を介して引き出し電極であるゲート電極5Aが設けられている。さらに、このフォトダイオード2毎にフローティングディフュージョン部FDに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて各画素部毎の撮像信号として読み出すための前述の読出回路(図示せず)を有している。一方、周辺回路部11Bの半導体基板1の表面側には、前述したドライバ回路の他に、論理回路およびSRAMなどのメモリを構成する多数の薄膜で微細なトランジスタのゲート電極5Bが設けられていてもよい。   1 and 2, the CMOS solid-state imaging device 20 according to the first embodiment captures images from each pixel (light receiving unit) around a pixel unit 11A in which a plurality of pixels (light receiving units) are provided in a matrix. A driver circuit, a logic circuit, and a memory such as an SRAM are provided as a peripheral circuit unit 11B for driving a reading circuit (not shown) for reading a signal. In the pixel portion 11A, a photodiode 2 as a photoelectric conversion portion (light receiving portion) is formed as a surface layer of the semiconductor substrate 1. Adjacent to the photodiode 2 is provided a charge transfer portion 3 of a charge transfer transistor for transferring signal charges to the floating diffusion portion FD. On the charge transfer portion 3, a gate electrode 5 </ b> A that is an extraction electrode is provided via a gate insulating film 4. Further, the signal charge transferred to the floating diffusion portion FD for each photodiode 2 is subjected to voltage conversion, amplified in accordance with the converted voltage, and read out as an imaging signal for each pixel portion (see FIG. Not shown). On the other hand, on the surface side of the semiconductor substrate 1 of the peripheral circuit portion 11B, in addition to the driver circuit described above, a gate electrode 5B of a large number of thin-film transistors constituting a logic circuit and a memory such as an SRAM is provided. Also good.

この画素部11Aのゲート電極5Aの上方には、この読出回路などの回路配線部として、第1絶縁膜6aが形成され、その上に第1配線7aが形成され、その上に第2絶縁膜6bが形成され、その上に第2配線7bが形成され、同様に、その上に、第3絶縁膜6c、第3配線7cがこの順に順次形成されて3層配線(他の複数配線層でもよい)となっている。一方、その周辺回路部11Bの微細トランジスタのゲート電極5B上は、前述した3層配線の上に更に第4絶縁膜6dおよび第4配線7dがこの順に順次形成されて4層配線(他の複数配線層でもよい)となっている。なお、回路形成のために配線層7(7a〜7d)と半導体基板1間(図示せず)、配線層7とゲート電極5Aおよび5Bとの間および各配線層7間に、導電性材料からなるコンタクトプラグ(図示せず)が形成されている。   Above the gate electrode 5A of the pixel portion 11A, a first insulating film 6a is formed as a circuit wiring portion such as a readout circuit, a first wiring 7a is formed thereon, and a second insulating film is formed thereon. 6b is formed, and a second wiring 7b is formed thereon. Similarly, a third insulating film 6c and a third wiring 7c are sequentially formed thereon in this order to form a three-layer wiring (even in other multiple wiring layers). It is good). On the other hand, on the gate electrode 5B of the fine transistor in the peripheral circuit portion 11B, a fourth insulating film 6d and a fourth wiring 7d are further formed in this order on the above-described three-layer wiring to form a four-layer wiring (another plurality of wirings). It may be a wiring layer). For circuit formation, a conductive material is used between the wiring layer 7 (7a to 7d) and the semiconductor substrate 1 (not shown), between the wiring layer 7 and the gate electrodes 5A and 5B, and between each wiring layer 7. A contact plug (not shown) is formed.

さらに、この上に第5絶縁層6eが設けられ、この第5絶縁層6e上に、熱処理により水素供給源となるパッシベーション膜8(SiN膜)が設けられている。この水素供給源となるパッシベーション膜8(SiN膜)は、画素部11A上と、その周辺回路部11B上に形成されるパッシベーション膜8の膜厚を異ならしめている。また、この水素供給源となるパッシベーション膜8(SiN膜)は、プラズマCVDにより、画素部11Aの基板表面での暗電圧抑制に必要な膜厚で堆積すると共に、周辺回路部11Bの微細トランジスタの閾値経時変動に関する信頼性に問題のない膜厚になるようにフォトリソグラフィおよびドライエッチングまたはウェットエッチングによってエッチング除去(侵食)して所定膜厚とする。したがって、水素供給源となるパッシベーション膜8(SiN膜)は、画素部11Aよりもその周辺回路部11Bの方が薄い膜厚に形成される。この場合に、配線層7に水分が供給されて配線層7が錆びるのを防ぐために、パッシベーション膜8(SiN膜)の膜厚もある程度は必要である。要するに、水素供給源となるパッシベーション膜8(SiN膜)は、画素部11A上と周辺回路部11B上とで、膜厚および/または膜質により、異なる残留水素量に設定されている。ここでは、この残留水素量は、パッシベーション膜8の成膜条件(膜質)を一定にして、パッシベーション膜8の膜厚により、画素部11A上と周辺回路部11B上とで異なっている。   Further, a fifth insulating layer 6e is provided thereon, and a passivation film 8 (SiN film) serving as a hydrogen supply source is provided on the fifth insulating layer 6e by heat treatment. The passivation film 8 (SiN film) serving as the hydrogen supply source has different thicknesses of the passivation film 8 formed on the pixel portion 11A and the peripheral circuit portion 11B. Further, the passivation film 8 (SiN film) serving as a hydrogen supply source is deposited by plasma CVD with a film thickness necessary for suppressing dark voltage on the substrate surface of the pixel portion 11A, and the fine transistor of the peripheral circuit portion 11B. Etching is removed (eroded) by photolithography and dry etching or wet etching so as to obtain a film thickness with no problem in reliability with respect to the threshold variation with time. Therefore, the passivation film 8 (SiN film) serving as a hydrogen supply source is formed with a thinner film thickness in the peripheral circuit portion 11B than in the pixel portion 11A. In this case, in order to prevent moisture from being supplied to the wiring layer 7 and rusting the wiring layer 7, the passivation film 8 (SiN film) needs to have a certain thickness. In short, the passivation film 8 (SiN film) serving as a hydrogen supply source is set to have different residual hydrogen amounts depending on the film thickness and / or film quality on the pixel portion 11A and the peripheral circuit portion 11B. Here, the amount of residual hydrogen differs between the pixel portion 11A and the peripheral circuit portion 11B depending on the thickness of the passivation film 8 with the film formation condition (film quality) of the passivation film 8 being constant.

このように、パッシベーション膜8(SiN膜)を所定膜厚に堆積し、その周辺回路部11Bのパッシベーション膜8(SiN膜)だけを侵食させて薄膜化した後に、熱処理(アニール処理)により、パッシベーション膜8(SiN膜)から残留水素を脱離させて半導体基板1の受光素子であるフォトダイオード2の表面のダングリングボンドと結合させて、半導体表面の暗電流を低減させる。   In this manner, the passivation film 8 (SiN film) is deposited to a predetermined thickness, and only the passivation film 8 (SiN film) of the peripheral circuit portion 11B is eroded to reduce the thickness, and then the passivation is performed by heat treatment (annealing). Residual hydrogen is desorbed from the film 8 (SiN film) and combined with dangling bonds on the surface of the photodiode 2 which is the light receiving element of the semiconductor substrate 1 to reduce the dark current on the semiconductor surface.

さらに、このパッシベーション膜8(SiN膜)上に、フォトダイオード2(受光部)毎に配置されたR,G,Bの各色のカラーフィルタ9が形成され、さらに、その上に、各受光部2への集光用のマイクロレンズ10が形成されている。   Further, on the passivation film 8 (SiN film), color filters 9 of R, G, and B colors arranged for each photodiode 2 (light receiving part) are formed, and further, each light receiving part 2 is formed thereon. A condensing microlens 10 is formed.

したがって、本実施形態1では、パッシベーション膜8(SiN膜)の残留水素量を、その膜厚および/または膜質(本実施形態1では一定)により、画素部11Aと周辺回路部11Bで別々に制御している。パッシベーション膜8(SiN膜)を周辺回路部11Bで薄くしている。このため、水分を通さないパッシベーション機能を確保しつつ、周辺回路部11Bの微細トランジスタへの水素供給量が適切になって従来のNBTI劣化を避けることができ、かつ画素部11Aには多くの水素供給量が与えられて半導体表面の暗電圧の低減が可能になる。このように、熱をかけて残留水素を離脱させて半導体表面に水素を供給するシンター処理を行っても、周辺回路部11Bにおいて高速動作する薄膜の微細トランジスタの閾値経時変動に関する信頼性を損なうことなく、画素部11Aの暗電圧を良好に低減することができる。   Therefore, in the first embodiment, the residual hydrogen amount of the passivation film 8 (SiN film) is separately controlled by the pixel unit 11A and the peripheral circuit unit 11B according to the film thickness and / or film quality (constant in the first embodiment). is doing. The passivation film 8 (SiN film) is thinned by the peripheral circuit portion 11B. For this reason, while ensuring a passivation function that does not allow moisture to pass through, the amount of hydrogen supplied to the fine transistors in the peripheral circuit portion 11B becomes appropriate, so that conventional NBTI degradation can be avoided, and a large amount of hydrogen is contained in the pixel portion 11A. Given the supply amount, the dark voltage on the semiconductor surface can be reduced. As described above, even if a sintering process is performed in which heat is applied to remove residual hydrogen and hydrogen is supplied to the semiconductor surface, the reliability of the peripheral circuit portion 11B regarding the threshold aging of the thin transistor that operates at high speed is impaired. In addition, the dark voltage of the pixel portion 11A can be favorably reduced.

以下に、上記構成の本実施形態1のCMOS型固体撮像素子20の製造方法について説明する。   Below, the manufacturing method of the CMOS type solid-state image sensor 20 of this Embodiment 1 of the said structure is demonstrated.

図3の画素領域・トランジスタ形成工程に示すように、半導体基板1上の画素部11Aに、イオン注入により受光部2およびフローティングディフュージョン部FDなどの不純物拡散層を形成し、これらの受光部2とフローティングディフュージョン部FD間上にゲート絶縁膜4を介してゲート電極5Aを形成する。また、イオン注入により、その周辺回路部11Bの微細トランジスタのソース領域およびドレイン領域を形成し、これらのソース領域とドレイン領域間上に薄膜のゲート絶縁膜4を介してゲート電極5Bを形成する。ここでは、ゲート電極5A、5B共にポリシリコン電極を用い、その他の詳細はここではその説明を省略する。   As shown in the pixel region / transistor formation step in FIG. 3, impurity diffusion layers such as the light receiving portion 2 and the floating diffusion portion FD are formed in the pixel portion 11A on the semiconductor substrate 1 by ion implantation. A gate electrode 5A is formed between the floating diffusion portions FD via the gate insulating film 4. Further, the source region and the drain region of the fine transistor of the peripheral circuit portion 11B are formed by ion implantation, and the gate electrode 5B is formed between the source region and the drain region via the thin gate insulating film 4. Here, polysilicon electrodes are used for both the gate electrodes 5A and 5B, and other details are omitted here.

図4のメタル配線形成工程に示すように、画素部11Aおよびその周辺回路部11Bにメタル層の配線7a〜7dを形成する。ここでは、画素領域の画素部11Aでは3層配線を用い、その周辺回路11Bでは4層配線を用い、この配線7a〜7dの配線材料としては、AlCu膜と、Ti膜と、TiN膜との積層構造としている。層間絶縁膜6a〜6eは、酸化膜をプラズマCVDで堆積し、CMPで研磨して平坦化している。なお、コンタクト部のViaホールなど、その他の詳細はここではその説明を省略する。   As shown in the metal wiring formation step of FIG. 4, metal layer wirings 7a to 7d are formed in the pixel portion 11A and its peripheral circuit portion 11B. Here, the pixel portion 11A in the pixel region uses a three-layer wiring, and the peripheral circuit 11B uses a four-layer wiring. As wiring materials for the wirings 7a to 7d, an AlCu film, a Ti film, and a TiN film are used. It has a laminated structure. The interlayer insulating films 6a to 6e are planarized by depositing an oxide film by plasma CVD and polishing by CMP. Other details such as the via hole of the contact portion are omitted here.

図5のパッシベーション膜成膜工程に示すように、配線7a〜7dの配線材料を水分から保護するためパッシベーション膜8aを全面に堆積する。この際に、後工程の熱処理で多くの水素が供給できるように、成膜するパッシベーション膜8aとしてプラズマCVDによるp−SiN膜(SiN膜は水素の供給源としても用いるが、パッシベーション膜としての機能だけならSiON膜でもよい)を用いる。パッシベーション膜の成膜条件として、ガス種は、SiH4やNH3、N2、H2などであり、ガス種それぞれのガス流量や温度、圧力、RFパワーなどにより水素含有量(残留水素量)を制御することができる。シリコン基板表面の暗電圧低減のためにはより水素含有量が多いSiN膜を形成するのがよい。また、膜厚も厚い方が水素供給量は多く、パッシベーション膜8の成膜厚は200〜500nm(ここでは300nm)に設定している。パッシベーション膜8の成膜厚が200nmあれば画素部11Aで水素供給量は十分であり、500nm以上では成膜にも時間がかかり無駄であるため、500nm以下に設定している。 As shown in the passivation film formation step of FIG. 5, a passivation film 8a is deposited on the entire surface in order to protect the wiring material of the wirings 7a to 7d from moisture. At this time, a p-SiN film formed by plasma CVD is used as a passivation film 8a to be formed so that a large amount of hydrogen can be supplied by a heat treatment in a later process (the SiN film is also used as a hydrogen supply source, but functions as a passivation film). For example, a SiON film may be used. As the conditions for forming the passivation film, the gas species are SiH 4 , NH 3 , N 2 , H 2, etc., and the hydrogen content (residual hydrogen amount) depends on the gas flow rate, temperature, pressure, RF power, etc. of each gas species. Can be controlled. In order to reduce the dark voltage on the surface of the silicon substrate, it is preferable to form a SiN film having a higher hydrogen content. Further, the larger the film thickness, the larger the hydrogen supply amount, and the film thickness of the passivation film 8 is set to 200 to 500 nm (here, 300 nm). If the thickness of the passivation film 8 is 200 nm, the amount of hydrogen supplied in the pixel portion 11A is sufficient. If the thickness is 500 nm or more, the film formation takes time and is wasteful, so it is set to 500 nm or less.

図6のパッシベーション膜形成工程に示すように、パッシベーション膜8aに対して、フォトリソグラフィおよび、ドライエッチングまたはウェットエッチング(フッ素系ガス)により、その周辺回路部11Bのパッシベーション膜8aだけを所定膜厚になるようにエッチング除去して侵食する。このとき、パッシベーション膜8としての残膜(所定膜厚)を、周辺回路部11Bの微細トランジスタの閾値経時変動に関する信頼性に影響を与えない水素供給量となる膜厚に設定する。ここでは、そのパッシベーション膜8としての所定膜厚を30〜150nmに設定している。ここでは、パッシベーション膜8の膜厚は、パッシベーション機能として水分供給阻止を考慮して30nm以上とし、薄膜で微細トランジスタへの水素供給量を、その微細トランジスタの閾値経時変動に関する信頼性を考慮して150nm以下としている。   As shown in the passivation film formation step of FIG. 6, only the passivation film 8a of the peripheral circuit portion 11B is made to have a predetermined thickness by photolithography and dry etching or wet etching (fluorine-based gas) on the passivation film 8a. Erosion is removed by etching. At this time, the remaining film (predetermined film thickness) as the passivation film 8 is set to a film thickness that provides a hydrogen supply amount that does not affect the reliability of the fine transistor of the peripheral circuit unit 11B with respect to the threshold aging. Here, the predetermined film thickness as the passivation film 8 is set to 30 to 150 nm. Here, the thickness of the passivation film 8 is set to 30 nm or more in consideration of water supply prevention as a passivation function, and the amount of hydrogen supplied to the fine transistor in a thin film is considered in consideration of the reliability with respect to the threshold aging of the fine transistor. 150 nm or less.

引き続き、パッシベーション膜8(SiN膜)から残留水素を脱離させるために、熱処理(アニール処理)を行う。この場合、拡散炉を用い、水素と窒素の混合ガスの雰囲気下で温度が例えば摂氏440度(摂氏400〜460度;摂氏400度以下では残留水素を脱離が進まず、摂氏460度以上では配線にストレスマイグレーションが発生しやすくなる)で例えば1時間(10分〜3時間、3時間以上すると配線にストレスマイグレーションが発生しやすくなる)保持する。高温化や長時間化によりパッシベーション膜8(SiN膜)からの残留水素の脱離は増加するが、配線層7a〜7dの配線材料の変質(錆)などが生じないようにする。この脱離した水素が画素部11Aおよび周辺回路部11Bのシリコン基板表面のダングリングボンドと結合するが、画素部11Aおよび周辺回路部11Bに供給される水素量(または、画素部11A上および周辺回路部11B上でのパッシベーション膜8(SiN膜)の残留水素量)は、パッシベーション膜8(SiN膜)の膜厚および膜質(成膜条件;本実施形態1では一定)により、画素部11Aとその周辺回路部11Bで異なるように制御される。   Subsequently, heat treatment (annealing treatment) is performed in order to desorb residual hydrogen from the passivation film 8 (SiN film). In this case, using a diffusion furnace, the temperature is, for example, 440 degrees Celsius (400 to 460 degrees Celsius; less than 400 degrees Celsius), and desorption of residual hydrogen does not proceed. For example, it is maintained for 1 hour (10 minutes to 3 hours or 3 hours or more, stress migration is likely to occur in the wiring). Although the desorption of residual hydrogen from the passivation film 8 (SiN film) increases as the temperature increases and the time increases, the quality of the wiring material of the wiring layers 7a to 7d (rust) is prevented from occurring. The desorbed hydrogen is combined with dangling bonds on the surface of the silicon substrate of the pixel portion 11A and the peripheral circuit portion 11B. The amount of hydrogen supplied to the pixel portion 11A and the peripheral circuit portion 11B (or on and around the pixel portion 11A) The residual hydrogen amount of the passivation film 8 (SiN film) on the circuit portion 11B) is different from that of the pixel portion 11A depending on the film thickness and film quality of the passivation film 8 (SiN film) (film formation conditions; constant in the first embodiment). The peripheral circuit unit 11B is controlled differently.

その後、図7のカラーフィルタ・マイクロレンズ形成工程に示すように、このパッシベーション膜8(SiN膜)上に、画素部11Aおよびその周辺回路部11Bに各色のカラーフィルタ9を各受光部にそれぞれ対応するように形成し、その上に、各受光部2にそれぞれ集光するためのマイクロレンズ10を形成する。その他の詳細事項については、ここではその説明を省略する。   Thereafter, as shown in the color filter / microlens formation step of FIG. 7, the color filters 9 of the respective colors correspond to the light-receiving portions on the pixel portion 11A and the peripheral circuit portion 11B on the passivation film 8 (SiN film). The microlens 10 for condensing each light receiving part 2 is formed thereon. Description of other details is omitted here.

以上により、本実施形態1によれば、水素供給源となるパッシベーション膜8が、画素部11A上と周辺回路部11B上とで異なる残留水素量に設定(膜厚および/または膜質、膜質は成膜してからエッチング除去するので画素部11A上と周辺回路部11B上とで一定)されている。これによって、熱をかけるシンター処理で画素部11Aと周辺回路部11Bでパッシベーション膜8から半導体表面部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部11Bでの微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部11Aの表面における暗電圧を良好に低減することができる。   As described above, according to the first embodiment, the passivation film 8 serving as a hydrogen supply source is set to have different residual hydrogen amounts on the pixel portion 11A and the peripheral circuit portion 11B (the film thickness and / or film quality and film quality are not changed). Since the film is removed after etching, it is constant on the pixel portion 11A and the peripheral circuit portion 11B. Accordingly, since the amount of hydrogen supplied from the passivation film 8 to the semiconductor surface portion can be controlled separately in the pixel portion 11A and the peripheral circuit portion 11B by the sintering process in which heat is applied, the peripheral circuit is secured while ensuring a passivation function for blocking moisture. As well as ensuring the reliability of the fine transistor in the portion 11B with respect to the threshold aging, the dark voltage on the surface of the pixel portion 11A can be satisfactorily reduced.

なお、上記実施形態1では、CMOS型固体撮像素子の場合について説明しており、各受光部の周辺部に設けられる読出回路(図示せず)としては、電荷転送トランジスタ、リセットトランジスタおよび増幅トランジスタ(選択トランジスタを含んでもよい)が存在するが、これらのトランジスタは薄膜(ゲート絶縁膜の膜厚)の微細トランジスタではなく、また、複数の受光部(撮像領域;画素部11A)の周辺部に設けられる周辺回路部11Bとしては、この読出回路を駆動制御するドライバ回路、論理回路およびSRAMなどのメモリがあり、このドライバ回路、論理回路およびSRAMなどのメモリに多数の薄膜で微細トランジスタが形成される。本実施形態1のパッシベーション膜8(SiN膜)の膜厚最適化により、そのドライバ回路、論理回路およびSRAMなどのメモリを構成する微細トランジスタの閾値経時変動に関する信頼性を確保することができる。   In the first embodiment, the case of a CMOS solid-state imaging device has been described. As a readout circuit (not shown) provided in the periphery of each light receiving unit, a charge transfer transistor, a reset transistor, and an amplification transistor ( However, these transistors are not thin transistors (thickness of the gate insulating film) and are provided in the periphery of a plurality of light receiving portions (imaging region; pixel portion 11A). The peripheral circuit portion 11B includes a driver circuit for driving and controlling the readout circuit, a logic circuit, and a memory such as an SRAM. The memory such as the driver circuit, the logic circuit, and the SRAM has a number of thin film transistors. . By optimizing the thickness of the passivation film 8 (SiN film) according to the first embodiment, it is possible to ensure the reliability with respect to the variation with time of the threshold value of the fine transistors constituting the driver circuit, the logic circuit, and the memory such as the SRAM.

ここでは、この微細トランジスタとは、ゲート絶縁膜4が薄く、パッシベーション膜8からの水素供給量が増大すると閾値経時変動が起こり得るトランジスタのことを言う。前述したように、読出回路(図示せず)を構成するリセットトランジスタや増幅トランジスタなどのトランジスタは、ここで言う微細トランジスタではなく、比較的に、パッシベーション膜8からの半導体表面での暗電圧抑制用の水素供給量に対して閾値経時変動を起こし難いトランジスタを用いている。   Here, this fine transistor means a transistor in which the gate insulating film 4 is thin and the threshold aging can occur when the amount of hydrogen supplied from the passivation film 8 increases. As described above, transistors such as a reset transistor and an amplifying transistor that constitute a reading circuit (not shown) are not fine transistors described here, and are relatively for suppressing dark voltage on the semiconductor surface from the passivation film 8. Transistors that are less susceptible to threshold aging with respect to the hydrogen supply amount are used.

また、本実施形態1では、画素部11Aおよびその周辺回路部11B共にパッシベーション膜8(SiN膜)を所定膜厚に成膜し、その周辺回路部11Bだけパッシベーション膜8(SiN膜)をエッチング除去して所定膜厚にしているが、これに限らず、画素部11Aおよびその周辺回路部11B共にパッシベーション膜8(SiN膜)を所定膜厚に成膜し、その後、画素部11Aだけパッシベーション膜8(SiN膜)を所定膜厚に成膜するようにしてもよい。この前者の場合には、本実施形態1の周辺回路部11Bでは、成膜(デポ)とエッチングの誤差が膜厚に影響するが、後者の場合には、成膜(デポ)だけの誤差が膜厚に影響するから、パッシベーション膜8(SiN膜)の膜厚を精度よく形成することができる。この場合には、水素の供給量をより正確に制御できる。   In the first embodiment, the passivation film 8 (SiN film) is formed to a predetermined thickness in both the pixel portion 11A and the peripheral circuit portion 11B, and the passivation film 8 (SiN film) is etched and removed only in the peripheral circuit portion 11B. However, the present invention is not limited to this, and the passivation film 8 (SiN film) is formed in a predetermined film thickness in both the pixel portion 11A and the peripheral circuit portion 11B, and then the passivation film 8 only in the pixel portion 11A. (SiN film) may be formed to a predetermined thickness. In the former case, in the peripheral circuit portion 11B of the first embodiment, the film formation (deposition) and etching errors affect the film thickness. In the latter case, the error of only the film formation (deposition) is present. Since the film thickness is affected, the thickness of the passivation film 8 (SiN film) can be formed with high accuracy. In this case, the supply amount of hydrogen can be controlled more accurately.

即ち、本実施形態1の固体撮像素子20の製造方法では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部11Aの周辺に、微細トランジスタを用いた周辺回路部11Bを有する固体撮像素子の製造方法において、画素部11Aおよび周辺回路部11B共に、水素供給源となるパッシベーション膜8を所定膜厚に成膜するパッシベーション膜成膜工程と、周辺回路部11Bのパッシベーション膜8だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有している。本実施形態1の固体撮像素子20の製造方法の変形例では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部11Aの周辺に、微細トランジスタを用いた周辺回路部11Bを有する固体撮像素子の製造方法において、画素部11Aおよび周辺回路部11B共に、水素供給源となるパッシベーション膜8を所定膜厚に成膜する第1パッシベーション膜成膜工程と、画素部11Aだけ、第1パッシベーション膜成膜工程によるパッシベーション膜8上にパッシベーション膜8を所定膜厚に重ねて成膜する第2パッシベーション膜成膜工程とを有している。この後に、熱処理によりパッシベーション膜8から残留水素を脱離させるシンター処理を行うシンター処理工程をさらに有している。   That is, in the method for manufacturing the solid-state imaging device 20 according to the first embodiment, a peripheral circuit using fine transistors around the pixel unit 11A provided with a plurality of light-receiving units that photoelectrically convert image light from a subject to capture an image. In the method of manufacturing the solid-state imaging device having the portion 11B, both the pixel portion 11A and the peripheral circuit portion 11B include a passivation film forming step for forming the passivation film 8 serving as a hydrogen supply source to a predetermined thickness, and the peripheral circuit portion 11B. And a passivation film forming step of removing only the passivation film 8 to a predetermined film thickness by etching. In the modification of the manufacturing method of the solid-state imaging device 20 according to the first embodiment, a peripheral using a fine transistor is provided around the pixel unit 11A provided with a plurality of light receiving units that photoelectrically convert image light from a subject to capture an image. In the manufacturing method of the solid-state imaging device having the circuit portion 11B, the pixel portion 11A and the peripheral circuit portion 11B both include a first passivation film forming step for forming a passivation film 8 serving as a hydrogen supply source in a predetermined film thickness, and a pixel portion 11A includes a second passivation film forming step in which the passivation film 8 is formed on the passivation film 8 by the first passivation film forming step so as to overlap the predetermined film thickness. Thereafter, a sintering process for performing a sintering process for desorbing residual hydrogen from the passivation film 8 by heat treatment is further provided.

さらに、本実施形態1では、画素部11Aのパッシベーション膜8(SiN膜)の膜厚よりも周辺回路部11Bのパッシベーション膜8(SiN膜)の膜厚を薄く構成したが、これに限らず、周辺回路部11B側で、配線層7の寿命を考慮した上で、パッシベーション膜8(SiN膜)を無くすかまたはさらに薄膜化する代わりに、SiON膜の薄膜を成膜するようにしてもよい。この場合に、パッシベーション膜8としては、画素部11A上ではSiN膜とSiON膜の積層膜であり、周辺回路部11B上ではSiON膜であってもよく、または、画素部11A上ではSiN膜であり、周辺回路部11B上ではSiON膜であってもよい。
(実施形態2)
本実施形態2では、本発明の固体撮像素子およびその製造方法をCCD型固体撮像素子に適用した場合について説明する。
Further, in the first embodiment, the thickness of the passivation film 8 (SiN film) in the peripheral circuit portion 11B is configured to be smaller than the thickness of the passivation film 8 (SiN film) in the pixel portion 11A. On the peripheral circuit part 11B side, considering the life of the wiring layer 7, a thin film of a SiON film may be formed instead of eliminating or further thinning the passivation film 8 (SiN film). In this case, the passivation film 8 may be a laminated film of a SiN film and a SiON film on the pixel portion 11A, a SiON film on the peripheral circuit portion 11B, or a SiN film on the pixel portion 11A. There may be a SiON film on the peripheral circuit portion 11B.
(Embodiment 2)
In the second embodiment, a case where the solid-state imaging device of the present invention and the manufacturing method thereof are applied to a CCD solid-state imaging device will be described.

図8は、本発明の実施形態2に係るCCD型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。   FIG. 8 is a plan view schematically showing the arrangement relationship between the pixel portion and its peripheral circuit portion in the CCD solid-state imaging device according to Embodiment 2 of the present invention.

図8に示すように、本実施形態2のCCD型固体撮像素子30は、受光素子として入射光を光電変換して信号電荷を生成する複数の受光部31が行列方向にマトリクス状に設けられており、列方向の各受光部31に隣接して各受光部31からの信号電荷をそれぞれ電荷転送するための電荷転送部およびこの上にこれを電荷転送制御するための電荷転送電極32が配置されている。この電荷転送電極32が列方向に多数配置されて各垂直転送路33を構成している。この各列の垂直転送路33にて垂直方向に信号電荷が電荷転送され、さらに水平転送路34により水平方向に信号電荷が順次電荷転送される。この水平転送路34で電荷転送された信号電荷は、電荷検出部の出力トランジスタ35により増幅されて撮像信号として出力される。この出力トランジスタ35が薄膜な微細トランジスタであり、その出力トランジスタ35に対応する領域が周辺回路部41Bである。   As shown in FIG. 8, the CCD solid-state imaging device 30 according to the second embodiment has a plurality of light receiving portions 31 that photoelectrically convert incident light and generate signal charges as light receiving elements in a matrix in the matrix direction. In addition, adjacent to each light receiving portion 31 in the column direction, a charge transfer portion for transferring the signal charges from each light receiving portion 31 and a charge transfer electrode 32 for controlling the charge transfer thereon are arranged thereon. ing. A large number of the charge transfer electrodes 32 are arranged in the column direction to form each vertical transfer path 33. The signal charges are transferred in the vertical direction through the vertical transfer paths 33 of each column, and the signal charges are sequentially transferred in the horizontal direction through the horizontal transfer paths 34. The signal charge transferred through the horizontal transfer path 34 is amplified by the output transistor 35 of the charge detection unit and output as an imaging signal. The output transistor 35 is a thin fine transistor, and a region corresponding to the output transistor 35 is a peripheral circuit portion 41B.

また、この周辺回路部41Bと、垂直転送路33、水平転送路34および複数の受光部31からなる画素部41Aとで、この水素供給源となるパッシベーション膜8(SiN膜)の残留水素量を、その膜厚および/または膜質(成膜条件;本実施形態2では一定)により異ならしめている。即ち、水素供給源となるパッシベーション膜8(SiN膜)は、画素部41A上と周辺回路部41B上とで、膜厚および/または膜質(成膜条件;本実施形態2では一定)により、異なる残留水素量に設定されている。また、このパッシベーション膜8(SiN膜)は、プラズマCVDにより、画素部41Aの基板表面での暗電圧抑制に必要な膜厚および膜質で堆積すると共に、周辺回路部41Bおよびドライバ回路、論理回路およびSRAMなどのメモリの薄膜な微細トランジスタの閾値変動に関する信頼性に問題のない膜厚および膜質(成膜条件;本実施形態2では一定)になるようにフォトリソグラフィおよびドライエッチングまたはウェットエッチングによってエッチング除去(侵食)して所定膜厚とされている。したがって、パッシベーション膜8(SiN膜)は、画素部41Aよりもその周辺回路部41Bおよびドライバ回路、論理回路およびSRAMなどのメモリの方が薄い膜厚に形成される。この場合に、メタル配線層に水分が供給されて錆びるのを防ぐために、パッシベーション膜8(SiN膜)の膜厚もある程度は必要である。   In addition, the peripheral circuit portion 41B and the pixel portion 41A including the vertical transfer path 33, the horizontal transfer path 34, and the plurality of light receiving portions 31 reduce the residual hydrogen amount of the passivation film 8 (SiN film) serving as the hydrogen supply source. Depending on the film thickness and / or film quality (deposition conditions; constant in the second embodiment). That is, the passivation film 8 (SiN film) serving as a hydrogen supply source differs between the pixel portion 41A and the peripheral circuit portion 41B depending on the film thickness and / or film quality (deposition conditions; constant in the second embodiment). The amount of residual hydrogen is set. The passivation film 8 (SiN film) is deposited by plasma CVD with a film thickness and film quality necessary for suppressing the dark voltage on the substrate surface of the pixel portion 41A, and the peripheral circuit portion 41B, driver circuit, logic circuit and Etching and removal by photolithography and dry etching or wet etching so as to obtain a film thickness and film quality (deposition conditions; constant in the second embodiment) that do not cause a problem with reliability regarding threshold fluctuation of a thin transistor such as an SRAM. (Erosion) to a predetermined film thickness. Therefore, the passivation film 8 (SiN film) is formed with a smaller film thickness in the peripheral circuit portion 41B and the memory such as the driver circuit, logic circuit, and SRAM than in the pixel portion 41A. In this case, in order to prevent moisture from being supplied to the metal wiring layer and rusting, the film thickness of the passivation film 8 (SiN film) is also required to some extent.

要するに、上記実施形態1の場合には周辺回路部11Bとして画素部11Aの周辺に多数の微細トランジスタを有していたが、本実施形態2では、周辺回路部41Bとして一つの出力トランジスタ35だけを有しているだけである。   In short, in the first embodiment, the peripheral circuit unit 11B has a large number of fine transistors around the pixel unit 11A. However, in the second embodiment, only one output transistor 35 is used as the peripheral circuit unit 41B. I only have it.

なお、ここで、CMOS型固体撮像素子20とCCD型固体撮像素子30の一般的な特徴について簡単に説明する。   Here, general characteristics of the CMOS solid-state image sensor 20 and the CCD solid-state image sensor 30 will be briefly described.

CMOS型固体撮像素子20は、CCD型固体撮像素子30のように、垂直転送路33により各受光部31からの信号電荷をそれぞれ電荷転送し、垂直転送路33からの信号電荷を水平転送路34により水平方向に電荷転送するCCDを使用せず、メモリデバイスのようにアルミニュウム配線などで構成される選択制御線によって、画素毎に受光部から信号電荷を読み出してそれを電圧変換し、その変換電圧に応じて信号増幅した撮像信号を、選択された画素から順次読み出すようになっている。さらに、CCD型固体撮像素子30の製造には、CCD独自の製造プロセスを用いているために、CMOS回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。これに対して、CMOS型固体撮像素子20は、CMOS回路で一般的に用いられる製造プロセスを使用しているために、表示制御用のドライバ回路、論理回路およびSRAMなどのメモリや撮像制御用のドライバ回路、論理回路およびSRAMなどのメモリ、DRAMなどの半導体メモリ、論理回路などの製造で多用されているCMOSプロセスにより、周辺回路として、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。ここに多数の微細トランジスタが使用されている。つまり、CMOS型固体撮像素子20は、半導体メモリ、表示制御用のドライバ回路、論理回路およびSRAMなどのメモリおよび撮像制御用のドライバ回路、論理回路およびSRAMなどのメモリと同一の半導体チップ上に形成することが容易であり、また、その製造に対しても、半導体メモリや表示制御用のドライバ回路、論理回路およびSRAMなどのメモリおよび撮像制御用のドライバー回路と生産ラインを共有することが容易にできる。   Like the CCD solid-state imaging device 30, the CMOS solid-state imaging device 20 transfers the signal charges from the respective light receiving units 31 through the vertical transfer paths 33 and the signal charges from the vertical transfer paths 33 to the horizontal transfer paths 34. The signal charge is read out from the light-receiving unit for each pixel and converted into a voltage by a selection control line composed of aluminum wiring or the like as in a memory device without using a CCD that transfers charges in the horizontal direction. The image pickup signal amplified in response to the signal is sequentially read out from the selected pixel. Furthermore, since a CCD-specific manufacturing process is used for manufacturing the CCD solid-state imaging device 30, it is difficult to apply a manufacturing process generally used in a CMOS circuit as it is. On the other hand, the CMOS type solid-state imaging device 20 uses a manufacturing process generally used in a CMOS circuit. Therefore, a display control driver circuit, a logic circuit, an SRAM, and other memories, and an imaging control A logic circuit, an analog circuit, an analog-digital conversion circuit, etc. are simultaneously formed as peripheral circuits by a CMOS process frequently used in the manufacture of driver circuits, logic circuits and memories such as SRAM, semiconductor memories such as DRAM, and logic circuits. Can end up. A large number of fine transistors are used here. That is, the CMOS solid-state imaging device 20 is formed on the same semiconductor chip as a semiconductor memory, a display control driver circuit, a logic circuit and a memory such as an SRAM, and an imaging control driver circuit, a logic circuit and a memory such as an SRAM. In addition, it is easy to share a production line with a semiconductor memory, a driver circuit for display control, a logic circuit, a memory such as an SRAM, and a driver circuit for imaging control. it can.

以上により、本実施形態2によれば、上記手法により、CCD型固体撮像素子30においてもCMOS型固体撮像素子20の場合と同様、画素部41Aにおけるシリコン基板表面の暗電圧を低減するために必要なパッシベーション膜8(SiN膜)からの水素の所定供給量を、SiN膜の膜質や膜厚を設定することにより最適に得ることができ、周辺回路部41Bの微細トランジスタである出力トランジスタ35への水素供給量を、そのSiN膜の膜質や膜厚の設定により最適化することで微細トランジスタの閾値経時変動に関する信頼性を確保することができる。
(実施形態3)
図9は、本発明の実施形態3として、上記実施形態1または2の固体撮像素子20または30を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
As described above, according to the second embodiment, it is necessary to reduce the dark voltage on the surface of the silicon substrate in the pixel portion 41A in the CCD solid-state image pickup device 30 as in the case of the CMOS solid-state image pickup device 20 by the above method. A predetermined supply amount of hydrogen from the passivation film 8 (SiN film) can be optimally obtained by setting the film quality and film thickness of the SiN film, and is supplied to the output transistor 35 which is a fine transistor of the peripheral circuit portion 41B. By optimizing the hydrogen supply amount by setting the film quality and film thickness of the SiN film, it is possible to ensure the reliability regarding the threshold aging variation of the fine transistor.
(Embodiment 3)
FIG. 9 is a block diagram illustrating a schematic configuration example of an electronic information device using a solid-state imaging device including the solid-state imaging device 20 or 30 of the first or second embodiment as an imaging unit as the third embodiment of the present invention.

図9において、本実施形態3の電子情報機器90は、上記実施形態1または2の固体撮像素子20または30からの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94と、この固体撮像装置91からのカラー画像信号を印刷用に所定の信号処理をした後にプリントアウトする画像出力装置95とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力装置95とのうちの少なくともいずれかを有していてもよい。   In FIG. 9, an electronic information device 90 according to the third embodiment includes a solid-state imaging device 91 that obtains a color image signal by performing various signal processing on the imaging signal from the solid-state imaging device 20 or 30 according to the first or second embodiment. A memory unit 92 such as a recording medium capable of recording data after processing a color image signal from the solid-state imaging device 91 for recording, and a predetermined signal for displaying the color image signal from the solid-state imaging device 91 The display means 93 such as a liquid crystal display device that can be displayed on a display screen such as a liquid crystal display screen after processing, and the color image signal from the solid-state imaging device 91 can be subjected to communication processing after predetermined signal processing for communication. An image to be printed out after performing predetermined signal processing on the color image signal from the solid-state imaging device 91 and the communication means 94 such as a transmission / reception device And a force device 95. The electronic information device 90 is not limited to this, and in addition to the solid-state imaging device 91, at least one of a memory unit 92, a display unit 93, a communication unit 94, and an image output device 95 such as a printer. You may have.

この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。   As described above, the electronic information device 90 includes, for example, a digital camera such as a digital video camera and a digital still camera, an in-vehicle camera such as a surveillance camera, a door phone camera, and an in-vehicle rear surveillance camera, and a video phone camera. An electronic device having an image input device such as an image input camera, a scanner, a facsimile, a camera-equipped mobile phone device and a personal digital assistant (PDA) is conceivable.

したがって、本実施形態3によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。   Therefore, according to the third embodiment, based on the color image signal from the solid-state imaging device 91, it is displayed on the display screen, or is printed out on the paper by the image output device 95. (Printing), communicating this as communication data in a wired or wireless manner, performing a predetermined data compression process in the memory unit 92 and storing it in a good manner, or performing various data processings satisfactorily Can do.

なお、本実施形態1、2では、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部11Aまたは41Aの周辺に、微細トランジスタを用いた周辺回路部11Bまたは41Bを有する固体撮像素子20または30において、水素供給源となるパッシベーション膜8が、画素部11Aまたは41A上と周辺回路部上11Bまたは41Bとで異なる残留水素量に設定されており、この残留水素量は、パッシベーション膜8の成膜条件を一定にして、パッシベーション膜8の膜厚により、画素部11Aまたは41A上と周辺回路部11Bまたは41B上とで異なるように構成したが、これに限らず、この残留水素量が少ないパッシベーション膜8上に、画素部11Aまたは41Aのみ、残留水素量が多いパッシベーション膜8を重ねて成膜してもよく、または、画素部11Aまたは41A上のパッシベーション膜8は残留水素量が多いパッシベーション膜8とし、周辺回路部11Bまたは41B上のパッシベーション膜8は残留水素量が少ないパッシベーション膜8とするようにそれぞれ成膜してもよい。   In the first and second embodiments, the peripheral circuit unit 11B or 41B using a fine transistor is provided around the pixel unit 11A or 41A provided with a plurality of light receiving units that photoelectrically convert image light from a subject. In the solid-state imaging device 20 or 30 having the above, the passivation film 8 serving as a hydrogen supply source is set to have different residual hydrogen amounts on the pixel portion 11A or 41A and the peripheral circuit portion 11B or 41B. Is configured such that the film formation conditions of the passivation film 8 are constant and the film thickness of the passivation film 8 is different between the pixel portion 11A or 41A and the peripheral circuit portion 11B or 41B. On the passivation film 8 having a small residual hydrogen amount, only the pixel portion 11A or 41A has a passivation film having a large residual hydrogen amount. Alternatively, the passivation film 8 on the pixel portion 11A or 41A may be a passivation film 8 having a large amount of residual hydrogen, and the passivation film 8 on the peripheral circuit portion 11B or 41B has a small amount of residual hydrogen. You may form into a film so that it may become the passivation film 8. FIG.

即ち、その製造方法としては、被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部11Aまたは41Aの周辺に、微細トランジスタを用いた周辺回路部11Bまたは41Bを有する固体撮像素子の製造方法において、画素部11Aまたは41Aおよび該周辺回路部11Bまたは41B共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、画素部11Aまたは41Aだけ、この第1パッシベーション膜成膜工程によるパッシベーション膜上に、このパッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第2パッシベーション膜成膜工程とを有している。または、その製造方法としては、画素部11Aまたは41Aに、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、周辺回路部11Bまたは41Bに、この第1パッシベーション膜成膜工程によるパッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第3パッシベーション膜成膜工程とを有している。   That is, as a manufacturing method thereof, a peripheral circuit section 11B or 41B using a fine transistor is provided around a pixel section 11A or 41A provided with a plurality of light receiving sections that photoelectrically convert image light from a subject. In the solid-state imaging device manufacturing method, the pixel portion 11A or 41A and the peripheral circuit portion 11B or 41B both include a first passivation film forming step for forming a passivation film serving as a hydrogen supply source in a predetermined thickness, and the pixel portion 11A. Alternatively, only 41A includes a second passivation film forming step of forming a passivation film having the same thickness as or different from the passivation film on the passivation film formed by the first passivation film forming step. Alternatively, as a manufacturing method thereof, a first passivation film forming step of forming a passivation film serving as a hydrogen supply source in a predetermined film thickness in the pixel portion 11A or 41A, and a first passivation film forming step in the peripheral circuit portion 11B or 41B. And a third passivation film forming step for forming a passivation film having a smaller amount of residual hydrogen than the passivation film formed in the passivation film forming step to a predetermined thickness.

以上のように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。   As mentioned above, although this invention has been illustrated using preferable Embodiment 1-3 of this invention, this invention should not be limited and limited to this Embodiment 1-3. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range based on the description of the present invention and the common general technical knowledge from the description of specific preferred embodiments 1 to 3 of the present invention. Patents, patent applications, and documents cited herein should be incorporated by reference in their entirety, as if the contents themselves were specifically described herein. Understood.

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、水素供給源となるパッシベーション膜が、画素部上と周辺回路部上とで異なる残留水素量に設定されていることにより、熱をかけるシンター処理で画素部と周辺回路部への水素供給量を別々に制御できるため、水分を遮断するパッシベーション機能を確保しつつ、周辺回路部での微細トランジスタの閾値経時変動に関する信頼性を確保すると共に、画素部表面における暗電圧を良好に低減することができる。   The present invention relates to a solid-state imaging device configured by a semiconductor element that photoelectrically converts image light from a subject to image and a manufacturing method thereof, for example, a digital video camera using the solid-state imaging device as an image input device in an imaging unit, and In the field of electronic information equipment such as digital cameras such as digital still cameras, image input cameras, scanners, facsimiles, and camera-equipped mobile phone devices, a passivation film serving as a hydrogen supply source is formed on the pixel portion and the peripheral circuit portion. By setting different residual hydrogen amounts, the hydrogen supply amount to the pixel unit and peripheral circuit unit can be controlled separately by the sintering process that applies heat, so that the peripheral circuit unit is secured while ensuring the passivation function to block moisture As well as ensuring the reliability of the fine transistor threshold over time, the dark current on the pixel surface It can be favorably reduced.

本発明の実施形態1に係るCMOS型固体撮像素子における画素部とその周辺回路部の要部構成例を模式的に示す縦断面図である。It is a longitudinal cross-sectional view which shows typically the example of a principal part structure of the pixel part and its peripheral circuit part in the CMOS type solid-state image sensor which concerns on Embodiment 1 of this invention. 図1のCMOS型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。FIG. 2 is a plan view schematically showing the arrangement relationship between a pixel portion and its peripheral circuit portion in the CMOS solid-state imaging device of FIG. 1. 図1のCMOS型固体撮像素子における画素部とその周辺回路部の画素領域・トランジスタ形成工程を模式的に示す要部縦断面図である。FIG. 2 is a main part longitudinal cross-sectional view schematically showing a pixel region / transistor forming process of a pixel portion and its peripheral circuit portion in the CMOS solid-state imaging device of FIG. 1. 図1のCMOS型固体撮像素子における画素部とその周辺回路部のメタル配線形成工程を模式的に示す要部縦断面図である。FIG. 2 is a main part longitudinal cross-sectional view schematically showing a metal wiring forming process of a pixel portion and its peripheral circuit portion in the CMOS type solid-state imaging device of FIG. 1. 図1のCMOS型固体撮像素子における画素部とその周辺回路部のパッシベーション膜成膜工程を模式的に示す要部縦断面図である。FIG. 2 is a main part longitudinal cross-sectional view schematically showing a passivation film forming step of a pixel portion and its peripheral circuit portion in the CMOS type solid-state imaging device of FIG. 1. 図1のCMOS型固体撮像素子における画素部とその周辺回路部のパッシベーション膜形成工程を模式的に示す要部縦断面図である。FIG. 2 is a main part longitudinal cross-sectional view schematically showing a passivation film forming step of a pixel portion and its peripheral circuit portion in the CMOS type solid-state imaging device of FIG. 1. 図1のCMOS型固体撮像素子における画素部とその周辺回路部のカラーフィルタ・マイクロレンズ形成工程を模式的に示す要部縦断面図である。FIG. 2 is a vertical cross-sectional view of a main part schematically showing a color filter / microlens forming process of a pixel part and its peripheral circuit part in the CMOS solid-state imaging device of FIG. 1. 本発明の実施形態2に係るCCD型固体撮像素子における画素部とその周辺回路部の配置関係を模式的に示す平面図である。It is a top view which shows typically the arrangement | positioning relationship of the pixel part and its peripheral circuit part in the CCD type solid-state image sensor which concerns on Embodiment 2 of this invention. 本発明の実施形態3として、上記実施形態1または2の固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。It is a block diagram which shows the schematic structural example of the electronic information apparatus which used the solid-state imaging device containing the solid-state image sensor of the said Embodiment 1 or 2 as an imaging part as Embodiment 3 of this invention. 特許文献1に開示されている従来のCCD型固体撮像素子の要部構成例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the principal part structural example of the conventional CCD type solid-state image sensor currently disclosed by patent document 1. FIG. 従来のCMOS型固体撮像素子の要部構成例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the example of a principal part structure of the conventional CMOS type solid-state image sensor.

符号の説明Explanation of symbols

1 半導体基板(シリコン基板)
2 フォトダイオード(受光部)
3 電荷転送部
4 ゲート絶縁膜
5A、5B ゲート電極
6a 第1絶縁膜
6b 第2絶縁膜
6c 第3絶縁膜
6d 第4絶縁膜
6e 第5絶縁層
7 配線層
7a 第1配線
7b 第2配線
7c 第3配線
7d 第4配線
8,8a パッシベーション膜
9 カラーフィルタ
10 マイクロレンズ
11A 画素部
11B 周辺回路部
20 CMOS型固体撮像素子
30 CCD型固体撮像素子
31 受光部
32 電荷転送電極
33 垂直転送路
34 水平転送路
35 出力トランジスタ
FD フローティングディヒュージョン部
1 Semiconductor substrate (silicon substrate)
2 Photodiode (light receiving part)
3 Charge Transfer Section 4 Gate Insulating Film 5A, 5B Gate Electrode 6a First Insulating Film 6b Second Insulating Film 6c Third Insulating Film 6d Fourth Insulating Film 6e Fifth Insulating Layer 7 Wiring Layer 7a First Wiring 7b Second Wiring 7c 3rd wiring 7d 4th wiring 8, 8a Passivation film 9 Color filter 10 Micro lens 11A Pixel part 11B Peripheral circuit part 20 CMOS type solid-state image sensor 30 CCD type solid-state image sensor 31 Light-receiving part 32 Charge transfer electrode 33 Vertical transfer path 34 Horizontal Transfer path 35 Output transistor FD Floating diffusion part

Claims (21)

被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子において、水素供給源となるパッシベーション膜が、該画素部上と該周辺回路部上とで異なる残留水素量に設定されている固体撮像素子。   In a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light-receiving units that photoelectrically convert image light from a subject, a passivation film serving as a hydrogen supply source is provided. A solid-state imaging device that is set to have different residual hydrogen amounts on the pixel portion and the peripheral circuit portion. 前記異なる残留水素量は、前記パッシベーション膜の成膜条件により、前記画素部上と前記周辺回路部上とで異なっている請求項1に記載の固体撮像素子。   2. The solid-state imaging device according to claim 1, wherein the different residual hydrogen amounts are different between the pixel unit and the peripheral circuit unit depending on a film forming condition of the passivation film. 前記パッシベーション膜の成膜条件として、ガス種がSiH4またはNH3、N2、H2であって、該ガス種それぞれのガス流量、温度、圧力およびRFパワーにより前記残留水素量が制御されている請求項2に記載の固体撮像素子。 As the conditions for forming the passivation film, the gas type is SiH 4 or NH 3 , N 2 , H 2 , and the residual hydrogen amount is controlled by the gas flow rate, temperature, pressure, and RF power of each gas type. The solid-state imaging device according to claim 2. 前記異なる残留水素量は、前記パッシベーション膜の膜厚により前記画素部上と前記周辺回路部上とで異なっている請求項1または2に記載の固体撮像素子。   3. The solid-state imaging device according to claim 1, wherein the different residual hydrogen amounts are different between the pixel portion and the peripheral circuit portion depending on a thickness of the passivation film. 前記パッシベーション膜の膜厚は、前記画素部上で200〜500nmに設定され、前記周辺回路部上で30〜150nmに設定されている請求項4に記載の固体撮像素子。   5. The solid-state imaging device according to claim 4, wherein a thickness of the passivation film is set to 200 to 500 nm on the pixel portion and set to 30 to 150 nm on the peripheral circuit portion. 前記パッシベーション膜は、プラズマCVDで形成されるSiN膜である請求項1に記載の固体撮像素子。   The solid-state imaging device according to claim 1, wherein the passivation film is a SiN film formed by plasma CVD. 前記パッシベーション膜は、前記画素部上ではSiN膜とSiON膜の積層膜であり、前記周辺回路部上ではSiON膜である請求項1に記載の固体撮像素子。   2. The solid-state imaging device according to claim 1, wherein the passivation film is a stacked film of a SiN film and a SiON film on the pixel portion, and is a SiON film on the peripheral circuit portion. 前記パッシベーション膜は、前記画素部上ではSiN膜であり、前記周辺回路部上ではSiON膜である請求項1に記載の固体撮像素子。   2. The solid-state imaging device according to claim 1, wherein the passivation film is a SiN film on the pixel portion and a SiON film on the peripheral circuit portion. 前記パッシベーション膜は、前記画素部において、半導体表面の暗電圧抑制用の膜厚に設定されている請求項1または4に記載の固体撮像素子。   The solid-state imaging device according to claim 1, wherein the passivation film is set to a film thickness for suppressing dark voltage on a semiconductor surface in the pixel portion. 前記パッシベーション膜は、前記周辺回路部において、前記微細トランジスタへの水素供給量が閾値経時変動抑制用の膜厚に設定されている請求項1、4および9のいずれかに記載の固体撮像素子。   10. The solid-state imaging device according to claim 1, wherein the passivation film is configured such that a hydrogen supply amount to the fine transistor is set to a film thickness for suppressing threshold aging variation in the peripheral circuit portion. 前記パッシベーション膜は、水分を遮断するパッシベーション機能を有する膜厚に設定されている請求項1、4、9および10のいずれかに記載の固体撮像素子。   The solid-state imaging device according to claim 1, wherein the passivation film is set to a film thickness having a passivation function for blocking moisture. 前記パッシベーション膜は、前記画素部における膜厚よりも前記周辺回路部における膜厚を薄い膜厚に設定している請求項1または2に記載の固体撮像素子。   3. The solid-state imaging device according to claim 1, wherein the passivation film has a film thickness in the peripheral circuit portion that is smaller than a film thickness in the pixel portion. 前記微細トランジスタは、ゲート膜厚が薄く、前記パッシベーション膜からの水素供給量が増大すると閾値経時変動が起こり得る微細なトランジスタである請求項1または10に記載の固体撮像素子。   11. The solid-state imaging device according to claim 1, wherein the fine transistor is a fine transistor having a thin gate film thickness and capable of causing a change with time in a threshold value when an amount of hydrogen supplied from the passivation film is increased. 被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜するパッシベーション膜成膜工程と、
該周辺回路部のパッシベーション膜だけをエッチング除去して所定膜厚にするパッシベーション膜形成工程とを有している固体撮像素子の製造方法。
In a manufacturing method of a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light receiving units that photoelectrically convert image light from a subject and image it,
A passivation film forming step for forming a passivation film serving as a hydrogen supply source in a predetermined film thickness in both the pixel portion and the peripheral circuit portion;
A method of manufacturing a solid-state imaging device, including a passivation film forming step of etching only the passivation film of the peripheral circuit portion to a predetermined thickness.
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部および該周辺回路部共に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、
該画素部だけ、該パッシベーション膜上に、該パッシベーション膜と同一または別のパッシベーション膜を所定膜厚に成膜する第2パッシベーション膜成膜工程とを有している固体撮像素子の製造方法。
In a manufacturing method of a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light receiving units that photoelectrically convert image light from a subject and image it,
A first passivation film forming step for forming a passivation film serving as a hydrogen supply source in a predetermined film thickness in both the pixel portion and the peripheral circuit portion;
A method for manufacturing a solid-state imaging device, which includes a second passivation film forming step of forming a passivation film having the same thickness as or different from the passivation film on the passivation film only in the pixel portion.
被写体からの画像光を光電変換して撮像する複数の受光部が設けられた画素部の周辺に、微細トランジスタを用いた周辺回路部を有する固体撮像素子の製造方法において、
該画素部に、水素供給源となるパッシベーション膜を所定膜厚に成膜する第1パッシベーション膜成膜工程と、
該周辺回路部に、該パッシベーション膜よりも残留水素量が少ないパッシベーション膜を所定膜厚に成膜する第3パッシベーション膜成膜工程とを有している固体撮像素子の製造方法。
In a manufacturing method of a solid-state imaging device having a peripheral circuit unit using a fine transistor around a pixel unit provided with a plurality of light receiving units that photoelectrically convert image light from a subject and image it,
A first passivation film forming step of forming a passivation film serving as a hydrogen supply source in a predetermined thickness on the pixel portion;
A method for manufacturing a solid-state imaging device, comprising: a third passivation film forming step for forming a passivation film having a residual hydrogen amount smaller than that of the passivation film in a predetermined film thickness in the peripheral circuit portion.
前記パッシベーション膜形成工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する請求項14に記載の固体撮像素子の製造方法。   The solid processing according to claim 14, further comprising a sintering process step of performing a sintering process for desorbing residual hydrogen from the passivation film by heat treatment and supplying hydrogen to the pixel portion and the peripheral circuit portion after the passivation film forming step. Manufacturing method of imaging device. 前記第2パッシベーション膜成膜工程または前記第3パッシベーション膜成膜工程後に、熱処理により前記パッシベーション膜から残留水素を脱離させて前記画素部および前記周辺回路部に水素を供給するシンター処理を行うシンター処理工程をさらに有する請求項15または16に記載の固体撮像素子の製造方法。   After the second passivation film formation step or the third passivation film formation step, a sintering process is performed to remove residual hydrogen from the passivation film by heat treatment and supply hydrogen to the pixel portion and the peripheral circuit portion. The method for manufacturing a solid-state imaging device according to claim 15, further comprising a processing step. 前記パッシベーション膜形成工程は、前記周辺回路部のパッシベーション膜を、前記微細トランジスタの閾値経時変動の信頼性確保可能な膜厚になるようにフォトリソグラフィーおよびドライエッチングまたはウェットエッチングにより所定膜厚に形成する請求項14に記載の固体撮像素子の製造方法。   In the passivation film forming step, the passivation film of the peripheral circuit portion is formed to have a predetermined film thickness by photolithography and dry etching or wet etching so as to have a film thickness that can ensure the reliability of the threshold variation with time of the fine transistor. The manufacturing method of the solid-state image sensor of Claim 14. 前記第2パッシベーション膜成膜工程は、前記画素部のパッシベーション膜だけ、前記第1パッシベーション膜成膜工程による膜厚に加えて、前記画素部における半導体表面の暗電圧抑制用の膜厚になるように設定する請求項15に記載の固体撮像素子の製造方法。   In the second passivation film formation step, only the passivation film of the pixel portion has a film thickness for suppressing dark voltage on the semiconductor surface in the pixel portion in addition to the film thickness of the first passivation film formation step. The manufacturing method of the solid-state image sensor of Claim 15 set to. 請求項1〜13のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。   An electronic information device using the solid-state imaging device according to claim 1 as an image input device in an imaging unit.
JP2008024607A 2008-02-04 2008-02-04 Solid-state imaging device, manufacturing method thereof, and electronic information device Pending JP2009188068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008024607A JP2009188068A (en) 2008-02-04 2008-02-04 Solid-state imaging device, manufacturing method thereof, and electronic information device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008024607A JP2009188068A (en) 2008-02-04 2008-02-04 Solid-state imaging device, manufacturing method thereof, and electronic information device

Publications (1)

Publication Number Publication Date
JP2009188068A true JP2009188068A (en) 2009-08-20

Family

ID=41071043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008024607A Pending JP2009188068A (en) 2008-02-04 2008-02-04 Solid-state imaging device, manufacturing method thereof, and electronic information device

Country Status (1)

Country Link
JP (1) JP2009188068A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050694A1 (en) * 2012-09-28 2014-04-03 ソニー株式会社 Semiconductor device and electronic instrument
JP2014110279A (en) * 2012-11-30 2014-06-12 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
KR20150103628A (en) 2014-03-03 2015-09-11 소니 주식회사 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2016219551A (en) * 2015-05-18 2016-12-22 キヤノン株式会社 Method of manufacturing imaging device, and imaging device
JP2016219550A (en) * 2015-05-18 2016-12-22 キヤノン株式会社 Imaging device, imaging system, and method of manufacturing imaging device
JP2018142588A (en) * 2017-02-27 2018-09-13 シャープ株式会社 Solid-state imaging element, manufacturing method for solid-state imaging element and electronic apparatus
WO2019003681A1 (en) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 Solid-state image capture element and image capture device
CN112310132A (en) * 2019-07-26 2021-02-02 佳能株式会社 Semiconductor device and apparatus using object recognition
JP2021019058A (en) * 2019-07-18 2021-02-15 キヤノン株式会社 Photoelectric conversion device and apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073885A (en) * 2004-09-03 2006-03-16 Canon Inc Solid-state imaging device, manufacturing method thereof, and digital camera

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073885A (en) * 2004-09-03 2006-03-16 Canon Inc Solid-state imaging device, manufacturing method thereof, and digital camera

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150058229A (en) 2012-09-28 2015-05-28 소니 주식회사 Semiconductor device and electronic instrument
US9362325B2 (en) 2012-09-28 2016-06-07 Sony Corporation Semiconductor device and electronic appliance
WO2014050694A1 (en) * 2012-09-28 2014-04-03 ソニー株式会社 Semiconductor device and electronic instrument
US10411056B2 (en) 2012-11-30 2019-09-10 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2014110279A (en) * 2012-11-30 2014-06-12 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
US9508774B2 (en) 2012-11-30 2016-11-29 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
KR20150103628A (en) 2014-03-03 2015-09-11 소니 주식회사 Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US9368539B2 (en) 2014-03-03 2016-06-14 Sony Corporation Semiconductor device with atom diffusion barrier layer and method of manufacturing semiconductor device with atom diffusion barrier layer
JP2016039328A (en) * 2014-08-08 2016-03-22 キヤノン株式会社 Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device
JP2016219551A (en) * 2015-05-18 2016-12-22 キヤノン株式会社 Method of manufacturing imaging device, and imaging device
US9812484B2 (en) 2015-05-18 2017-11-07 Canon Kabushiki Kaisha Image pickup apparatus, image pickup system, and method for manufacturing image pickup apparatus
US9923023B2 (en) 2015-05-18 2018-03-20 Canon Kabushiki Kaisha Image pickup apparatus and method for manufacturing image pickup apparatus
JP2016219550A (en) * 2015-05-18 2016-12-22 キヤノン株式会社 Imaging device, imaging system, and method of manufacturing imaging device
JP2018142588A (en) * 2017-02-27 2018-09-13 シャープ株式会社 Solid-state imaging element, manufacturing method for solid-state imaging element and electronic apparatus
WO2019003681A1 (en) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 Solid-state image capture element and image capture device
US11362122B2 (en) 2017-06-29 2022-06-14 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus
JP2021019058A (en) * 2019-07-18 2021-02-15 キヤノン株式会社 Photoelectric conversion device and apparatus
CN112310132A (en) * 2019-07-26 2021-02-02 佳能株式会社 Semiconductor device and apparatus using object recognition
US11417694B2 (en) 2019-07-26 2022-08-16 Canon Kabushiki Kaisha Semiconductor device and equipment

Similar Documents

Publication Publication Date Title
JP2009188068A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
CN108717940B (en) Imaging device and electronic apparatus
CN1722459B (en) Image sensor and method of manufacturing same
CN102386194B (en) Solid-state imaging device, manufacturing method thereof, solid-state imaging device, and imaging device
TWI443814B (en) Solid-state image pickup element and manufacturing method thereof, and solid-state image pickup device including same
JP5505709B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JPWO2012117670A1 (en) Solid-state imaging device
JP2009059824A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
US8115851B2 (en) Solid-state image capturing apparatus, method for manufacturing same, and electronic information device
US20110159632A1 (en) Method for manufacturing a solid-state image capturing element
JP2009218438A (en) Solid-state imaging device, its manufacturing method, and electronic device
JP5427541B2 (en) Solid-state imaging device, manufacturing method thereof, and imaging apparatus
JP2012023319A (en) Solid imaging device and manufacturing method therefor, and electronic information apparatus
JP5368070B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2013084747A (en) Solid state imaging device and manufacturing method thereof, and electronic information apparatus
JP2012084748A (en) Solid state image sensor and electronic information apparatus
WO2008018329A1 (en) Solid-state imaging apparatus and method for manufacturing same, and electronic information apparatus
JP2009129931A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2012049270A (en) In-layer lens and formation method thereof, solid photographing element and manufacturing method thereof, and electronic information equipment
JP2009194256A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
JP2010205843A (en) Solid-state image sensor, method of manufacturing the same, and electronic information apparatus
JP2008147409A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device
US20090184344A1 (en) Solid-state image capturing element, method for manufacturing the solid-state image capturing element, and electronic information device
JP2004055669A (en) Solid-state imaging device and manufacturing method thereof
JP2009194206A (en) Solid-state imaging device, manufacturing method thereof, and electronic information device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121102