JP2009171741A - Synchronous rectifying type switching regulator and electronic component - Google Patents
Synchronous rectifying type switching regulator and electronic component Download PDFInfo
- Publication number
- JP2009171741A JP2009171741A JP2008007423A JP2008007423A JP2009171741A JP 2009171741 A JP2009171741 A JP 2009171741A JP 2008007423 A JP2008007423 A JP 2008007423A JP 2008007423 A JP2008007423 A JP 2008007423A JP 2009171741 A JP2009171741 A JP 2009171741A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unit
- voltage
- potential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 35
- 238000009499 grossing Methods 0.000 claims abstract description 27
- 230000010354 integration Effects 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 27
- 230000000694 effects Effects 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、同期整流型スイッチングレギュレータおよび電子部品に関する。 The present invention relates to a synchronous rectification switching regulator and an electronic component.
大電流を流すスイッチングレギュレータを設計する場合には、効率のよい同期整流型の構成を採用する場合が多い。 When designing a switching regulator that allows a large current to flow, an efficient synchronous rectification type configuration is often employed.
図１は、従来の技術の同期整流型スイッチングレギュレータ１の構成を示す回路図である。以下、同期整流型スイッチングレギュレータ１は、駆動回路２と、２つのトランジスタＴｒ１，Ｔｒ２と、平滑化回路３とを含んで構成される。トランジスタＴｒ１，Ｔｒ２は、入力部４とグランド部５との間に直列に接続され、駆動回路２によって相補的に駆動される。平滑化回路３は、トランジスタＴｒ１，Ｔｒ２の接続部位に接続され、出力部６に平滑化した電圧を出力する。出力部６には、グランド部５との間に出力電圧分割用の第１および第２抵抗素子Ｒ１，Ｒ２が直列に接続される。第１および第２抵抗素子Ｒ１，Ｒ２によって分割された出力部６の電圧は、駆動回路２に与えられ、フィードバック制御に用いられる（たとえば特許文献１参照）。
FIG. 1 is a circuit diagram showing a configuration of a conventional synchronous rectification switching regulator 1. Hereinafter, the synchronous rectification switching regulator 1 includes a
たとえば、前述した同期整流型スイッチングレギュレータ１を移動体に搭載して用いる際には、電源を引き回す必要があるためにバッテリのショートなどが生じて出力部の天絡が発生する可能性がある。同期整流型スイッチングレギュレータ１が天絡した場合、図１の矢符Ｆ１で示すように、出力部６および平滑化回路３ならびにトランジスタＴｒ２を通る経路で大電流が流れてしまい、トランジスタＴｒ２が破壊されてしまうおそれがある。したがって、同期整流型スイッチングレギュレータ１を、移動体に搭載して用いることができないという問題がある。 For example, when the above-described synchronous rectification type switching regulator 1 is mounted on a moving body and used, it is necessary to route the power supply, so that there is a possibility that a short circuit of the battery occurs and a power supply fault occurs. When the synchronous rectification switching regulator 1 has a power fault, as indicated by an arrow F1 in FIG. 1, a large current flows through a path passing through the output unit 6, the smoothing circuit 3, and the transistor Tr2, and the transistor Tr2 is destroyed. There is a risk that. Therefore, there is a problem that the synchronous rectification type switching regulator 1 cannot be mounted on a moving body.
したがって本発明の目的は、出力部が天絡したときにスイッチ素子が故障してしまうことを抑制することができる同期整流型スイッチングレギュレータおよび電子部品を提供することである。 Accordingly, an object of the present invention is to provide a synchronous rectification type switching regulator and an electronic component that can suppress a failure of a switch element when an output section has a power fault.
本発明（１）は、入力部に接続された第１のスイッチ素子と、
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記入力部の電位と前記出力部の電位とに基づいて、前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータである。
The present invention (1) includes a first switch element connected to the input unit,
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
A synchronous rectification type switching regulator comprising: a drive control unit that controls driving of the drive circuit based on a potential of the input unit and a potential of the output unit.
また本発明（３）は、入力部に接続された第１のスイッチ素子と、
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記第２のスイッチを開閉する開閉信号を積分する積分回路、および該積分回路の積分結果と予め定める基準値とを比較する比較回路を備え、前記比較回路における比較結果に応じて、前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータである。
The present invention (3) includes a first switch element connected to the input unit,
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
An integration circuit that integrates an open / close signal that opens and closes the second switch; and a comparison circuit that compares an integration result of the integration circuit with a predetermined reference value, and according to the comparison result in the comparison circuit, the drive circuit A synchronous rectification type switching regulator comprising a drive control unit that controls the driving of the synchronous rectification type switching regulator.
また本発明（４）は、入力部に接続された第１のスイッチ素子と、
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記第２のスイッチを開閉する開閉信号に基づいて充放電されるコンデンサを備えるタイマラッチ回路を備え、該コンデンサの電圧に応じて前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータである。
The present invention (4) includes a first switch element connected to the input unit,
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
A timer latch circuit including a capacitor that is charged and discharged based on an open / close signal for opening and closing the second switch, and a drive control unit that controls driving of the drive circuit in accordance with a voltage of the capacitor. This is a synchronous rectification type switching regulator.
また本発明（１１）は、前記同期整流型スイッチングレギュレータの少なくとも一部分を集積化して形成されることを特徴とする電子部品である。 The present invention (11) is an electronic component formed by integrating at least a part of the synchronous rectification switching regulator.
本発明（１）によれば、出力部の天絡時には、出力部からの出力される電圧を低下させるために、駆動回路は第２のスイッチング素子のスイッチング態様をオン状態として、出力部とグランド部とを電気的に接続しようとするので、第２のスイッチング素子に大電流が流れようとする。しかしながら駆動制御部が、入力部の電位と出力部の電位とに基づいて駆動回路の駆動を制御するので、たとえば天絡が発生したときには、駆動回路によるスイッチング素子の駆動が停止させて、これによって出力部から第２のスイッチ素子に大電流が流れてしまことを抑制することができる。したがって、スイッチ素子が破壊されてしまうことを抑制することができる。 According to the present invention (1), in the event of a power fault in the output unit, in order to reduce the voltage output from the output unit, the drive circuit sets the switching mode of the second switching element to the on state, Since a part is to be electrically connected, a large current tends to flow through the second switching element. However, since the drive control unit controls the drive of the drive circuit based on the potential of the input unit and the potential of the output unit, for example, when a power fault occurs, the drive of the switching element by the drive circuit is stopped. It can be suppressed that a large current flows from the output unit to the second switch element. Therefore, it can suppress that a switch element will be destroyed.
また本発明（３）によれば、出力部の天絡時には、出力部からの出力される電圧を低下させるために、駆動回路は第２のスイッチング素子のスイッチング態様をオン状態として、出力部とグランド部とを電気的に接続しようとするので、第２のスイッチング素子に大電流が流れようとする。すなわち出力部の天絡が発生したときには、第２のスイッチング素子のスイッチング態様をオン状態とする開閉信号が駆動回路から出力されることになる。積分回路は、第２のスイッチを開閉する開閉信号を積分するので、第２のスイッチング素子のスイッチング態様をオン状態とする開閉信号が連続的に与えられると、出力値が上昇する。比較回路によって、積分回路の積分結果と予め定める基準値とを比較した結果に応じて、たとえば積分結果が予め定める基準値を超える場合に、駆動制御部が駆動回路の駆動を制御することで、出力部から第２のスイッチ素子に大電流が流れてしまって、スイッチ素子が破壊されてしまうことを抑制することができるとともに、出力部の天絡ではなく、一時的に出力部の電圧が高くなってしまうときに、誤って駆動回路の駆動を停止してしまうことを抑制することができ、信頼性をより向上させることができる。 According to the present invention (3), in the event of a power fault in the output unit, in order to reduce the voltage output from the output unit, the drive circuit sets the switching mode of the second switching element to the on state, Since an attempt is made to electrically connect the ground portion, a large current tends to flow through the second switching element. That is, when a power supply fault occurs, an open / close signal that turns on the switching mode of the second switching element is output from the drive circuit. Since the integration circuit integrates the open / close signal for opening and closing the second switch, the output value increases when the open / close signal for turning on the switching mode of the second switching element is continuously given. According to the result of comparing the integration result of the integration circuit and a predetermined reference value by the comparison circuit, for example, when the integration result exceeds a predetermined reference value, the drive control unit controls the drive of the drive circuit, It is possible to prevent a large current from flowing from the output unit to the second switch element and destroy the switch element, and the voltage of the output unit is temporarily high rather than the power supply fault of the output unit. In such a case, it is possible to prevent the drive circuit from being erroneously stopped, and the reliability can be further improved.
また本発明（４）によれば、出力部の天絡時には、出力部からの出力される電圧を低下させるために、駆動回路は第２のスイッチング素子のスイッチング態様をオン状態として、出力部とグランド部とを電気的に接続しようとするので、第２のスイッチング素子に大電流が流れようとする。すなわち出力部の天絡が発生したときには、第２のスイッチング素子のスイッチング態様をオン状態とする開閉信号が駆動回路から出力されることになる。コンデンサは、第２のスイッチを開閉する開閉信号に基づいて充放電されるので、出力部の天絡が発生すると、第２のスイッチング素子のスイッチング態様をオン状態とする開閉信号が連続的に与えられ、コンデンサに電荷が蓄積され、コンデンサの電圧が上昇する。コンデンサの電圧に応じて、たとえばコンデンサの電圧が予め定める電圧を超える場合に駆動制御部が駆動回路の駆動を制御することで、出力部から第２のスイッチ素子に大電流が流れてしまって、スイッチ素子が破壊されてしまうことを抑制することができるとともに、出力部の天絡ではなく、一時的に出力部の電圧が高くなってしまうときに、誤って駆動回路の駆動を停止してしまうことを抑制することができ、信頼性をより向上させることができる。 According to the present invention (4), in the event of a power fault in the output unit, the drive circuit sets the switching mode of the second switching element to the on state in order to reduce the voltage output from the output unit. Since an attempt is made to electrically connect the ground portion, a large current tends to flow through the second switching element. That is, when a power supply fault occurs, an open / close signal that turns on the switching mode of the second switching element is output from the drive circuit. Since the capacitor is charged / discharged based on an opening / closing signal for opening / closing the second switch, when a power supply fault occurs, an opening / closing signal for turning on the switching mode of the second switching element is continuously given. As a result, charge is accumulated in the capacitor, and the voltage of the capacitor rises. Depending on the voltage of the capacitor, for example, when the voltage of the capacitor exceeds a predetermined voltage, the drive control unit controls the driving of the drive circuit, so that a large current flows from the output unit to the second switch element, The switch element can be prevented from being destroyed, and the drive circuit is erroneously stopped when the voltage of the output unit temporarily rises instead of the power source of the output unit. This can be suppressed and the reliability can be further improved.
また本発明（１１）によれば、前述した同期整流型スイッチングレギュレータの少なくとも一部を集積化して形成されるので、小型で、かつ信頼性の高い同期整流型スイッチングレギュレータを有する電子部品を実現することができる。 Further, according to the present invention (11), at least a part of the above-described synchronous rectification type switching regulator is integrated, so that an electronic component having a small and highly reliable synchronous rectification type switching regulator is realized. be able to.
図２は、本発明の実施の一形態の同期整流型スイッチングレギュレータ１０の構成を示す回路図である。以下、同期整流型スイッチングレギュレータを、単にレギュレータという。レギュレータ１０は、第１のスイッチ素子である第１トランジスタＴｒ１と、第２のスイッチ素子である第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部１７とを含んで構成される。
FIG. 2 is a circuit diagram showing a configuration of the synchronous
第１トランジスタＴｒ１は、入力部１４に接続され、開閉信号に応じてスイッチング態様が変化する。第１トランジスタＴｒ１は、ｐチャネルＭＯＳＦＥＴ（Metal Oxide
Semiconductor Field Effect Transistor）によって実現され、ドレインが入力部１４に接続される。第１トランジスタＴｒ１のゲートには、駆動回路１２から出力される開閉信号が与えられる。
The first transistor Tr1 is connected to the
A drain is connected to the
第２トランジスタＴｒ２は、第１トランジスタＴｒ１と、グランド部（グランド）１５との間に直列に接続され、開閉信号に応じてスイッチング態様が変化する。第２トランジスタＴｒ２は、ｎチャネルＭＯＳＦＥＴによって実現され、ドレインが第１トランジスタＴｒ１のソースに接続されソースがグランド部１５に接続される。第２トランジスタＴｒ２のゲートには、駆動回路１２から出力される開閉信号が与えられる。グランド部１５の基準電位は、たとえば接地電位である。
The second transistor Tr2 is connected in series between the first transistor Tr1 and the ground portion (ground) 15, and the switching mode changes according to the open / close signal. The second transistor Tr2 is realized by an n-channel MOSFET, the drain is connected to the source of the first transistor Tr1, and the source is connected to the
平滑化回路１３は、第１および第２トランジスタＴｒ１，Ｔｒ２の接続部位１８に一端が接続され、他端に出力部１６を有する。平滑化回路１３は、接続部位１８に一端が接続され、他端に出力部１６が接続される平滑リアクトルＬと、接続部位１８および平滑リアクトルＬの一端にカソードが接続され、アノードがグランド部１５に接続される転流用ダイオードＤ１と、出力部１６および平滑リアクトルＬの他端に一方の電極が接続され、他方の電極がグランド部１５に接続される第１コンデンサＣ１とを含んで構成される。転流用ダイオードＤ１は、ショットキーダイオードによって実現される。
The
駆動回路１２は、電力が供給されているとき、出力部６の電圧に基づいて第１および第２トランジスタＴｒ１，Ｔｒ２にそれぞれ開閉信号を与えて、第１および第２トランジスタＴｒ１，Ｔｒ２を相補的に開閉駆動する。駆動回路１２は、ＩＣ（Integrated Circuit
：集積回路）によって実現される。駆動回路１２は、第１トランジスタＴｒ１と接続される第１出力端子２１と、第２トランジスタＴｒ２と接続される第２出力端子２２と、出力部６の電圧に関する信号が与えられる入力端子２３とを有する。
When power is supplied, the
: Integrated circuit). The
出力部６には、グランド部１５との間に第１および第２抵抗素子Ｒ１，Ｒ２が直列に接続されている。第１および第２抵抗素子Ｒ１，Ｒ２によって、出力部６およびグランド部１５間の電圧が分圧される。第１抵抗素子Ｒ１は、出力部６に接続され、第２抵抗素子Ｒ２は、グランド部１５に接続される。
First and second resistance elements R 1 and
駆動回路１２の入力端子２３は、前記第１および第２抵抗素子Ｒ１，Ｒ２の接続部位１９が接続され、出力部１６の電圧に応じて、この電圧を分圧した電圧が与えられる。駆動回路１２は、入力端子２３に与えられる電圧に応じて、出力部６の電圧が、予め定める電圧となるように第１および第２トランジスタＴｒ１，Ｔｒ２を駆動する。駆動回路１２は、論理回路によって実現されてもよく、ＣＰＵ（Central Processing Unit）と制御プログラムを記憶したメモリとを含んで構成されるマイクロコンピュータによって実現されてもよい。駆動回路１２は、第１および第２出力端子２１，２２から、第１および第２トランジスタＴｒ１，Ｔｒ２を相補的に開閉する開閉信号を出力する。開閉信号は、周期的な信号である。第１トランジスタＴｒ１をオン状態とする時間を長くし、第２トランジスタＴｒ２をオン状態とする時間を短くすれば、出力電圧が増加し、逆に、第１トランジスタＴｒ１をオン状態とする時間を短くし、第２トランジスタＴｒ２をオン状態とする時間を長くすれば、出力電圧が低下する。
The
駆動制御部１７は、駆動回路１２の駆動を制御する。駆動制御部１７は、入力部１４の電位と出力部１６の電位とに基づいて出力部１６の天絡を検出し、天絡を検出したとき駆動回路１２の駆動を停止する。本実施の形態では、駆動制御部１７は、入力部１４の電位と出力部１６の電位との電位差が予め定める値以下になったときに、駆動回路１２の駆動を停止する。ここで、駆動回路１２の駆動を停止するためには、駆動回路１２への電力の供給を停止すればよい。駆動制御部１７は、スイッチ素子である第３トランジスタＴｒ３を含んで構成される。第３トランジスタＴｒ３は、ｐチャネルＦＥＴによって実現される。第３トランジスタＴｒ３のドレインは、入力部１４に接続され、ソースは、駆動回路１２の電力供給部に接続されている。第３トランジスタＴｒ３のゲートは、出力部１６に接続されている。
The
入力部１４の電位と出力部１６との電位とに電位差があるときには、第３トランジスタＴｒ３は、オン状態となって導通し、入力部１４から駆動回路１２に電力が供給され、これによって駆動回路１２が動作する。逆に、入力部１４の電位と出力部１６との電位との電位差が小さくなり、第３トランジスタＴｒ３のゲート・ソース間遮断電圧（Ｖｇｓ）よりも小さくなると、第３トランジスタＴｒ３は、オフ状態となって非導通となり、入力部１４からの駆動回路１２に電力が供給されず、これによって駆動回路１２が停止する。ゲート・ソース間遮断電圧（Ｖｇｓ）は、１ボルト（Ｖ）程度である。出力部１６の天絡時には、出力部１６からの出力される電圧を低下させるために、駆動回路１２は第２トランジスタＴｒ２のスイッチング態様をオン状態として、出力部１６とグランド部１５とを電気的に接続しようとするので、第２トランジスタＴｒ２に大電流が流れようとするが、駆動制御部１７が、入力部１４の電位と出力部１６の電位とが同電位になったときにオフ状態となって、駆動回路１２の駆動を停止するので、駆動回路１２による第２トランジスタＴｒ２の駆動が停止し、これによって出力部１６から第２トランジスタＴｒ２に大電流が流れてしまうことを抑制することができる。したがって、第２トランジスタＴｒ２が破壊されてしまうことを抑制することができる。
When there is a potential difference between the potential of the
本発明の他の実施の形態では、駆動制御部１７は、出力部１６の電位と入力部１４の電位とが同電位になったときに駆動回路１２の駆動を停止させてもよい。
In another embodiment of the present invention, the
図３は、本発明の実施の他の形態のレギュレータ３０の構成を示す回路図である。レギュレータ３０と前述した図１に示すレギュレータ１０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ１０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ３０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部３１とを含んで構成される。
FIG. 3 is a circuit diagram showing a configuration of a
駆動制御部３１は、積分回路３２と、比較回路３３と、ＩＣ電源供給停止回路３４とを含んで構成される。
The
積分回路３２は、第２トランジスタＴｒ２を開閉する開閉信号を積分する。積分回路３２は、第３抵抗素子Ｒ３と、第２コンデンサＣ２とを含んで構成される。第３抵抗素子Ｒ３の一端は、第２トランジスタＴｒ２のゲートに接続され、他端は第２コンデンサＣ２の一方の電極に接続される。第２コンデンサＣ２の他方の電極は、グランド部１５に接続される。
The integrating
比較回路３３は、積分回路３２の積分結果と予め定める基準値とを比較して、比較結果を出力する。比較回路３３は、コンパレータ３５と、基準電圧生成部３６とを含んで構成される。コンパレータ３５の非反転入力端子は、第３抵抗素子Ｒ３と第２コンデンサＣ２との接続部位３７に接続され、反転入力端子は、基準電圧生成部３６に接続される。基準電圧生成部３６は、電圧源であって、予め定める基準電圧（以下、基準電圧という）Ｖｒｅｆを生成し、前記反転入力端子に供給する。本実施の形態では、反転入力端子には、基準電圧生成部３６の正電極が接続され、基準電圧生成部３６の負電極は、グランド部１５に接続される。
The
図４は、第２トランジスタＴｒ２に与えられる開閉信号と、積分回路３２から出力される積分信号と、基準電圧Ｖｒｅｆとの関係を示す図である。図４において開閉信号を実線で示し、積分信号を破線で示し、基準電圧Ｖｒｅｆを仮想線で示す。通常動作時では、駆動回路１２は、第２トランジスタＴｒ２のゲートにハイ（Ｈ）レベルとロー（Ｌ）レベルの電圧が交互に周期的に繰り返す開閉信号を与えている。基準電圧Ｖｒｅｆは、通常動作時における積分信号の電圧よりも大きくなるように設定されている。時刻ｔ１で出力部１６の天絡が発生すると、第２トランジスタＴｒ２の開閉信号をＨレベルに維持する時間が長くなり、積分信号の電圧（平均化電圧）が通常動作時のものよりも長くなる。出力部１６の天絡が発生すると時刻ｔ１から積分信号の電圧が徐々に増加して、時刻ｔ２で基準電圧Ｖｒｅｆを超える。基準電圧Ｖｒｅｆは、出力部１６の天絡が発生したときの積分信号の電圧未満となるように設定されている。比較回路３３は、反転入力端子に入力される電圧が、基準電圧Ｖｒｅｆを超えているときには、第１信号を出力し、基準電圧Ｖｒｅｆ以下のときには、第１信号とは異なる第２信号を出力する。たとえば第１信号は予め定める第１の電圧レベル（Ｈレベル）の信号であり、第２信号は予め定める第１の電圧レベルの信号よりも電圧レベルの小さな予め定める第２の電圧レベル（Ｌレベル）の信号である。
FIG. 4 is a diagram showing the relationship between the open / close signal given to the second transistor Tr2, the integration signal output from the
ＩＣ電源供給停止回路３４は、比較回路３３から第１信号が与えられたときに、駆動回路１２の駆動を停止し、比較回路３３から第２信号が与えられているときには、駆動回路１２の駆動を停止しない。ＩＣ電源供給停止回路３４は、たとえば、電力源と駆動回路１２の電力が与えられる部位との間に接続されるスイッチ素子を含んで構成される。スイッチ素子は、たとえばトランジスタによって実現され、前述した第３トランジスタＴｒ３によって形成されてもよい。
The IC power
第２トランジスタＴｒ２のゲートにＨレベルになった状態が続いても、時刻ｔ１から時刻ｔ２までの時間Ｔの間は、積分信号の電圧が基準電圧Ｖｒｅｆを超えないので、比較回路３３は、第１信号を出力しない。これによって、出力部１６の天絡ではなく、一時的に第２トランジスタＴｒ２のゲートにＨレベルになった状態が続いても、Ｈレベルになった状態が続く時間が時間Ｔ未満であれば、ＩＣ電源供給停止回路３４は駆動回路１２の駆動を停止しない。したがって、レギュレータ３０では、前述したレギュレータ１０と同様の効果を達成することができ、さらに、積分回路３２、比較回路３３を備えることによって、出力部１６の天絡ではなく、一時的に出力部１６の電圧が高くなってしまうときに、誤って駆動回路１２の駆動を停止してしまうことを抑制することができ、信頼性をより向上させることができる。
Even if the state where the gate of the second transistor Tr2 is at the H level continues, the voltage of the integration signal does not exceed the reference voltage Vref during the time T from the time t1 to the time t2. 1 signal is not output. As a result, if the time for which the H level state continues for less than the time T, even if the state of the H level temporarily continues to the gate of the second transistor Tr2 instead of the power source of the
前記基準電圧Ｖｒｅｆは、前記時間Ｔが、通常動作時の開閉信号のうちＨレベルの幅よりも大きく選ばれ、かつ出力部１６の天絡と判断すべき時間であり、かつ第２トランジスタＴｒ２に大電流が流れてしまって破壊してしまうことがないように選ばれる。
The reference voltage Vref is a time in which the time T is selected to be larger than the width of the H level in the open / close signal during normal operation, and should be determined as a power supply of the
図５は、本発明の実施の他の形態のレギュレータ４０の構成を示す回路図である。レギュレータ４０と前述した図１および図３に示すレギュレータ１０，３０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ１０，３０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ４０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部４１とを含んで構成される。
FIG. 5 is a circuit diagram showing a configuration of a
駆動制御部４１は、タイマラッチ回路４２と、比較回路３３と、ＩＣ電源供給停止回路３４とを含んで構成される。
The
タイマラッチ回路４２は、第２トランジスタＴｒ２を開閉する開閉信号に基づいて充放電される第３コンデンサＣ３を備える。さらにタイマラッチ回路４２は、第３コンデンサＣ３の他に、２つの電流源である第１および第２電流源Ｉ１，Ｉ２と、２つのスイッチ素子である第３および第４トランジスタＴｒ３、Ｔｒ４とを備える。第３および第４トランジスタＴｒ３、Ｔｒ４は、ｎｐｎ形のバイポーラトランジスタによって実現される。第４トランジスタＴｒ４のベースは、第２トランジスタＴｒ２のゲートに接続される。第４トランジスタＴｒ４のエミッタは、第１電流源Ｉ１に接続される。第４トランジスタＴｒ４のコレクタは、グランド部１５に接続される。第５トランジスタＴｒ５のベースは、第４トランジスタＴｒ４のエミッタに接続される。第５トランジスタＴｒ５のエミッタは、第２電流源Ｉ２に接続される。第５トランジスタＴｒ５のコレクタは、グランド部１５に接続される。第５トランジスタＴｒ５のエミッタに第３コンデンサＣ３の一方の電極が接続され、第３コンデンサＣ３の他方の電極は、グランド部１５に接続される。
The timer latch circuit 42 includes a third capacitor C3 that is charged and discharged based on an open / close signal that opens and closes the second transistor Tr2. In addition to the third capacitor C3, the timer latch circuit 42 includes first and second current sources I1 and I2 that are two current sources, and third and fourth transistors Tr3 and Tr4 that are two switch elements. . The third and fourth transistors Tr3 and Tr4 are realized by npn-type bipolar transistors. The base of the fourth transistor Tr4 is connected to the gate of the second transistor Tr2. The emitter of the fourth transistor Tr4 is connected to the first current source I1. The collector of the fourth transistor Tr4 is connected to the
タイマラッチ回路４２では、第２トランジスタＴｒ２をオン状態にするために開閉信号がＨレベルになると、第４トランジスタＴｒ４がオン状態となり、さらに第５トランジスタＴｒ５がオン状態となって、矢符Ｆ２で示すように第３コンデンサＣ３に蓄積された電荷が第５トランジスタＴｒ５を介してグランド部１５に放出される。またタイマラッチ回路４２では、第２トランジスタＴｒ２をオン状態にするために開閉信号がＬレベルになると、第４トランジスタＴｒ４がオフ状態となり、さらに第５トランジスタＴｒ５がオフ状態となって、第２電流源Ｉ２から第３コンデンサＣ３に電荷が蓄積される。これによって、通常動作時においては、第３コンデンサＣ３は、電荷の蓄積および放出を繰返すことになり、第３コンデンサＣ３の両端の電圧が、基準電圧Ｖｒｅｆを超えないように動作する。一方、出力部１６が天絡すると、第５トランジスタＴｒ５がオフ状態となり、第３コンデンサＣ３の両端の電圧が基準電圧Ｖｒｅｆを超えるように動作する。
In the timer latch circuit 42, when the open / close signal becomes H level to turn on the second transistor Tr2, the fourth transistor Tr4 is turned on, and the fifth transistor Tr5 is turned on, which is indicated by an arrow F2. Thus, the electric charge accumulated in the third capacitor C3 is discharged to the
比較回路３３のコンパレータ３５の非反転入力端子は、第３コンデンサＣ３の一方の電極に接続される。コンパレータ３５は、基準電圧Ｖｒｅｆと、第３コンデンサＣ３の両電極間の電圧Ｖｃとを比較し、前記電圧Ｖｃが、基準電圧Ｖｒｅｆを超えると、第１信号を出力し、基準電圧Ｖｒｅｆ以下のときには、第１信号とは異なる第２信号を出力する。
The non-inverting input terminal of the
本実施の形態では、ＩＣ電源供給停止回路３４は、比較回路３３から第１信号が与えられているときときには駆動回路１２の駆動を停止せずに、比較回路３３から第２信号が与えられたとき、駆動回路１２の駆動を停止する。
In the present embodiment, the IC power
前述した第３コンデンサＣ３の容量および基準電圧Ｖｒｅｆは、第２トランジスタＴｒ２のゲートにＨレベルになった状態が続いたときに、駆動回路１２の駆動を停止するまでの間に、第２トランジスタＴｒ２が破壊してしまうことがないように設定される。
The capacitance of the third capacitor C3 and the reference voltage Vref described above until the drive of the
以上の構成を有するレギュレータ４０では、第２トランジスタＴｒ２のゲートにＨレベルになった状態が続いても、第３コンデンサＣ３に電荷が蓄積され、第３コンデンサＣ３の電圧が基準電圧Ｖｒｅｆを超えるまでは、駆動回路１２の駆動を停止しないので、前述したレギュレータ３０と同様に、出力部１６の天絡ではなく、一時的に出力部１６の電圧が高くなってしまうときに、誤って駆動回路１２の駆動を停止してしまうことを抑制することができ、信頼性をより向上させることができる。
In the
図６は、本発明の実施の他の形態のレギュレータ５０の構成を示す回路図である。レギュレータ５０と前述した図１に示すレギュレータ１０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ１０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ５０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部５１とを含んで構成される。
FIG. 6 is a circuit diagram showing a configuration of a
駆動制御部５１は、前述した駆動制御部１７の構成に加えて、出力部１６の電圧に基づいて、この出力部１６の電圧よりも小さい電圧を生成する電圧生成部５２を備える。電圧生成部５２は、出力部１６の電圧を分圧する分圧回路によって実現される。電圧生成部５２は、第３および第４抵抗素子Ｒ３，Ｒ４によって形成される。第３および第４抵抗素子Ｒ３，Ｒ４は、出力部１６とグランド部１５との間に、直列に接続される。第３抵抗素子Ｒ３の一端が出力部１６に接続され、他端が第４抵抗素子Ｒ４の一端に接続される。第４抵抗素子Ｒ４の他端は、グランド部１５に接続される。
In addition to the configuration of the
第３トランジスタＴｒ３のゲートは、第３および第４抵抗素子Ｒ３，Ｒ４の接続部位５３に接続される。
The gate of the third transistor Tr3 is connected to the
入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとし、第３トランジスタＴｒ３のゲート・ソース間遮断電圧（Ｖｇｓ）すると、Ｖｉｎ−Ｖｏｕｔ≦Ｖｇｓのときに第３トランジスタＴｒ３は非導通となる。しかしながら、電圧生成部５２によって出力部１６の電圧を分圧した分圧電圧（Ｖｒ）を第３トランジスタＴｒ３のゲートに与えることによって、第３トランジスタＴｒ３のゲートには、Ｖｏｕｔ−Ｖｒの電圧が与えられることになるので、Ｖｒ＞Ｖｇｓに設定すると、入力部１４と出力部１６との電位差がＶｇｓよりも小さくしても、第３トランジスタＴｒ３を導通させることができるようになる。このように、レギュレータ５０は、前述したレギュレータ１０と同様の効果を達成するとともに、さらに入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔとの電位差が小さい場合であっても動作するので、汎用性を向上させることができる。
When the input voltage is Vin, the output voltage is Vout, and the gate-source cutoff voltage (Vgs) of the third transistor Tr3, the third transistor Tr3 becomes non-conductive when Vin−Vout ≦ Vgs. However, by applying a divided voltage (Vr) obtained by dividing the voltage of the
たとえば車両などの移動体にレギュレータ５０を設ける場合には、入力部１４にはバッテリからの電圧が与えられ、出力部１６から出力される電圧は変化しないようにレギュレータ５０は動作するので、劣化によってバッテリの電圧が低下すると、入力部１４と出力部１６との電位差が初期の電位差よりも小さくなってしまうおそれがある。本実施の形態では、このようなバッテリの劣化によって入力部１４に与えられる電圧が低下することを予め想定しておき、第３および第４抵抗素子Ｒ３，Ｒ４によって前記想定される電圧分だけ出力部１６の電圧から降下させた電圧を第３トランジスタＴｒ３のゲートに与えることによって、出力部１６の天絡ではなく、バッテリの電圧の低下が原因となって駆動回路１２の駆動が停止させてしまうことを抑制することができる。
For example, when the
図７は、本発明の実施の他の形態のレギュレータ６０の駆動制御部６１の構成を示す回路図である。本実施の形態のレギュレータ６０と前述した図６に示すレギュレータ６０とは、駆動制御部の電圧生成部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ６０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。
FIG. 7 is a circuit diagram showing the configuration of the
本実施の形態の駆動制御部６１は、第３トランジスタＴｒ３と、電圧生成部６２とを備える。電圧生成部６２は、ダイオードＤ２によって実現される。出力部１６のダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードが第３トランジスタＴｒ３のゲートに接続される。これによって、トランジスタＴｒ３のゲートには、出力部１６の電圧よりも、ダイオードＤ２の順方向降下電圧ＶＤ分だけ小さい電圧が与えられることになる。ここでは、ダイオードＤ２を１つだけ用いているが、トランジスタＴｒ３のゲートに印加すべきで電圧に応じて、複数のダイオードＤ２を直接に接続して用いてもよい。
The
本実施の形態では、前述したレギュレータ５０と同様の効果を達成することができる。また前述したレギュレータ５０では、第３および第４抵抗素子Ｒ３，Ｒ４の抵抗値をそれぞれｒ３，ｒ４とすると、出力電圧／（ｒ３＋ｒ４）の電流が余分に消費されてしまうが、本実施の形態のレギュレータ６０では、ダイオードＤ２が用いられることによって、余分な電流の消費を抑制することができる。
In the present embodiment, an effect similar to that of the
図８は、本発明の実施の他の形態のレギュレータ７０の構成を示す回路図である。レギュレータ７０と前述した図３に示すレギュレータ３０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ３０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ３０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部７１とを含んで構成される。
FIG. 8 is a circuit diagram showing a configuration of a
駆動制御部７１は、積分回路３２と、比較回路３３と、ＩＣ電源供給停止回路３４と、遅延回路７２とを含んで構成される。
The
遅延回路７２は、積分回路３２における積分結果が基準電圧Ｖｒｅｆを超える場合に比較回路３３から出力される比較結果を表す第１信号を遅延して、ＩＣ電源供給停止回路３４に与える。遅延回路７２はＲＣフィルタによって実現され、第６抵抗素子Ｒ６と、第４コンデンサＣ４とを含んで構成される。第６抵抗素子Ｒ６の一端部は、コンパレータ３５の出力端子に接続され、他端部はＩＣ電源供給停止回路３４に接続される。第６抵抗素子Ｒ６の他端部には、第４コンデンサＣ４の一方の電極が接続され、第４コンデンサＣ４の他方の電極はグランド部１５に接続される。
The
遅延回路７２を設けることによって、比較回路３２が第１信号を出力しても、第１信号は即座にＩＣ電源供給停止回路３４に与えられることが抑制され、比較回路３２が第１信号を継続的に出力したときにのみ第１信号がＩＣ電源供給停止回路３４に与えられる。たとえば、オーバーシュートからの復帰時、負荷が高負荷から低負荷に切替るときなどには、一時的に第２トランジスタＴｒ２に与えられる開閉信号のＨレベル部分の幅が広がってしまい、積分回路３２によって積分された積分信号の電圧が上昇してしまうことがあるが、遅延回路７２が設けられることによって、前述した一時的な積分信号の電圧の上昇にともなって駆動回路１２の駆動が停止されることが抑制される。したがって、レギュレータ７０では、前述したレギュレータ３０の効果と同様の効果を達成することができ、さらに、過渡的な開閉信号の変化に対しての出力部１６の天絡の誤検知を抑制することができる。前記遅延回路７２による第１信号の遅延時間は、第２トランジスタＴｒ２に出力部１６からの大電流が流れたとしても破壊されないように設定される。
By providing the
図９は、本発明の実施の他の形態のレギュレータ８０の構成を示す回路図である。レギュレータ８０と前述した図３に示すレギュレータ３０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ３０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ８０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部８１とを含んで構成される。
FIG. 9 is a circuit diagram showing a configuration of a
駆動制御部８１は、積分回路３２と、比較回路３３と、ＩＣ電源供給停止回路３４と、微分回路８２とを含んで構成される。
The
微分回路８２は、第２トランジスタＴｒ２を開閉する開閉信号に応じてスイッチング態様が変化するスイッチ部である第６トランジスタＴｒ６と、第５コンデンサＣ５と、第７抵抗素子Ｒ７とを含んで構成される。第６トランジスタＴｒ６は、ｎｐｎ形のバイポーラトランジスタによって実現される。第５コンデンサＣ５の一方の電極は、第２トランジスタＴｒ２のゲートに接続され、他端は、第６トランジスタＴｒ６のベースに接続される。第７抵抗素子Ｒ７の一端部は、第６トランジスタＴｒ６のベースに接続され、他端部は、グランド部１５に接続される。第６トランジスタＴｒ６のエミッタは、接続部位１９に接続され、コレクタはグランド部１５に接続される。
The differentiating
微分回路８２を設けることによって、第２トランジスタＴｒ２に与えられる開閉信号がＨレベルとＬレベルとに交互に切替わっている通常動作時には、第６トランジスタＴｒ６がオン状態とオフ状態とを交互後に繰り返すので、積分回路３２の第２コンデンサＣ２への電荷の蓄積と、第２コンデンサＣ２からの電荷の放出とが交互に成される。微分回路８２を設けない場合では、入力部１４の電圧と出力部１６の電圧との電位差が大きいときには、第２トランジスタＴｒ２に与えられる開閉信号がＨレベルとなる時間が長くなるので、入力部１４の電圧と出力部１６の電圧との電位差が小さいときと比較して、第２コンデンサＣ２の平均電圧が、すなわち積分信号の電圧が上昇してしまう。しかしながら微分回路８２を設けることによって、入力部１４の電圧と出力部１６の電圧との電位差が大きく、第２トランジスタＴｒ２に与えられる開閉信号がＨレベルとなる時間が長くなったとしても、開閉信号の信号レベルが切替われば、第２コンデンサＣ２の電荷が放電されるので、駆動回路１２への電源の供給が停止してしまうことが抑制される。したがって本実施の形態のレギュレータ８０では、レギュレータ３０と同様の効果を達成することができるとともに、レギュレータ３０に微分回路８２を設けることによって、入出力電位差の大きな特性を有するレギュレータとしても、好適に動作させることができるようになる。
By providing the differentiating
図１０は、本発明の実施の他の形態のレギュレータ９０の構成を示す回路図である。レギュレータ９０と前述した図３に示すレギュレータ３０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ３０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ９０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部９１とを含んで構成される。
FIG. 10 is a circuit diagram showing a configuration of a
駆動制御部９１は、積分回路３２と、比較回路３３と、ＩＣ電源供給停止回路３４と、第２比較回路９２と、統合部９３とを含んで構成される。
The
第２比較回路９２は、出力部１６の電圧と入力部１４に与えられる電圧（入力電圧Ｖｉｎ）とを比較し、比較結果を出力する。第２比較回路９２はコンパレータによって実現され、非反転入力端子が出力部１６に接続され、反転入力端子には、入力電圧Ｖｉｎが与えられる。第２比較回路９２は、出力部１６の電圧と入力電圧Ｖｉｎとが等しい場合に、第３信号を出力し、出力部１６の電圧が入力電圧Ｖｉｎ未満のときに第３信号とは異なる第４信号を出力する。たとえば第３信号は予め定める第１の電圧レベル（Ｈレベル）の信号であり、第４信号は予め定める第２の電圧レベルの信号よりも電圧レベルの小さな予め定める第２の電圧レベル（Ｌレベル）の信号である。
The
統合部９３は、アンド（ＡＮＤ）ゲートによって実現され、一方の入力端子がコンパレータ３５の出力端子に接続され、他方の入力端子が第２比較回路９２の出力端子に接続される。統合部９３は、第２比較回路９２から第３信号が与えられているときのみ、ＩＣ電源供給停止回路３４に第１信号を与える。したがって、比較回路３３が第１信号を出力していても、出力部１６の電圧が、入力部１４の電圧と等しくなるまでは、駆動回路１２の駆動は停止されない。
The
以上のような本実施の形態では、レギュレータ３０と同様の効果を達成することができ、さらにレギュレータ３０のように駆動制御部に積分回路３２および比較回路３３ならびにＩＣ電源供給停止回路３４のみが設ける場合と比較して、入出力電位差が大きくなった場合であっても、誤検知によって駆動回路１２の駆動が停止されてしまうことを抑制することができ、信頼性を向上させることができる。
In the present embodiment as described above, the same effect as that of the
図１１は、本発明の実施の他の形態のレギュレータ１００の構成を示す回路図である。レギュレータ１００と前述した図３に示すレギュレータ８０とは、駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ８０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ８０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路１２と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２と、駆動制御部１０１とを含んで構成される。
FIG. 11 is a circuit diagram showing a configuration of a
駆動制御部１０１は、積分回路３２と、比較回路３３と、ＩＣ電源供給停止回路３４と、第２比較回路９２と、第８抵抗素子Ｒ８と、第３比較回路１０２と、統合部１０３とを含んで構成される。第８抵抗素子Ｒ８は、平滑リアクトルＬの他端部と、第１コンデンサＣ１の一方の電極との間に介在して設けられる。第３比較回路１０２は、コンパレータによって実現される。第３比較回路１０２の反転入力端子には、第８抵抗素子Ｒ８の平滑リアクトルＬと接続される側の端部が接続され、非反転入力端子には第８抵抗素子Ｒ８の第１コンデンサＣ１と接続される側の端部が接続される。したがって、第３比較回路１０２は、接続部位１８から出力部１６に向かって第８抵抗素子Ｒ８に電流が流れているときには、Ｌレベルの信号を出力し、逆に出力部１６から接続部位１８に向かって第８抵抗素子Ｒ８に電流が流れているときには、Ｈレベルの信号を出力する。天絡時には、矢符Ｆ３方向に電流が流れる。第８抵抗素子Ｒ８は、電流センス用抵抗と併用している。これによって、第８抵抗素子Ｒ８を設けることによるコストアップを抑制することができる。
The
統合部１０３は、第１アンドゲート１０４と、第２アンドゲート１０５とを含んで構成される。第１アンドゲート１０４の一方の入力端子には、第２比較回路９２の出力端子が接続され、他方の入力端子には、第３比較回路１０２の出力端子が接続される。第１アンドゲート１０４は、第２比較回路９２から第３信号が与えられ、かつ第３比較回路１０２からＨレベルの信号が与えられているときに、Ｈレベルの信号を出力し、それ以外ではＬレベルの信号を出力端子から出力する。
The integration unit 103 includes a first AND
第２アンドゲート１０５の一方の入力端子には、比較回路３３の出力端子が接続され、他方の入力端子には、第１アンドゲート１０４の出力端子が接続される。第２アンドゲート１０４は、第１アンドゲート１０４からＨレベルの信号が与えられているときのみ、第１信号（Ｈレベルの信号）を出力する。したがって、比較回路３３が第１信号を出力していても、出力部１６の電圧が、入力部１４の電圧と等しくなり、かつ、第８抵抗素子Ｒ８に流れる電流の向きが、出力部１６から接続部位１８に向かう方向になるまでは、駆動回路１２の駆動は停止されない。
The output terminal of the
以上のような本実施の形態では、レギュレータ９０と同様の効果を達成することができ、出力部１６の天絡時には、駆動回路１２への電流の供給をより確実に停止することができ、レギュレータ９０よりも、さらに信頼性を向上させることができる。
In the present embodiment as described above, the same effect as that of the
図１２は、本発明に類似する構成のレギュレータ１１０の構成を示す回路図である。レギュレータ１１０と前述した図１に示すレギュレータ１０とは、駆動回路および駆動制御部の構成のみが異なり、他の構成は同様であるので、本実施の形態においてレギュレータ１０の構成と同様の構成には、同様の参照符号を付してその説明を省略する。レギュレータ１１０は、第１トランジスタＴｒ１と、第２トランジスタＴｒ２と、駆動回路部１１１と、平滑化回路１３と、入力部１４と、第１および第２抵抗素子Ｒ１，Ｒ２とを含んで構成される。
FIG. 12 is a circuit diagram showing a configuration of a
駆動回路部１１１は、出力電圧を２チャネル（ｃｈ）制御する。駆動回路部１１１は、前述した駆動回路１２と、この駆動回路１２と同様なもう一つの第２駆動回路と、駆動制御部とを含んで構成される。駆動制御部は、コントロール端子１１２を有し、このコントロール端子１１２に与えられる信号に応じて、駆動回路１２および第２駆動回路を個別に停止させることができる。駆動回路部１１１の各駆動回路１２、第２駆動回路には、入力部１４から電力が供給される。コントロール端子１１２は、出力部１６に接続され、コントロール端子１１２に与えられる出力部１６の電位と入力部１４の電位と等しくなると、駆動制御部は、駆動回路１２へのみ電力の供給を停止させて、駆動回路１２のみ駆動を停止させる。これによって、第１および第２トランジスタＴｒ１，Ｔｒ２を駆動する駆動回路１２が停止するので、第２トランジスタＴｒ２の破壊を抑制することができる。また、第２駆動回路の駆動は停止されないので、第２駆動回路は動作状態を維持することができるので、一方の駆動回路１２に接続される出力部１６の天絡が原因で、駆動回路部１１１の全ての動作を停止させてしまうことが抑制される。
The
図１３は、本発明の実施の一形態の電子部品１２０の構成を示す回路図である。電子部品１２０は、前述したレギュレータ３０の一部を集積化して形成される。具体的には、駆動回路１２と、比較回路３３と、ＩＣ電源供給停止回路３４とが集積回路（ＩＣ）によって形成される。したがって小型で、かつ信頼性の高い同期整流型スイッチングレギュレータを含む電子部品を実現することができる。
FIG. 13 is a circuit diagram showing a configuration of the
本発明のさらに他の形態の電子部品では、前述したレギュレータのいずれかのレギュレータについてその少なくとも一部分を集積化して形成してもよく、また集積化する部分は、前述の場合に限らない。 In the electronic component according to still another embodiment of the present invention, at least a part of any of the regulators described above may be integrated, and the part to be integrated is not limited to the case described above.
図１４は、本発明の実施の一形態の電子部品を備える電子機器１３０の構成を示すブロック図である。電子機器１３０は、バッテリ１３１から電力が供給される電源回路１３２と、電源回路１３２から電力が供給される複数の負荷１３３ａ〜１３３ｅとを含んで構成される。負荷１３３ａ〜１３３ｅは、たとえば、オーディオ装置、ナビゲーション装置、またはチューナなどである。
FIG. 14 is a block diagram illustrating a configuration of an
電源回路１３２は、複数の電子部品１２０ａ〜１２０ｃを備える。各電子部品１２０ａ〜１２０ｃは、出力部１６から出力する電圧が異なるように、駆動回路１２が第１および第２トランジスタＴｒ１，Ｔｒ２を駆動する。電子部品１２０ａの出力部１６は、負荷１３３ａ〜１３３ｃと、電子部品１２０ｂ，１２０ｃの入力部１４に接続される。電子部品１２０ｂの出力部１６は、負荷１３３ｄに接続され、電子部品１２０ｃの出力部１６は、負荷１３３ｅに接続される。電子部品１２０は、前述したいずれの電子部品であってもよい。このように電子機器１３０は、電子部品１２０ａ〜１２０ｃを用いて構成されるので、小型に形成することができ、かつ機器の信頼性を向上させることができる。
The power supply circuit 132 includes a plurality of
１０，３０，４０，５０，６０，７０，８０，９０，１００，１１０ 同期整流型スイッチングレギュレータ
１２ 駆動回路
１３ 平滑化回路
１４ 入力部
１５ グランド部
１６ 出力部
１７，３１，４１，５１，６１，７１，８１，９１，１０１ 駆動制御部
３２ 積分回路
３３ 比較回路
３４ ＩＣ電源供給停止回路
４２ タイマラッチ回路
５２，６２ 電圧生成部
７２ 遅延回路
８２ 微分回路
９２ 第２比較回路
９３，１０３ 統合部
１０２ 第３比較回路
１０３ 統合部
１１１ 駆動回路部
１２０ 電子部品
１３０ 電子機器
Ｃ１〜Ｃ５ コンデンサ
Ｒ１〜Ｒ８ 抵抗素子
Ｔｒ１〜Ｔｒ６ トランジスタ
10, 30, 40, 50, 60, 70, 80, 90, 100, 110 Synchronous rectification
Claims (10)
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記入力部の電位と前記出力部の電位とに基づいて、前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータ。 A first switch element connected to the input unit;
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
A synchronous rectification type switching regulator, comprising: a drive control unit that controls driving of the drive circuit based on a potential of the input unit and a potential of the output unit.
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記第２のスイッチを開閉する開閉信号を積分する積分回路、および該積分回路の積分結果と予め定める基準値とを比較する比較回路を備え、前記比較回路における比較結果に応じて、前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータ。 A first switch element connected to the input unit;
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
An integration circuit that integrates an open / close signal that opens and closes the second switch; and a comparison circuit that compares an integration result of the integration circuit with a predetermined reference value, and according to the comparison result in the comparison circuit, the drive circuit A synchronous rectification type switching regulator comprising: a drive control unit that controls driving of the synchronous rectification type switching regulator.
前記第１のスイッチ素子と、グランドとの間に直列に接続された第２のスイッチ素子と、
前記第１および第２のスイッチ素子の接続部分に一端が接続され、他端に出力部を有する平滑化回路と、
出力部の電圧に基づいて前記第１および第２のスイッチ素子を相補的に開閉駆動する駆動回路と、
前記第２のスイッチを開閉する開閉信号に基づいて充放電されるコンデンサを備えるタイマラッチ回路を備え、該コンデンサの電圧に応じて前記駆動回路の駆動を制御する駆動制御部とを備えることを特徴とする同期整流型スイッチングレギュレータ。 A first switch element connected to the input unit;
A second switch element connected in series between the first switch element and the ground;
A smoothing circuit having one end connected to a connecting portion of the first and second switch elements and an output portion at the other end;
A drive circuit that complementarily opens and closes the first and second switch elements based on the voltage of the output unit;
A timer latch circuit including a capacitor that is charged and discharged based on an open / close signal for opening and closing the second switch, and a drive control unit that controls driving of the drive circuit in accordance with a voltage of the capacitor. Synchronous rectification type switching regulator.
積分結果が予め定める基準値を超える場合に比較回路から出力される比較結果を表す信号を遅延する遅延回路と、
遅延回路からの出力される信号に応答して、前記駆動回路の駆動を停止する停止回路とをさらに含むことを特徴とする請求項３に記載の同期整流型スイッチングレギュレータ。 The drive control unit
A delay circuit for delaying a signal representing a comparison result output from the comparison circuit when the integration result exceeds a predetermined reference value;
4. The synchronous rectification switching regulator according to claim 3, further comprising a stop circuit that stops driving of the drive circuit in response to a signal output from the delay circuit.
前記駆動制御部は、前記コンデンサの抵抗素子と接続される部位とグランド部とに接続され、第２のスイッチを開閉する開閉信号に応じてスイッチング態様が変化するスイッチ部を備える微分回路を有することを特徴とする請求項３に記載の同期整流型スイッチングレギュレータ。 The integrating circuit includes a resistance element connected to the second switching element, and a capacitor connected between the resistance element and the ground portion,
The drive control unit includes a differential circuit including a switch unit that is connected to a portion connected to the resistance element of the capacitor and a ground unit, and whose switching mode changes according to an open / close signal that opens and closes the second switch. The synchronous rectification type switching regulator according to claim 3.
前記出力部の電位と入力部に与えられる電位とを比較する第２比較部と、
前記第１および第２スイッチ素子の接続部分と出力部との間に直列に挿入される抵抗素子と、
前記抵抗素子の両端の電位を比較する第３比較部とを備え、
前記比較部の比較結果が、積分結果が予め定める基準値を超えることを示し、かつ第２比較部の比較結果が出力部の電圧が入力部に与えられる電圧と等しいことを示し、かつ第３比較部の比較結果が出力部側の電位が高いことを示すとき、駆動回路の駆動を停止することを特徴とする請求項２に記載の同期整流型スイッチングレギュレータ。 The drive control unit
A second comparison unit that compares the potential of the output unit with the potential applied to the input unit;
A resistance element inserted in series between the connection portion of the first and second switch elements and the output section;
A third comparison unit for comparing the potentials at both ends of the resistance element;
The comparison result of the comparison unit indicates that the integration result exceeds a predetermined reference value, and the comparison result of the second comparison unit indicates that the voltage of the output unit is equal to the voltage applied to the input unit, and third 3. The synchronous rectification switching regulator according to claim 2, wherein when the comparison result of the comparison unit indicates that the potential on the output unit side is high, driving of the drive circuit is stopped.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007423A JP2009171741A (en) | 2008-01-16 | 2008-01-16 | Synchronous rectifying type switching regulator and electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007423A JP2009171741A (en) | 2008-01-16 | 2008-01-16 | Synchronous rectifying type switching regulator and electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009171741A true JP2009171741A (en) | 2009-07-30 |
Family
ID=40972285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008007423A Withdrawn JP2009171741A (en) | 2008-01-16 | 2008-01-16 | Synchronous rectifying type switching regulator and electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009171741A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119555A (en) * | 2013-12-18 | 2015-06-25 | 株式会社オートネットワーク技術研究所 | Overcurrent protection circuit and circuit device |
| JP2018068002A (en) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | DCDC converter |
| WO2020021821A1 (en) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | Switching power supply device |
| WO2020095748A1 (en) * | 2018-11-05 | 2020-05-14 | ローム株式会社 | Switching power supply |
| DE102019217893A1 (en) | 2018-11-27 | 2020-05-28 | Denso Corporation | POWER SUPPLY DEVICE |
-
2008
- 2008-01-16 JP JP2008007423A patent/JP2009171741A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119555A (en) * | 2013-12-18 | 2015-06-25 | 株式会社オートネットワーク技術研究所 | Overcurrent protection circuit and circuit device |
| JP2018068002A (en) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | DCDC converter |
| WO2020021821A1 (en) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | Switching power supply device |
| JP2020018090A (en) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | Switching power supply |
| WO2020095748A1 (en) * | 2018-11-05 | 2020-05-14 | ローム株式会社 | Switching power supply |
| JPWO2020095748A1 (en) * | 2018-11-05 | 2021-09-24 | ローム株式会社 | Switching power supply |
| JP7214749B2 (en) | 2018-11-05 | 2023-01-30 | ローム株式会社 | switching power supply |
| US11942863B2 (en) | 2018-11-05 | 2024-03-26 | Rohm Co., Ltd. | Switching power supply including a logic circuit to control a discharge circuit |
| US12301112B2 (en) | 2018-11-05 | 2025-05-13 | Rohm Co., Ltd. | Controlling an output transistor of a switching power supply |
| DE102019217893A1 (en) | 2018-11-27 | 2020-05-28 | Denso Corporation | POWER SUPPLY DEVICE |
| JP2020089095A (en) * | 2018-11-27 | 2020-06-04 | 株式会社デンソー | Switching power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468877B2 (en) | Overcurrent detection circuit and power supply apparatus provided therewith | |
| JP5443749B2 (en) | Boost switching regulator and control circuit thereof | |
| US8295020B2 (en) | Electronic circuit | |
| KR101035232B1 (en) | Charge Control Semiconductor Integrated Circuits | |
| US7924542B2 (en) | Power supply controller and semiconductor device | |
| US11545970B2 (en) | Current detection circuit, current detection method, and semiconductor module | |
| JP2008172940A (en) | Power semiconductor device | |
| JP6624339B2 (en) | Power supply | |
| CN111614249B (en) | Diode Circuit | |
| US11387826B1 (en) | Short circuit detection circuit | |
| JP2004056983A (en) | Power supply circuit | |
| CN110165878A (en) | Semiconductor device | |
| JP2009171741A (en) | Synchronous rectifying type switching regulator and electronic component | |
| US8599521B2 (en) | Switching regulator and operation control method | |
| JP2017017688A (en) | Power semiconductor circuit with field effect transistor | |
| EP1737032A1 (en) | Semiconductor integrated circuit device and switching power source device using the same | |
| JP7568502B2 (en) | Switching power supply circuit and switching power supply device | |
| CN112134462A (en) | LLC resonant power converter, method for controlling LLC resonant power converter and integrated circuit controller | |
| JP4542972B2 (en) | Overcurrent detection circuit and power supply device using the same | |
| JP2023145020A (en) | switching power supply | |
| JP5103157B2 (en) | Switching regulator, control circuit thereof, and control method | |
| CN112952762B (en) | Short circuit determination device | |
| US20250334987A1 (en) | Power control device | |
| JP2021132482A (en) | Semiconductor device and power supply system | |
| JP4609285B2 (en) | Semiconductor integrated circuit for power supply and power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20120508 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |