[go: up one dir, main page]

JP2009169070A - Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask - Google Patents

Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask Download PDF

Info

Publication number
JP2009169070A
JP2009169070A JP2008006734A JP2008006734A JP2009169070A JP 2009169070 A JP2009169070 A JP 2009169070A JP 2008006734 A JP2008006734 A JP 2008006734A JP 2008006734 A JP2008006734 A JP 2008006734A JP 2009169070 A JP2009169070 A JP 2009169070A
Authority
JP
Japan
Prior art keywords
color
pixel
shadow mask
electro
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008006734A
Other languages
Japanese (ja)
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008006734A priority Critical patent/JP2009169070A/en
Publication of JP2009169070A publication Critical patent/JP2009169070A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】フルカラー対応の表示装置において、高強度のシャドーマスクを用いて画素の高開口率化を実現できるようにする。
【解決手段】画素アレイ部は、R,G,Bの同色に着目したとき、サブピクセル位置が行ごとに水平方向にシフトさせて配置することで、色別に見たときには、どの色もストライプ構造を採らずに、同色のサブピクセル位置が斜め方向に配置されるようにする。対応するシャドーマスク620Aは、開口部622が斜め方向に一列に並ぶように配置されている。斜め方向に橋渡しをなす間隔部624が画素間ごとに設けられた構造となるので、マスクの強度が上がり撓みを改善できる高強度のマスクにすることができる。発光層を形成するための蒸着起因の開口率の低下を抑制でき、高精細パネルにて、高強度で高開口率が達成できる。
【選択図】図6A
In a full-color display device, a high aperture ratio of a pixel can be realized by using a high-intensity shadow mask.
When focusing on the same colors of R, G, and B, the pixel array section is arranged by shifting the subpixel position in the horizontal direction for each row, so that when viewed by color, any color has a stripe structure. The sub-pixel positions of the same color are arranged in an oblique direction without adopting. The corresponding shadow mask 620A is arranged so that the openings 622 are arranged in a line in an oblique direction. Since the interval portion 624 that bridges in an oblique direction is provided for each pixel, the strength of the mask can be increased and a high-strength mask that can improve the deflection can be obtained. A decrease in the aperture ratio due to vapor deposition for forming the light emitting layer can be suppressed, and a high aperture ratio can be achieved with high strength in a high-definition panel.
[Selection] Figure 6A

Description

本発明は、電気光学素子(表示素子や発光素子とも称される)を具備する画素回路(画素とも称される)が行列状に配列された画素アレイ部を有するカラー画像表示装置とその製造方法およびこの製造方法に使用されるシャドーマスクに関する。   The present invention relates to a color image display device having a pixel array section in which pixel circuits (also referred to as pixels) having electro-optical elements (also referred to as display elements and light-emitting elements) are arranged in a matrix, and a method for manufacturing the same. And a shadow mask used in the manufacturing method.

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。   As a display element of a pixel, there is a display device using an electro-optical element whose luminance changes depending on an applied voltage or a flowing current. For example, a liquid crystal display element is a typical example of an electro-optical element whose luminance changes depending on an applied voltage, and an organic electroluminescence (Organic Electro Luminescence, Organic EL, Organic) (Light Emitting Diode, OLED; hereinafter referred to as “organic EL”) A typical example is an element. The organic EL display device using the latter organic EL element is a so-called self-luminous display device using an electro-optic element which is a self-luminous element as a pixel display element.

有機EL素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機EL素子は比較的低い印加電圧(たとえば10V以下)で駆動できるため低消費電力である。また有機EL素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機EL素子の応答速度は非常に高速である(たとえば数μs程度)ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機EL素子を用いた平面自発光型の表示装置の開発が近年盛んになっているたとえば特許文献1〜6を参照)。   An organic EL element is an electro-optical element utilizing a phenomenon that light is emitted when an electric field is applied to an organic thin film. Since the organic EL element can be driven with a relatively low applied voltage (for example, 10 V or less), the power consumption is low. Further, since the organic EL element is a self-luminous element that emits light by itself, an auxiliary illumination member such as a backlight that is required in a liquid crystal display device is not required, and the weight and thickness can be easily reduced. Furthermore, since the response speed of the organic EL element is very high (for example, about several μs), an afterimage at the time of displaying a moving image does not occur. Because of these advantages, development of a flat self-luminous display device using an organic EL element as an electro-optical element has become active recently (see, for example, Patent Documents 1 to 6).

特開2005−197202号公報JP-A-2005-197202 特開平05−299177号公報Japanese Patent Laid-Open No. 05-299177 特開2006−113376号公報JP 2006-113376 A 特開2005−158583号公報JP 2005-155853 A 特開2003−316291号公報JP 2003-316291 A 特開2005−345766号公報JP 2005-345766 A

ところで、有機EL素子を代表例とする電流駆動型の電気光学素子を用いた表示装置において、フルカラー表示を行なうには、それぞれ白色で発光する各電気光学素子(サブピクセル)上にたとえば3原色(R,G,B)の色分離フィルタを形成してカラー表示用の1画素を形成する手法と、3原色(R,G,B)のそれぞれで発光する電気光学素子(サブピクセル)の組合せでカラー表示用の1画素を形成する手法に大別できる。   By the way, in a display device using a current-driven electro-optic element, typically an organic EL element, for example, three primary colors (sub-pixels) are formed on each electro-optic element (subpixel) that emits white light. R, G, and B) color separation filters are formed to form a single pixel for color display and a combination of electro-optic elements (sub-pixels) that emit light in each of the three primary colors (R, G, and B). It can be roughly divided into methods for forming one pixel for color display.

後者の手法の場合、色素(たとえばR,G,Bの3原色)を狭い範囲で塗り分けて発光層を色別に形成する必要がある。この色別の塗分けに当たっては、一般的には、開口部の設けられた薄い金属板(シャドーマスク)を基板の前に置いて、開口部にだけ色素を順番に蒸着させて色別に発光層を形成するシャドーマスク法が採用されている。   In the case of the latter method, it is necessary to form the light emitting layer for each color by separately coloring pigments (for example, three primary colors of R, G, and B) within a narrow range. In order to separate the colors, generally, a thin metal plate (shadow mask) provided with openings is placed in front of the substrate, and dyes are vapor-deposited in order only on the openings, and light emitting layers for each color. The shadow mask method for forming the film is employed.

詳細は実施形態で説明するが、シャドーマスク法において用いられるマスクとしては、ある色の垂直方向の全てのサブピクセルを纏めてスリット状の開口部を設けその開口部を水平方向に画素ピッチで設けたマスク(以下スリットマスクとも称する)や、ある色の垂直方向のサブピクセルごとに開口部を設けて縦ストライプ状に配置し、その開口部を水平方向に画素ピッチで設けたマスク(以下縦ストライプ画素ごとマスクとも称する)が知られている。   Although details will be described in the embodiment, as a mask used in the shadow mask method, all the vertical sub-pixels of a certain color are collectively provided with slit-like openings, and the openings are provided at a pixel pitch in the horizontal direction. A mask (hereinafter also referred to as a slit mask) or a mask (hereinafter referred to as a vertical stripe) in which an opening is provided for each vertical subpixel of a certain color and arranged in a vertical stripe shape, and the openings are provided at a pixel pitch in the horizontal direction. Each pixel is also referred to as a mask).

しかしながら、スリットマスクでは、弛みが生じ易く、そのため水平方向の位置合わせ精度を出すのが困難になるという問題がある。この問題の対策のため、マスクズレを考慮して開口部を小さく設計してしまうと、画素開口率が低下してしまう。   However, the slit mask is liable to be loosened, which makes it difficult to achieve horizontal alignment accuracy. As a countermeasure for this problem, if the aperture is designed to be small in consideration of mask misalignment, the pixel aperture ratio decreases.

一方、高精細化での高開口率を達成するためには、縦ストライプ画素ごとマスクが望ましい。このマスクでは、垂直方向のサブピクセルごとに設けられる開口部の間にそれぞれ間隔部が設けられるので、その間隔部が水平方向の橋渡しをなすようになりマスク強度はスリットマスクに比べて格段に増す半面、その間隔部が画素開口率を低下させてしまう難点がある。   On the other hand, in order to achieve a high aperture ratio with high definition, a mask for each vertical stripe pixel is desirable. In this mask, intervals are provided between the openings provided for each vertical sub-pixel, so that the intervals form a bridge in the horizontal direction, and the mask strength is significantly increased compared to the slit mask. On the other hand, there is a difficulty that the interval portion lowers the pixel aperture ratio.

本発明は、上記事情に鑑みてなされたもので、シャドーマスク法を採用して色別に発光層を形成して表示装置のフルカラー化を図る場合において、高強度のマスクを使用した製造方法にすることができるとともに、表示装置の画素開口率を向上させることのできる仕組みを提供することを目的とする。   The present invention has been made in view of the above circumstances, and a manufacturing method using a high-strength mask is employed when a shadow mask method is employed to form a light emitting layer for each color to achieve full color display devices. Another object is to provide a mechanism that can improve the pixel aperture ratio of a display device.

本発明に係るカラー画像表示装置の一形態は、同色の電気光学素子の1画素内の位置が、画素アレイ部の水平方向に順次シフトして配置され、同色の電気光学素子の位置が斜め方向に一列に配置されていることを特徴とする。つまり、カラー画素を色別に着目したとき、その色のサブピクセル位置が左上から右下の方向にあるいは右上から左下の方向に、斜めに一列に配置されており、どの色もストライプ構造を採らない点に特徴を有する。   In one embodiment of the color image display device according to the present invention, the position of one electro-optical element of the same color is sequentially shifted in the horizontal direction of the pixel array portion, and the position of the electro-optical element of the same color is oblique. Are arranged in a row. In other words, when focusing on color pixels by color, the sub-pixel positions of the color are arranged in a row diagonally from the upper left to the lower right direction or from the upper right to the lower left direction, and no color adopts a stripe structure. Characterized by points.

このようなカラー画像表示装置の発光層を色別に塗り分けるための対応するシャドーマスクは、ある色についての電気光学素子の発光層に対応する形状および大きさの開口部が設けられ、その開口部は画素アレイ部の斜め方向に対応するように一列に配置されていることを特徴とする。画素ごとに1つのサブピクセルに対応する開口部が設けられたマスクとなる点では、1つの開口部が1つの電気光学素子の開口部の大きさに対応する従前の縦ストライプ画素ごとマスクに類似するが、各開口部が画素アレイ部の斜め方向に対応するように配列される点で異なる。   A corresponding shadow mask for separately coating the light emitting layer of the color image display device by color is provided with an opening having a shape and a size corresponding to the light emitting layer of the electro-optic element for a certain color. Are arranged in a line so as to correspond to the diagonal direction of the pixel array portion. In terms of a mask in which an opening corresponding to one subpixel is provided for each pixel, one opening is similar to a mask for each vertical stripe pixel corresponding to the size of the opening of one electro-optic element. However, it differs in that each opening is arranged so as to correspond to the diagonal direction of the pixel array portion.

このようなシャドーマスクを用いて電気光学素子の発光層を色別に塗り分ける際には、シャドーマスクの開口部のそれぞれを、カラー表示用の1画素の所望色の電気光学素子の発光層の位置に対応させて配置し、所望色の色素を基板に付着させることで、その所望色の発光層を成膜する色別の成膜ステップにおいて、所望色を切り替えるごとに、画素アレイ部の水平方向に電気光学素子の配列ピッチの分だけシャドーマスクの開口部の位置をシフトする。   When such a shadow mask is used to separately coat the light emitting layer of the electro-optical element by color, each of the openings of the shadow mask is positioned at the position of the light emitting layer of the electro-optical element of a desired color of one pixel for color display. In the film-forming step for forming a light-emitting layer of the desired color, the horizontal direction of the pixel array unit is changed every time the desired color is switched. In addition, the position of the opening of the shadow mask is shifted by the arrangement pitch of the electro-optic elements.

画素アレイ部のサブピクセル位置(電気光学素子の発光層の位置)を斜めに一列に配置することで、垂直方向への画素間距離を極限まで狭くできる。加えて、シャドーマスクは開口部の間の間隔部が斜め方向に配列されることで、垂直方向や水平方向の開口部間の距離を十分大きく確保でき、かつ斜め方向へ配列された間隔部をマスクの橋渡しをなすように機能させることができる。   By arranging the subpixel positions (positions of the light emitting layer of the electro-optic element) in the pixel array section in an oblique line, the distance between the pixels in the vertical direction can be narrowed to the limit. In addition, the shadow mask has an interval between the openings arranged in an oblique direction, so that a sufficiently large distance between the openings in the vertical direction and the horizontal direction can be secured, and the interval parts arranged in the oblique direction are provided. It can function to bridge the mask.

ここで、画素アレイ部の垂直方向とこの垂直方向に直交する水平方向とは相対的なものであり、一般的に走査速度の低速な方向を列方向もしくは垂直方向と呼び、一般的に走査速度の高速な方向を行方向もしくは水平方向と呼ぶ。ただし、たとえば図面を90度回転させると、上下左右の関係が変わり、行と列もしくは垂直と水平の関係が逆転すると同様に、絶対的なものではない。以下、画素アレイ部の列方向は垂直方向であるものとし、画素アレイ部の行方向は水平方向であるものとして代表記述する。   Here, the vertical direction of the pixel array portion and the horizontal direction orthogonal to the vertical direction are relative to each other, and the direction in which the scanning speed is low is generally referred to as the column direction or the vertical direction. The high-speed direction is called the row direction or horizontal direction. However, for example, if the drawing is rotated by 90 degrees, the relationship between the top, bottom, left and right changes, and the relationship between rows and columns or vertical and horizontal is reversed, which is not absolute. Hereinafter, the column direction of the pixel array portion is assumed to be a vertical direction, and the row direction of the pixel array portion is representatively described as being a horizontal direction.

本発明のカラー画像表示装置の一形態によれば、画素アレイ部において、垂直方向の画素間距離を極限まで狭くできるので、その分画素開口率を大きくすることができる。本発明のシャドーマスクの一形態によれば、開口部の間の間隔部を斜め方向への橋渡しをなすように機能させることができるので、マスク強度は、スリットマスクよりも強度の大きなものとすることができる。マスク強度と画素開口率の双方を満足できるものとすることができ、高強度のシャドーマスクを用いて画素の高開口率化を実現できる。   According to an embodiment of the color image display device of the present invention, the distance between pixels in the vertical direction can be reduced to the limit in the pixel array section, and the pixel aperture ratio can be increased accordingly. According to one aspect of the shadow mask of the present invention, the interval between the openings can be made to function as a bridge in an oblique direction, so that the mask strength is higher than that of the slit mask. be able to. Both the mask strength and the pixel aperture ratio can be satisfied, and a high aperture ratio of the pixel can be realized by using a high-intensity shadow mask.

以下、図面を参照して本発明の実施形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<表示装置の全体概要>
図1および図1Aは、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。図1は、一般的なアクティブマトリクス型表示装置の構成の概略を示すブロック図であり、図1Aは、そのカラー画像表示対応のものの概略を示すブロック図である。
<Overview of display device>
1 and 1A are block diagrams showing an outline of the configuration of an active matrix display device which is an embodiment of a display device according to the present invention. FIG. 1 is a block diagram showing an outline of a configuration of a general active matrix display device, and FIG. 1A is a block diagram showing an outline of a color image display compatible one.

ここで示す構成例では、たとえば画素の表示素子(電気光学素子、発光素子)として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。   In the configuration example shown here, for example, an organic EL element is used as a display element (electro-optic element, light-emitting element) of a pixel, and a polysilicon thin film transistor (TFT) is used as an active element. A case where the present invention is applied to an active matrix type organic EL display (hereinafter referred to as “organic EL display device”) formed by forming organic EL elements on the substrate will be described as an example.

なお、以下の全体構成の説明においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。   In the following description of the overall configuration, an organic EL element is specifically described as an example of a pixel display element. However, this is merely an example, and the target display element is not limited to an organic EL element. In general, all embodiments described later can be applied to all display elements that emit light by current drive.

図1に示すように、表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路(画素とも称される)Pが表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部(いわゆるタイミングジェネレータ)200と、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵され、本例では、表示パネル部100の外部に配置されている。   As shown in FIG. 1, the display device 1 has an aspect ratio in which a pixel circuit (also referred to as a pixel) P having organic EL elements (not shown) as a plurality of display elements has a display aspect ratio of X: Display panel unit 100 arranged so as to constitute an effective video area of Y (for example, 9:16), and a drive signal generation as an example of a panel control unit that emits various pulse signals for driving and controlling the display panel unit 100 Section (so-called timing generator) 200 and video signal processing section 220. The drive signal generation unit 200 and the video signal processing unit 220 are built in a one-chip IC (Integrated Circuit), and are arranged outside the display panel unit 100 in this example.

なお、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、および映像信号処理部220の全てを備えたモジュール(複合部品)形態の表示装置1として提供されることに限らず、たとえば、表示パネル部100のみで表示装置1として提供することも可能である。   As shown in the figure, the product form is provided as a display device 1 in the form of a module (composite part) including all of the display panel unit 100, the drive signal generation unit 200, and the video signal processing unit 220. For example, the display device 1 can be provided only by the display panel unit 100.

また、表示装置1は、封止された構成のモジュール形状のものをも含む。たとえば、画素アレイ部102に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。透明な対向部には、カラーフィルタ、保護膜、遮光膜などが設けられてもよい。表示モジュールには、外部から画素アレイ部102への映像信号Vsig や各種の駆動パルスを入出力するための回路部やFPC(フレキシブルプリントサーキット)などが設けられていてもよい。   The display device 1 also includes a module-shaped one with a sealed configuration. For example, a display module formed by being attached to a facing portion such as transparent glass on the pixel array portion 102 is applicable. The transparent counter part may be provided with a color filter, a protective film, a light shielding film, and the like. The display module may be provided with a circuit unit for inputting / outputting a video signal Vsig and various drive pulses to / from the pixel array unit 102 from the outside, an FPC (flexible printed circuit), and the like.

また、このような表示装置1は、様々な電子機器、たとえば半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像(映像)として表示するあらゆる分野の電子機器の表示部に利用できる。   In addition, such a display device 1 includes various electronic devices such as a portable music player, a digital camera, a notebook personal computer, a cellular phone using a recording medium such as a semiconductor memory, a mini disk (MD), and a cassette tape. Video signals input to electronic devices such as mobile terminal devices such as video cameras, and video signals generated in electronic devices are used as display parts for electronic devices in various fields that display them as still images or moving images (videos). it can.

表示パネル部100は、基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直駆動部103と、画素回路Pを水平方向に走査する水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、各駆動部103,106と外部回路とのインタフェースをとるインタフェース(IF)部130と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106やインタフェース部130などの周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。   The display panel unit 100 includes a pixel array unit 102 in which pixel circuits P are arranged in a matrix of n rows × m columns on a substrate 101, a vertical drive unit 103 that scans the pixel circuits P in the vertical direction, and pixels A horizontal drive unit (also referred to as a horizontal selector or a data line drive unit) 106 that scans the circuit P in the horizontal direction, an interface (IF) unit 130 that interfaces each of the drive units 103 and 106 with an external circuit, Connection terminal portions (pad portions) 108 and the like are integrated. That is, peripheral drive circuits such as the vertical drive unit 103, the horizontal drive unit 106, and the interface unit 130 are formed on the same substrate 101 as the pixel array unit 102.

インタフェース部130は、垂直駆動部103と外部回路とのインタフェースをとる垂直IF部133と、水平駆動部106と外部回路とのインタフェースをとる水平IF部136を有する。   The interface unit 130 includes a vertical IF unit 133 that interfaces with the vertical drive unit 103 and an external circuit, and a horizontal IF unit 136 that interfaces with the horizontal drive unit 106 and an external circuit.

垂直駆動部103(書込走査部104および駆動走査部105)と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。この制御部109とインタフェース部130(垂直IF部133や水平IF部136)を含めて、画素アレイ部102の画素回路Pを駆動する駆動回路を構成している。   The vertical driving unit 103 (the writing scanning unit 104 and the driving scanning unit 105) and the horizontal driving unit 106 control writing of the signal potential to the holding capacitor, threshold correction operation, mobility correction operation, and bootstrap operation. A control unit 109 is configured. A drive circuit that drives the pixel circuit P of the pixel array unit 102 includes the control unit 109 and the interface unit 130 (vertical IF unit 133 and horizontal IF unit 136).

垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。   The vertical drive unit 103 includes, for example, a write scan unit (write scanner WS; Write Scan) 104 and a drive scan unit (drive scanner DS; Drive Scan) 105 that functions as a power supply scanner having power supply capability. For example, the pixel array unit 102 is driven by the writing scanning unit 104 and the driving scanning unit 105 from one side or both sides in the horizontal direction shown in the figure, and driven by the horizontal driving unit 106 from one side or both sides in the vertical direction shown in the figure. It has come to be.

端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部220から映像信号Vsig が供給されるようになっている。カラー表示対応の場合には、色別(本例ではR(赤),G(緑),B(青)の3原色)の映像信号Vsig_R,G,Bが供給される。   Various pulse signals are supplied to the terminal unit 108 from the drive signal generation unit 200 arranged outside the display device 1. Similarly, the video signal Vsig is supplied from the video signal processing unit 220. In the case of color display compatibility, video signals Vsig_R, G, and B for each color (in this example, three primary colors of R (red), G (green), and B (blue)) are supplied.

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWS(必要に応じて位相反転した垂直走査クロックxCKDS ,xCKWS も)など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH (必要に応じて位相反転した水平走査クロックxCKHも)など必要なパルス信号が供給される。   For example, as a pulse signal for vertical driving, shift start pulses SPDS and SPWS which are examples of vertical write start pulses and vertical scanning clocks CKDS and CKWS (vertical scanning clocks xCKDS and xCKWS whose phases are reversed as necessary) ) And other necessary pulse signals are supplied. In addition, as a pulse signal for horizontal driving, necessary pulse signals such as a horizontal start pulse SPH, which is an example of a horizontal write start pulse, and a horizontal scanning clock CKH (and a horizontal scanning clock xCKH whose phase is inverted as necessary) are supplied. Is done.

端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。   Each terminal of the terminal unit 108 is connected to the vertical driving unit 103 and the horizontal driving unit 106 via a wiring 109. For example, each pulse supplied to the terminal unit 108 is internally adjusted to a voltage level by a level shifter unit (not shown) as necessary, and then supplied to each unit of the vertical driving unit 103 and the horizontal driving unit 106 via a buffer. Supplied.

画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。   Although the pixel array unit 102 is not shown in the drawing (details will be described later), pixel circuits P in which pixel transistors are provided with respect to an organic EL element as a display element are two-dimensionally arranged in a matrix form. On the other hand, scanning lines are wired for each row, and signal lines are wired for each column.

たとえば、画素アレイ部102には、走査線(ゲート線)104WSと映像信号線(データ線)106HSが形成されている。両者の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタが形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。   For example, in the pixel array portion 102, a scanning line (gate line) 104WS and a video signal line (data line) 106HS are formed. An organic EL element (not shown) and a thin film transistor for driving the organic EL element are formed at the intersection of the two. A pixel circuit P is configured by a combination of an organic EL element and a thin film transistor.

具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源駆動パルスDSL で駆動されるn行分の電源供給線105DSL_1 〜105DSL_n が画素行ごとに配線される。   Specifically, for each pixel circuit P arranged in a matrix, the write scanning lines 104WS_1 to 104WS_n for n rows driven by the write scanning unit 104 with the write drive pulse WS and the drive scanning unit Power supply lines 105DSL_1 to 105DSL_n for n rows driven by the power supply drive pulse DSL by 105 are wired for each pixel row.

書込走査部104および駆動走査部105は、論理ゲートの組合せ(ラッチやシフトレジスタなども含む)によって構成され、画素アレイ部102の各画素回路Pを行単位で選択する、すなわち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。
水平駆動部106は、論理ゲートの組合せ(ラッチやシフトレジスタなども含む)によって構成され、画素アレイ部102の各画素回路Pを列単位で選択する、すなわち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
The writing scanning unit 104 and the driving scanning unit 105 are configured by combinations of logic gates (including latches and shift registers), and select each pixel circuit P of the pixel array unit 102 in units of rows, that is, drive signal generation Each pixel circuit P is sequentially selected through the write scanning line 104WS and the power supply line 105DSL based on the vertical drive system pulse signal supplied from the unit 200.
The horizontal drive unit 106 is configured by a combination of logic gates (including latches and shift registers), and selects each pixel circuit P of the pixel array unit 102 in units of columns, that is, supplied from the drive signal generation unit 200. Based on the pulse signal of the horizontal drive system, a predetermined potential in the video signal Vsig is sampled and written to the storage capacitor via the video signal line 106HS for the selected pixel circuit P.

本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104および駆動走査部105は線順次で(つまり行単位で)で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に(線順次の場合)、あるいは画素単位で(点順次の場合)、画素アレイ部102に書き込む。   The display device 1 of the present embodiment is capable of line-sequential driving or dot-sequential driving, and the writing scanning unit 104 and the driving scanning unit 105 of the vertical driving unit 103 are pixels in line sequential (that is, in units of rows). The array unit 102 is scanned, and in synchronization with this, the horizontal drive unit 106 outputs the image signal for one horizontal line simultaneously (in the case of line sequential) or in units of pixels (in the case of dot sequential). Write to 102.

カラー画像表示対応をとるには、画素アレイ部102には、たとえば図1Aに示すように、色別(本例ではR(赤),G(緑),B(青)の3原色)のサブピクセルとして画素回路P_R,P_G,P_Bを所定の配列順で縦ストライプ状に設ける。1組の色別のサブピクセル(画素回路P_R,P_G,P_B)によりカラーの1画素が構成される。ここでは、サブピクセルレイアウトの一例として縦ストライプ状に各色のサブピクセルを配置したストライプ構造のものを示しているが、サブピクセルレイアウトはこのような配列例に限定されるものではない。サブピクセルを垂直方向にシフトさせた形態を採用してもよい。   In order to achieve color image display, the pixel array unit 102 includes, for example, sub-colors (three primary colors of R (red), G (green), and B (blue) in this example) as shown in FIG. 1A. Pixel circuits P_R, P_G, and P_B are provided in the form of vertical stripes in a predetermined arrangement order as pixels. One set of color sub-pixels (pixel circuits P_R, P_G, P_B) constitutes one color pixel. Here, as an example of the subpixel layout, a stripe structure in which subpixels of each color are arranged in a vertical stripe shape is shown, but the subpixel layout is not limited to such an arrangement example. You may employ | adopt the form which shifted the sub pixel to the orthogonal | vertical direction.

また、1画素内での色位置を水平方向に画素ごとに切り替えた形態を採用してもよい。本実施形態では、このサブピクセルの垂直方向シフトや1画素内での色位置シフトを利用して画素開口率の向上やシャドーマスク(塗分けマスク)の強度の改善を図る。このサブピクセル位置をシフトさせる形態およびそれを利用したシャドーマスクについては、後で詳しく説明する。   Further, a form in which the color position in one pixel is switched for each pixel in the horizontal direction may be adopted. In the present embodiment, the vertical aperture shift of the sub-pixels and the color position shift within one pixel are used to improve the pixel aperture ratio and the strength of the shadow mask (painting mask). The form of shifting the sub-pixel position and the shadow mask using it will be described in detail later.

なお、図1および図1Aでは、画素アレイ部102の一方側にのみ垂直駆動部103の各要素(書込走査部104や駆動走査部105)を配置する構成を示しているが、垂直駆動部103の各要素を画素アレイ部102を挟んで左右両側に配置する構成を採ることも可能である。また、図1Aに示すように、垂直駆動部103の各要素の一方と他方を左右の各別に配置する構成を採ることも可能である。   1 and 1A show a configuration in which each element (the writing scanning unit 104 and the driving scanning unit 105) of the vertical driving unit 103 is disposed only on one side of the pixel array unit 102, the vertical driving unit. It is also possible to adopt a configuration in which each element 103 is arranged on both the left and right sides of the pixel array unit 102. Further, as shown in FIG. 1A, it is possible to adopt a configuration in which one and the other of the elements of the vertical drive unit 103 are arranged separately on the left and right.

同様に、図1および図1Aでは、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。   Similarly, FIGS. 1 and 1A show a configuration in which the horizontal driving unit 106 is arranged only on one side of the pixel array unit 102, but the horizontal driving units 106 are arranged on both upper and lower sides with the pixel array unit 102 interposed therebetween. It is also possible to adopt a configuration.

本例では、シフトスタートパルスSPDS,SPWS、垂直走査クロックCKDS,CKWSや水平スタートパルスSPH 、水平走査クロックCKH などのパルス信号を表示パネル部100の外部から入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を表示パネル部100上に搭載することも可能である。   In this example, pulse signals such as shift start pulses SPDS, SPWS, vertical scanning clocks CKDS, CKWS, horizontal start pulse SPH, horizontal scanning clock CKH are input from the outside of the display panel unit 100. A drive signal generation unit 200 that generates timing pulses can be mounted on the display panel unit 100.

<画素回路>
図2は、本実施形態の表示装置1の画素回路Pの一構成例と、当該画素回路Pを備えた有機EL表示装置の一実施形態を示す図である。図2に示す本実施形態の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている。また、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路(その1)を備え、また駆動トランジスタの特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用する。
<Pixel circuit>
FIG. 2 is a diagram illustrating a configuration example of the pixel circuit P of the display device 1 of the present embodiment and an embodiment of an organic EL display device including the pixel circuit P. The pixel circuit P of the present embodiment shown in FIG. 2 is basically composed of an n-channel thin film field effect transistor and a drive transistor. In addition, a circuit for suppressing fluctuations in the drive current Ids to the organic EL element due to deterioration over time of the organic EL element, that is, driving by correcting a change in current-voltage characteristics of the organic EL element which is an example of an electro-optical element A drive signal stabilization circuit (part 1) that maintains the current Ids constant is provided, and a threshold correction function and mobility correction function that prevents drive current fluctuations due to drive transistor characteristic fluctuations (threshold voltage fluctuations and mobility fluctuations) are realized. Thus, a driving method for maintaining the driving current Ids constant is adopted.

駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、2TR構成の駆動回路をそのまま駆動信号一定化回路(その1)として採用しつつ、各トランジスタ121,125の駆動タイミングを工夫することで対処する。   As a method of suppressing the influence on the drive current Ids due to the characteristic variation of the drive transistor 121 (for example, variation or fluctuation in threshold voltage, mobility, etc.), the 2TR configuration drive circuit is used as it is as a drive signal stabilization circuit (part 1). This is dealt with by devising the drive timing of the transistors 121 and 125 while adopting them.

本実施形態の画素回路Pは、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsig の劣化なくサンプリングできるため、良好な画質を得ることができる。   The pixel circuit P of the present embodiment has a 2TR drive configuration, and since the number of elements and the number of wirings is small, in addition to being able to achieve high definition, sampling can be performed without deterioration of the video signal Vsig. Can be obtained.

また本実施形態の画素回路Pは、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路(その2)の一例であるブートストラップ回路を構成している。有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする(駆動電流変動を防ぐ)ブートストラップ機能を実現する駆動信号一定化回路(その2)を備えるのである。   The pixel circuit P of the present embodiment is characterized by the connection mode of the storage capacitor 120, and is an example of a drive signal stabilization circuit (part 2) as a circuit that prevents drive current fluctuations due to deterioration with time of the organic EL element 127. A bootstrap circuit is configured. A drive signal stabilization circuit (part 2) that realizes a bootstrap function that makes the drive current constant even when the current-voltage characteristics of the organic EL element change with time (prevents fluctuations in the drive current) is provided.

また本実施形態の画素回路Pは、書込みゲインやブートストラップゲインや移動度補正期間に関係する補助容量を備える。ただし、この補助容量を備えることは必須ではない。本実施形態の画素回路Pを駆動するに当たっての基本的な制御動作は、補助容量を備えていない画素回路Pに対するものと同様である。   Further, the pixel circuit P of the present embodiment includes an auxiliary capacitor related to the write gain, the bootstrap gain, and the mobility correction period. However, it is not essential to provide this auxiliary capacity. The basic control operation for driving the pixel circuit P of the present embodiment is the same as that for the pixel circuit P that does not include an auxiliary capacitor.

駆動トランジスタを始めとする各トランジスタとしてはMOSトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。   MOS transistors are used as the transistors including the drive transistor. In this case, for the drive transistor, the gate end is handled as the control input end, and either the source end or the drain end (here, the source end) is handled as the output end, and the other is the power supply end (here, the drain end). ).

具体的には図2に示すように、本実施形態の画素回路Pは、それぞれnチャネル型の駆動トランジスタ121およびサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。なお、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127(ダイオード状のもの)と並列に示す。   Specifically, as illustrated in FIG. 2, the pixel circuit P of the present embodiment includes an n-channel driving transistor 121 and a sampling transistor 125, and an organic EL that is an example of an electro-optical element that emits light when current flows. Element 127. In general, since the organic EL element 127 has a rectifying property, it is represented by a diode symbol. The organic EL element 127 has a parasitic capacitance Cel. In the figure, this parasitic capacitance Cel is shown in parallel with the organic EL element 127 (diode-like one).

駆動トランジスタ121は、ドレイン端が第1電源電位を供給する電源供給線DSL に接続され、ソース端(出力端)Sが、有機EL素子127のアノード端Aに接続され(その接続点をノードND121とする)、有機EL素子127のカソード端Kが基準電位を供給する全画素共通の接地配線Vcath(GND )に接続されている。   The drive transistor 121 has a drain end connected to the power supply line DSL that supplies the first power supply potential, and a source end (output end) S connected to the anode end A of the organic EL element 127 (the connection point is the node ND121). The cathode terminal K of the organic EL element 127 is connected to the ground wiring Vcath (GND) common to all the pixels for supplying the reference potential.

なお、接地配線Vcathは、それ用の単一層の配線(上層配線)のみとしてもよいし、たとえばアノード用の配線が形成されるアノード層に、カソード配線用の補助配線を設けてカソード配線の抵抗値を低減するようにしてもよい。この補助配線は、画素アレイ部102(表示エリア)内に格子状または列または行状に配線され、上層配線と同電位で固定電位である。   The ground wiring Vcath may be only a single-layer wiring (upper layer wiring) for the ground wiring Vcath. For example, an auxiliary wiring for the cathode wiring is provided on the anode layer where the wiring for the anode is formed, and the resistance of the cathode wiring is set. The value may be reduced. The auxiliary wiring is wired in a grid shape, a column, or a row in the pixel array portion 102 (display area), and has the same potential as the upper layer wiring and a fixed potential.

サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ドレイン端が映像信号線106HSに接続され、ソース端Sが駆動トランジスタ121のゲート端Gに接続されている(その接続点をノードND122とする)。サンプリングトランジスタ125のゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端とを逆転させた接続態様とすることもできる。   The sampling transistor 125 has a gate terminal G connected to the writing scanning line 104WS from the writing scanning unit 104, a drain terminal connected to the video signal line 106HS, and a source terminal S connected to the gate terminal G of the driving transistor 121. (The connection point is referred to as node ND122). The gate terminal G of the sampling transistor 125 is supplied with an active H write drive pulse WS from the write scanning unit 104. The sampling transistor 125 may have a connection mode in which the source end S and the drain end are reversed.

駆動トランジスタ121のドレイン端は、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える。   The drain end of the drive transistor 121 is connected to the power supply line 105DSL from the drive scanning unit 105 that functions as a power scanner. The power supply line 105 DSL itself has a power supply capability to the drive transistor 121.

駆動走査部105は、駆動トランジスタ121のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと閾値補正に先立つ準備動作に利用される低電圧側の第2電位Vcc_L(初期化電圧もしくはイニシャル電圧Vini とも称される)とを切り替えて供給する。   The drive scanning unit 105 has a first voltage Vcc_H on the high voltage side corresponding to the power supply voltage and a second voltage Vcc_L on the low voltage side used for the preparatory operation prior to threshold correction with respect to the drain terminal of the drive transistor 121. (Initialization voltage or initial voltage Vini).

駆動トランジスタ121のドレイン端側を第1電位Vcc_Hと第2電位Vcc_Lの2値をとる電源駆動パルスDSL で駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsig の基準電位Vo(オフセット電圧Vofs とも称する)より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vcc_Lを設定する。なお、基準電位Vo(Vofs )は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。   By driving the drain end side of the driving transistor 121 with a power supply driving pulse DSL that takes two values of the first potential Vcc_H and the second potential Vcc_L, it is possible to perform a preparatory operation prior to threshold correction. The second potential Vcc_L is a potential that is sufficiently lower than the reference potential Vo (also referred to as offset voltage Vofs) of the video signal Vsig in the video signal line 106HS. Specifically, the gate-source voltage Vgs of the drive transistor 121 (the difference between the gate potential Vg and the source potential Vs) is larger than the threshold voltage Vth of the drive transistor 121. Two potential Vcc_L is set. The reference potential Vo (Vofs) is used for the initialization operation prior to the threshold correction operation and also used for precharging the video signal line 106HS in advance.

このような画素回路Pでは、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端に第1電位Vcc_Hが供給され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。   In such a pixel circuit P, when driving the organic EL element 127, the first potential Vcc_H is supplied to the drain terminal of the driving transistor 121, and the source terminal S is connected to the anode terminal A side of the organic EL element 127. Thus, a source follower circuit is formed as a whole.

このような画素回路Pを採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ。   When such a pixel circuit P is employed, a 2TR driving configuration using one switching transistor (sampling transistor 125) for scanning in addition to the driving transistor 121 is adopted, and a power supply driving pulse DSL for controlling each switching transistor is used. In addition, the setting of the on / off timing of the write drive pulse WS has an influence on the drive current Ids due to deterioration with time of the organic EL element 127 and fluctuations in characteristics of the drive transistor 121 (for example, variations and fluctuations in threshold voltage and mobility). prevent.

加えて、本実施形態の表示装置1においては、画素回路Pごとに、ノードND121(駆動トランジスタ121のソース端Sおよび保持容量120の一方の端子と有機EL素子127のアノード端Aの接続点)に容量値Csub の容量素子である補助容量310を追加し、補助容量310の他方の端子(ノードND310と称する)の接続箇所を自行(自段)の電源供給線105DSL とする。補助容量310は、有機EL素子127(その寄生容量Cel)と電気回路的に並列接続されたものとなる。   In addition, in the display device 1 of the present embodiment, for each pixel circuit P, a node ND121 (a connection point between the source terminal S of the driving transistor 121 and one terminal of the storage capacitor 120 and the anode terminal A of the organic EL element 127). An auxiliary capacitor 310 that is a capacitor element having a capacitance value Csub is added to the other terminal, and the connection point of the other terminal (referred to as node ND310) of the auxiliary capacitor 310 is used as the power supply line 105DSL of the own row (own stage). The auxiliary capacitor 310 is electrically connected in parallel with the organic EL element 127 (its parasitic capacitance Cel).

ノードND310は、たとえば、全ての有機EL素子127のカソード端Kが接続される全画素共通の接地配線Vcath(上層配線でもよいし補助配線でもよい)と接続する。なお、ノードND310の接続点は、これ以外にもたとえば自段(行)の電源供給線105DSL とすることや、自段(行)以外の電源供給線105DSL とすることや、任意の値(接地電位を含む)の固定電位とすることも考えられる。ノードND310の接続点が何れであるかによって、それぞれ長短(利点と欠点)があるが、ここではその説明を割愛する。   The node ND310 is connected to, for example, a ground wiring Vcath (may be an upper layer wiring or an auxiliary wiring) common to all the pixels to which the cathode ends K of all the organic EL elements 127 are connected. In addition, for example, the node ND310 may be connected to the power supply line 105DSL of its own stage (row), the power supply line 105DSL other than its own stage (row), or any value (grounding) It is also possible to use a fixed potential (including potential). Depending on the connection point of the node ND310, there are advantages and disadvantages (advantages and disadvantages), but the explanation is omitted here.

補助容量310の容量値Csub を調整することで書込みゲインGinput とブートストラップゲインGbst を調整できるようになる。また、RGB3画素間で容量値Csub を相対的に調整することで、ホワイトバランスを取ることもできる。加えて、補助容量310を追加することで、閾値補正動作に影響を与えることなく、移動度μの補正に要する時間(移動度補正時間)を調整することができるようにもなる。   By adjusting the capacitance value Csub of the auxiliary capacitor 310, the write gain Ginput and the bootstrap gain Gbst can be adjusted. Also, white balance can be achieved by relatively adjusting the capacitance value Csub between the three RGB pixels. In addition, by adding the auxiliary capacitor 310, the time (mobility correction time) required to correct the mobility μ can be adjusted without affecting the threshold value correction operation.

ところで、カラー画像表示対応の表示装置1において、画素アレイ部102における色別の開口部(実質的にはアノード電極、有機層、カソード電極の積層部分の色別の有機層)を形成する場合、当然のように色別に開口部を形成する必要がある。そのため、各サブピクセル用すなわち色別の有機層をなす有機材料などを、その色別に塗ることで開口部を色別に設ける。このようにサブピクセルを色別に塗り分ける際には一般的にシャドーマスクが使用される。しかしながら、従前のシャドーマスクにおける開口部の配列状態では、画素開口率が低下してしまう難点がある。以下、この問題点とその改善手法について、具体的に説明する。   By the way, in the display device 1 corresponding to color image display, when forming the color-specific openings in the pixel array unit 102 (substantially the color-dedicated organic layers of the laminated portion of the anode electrode, the organic layer, and the cathode electrode), As a matter of course, it is necessary to form an opening for each color. Therefore, an opening is provided for each color by applying an organic material for each sub-pixel, that is, an organic material for each color, for each color. In this way, a shadow mask is generally used when painting the subpixels by color. However, there is a problem that the pixel aperture ratio is lowered in the arrangement state of the openings in the conventional shadow mask. Hereinafter, this problem and its improvement method will be described in detail.

<<画素開口の問題点について>>
図3〜図5Bは、画素アレイ部102の画素開口に関する問題点を説明する図である。ここで、図3は、有機EL素子127や補助容量310などの配置を説明する図である。詳しくは、図3は、一般的な有機EL表示装置における1画素分の層構造の概略を示した図である。ここで、図3(1)は1画素分の平面図であり、図3(2)は図3(1)におけるA−A’線の断面図である。図4は、有機EL素子127の下部電極と補助配線の第1比較例のレイアウトを示した図である。図4Aは、図4に対する変形例である第2比較例のレイアウトを示した図である。
<< About the problem of pixel aperture >>
3 to 5B are diagrams for explaining the problems related to the pixel aperture of the pixel array unit 102. Here, FIG. 3 is a diagram illustrating the arrangement of the organic EL element 127, the auxiliary capacitor 310, and the like. Specifically, FIG. 3 is a diagram showing an outline of a layer structure for one pixel in a general organic EL display device. Here, FIG. 3A is a plan view for one pixel, and FIG. 3B is a cross-sectional view taken along line AA ′ in FIG. FIG. 4 is a diagram showing a layout of the first comparative example of the lower electrode and the auxiliary wiring of the organic EL element 127. FIG. 4A is a diagram showing a layout of a second comparative example which is a modified example with respect to FIG.

図5は、カラー画像表示用の3原色(R,G,B)のサブピクセルの色配置例と画素開口配置の一例を示す図である。図5Aは、スリット状の開口部を設けたシャドーマスク(スリットマスク)の一例を示す図である。図5Bは、画素ごとに開口部を設けたシャドーマスク(縦ストライプ画素ごとマスク)の一例を示す図である。   FIG. 5 is a diagram showing an example of the color arrangement of the three primary colors (R, G, B) for displaying a color image and an example of the pixel aperture arrangement. FIG. 5A is a diagram illustrating an example of a shadow mask (slit mask) provided with slit-shaped openings. FIG. 5B is a diagram illustrating an example of a shadow mask (mask for each vertical stripe pixel) in which an opening is provided for each pixel.

図3(1)に示す1画素分の平面図のように、基板101上に下部電極(たとえばアノード電極)504が配置され、その下部電極504上に有機EL素子127の開口部(以下EL開口部と称する)127aが形成されている。下部電極504には接続孔(たとえばTFT−アノードコンタクト)504aが設けられ、この接続孔504aを介して下部電極504下に配された駆動トランジスタ121の入出力端(本例ではソース電極)に下部電極504が接続されるようになっている。   As shown in the plan view for one pixel shown in FIG. 3A, a lower electrode (for example, an anode electrode) 504 is disposed on the substrate 101, and an opening (hereinafter referred to as an EL opening) of the organic EL element 127 is formed on the lower electrode 504. 127a) is formed. The lower electrode 504 is provided with a connection hole (for example, TFT-anode contact) 504a, and is connected to the input / output terminal (source electrode in this example) of the drive transistor 121 disposed below the lower electrode 504 through the connection hole 504a. An electrode 504 is connected.

下部電極504の周囲は絶縁膜パターン505で覆われて、有機EL素子127を構成する下部電極504、有機層506、上部電極508が積層されている部分のみが発光有効領域127bとなるように広く露出したEL開口部127aとされている。   The periphery of the lower electrode 504 is covered with an insulating film pattern 505 so that only a portion where the lower electrode 504, the organic layer 506, and the upper electrode 508 constituting the organic EL element 127 are stacked becomes a light emission effective region 127b. The exposed EL opening 127a is formed.

図3(2)には、図3(1)におけるA−A’線の断面図が示されている。図3(2)に示すように、基板101上の各画素回路Pに対応する位置に、画素回路を構成する駆動トランジスタ121やサンプリングトランジスタ125などの薄膜トランジスタQや保持容量120(容量値Cs)や補助容量310(容量値Csub )などの回路素子は内部配線が配置され、その層(第1配線層L1)の上部に層間絶縁膜502a,502b(酸化膜)が設けられる(図ではその回路素子の一部のみを示す)。   FIG. 3B is a cross-sectional view taken along line A-A ′ in FIG. As shown in FIG. 3B, at a position corresponding to each pixel circuit P on the substrate 101, a thin film transistor Q such as a driving transistor 121 and a sampling transistor 125, a storage capacitor 120 (capacitance value Cs), and the like that constitute the pixel circuit. A circuit element such as the auxiliary capacitor 310 (capacitance value Csub) is provided with an internal wiring, and interlayer insulating films 502a and 502b (oxide film) are provided above the layer (first wiring layer L1) (the circuit element in the figure). Only a part of

層間絶縁膜502のさらに上部には、薄膜トランジスタQに接続されたソース電極線およびドレイン電極線が設けられる。また、各素子(薄膜トランジスタQ,保持容量120)を構成する導電層、およびソース電極線およびドレイン電極線を構成する導電層により、画素回路Pを構成する他の配線が形成される。   A source electrode line and a drain electrode line connected to the thin film transistor Q are provided further above the interlayer insulating film 502. Further, another wiring constituting the pixel circuit P is formed by the conductive layer constituting each element (thin film transistor Q, storage capacitor 120) and the conductive layer constituting the source electrode line and the drain electrode line.

そして、ソース電極線およびドレイン電極線などの層(第2配線層L2)を覆う状態で、さらに上層の平坦化膜として機能する層間絶縁膜503が設けられ、この層間絶縁膜503上に有機EL素子127が形成されている。有機EL素子127は、下層側から順に積層された下部電極(たとえばアノード電極)504、有機層506、および上部電極(たとえばカソード電極)508で構成されている。有機EL素子127は、下部電極504と上部電極508と間に誘電体である有機層506が挟まれた構造であるので、有機EL素子127は容量成分(寄生容量Cel)を持つことになる。   Then, an interlayer insulating film 503 that functions as an upper planarizing film is provided in a state of covering the layers (second wiring layer L2) such as the source electrode line and the drain electrode line, and an organic EL is formed on the interlayer insulating film 503. An element 127 is formed. The organic EL element 127 includes a lower electrode (for example, an anode electrode) 504, an organic layer 506, and an upper electrode (for example, a cathode electrode) 508 that are sequentially stacked from the lower layer side. Since the organic EL element 127 has a structure in which an organic layer 506 that is a dielectric is sandwiched between the lower electrode 504 and the upper electrode 508, the organic EL element 127 has a capacitance component (parasitic capacitance Cel).

有機層506は、詳細には、たとえば、低分子系の材料で多層構造を採用しており、下部電極504側から上部電極508側に向かって順に、たとえば、ホール注入層、ホール輸送層、発光層、電子輸送層(電子注入層を兼ねる)を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に適合したものを使用する。   Specifically, the organic layer 506 has a multilayer structure made of, for example, a low molecular material. For example, a hole injection layer, a hole transport layer, and a light emitting layer are sequentially arranged from the lower electrode 504 side to the upper electrode 508 side. Layer, and an electron transport layer (also serving as an electron injection layer). And in the case of a color display correspondence, the thing suitable for a display color is used as an organic material of a light emitting layer.

下部電極504は、画素電極としてパターン形成されており、層間絶縁膜502に形成された接続孔504aを介して駆動トランジスタ121のソース電極121sに接続されている。また、下部電極504と対向する上部電極508は全ての画素回路Pを覆うベタ膜として形成されている。   The lower electrode 504 is patterned as a pixel electrode, and is connected to the source electrode 121 s of the driving transistor 121 through a connection hole 504 a formed in the interlayer insulating film 502. In addition, the upper electrode 508 facing the lower electrode 504 is formed as a solid film covering all the pixel circuits P.

このような層構造を持つ有機EL表示装置1においては、有機EL素子127が配列形成された基板101と反対側から発光光L1を取り出すいわゆるトップエミッション方式として構成することが、有機EL素子101の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機EL素子127の開口率が、画素回路Pを構成する薄膜トランジスタQのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタQや保持容量120を用いた画素回路Pを各画素に対応させて配置することもできる。   In the organic EL display device 1 having such a layer structure, the organic EL element 101 can be configured as a so-called top emission method in which the emitted light L1 is extracted from the side opposite to the substrate 101 on which the organic EL elements 127 are arranged. Effective in securing the aperture ratio. Further, in such a top emission method, the aperture ratio of the organic EL element 127 does not depend on the layout of the thin film transistor Q constituting the pixel circuit P. For this reason, a pixel circuit P using a plurality of thin film transistors Q and storage capacitors 120 can be arranged corresponding to each pixel.

下部電極504は、画素回路Pの配列に対応してマトリクス状に配置される(図4や図4Aを参照)。そして、この下部電極504の隣接画素間には、下部電極504と同一層で構成された補助配線505(補助電極)が配線された構成となっている。補助配線505は、上部電極508のカソード配線と電気的な接続がとられる。   The lower electrodes 504 are arranged in a matrix corresponding to the arrangement of the pixel circuits P (see FIGS. 4 and 4A). An auxiliary wiring 505 (auxiliary electrode) composed of the same layer as the lower electrode 504 is wired between adjacent pixels of the lower electrode 504. The auxiliary wiring 505 is electrically connected to the cathode wiring of the upper electrode 508.

図示を割愛した基板101上の最初に設けられる第1配線層L1は、薄膜トランジスタQ(駆動トランジスタ121やサンプリングトランジスタ125)などの回路素子を形成するレイヤとしても使用される。たとえば、保持容量120(容量値Cs)は、一方の電極が第1配線層L1に形成され、それに対向する電極がポリシリコンで層間絶縁膜502a,502b間に形成されている。補助容量310(容量値Csub )は、一方の電極が第1配線層L1および第2配線層L2に形成され、それらに対向する電極がポリシリコンで層間絶縁膜502a,502b間に形成されている。   The first wiring layer L1 provided first on the substrate 101 (not shown) is also used as a layer for forming circuit elements such as the thin film transistor Q (the driving transistor 121 and the sampling transistor 125). For example, in the storage capacitor 120 (capacitance value Cs), one electrode is formed on the first wiring layer L1, and the electrode facing it is formed between the interlayer insulating films 502a and 502b with polysilicon. In the auxiliary capacitor 310 (capacitance value Csub), one electrode is formed in the first wiring layer L1 and the second wiring layer L2, and the electrode facing them is formed of polysilicon between the interlayer insulating films 502a and 502b. .

第1配線層L1の電極とポリシリコンで第1の補助容量310aが形成され、第2配線層L2の電極とポリシリコンで第2の補助容量310bが形成され、第1配線層L1の電極と第2配線層L1の電極とがコンタクトにより接続されることで、第1の補助容量310aと第2の補助容量310bが並列接続された状態となっている。なお、補助容量310bを利用することは必須ではなく、保持容量120と同様に、第1配線層L1の電極とポリシリコンで構成される補助容量310aのみとしてもよい。もちろん、この補助容量310自体を使用しない構成を採ることもできる。   The first auxiliary capacitor 310a is formed of the electrode of the first wiring layer L1 and polysilicon, the second auxiliary capacitor 310b is formed of the electrode of the second wiring layer L2 and polysilicon, and the electrode of the first wiring layer L1 Since the electrodes of the second wiring layer L1 are connected by contacts, the first auxiliary capacitor 310a and the second auxiliary capacitor 310b are connected in parallel. Note that it is not essential to use the auxiliary capacitor 310b, and only the auxiliary capacitor 310a formed of the electrode of the first wiring layer L1 and the polysilicon may be used similarly to the storage capacitor 120. Of course, it is possible to adopt a configuration in which the auxiliary capacitor 310 itself is not used.

この表示装置1は、基板101と反対側から発光光を取り出すトプエミッション型であるため、下部電極504は遮光性が高く、かつ反射率の高い材料で構成される。一方、上部電極508は、光透過性の高い材料を用いて構成される。したがって、上部電極508の配線抵抗が大きくなる。上部電極508をベタ配線としても抵抗値の低減には限界がある。補助配線505は、この高抵抗の上部電極508と電気回路的に並列に配線することで、カソード配線全体としての抵抗値を低減するのに寄与する。図示を割愛するが、基板101において、トランジスタQや有機EL素子127が配置されている側と反対側の面には、光リークや温度拡散のために遮光メタル層が設けられる。   Since the display device 1 is a top emission type in which emitted light is extracted from the side opposite to the substrate 101, the lower electrode 504 is made of a material having high light shielding properties and high reflectance. On the other hand, the upper electrode 508 is configured using a material having high light transmittance. Therefore, the wiring resistance of the upper electrode 508 is increased. Even if the upper electrode 508 is a solid wiring, there is a limit in reducing the resistance value. The auxiliary wiring 505 contributes to reducing the resistance value of the entire cathode wiring by wiring in parallel with the high resistance upper electrode 508 in electrical circuit. Although not shown, a light shielding metal layer is provided on the surface of the substrate 101 opposite to the side on which the transistor Q and the organic EL element 127 are disposed for light leakage and temperature diffusion.

たとえば、有機EL素子127の下部電極と補助配線の第1比較例のレイアウトが図4に示されている。この図に示すように、下部電極504は、マトリクス状に配置された画素回路Pの配列に対応して、その画素回路Pを取り囲むように格子状に配置され、さらに外周にも画素アレイ部102の全体を取り囲むように配置されている。そして、この下部電極504間に、下部電極504と同一層で構成された補助配線505が配線された構成となっている。前述のように、下部電極504が形成されるアノード層L3の補助配線505は、適当な箇所にて(図の例では各画素間の中心および外周の画素と対応する中心に)、カソードコンタクトKCにより、その上層の上部電極508と接続される。   For example, the layout of the first comparative example of the lower electrode of the organic EL element 127 and the auxiliary wiring is shown in FIG. As shown in this figure, the lower electrode 504 is arranged in a grid so as to surround the pixel circuit P in correspondence with the arrangement of the pixel circuits P arranged in a matrix, and further on the outer periphery, the pixel array unit 102. It is arranged to surround the whole. Then, an auxiliary wiring 505 composed of the same layer as the lower electrode 504 is wired between the lower electrodes 504. As described above, the auxiliary wiring 505 of the anode layer L3 on which the lower electrode 504 is formed has the cathode contact KC at an appropriate location (in the example shown in the figure, the center between the pixels and the center corresponding to the peripheral pixels). Thus, the upper electrode 508 of the upper layer is connected.

補助容量310のノードを有機EL素子127のカソード配線に接続するべく、第1配線層L1の電極と第2配線層L1の電極を、さらにコンタクトにより補助配線505に接続することで、最終的に上部電極508と接続されるようにしている。   In order to connect the node of the auxiliary capacitor 310 to the cathode wiring of the organic EL element 127, the electrode of the first wiring layer L1 and the electrode of the second wiring layer L1 are further connected to the auxiliary wiring 505 by a contact. The upper electrode 508 is connected.

また、図4Aに示す第2比較例のレイアウトでは、トップエミッション方式での高精細画素構造とする場合において、画素開口率を稼ぐために、補助配線505を画素アレイ部102の全体を取り囲むように配置するだけで、画素アレイ部102(表示エリア)内に格子状または列または行状に配線するレイアウトを用いていない。   In the layout of the second comparative example shown in FIG. 4A, in the case of a high-definition pixel structure using the top emission method, the auxiliary wiring 505 is surrounded by the entire pixel array unit 102 in order to increase the pixel aperture ratio. A layout in which the wiring is arranged in a lattice shape, a column, or a row in the pixel array portion 102 (display area) is not used.

たとえば、図5に示すように、一般的なサブピクセルレイアウトとしては垂直方向に一列に同色のサブピクセルが画素開口間隔W0で配列されるストライプ構造が知られている。また、高精細画素では、開口率を稼ぐために、画素内の補助配線レイアウトを使用しないことがある。   For example, as shown in FIG. 5, as a general subpixel layout, a stripe structure is known in which subpixels of the same color are arranged in a line in the vertical direction at a pixel opening interval W0. In addition, in a high-definition pixel, an auxiliary wiring layout in the pixel may not be used in order to increase the aperture ratio.

補助配線のない構造でカラー画像表示用に色別のサブピクセルを形成したストライプ構造では、従来は一般的に、垂直方向に同列の各画素について何れか1色のサブピクセル分を全て纏めて長尺状の開口部602を画素ピッチで設けた図5Aに示すようなスリットマスク600が用いられている。しかしながら、このようなスリットマスク600では、弛みなどが生じ易く強度の弱いマスクとなってしまい、特に横方向のマスク合わせ精度を出すのが困難である。この問題は、パネルサイズが大きくなるほど顕在化する。この問題を解消するために、マスクズレを考慮して設計してしまうと、サブピクセルをより細長い形状にする必要があり、その画素開口率は低下してしまう。   In a stripe structure in which sub-pixels for each color are formed for color image display with a structure without an auxiliary wiring, conventionally, all of the sub-pixels of any one color are generally long for each pixel in the same column in the vertical direction. A slit mask 600 as shown in FIG. 5A in which a scale-like opening 602 is provided at a pixel pitch is used. However, such a slit mask 600 is liable to cause slack and the like and has a low strength, and it is particularly difficult to obtain a mask alignment accuracy in the horizontal direction. This problem becomes more apparent as the panel size increases. In order to solve this problem, if the design is made in consideration of the mask shift, it is necessary to make the subpixels have a more elongated shape, and the pixel aperture ratio is lowered.

一方、高精細化で高開口率を達成するためには、図5Bに示すような1画素について1つのサブピクセル分ずつ開口部612を垂直方向には縦ストライプ状に設け水平方向には画素ピッチで設けた縦ストライプ画素ごとマスク610を使用することがある。このようなマスク構造は、垂直方向(上下方向)の各画素間に、水平方向(マスク横方向)の橋渡しをなす間隔部614を備える。画素ごとに間隔部614が設けられたマスク構造となり、スリットマスク600において横方向に弛みが生じ易いと言った難点を解消でき、強度の強いマスクにすることができる。   On the other hand, in order to achieve a high aperture ratio with high definition, openings 612 are provided in vertical stripes in the vertical direction for each subpixel as shown in FIG. 5B, and the pixel pitch in the horizontal direction. In some cases, the mask 610 is used for each vertical stripe pixel provided. Such a mask structure includes a spacing portion 614 that bridges the horizontal direction (mask lateral direction) between the pixels in the vertical direction (vertical direction). The mask structure is provided with an interval portion 614 for each pixel, so that it is possible to eliminate the difficulty that the slit mask 600 is likely to be slack in the lateral direction, and a mask having high strength can be obtained.

しかしながら一方で、この縦ストライプ画素ごとマスク610では、垂直方向に画素ごとの間隔部614が必要であり、これにより、開口率の低下が発生してしまう。低開口率のサブピクセルでは開口密度が大きくなり、輝度を稼ぐため狭開口部に大電流を流さざるを得なくなり結果的には寿命劣化に繋がってしまう。   However, on the other hand, the vertical stripe pixel-by-pixel mask 610 requires an interval portion 614 for each pixel in the vertical direction, which causes a decrease in aperture ratio. In a subpixel having a low aperture ratio, the aperture density is increased, and in order to increase the luminance, a large current must be passed through the narrow aperture, and as a result, the lifetime is deteriorated.

このように、従来のシャドーマスクでは、強度と開口率の双方を満足できるものとすることができていない。高精細パネルにおいて、EL素子の寿命に十分な高開口率を確保できるような高強度のシャドーマスクの開発が求められている。   As described above, the conventional shadow mask cannot satisfy both the strength and the aperture ratio. In high-definition panels, development of a high-strength shadow mask that can secure a high aperture ratio sufficient for the lifetime of the EL element is required.

<改善手法:第1実施形態>
図6および図6Aは、シャドーマスク(蒸着マスク)の強度と画素開口率を改善する手法の第1実施形態を説明する図である。ここで、図6は、第1実施形態の表示パネル部100Aにおけるカラー画像表示用の3原色(R,G,B)のサブピクセルの色配置と画素開口配置を示す図である。図6Aは、強度と開口率を改善し得るようにした第1実施形態のシャドーマスク620Aを示す図である。
<Improvement Method: First Embodiment>
6 and 6A are diagrams illustrating a first embodiment of a technique for improving the strength of a shadow mask (evaporation mask) and the pixel aperture ratio. Here, FIG. 6 is a diagram showing the color arrangement and pixel opening arrangement of the three primary colors (R, G, B) for color image display in the display panel unit 100A of the first embodiment. FIG. 6A is a diagram showing a shadow mask 620A of the first embodiment that can improve the strength and the aperture ratio.

後述する第2、第3実施形態も含めて、本実施形態の表示パネル部100における色配置および画素開口配置は、R,G,Bの同色に着目したとき、サブピクセル位置が行ごとに水平方向に順次シフトさせて配置している点に特徴を有する。色別に見たときには、どの色もストライプ構造を採らずに、同色のサブピクセル位置が斜め方向に配置されることが従前の縦ストライプ構造と大きく異なる点である。   The color arrangement and pixel aperture arrangement in the display panel unit 100 of this embodiment, including the second and third embodiments described later, are focused on the same colors of R, G, and B, and the subpixel position is horizontal for each row. It is characterized in that it is shifted in the direction sequentially. When viewed by color, the difference from the conventional vertical stripe structure is that the subpixel positions of the same color are arranged in an oblique direction without adopting a stripe structure for any color.

このような色配置と画素開口配置を有する本実施形態の表示パネル部100を形成するためのシャドーマスク620は、行ごとに所定量だけシフトされたサブピクセルに対応する開口部を備え、同色のサブピクセル位置が斜め方向となるのと同様に、その開口部が斜め方向に配置されることで、斜め方向の各開口部の間に垂直・水平方向の橋渡しをなす間隔部が設けられた構造をなす。各開口部は、画素アレイ部の、ある色についての有機EL素子127のEL開口部127aに対応する形状および大きさを持つ。   A shadow mask 620 for forming the display panel unit 100 of the present embodiment having such a color arrangement and a pixel opening arrangement includes openings corresponding to subpixels shifted by a predetermined amount for each row, and has the same color. Similar to the sub-pixel position being in the diagonal direction, the opening is arranged in the diagonal direction so that a gap is formed between the diagonal openings to form a bridge between the vertical and horizontal directions. Make. Each opening has a shape and a size corresponding to the EL opening 127a of the organic EL element 127 for a certain color of the pixel array portion.

こうすることで、従来は垂直方向の画素間ごとに水平方向の橋渡しをなす間隔部が設けられているのに対して、本実施形態では、斜め方向に橋渡しをなす間隔部が画素間ごとに設けられた構造となる。スリットマスク600とは異なり、斜め方向の橋渡しをなす間隔部は従前の縦ストライプ画素ごとマスク610と同等で確実に存在するのでマスク強度の問題は起きず、縦ストライプ画素ごとマスク610と同等レベルにすることができると考えてよい。強度の大きな蒸着マスクを用いることができ、画素の高開口率化や高精細化を実現できるようになる。   In this way, conventionally, an interval portion that bridges in the horizontal direction is provided for each pixel in the vertical direction, whereas in this embodiment, an interval portion that bridges in the oblique direction is provided for each pixel. The structure is provided. Unlike the slit mask 600, the gap portion that forms the bridge in the diagonal direction is surely present in the same manner as the mask 610 for each vertical stripe pixel, so that the problem of mask strength does not occur, and the same level as the mask 610 for each vertical stripe pixel. You can think that you can. A vapor deposition mask having a high strength can be used, and a high aperture ratio and high definition of a pixel can be realized.

ここで、各行のサブピクセルの水平方向へのシフト量を如何様に設定するかで様々な形態を採り得る。後述する第1〜第3実施形態はこの点に着目した各態様である。たとえば、第1実施形態においては、後述する第3実施形態との相違点として、RGBのサブピクセル配置を行ごとにサブピクセルの配列ピッチでシフトさせ配置する点に特徴を有する。もちろん、これに対応するシャドーマスク620Aも、開口部や間隔部が斜め方向に並ぶように配置する。   Here, various forms can be adopted depending on how the shift amount in the horizontal direction of the sub-pixels in each row is set. The first to third embodiments to be described later are each aspect focusing on this point. For example, the first embodiment is different from the third embodiment described later in that the RGB sub-pixel arrangement is shifted and arranged at the sub-pixel arrangement pitch for each row. Of course, the shadow mask 620A corresponding to this is also arranged so that the openings and the intervals are arranged in an oblique direction.

この場合、色別に見たときには、どの色もストライプ構造を採らずに同色のサブピクセル位置が斜め方向となるけれども、色を無視して見たときには(色に関わらず)、従前の縦ストライプ構造と同様に縦ストライプ構造となる点に特徴を持つ。後述する第3実施形態では、色を無視して見たときにもサブピクセル位置が斜め方向となるのと異なる。   In this case, when viewed by color, all colors do not adopt a stripe structure, and the sub-pixel position of the same color is oblique, but when viewed ignoring the color (regardless of color), the conventional vertical stripe structure Similar to the above, it is characterized by a vertical stripe structure. In the third embodiment to be described later, the sub-pixel position is different from the oblique direction even when the color is ignored.

第1実施形態と後述する第2実施形態との相違は、同色のサブピクセル位置を斜め右下方向に一列に並ぶように配置している点である。たとえば、図6に示す例では、表示パネル部100Aにおける4行*2列の計8画素分のサブピクセルの色配置例を示している。同色のサブピクセルに着目したときには、行ごとに、サブピクセルピッチで右方向にシフトすることで、同色のサブピクセルが左上から右下の斜め方向に一列に配置される。これにより、同色のサブピクセルは垂直方向(上下方向)に連続しないように配列されるようになる。各行の画素間隔を極限まで狭くすることができ、垂直方向の画素開口を極限まで大きくすることができる。ここで「極限」とは、垂直方向の隣接画素(色は不問)が接触しない程度を意味する。   The difference between the first embodiment and the second embodiment, which will be described later, is that the sub-pixel positions of the same color are arranged in a line in the diagonally lower right direction. For example, the example shown in FIG. 6 shows a color arrangement example of subpixels for a total of 8 pixels of 4 rows * 2 columns in the display panel unit 100A. When attention is paid to subpixels of the same color, the subpixels of the same color are arranged in a line in the diagonal direction from the upper left to the lower right by shifting to the right at the subpixel pitch for each row. As a result, the sub-pixels of the same color are arranged so as not to be continuous in the vertical direction (vertical direction). The pixel interval of each row can be narrowed to the limit, and the vertical pixel aperture can be increased to the limit. Here, “extreme” means the extent to which adjacent pixels in the vertical direction (no matter the color) are not in contact.

図6に示す色配置および画素開口配置の表示パネル部100Aに対応した第1実施形態のシャドーマスク620Aの一例が図6Aに示されている。この第1実施形態のシャドーマスク620Aは、同色のサブピクセルが左上から右下の斜め方向に配置されるのと同様に、開口部622が左上から右下の斜め方向に配置される。つまり、斜め右下方向に開口が空いたマスクとなる。同色のサブピクセルに対応する開口部が垂直方向に連続しないことで、垂直方向のマスク間隔(画素間隔W2_V)を極限まで狭くすることができ、垂直方向の画素開口を極限まで大きくすることができる。ここで「極限」とは、垂直方向の隣接画素(色は不問)が接触しない程度を意味する。ただし後述する第3実施形態と比べた場合、シャドーマスク620Aの水平方向の間隔部624_Hは狭くなる点に留意する必要がある。   An example of the shadow mask 620A of the first embodiment corresponding to the display panel unit 100A having the color arrangement and the pixel opening arrangement shown in FIG. 6 is shown in FIG. 6A. In the shadow mask 620A of the first embodiment, the openings 622 are arranged in the oblique direction from the upper left to the lower right, in the same manner as the sub-pixels of the same color are arranged in the oblique direction from the upper left to the lower right. That is, the mask has an opening in the diagonally lower right direction. Since the openings corresponding to the sub-pixels of the same color are not continuous in the vertical direction, the vertical mask interval (pixel interval W2_V) can be reduced to the limit, and the vertical pixel opening can be increased to the limit. . Here, “extreme” means the extent to which adjacent pixels in the vertical direction (no matter the color) are not in contact. However, it should be noted that the horizontal spacing portion 624_H of the shadow mask 620A is narrower than in a third embodiment described later.

このようなマスク構造では、垂直方向の間隔部は概ね画素ピッチとなり、垂直方向への引っ張りに対するマスク強度を十分に大きくすることができる。また、水平方向の間隔部も画素ピッチであり、水平方向への引っ張りに対するマスク強度を十分に大きくすることができる。さらに斜め方向には画素間ごとに間隔部624が設けられるので、斜め方向への引っ張りに対するマスク強度は従前の縦ストライプ画素ごとマスク610と同等にできると考えられる。   In such a mask structure, the interval in the vertical direction is approximately the pixel pitch, and the mask strength against pulling in the vertical direction can be sufficiently increased. Further, the horizontal interval is also a pixel pitch, and the mask strength against the horizontal pull can be sufficiently increased. Further, since the interval portion 624 is provided for each pixel in the oblique direction, it is considered that the mask strength against pulling in the oblique direction can be equal to that of the mask 610 for each vertical stripe pixel.

その結果、図6に示すように、補助配線のない画素においては、従来に比べて垂直方向(縦方向)に開口を拡大することができる。また、マスクとしても垂直方向および水平方向の二方向に引っ張ることができ、その強度は縦ストライプ画素ごとマスク610と同程度にすることができるので、従来のスリットマスク600と比べて合わせ精度が出し易くなる。   As a result, as shown in FIG. 6, in the pixel without the auxiliary wiring, the opening can be enlarged in the vertical direction (vertical direction) as compared with the conventional case. In addition, the mask can be pulled in two directions, the vertical direction and the horizontal direction, and the strength thereof can be set to the same level as that of the mask 610 for each vertical stripe pixel. It becomes easy.

このように、第1実施形態の表示パネル部100Aにおける色配置および画素開口配置とそれに対応した第1実施形態のシャドーマスク620Aによれば、従来のスリットマスク600に比べると縦ストライプ画素ごとマスク610と同様に間隔部624の存在によりマスクの強度が上がり撓みを改善できる高強度のマスクにすることができる。また、行ごとに同色のサブピクセル位置を斜め右下方向にシフトさせるので、垂直方向のマスク間隔(画素間隔W2_V)を極限まで狭くでき、垂直方向の画素間隔を極限まで狭くできる。その場合でも、第1、シャドーマスク620Cの水平方向の間隔部624_Hを第1、第2実施形態よりも広くとることができる点が第3実施形態の利点である。   As described above, according to the color arrangement and pixel opening arrangement in the display panel unit 100A of the first embodiment and the shadow mask 620A of the first embodiment corresponding thereto, the vertical stripe pixel-by-pixel mask 610 as compared with the conventional slit mask 600. Similarly, the presence of the interval portion 624 can increase the strength of the mask and can provide a high-strength mask that can improve the deflection. Further, since the sub-pixel position of the same color is shifted diagonally to the lower right for each row, the vertical mask interval (pixel interval W2_V) can be narrowed to the limit, and the vertical pixel interval can be narrowed to the limit. Even in such a case, the advantage of the third embodiment is that the horizontal spacing 624_H of the first and shadow masks 620C can be made wider than that of the first and second embodiments.

これにより、EL開口部127aを形成するための蒸着起因の開口率の低下を抑制でき、高精細パネルにて、高強度で高開口率が達成できる。大サイズのパネルにする際に、強度の強いシャドーマスク620Aを用いた上で、高開口率が可能となり、高精細パネルにおいても、EL素子の寿命に十分な開口率を確保することができ、パネルの高精細化が可能となる。   Thereby, the fall of the aperture ratio resulting from vapor deposition for forming EL opening part 127a can be suppressed, and a high aperture ratio can be achieved with high strength in a high-definition panel. When making a large-sized panel, a high aperture ratio becomes possible after using a strong shadow mask 620A, and even in a high-definition panel, a sufficient aperture ratio can be secured for the life of the EL element, High definition panel can be achieved.

<改善手法:第2実施形態>
図7および図7Aは、シャドーマスク(蒸着マスク)の強度と画素開口率を改善する手法の第3実施形態を説明する図である。ここで、図7は、第2実施形態の表示パネル部100Bにおけるカラー画像表示用の3原色(R,G,B)のサブピクセルの色配置と画素開口配置を示す図である。図7Aは、強度と開口率を改善し得るようにした第2実施形態のシャドーマスク620Bを示す図である。
<Improvement Method: Second Embodiment>
FIG. 7 and FIG. 7A are diagrams for explaining a third embodiment of a technique for improving the strength of a shadow mask (evaporation mask) and the pixel aperture ratio. Here, FIG. 7 is a diagram showing the color arrangement and pixel opening arrangement of the sub-pixels of the three primary colors (R, G, B) for color image display in the display panel unit 100B of the second embodiment. FIG. 7A is a diagram showing a shadow mask 620B of the second embodiment that can improve the strength and the aperture ratio.

第2実施形態においては、前述の第1実施形態と異なり、同色のサブピクセル位置が斜め左下方向に一列に並ぶように配置している。たとえば、図7に示す例では、表示パネル部100Bにおける4行*2列の計8画素分のサブピクセルの色配置例を示している。同色に着目したときには、行ごとに、サブピクセルピッチで左方向にシフトされ、同色のサブピクセルが右上から左下の斜め方向に一列に配置される。これにより、第1実施形態と同様に、同色のサブピクセルは垂直方向(上下方向)に連続しないようになる。   In the second embodiment, unlike the first embodiment, the sub-pixel positions of the same color are arranged in a line in the diagonally lower left direction. For example, the example shown in FIG. 7 shows a color arrangement example of subpixels for a total of 8 pixels of 4 rows * 2 columns in the display panel unit 100B. When paying attention to the same color, each row is shifted leftward at the subpixel pitch, and the subpixels of the same color are arranged in a line in the diagonal direction from the upper right to the lower left. As a result, similar to the first embodiment, sub-pixels of the same color are not continuous in the vertical direction (up and down direction).

図7に示す色配置および画素開口配置の表示パネル部100Bに対応した第2実施形態のシャドーマスク620Bの一例が図7Aに示されている。この第2実施形態のシャドーマスク620Bは、同色のサブピクセルが右上から左下の斜め方向に配置されるのと同様に、開口部622および間隔部624が右上から左下の斜め方向に配置される。つまり、斜め左下方向に開口が空いたマスクとなる。第1実施形態と同様に、同色のサブピクセルが垂直方向に連続しないことで、垂直方向のマスク間隔を極限まで狭くすることができる。第1実施形態と同様に、各行の画素間隔を極限まで狭くすることができ、垂直方向の画素開口を極限まで大きくすることができる。   An example of the shadow mask 620B of the second embodiment corresponding to the display panel portion 100B having the color arrangement and the pixel opening arrangement shown in FIG. 7 is shown in FIG. 7A. In the shadow mask 620B of the second embodiment, the openings 622 and the spacing portions 624 are arranged in the diagonal direction from the upper right to the lower left, in the same manner as the sub-pixels of the same color are arranged in the diagonal direction from the upper right to the lower left. That is, the mask has an opening in the diagonally lower left direction. Similar to the first embodiment, the sub-pixels of the same color are not continuous in the vertical direction, so that the mask interval in the vertical direction can be narrowed to the limit. As in the first embodiment, the pixel interval of each row can be narrowed to the limit, and the vertical pixel aperture can be increased to the limit.

その結果、図7に示すように、補助配線のない画素においては、従来に比べて縦方向に開口を拡大することができる。また、マスクとしても垂直方向および水平方向の二方向に引っ張ることができ、その強度は縦ストライプ画素ごとマスク610と同程度にすることができるので、従来のスリットマスク600と比べて合わせ精度が出し易くなる。   As a result, as shown in FIG. 7, in the pixel without the auxiliary wiring, the opening can be enlarged in the vertical direction as compared with the conventional case. In addition, the mask can be pulled in two directions, the vertical direction and the horizontal direction, and the strength thereof can be set to the same level as that of the mask 610 for each vertical stripe pixel. It becomes easy.

このように、第2実施形態の表示パネル部100Bにおける色配置および画素開口配置とそれに対応した第2実施形態のシャドーマスク620Bは、画素アレイ部102における同色のサブピクセルやシャドーマスク620Bの開口部622の斜めシフト方向が第1実施形態と逆になっているだけで、基本的な仕組みは同じであり、第1実施形態と同様の効果を享受できる。従来のスリットマスク600に比べると縦ストライプ画素ごとマスク610と同様に間隔部624の存在によりマスクの強度が上がり撓みを改善できる高強度のマスクにすることができる。また、行ごとに同色のサブピクセル位置を斜め右下方向にシフトさせるので、垂直方向のマスク間隔を極限まで狭くでき、垂直方向の画素間隔を極限まで狭くできる。   As described above, the color arrangement and pixel opening arrangement in the display panel unit 100B of the second embodiment and the shadow mask 620B of the second embodiment corresponding thereto correspond to the sub-pixels of the same color in the pixel array unit 102 and the openings of the shadow mask 620B. The basic mechanism is the same only in that the diagonal shift direction of 622 is opposite to that in the first embodiment, and the same effect as in the first embodiment can be enjoyed. Compared to the conventional slit mask 600, the presence of the interval portion 624 can increase the strength of the mask due to the presence of the interval portion 624 in the same manner as the mask 610 for each vertical stripe pixel, and can be a high-strength mask that can improve the deflection. Further, since the sub-pixel position of the same color is shifted diagonally to the lower right for each row, the vertical mask interval can be narrowed to the limit, and the vertical pixel interval can be narrowed to the limit.

<改善手法:第3実施形態>
図8および図8Aは、シャドーマスク(蒸着マスク)の強度と画素開口率を改善する手法の第3実施形態を説明する図である。ここで、図8は、第3実施形態の表示パネル部100Cにおけるカラー画像表示用の3原色(R,G,B)のサブピクセルの色配置と画素開口配置を示す図である。図8Aは、強度と開口率を改善し得るようにした第3実施形態のシャドーマスク620Cを示す図である。
<Improvement Method: Third Embodiment>
FIG. 8 and FIG. 8A are diagrams for explaining a third embodiment of a technique for improving the strength of a shadow mask (evaporation mask) and the pixel aperture ratio. Here, FIG. 8 is a diagram showing the color arrangement and pixel opening arrangement of the three primary colors (R, G, B) for color image display in the display panel unit 100C of the third embodiment. FIG. 8A is a diagram showing a shadow mask 620C of the third embodiment that can improve the strength and the aperture ratio.

前述の第1および第2実施形態では、同色に着目したときに左上から右下(あるいは右上から左下)の斜め方向に、行ごとに、サブピクセルピッチでシフトしてサブピクセルを配置していたが、この第3実施形態では、画素中心を0.5サブピクセルピッチで行ごとにシフトして各サブピクセルを配置する点に特徴を有する。換言すれば、同色のサブピクセルを0.5画素ピッチ(本例では1.5サブピクセルピッチと同等)で行ごとにシフトして各サブピクセルを配置する点に特徴を有する。よって、R,G,Bの並びは1行おきに異なっている。   In the first and second embodiments described above, when paying attention to the same color, the subpixels are arranged by shifting at a subpixel pitch for each row in an oblique direction from upper left to lower right (or from upper right to lower left). However, the third embodiment is characterized in that each subpixel is arranged by shifting the pixel center for each row at a 0.5 subpixel pitch. In other words, it is characterized in that each subpixel is arranged by shifting subpixels of the same color for each row at a pitch of 0.5 pixels (equivalent to 1.5 subpixel pitch in this example). Therefore, the arrangement of R, G, and B is different every other line.

こうすることで、色を無視しても、サブピクセルは0.5サブピクセルピッチでシフトすることになり、結果的には、色を無視して見たときにも縦ストライプ構造を採らずにサブピクセル位置が斜め方向となる。同色のサブピクセルに着目したときには、垂直方向に連続せず千鳥足状(ジグザグ状)に配列され、同色のサブピクセルが均等に配置される、つまり市松状に均等になるように配置されることが分る。これにより、同色のサブピクセルは垂直方向(上下方向)に連続しないだけでなく、同色のサブピクセルごとの距離を最大限に広くとることができるようになる。   In this way, even if the color is ignored, the sub-pixels are shifted with a 0.5 sub-pixel pitch. As a result, the vertical stripe structure is not taken even when the color is ignored. The subpixel position is an oblique direction. When focusing on sub-pixels of the same color, they may be arranged in a staggered pattern (zigzag) without being continuous in the vertical direction, and the sub-pixels of the same color are arranged uniformly, that is, arranged in a checkered pattern. I understand. As a result, the sub-pixels of the same color are not continuous in the vertical direction (vertical direction), and the distance for each sub-pixel of the same color can be maximized.

図8に示す色配置および画素開口配置の表示パネル部100Bに対応した第3実施形態のシャドーマスク620Bの一例が図8Aに示されている。この第3実施形態のシャドーマスク620Bは、同色のサブピクセルが市松状で均等に配置されるのと同様に、開口部622が市松状で均等に配置される。つまり、斜め左下方向や斜め右下方向に相応の間隔部624を持って開口が空いたマスクとなる。第1、第2実施形態と同様に、同色のサブピクセルが垂直方向に連続しないことで、垂直方向のマスク間隔を極限まで狭くすることができる。   An example of the shadow mask 620B of the third embodiment corresponding to the display panel portion 100B having the color arrangement and the pixel opening arrangement shown in FIG. 8 is shown in FIG. 8A. In the shadow mask 620B of the third embodiment, the openings 622 are equally arranged in a checkered pattern in the same manner as the sub-pixels of the same color are arranged in a checkered pattern. In other words, the mask has a corresponding gap 624 in the diagonally lower left direction and diagonally lower right direction, and an opening is formed. As in the first and second embodiments, the sub-pixels of the same color are not continuous in the vertical direction, so that the mask interval in the vertical direction can be narrowed to the limit.

蒸着マスク開口部(開口部622)は完全な市松状に配置されるので、斜め方向の間隔部624を第1、第2実施形態よりも広くとることができ、斜め方向の引っ張りに対するマスク強度をより高めることができ、一層強度の大きな蒸着マスクとすることができる。サブピクセルごとの距離を最大限に取ることができるので、開口部622は100%開けることができ、同時にマスク強度も高く、均等配置のため、マスクの合わせ精度を出し易い。   Since the vapor deposition mask opening (opening 622) is arranged in a perfect checkered pattern, the diagonal spacing 624 can be made wider than in the first and second embodiments, and the mask strength against tensile pulling in the diagonal direction can be increased. The deposition mask can be further increased and has a higher strength. Since the distance for each sub-pixel can be maximized, the opening 622 can be opened 100%, and the mask strength is high at the same time.

このように、第3実施形態の表示パネル部100Cにおける色配置および画素開口配置とそれに対応した第3実施形態のシャドーマスク620Cは、画素アレイ部102における同色のサブピクセルやシャドーマスク620Bの開口部622が斜め方向にシフトされている点では第1、第2実施形態と同様であり、第1、第2実施形態と同様の効果を享受できる。加えて、第1、第2実施形態よりも間隔部624を広くとることができるため、強度の極めて大きな蒸着マスクにでき、第1、第2実施形態よりもサイズの大きなパネルにおいて画素の高開口率化や高精細化を実現するに当たり十分対応できるようになる。   Thus, the color arrangement and pixel opening arrangement in the display panel unit 100C of the third embodiment and the shadow mask 620C of the third embodiment corresponding thereto correspond to the subpixels of the same color in the pixel array unit 102 and the openings of the shadow mask 620B. The point that 622 is shifted in the oblique direction is the same as the first and second embodiments, and the same effect as the first and second embodiments can be enjoyed. In addition, since the gap portion 624 can be made wider than in the first and second embodiments, it is possible to form a vapor deposition mask with extremely high strength, and in a panel having a size larger than that in the first and second embodiments, a high aperture of the pixel. It will be able to respond sufficiently to achieve higher rates and higher definition.

<成膜処理>
図9は、本実施形態のシャドーマスク620(620A,620B,620C)を使用して本実施形態の表示パネル部100(100A,100B,100C:特にEL開口部127a)を形成する手順を説明するフローチャートである。
<Film formation process>
FIG. 9 illustrates a procedure for forming the display panel unit 100 (100A, 100B, 100C: in particular the EL opening 127a) of the present embodiment using the shadow mask 620 (620A, 620B, 620C) of the present embodiment. It is a flowchart.

本実施形態の表示パネル部100の有機発光層を成膜する際には、色別の成膜ステップにおいて、色別に(たとえばR→G→Bの順)、シャドーマスク620の間隔部624の位置が表示パネル部100における所望色のサブピクセル(詳細にはそのEL開口部127a)の位置に対応するようにシャドーマスク620を配置することで、所望色のEL開口部127a(詳細には有機層506)を成膜していくことになる。別の色のEL開口部127aを形成する際には、対象色をたとえばR→G→Bの順に切り替える都度、サブピクセル(電気光学素子)の配列ピッチの分だけシャドーマスク620の開口部622の位置を水平方向にシフトすればよい。   When the organic light emitting layer of the display panel unit 100 of this embodiment is formed, the position of the spacing portion 624 of the shadow mask 620 is classified by color (for example, in the order of R → G → B) in each color forming step. Is arranged so as to correspond to the position of the sub-pixel (specifically, the EL opening 127a) of the desired color in the display panel unit 100, so that the EL opening 127a (specifically, organic layer) of the desired color is arranged. 506) will be formed. When the EL opening 127a of another color is formed, each time the target color is switched in the order of R → G → B, for example, the opening 622 of the shadow mask 620 is equivalent to the arrangement pitch of the subpixels (electro-optical elements). The position may be shifted in the horizontal direction.

つまり、薄膜をつけていく段階で、有機EL素子127をなす有機層506の有機材料に低分子系を採用するので、注入層・輸送層・発光層などの膜を形成するために、ここでは真空蒸着法を採用する。真空蒸着法にも、詳細には抵抗加熱蒸着法や電子ビーム蒸着法など各種の手法があるが、本例では比較的単純な方法である抵抗加熱蒸着法で説明する。   That is, since a low molecular system is adopted as the organic material of the organic layer 506 forming the organic EL element 127 at the stage of attaching the thin film, in order to form films such as an injection layer, a transport layer, and a light emitting layer, Adopt a vacuum deposition method. The vacuum vapor deposition method includes various methods such as a resistance heating vapor deposition method and an electron beam vapor deposition method in detail. In this example, a description will be given by a resistance heating vapor deposition method which is a relatively simple method.

抵抗加熱蒸着法では、図9に示すように、蒸着機の真空チャンバの台(基板ホルダ)の上に、TFTや容量素子などの回路素子および下部電極504がパターニングされた中間基板Xをセット(通常は下向きに)し、薄膜形成用の低分子系材料をルツボ(坩堝)に入れてチャンバ内を真空状態にする。この後、フィラメントに通電してルツボを加熱して、低分子系材料を昇華(気化・ガス化)させて蒸着機の中を浮遊させ、上部にセットした中間基板Xに膜として付着させる。このとき、下部電極504から上部電極508に向けた積層順となるように、ホール注入層(S112)→ホール輸送層(S114)→発光層(S116)→電子輸送層(S118)を形成し、最後に上部電極508を形成する(S120)。   In the resistance heating vapor deposition method, as shown in FIG. 9, an intermediate substrate X in which circuit elements such as TFTs and capacitive elements and a lower electrode 504 are patterned is set on a base (substrate holder) of a vacuum chamber of a vapor deposition machine ( (Normally downward), a low molecular material for forming a thin film is put in a crucible and the inside of the chamber is evacuated. Thereafter, the filament is energized to heat the crucible, and the low molecular weight material is sublimated (vaporized / gasified) to float in the vapor deposition machine, and is attached as a film to the intermediate substrate X set on the upper part. At this time, the hole injection layer (S112) → the hole transport layer (S114) → the light emitting layer (S116) → the electron transport layer (S118) are formed so that the stacking order is from the lower electrode 504 to the upper electrode 508. Finally, the upper electrode 508 is formed (S120).

ここで、表示パネル部100のフルカラー化を図る場合には、画素単位で開口部が設けられた第1のメタルマスク620Zを使用してホール注入層とホール輸送層を画素位置に蒸着させた後には、発光層に関しては、たとえばRGBの3原色の有機色素を狭い範囲で塗り分けていく必要がある。このRGB塗分けのために、第1のメタルマスク620Zとは異なる本実施形態のシャドーマスク620が使用される。シャドーマスク620の開口部622の設けられた部分にだけ、R,G,Bの色素(有機材料=発光層)を蒸着させていくのである。   Here, in order to achieve full color display panel 100, after the hole injection layer and the hole transport layer are deposited on the pixel position using the first metal mask 620Z provided with the opening in the pixel unit. For the light emitting layer, it is necessary to coat organic pigments of the three primary colors of RGB, for example, within a narrow range. For this RGB color separation, the shadow mask 620 of the present embodiment different from the first metal mask 620Z is used. R, G, and B dyes (organic material = light-emitting layer) are vapor-deposited only on the portion where the opening 622 of the shadow mask 620 is provided.

具体的には、中間基板Xの前に開口部622の設けられた薄い金属板(シャドーマスク620)を置いて、表示パネル部100のR色のサブピクセルの位置にシャドーマスク620の開口部622を配置し(S115R)、R色用の有機材料を蒸着させる(S116R)。これにより、画素アレイ部102の赤色用のサブピクセル部分に一括してR色用の有機層506(発光層)が形成される。   Specifically, a thin metal plate (shadow mask 620) provided with an opening 622 is placed in front of the intermediate substrate X, and the opening 622 of the shadow mask 620 is placed at the position of the R color subpixel of the display panel 100. (S115R), and an organic material for R color is deposited (S116R). As a result, an organic layer 506 (light emitting layer) for R color is formed collectively on the red subpixel portion of the pixel array unit 102.

この後、シャドーマスク620をサブピクセルピッチ分だけ水平方向にずらして、表示パネル部100のG色のサブピクセルの位置にシャドーマスク620の開口部622を配置し(S115G)、G色用の有機材料を蒸着させる(S116G)。これにより、画素アレイ部102の緑色用のサブピクセル部分に一括してG色用の有機層506(発光層)が形成される。   Thereafter, the shadow mask 620 is shifted in the horizontal direction by the sub-pixel pitch, and the opening 622 of the shadow mask 620 is disposed at the position of the G sub-pixel of the display panel unit 100 (S115G). The material is deposited (S116G). As a result, a green organic layer 506 (light emitting layer) is formed collectively on the green sub-pixel portion of the pixel array unit 102.

この後、シャドーマスク620をサブピクセルピッチ分だけ水平方向にずらして、表示パネル部100のB色のサブピクセルの位置にシャドーマスク620の開口部622を配置し(S115B)、B色用の有機材料を蒸着させる(S116B)。これにより、画素アレイ部102の青色用のサブピクセル部分に一括してB色用の有機層506(発光層)が形成される。   Thereafter, the shadow mask 620 is shifted in the horizontal direction by the sub-pixel pitch, and the opening 622 of the shadow mask 620 is disposed at the position of the B-color sub-pixel of the display panel 100 (S115B). The material is deposited (S116B). As a result, a B-color organic layer 506 (light-emitting layer) is collectively formed in the blue sub-pixel portion of the pixel array unit 102.

以上の説明から理解されるように、本実施形態の表示パネル部100における画素アレイ部102の有機EL素子127を成膜するに当たっては、成膜用の窓(開口部622)の空いたシャドーマスク620を少しずつ(サブピクセルピッチ分)水平方向にずらしながら、R,G,Bの低分子有機色素を付着させていくので、低分子系での一般的なフルカラーの手法と同様の成膜法とすることができる。   As can be understood from the above description, in forming the organic EL element 127 of the pixel array unit 102 in the display panel unit 100 of the present embodiment, a shadow mask having an open film formation window (opening 622) is provided. Since 620 is gradually shifted (subpixel pitch) in the horizontal direction, low molecular organic dyes of R, G, and B are attached, so that the film formation method is the same as a general full color method in a low molecular system. It can be.

このように、本実施形態の表示パネル部100における色配置および画素開口配置とそれに対応した本実施形態のシャドーマスク620によれば、従来のスリットマスク600に比べると縦ストライプ画素ごとマスク610と同様に間隔部624の存在によりマスクの強度が上がり撓みを改善できる高強度のマスクにすることができる。また、同色のサブピクセルを行ごとにサブピクセルピッチもしくは1.5サブピクセルピッチで斜め方向にシフトさせることで、従来の縦ストライプ画素ごとマスク610と同等もしくはそれ以上のマスク強度にすることができる。   As described above, according to the color arrangement and pixel opening arrangement in the display panel unit 100 of the present embodiment and the shadow mask 620 of the present embodiment corresponding thereto, the vertical stripe pixel-by-pixel mask 610 is the same as the conventional slit mask 600. In addition, the presence of the gap portion 624 increases the strength of the mask and can provide a high-strength mask that can improve deflection. Further, by shifting the sub-pixels of the same color in a diagonal direction with a sub-pixel pitch or 1.5 sub-pixel pitch for each row, the mask strength equal to or higher than that of the conventional vertical stripe pixel mask 610 can be obtained. .

これにより、EL開口部127aを形成するための蒸着起因の開口率の低下を抑制でき、高精細パネルにて、高強度で高開口率が達成できる。大サイズのパネルにする際に、強度の強いシャドーマスク620を用いた上で、高開口率が可能となり、高精細パネルにおいても、EL素子の寿命に十分な開口率を確保することができ、パネルの高精細化が可能となる。   Thereby, the fall of the aperture ratio resulting from vapor deposition for forming EL opening part 127a can be suppressed, and a high aperture ratio can be achieved with high strength in a high-definition panel. When making a large-sized panel, a high aperture ratio becomes possible after using a strong shadow mask 620, and even in a high-definition panel, a sufficient aperture ratio can be secured for the life of the EL element, High definition panel can be achieved.

また、EL開口部127a(有機層506)の成膜時には、従前の縦ストライプ画素ごとマスク610を使用する場合と同様に水平方向のみにシャドーマスク620をシフトすればよく、制御が簡単である。1枚のシャドーマスク620にて、R,G,Bの発光層の蒸着処理を行なうことができ、従来に比べてコストは同等である。   Further, when the EL opening 127a (organic layer 506) is formed, the shadow mask 620 may be shifted only in the horizontal direction as in the case where the mask 610 is used for each vertical stripe pixel, and the control is simple. With one shadow mask 620, the R, G, and B light-emitting layers can be vapor-deposited, and the cost is the same as that of the prior art.

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various changes or improvements can be added to the above-described embodiment without departing from the gist of the invention, and embodiments to which such changes or improvements are added are also included in the technical scope of the present invention.

また、前記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。   Further, the above embodiments do not limit the invention according to the claims (claims), and all combinations of features described in the embodiments are not necessarily essential to the solution means of the invention. Absent. The embodiments described above include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. Even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, as long as an effect is obtained, a configuration from which these some constituent requirements are deleted can be extracted as an invention.

たとえば、前記実施形態では、画素回路Pの電気光学素子として、有機EL素子127を用いた例を説明したが、この例に限られず、素子に流れる電流値に応じて発光層から発せられる光量が変化する電流駆動型の電気光学素子を用いた表示装置全般に対してのカラー表示への対応に適用可能である。   For example, in the above-described embodiment, the example in which the organic EL element 127 is used as the electro-optical element of the pixel circuit P has been described. However, the present invention is not limited to this example, and the amount of light emitted from the light emitting layer according to the current value flowing through the element. The present invention can be applied to color display for all display devices using a current-driven electro-optic element that changes.

また、画素回路は、それを構成するトランジスタ数や回路構成としてnチャネル型の薄膜電界効果トランジスタを2つ有する2TR構成を一例として示したが、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。   In addition, the pixel circuit has been shown as an example of a 2TR configuration having two n-channel type thin film field effect transistors as the number of transistors constituting the pixel circuit and a circuit configuration. However, the “dual theory” is established in circuit theory. The pixel circuit P can be modified from this viewpoint.

また、回路変更の手法はこれに限定されるものではない。2TR構成であるか否かは不問でありトランジスタ数が3個以上であってもよく、それらの全てに、前述の本実施形態の各改善手法を適用できる。こうすることで、高強度のシャドーマスクを用いて画素の高開口率化あるいはパネルの高精細化を図るという本実施形態の思想を適用することができる。   Further, the method of changing the circuit is not limited to this. It does not matter whether or not the 2TR configuration is used, and the number of transistors may be three or more, and the improvement methods of the present embodiment described above can be applied to all of them. In this way, it is possible to apply the idea of this embodiment in which a high aperture ratio of a pixel or a high definition of a panel is achieved using a high-intensity shadow mask.

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。1 is a block diagram showing an outline of a configuration of an active matrix display device which is an embodiment of a display device according to the present invention. 本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図(カラー表示態様の場合)である。1 is a block diagram (in the case of a color display mode) showing an outline of a configuration of an active matrix display device which is an embodiment of a display device according to the present invention. 本実施形態の表示装置に使用される画素回路の一例を示す図である。It is a figure which shows an example of the pixel circuit used for the display apparatus of this embodiment. 有機EL素子や補助容量などの配置を説明する図である。It is a figure explaining arrangement | positioning, such as an organic EL element and an auxiliary capacity. 有機EL素子の下部電極と補助配線の第1比較例のレイアウトを示した図である。It is the figure which showed the layout of the 1st comparative example of the lower electrode of an organic EL element, and auxiliary wiring. 図4に対する変形例である第2比較例のレイアウトを示した図である。It is the figure which showed the layout of the 2nd comparative example which is a modification with respect to FIG. カラー画像表示用の3原色のサブピクセルの色配置例と画素開口配置の一例を示す図である。It is a figure which shows an example of the color arrangement | positioning of 3 primary color subpixels for color image display, and an example of pixel opening arrangement | positioning. スリットマスクの一例を示す図である。It is a figure which shows an example of a slit mask. 縦ストライプ画素ごとマスクの一例を示す図である。It is a figure which shows an example of a mask for every vertical stripe pixel. 第1実施形態の表示パネル部におけるカラー画像表示用の3原色のサブピクセルの色配置と画素開口配置を示す図である。It is a figure which shows the color arrangement | positioning and pixel opening arrangement | positioning of 3 primary color subpixels for color image display in the display panel part of 1st Embodiment. 第1実施形態のシャドーマスクを示す図である。It is a figure which shows the shadow mask of 1st Embodiment. 第2実施形態の表示パネル部におけるカラー画像表示用の3原色のサブピクセルの色配置と画素開口配置を示す図である。It is a figure which shows the color arrangement | positioning and pixel opening arrangement | positioning of three primary color subpixels for a color image display in the display panel part of 2nd Embodiment. 第2実施形態のシャドーマスクを示す図である。It is a figure which shows the shadow mask of 2nd Embodiment. 第3実施形態の表示パネル部におけるカラー画像表示用の3原色のサブピクセルの色配置と画素開口配置を示す図である。It is a figure which shows the color arrangement | positioning and pixel opening arrangement | positioning of the three primary color subpixels for a color image display in the display panel part of 3rd Embodiment. 第3実施形態のシャドーマスクを示す図である。It is a figure which shows the shadow mask of 3rd Embodiment. 本実施形態のシャドーマスクを使用して表示パネル部の有機発光層を成膜する手順を説明する図である。It is a figure explaining the procedure which forms the organic light emitting layer of a display panel part using the shadow mask of this embodiment.

符号の説明Explanation of symbols

1…表示装置、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、105…駆動走査部、106…水平駆動部、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、127a…EL開口部、130…インタフェース部、133…垂直IF部、136…水平IF部、200…駆動信号生成部、220…映像信号処理部、310…補助容量、502…層間絶縁膜、503…層間絶縁膜、504…下部電極、505…補助配線、506…有機層、508…上部電極、600…スリットマスク、610…縦ストライプ画素ごとマスク、620…シャドーマスク、622…開口部、624…間隔部   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 100 ... Display panel part, 101 ... Board | substrate, 102 ... Pixel array part, 103 ... Vertical drive part, 104 ... Write scanning part, 105 ... Drive scanning part, 106 ... Horizontal drive part, 109 ... Control part , 120 ... holding capacitor, 121 ... drive transistor, 125 ... sampling transistor, 127 ... organic EL element, 127 a ... EL opening, 130 ... interface part, 133 ... vertical IF part, 136 ... horizontal IF part, 200 ... drive signal generation 220, video signal processing unit, 310 ... auxiliary capacitor, 502 ... interlayer insulating film, 503 ... interlayer insulating film, 504 ... lower electrode, 505 ... auxiliary wiring, 506 ... organic layer, 508 ... upper electrode, 600 ... slit mask , 610 ... Masks for vertical stripe pixels, 620 ... Shadow mask, 622 ... Opening, 624 ... Spacing part

Claims (5)

流れる電流によって発光層から発せられる光量が変化する電気光学素子を行列状に有する画素アレイ部を備え、カラー表示用の1画素が色別の前記電気光学素子の組合せで構成され、前記色別の電気光学素子の前記発光層は、所定形状の開口部が設けられた同一のシャドーマスクの前記開口部を所望色の前記発光層に対応させて配置して色別に塗り分けることで形成されるカラー画像表示装置であって、
同色の前記電気光学素子の1画素内の位置が、前記画素アレイ部の水平方向に順次シフトして配置され、同色の前記電気光学素子の位置が斜め方向に一列に配置されている
ことを特徴とするカラー画像表示装置。
A pixel array unit having a matrix of electro-optic elements in which the amount of light emitted from the light-emitting layer is changed by a flowing current, and one pixel for color display is configured by a combination of the electro-optic elements for each color; The light-emitting layer of the electro-optic element is formed by arranging the openings of the same shadow mask provided with openings of a predetermined shape in correspondence with the light-emitting layers of a desired color and coating them by color. An image display device,
The positions within one pixel of the electro-optic elements of the same color are sequentially shifted in the horizontal direction of the pixel array portion, and the positions of the electro-optic elements of the same color are arranged in a line in an oblique direction. A color image display device.
画素中心の位置が前記画素アレイ部の水平方向への前記電気光学素子の配列ピッチに対して1/2ピッチでシフトして配置され、同色の前記電気光学素子が市松状に配置されている
ことを特徴とする請求項1に記載のカラー画像表示装置。
The pixel center position is shifted by 1/2 pitch with respect to the arrangement pitch of the electro-optic elements in the horizontal direction of the pixel array portion, and the electro-optic elements of the same color are arranged in a checkered pattern. The color image display device according to claim 1.
流れる電流によって発光層から発せられる光量が変化する電気光学素子を行列状に有する画素アレイ部であって、カラー表示用の1画素を構成する色別に前記発光層が塗り分けて形成された前記電気光学素子を具備する前記画素アレイ部を備えたカラー画像表示装置の製造に使用されるシャドーマスクであって、
ある色についての前記電気光学素子の前記発光層に対応する形状および大きさの開口部が設けられ、
前記開口部は、前記画素アレイ部の斜め方向に対応するように一列に配置されている
ことを特徴とするシャドーマスク。
A pixel array unit having a matrix of electro-optic elements in which the amount of light emitted from the light emitting layer is changed by a flowing current, wherein the light emitting layer is formed separately for each color constituting one pixel for color display. A shadow mask used in the manufacture of a color image display device including the pixel array unit including an optical element,
An opening having a shape and a size corresponding to the light emitting layer of the electro-optic element for a certain color is provided;
The shadow mask is characterized in that the openings are arranged in a row so as to correspond to an oblique direction of the pixel array portion.
前記開口部は、市松状に均等に配置されている
ことを特徴とする請求項3に記載のシャドーマスク。
The shadow mask according to claim 3, wherein the openings are equally arranged in a checkered pattern.
流れる電流によって発光層から発せられる光量が変化する電気光学素子を画素アレイ部に備え、カラー表示用の1画素が色別の前記電気光学素子の組合せで構成され、前記色別の電気光学素子の前記発光層を、所定形状の開口部が設けられた同一のシャドーマスクの前記開口部を所望色の前記発光層に対応させて配置して色別に塗り分けることでカラー画像表示装置を製造する方法であって、
前記シャドーマスクは、ある色についての前記電気光学素子の前記発光層に対応する形状および大きさの開口部が設けられ、前記開口部は前記画素アレイ部の斜め方向に対応するように一列に配置されており、
前記シャドーマスクの前記開口部のそれぞれを、前記画素アレイ部の前記カラー表示用の1画素の所望色の前記電気光学素子の前記発光層の位置に対応させて配置し、前記所望色の色素を基板に付着させることで当該所望色の前記発光層を成膜する色別の成膜ステップを備え、
色別の前記成膜ステップにおいて、前記所望色を切り替えるごとに、前記画素アレイ部の水平方向に前記電気光学素子の配列ピッチの分だけ前記シャドーマスクの前記開口部の位置をシフトする
ことを特徴とするカラー画像表示装置の製造方法。
The pixel array unit includes an electro-optical element in which the amount of light emitted from the light emitting layer is changed by a flowing current, and one pixel for color display is configured by a combination of the electro-optical elements for each color. A method of manufacturing a color image display device by arranging the light emitting layer in the same shadow mask provided with openings of a predetermined shape so that the openings correspond to the light emitting layers of a desired color and are separately applied for each color. Because
The shadow mask is provided with openings having a shape and size corresponding to the light emitting layer of the electro-optic element for a certain color, and the openings are arranged in a row so as to correspond to the oblique direction of the pixel array portion. Has been
Each of the openings of the shadow mask is arranged corresponding to the position of the light emitting layer of the electro-optic element of the desired color of one pixel for color display in the pixel array portion, and the dye of the desired color is arranged A deposition step for each color for depositing the light emitting layer of the desired color by being attached to a substrate;
In the film formation step for each color, each time the desired color is switched, the position of the opening of the shadow mask is shifted in the horizontal direction of the pixel array unit by the arrangement pitch of the electro-optic elements. A method for manufacturing a color image display device.
JP2008006734A 2008-01-16 2008-01-16 Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask Pending JP2009169070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006734A JP2009169070A (en) 2008-01-16 2008-01-16 Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006734A JP2009169070A (en) 2008-01-16 2008-01-16 Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask

Publications (1)

Publication Number Publication Date
JP2009169070A true JP2009169070A (en) 2009-07-30

Family

ID=40970308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006734A Pending JP2009169070A (en) 2008-01-16 2008-01-16 Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask

Country Status (1)

Country Link
JP (1) JP2009169070A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101550837B1 (en) * 2009-09-18 2015-09-07 엘지디스플레이 주식회사 Organic electroluminescent device
KR20150107883A (en) * 2013-01-24 2015-09-23 쿤산 비젼녹스 디스플레이 컴퍼니 리미티드 Pixel structure for oled display screen and metal mask thereof
KR101577832B1 (en) 2009-08-21 2015-12-15 엘지디스플레이 주식회사 Organic electroluminescence display device and shadow mask
JP2016038570A (en) * 2014-08-11 2016-03-22 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Organic light emitting diode display panel and pixel array structure of display panel
WO2019041943A1 (en) * 2017-08-31 2019-03-07 昆山国显光电有限公司 Pixel structure, mask and display device
CN111180502A (en) * 2020-03-09 2020-05-19 深圳市华星光电半导体显示技术有限公司 Pixel arrangement structure and OLED display device
JP2021528671A (en) * 2018-06-20 2021-10-21 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its driving method, display device and high-precision metal mask
JP2021529330A (en) * 2018-06-29 2021-10-28 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its display method, display device and high-precision metal mask
WO2022160827A1 (en) * 2021-02-01 2022-08-04 京东方科技集团股份有限公司 Pixel array, display device, and high-precision metal mask plate
US11776452B2 (en) 2018-06-20 2023-10-03 Boe Technology Group Co., Ltd. Display substrate and display device
US12266309B2 (en) 2018-06-20 2025-04-01 Boe Technology Group Co., Ltd. Display substrate and driving method thereof, and display device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577832B1 (en) 2009-08-21 2015-12-15 엘지디스플레이 주식회사 Organic electroluminescence display device and shadow mask
KR101550837B1 (en) * 2009-09-18 2015-09-07 엘지디스플레이 주식회사 Organic electroluminescent device
KR20150107883A (en) * 2013-01-24 2015-09-23 쿤산 비젼녹스 디스플레이 컴퍼니 리미티드 Pixel structure for oled display screen and metal mask thereof
JP2016513334A (en) * 2013-01-24 2016-05-12 クンシャン ビジオノックス ディスプレイ カンパニー リミテッド Pixel structure used in OLED display device and metal mask thereof
KR102079171B1 (en) * 2013-01-24 2020-02-19 쿤산 비젼녹스 디스플레이 컴퍼니 리미티드 Pixel structure for oled display screen and metal mask thereof
USRE48229E1 (en) 2013-01-24 2020-09-29 Kunshan Visionox Display Co., Ltd. Pixel structure for OLED display and metal mask thereof
JP2016038570A (en) * 2014-08-11 2016-03-22 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Organic light emitting diode display panel and pixel array structure of display panel
US11309357B2 (en) 2017-08-31 2022-04-19 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel structure, mask and display device with pixel arrangements improving pixels per inch
WO2019041943A1 (en) * 2017-08-31 2019-03-07 昆山国显光电有限公司 Pixel structure, mask and display device
US11776452B2 (en) 2018-06-20 2023-10-03 Boe Technology Group Co., Ltd. Display substrate and display device
US12165561B2 (en) 2018-06-20 2024-12-10 Boe Technology Group Co., Ltd Display substrate and display device
US12451044B2 (en) 2018-06-20 2025-10-21 Boe Technology Group Co., Ltd. Display substrate and display device
US12307976B2 (en) 2018-06-20 2025-05-20 Boe Technology Group Co., Ltd. Display substrate and driving method thereof, and display device
US12288500B2 (en) 2018-06-20 2025-04-29 Boe Technology Group Co., Ltd. Display substrate and display device
JP2023106480A (en) * 2018-06-20 2023-08-01 京東方科技集團股▲ふん▼有限公司 DISPLAY SUBSTRATE, DRIVING METHOD THEREOF, DISPLAY DEVICE AND HIGH PRECISION METAL MASK
US12266309B2 (en) 2018-06-20 2025-04-01 Boe Technology Group Co., Ltd. Display substrate and driving method thereof, and display device
JP7607721B2 (en) 2018-06-20 2024-12-27 京東方科技集團股▲ふん▼有限公司 Display substrate, driving method thereof, display device and high-precision metal mask
JP7355651B2 (en) 2018-06-20 2023-10-03 京東方科技集團股▲ふん▼有限公司 Display substrate, its driving method, display device, and high-precision metal mask
JP2023171823A (en) * 2018-06-20 2023-12-05 京東方科技集團股▲ふん▼有限公司 Display substrate, its driving method, display device, and high-precision metal mask
JP2021528671A (en) * 2018-06-20 2021-10-21 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its driving method, display device and high-precision metal mask
US11900853B2 (en) 2018-06-20 2024-02-13 Boe Technology Group Co., Ltd. Display substrate and display device
US12033559B2 (en) 2018-06-20 2024-07-09 Boe Technology Group Co., Ltd. Display substrate and display device
US12020624B2 (en) 2018-06-20 2024-06-25 Boe Technology Group Co., Ltd. Display substrate and display device
JP7511710B2 (en) 2018-06-20 2024-07-05 京東方科技集團股▲ふん▼有限公司 Display substrate, driving method thereof, display device and high-precision metal mask
JP2024028799A (en) * 2018-06-29 2024-03-05 京東方科技集團股▲ふん▼有限公司 Display substrate, its display method, display device, and high-precision metal mask
JP7396900B2 (en) 2018-06-29 2023-12-12 京東方科技集團股▲ふん▼有限公司 Display substrate, its display method, display device, and high-precision metal mask
JP7645346B2 (en) 2018-06-29 2025-03-13 京東方科技集團股▲ふん▼有限公司 Display substrate, display method thereof, display device, and high-precision metal mask
JP2021529330A (en) * 2018-06-29 2021-10-28 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its display method, display device and high-precision metal mask
CN111180502A (en) * 2020-03-09 2020-05-19 深圳市华星光电半导体显示技术有限公司 Pixel arrangement structure and OLED display device
WO2021179385A1 (en) * 2020-03-09 2021-09-16 深圳市华星光电半导体显示技术有限公司 Pixel arrangement structure and oled display device
US11770959B2 (en) 2021-02-01 2023-09-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel array, display apparatus and fine metal mask
WO2022160827A1 (en) * 2021-02-01 2022-08-04 京东方科技集团股份有限公司 Pixel array, display device, and high-precision metal mask plate

Similar Documents

Publication Publication Date Title
CN108091672B (en) Large area ultra-high density flat panel display with high aperture ratio
JP2009169070A (en) Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask
US9735219B2 (en) Organic light emitting diode display
US7626199B2 (en) Organic light emitting diode display
CN108122951B (en) Ultra-high density transparent flat panel display
US11227545B2 (en) Display apparatus including a double-gate transistor
JP2009169071A (en) Display device
JP2013058323A (en) Light-emitting panel, display device, and electronic apparatus
WO2013069234A1 (en) Organic el display panel and organic el display device
JP5919723B2 (en) Display panel, display device and electronic device
JP2010003880A (en) Display and electronic apparatus
JP2009111047A (en) Color image display device, shadow mask, and method of manufacturing color image display device using shadow mask
US20180151637A1 (en) Organic el display device
JP2009175389A (en) Display device
US20060114190A1 (en) Active matrix organic electro-luminescence device array
JP7664698B2 (en) Display device
JP2009244527A (en) Display device
JP2010002531A (en) Display device and electronic equipment
JP2009175476A (en) Display device
KR20200009008A (en) Display device and electronic device
JP5617319B2 (en) Display device and electronic device
US11864424B2 (en) Pixel having capacitor overlapping with opening area and display device including the same
CN114695458A (en) display screen
JP2010002676A (en) Display device and electronic equipment
CN110021238B (en) Display apparatus and image pickup apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100909