JP2009159611A - トランジスタ出力回路と方法 - Google Patents

Abstract

【課題】トランジスタ出力回路と方法を提供する。
【解決手段】トランジスタ回路は、第一出力トランジスタ、第二出力トランジスタ、及び、スイッチ装置、からなる。第一、第二出力トランジスタは、出力信号をトランジスタ回路のコモン出力端に提供する。スイッチ装置は、第一出力トランジスタの出力端と第二出力トランジスタの出力端をコモン出力端に順に結合する。第一、第二出力トランジスタは同じ定常状態出力を提供するように制御される。スイッチ装置の操作により、第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタの駆動状態電圧の変化が第二出力トランジスタから隔離される。
【選択図】図５

Description

本発明は、トランジスタ出力回路に関するものであって、時間と共に、可変出力電圧、或いは、電流を提供し、回路の一例は、センサー功能に基づいて、電流出力を提供する電流サンプリング回路であるトランジスタ出力回路に関するものである。

多くのセンサー応用において、センサー装置（例えば、ダイオードやトランジスタ）は検出されるパラメータに基づく出力電流を生成する。電流センサーの応用範囲は大きく、本発明は、あらゆるアプリケーションに適用される。例えば、検出されるパラメータは、光検出器の場合は光源レベルで、温度センサーの場合は温度である。センサーは、光源、温度、張力、或いは、その他の力等の物理的性質を測定する。

信号品質、特に、信号対ノイズ比を維持するために、センサーの出力電流は通常、とても小さく、信号をセンサーに近い更にしっかりとした型式に転換する。信号が経時変化する場合や数個のセンサーの出力が多重送信される時（センサーアレイの場合と同じ）、電流のサンプリングが必要である。

図１は公知のサンプリング回路を示す図である。

サンプリングされる電流は、例えば、光電流を含み、電流源ＣＳ１で示される。電流は、Ｐ型駆動トランジスタＴ１ｐを流れ、ソースとゲート間に接続されるキャパシタＣ１を有する。よって、このキャパシタは、サンプリングされる電流に対応するゲートーソース電圧を保存することができる。

この回路は、トランジスタＴ１ｐのゲートとドレイン間に、第一スイッチＳ１（タイミングＣｌＫ１で制御）を有し、トランジスタＴ１ｐを導通させて、サンプリングされる電流を供給することができる。第二スイッチＳ２（タイミングＣｌＫ２で制御）は、トランジスタＴ１ｐを電流源ＣＳ１に結合し、第三スイッチＳ３（タイミングＣｌＫ３で制御）は、トランジスタＴ１ｐを、サンプリング回路の出力端ＯＵＴに結合する。

図２で示されるように、サンプリング期間Ｓで、スイッチＳ１とＳ２が閉じ、スイッチＳ３が開く。サンプリングされた電流（本具体例では光電流）はトランジスタＴ１ｐを流れる。トランジスタＴ１ｐのゲートとドレイン上に存在する電圧は、トランジスタＴ１ｐ中でドレイン電流を生成する値で安定し、光電流に等しい。この電圧はキャパシタＣ１で保存される。維持期間Ｈで、スイッチＳ１とＳ２が開き、スイッチＳ３が閉じる。トランジスタＴ１ｐのゲートーソース電圧はＣ１で維持され、これにより、サンプリングされた光電流は、回路の出力端ＯＵＴで得られる。

電流をサンプリングするのに必要な時間は（Ｃ１＋Ｃｄ）／ｇｍ１に比例し、Ｃｄはセンサー（フォトダイオード）のキャパシタンス、ｇｍ１はトランジスタＴ１ｐの相互コンダクタンスである。測定される電流が小さい時、トランジスタＴ１ｐは、サブスレショルド領域で操作する。この領域で、ｇｍ１の値はドレイン電流Ｉｄ１に比例する。よって、サンプリングされる電流が低い時、安定時間が延長される。

低温ポリシリコン（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ 、ＬＴＰＳ）技術により、ＣＭＯＳ回路を大領域基板に整合することができ、アクティブマトリクス液晶ディスプレイ等の装置を製作するのに用いられる。センサーのディスプレイへの整合は利益を増加するので、これらのセンサーからの信号を処理するＴＦＴ回路の設計が更に重要になっている。センサー装置からの出力を処理する回路内のＴＦＴが、それらのスレショルド電圧に近いバイアスを受けるか、或いは、特に、極小の電流を処理する時、上述のようなサブスレショルド領域でも、これらのバイアス状態下で、好ましくない作用を示す。

供給されるバイアス電圧が変化する時、薄膜トランジスタは、電流オーバーシュート（ｏｖｅｒｓｈｏｏｔ）、或いは、アンダーシュート（ｕｎｄｅｒｓｈｏｏｔ）現象が現れる。図３は、電圧工程が装置のゲートに供給される時、トランジスタのドレイン電流がいかに変化するかを示す図である。ゲートーソース電圧が第一値ＶＧＳ１から第二低値ＶＧＳ２に切り換わる時、Ｎ型ＴＦＴのドレイン電流ＩＤは最初低レベルに落ちるが、しばらくすると、定常状態値になるまで増加する。ゲート電圧が低値ＶＧＳ２から高レベルＶＧＳ１に切り換わる時、ドレイン電流は最初高値になるが、その後、定常状態値に達すると減少する。この遷移挙動は装置内のキャリアの捕捉によるもので、且つ、過渡の大きさ、及び、電流が定常状態値に達するのに必要な時間は、この装置を用いた回路のパフォーマンスに重大な影響を与える。アナログ回路中の装置が偏向する状況と同じように、ＴＦＴがサブスレショルド領域で操作し、スレショルド電圧に近くなるとき、この反応が強くなる。

過渡の大きさは５０％以上で、電流が定常状態値になるのに必要な時間は５０ｍｓ以上である。これは、回路中のその他の過渡応答時間より大幅に遅く、例えば、キャパシタ充電時間から生じる。この遷移挙動は、電流サンプリング回路の出力端で、エラーの主要原因となる。

図４は、ゲートーソース電圧が、時間ｔ＝０で、２．５から１．０Ｖになる時二側低されるＮ型ＬＴＰＳ ＴＦＴのドレイン電流遷移挙動を示す図である。ドレイン電流はまず、約０．５ｎＡになるが、その後、約３０ｍｓで、２．３ｎＡに上昇する。

回路中、ＴＦＴは、処理される信号に関連する変化に加え、それらのゲート電圧に重大な障害をもたらす。この例としては、信号電圧が供給されるか、或いは、ノード上で生成される前、回路中のノードが一定の電圧レベルになるようにプレチャージしなければならないことである。これらの障害は図４で示される緩慢な過渡電流を誘発し、回路の出力端で次々にエラーを生じる。

電流検出応用だけに限らず、トランジスタが可変出力電圧、或いは、電流を提供する時、一般に、このような問題が発生する。

本発明は、トランジスタ出力回路と方法を提供し、上述の問題を改善することを目的とする。

本発明によると、第一出力トランジスタ、第二出力トランジスタ、及び、スイッチ装置からなるトランジスタ回路を提供する。第一、第二出力トランジスタが配置されて、出力信号をトランジスタ回路のコモン出力端に提供する。スイッチ装置は、第一出力トランジスタの出力端と第二出力トランジスタの出力端を順に、コモン出力端に結合する。第一、第二出力トランジスタは、同じ定常状態出力を提供するように制御される。スイッチ装置が操作され、第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタの駆動状態電圧の変化が第二出力トランジスタから隔離される。

一具体例中、回路は電流サンプリング回路である。第一出力トランジスタは、電流をサンプリングする電流サンプリングトランジスタからなる。第二出力トランジスタは、電流出力を伝送するトランジスタからなり、第二出力トランジスタは、第一出力トランジスタに並列される。回路は、更に、第一トランジスタゲートーソースキャパシタンスを有する。スイッチ装置は、選択的に、第一出力トランジスタのゲート電圧を第二出力トランジスタのゲートに結合する。スイッチ装置はカップリングスイッチを有し、変化が第一出力トランジスタによりサンプリングされた電流に関連しない時に開いて、第一出力トランジスタのゲートーソース電圧が第二出力トランジスタに結合されるのを防止し、このカップリングスイッチは閉じて、ゲート電圧を第一トランジスタのゲートーソースキャパシタンスに伝送する。

この回路は、更に、第二トランジスタゲートーソースキャパシタンスを有することができる。

回路は、好ましくは、三モードで操作する。電流サンプリングモードにおいて、第一出力トランジスタは電流をサンプリングし、ゲートーソース電圧が第二トランジスタゲートソースキャパシタンスに保存される。伝送モードで、第一出力トランジスタのゲート電圧が、カップリングスイッチにより、第一トランジスタゲートーソースキャパシタンスに伝送される。出力モードで、第二出力トランジスタは、電圧から派生する出力電流を第一トランジスタゲートーソースキャパシタンス上に提供する。

もう一つの実施例において、第一トランジスタは第一増幅器の一部である。第二出力トランジスタは、第一増幅器に並列される第二増幅器の一部である。スイッチ装置は、第一、第二増幅器の出力スイッチを有し、選択的に、コモン出力端に、第一、第二増幅器の増幅器出力端を結合する。スイッチ装置は、フィードバックスイッチと入力スイッチを有する。フィードバックスイッチは、コモン出力端と入力端間に結合され、且つ、第一、及び、第二増幅器を結合する。入力スイッチは、回路入力端と入力端間に結合され、且つ、第一、及び、第二増幅器を結合する。この場合、回路は三モードで操作する。リセットモードで、フィードバックスイッチと出力スイッチが開き、入力スイッチが閉じる。第一出力モードで、第一増幅器は出力信号をコモン出力端に提供し、フィードバックスイッチが閉じ、入力スイッチが開く。第二出力モードで、第二増幅器は出力信号をコモン出力端に提供し、フィードバックスイッチが閉じ、入力スイッチが開く。

本発明は、更に、トランジスタ回路制御方法を提供し、第一出力トランジスタの出力端をコモン出力端に結合する工程と、第二出力トランジスタの出力端をコモン出力端に結合する工程と、からなり、第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタの駆動状態電圧上の変化が第二出力トランジスタから隔離され、第一、第二出力トランジスタが同じ定常状態出力を提供するよう制御する。

本発明はトランジスタ回路と制御方法を提供し、出力信号は第一出力トランジスタ、その後、第二出力トランジスタにより提供される。第一出力トランジスタの出力端がコモン出力端に結合される時、第一出力トランジスタのゲートーソース電圧の変化は、第二出力トランジスタから隔離される。しかし、第一、第二出力トランジスタが制御されて、同じ定常状態の出力を提供する。制御入力に関係しない（例えば、リセット操作に関係する）トランジスタ駆動電圧の変化だけが、第一トランジスタに供給される。

本発明の電流サンプリング回路と方法を説明する。まず、電流サンプリングは、トランジスタが電流をサンプリングし、電流出力は第一トランジスタと並列である。この場合、サンプリングされた電流に関連しないゲートーソース電圧の変化だけが第一トランジスタに供給される。第一トランジスタの安定したゲート電圧だけが第二トランジスタに転送され、第二トランジスタは一時的な応答遅延を回避する。

本発明の電流サンプリング回路の一部となるトランジスタ装置の例が図５で示される。図の左で示されるトランジスタは右側のトランジスタとスイッチで置換される。これらのスイッチは、個別のトランジスタかＣＭＯＳ伝送ゲートを示す。

回路は電流をサンプリングする第一トランジスタ（電流サンプリング）１０（Ｔ１）と第一トランジスタ１０に並列される第二トランジスタ（電流出力）（Ｔ２）とからなる。ゲートーソース電圧ストレージキャパシタ１４（Ｃｇｓ）が提供され、第二トランジスタ１２のゲートーソース電圧を保存する。

カップリングスイッチ１６が提供され、選択的に第一トランジスタ１０のゲート電圧を第二トランジスタ１２のゲートに結合する。

二つのトランジスタ１０と１２は、パワーレールの“ドレイン（Ｄ）”と“ソース（Ｓ）”間に接続される。各トランジスタ１０と１２は関連する直列スイッチ１８／２０を有し、各トランジスタは回路の進入と脱離を切り換えることができる。

カップリングスイッチ１６が開く時、第一トランジスタ１０上のゲートーソース電圧の変化が第二トランジスタ１２に結合されるのを防止する。これらの電圧変化とサンプリングされた電流が相関せず、この回路のリセット操作と相関する状況下で、カップリングスイッチ１６が提供する防止功能は有用である。カップリングスイッチ１６が閉じると、ゲート電圧をキャパシタ１４に伝送する。

回路は三モードで操作する。第一トランジスタ１０が電流をサンプリングし、ゲートーソース電圧が保存される電流サンプリングモード、第一トランジスタ１０のゲート電圧が、カップリングスイッチ１６により第二トランジスタ１２のゲートに伝送される伝送モード、第二トランジスタ１２が、ストレージキャパシタ１４の電圧から得る出力電流を提供する出力モード、である。

回路が第一モード（電流サンプリング）で操作する時、トランジスタのゲートーソース電圧は大きく変化することが見込まれる。第一トランジスタ１０はドレイン電流を提供する。スイッチ１８は閉じて、スイッチ１６と２０は開く。この状態で、第二トランジスタ１２のゲートーソース電圧はキャパシタ１４（本物のキャパシタ、或いは、トランジスタのセルフキャパシタンス）により維持される。

回路が、ゲートソース電圧上の変化に制限が加えられるか、或いは、ゲートーソース電圧上の変化が、この回路に処理された信号上の変化により生成されたモード下で操作する時、第二トランジスタ１２はドレイン電流を提供することができる。このモード下で、スイッチ１８が開き、スイッチ１６と２０が閉じる。

この方法下で、回路を操作し、第二トランジスタ１２は、ゲートーソース電圧上の変化だけを受け、ゲートーソース電圧上の顕著な変化は、処理される信号上の変化に対応する。この操作モードは上述の出力モードに対応する。

トランジスタ１０と１２の特徴は表面上同じであるが、第一トランジスタ１０のドレイン電流は緩慢な一時的効果により修正され、第二トランジスタ１２のドレイン電流はおおむね緩慢な遷移挙動がない。

提案方法の主要用途は、サブスレショルド領域で操作するＴＦＴを有する回路で、特に、低い電流をサンプリングするのに用いられる回路である。この目的は、既に電流がサンプリングされ、且つ、一時的効果が緩慢なサンプリングトランジスタから、ゲートーソース電圧を、ゲートーソース電圧の大きい変化がなく、且つ、緩慢な一時的効果がない出力トランジスタに伝送することである。

本発明の電流サンプリング回路の具体例は図６で示され、可能な制御信号タイミングは図７で示される。

サンプリングされる電流（光電流）はフォトダイオード３０により生成され、図６では、電流ソースＣＳ６と並列のキャパシタＣｐにより示される。

電流は、トランジスタ１０と１２の結合によりサンプリング、維持される。二つのＣＭＯＳインバータＡ１とＡ２が、トランジスタ１０と１２の光電流とドレイン電流間の差異に対応して生成されるエラー電圧を増幅する。この増幅が回路の安定時間を減少させる。

回路は、異なる操作モードを制御する複数のスイッチを有する。これらは、タイミングコントロール信号f１の制御を受ける第一組のスイッチを含む。一つは第一トランジスタ１０に連接するゲートーソース電圧キャパシタ３２（Ｃｓ）を短絡するリセットスイッチ３８である。インバータＡ１とＡ２は、同じタイミングのバイパススイッチを有し、フィードバック制御ループ（増幅チェーンを含む）をリセットするのに用いられる。

第二組のスイッチはタイミングコントロール信号f２を有する。一つは、第一トランジスタ１０を回路（スイッチ１８）の内外に配置するスイッチで、もう一つは出力スイッチ３４である。カップリングスイッチ１６は、タイミングコントロール信号f２により制御される。トランジスタ１２を回路進入に切り換えるスイッチ２０も、タイミングコントロール信号f２（即ち、f２の相補信号）で制御される。

フィードバック制御ループはキャパシタ４０（Ｃｋ）を有し、タイミングコントロール信号（f１の相補信号）を有する電圧を増幅チェーンの入力端に結合する。上述のように、これは、サンプリング期間の間、正電圧がトランジスタのゲートに供給されるのを確実にする。増幅チェーンは出力キャパシタ４２（Ｃｃ）を有する。増幅チェーンのキャパシタはオフセット電圧を保存し、これらのキャパシタの電荷が時間と共に消失するとき、これらのキャパシタはリセットされ、サンプリング操作の一部となる。

図７で示されるように、最初、制御信号f１とf２は高い。トランジスタ１０のゲートーソース電圧は、リセット操作の時、０Ｖに設定され、インバータＡ１とＡ２を通過するスイッチは閉じ、よって、インバータのスレショルド電圧は、これらの入力と出力端で確立される。これは、フィードバックループのリセットを示す。

約５０μｓのサンプリング期間（Ｓ）で、制御信号f１は低くなり、制御信号f２は高いままである。

キャパシタ４０は、インバータＡ１の入力端で、電圧を少し増加させ、トランジスタ１０のゲート電圧に正の進行工程をもたらす。サンプリング回路の安定時間がフォトダイオードの光電流とキャパシタンスにより制限を受けるようになっても、第一トランジスタ１０のゲート電圧は０Ｖに維持されるか、或いは、負値になることが望ましい。

サンプリング期間で、フィードバック操作により、トランジスタ１０のゲートーソース電圧を制御し、ドレイン電流が光電流（フィードバックチェーンの増幅器が入力端で引き出す極僅かな電流）に等しくなる。しかし、トランジスタ１０のゲートーソース電圧の初期工程と後続制御は、この装置中で上述の遷移挙動を生じさせる。

フィードバックが起動すると、ゲートーソース電圧を調整することにより過渡電流を補償する。しかし、光電流がトランジスタ１０によりサンプリングされて、この装置のゲートーソース電圧を定値に維持することにより保持する場合、ドレイン電流の値は、ゲートーソース電圧に対応する定常値の変化に伴って変化する。サンプリングされた電流のエラーは、フィードバックループが開いた後、サンプリング操作の終わりで増加する。

この効果を回避するため、ゲートーソースが一旦、トランジスタ１０のゲートで確立されると、この電圧はトランジスタ１２のゲートに伝送され、トランジスタ１０のゲート電圧の初期工程を経ず、これにより、ドレイン電流上には緩慢な変化が生成されない。この伝送は、制御信号f２を低くし、制御信号f１を維持することで達成される（約５０μｓの伝送期間）。

二トランジスタ１０と１２のゲート間のカップリングスイッチ１６は閉じ、電荷共有は、最初、キャパシタ１４／３２と増幅器配置の出力キャパシタ４２間に生じる。同時に、トランジスタ１０のドレインに直列されたスイッチ１８が開き、トランジスタ１２のドレインに直列されたスイッチ２０が閉じ、よって、トランジスタ１２はフィードバックループに接続される。

フィードバックはその後、トランジスタ１２のドレイン電流が光電流に等しくなるまでトランジスタ１２のゲートーソース電圧を調整する。

よって、第二トランジスタ１２を用いた有効な第二サンプリング期間を有し、伝送期間の一部となる。

伝送期間の終わりで、制御信号f１とf２が高くなり（維持期間（Ｈ）に進入）、トランジスタ１２のゲートは隔離され、ゲートーソース電圧はキャパシタ１４により維持される。トランジスタ１２のドレイン電流はその後、電流サンプリング回路の出力端ＯＵＴに供給される。

提案方法はＴＦＴ回路に応用され、ゲート電流の変化により、装置のドレイン電流の緩慢な遷移挙動はエラーを引き起こす。

この回路はセンサー応用中の特殊な例で、特に、光強度、或いは、温度に関係する小電流を感知する時である。これは、その他の回路にも応用でき、ＴＦＴがゲート電圧を過渡にし、且つ、適当に定義されたドレイン電流を生成することを要求され、例えば、プレチャージ技術が用いられる回路である。

本発明は、例えば、ディスプレイ装置に用いられて、光センサー信号を処理することができる。一例として、光センサーは周辺光に依存するディスプレイを制御し、このような制御方式は既知もののである。光センサーはバックライトなどの光源や電子発光ディスプレイ等のディスプレイ画素の経年劣化を特徴付けるのにも用いられる。

本発明は増幅器とバッファ回路にも応用される。

図８は、本発明の方法を使用した電圧増幅回路を示す図で、緩慢な一時的エラーを減少させる効果を提供する。

ＩＮＶＡとＩＮＶＢの二つの反転電圧増幅器があり、一貫した増幅率の増幅器として操作するように配列され、フィードバック操作後、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎに等しくなる。もちろん、これは、単に、増幅機能をバッファとした例に過ぎないが、同じ原理が増幅回路に適用される。

スイッチ装置は、出力スイッチ８０と８２を有し、各増幅器は選択的に増幅器出力端をコモン出力端８４に結合する。フィードバックスイッチ８５はコモン出力端８４と入力端８６間に連接され、且つ、第一、第二増幅器に接続される。入力スイッチ８８が回路入力端Ｖｉｎと入力端８６間に提供され、且つ、第一、第二増幅器に結合される。

各増幅器はフィードバックスイッチを有し、入力端と出力端を短絡させ、増幅器のスレショルド電圧を、入力端と出力端間に存在させる。各増幅器はその入力端にキャパシタＣＡ／ＣＢを有する。

様々なスイッチのタイミングが示され、信号f１ からf４のようなタイミングは図９で示される。

第一操作期間９０（リセット期間）で、信号f１は高く、入力電圧が二つの増幅器に提供される。信号f２、f３、及び、f４は低い。キャパシタＣＡを経て、ＶｔｈＡ−Ｖｉｎに等しい電圧が確立され、キャパシタＣＢを経て、電圧ＶｔｈＢ−Ｖｉｎが確立され、ＶｔｈＡとＶｔｈＢは、それぞれ、増幅器ＩＮＶＡとＩＮＶＢのスレショルド電圧である。

供給電圧が５Ｖの場合、スレショルド電圧ＶｔｈＡとＶｔｈＢは２．５Ｖと推定される。

第二操作期間９２（第一フィードバック期間）で、信号f１ とf４は低く、信号f２ とf３は高い。これは、ＩＮＶＡがフィードバックモードで操作することを示し、初めは入力が、ＶｔｈＡ＋ＶｔｈＢ−Ｖｉｎ＝５−Ｖｉｎである。

例えば、Ｖｉｎが４Ｖで、その後、ＩＮＶＡの入力端が１Ｖの場合、増幅器ＩＮＶＡを形成するＴＦＴは、約２．５〜１Ｖからのゲート電圧を経験する。

この工程は、図３の記述のような緩慢な過渡を引き起こす可能性があり、つまり、出力電圧ＶｏｕｔがＶｉｎに等しくなるまで何ミリ秒（増幅器の増幅率に基づく）か待つ必要がある。

第三期間９４中（第二フィードバック期間）、信号f４は高くなり、信号f３は低くなる。増幅器ＩＮＶＡはフィードバックループから隔離され、インバータＩＮＶＢはフィードバックモードで操作する。この期間で、f３が高い時のＩＮＶＢのＴＦＴが直面する状況と比較すると、f３が高い時、Ｖｏｕｔが既に過渡を完了するので、ＩＮＶＢのＴＦＴは小さい電圧減少を体験する。

よって、本発明は、トランジスタ回路からの出力（電圧か電流）を二つの異なるトランジスタ、或いは、トランジスタ回路の順に提供するようにする。トランジスタとトランジスタ回路が制御されるので、同一出力を提供するように駆動する。しかし、第一トランジスタとトランジスタ回路は順に、出力サイクル間、例えば、リセット期間により起因する駆動状態で完全に変化が生じる。

示される回路は一つの独立した例であり、多くのその他の電流センサー回路と当業者に知られる増幅回路がある。この他、本発明は更に出力回路にも応用され、入力状態に応じて、出力トランジスタから出力される電流、或いは、電圧を提供する。

回路中で示されるスイッチは個々のトランジスタかトランジスタゲート回路により実行することができ、回路が他の装置（ディスプレイ等）の基板に整合される場合、同じ技術装置が用いられ、基板上で、その他の回路素子のスイッチとなる。よって、回路の実現は定常的なものとなる。

一般に、本発明は回路に応用され、回路は周期的なリセット、或いは、プレチャージ操作を受け、トランジスタゲート電圧の変化は制御入力の変化から派生しない。本発明のアプローチはこれらの変化から隔離した出力トランジスタを提供するので、その出力トランジスタの緩慢な過渡応答を防止する（サンプリングされる電流の大変化によるものは例外である）。

説明及び特許請求範囲において、ゲートーソースキャパシタンスはトランジスタのセルフキャパシタンスからなること、或いは、ゲートーソース電圧を保存するトランジスタ回路中の追加キャパシタに言及していることが分かる。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

公知の電流サンプリング回路を示す図である。 図１の回路の操作を説明するタイミング図である。 ＴＦＴ作用で見られる電流オーバーシュートとアンダーシュートを示す図である。 Ｎ型ＬＴＰＳ ＴＦＴで測定されるドレイン電流遷移挙動の例を示す図である。 本発明の方法を実行するトランジスタの可能な配置の一例を示す図である。 提案方法を活用する電流サンプリング回路を示す図である。 図６の回路の制御信号タイミングを示す図である。 提案方法を活用する電圧増幅タイミングを示す図である。 図８の回路の制御信号タイミングを示す図である。

符号の説明

Ｃ１、Ｃｄ〜キャパシタ
Ｃｌｋ１、Ｃｌｋ２、Ｃｌｋ３〜タイミング
ＣＳ１〜電流源
ＯＵＴ〜出力端
Ｔｐ１〜トランジスタ
ＶＤＤ、ＶＤＤ〜電圧源
Ｓ１、Ｓ２、Ｓ３〜スイッチ
Ｈ〜維持期間
Ｓ〜サンプリング期間
ＶＧＳ１〜ゲート−ソース電圧の第一値
ＶＧＳ２〜ゲート−ソース電圧の第二値
ＩＤ〜ドレイン電流
１０（Ｔ１）、１２（Ｔ２）〜トランジスタ
１４（Ｃｇｓ）〜ストレージキャパシタ
１６、１８、２０〜スイッチ
Ｄ〜ドレイン
Ｇ〜ゲート極
Ｓ〜ソース
１０（Ｔ１）、１２（Ｔ２）〜トランジスタ
１４（Ｃｔ）〜ストレージキャパシタ
１６、１８、２０〜スイッチ
３０〜フォトダイオード
３２（Ｃｓ）〜キャパシタ
３４、３８〜スイッチ
４０（Ｃｋ）、４２（Ｃｃ）、Ｃｐ〜キャパシタ
Ａ１、Ａ２〜インバータ
ＣＳ６〜電流源
ＯＵＴ〜出力端
（外１）

Ｓ〜サンプリング期間
Ｔ〜伝送期間
Ｈ〜維持期間
８０、８２、８５、８８〜スイッチ
８４〜出力端
８６〜入力端
Ｃｌｏａｄ〜キャパシタ
ＩＮＶＡ、ＩＮＶＢ〜増幅器
Ｖｉｎ〜入力電圧
Ｖｏｕｔ〜出力電圧
f１、f２、f３、f４〜制御信号
９０〜リセット期間
９２〜第一フィードバック期間
９４〜第二フィードバック期間

Claims (10)

1. 第一出力トランジスタと、
   前記第一出力トランジスタと共に配置されて、前記トランジスタ回路のコモン出力端に出力信号を提供する第二出力トランジスタ、及び、
   前記第一出力トランジスタの出力端と前記第二出力トランジスタの出力端を順に、前記コモン出力端に結合し、前記第一、第二出力トランジスタが、同じ定常状態出力を提供するように制御するスイッチ装置と、
   からなり、前記スイッチ装置が操作され、前記第一出力トランジスタの出力端が前記コモン出力端に結合される時、前記第一出力トランジスタの駆動状態電圧の変化が前記第二出力トランジスタから隔離されることを特徴とするトランジスタ回路。
2. 更に、電流サンプリング回路を有し、
   電流をサンプリングする電流サンプリングトランジスタを有する前記第一出力トランジスタと、
   電流出力を伝送し、前記第一出力トランジスタに並列されるトランジスタを有する前記第二出力トランジスタと、
   更に、第一トランジスタゲートーソースキャパシタンスを有する前記回路と、
   選択的に、前記第一出力トランジスタのゲート電圧を、前記第二出力トランジスタのゲートに結合する前記スイッチ装置と、
   カップリングスイッチを有し、前記変化が前記第一出力トランジスタによりサンプリングされた電流に関連しない時に開いて、前記第一出力トランジスタのゲートーソース電圧が前記第二出力トランジスタに結合されるのを防止し、前記カップリングスイッチが閉じて、前記ゲート電圧を前記第一トランジスタのゲートーソースキャパシタンスに伝送する前記スイッチ装置と、
   からなることを特徴とする請求項１に記載のトランジスタ回路。
3. 更に、第二トランジスタゲートーソースキャパシタンスを有し、前記回路は三モードで操作し、
   前記第一トランジスタが電流をサンプリングし、前記ゲートーソース電圧が前記第二トランジスタゲートーソースキャパシタンスに保存される電流サンプリングモードと、
   前記第一トランジスタのゲート電圧が、前記カップリングスイッチにより前記第二トランジスタのゲートに伝送され、前記電流が更に、前記第二出力トランジスタによりサンプリングされる伝送モードと、
   前記第二トランジスタが、前記第一トランジスタゲートーソースキャパシタンス上の電圧から派生する出力電流を提供する出力モードと、
   からなることを特徴とする請求項２に記載のトランジスタ回路。
4. 更に、前記第二トランジスタゲートーソースキャパシタンスを短絡させるリセットスイッチを有することを特徴とする請求項３に記載のトランジスタ回路。
5. 第一増幅器の一部である前記第一出力トランジスタと、
   前記第一増幅器に並列結合され、第二増幅器の一部である前記第二出力トランジスタと、
   前記第一、第二増幅器が、それぞれ、前記第一、第二増幅器の増幅出力端を前記コモン出力端に選択的に結合する出力スイッチを有する前記スイッチ装置と、
   からなることを特徴とする請求項１に記載のトランジスタ回路。
6. 前記スイッチ装置は、前記コモン出力端と入力端間に接続され、前記第一、第二増幅器を接続するフィードバックスイッチと、回路入力端と前記入力端間に接続され、前記第一、第二増幅器を接続する入力スイッチと、を有することを特徴とする請求項５に記載のトランジスタ回路。
7. 前記回路は三モードで操作し、
   前記フィードバックスイッチと前記出力スイッチが開き、前記入力スイッチが閉じるリセットモードと、
   前記第一増幅器は前記出力信号を前記コモン出力端に提供し、前記フィードバックスイッチが閉じ、前記入力スイッチが開く第一出力モードと、
   前記第二増幅器は前記出力信号を前記コモン出力端に提供し、前記フィードバックスイッチが閉じ、前記入力スイッチが開く第二出力モードと、
   からなることを特徴とする請求項６に記載のトランジスタ回路。
8. トランジスタ回路制御方法であって、
   第一出力トランジスタの出力端をコモン出力端に結合する工程と、
   第二出力トランジスタの出力端を前記コモン出力端に結合する工程と、
   からなり、前記第一出力トランジスタの出力端が前記コモン出力端に結合される時、前記第一出力トランジスタの駆動状態電圧上の変化が前記第二出力トランジスタから隔離され、前記第一、第二出力トランジスタが同じ定常状態出力を提供するよう制御されることを特徴とするトランジスタ回路制御方法。
9. 更に、電流サンプリング方法を有し、前記方法は、
   前記第一出力トランジスタにより電流をサンプリングし、前記第一出力トランジスタのゲートーソース電圧を第一トランジスタゲートーソースキャパシタンス上に保存し、前記変化がサンプリングされた前記電流に関連しない時、前記ゲートーソース電圧の変化が前記第二トランジスタから隔離される工程と、
   前記第一出力トランジスタのゲート電圧を第二トランジスタゲートーソースキャパシタンスに伝送する工程と、
   前記第二出力トランジスタにより、前記第二トランジスタゲートーソースキャパシタンス上の電圧から派生した出力電流を提供する工程と、
   電流サンプリング時のリセット操作で、前記第一トランジスタゲートーソースキャパシタンスを短絡させる工程と、
   前記第一出力トランジスタの前記ゲート電圧が伝送される時、前記第二トランジスタにより、前記電流をサンプリングして、前記第二トランジスタゲートーソースキャパシタンスにゲートーソース電圧を保存する工程と、
   からなることを特徴とする請求項８に記載のトランジスタ回路制御方法。
10. 更に、電圧増幅方法を有し、前記第一出力トランジスタは第一増幅器の一部で、前記第二出力トランジスタは前記第一増幅器に並列される第二増幅器の一部であることを特徴とする請求項８に記載のトランジスタ回路制御方法。
    
    
    

Images