[go: up one dir, main page]

JP2009158770A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2009158770A
JP2009158770A JP2007336439A JP2007336439A JP2009158770A JP 2009158770 A JP2009158770 A JP 2009158770A JP 2007336439 A JP2007336439 A JP 2007336439A JP 2007336439 A JP2007336439 A JP 2007336439A JP 2009158770 A JP2009158770 A JP 2009158770A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
mounting portion
adhesive layer
release sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007336439A
Other languages
English (en)
Other versions
JP4940124B2 (ja
Inventor
Keizo Sakurai
敬三 櫻井
Kazuto Saito
和人 斉藤
Masayuki Kusumoto
正行 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2007336439A priority Critical patent/JP4940124B2/ja
Publication of JP2009158770A publication Critical patent/JP2009158770A/ja
Application granted granted Critical
Publication of JP4940124B2 publication Critical patent/JP4940124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高い歩留りで効率よく電子部品搭載用のキャビティが形成された配線基板を製造する方法を提供することである。
【解決手段】上面に電子部品搭載部12を有する第1の基板上10に積層された第2の基板11の上面に開口し、該開口から第1の基板10の搭載部12を露出する電子部品搭載用のキャビティ2が形成された配線基板1の製造方法であって、第1の基板10上に前記開口が未形成の第2の基板11を、搭載部12に対応する部位の下面に離型シートを選択的に被覆させた接着剤層3を介して積層接着する工程と、第2の基板11および接着剤層3における搭載部12に対応する部位を前記離型シートと共に切断除去してキャビティ2を形成する工程とを含むようにした。
【選択図】図1

Description

本発明は、電子部品搭載用のキャビティが形成された配線基板の製造方法に関する。
従来から、電子部品搭載用のキャビティが形成された配線基板がある。かかる配線基板は、通常、電子部品の搭載部を有する第1の基板上に、前記搭載部を取り囲む枠状に形成された第2の基板を積層し、加圧接着して得られる。
ところが、第1,第2の絶縁基板を積層接着する際に、第2の基板が枠状に形成されているために均一に加圧できず、キャビティの底部が変形してしまい、製品の歩留りが低下するという問題があった。前記第2の基板の開口に適当な充填物を充填すれば均一に加圧できるものの、かかる場合には工程が煩雑になる。
一方、特許文献1には、第1の絶縁基板と第2の絶縁基板とを積層接着した後、第2の絶縁基板の一部を切除してキャビティを形成する方法が記載されている。この特許文献1では、第2の絶縁基板の一部を切除する際にメッキ法にて形成される導電性介在層を用いている。
すなわち、前記第2の絶縁基板における前記第1の絶縁基板と対向する表面の一部には、第1,第2の絶縁基板間に挟持される導電性介在層の周辺に沿って凹溝が形成されている。そして、第1,第2の絶縁基板を積層接着した後に、第2の絶縁基板の裏面から前記凹溝に沿った切り込みを入れて、第2の絶縁基板の一部を切除している。
しかしながら、前記導電性介在層を厚み精度よくメッキ法にて形成するのは困難である。前記導電性介在層の厚みにバラつきがあると、第1,第2の絶縁基板を積層接着する際に反りが発生して歩留りが低下する。また、第2の絶縁基板の一部を切除する際に前記導電性介在層の残渣が電子部品搭載部のパッド間に残りやすく、この残渣によって隣接するパッド同士の短絡が発生するという問題がある。さらに、前記導電性介在層を形成しなければならないので、工程が煩雑である。
特開2003−133729号公報(第8図)
本発明の課題は、高い歩留りで効率よく電子部品搭載用のキャビティが形成された配線基板を製造する方法を提供することである。
本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
(1)上面に電子部品の搭載部を有する第1の基板上に積層された第2の基板の上面に開口し、該開口から前記第1の基板の前記搭載部を露出する電子部品搭載用のキャビティが形成された配線基板の製造方法であって、前記第1の基板上に前記開口が未形成の第2の基板を、前記搭載部に対応する部位の下面に離型シートを選択的に被覆させた接着剤層を介して積層接着する工程と、前記第2の基板および前記接着剤層における前記搭載部に対応する部位を前記離型シートと共に切断除去して前記キャビティを形成する工程と、を含むことを特徴とする配線基板の製造方法。
(2)前記第1の基板上に第2の基板を積層接着する工程の前に、前記離型シート周辺の接着剤層を枠状に除去する工程を含む前記(1)記載の配線基板の製造方法。
(3)予め前記搭載部に対応する形状に形成された離型シートを、前記接着剤層の前記搭載部に対応する部位の下面に選択的に被覆させる前記(1)または(2)記載の配線基板の製造方法。
(4)上面に電子部品の搭載部を複数有する第1の基板上に積層された第2の基板の上面に複数開口し、各開口から前記第1の基板の前記搭載部をそれぞれ露出する電子部品搭載用のキャビティが複数形成された配線基板の製造方法であって、前記第1の基板上に前記開口が未形成の第2の基板を、各搭載部に対応する部位の下面に離型シートをそれぞれ選択的に被覆させた接着剤層を介して積層接着する工程と、前記第2の基板および前記接着剤層における各搭載部に対応する部位を前記離型シートと共に切断除去して前記複数のキャビティを形成する工程と、を含むことを特徴とする配線基板の製造方法。
(5)前記複数のキャビティを形成した後、さらに前記キャビティを少なくとも1つ含む所定形状の区画部分を切断して、複数枚の配線基板を得る工程を含む前記(4)記載の配線基板の製造方法。
本発明によれば、まず、前記第1の基板上に前記開口が未形成の第2の基板を、前記搭載部に対応する部位の下面に離型シートを選択的に被覆させた接着剤層を介して積層接着する。したがって、第2の基板における前記搭載部に対応する部位と、前記搭載部との間には、接着剤層および離型シートが介在することになるので、メッキ法にて形成される導電性介在層を用いることよる厚み精度の問題を抑制することができる。また、枠状に形成された第2の基板を積層することによる均一に加圧できない問題もなく、第1の基板上に第2の基板を均一に加圧しながら積層接着することができるので、積層接着後の第2の基板の上面を平坦性に優れたものにすることができる。これにより、例えばこの第2の基板の上面上に、さらに基板を積み重ねていく際には、上下基板間を確実に電気的に接続することができる。また、該第2の基板の上面上にレジストをスキージ等にて印刷する際には、精度よく印刷することができる。
そして、前記第1の基板上に第2の基板を積層接着した後に、前記第2の基板および前記接着剤層における前記搭載部に対応する部位を前記離型シートと共に切断除去してキャビティを形成する。すなわち、切断された第2の基板および接着剤層における所定部位を前記搭載部から除去する際には、離型シートと前記搭載部との界面から剥離することができるので、これらを簡単に除去でき、効率よくキャビティを形成することができる。しかも、メッキ法にて形成される導電性介在層の残渣が電子部品搭載部のパッド間に残ることによる短絡の問題がないので、高い歩留りでキャビティが形成された配線基板を製造することができる。
特に、複数のキャビティを形成する場合や、キャビティが形成された配線基板を複数製造する場合に前記(4),(5)の製造方法を適用すると、その有用性がより向上する。
以下、本発明にかかる配線基板の製造方法の一実施形態について、図面を参照して詳細に説明する。図1は、本実施形態にかかる配線基板を示す断面図である。図2は、本実施形態にかかる第1の基板を示す断面図である。図3は、本実施形態にかかる第2の基板を示す断面図である。図4(a)〜(c)および図5(d)〜(f)は、本実施形態にかかる配線基板の製造方法を示す工程図である。
本実施形態にかかる配線基板の製造方法は、図1に示すように、上面に電子部品がフリップチップ接続される電子部品搭載部12を有する第1の基板10上に積層された第2の基板11の上面に開口し、該開口から電子部品搭載部12を露出する電子部品搭載用のキャビティ2が形成された配線基板1を製造する方法である。
第1の基板10は、図2に示すように平板状であり、絶縁層15aの上下面に絶縁層15bを複数積層して絶縁基板15を形成しており、最上層の絶縁層15b上にはソルダーレジスト層19が積層されている。また、絶縁基板15の上面中央部には、半導体素子等の電子部品の電極が半田バンプを介して電気的に接続される電子部品接続用の半田接続パッド17が複数形成されている。絶縁基板15の下面には、外部電気回路基板に半田ボールを介して電気的に接続される外部接続用の半田接続パッド18が複数形成されている。絶縁基板15の上面から下面にかけて、対応する半田接続パッド17,18を互いに電気的に接続する配線導体16が配設されている。
絶縁層15aは、基板の芯体となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層15aの厚みとしては、例えば0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数の貫通孔20を有している。絶縁層15aの上下面および各貫通孔20の内面には、配線導体16の一部が被着されており、上下面の配線導体16が貫通孔20を介して電気的に接続されている。
このような絶縁層15aは、例えばガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。絶縁層15a上下面の配線導体16は、絶縁層15a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を張着しておくと共に、この銅箔をシート硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔20内面の配線導体16は、絶縁層15aに貫通孔20を設けた後に、この貫通孔20内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
貫通孔20の内部には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂21が充填されている。孔埋め樹脂21は、貫通孔20を塞ぐことにより、該貫通孔20の直上および直下に配線導体16および各絶縁層15bを形成可能とするためのものであり、例えば未硬化のペースト状の熱硬化性樹脂を貫通孔20内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。この孔埋め樹脂21を含む絶縁層15aの上下面に、絶縁層15bが複数積層されている。
絶縁層15aの上下面に積層された各絶縁層15bは、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔22を有している。各絶縁層15bは、配線導体16を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体16と下層の配線導体16とを貫通孔22を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。
このような各絶縁層15bは、例えば厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層15aの上下面に張着し、これを熱硬化させると共に、レーザ加工により貫通孔22を穿孔し、さらにその上に同様にして次の絶縁層15bを順次積み重ねることによって形成される。各絶縁層15bの表面および貫通孔22内に被着された配線導体16は、各絶縁層15bを形成する毎に各絶縁層15bの表面および貫通孔22内に5〜50μm程度の厚みを有する銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
絶縁基板15の上面に形成された半田接続パッド17、絶縁基板15の下面に形成された半田接続パッド18は、厚みが3〜50μm程度の銅めっき膜から成り、それぞれ配線導体16に電気的に接続されている。半田接続パッド17は電子部品を接続するための端子として、半田接続パッド18は外部電気回路に接続するための端子としてそれぞれ機能する。このような半田接続パッド17,18は、例えば絶縁層15bの表面に公知のセミアディティブ法により銅めっき膜を所定のパターンに被着させることにより形成される。
最上層の絶縁層15b上に積層されたソルダーレジスト層19は、隣接する半田接続パッド17同士の電気的な絶縁信頼性を高めると共に、半田接続パッド17の絶縁層15bへの接合強度を大きなものとする作用をなし、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成る。
また、ソルダーレジスト層19は、半田接続パッド17の中央部を露出させる開口部19aを有している。そして、この開口部19a、該開口部19aから露出する半田接続パッド17の中央部、および図1に示すキャビティ2の開口から露出するソルダーレジスト層19によって電子部品搭載部12が形成される。
このようなソルダーレジスト層19は、その厚みが10〜50μm程度であり、例えば感光性を有するソルダーレジスト層19用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最上層の絶縁層15b上に塗布し、これを乾燥させた後、露光および現像処理を行なって半田接続パッド17の中央部を露出させる開口部19aを形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層19用の未硬化の樹脂フィルムを最上層の絶縁層15b上に張着した後、これを熱硬化させ、しかる後、半田接続パッド17の中央部に対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって半田接続パッド17の中央部を露出させる開口部19aを有するように形成される。なお、後述するように、最下層の絶縁層15b上にもソルダーレジスト層19を積層し、半田接続パッド18の中央部を露出させる開口部19bを形成する(図1参照)。
第2の基板11は、図3に示すように平板状であり、キャビティ2を形成するために切断除去される部位13が形成されている以外は、前記した第1の基板10と同様にして作製される。部位13は、第1の基板10上に第2の基板11を積層接着した際に、電子部品搭載部12の上方に位置する部位であり、絶縁層15a,15bのみで構成されている。そして、この部位13が切断除去されることにより、キャビティ2の開口および内周面が形成される。なお、第2の基板11における部位13に配線導体16が形成されていないことに起因して第2の基板11に厚みのバラつきや反りが発生するのを防止するために、部位13における絶縁層15a,15bの間や表面に配線導体16と同じ銅箔や銅めっき膜から成るダミーの導体パターンを設けてもよい。
次に、図4(a)〜(c)に示すように、第1の基板10上に第2の基板11を、電子部品搭載部12に対応する部位の下面に離型シート4を選択的に被覆させた接着剤層3を介して積層接着する。
具体的には、図4(a)に示すように、接着剤層3の上面を第2の基板11の下面に被着させた後、該接着剤層3の下面全面に離型シート4を被覆する。接着剤層3としては、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、アリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂等が挙げられる。離型シート4を構成する材料としては、例えばポリエチレンテレフタレート、ポリテトラフルオロエチレン(PTFE)等のフッ素系樹脂等が挙げられ、接着力のないものが好ましい。また、離型シート4として、紙等の基材表面にシリコーン処理等の離型処理を施したものを採用することもできる。なお、接着剤層3の下面を離型シート4で予め被覆したものを第2の基板11の下面に被着させてもよい。
接着剤層3の厚さとしては、例えば30〜100μm、好ましくは40〜60μmであるのがよく、離型シート4の厚さとしては、例えば25〜80μm、好ましくは25〜50μmであるのがよい。特に、接着剤層3の厚さが離型シート4の厚さと同じか、または離型シート4の厚さよりも大きいのが好ましい。接着剤層3の厚さが離型シート4の厚さよりも薄いと、第1の基板10上に第2の基板11を積層接着したときに、第2の基板11の電子部品搭載部12に対応する部位が凸状に湾曲するおそれがある。
接着剤層3の下面全面に離型シート4を被覆した後、電子部品搭載部12に対応する部位に沿って、図4(b)に示すように、離型シート4から切り込みを入れて第2の基板11にまで達する深さの切り込み溝5を形成する。このとき、切り込み溝5の外方側に位置する内側面5aが、電子部品搭載部12の端部と同じ位置となるように切り込み溝5を形成する。そして、電子部品搭載部12に対応する部位以外を被覆している離型シート4、つまり切り込み溝5よりも外方に位置する接着剤層3を被覆している離型シート4を、該接着剤層3から剥離して除去する。これにより、接着剤層3は、電子部品搭載部12に対応する部位の下面に離型シート4が選択的に被覆され、該離型シート4周辺の接着剤層3が枠状に除去された構成になる。切り込み溝5は、例えばダイシングやルーター装置等を用いて形成することができる。
切り込み溝5を形成した後、図4(c)に示すように、第1の基板10上に第2の基板11を、所定部位の下面に離型シート4を選択的に被覆させた接着剤層3を介して積層接着する。接着するときには、1〜4Pa程度のプレス面圧を掛けるのが好ましい。また、接着剤層3が熱硬化性樹脂からなる場合には、第1の基板10上に第2の基板11を積層した後に、接着剤層3を熱硬化させることによって両基板が接着される。
第1の基板10上に第2の基板11を積層接着した後、図5(d)に示すように、電子部品搭載部12を除いた位置における第2の基板11から第1の基板10にかけて複数の貫通孔20aを形成し、該貫通孔20aを介して第1の基板10および第2の基板11を電気的に接続する。貫通孔20aは、前記した貫通孔20と同様にして形成することができる。
ついで、図5(e)に示すように、第2の基板11の上面から切り込みを入れて切り込み溝5にまで達する深さの切り込み溝6を形成する。切り込み溝6は、切り込み溝5と同様に、例えばダイシングやルーター装置等を用いて形成することができる。
この切り込み溝6を形成した後、第2の基板11および接着剤層3における電子部品搭載部12に対応する部位を離型シート4と共に除去して、図5(f)に示すように、キャビティ2を形成する。ちなみに、除去される第2の基板11における電子部品搭載部12に対応する部位は、前記したキャビティ2を形成するために切断除去される部位13である(図3参照)。この部位13が切断された第2の基板11にキャビティ2の開口および内周面が形成され、前記開口から露出する電子部品搭載部12がキャビティ2の底面を形成する。
最後に、第1の基板10の最下層の絶縁層15b上にソルダーレジスト層19を積層し、半田接続パッド18の中央部を露出させる開口部19bを形成すると共に、第2の基板11の最上層の絶縁層15b上にもソルダーレジスト層19を積層し、該絶縁層15b上に配設されている配線導体16の一部を露出させる開口部19cを形成して、図1に示す配線基板1を得る。この配線基板1に半導体素子等の電子部品を実装するには、該電子部品を配線基板1に形成されたキャビティ2内に収容した後、電子部品搭載部12を介して実装する。
なお、必要に応じてソルダーレジスト層19の開口部19a〜19cより露出する半田接続パッド17,18の中央部および配線導体16の一部の表面に、ニッケルメッキ層および金メッキ層を順次施してもよい。
次に、本発明にかかる配線基板の製造方法の他の実施形態について説明する。本実施形態は、上面に電子部品の搭載部を複数有する第1の基板上に積層された第2の基板の上面に複数開口し、各開口から前記第1の基板の前記搭載部をそれぞれ露出する電子部品搭載用のキャビティが複数形成された配線基板の製造方法である。
そして、前記第1の基板上に第2の基板を、各搭載部に対応する部位の下面に離型シートをそれぞれ選択的に被覆させた接着剤層を介して積層接着する工程と、前記第2の基板および前記接着剤層における各搭載部に対応する部位を前記離型シートと共に切断除去して前記複数のキャビティを形成する工程と、を含む。このような工程を採用すると、複数のキャビティが形成された配線基板を高い歩留りで効率よく得ることができる。形成されるキャビティの個数としては、用途に応じて任意に選定することができ、特に限定されないが、2〜100個程度であるのが好ましい。
また、前記複数のキャビティを形成した後、さらに前記キャビティを少なくとも1つ含む所定形状の区画部分を切断して、複数枚の配線基板を得る工程を含むのが好ましい。これにより、キャビティが形成された配線基板を高い歩留りで効率よく得ることができる。その他の構成は、前記した一実施形態と同様である。
以上、本発明にかかるいくつかの実施形態について説明したが、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において種々の改善や変更が可能である。例えば前記した実施形態では、ダイシングやルーター装置等を用いて切り込み溝5,6を形成したが、本発明ではこれらに代えて、レーザ装置を用いて切り込み溝を形成することもできる。以下、本発明の他の実施形態にかかる配線基板の製造方法について、図面を参照して詳細に説明する。図6(a)〜(c)は、本実施形態にかかる配線基板の製造方法を示す工程図である。なお、図6(a)〜(c)においては、前述した図1〜図5と同一の構成部分には同一の符号を付して説明は省略する。
図6(a)に示すように、本実施形態にかかる第2の基板31における絶縁基板15の下面には、配線導体32が枠状に形成されている。この配線導体32と、該配線導体32の内側領域に位置する絶縁基板15とが、キャビティを形成するために切断除去される部位33になる。配線導体32は、前記した配線導体16と同様にして形成することができる。
図6(b)に示すように、接着剤層3の上面を第2の基板31の下面に被着させた後、該接着剤層3の下面全面に離型シート4を被覆する。ついで、レーザ光が配線導体32に当たるように、レーザ装置から離型シート4に向けてレーザ光を照射することによって、図6(c)に示すような切り込み溝34が形成される。
なお、第1の基板上に第2の基板31を積層接着した後、第2の基板31の上面から切り込みを入れて切り込み溝34にまで達する深さの切り込み溝を形成する際にも、前記と同様にしてレーザ装置を用いて切り込み溝を形成する。その他の構成は、前記した一実施形態と同様である。
また、前記した実施形態では、接着剤層3の下面全面に離型シート4を被覆した後、電子部品搭載部12に対応する部位に沿って離型シート4から切り込みを入れて、接着剤層3の所定部位の下面に離型シート4を選択的に被覆する場合について説明したが、予め電子部品搭載部12に対応する形状に形成された離型シート4を、接着剤層3の所定部位の下面に選択的に被覆させるようにしてもよい。
例えば図7示すように、接着剤層3の所定部位の下面に、予め電子部品搭載部12に対応する形状に形成された複数枚の離型シート4を選択的に被覆させることもできる。このように構成された接着剤層3および離型シート4は、複数のキャビティを形成する場合や、キャビティが形成された配線基板を複数製造する場合に好適である。なお、その他の構成は、前記した一実施形態と同様である。
本発明の一実施形態にかかる配線基板を示す断面図である。 本発明の一実施形態にかかる第1の基板を示す断面図である。 本発明の一実施形態にかかる第2の基板を示す断面図である。 (a)〜(c)は、本発明の一実施形態にかかる配線基板の製造方法を示す工程図である。 (d)〜(f)は、本発明の一実施形態にかかる配線基板の製造方法を示す工程図である。 (a)〜(c)は、本発明の他の実施形態にかかる配線基板の製造方法を示す工程図である。 本発明の他の実施形態にかかる接着剤層および離型シートを示す概略平面図である。
符号の説明
1 配線基板
2 キャビティ
3 接着剤層
4 離型シート
5,6,34 切り込み溝
5a 内側面
10 第1の基板
11,31 第2の基板
12 電子部品搭載部
13,33 部位
15 絶縁基板
15a,15b 絶縁層
16,32 配線導体
17,18 半田接続パッド
19 ソルダーレジスト層
19a,19b,19c 開口部
20,20a,22 貫通孔
21 孔埋め樹脂

Claims (5)

  1. 上面に電子部品の搭載部を有する第1の基板上に積層された第2の基板の上面に開口し、該開口から前記第1の基板の前記搭載部を露出する電子部品搭載用のキャビティが形成された配線基板の製造方法であって、
    前記第1の基板上に前記開口が未形成の第2の基板を、前記搭載部に対応する部位の下面に離型シートを選択的に被覆させた接着剤層を介して積層接着する工程と、
    前記第2の基板および前記接着剤層における前記搭載部に対応する部位を前記離型シートと共に切断除去して前記キャビティを形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  2. 前記第1の基板上に第2の基板を積層接着する工程の前に、前記離型シート周辺の接着剤層を枠状に除去する工程を含む請求項1記載の配線基板の製造方法。
  3. 予め前記搭載部に対応する形状に形成された離型シートを、前記接着剤層の前記搭載部に対応する部位の下面に選択的に被覆させる請求項1または2記載の配線基板の製造方法。
  4. 上面に電子部品の搭載部を複数有する第1の基板上に積層された第2の基板の上面に複数開口し、各開口から前記第1の基板の前記搭載部をそれぞれ露出する電子部品搭載用のキャビティが複数形成された配線基板の製造方法であって、
    前記第1の基板上に前記開口が未形成の第2の基板を、各搭載部に対応する部位の下面に離型シートをそれぞれ選択的に被覆させた接着剤層を介して積層接着する工程と、
    前記第2の基板および前記接着剤層における各搭載部に対応する部位を前記離型シートと共に切断除去して前記複数のキャビティを形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  5. 前記複数のキャビティを形成した後、さらに前記キャビティを少なくとも1つ含む所定形状の区画部分を切断して、複数枚の配線基板を得る工程を含む請求項4記載の配線基板の製造方法。
JP2007336439A 2007-12-27 2007-12-27 配線基板の製造方法 Expired - Fee Related JP4940124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007336439A JP4940124B2 (ja) 2007-12-27 2007-12-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007336439A JP4940124B2 (ja) 2007-12-27 2007-12-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009158770A true JP2009158770A (ja) 2009-07-16
JP4940124B2 JP4940124B2 (ja) 2012-05-30

Family

ID=40962454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007336439A Expired - Fee Related JP4940124B2 (ja) 2007-12-27 2007-12-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4940124B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243751A (ja) * 2010-05-18 2011-12-01 Unimicron Technology Corp 回路基板およびその製造方法
JP2012049196A (ja) * 2010-08-24 2012-03-08 Kinko Denshi Kofun Yugenkoshi プリント配線板およびその製造方法
CN102860144A (zh) * 2010-02-12 2013-01-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
JP2013051325A (ja) * 2011-08-31 2013-03-14 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板の製造方法
JP2013065881A (ja) * 2012-11-30 2013-04-11 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法
CN103068189A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 制造多层电路板的方法以及多层电路板
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP5377792B1 (ja) * 2013-07-08 2013-12-25 株式会社イースタン 回路基板の製造方法
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN104106318A (zh) * 2011-12-05 2014-10-15 At&S奥地利科技与系统技术股份公司 用于生产电路板的方法(其涉及移除该电路板的子区域)和该方法的应用
JP2014197596A (ja) * 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
TWI500374B (zh) * 2014-04-08 2015-09-11 Unimicron Technology Corp 封裝基板及其製法
KR20180070276A (ko) * 2016-12-16 2018-06-26 삼성전기주식회사 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법
JP2019087722A (ja) * 2017-11-09 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びその製造方法
TWI669040B (zh) * 2017-09-28 2019-08-11 宏啟勝精密電子(秦皇島)有限公司 柔性電路板及該柔性電路板的製造方法
JP2020102493A (ja) * 2018-12-20 2020-07-02 京セラ株式会社 配線基板および実装構造体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240123011A (ko) 2023-02-06 2024-08-13 삼성전기주식회사 회로 기판 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120410A (ja) * 1992-10-02 1994-04-28 Ibiden Co Ltd 電子部品搭載用基板を製造するための離型フィルム
JPH1022645A (ja) * 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JPH1041631A (ja) * 1996-07-26 1998-02-13 Kokusai Electric Co Ltd チップ埋め込み構造高密度実装基板の製造方法
JPH1168312A (ja) * 1997-08-08 1999-03-09 Sharp Corp フレックスリジット配線板の製造方法
JP2000150696A (ja) * 1998-11-09 2000-05-30 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2005175114A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 多層プリント配線板とその製造方法
JP2005310859A (ja) * 2004-04-19 2005-11-04 Murata Mfg Co Ltd 段差付き基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120410A (ja) * 1992-10-02 1994-04-28 Ibiden Co Ltd 電子部品搭載用基板を製造するための離型フィルム
JPH1022645A (ja) * 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JPH1041631A (ja) * 1996-07-26 1998-02-13 Kokusai Electric Co Ltd チップ埋め込み構造高密度実装基板の製造方法
JPH1168312A (ja) * 1997-08-08 1999-03-09 Sharp Corp フレックスリジット配線板の製造方法
JP2000150696A (ja) * 1998-11-09 2000-05-30 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2005175114A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 多層プリント配線板とその製造方法
JP2005310859A (ja) * 2004-04-19 2005-11-04 Murata Mfg Co Ltd 段差付き基板の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102860144A (zh) * 2010-02-12 2013-01-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
CN102860144B (zh) * 2010-02-12 2016-03-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
JP2013520007A (ja) * 2010-02-12 2013-05-30 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
JP2011243751A (ja) * 2010-05-18 2011-12-01 Unimicron Technology Corp 回路基板およびその製造方法
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US9340003B2 (en) 2010-05-19 2016-05-17 Unimicron Technology Corp. Manufacturing method of circuit board
JP2012049196A (ja) * 2010-08-24 2012-03-08 Kinko Denshi Kofun Yugenkoshi プリント配線板およびその製造方法
JP2013051325A (ja) * 2011-08-31 2013-03-14 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板の製造方法
CN103068189A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 制造多层电路板的方法以及多层电路板
JP2013089925A (ja) * 2011-10-21 2013-05-13 Fujikura Ltd 多層回路基板の製造方法及び多層回路基板
US8884166B2 (en) 2011-10-21 2014-11-11 Fujikura Ltd. Method of manufacturing multi-layer circuit board, and multi-layer circuit board
CN104106318A (zh) * 2011-12-05 2014-10-15 At&S奥地利科技与系统技术股份公司 用于生产电路板的方法(其涉及移除该电路板的子区域)和该方法的应用
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP2013065881A (ja) * 2012-11-30 2013-04-11 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法
JP2014197596A (ja) * 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
JP5377792B1 (ja) * 2013-07-08 2013-12-25 株式会社イースタン 回路基板の製造方法
TWI500374B (zh) * 2014-04-08 2015-09-11 Unimicron Technology Corp 封裝基板及其製法
KR20180070276A (ko) * 2016-12-16 2018-06-26 삼성전기주식회사 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법
KR102691318B1 (ko) * 2016-12-16 2024-08-05 삼성전기주식회사 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법
TWI669040B (zh) * 2017-09-28 2019-08-11 宏啟勝精密電子(秦皇島)有限公司 柔性電路板及該柔性電路板的製造方法
JP2019087722A (ja) * 2017-11-09 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板及びその製造方法
JP2020102493A (ja) * 2018-12-20 2020-07-02 京セラ株式会社 配線基板および実装構造体
JP7066603B2 (ja) 2018-12-20 2022-05-13 京セラ株式会社 配線基板および実装構造体

Also Published As

Publication number Publication date
JP4940124B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4940124B2 (ja) 配線基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US20110001245A1 (en) Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2014130856A (ja) 配線基板の製造方法
JP2018157089A (ja) プリント配線板およびその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
CN106455312A (zh) 布线基板以及其制造方法
CN104780723A (zh) 布线基板的制造方法
JP5047906B2 (ja) 配線基板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2018157090A (ja) プリント配線板およびその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2009212160A (ja) 配線基板およびその製造方法
JP2015211146A (ja) 配線基板の製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
JP2010056126A (ja) 配線基板の製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate
JP4610633B2 (ja) 配線基板の製造方法
JP2019079878A (ja) プリント配線板と支持体との組立体およびその製造方法
JP5430002B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees