JP2009153007A - 自動利得制御増幅器及びそれを有する音声記録装置 - Google Patents

Abstract

【課題】ポップ音を発生させることなく，アンプ出力レベルを適正なレンジに保つことができる自動利得制御増幅器を提供する。
【解決手段】
自動利得制御増幅器は，入力信号を増幅する可変利得増幅ユニットと，可変利得増幅ユニットの出力信号の振幅を監視し，出力信号の振幅に応じて当該出力信号の振幅を所望の範囲内にするような可変利得増幅ユニットの適正利得を求め，求めた適正利得を可変利得増幅ユニットに設定する自動利得制御ユニットとを有する。そして，自動利得制御ユニットは，出力信号の振幅が所定の基準値以下の時に，求めた適正利得を可変利得増幅ユニットに設定する。
【選択図】図２

Description

本発明は，自動利得制御増幅器及びそれを有する音声記録装置に関する。

自動利得制御増幅器は，増幅器（以下アンプと称する）の出力レベルを監視し，出力レベルが適正なレンジ内に入るようにアンプの利得を自動制御する。音声信号をデジタル化して録音するデジタル音声レコーダなどの音声記録装置は，マイクから出力される電気信号を増幅する可変利得アンプおよび，アンプ出力レベルが適正なレンジ内に入るにような適正な利得を求め，アンプの利得を逐次制御する自動利得制御ユニットを有する自動利得制御増幅器と，アンプ出力をデジタル化して記録するメモリとを有する。これにより，アンプ出力がそのダイナミックレンジ内に維持され，音声出力が飽和レベルになることが防止される。

特許文献１には，無線通信システムにおいて，増幅器の段数を順次異ならせた複数組の増幅器を設けておき，入力信号レベルを監視し入力信号レベルに応じて最適な増幅器の組を選択することが記載されている。
特開平１１−２８４４６０

音声信号はＡＣ成分からなる信号であり，その音声信号レベルは音声の大きさに応じて常時変化する。したがって，音声記録装置においては，音声信号レベルに応じてアンプの利得を自動的に制御することで，録音される音声信号レベルを適正なレンジ内に治めることができる。

しかしながら，アンプの利得を変更した時にアンプ出力レベルが急激に変化し，高周波ノイズによるポップ音が発生する。特に，静寂な状態から音声信号レベルが上昇した場合には，このポップ音が目立つことになり，録音品質の低下を招く。一般に，ポップ音の発生を抑制するために，アンプの利得を徐々に変化させるよう制御することが行われる。しかし，音声信号レベルが急激に変化した場合は，適切な利得に制御するまで一定の時間を要し，その間アンプ出力レベルが飽和してしまうことになり好ましくない。

そこで，本発明の目的は，ポップ音を発生させることなく，アンプ出力レベルを適正なレンジに保つことができる自動利得制御増幅器とそれを有する音声記録装置を提供することにある。

上記の目的を達成するために，本発明の第１の側面によれば，入力信号を増幅する自動利得制御増幅器において，入力信号を増幅する可変利得増幅ユニットと，前記可変利得増幅ユニットの出力信号の振幅を監視し，前記出力信号の振幅に応じて当該出力信号の振幅を所望の範囲内にするような前記可変利得増幅ユニットの適正利得を求め，前記求めた適正利得を前記可変利得増幅ユニットに設定する自動利得制御ユニットとを有する。そして，前記自動利得制御ユニットは，前記出力信号の振幅が所定の基準値以下の時に，前記求めた適正利得を前記可変利得増幅ユニットに設定する。

可変利得増幅ユニットの利得変更が出力信号の振幅が基準値以下のタイミングで行われるので，利得変更にともなうポップ音の発生を防止または抑制することができる。

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図１は，自動利得制御増幅器の構成と出力信号の波形を示す図である。図１において，マイクロフォンＭＣが音声１０を電気信号である音声信号ＩＮに変換し，可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡが，音声信号ＩＮを増幅して増幅された音声信号ＯＵＴを出力し，アナログデジタルコンバータＡＤＣが出力音声信号ＯＵＴをデジタル音声信号Ｄ−ＯＵＴに変換し，自動利得制御ユニットＣＯＮＴがデジタル音声信号Ｄ−ＯＵＴの振幅を監視し，振幅が所望の振幅範囲内に入るように適正利得（適正ゲイン）ＧＡを求め，可変利得増幅ユニットＰＧＡに適正利得ＧＡを設定する。図１中，自動利得制御増幅器は，可変利得増幅ユニットＰＧＡと，アナログデジタルコンバータＡＤＣと，自動利得制御ユニットＣＯＮＴとで構成される。

図１には，可変利得増幅ユニットＰＧＡの出力音声信号ＯＵＴの波形と，自動利得制御ユニットＣＯＮＴが生成する適正利得ＧＡとが示されている。音声信号ＯＵＴは図示されるとおりＤＣ成分の信号波形からなり，中心電圧Ｖｒｅｆを中心にプラス側とマイナス側に振幅する信号である。アンプＰＧＡが利得ＧＡ１に設定されているときに，時間ｔ１で自動利得制御ユニットＣＯＮＴが新たな適正利得ＧＡ２を生成しアンプＰＧＡに適正利得ＧＡ２（＞Ｇ１）を設定すると，時間ｔ１でアンプＰＧＡの出力音声信号ＯＵＴの振幅が急激に増加する。同様に，アンプＰＧＡが利得ＧＡ２に設定されているときに，時間ｔ２で自動利得制御ユニットＣＯＮＴが新たな適正利得ＧＡ３を生成しアンプＰＧＡに適正利得ＧＡ３（＞Ｇ２）を設定すると，時間ｔ２でアンプＰＧＡの出力音声信号ＯＵＴの振幅が急激に増加する。よって，時間ｔ１，ｔ２において出力音声信号ＯＵＴに高周波ノイズが発生しポップ音が発生する。

［第１の実施の形態］
図２は，第１の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。図１と同様に，マイクロフォンＭＣが音声１０を電気信号である音声信号ＩＮに変換し，可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡが，音声信号ＩＮを増幅して出力音声信号ＯＵＴを出力し，アナログデジタルコンバータＡＤＣが出力音声信号ＯＵＴをデジタル音声信号Ｄ−ＯＵＴに変換し，自動利得制御ユニットＣＯＮＴがデジタル音声信号Ｄ−ＯＵＴの振幅を監視し，その振幅が所望の振幅範囲内に入るように適正利得（適正ゲイン）ＧＡを求め，可変利得増幅ユニットＰＧＡに適正利得ＧＡを設定する。

アナログデジタルコンバータＡＤＣは，図示しないサンプリングクロックに同期してアナログ出力音声信号ＯＵＴをデジタル音声信号Ｄ−ＯＵＴに変換し，そのデジタル音声信号Ｄ−ＯＵＴはメモリユニットＭＥＭに記録される。

図２中，自動利得制御増幅器は，可変利得増幅ユニットＰＧＡと，アナログデジタルコンバータＡＤＣと，自動利得制御ユニットＣＯＮＴとで構成される。また，この自動利得制御器とメモリユニットＭＥＭとで音声記録装置が構成される。

第１の実施の形態における自動利得制御ユニットＣＯＮＴは，図２の出力音声信号ＯＵＴの波形図に示されるとおり，出力音声信号ＯＵＴの振幅がゼロになるタイミングｔ１１，ｔ１２で，新たな適正利得ＧＡ２，３を出力しその新たな適正利得ＧＡ２，ＧＡ３を可変利得増幅ユニットＰＧＡに設定する。

図３は，第１の実施の形態における自動利得制御ユニットＣＯＮＴの構成図である。自動利得制御ユニットＣＯＮＴは，汎用マイクロコンピュータで構成され，演算ユニットＣＰＵと，ＣＰＵバス２０と，プログラムメモリＰ−ＲＯＭと，内部メモリＲＡＭとを有する。さらに，自動利得制御ユニットＣＯＮＴは，アナログデジタルコンバータＡＤＣが出力するデジタル音声信号Ｄ−ＯＵＴ（たとえば１６ビット）を入力する入力バッファＩＮ−ＢＵＦと，入力されたデジタル音声信号Ｄ−ＯＵＴを一次的に記憶する入力レジスタＩＮ−ＲＥＧと，演算ユニットＣＰＵが生成した適正利得信号ＧＡを格納する利得レジスタＧ−ＲＥＧとを有する。また，演算ユニットＣＰＵ内には汎用レジスタＡ−ＲＥＧや図示しない演算回路などを有する。デジタル音声信号Ｄ−ＯＵＴは，音声信号ＯＵＴの振幅の大きさを示す１６ビットのデジタル信号である。

プログラムメモリＰ−ＲＯＭは，適正利得を生成し，音声信号Ｄ−ＯＵＴが基準値以下またはゼロになるタイミングを検知し，そのタイミングで生成した適正利得ＧＡを出力する自動利得制御プログラムを格納している。そして，演算ユニットＣＰＵはその自動利得制御プログラムを実行する。

図４は，第１の実施の形態における自動利得制御プログラムのフローチャート図である。電源起動などに応答して，自動利得制御ユニットＣＯＮＴは自動利得制御プログラムを実行する。最初に可変利得アンプＰＧＡのゲインを初期値に設定する（Ｓ１）。具体的には，演算ユニットＣＰＵが初期値を利得レジスタＧ−ＲＥＧに出力することで，初期値が可変利得アンプＰＧＡに設定される。

そして，図示しないサンプリングクロックに同期してアナログデジタルコンバータＡＤＣが出力するデジタル音声信号Ｄ−ＯＵＴが，自動利得制御ユニットＣＯＮＴ内の入力レジスタＩＮ−ＲＥＧに格納され，演算ユニットＣＰＵはそのデジタル音声信号Ｄ−ＯＵＴ（音声信号の振幅値）を逐一入力し所定期間内の平均値を演算する（Ｓ２）。そして，演算ユニットＣＰＵは可変利得アンプＰＧＡの出力音声信号の振幅の平均値が所望の範囲内になるような適正な利得ＧＡを演算し（Ｓ３），逐一適正利得ＧＡを汎用レジスタＡ−ＲＥＧに格納する（Ｓ４）。ここで，所望の範囲とは，出力音声信号の振幅が可変利得アンプＰＧＡのダイナミックレンジ内であって，出力音声信号の振幅が可聴できる程度に大きいことを意味する。つまり，小さな音声は適切に増幅され，大きな音声は適切に減衰されて，出力音声信号ＯＵＴが所望の範囲になる。

演算ユニットＣＰＵは，入力レジスタＩＮ−ＲＥＧに格納されるデジタル音声信号Ｄ−ＯＵＴを監視し，デジタル音声信号の振幅が基準値以下またはゼロになる時を検出する（Ｓ５）。そして，演算ユニットＣＰＵは，デジタル音声信号Ｄ−ＯＵＴが基準値以下またはゼロになる時に，汎用レジスタＡ−ＲＥＧ内の適正利得ＧＡを利得レジスタＧ−ＲＥＧに出力する（Ｓ６）。

図４のフローチャートにおいて，演算ユニットＣＰＵは，工程Ｓ２，Ｓ３，Ｓ４を常時繰り返して新たな適正利得ＧＡを汎用レジスタＡ−ＲＥＧにアップデートする。そして，デジタル音声信号Ｄ−ＯＵＴが基準値以下またはゼロになる時に，演算ユニットＣＰＵは汎用レジスタＡ−ＲＥＧ内の適正利得ＧＡを利得レジスタＧ−ＲＥＧに出力する。これにより，適正利得ＧＡがデジタル音声信号Ｄ−ＯＵＴが可変利得アンプＰＧＡに設定される。その結果，図２の出力音声信号ＯＵＴの波形に示すとおり，利得ＧＡが変更される時間ｔ１１，ｔ１２において，出力音声信号ＯＵＴの振幅が急激に増加または減少することはなく，ポップ音の発生を防止することができる。

音声信号は約２０ＫＨｚ程度の周波数であるのに対して，現在普及しているマイクロプロセッサは数ＭＨｚ〜２ＧＨｚの周波数であり，また音声データが記録されているコンパクトディスク（ＣＤ）のサンプリングレートは４４ＫＨｚ程度である。したがって，高速のマイクロプロセッサで構成した自動利得制御ユニットＣＯＮＴは，音声信号ＩＮをサンプリングし，そのサンプリングした音声信号の振幅の平均値を求めて，適正利得を求めることは十分可能である。

図５〜図８は，可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡの構成図である。いずれのアンプもオペアンプＯＰＡを有し，入力信号ＩＮを増幅して出力信号ＯＵＴを出力し，エンコーダＥＮＣＯＤＥＲが設定された利得ＧＡからなる制御信号をエンコードして，可変抵抗Ｒ１またはＲ２の接続点を選択して出力端子ＯＵＴと接続する。図５，６は反転増幅ユニット，図７，８は非反転増幅ユニットである。

図５のプログラマブルゲインアンプでは，オペアンプＯＰＡの正入力端子に音声信号ＩＮの中心電圧に対応する中心電圧Ｖｒｅｆが，負入力端子に抵抗Ｒ１を介して音声信号ＩＮがそれぞれ印加される。そして，出力端子ＯＵＴがエンコーダの出力に応じて可変抵抗Ｒ２のいずれかの接続点に接続される。図５のアンプの利得は，−Ｒ２／Ｒ１であり，可変抵抗Ｒ２を切り換えることで利得を０〜最大値まで変更することができる。

図６のプログラマブルゲインアンプでは，オペアンプＯＰＡの正入力端子に中心電圧Ｖｒｅｆが，負入力端子に可変抵抗Ｒ１を介して音声信号ＩＮがそれぞれ印加される。そして，入力端子ＩＮがエンコーダの出力に応じて可変抵抗Ｒ１のいずれかの接続点に接続される。図６のアンプの利得は，−Ｒ２／Ｒ１であり，可変抵抗Ｒ１を切り換えることで利得を変更することができる。

図７のプログラマブルゲインアンプでは，オペアンプＯＰＡの正入力端子に音声信号ＩＮが，負入力端子に可変抵抗Ｒ１を介して中心電圧Ｖｒｅｆがそれぞれ印加される。そして，出力端子ＯＵＴがエンコーダの出力に応じて可変抵抗Ｒ２のいずれかの接続点に接続される。図７のアンプの利得は，１＋（Ｒ２／Ｒ１）であり，可変抵抗Ｒ２を切り換えることで利得を１〜最大値に変更することができる。

図８のプログラマブルゲインアンプでは，オペアンプＯＰＡの正入力端子に音声信号ＩＮが，負入力端子に可変抵抗Ｒ１を介して中心電圧Ｖｒｅｆがそれぞれ印加される。そして，中心電圧端子がエンコーダの出力に応じて可変抵抗Ｒ１のいずれかの接続点に接続される。図８のアンプの利得は，１＋（Ｒ２／Ｒ１）であり，可変抵抗Ｒ１を切り換えることで利得を１〜最大値に変更することができる。

上記の第１の実施の形態では，自動利得制御ユニットＣＯＮＴが出力信号ＯＵＴの振幅が基準値以下またはゼロになるタイミングを検出している。この変型例として，自動利得制御ユニットＣＯＮＴの演算ユニットＣＰＵが，出力音声信号Ｄ−ＯＵＴの振幅の変化から，出力音声信号の振幅が基準値以下またはゼロになる時を演算で求め，当該予測した時のタイミングで求めた適正利得ＧＡを利得レジスタＧ−ＲＥＧに出力し，アンプＰＧＡへの設定を行うようにしてもよい。具体的には，出力音声信号Ｄ−ＯＵＴの振幅の変化からその傾きを求め，傾きに基づいて出力音声信号の振幅が基準値以下またはゼロになるタイミングを予測する。このようにある一定間隔で予測演算を行うことで，出力信号Ｄ−ＯＵＴの振幅を常時監視する必要がなくなる。

［第２の実施の形態］
図９は，第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。図２と異なり，アンプＰＧＡのアナログ出力信号ＯＵＴが基準値以下の小振幅になったことを検出してタイミング信号を出力する小振幅検出回路３０と，タイミング信号ＴＭに応答して，自動利得制御ユニットＣＯＮＴが生成する適正利得ＧＡｘを入力し適正利得ＧＡｙとしてゲインＰＧＡに出力するタイミング調整回路３２とを有する。それ以外のプログラマブルゲインアンプＰＧＡ，アナログデジタルコンバータＡＤＣは，図２と同じである。また，自動利得制御ユニットＣＯＮＴは，図２と同様に，デジタル音声信号Ｄ−ＯＵＴを監視し適正利得ＧＡｘを生成する。

図１０は，第２の実施の形態における自動利得制御増幅器の動作を示すフローチャート図である。まず，音声マイクＭＣが音声１０を電気信号に変換して音声信号ＩＮを生成する（Ｓ１１）。そして，アンプＰＧＡが音声信号ＩＮを設定されているゲインで増幅し（Ｓ１２），アナログデジタルコンバータＡＤＣがアンプＰＧＡの出力音声信号ＯＵＴをデジタル音声信号Ｄ−ＯＵＴに変換する（Ｓ１３）。マイクロプロセッサからなる自動利得制御ユニットＣＯＮＴは，デジタル音声信号Ｄ−ＯＵＴの振幅に基づいてアンプＰＧＡの適正ゲインＧＡｘを演算で求め出力する（Ｓ１４）。一方，小振幅検出回路３０は，アンプＰＧＡの出力音声信号ＯＵＴの振幅がゼロ（基準値以下）になるタイミングを検出し，タイミング信号ＴＭを出力する（Ｓ１５のＹＥＳ）。タイミング調整回路３２は，タイミング信号ＴＭに応答して適正ゲインＧＡｘを取り込み，適正ゲインＧＡｙとしてアンプＰＧＡに設定する（Ｓ１６）。

図１０中の信号波形図には，出力音声信号ＯＵＴと適正ゲインＧＡｘ，ＧＡｙとタイミング信号ＴＭとが示されている。タイミング信号ＴＭは，出力音声信号ＯＵＴが中心電圧Ｖｒｅｆに対してマイナスからプラスに転じるタイミングで立ち上がる信号である。そして，タイミング調整回路３２は，タイミング信号ＴＭが立ち上がるタイミングで，適正ゲインＧＡｘを取り込みアンプＰＧＡに適正ゲインＧＡｙとして出力する。

図１１は，第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。図１１の小振幅検出回路３０は，コンパレータＣ１，Ｃ２とそれらの出力の論理積をタイミング信号ＴＭとして出力するＡＮＤゲートとからなる。コンパレータＣ１の正入力端子には基準電圧としてＶｒｅｆ＋Ｖ１が入力され，負入力端子に出力音声信号ＯＵＴが入力される。また，コンパレータＣ２の正入力端子に出力音声信号ＯＵＴが入力され，負入力端子に基準電圧としてＶｒｅｆ−Ｖ２が入力される。

コンパレータＣ１は，出力音声信号ＯＵＴが基準電圧Ｖｒｅｆ＋Ｖ１より低ければＨレベルを高ければＬレベルを出力し，コンパレータＣ２は，出力音声信号ＯＵＴが基準電圧Ｖｒｅｆ−Ｖ２より低ければＬレベルを高ければＨレベルを出力する。よって，ＡＮＤゲートが出力するタイミング信号ＴＭは，図中に示されるとおり，出力音声信号ＯＵＴの振幅が基準値以下（−Ｖ２≦ＯＵＴ≦Ｖ１）の時にＨレベルになる。つまり，出力音声信号ＯＵＴが中心電圧Ｖｒｅｆに対してプラスからマイナスに転じるタイミングと，マイナスからプラスに転じるタイミングとでタイミング信号ＴＭがＨレベルになる。

タイミング調整回路３２は，ＤフリップフロップＤ−ＦＦで構成され，クロック端子ＣＫに入力するタイミング信号ＴＭの立ち上がりエッジに応答して，適正ゲインＧＡｘを取り込み，適正ゲインＧＡｙとして出力する。

図１２は，第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。この例の小振幅検出回路３０は，正入力端子に出力音声信号ＯＵＴが入力され，負入力端子に中心電圧Ｖｒｅｆが入力されるコンパレータＣ３を有する。コンパレータＣ３は，出力音声信号ＯＵＴが中心電圧より高いとＨレベルを出力し，低いとＬレベルを出力する。よって，タイミング信号ＴＭは，出力音声信号ＯＵＴが中心電圧Ｖｒｅｆに対してマイナスからプラスに転じるタイミングでＨレベルになり，プラスからマイナスに転じるタイミングでＬレベルになる。つまり，タイミング信号は出力音声信号ＯＵＴの振幅がマイナスからプラスに転じる時であってゼロになる時にＨレベルになる。タイミング調整回路３２は，図１１と同じである。

以上の通り，第２の実施の形態では，小振幅検出回路３０とタイミング調整回路３２とがハードウエア回路で実現されている。そして，第１の実施の形態と同様に，アンプＰＧＡの出力音声信号ＯＵＴの振幅が基準値以下またはゼロのタイミングで，アンプＰＧＡの利得が変更される。よって，利得変更に伴うポップ音の発生を防止することができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
入力信号を増幅する自動利得制御増幅器において，
入力信号を増幅する可変利得増幅ユニットと，
前記可変利得増幅ユニットの出力信号の振幅を監視し，前記出力信号の振幅に応じて当該出力信号の振幅を所望の範囲内にするような前記可変利得増幅ユニットの適正利得を求め，前記求めた適正利得を前記可変利得増幅ユニットに設定する自動利得制御ユニットとを有し，
前記自動利得制御ユニットは，前記出力信号の振幅が所定の基準値以下の時に，前記求めた適正利得を前記可変利得増幅ユニットに設定する自動利得制御増幅器。

（付記２）
付記１記載の自動利得制御増幅器において，
前記自動利得制御ユニットは，前記出力信号の振幅が前記基準値以下か否かを監視し，前記出力信号の振幅が前記基準値以下になるのを検出した時に，前記求めた適正利得の設定を行う自動利得制御増幅器。

（付記３）
付記１記載の自動利得制御増幅器において，
前記自動利得制御ユニットは，前記出力信号の振幅の変化から，前記出力信号の振幅が前記基準値以下になる時を予測し，当該予測した時に前記求めた適正利得の設定を行う自動利得制御増幅器。

（付記４）
付記１，２，３のいずれかに記載の自動利得制御増幅器において，
前記自動利得制御ユニットは，マイクロプロセッサにより構成される自動利得制御増幅器。

（付記５）
付記１記載の自動利得制御増幅器において，
前記自動利得制御ユニットは，
前記可変利得増幅ユニットの出力信号と前記基準値とを比較し前記出力信号の振幅が前記基準値以下になる時にタイミング信号を出力する小振幅検出ユニットと，
前記適正利得を求め適正利得信号を出力する適正利得生成ユニットと，
前記小振幅検出ユニットからのタイミング信号に応答して前記適正利得生成ユニットが出力する適正利得信号を前記可変利得増幅ユニットに出力するタイミング調整回路とを有する自動利得制御増幅器。

（付記６）
付記５記載の自動利得制御増幅器において，
前記基準値が振幅ゼロの値である自動利得制御増幅器。

（付記７）
付記１，２，３，５，６のいずれかに記載の自動利得制御増幅器において，
前記入力信号は音声信号である自動利得制御増幅器。

（付記８）
付記１，２，３，５，６のいずれかに記載の自動利得制御増幅器と，
前記可変利得増幅ユニットの出力信号を記憶するメモリユニットとを有し，
前記入力信号は音声信号である音声記録装置。

（付記９）
付記８記載の音声記録装置において，
前記自動利得制御ユニットは，マイクロプロセッサにより構成される音声記録装置。

自動利得制御増幅器の構成と出力信号の波形を示す図である。 第１の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。 第１の実施の形態における自動利得制御ユニットＣＯＮＴの構成図である。 第１の実施の形態における自動利得制御プログラムのフローチャート図である。 可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡの構成図である。 可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡの構成図である。 可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡの構成図である。 可変利得増幅ユニットを構成するプログラマブルゲインアンプＰＧＡの構成図である。 第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。 第２の実施の形態における自動利得制御増幅器の動作を示すフローチャート図である。 第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。 第２の実施の形態における自動利得制御増幅器の構成と出力信号の波形を示す図である。

符号の説明

ＰＧＡ：可変利得増幅ユニット（プログラマブルゲインアンプ）
ＡＤＣ：アナログデジタルコンバータ
ＣＯＮＴ：自動利得制御ユニット
ＯＵＴ：出力音声信号
Ｄ−ＯＵＴ：デジタル出力音声信号
ＧＡ：適正利得
ＴＭ：タイミング信号

Claims (6)

1. 入力信号を増幅する自動利得制御増幅器において，
   入力信号を増幅する可変利得増幅ユニットと，
   前記可変利得増幅ユニットの出力信号の振幅を監視し，前記出力信号の振幅に応じて当該出力信号の振幅を所望の範囲内にするような前記可変利得増幅ユニットの適正利得を求め，前記求めた適正利得を前記可変利得増幅ユニットに設定する自動利得制御ユニットとを有し，
   前記自動利得制御ユニットは，前記出力信号の振幅が所定の基準値以下の時に，前記求めた適正利得を前記可変利得増幅ユニットに設定する自動利得制御増幅器。
2. 請求項１記載の自動利得制御増幅器において，
   前記自動利得制御ユニットは，前記出力信号の振幅が前記基準値以下か否かを監視し，前記出力信号の振幅が前記基準値以下になるのを検出した時に，前記求めた適正利得の設定を行う自動利得制御増幅器。
3. 請求項１，２のいずれかに記載の自動利得制御増幅器において，
   前記自動利得制御ユニットは，マイクロプロセッサにより構成される自動利得制御増幅器。
4. 請求項１記載の自動利得制御増幅器において，
   前記自動利得制御ユニットは，
   前記可変利得増幅ユニットの出力信号と前記基準値とを比較し前記出力信号の振幅が前記基準値以下になる時にタイミング信号を出力する小振幅検出ユニットと，
   前記適正利得を求め適正利得信号を出力する適正利得生成ユニットと，
   前記小振幅検出ユニットからのタイミング信号に応答して前記適正利得生成ユニットが出力する適正利得信号を前記可変利得増幅ユニットに出力するタイミング調整回路とを有する自動利得制御増幅器。
5. 請求項１，２，４のいずれかに記載の自動利得制御増幅器において，
   前記入力信号は音声信号である自動利得制御増幅器。
6. 請求項１，２，４のいずれかに記載の自動利得制御増幅器と，
   前記可変利得増幅ユニットの出力信号を記憶するメモリユニットとを有し，
   前記入力信号は音声信号である音声記録装置。

Images