JP2009152970A

JP2009152970A - Signal transmission system

Info

Publication number: JP2009152970A
Application number: JP2007330100A
Authority: JP
Inventors: Munetaka Masaki; 宗孝正木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-12-21
Filing date: 2007-12-21
Publication date: 2009-07-09

Abstract

【課題】信号配線数を増大させることなく、微細化等に伴う電源電圧の引き下げによる伝送品質への影響を低減できる信号伝送システムを提供する。
【解決手段】送信回路１０が、多値伝送データＤＣの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを伝送データ用電流値の多値伝送データＤＣに変換し出力する多値伝送データ生成出力回路を備え、伝送データ用電流値の夫々が単位伝送データ用電流値の整数倍で規定され、多値伝送データ生成出力回路が、信号配線に対し単位伝送データ用電流値の電流を供給可能な単位電流駆動回路１３０を複数備えたデータ出力回路１３と、複数の２値電圧データを多値電流データに変換した後の多値電流データの伝送データ用電流値に基づいて、単位電流駆動回路１３０別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備える。
【選択図】図１PROBLEM TO BE SOLVED: To provide a signal transmission system capable of reducing the influence on transmission quality by lowering a power supply voltage due to miniaturization or the like without increasing the number of signal wirings.
A transmission circuit converts a plurality of binary voltage data to be transmitted into a multi-value of current values for transmission data based on a signal conversion condition that defines a current value for transmission data for each value of multi-value transmission data DC. A multi-value transmission data generation / output circuit that converts and outputs transmission data DC is provided. Each of the transmission data current values is defined by an integral multiple of the unit transmission data current value. Data output circuit 13 having a plurality of unit current driving circuits 130 capable of supplying a current of unit transmission data current value, and multi-value current data after converting a plurality of binary voltage data into multi-value current data. A drive control signal generation circuit that generates a drive control signal for setting whether to supply current is provided for each unit current drive circuit 130 based on the transmission data current value.
[Selection] Figure 1

Description

本発明は、信号伝送システム、特に、長距離信号配線を用いてデータを伝送する信号伝送システムに関する。 The present invention relates to a signal transmission system, and more particularly to a signal transmission system that transmits data using long-distance signal wiring.

従来のデータの伝送を行う信号伝送システムには、例えば、差動伝送方式によりデータを伝送する信号伝送システムがある（例えば、特許文献１及び非特許文献１参照）。 Conventional signal transmission systems that transmit data include, for example, signal transmission systems that transmit data using a differential transmission method (see, for example, Patent Document 1 and Non-Patent Document 1).

ここで、図１０は、差動伝送方式により２値データの伝送を行う信号伝送システム１０００の概略構成例を示している。図１０に示すように、信号伝送システム１０００は、伝送対象の送信データＤＴＸから相補的な１対の相補データ信号ＳＸ及びＳＸ＃を生成し送信する送信回路１１００と、相補データ信号ＳＸ及びＳＸ＃を伝送するための１対の信号配線ＬＸ及びＬＸ＃で構成される伝送経路１３００と、信号配線ＬＸ及びＬＸ＃から相補データ信号ＳＸ及びＳＸ＃を受信し、受信データＲＸを生成する受信回路１２００と、を備えて構成されている。 Here, FIG. 10 illustrates a schematic configuration example of a signal transmission system 1000 that performs transmission of binary data by a differential transmission method. As shown in FIG. 10, the signal transmission system 1000 includes a transmission circuit 1100 that generates and transmits a pair of complementary data signals SX and SX # from transmission data DTX to be transmitted, and complementary data signals SX and SX #. A transmission path 1300 including a pair of signal lines LX and LX #, and a reception circuit 1200 that receives complementary data signals SX and SX # from the signal lines LX and LX # and generates reception data RX And is configured.

より具体的には、送信回路１１００は、送信データＤＴＸに基づいて電圧信号ＳＸを生成し信号配線ＬＸに出力する送信側駆動回路１１０１と、送信データＤＴＸの反転データＤＴＸ＃を生成する反転回路１１０２と、送信データＤＴＸの反転データＤＴＸ＃に基づいて電圧信号ＳＸ＃を生成し信号配線ＬＸに出力する送信側駆動回路１１０３とを備えて構成されている。受信回路１２００は、信号配線ＬＸ及びＬＸ＃から受信した相補データ信号ＳＸ及びＳＸ＃の電圧レベルを比較して受信データＲＸを生成する差動アンプ１２０１を備えて構成されている。 More specifically, the transmission circuit 1100 generates a voltage signal SX based on the transmission data DTX and outputs the voltage signal SX to the signal wiring LX, and an inversion circuit 1102 that generates inverted data DTX # of the transmission data DTX. And a transmission side drive circuit 1103 that generates the voltage signal SX # based on the inverted data DTX # of the transmission data DTX and outputs the voltage signal SX # to the signal line LX. The reception circuit 1200 includes a differential amplifier 1201 that generates reception data RX by comparing the voltage levels of the complementary data signals SX and SX # received from the signal wirings LX and LX #.

ここで、図１１は、図１０に示す信号配線ＬＸ及びＬＸ＃における相補データ信号ＳＸ及びＳＸ＃の波形を示しており、電源電圧ＶＤＤ＞電圧ＶＡ＞電圧ＶＢ＞接地電圧ＧＮＤとなるように設定されている。送信側駆動回路１１０１は、入力された送信データＤＴＸが“１”の場合、電圧ＶＡの電圧信号ＳＸに変換し、入力された送信データＤＴＸが“０”の場合、電圧ＶＢの電圧信号ＳＸに変換する。同様に、送信側駆動回路１１０２は、入力された反転データＤＴＸ＃が“１”の場合、電圧ＶＡの電圧信号ＳＸ＃に変換し、入力された反転データＤＴＸ＃が“０”の場合、電圧ＶＢの電圧信号ＳＸ＃に変換する。 Here, FIG. 11 shows the waveforms of the complementary data signals SX and SX # in the signal wirings LX and LX # shown in FIG. 10, and the power supply voltage VDD> the voltage VA> the voltage VB> the ground voltage GND is set. Has been. When the input transmission data DTX is “1”, the transmission side drive circuit 1101 converts the voltage to the voltage signal SX of the voltage VA. When the input transmission data DTX is “0”, the transmission side drive circuit 1101 converts the voltage to the voltage signal SX of the voltage VB. Convert. Similarly, when the input inverted data DTX # is “1”, the transmission side drive circuit 1102 converts the voltage VA into the voltage signal SX #, and when the input inverted data DTX # is “0” Conversion to a VB voltage signal SX #.

更に、受信回路１２００の差動アンプ１２０１は、電圧信号ＳＸ及びＳＸ＃を比較して、電源電圧ＶＤＤと接地電圧ＧＮＤの間でフルスイングする信号に変換し、受信データＲＸとして出力する。 Further, the differential amplifier 1201 of the reception circuit 1200 compares the voltage signals SX and SX #, converts them into a signal that fully swings between the power supply voltage VDD and the ground voltage GND, and outputs the received data RX.

図１０に示す従来の差動伝送方式を用いた信号伝送システムでは、１対の信号配線ＬＸ及びＬＸ＃を用いてデータを伝送するため、電圧信号ＳＸの振幅を小さくすることができ、消費電力を低減することが可能になる。また、電圧信号ＳＸとＳＸ＃の電圧差により受信データを得るので、ノイズの影響を低減できる。 In the signal transmission system using the conventional differential transmission system shown in FIG. 10, data is transmitted using a pair of signal wirings LX and LX #, so that the amplitude of the voltage signal SX can be reduced and the power consumption is reduced. Can be reduced. In addition, since the reception data is obtained from the voltage difference between the voltage signals SX and SX #, the influence of noise can be reduced.

しかしながら、図１０に示す従来の差動伝送方式を用いた信号伝送システム（上記特許文献１及び非特許文献１に記載の信号伝送システム）は、伝送データを１対の信号配線ＬＸ及びＬＸ＃を用いて伝送する構成であるため、１つの信号経路を構成するために信号配線が２本必要になる。これにより、信号配線の占有面積の増加や、信号配線数が２倍になることによる製造コストの増大を招くという問題があった。 However, the signal transmission system using the conventional differential transmission system shown in FIG. 10 (the signal transmission system described in Patent Document 1 and Non-Patent Document 1) transmits transmission data to a pair of signal wires LX and LX #. Since this is a configuration that uses and transmits, two signal wirings are required to form one signal path. As a result, there is a problem in that the occupied area of the signal wiring is increased and the manufacturing cost is increased due to the number of signal wirings being doubled.

これに対し、１本の信号配線でデータの伝送を行う信号伝送システムとして、例えば、単一の信号配線を用い、多値データを伝送する信号伝送システムがある（例えば、特許文献２参照）。 On the other hand, as a signal transmission system that transmits data using a single signal wiring, for example, there is a signal transmission system that transmits multilevel data using a single signal wiring (see, for example, Patent Document 2).

ここで、図１２は、特許文献２に記載の信号伝送システム２０００の概略構成例を示している。尚、ここでは、２ビットのデータを伝送する場合について説明する。信号伝送システム２０００は、電圧信号を送信する送信回路２１００、電圧信号を伝送するための信号配線２３００と、信号配線２３００から電圧信号を受信して受信データを生成する受信回路２２００と、を備えて構成されている。 Here, FIG. 12 shows a schematic configuration example of the signal transmission system 2000 described in Patent Document 2. Here, a case where 2-bit data is transmitted will be described. The signal transmission system 2000 includes a transmission circuit 2100 that transmits a voltage signal, a signal wiring 2300 for transmitting the voltage signal, and a reception circuit 2200 that receives the voltage signal from the signal wiring 2300 and generates reception data. It is configured.

送信回路２１００は、送信側機能回路２１１０から出力される２値の電圧データを多値の電流データＤＡＣＯＵＴに変換するＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）２１２０と、電流データＤＡＣＯＵＴに応じた電流値の電流データを信号配線２３００に送信するための出力バッファとして機能するＰ型ＭＯＳトランジスタ２１３０を備えている。 The transmission circuit 2100 includes a DAC (Digital to Analog Converter) 2120 that converts binary voltage data output from the transmission-side functional circuit 2110 into multi-value current data DACOUT, and current data having a current value corresponding to the current data DACOUT. Is provided with a P-type MOS transistor 2130 that functions as an output buffer for transmitting the signal to the signal wiring 2300.

ここで、図１３（ａ）は、ＤＡＣ２１２０の概略構成例を示している。ＤＡＣ２１２０は、２ビットの電圧データＤＯ０及びＤＯ１を１０進の電流データＤＡＣＯＵＴに変換する。ＤＡＣ２１２０は、図１３に示すように、出力端子がノードＮ２１０１に接続され、入力端子に電源電圧が入力される電流源ＣＳと、ゲート端子及びドレイン端子がノードＮ２１０１に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２１０２と、ゲート端子がノードＮ２１０１に接続され、ソース端子に接地電圧が入力され、Ｎ型ＭＯＳトランジスタＴＮ２１０２に対しカレントミラー接続されるＮ型ＭＯＳトランジスタＴＮ２１０３及びＮ型ＭＯＳトランジスタＴＮ２１０４と、ゲート端子及びドレイン端子が夫々ノードＮ２１０２に接続され、ソース端子に電源電圧が入力されたＰ型ＭＯＳトランジスタＴＰ２１０１と、ソース端子がノードＮ２１０２に、ドレイン端子がＮ型ＭＯＳトランジスタＮ３のドレイン端子に夫々接続され、ゲート端子に電圧データＤＯ０が入力されるＮ型ＭＯＳトランジスタＴＮ２１００と、ソース端子がノードＮ２１０２に、ドレイン端子がＮ型ＭＯＳトランジスタＮ４のドレイン端子に夫々接続され、ゲート端子に電圧データＤＯ１が入力されるＮ型ＭＯＳトランジスタＴＮ２１０１と、を備えて構成されている。 Here, FIG. 13A shows a schematic configuration example of the DAC 2120. The DAC 2120 converts the 2-bit voltage data DO0 and DO1 into decimal current data DACOUT. As shown in FIG. 13, the DAC 2120 has an output terminal connected to the node N2101, a current source CS to which a power supply voltage is inputted to the input terminal, a gate terminal and a drain terminal connected to the node N2101, and a ground connected to the source terminal. An N-type MOS transistor TN2102 to which a voltage is input, an N-type MOS transistor TN2103 having a gate terminal connected to the node N2101, a ground voltage to the source terminal, and a current mirror connection to the N-type MOS transistor TN2102 and an N-type The MOS transistor TN2104 has a gate terminal and a drain terminal connected to the node N2102, a power supply voltage input to the source terminal, a P-type MOS transistor TP2101, a source terminal connected to the node N2102, and a drain terminal connected to the N-type MOS transistor N3. The N-type MOS transistor TN2100 is connected to the rain terminal, the voltage data DO0 is input to the gate terminal, the source terminal is connected to the node N2102, the drain terminal is connected to the drain terminal of the N-type MOS transistor N4, and the gate terminal is connected. And an N-type MOS transistor TN2101 to which the voltage data DO1 is input.

より詳細には、Ｎ型ＭＯＳトランジスタＴＮ２１０３は、Ｎ型ＭＯＳトランジスタＴＮ２１０２と同じ大きさの電流を流すようにトランジスタサイズが設定されている。Ｎ型ＭＯＳトランジスタＴＮ２１０４は、Ｎ型ＭＯＳトランジスタＴＮ２１０２の２倍の大きさの電流を流すようにトランジスタサイズが設定されている。そして、電圧データＤＯ０に応じてＮ型ＭＯＳトランジスタＴＮ２１００の状態をＯＮ状態とＯＦＦ状態の間で切り替えることにより、ノードＮ２１０２に対し、Ｎ型ＭＯＳトランジスタＴＮ２１０３の電流を供給するか否かを制御する。同様に、電圧データＤＯ１に応じてＮ型ＭＯＳトランジスタＴＮ２１０１の状態をＯＮ状態とＯＦＦ状態の間で切り替えることにより、ノードＮ２１０２に対し、Ｎ型ＭＯＳトランジスタＴＮ２１０４の電流を供給するか否かを制御する。 More specifically, the transistor size of the N-type MOS transistor TN2103 is set so as to flow the same current as the N-type MOS transistor TN2102. The transistor size of the N-type MOS transistor TN2104 is set such that a current twice as large as that of the N-type MOS transistor TN2102 flows. Then, by switching the state of the N-type MOS transistor TN2100 between the ON state and the OFF state according to the voltage data DO0, it is controlled whether or not the current of the N-type MOS transistor TN2103 is supplied to the node N2102. Similarly, whether or not the current of the N-type MOS transistor TN2104 is supplied to the node N2102 is switched by switching the state of the N-type MOS transistor TN2101 between the ON state and the OFF state according to the voltage data DO1. .

これにより、Ｐ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさは、図１３（ｂ）に示すように、Ｎ型ＭＯＳトランジスタＴＮ２１０２を流れる電流の大きさを基準電流ＩＢ２０００とすると、電圧データＤＯ０及びＤＯ１がＬＬの場合は、電流の大きさが０となり、電圧データＤＯ０及びＤＯ１がＬＨの場合は、電流の大きさが基準電流ＩＢ２０００となり、電圧データＤＯ０及びＤＯ１がＨＬの場合は、電流の大きさが基準電流ＩＢ２０００の２倍となり、電圧データＤＯ０及びＤＯ１がＬＨの場合は、電流の大きさが基準電流ＩＢ２０００の３倍となる。 As a result, the magnitude of the current flowing through the P-type MOS transistor TP2101 is as shown in FIG. 13B. If the magnitude of the current flowing through the N-type MOS transistor TN2102 is the reference current IB2000, the voltage data DO0 and DO1 are In the case of LL, the magnitude of the current is 0, in the case where the voltage data DO0 and DO1 are LH, the magnitude of the current is the reference current IB2000, and in the case where the voltage data DO0 and DO1 are HL, the magnitude of the current is When the voltage data DO0 and DO1 are LH, the magnitude of the current is three times that of the reference current IB2000.

更に、出力バッファを構成するＰ型ＭＯＳトランジスタ２１３０とＰ型ＭＯＳトランジスタＴＰ２１０１はカレントミラー接続されており、Ｐ型ＭＯＳトランジスタ２１３０により、信号配線２３００にＰ型ＭＯＳトランジスタＴＰ２１０１を流れる電流と同じ大きさの電流値の電流データが出力されることとなる。 Further, the P-type MOS transistor 2130 and the P-type MOS transistor TP2101 constituting the output buffer are current mirror connected, and the P-type MOS transistor 2130 has the same magnitude as the current flowing through the P-type MOS transistor TP2101 in the signal line 2300. Current data of the current value is output.

受信回路２２００は、図１２に示すように、信号配線２３００からの電圧信号を受け付ける入力バッファとして機能するＮ型ＭＯＳトランジスタ２２０１と、Ｎ型ＭＯＳトランジスタ２２０１にカレントミラー接続され、Ｎ型ＭＯＳトランジスタ２２０１を流れる電流と同じ大きさの電流値の電流データＡＤＣＩＮを出力するＮ型ＭＯＳトランジスタ２２０２と、Ｎ型ＭＯＳトランジスタ２２０２から出力される多値電流データＡＤＣＩＮを２値の電圧データに変換し受信側機能回路２２２０に出力するＡＤＣ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）２２１０と、を備えて構成されている。 As shown in FIG. 12, the receiving circuit 2200 is connected to the N-type MOS transistor 2201 functioning as an input buffer for receiving a voltage signal from the signal wiring 2300 and the N-type MOS transistor 2201 in a current mirror connection. An N-type MOS transistor 2202 that outputs current data ADCIN having a current value equal to the flowing current, and multi-value current data ADCIN output from the N-type MOS transistor 2202 is converted into binary voltage data to receive-side functional circuit ADC (Analog to Digital Converter) 2210 to be output to 2220.

尚、Ｎ型ＭＯＳトランジスタ２２０１は、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０と信号配線２３００を介して接続し、同じ電流を流すため、Ｎ型ＭＯＳトランジスタ２２０２を流れる電流の大きさは、送信回路２１００のＰ型ＭＯＳトランジスタ２１０１を流れる電流の大きさと同じになる。 The N-type MOS transistor 2201 is connected to the P-type MOS transistor 2130 of the transmission circuit 2100 via the signal wiring 2300 and flows the same current. Therefore, the magnitude of the current flowing through the N-type MOS transistor 2202 is as follows. This is the same as the current flowing through the P-type MOS transistor 2101.

ここで、図１４は、ＡＤＣ２２１０の概略構成例を示している。図１４に示すように、ＡＤＣ２２１０は、ゲート端子及びドレイン端子がノードＮ２２０１に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２０１と、ノードＮ２２０２に基準電流を供給する基準電流源２２０３と、多値電流データＡＤＣＩＮに基づいて上位ビットＤＩ１を生成する比較回路２２１１と、多値電流データＡＤＣＩＮに基づいて下位ビットＤＩ０を生成する比較回路２２１２と、を備えて構成されている。 Here, FIG. 14 shows a schematic configuration example of the ADC 2210. As shown in FIG. 14, the ADC 2210 includes a P-type MOS transistor TP2201 having a gate terminal and a drain terminal connected to the node N2201, a power supply voltage VDD input to the source terminal, and a reference current source that supplies a reference current to the node N2202. 2203, a comparison circuit 2211 that generates the upper bit DI1 based on the multi-value current data ADCIN, and a comparison circuit 2212 that generates the lower bit DI0 based on the multi-value current data ADCIN.

基準電流源２２０３は、所定の大きさの電流を供給する定常電流源ＢＧＲと、ゲート端子及びドレイン端子がノードＮ２２０２に接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２０２を備えて構成されている。定常電流源ＢＧＲは、一般的に知られているバンドギャップリファレンス回路で構成され、制御電流に対する電源電圧依存性及び温度依存性の影響が補償されている。 The reference current source 2203 includes a steady current source BGR that supplies a current of a predetermined magnitude, and an N-type MOS transistor TN2202 whose gate terminal and drain terminal are connected to the node N2202, and whose ground voltage is input to the source terminal. It is configured. The steady current source BGR is configured by a generally known band gap reference circuit, and compensates for the influence of the power supply voltage dependency and the temperature dependency on the control current.

比較回路２２１１は、ゲート端子がノードＮ２２０１に、ドレイン端子がノードＮ２２０３に夫々接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１０と、ゲート端子にイネーブル信号ｅｎが入力され、ドレイン端子がノードＮ２２０３に、ソース端子がノードＮ２２０４に夫々接続されたＮ型ＭＯＳトランジスタＴＮ２２１０と、ゲート端子がノードＮ２２０３に、ドレイン端子がノードＮ２２０４に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１１と、ノードＮ２２０３の電圧レベルを２値電圧レベルに変換してデータＤＩ１を生成する増幅回路Ａ２２０１と、を備えて構成されている。 The comparison circuit 2211 includes a P-type MOS transistor TP2210 having a gate terminal connected to the node N2201, a drain terminal connected to the node N2203, a power supply voltage VDD input to the source terminal, and an enable signal en input to the gate terminal. An N-type MOS transistor TN2210 having a terminal connected to the node N2203 and a source terminal connected to the node N2204, a gate terminal connected to the node N2203, a drain terminal connected to the node N2204, and a ground voltage input to the source terminal Type MOS transistor TN2211, and an amplifier circuit A2201 that converts the voltage level of node N2203 into a binary voltage level to generate data DI1.

尚、Ｐ型ＭＯＳトランジスタＴＰ２２１０は、Ｐ型ＭＯＳトランジスタＴＰ２２０１に対してカレントミラー接続され、Ｐ型ＭＯＳトランジスタＴＰ２２０１とトランジスタサイズが同じに設定されており、多値電流データＡＤＣＩＮと同じ大きさの電流を流すように構成されている。ここで、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさは、送信回路２１００のＤＡＣ２１２０のＮ型ＭＯＳトランジスタＴＮ２１０２を流れる基準電流ＩＢ２０００の半分に設定されている。また、Ｎ型ＭＯＳトランジスタＴＮ２２１０とＮ型ＭＯＳトランジスタＴＮ２２１１は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の３倍（基準電流ＩＢ２０００の１．５倍）の大きさの電流を流すようにトランジスタサイズが設定されている。 The P-type MOS transistor TP2210 is current-mirror connected to the P-type MOS transistor TP2201, has the same transistor size as the P-type MOS transistor TP2201, and has the same current as the multi-value current data ADCIN. It is configured to flow. Here, the magnitude of the current flowing through the N-type MOS transistor TP2101 of the reference current source 2203 is set to half of the reference current IB2000 flowing through the N-type MOS transistor TN2102 of the DAC 2120 of the transmission circuit 2100. The N-type MOS transistor TN2210 and the N-type MOS transistor TN2211 pass a current that is three times as large as the current flowing through the N-type MOS transistor TP2101 of the reference current source 2203 (1.5 times the reference current IB2000). The transistor size is set.

このように構成することにより、比較回路２２１１は、イネーブル信号ｅｎがＨレベルのときに、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値（基準電流ＩＢ２０００の１．５倍）と比較し、多値電流データＡＤＣＩＮの電流値が基準電流源２２０３の電流値より大きい場合（基準電流ＩＢ２０００の２倍または３倍の場合）はＨレベルの信号を、多値電流データＡＤＣＩＮの電流値が基準電流源２２０３の電流値より小さい場合（０または基準電流ＩＢ２０００の１倍の場合）はＬレベルの信号を、電圧データＤＩ１として出力する。 With this configuration, when the enable signal en is at the H level, the comparison circuit 2211 uses the current value of the multi-value current data ADCIN as the current value of the reference current source 2203 (1.5 times the reference current IB2000). In comparison, when the current value of the multi-value current data ADCIN is larger than the current value of the reference current source 2203 (when the current value is twice or three times the reference current IB2000), the H level signal is changed to the current value of the multi-value current data ADCIN. Is smaller than the current value of the reference current source 2203 (0 or 1 times the reference current IB2000), an L level signal is output as voltage data DI1.

比較回路２２１２は、ゲート端子がノードＮ２２０１に、ドレイン端子がノードＮ２２０５に夫々接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１１と、ゲート端子にデータＤＩ１が入力され、ドレイン端子がノードＮ２２０５に、ソース端子がノードＮ２２０６に接続されたＮ型ＭＯＳトランジスタＴＮ２２１２と、ゲート端子がノードＮ２２０２に、ドレイン端子がノードＮ２２０６に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１３と、ゲート端子にイネーブル信号ｅｎが入力され、ドレイン端子がノードＮ２２０５に、ソース端子がノードＮ２２０７に接続されたＮ型ＭＯＳトランジスタＴＮ２２１４と、ゲート端子がノードＮ２２０２に、ドレイン端子がノードＮ２２０７に夫々接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ２２１５と、ノードＮ２２０５の電圧レベルを２値電圧レベルに変換する増幅回路Ａ２２０２と、を備えて構成されている。 The comparison circuit 2212 includes a P-type MOS transistor TP2211 having a gate terminal connected to the node N2201, a drain terminal connected to the node N2205, a power supply voltage VDD input to the source terminal, and data DI1 input to the gate terminal. Is connected to the node N2205, the source terminal is connected to the node N2206, the N-type MOS transistor TN2212, the gate terminal is connected to the node N2202, the drain terminal is connected to the node N2206, and the ground voltage is input to the source terminal. The transistor TN2213, the N-type MOS transistor TN2214 having the gate terminal connected to the node N2205, the drain terminal connected to the node N2207, the gate terminal connected to the node N2202, the drain terminal There are respectively connected to the node N2207, the N-type MOS transistor TN2215 ground voltage is input to the source terminal, is configured to include an amplifier circuit A2202 for converting the voltage level of the node N2205 to the binary voltage level, the.

尚、Ｐ型ＭＯＳトランジスタＴＰ２２１１は、Ｐ型ＭＯＳトランジスタＴＰ２２０１に対してカレントミラー接続され、Ｐ型ＭＯＳトランジスタＴＰ２２０１とトランジスタサイズが同じに設定されており、多値電流データＡＤＣＩＮと同じ大きさの電流を流すように構成されている。また、Ｎ型ＭＯＳトランジスタＴＮ２２１２とＮ型ＭＯＳトランジスタＴＮ２２１３は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の４倍の大きさの電流を流すようにトランジスタサイズが設定されている。Ｎ型ＭＯＳトランジスタＴＮ２２１４とＮ型ＭＯＳトランジスタＴＮ２２１５は、基準電流源２２０３のＮ型ＭＯＳトランジスタＴＰ２１０１を流れる電流と同じ大きさの電流を流すようにトランジスタサイズが設定されている。 Note that the P-type MOS transistor TP2211 is current-mirror connected to the P-type MOS transistor TP2201, has the same transistor size as the P-type MOS transistor TP2201, and has a current of the same magnitude as the multi-value current data ADCIN. It is configured to flow. The transistor sizes of the N-type MOS transistor TN2212 and the N-type MOS transistor TN2213 are set so that a current that is four times larger than the current flowing through the N-type MOS transistor TP2101 of the reference current source 2203 flows. The transistor sizes of the N-type MOS transistor TN2214 and the N-type MOS transistor TN2215 are set so that a current having the same magnitude as the current flowing through the N-type MOS transistor TP2101 of the reference current source 2203 flows.

このように構成することにより、比較回路２２１２は、イネーブル信号ｅｎがＨレベルのときに、電圧データＤＩ１がＨレベルの場合（多値電流データＤＡＣＩＮの電流値が基準電流ＩＢ２０００の２倍または３倍の場合）は、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値の５倍の電流値（基準電流ＩＢ２０００の２．５倍）と比較し、電圧データＤＩ１がＬレベルの場合（多値電流データＤＡＣＩＮの電流値が０または基準電流ＩＢ２０００の１倍の場合）は、多値電流データＡＤＣＩＮの電流値を基準電流源２２０３の電流値と同じ大きさの電流値（基準電流ＩＢ２０００の０．５倍）と比較する。そして、多値電流データＡＤＣＩＮの電流値が比較対象の電流値より大きい場合（多値電流データＤＡＣＩＮの電流値が基準電流ＩＢ２０００の１倍または３倍の場合）はＨレベルの信号を、多値電流データＡＤＣＩＮの電流値が比較対象の電流値より小さい場合（多値電流データＤＡＣＩＮの電流値が０または基準電流ＩＢ２０００の２倍の場合）はＬレベルの信号を、電圧データＤＩ１として出力する。 With this configuration, the comparison circuit 2212 allows the voltage data DI1 to be at the H level when the enable signal en is at the H level (the current value of the multi-value current data DACIN is twice or three times the reference current IB2000). The current value of the multi-value current data ADCIN is compared with a current value five times the current value of the reference current source 2203 (2.5 times the reference current IB2000), and the voltage data DI1 is at the L level ( When the current value of the multi-value current data DACIN is 0 or 1 times the reference current IB2000, the current value of the multi-value current data ADCIN is equal to the current value of the reference current source 2203 (the reference current IB2000 (0.5 times). When the current value of the multi-value current data ADCIN is larger than the current value to be compared (when the current value of the multi-value current data DACIN is 1 or 3 times the reference current IB2000), an H level signal is When the current value of the current data ADCIN is smaller than the current value to be compared (when the current value of the multi-value current data DACIN is 0 or twice the reference current IB2000), an L level signal is output as the voltage data DI1.

信号配線２３００は、図１２に示すように、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０と、受信回路２２００のＮ型ＭＯＳトランジスタＴＮ２２０１の平衡関係で電圧値が決まる。即ち、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０の電圧特性は電圧データＤＯ０及びＤＯ１に応じて決まることから、信号配線２３００の電圧値は電圧データＤＯ０及びＤＯ１に応じた値となる。 As shown in FIG. 12, the voltage value of the signal wiring 2300 is determined by the balanced relationship between the P-type MOS transistor 2130 of the transmission circuit 2100 and the N-type MOS transistor TN2201 of the reception circuit 2200. That is, since the voltage characteristic of the P-type MOS transistor 2130 of the transmission circuit 2100 is determined according to the voltage data DO0 and DO1, the voltage value of the signal wiring 2300 is a value according to the voltage data DO0 and DO1.

特開２００６-７４２８５号公報JP 2006-74285 A 特開２００１-１５６６２１号公報Japanese Patent Laid-Open No. 2001-156621 Ａｔｕｋｉｉｎｏｕｅ他、“ＡＬｏｗＰｏｗｅｒＳＯＩＡｄｄｅｒＵｓｉｎｇＲｅｄｕｃｅｄ−ＳｗｉｎｇＣｈａｒｇｅＲｅｃｙｃｌｉｎｇＣｉｒｃｕｉｔｓ”、ＩＳＳＣＣ２００１、Ｆｅｂｒｕａｒｙ７，２００１Atuki inoue et al., “A Low Power SOI Adder Reduced-Swing Charge Recycling Circuits”, ISSCC 2001, February 7, 2001.

特許文献２に記載の信号伝送システムは、信号経路を構成する信号配線の数が１本であるため、信号配線の専有面積の増大や製造コストの増大を押さえることができる。 In the signal transmission system described in Patent Document 2, since the number of signal wirings constituting the signal path is one, an increase in the area occupied by the signal wirings and an increase in manufacturing cost can be suppressed.

しかしながら、特許文献２に記載の信号伝送システムは、送信回路２１００の出力が、Ｐ型ＭＯＳトランジスタＴＰ２１０１とＰ型ＭＯＳトランジスタ２１３０のカレントミラー回路で構成され、受信回路２２００の入力が、Ｎ型ＭＯＳトランジスタ２２０１とＮ型ＭＯＳトランジスタ２２０２のカレントミラー回路で構成されている。 However, in the signal transmission system described in Patent Document 2, the output of the transmission circuit 2100 is configured by a current mirror circuit of a P-type MOS transistor TP2101 and a P-type MOS transistor 2130, and the input of the reception circuit 2200 is an N-type MOS transistor. 2201 and an N-type MOS transistor 2202 current mirror circuit.

カレントミラー回路により、送信回路２１００で生成した伝送データ（電流データ）の電流値を、受信回路２２００で正確に復元するには、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０を飽和領域で動作させる必要がある。このとき、信号配線２３００の電圧値は、電源電圧ＶＤＤの電圧値からＰ型ＭＯＳトランジスタ２１３０のしきい値電圧の電圧値を差し引いた電圧値より低く、Ｎ型ＭＯＳトランジスタ２２０１のしきい値電圧の電圧値より大きくなっている。従って、電源電圧が引き下げられると、ノイズの影響を受けて信号配線２３００の電圧値が変動した場合に、送信回路２１００のＰ型ＭＯＳトランジスタ２１３０を飽和領域で動作させることが困難になり、Ｐ型ＭＯＳトランジスタ２１３０を流れる電流の大きさが、カレントミラー接続されているＤＡＣ２１２０のＰ型ＭＯＳトランジスタＴＰ２１０１を流れる電流の大きさと異なることとなる可能性がある。 In order for the current mirror circuit to accurately restore the current value of the transmission data (current data) generated by the transmission circuit 2100 by the reception circuit 2200, it is necessary to operate the P-type MOS transistor 2130 of the transmission circuit 2100 in the saturation region. is there. At this time, the voltage value of the signal wiring 2300 is lower than the voltage value obtained by subtracting the voltage value of the threshold voltage of the P-type MOS transistor 2130 from the voltage value of the power supply voltage VDD, and the threshold voltage of the N-type MOS transistor 2201 It is larger than the voltage value. Therefore, if the power supply voltage is lowered, it becomes difficult to operate the P-type MOS transistor 2130 of the transmission circuit 2100 in the saturation region when the voltage value of the signal wiring 2300 fluctuates due to the influence of noise. There is a possibility that the magnitude of the current flowing through the MOS transistor 2130 is different from the magnitude of the current flowing through the P-type MOS transistor TP2101 of the DAC 2120 connected in the current mirror.

そうすると、受信回路２２００のＮ型ＭＯＳトランジスタ２２０２を流れる電流の大きさが、送信回路２１００のＰ型ＭＯＳトランジスタ２１０１を流れる電流の大きさと同じにならず、受信回路２２００が伝送データの電流値を正確に復元することができず、ＡＤＣ２２１０が正しく受信データを生成できなくなる可能性がある。近年、微細化が進み、これに伴って電源電圧が引き下げられる傾向にあるが、上述したように、特許文献２に記載の信号伝送システムでは、電源電圧の引き下げに十分に対応できない可能性があるという問題があった。 Then, the magnitude of the current flowing through the N-type MOS transistor 2202 of the receiving circuit 2200 is not the same as the magnitude of the current flowing through the P-type MOS transistor 2101 of the transmitting circuit 2100, and the receiving circuit 2200 accurately determines the current value of the transmission data. There is a possibility that the ADC 2210 cannot correctly generate received data. In recent years, miniaturization has progressed and the power supply voltage tends to be lowered along with this, but as described above, the signal transmission system described in Patent Document 2 may not be able to sufficiently cope with the power supply voltage reduction. There was a problem.

尚、図１０に示す従来の差動伝送方式を用いた信号伝送システムにおいても、電圧信号ＳＸ及びＳＸ＃の電圧レベルが、電源電圧ＶＤＤより低い電圧ＶＡ及び電圧ＶＢに設定されるため、微細化等に伴い電源電圧ＶＤＤが引き下げられると、電圧ＶＡと電圧ＶＢの間の電圧差が非常に小さくなる。そうすると、電圧信号ＳＸ及びＳＸ＃の振幅が非常に小さくなり、結果、伝送データの伝送品質が低下する可能性がある。 In the signal transmission system using the conventional differential transmission system shown in FIG. 10, the voltage levels of the voltage signals SX and SX # are set to the voltage VA and the voltage VB lower than the power supply voltage VDD. When the power supply voltage VDD is lowered along with the above, the voltage difference between the voltage VA and the voltage VB becomes very small. Then, the amplitudes of the voltage signals SX and SX # become very small, and as a result, the transmission quality of the transmission data may be lowered.

本発明は上記の問題に鑑みてなされたものであり、その目的は、信号配線数を増大させることなく、微細化等に伴う電源電圧の引き下げによる伝送品質への影響を低減できる信号伝送システムを提供する点にある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a signal transmission system that can reduce the influence on transmission quality due to a reduction in power supply voltage due to miniaturization or the like without increasing the number of signal wires. The point is to provide.

上記目的を達成するための本発明に係る信号伝送システムは、多値伝送データを出力する送信回路と、前記多値伝送データを伝送可能な信号配線と、を備えた信号伝送システムであって、前記多値伝送データの伝送時に、前記信号配線の電圧値を所定の伝送用電圧値に保つ電圧調整回路を備え、前記送信回路が、前記多値伝送データの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを前記伝送データ用電流値の多値電流データに変換して前記多値伝送データを生成し出力する多値伝送データ生成出力回路を備えて構成され、前記伝送データ用電流値の夫々が、所定の単位伝送データ用電流値の整数倍で規定され、前記多値伝送データ生成出力回路が、前記信号配線に対し前記単位伝送データ用電流値の電流を供給可能な単位電流駆動回路を複数備えたデータ出力回路と、前記複数の２値電圧データを前記多値電流データに変換した後の前記多値電流データの伝送データ用電流値に基づいて、前記単位電流駆動回路別に、電流供給を行うか否かを設定するための駆動制御信号を生成する駆動制御信号生成回路と、を備えて構成されることを第１の特徴とする。 In order to achieve the above object, a signal transmission system according to the present invention is a signal transmission system comprising: a transmission circuit that outputs multi-value transmission data; and a signal wiring that can transmit the multi-value transmission data. A voltage adjusting circuit for maintaining a voltage value of the signal wiring at a predetermined transmission voltage value during transmission of the multi-value transmission data, wherein the transmission circuit defines a current value for transmission data according to the value of the multi-value transmission data; A multi-value transmission data generation / output circuit that converts a plurality of binary voltage data to be transmitted into multi-value current data of the current value for transmission data based on the signal conversion conditions generated to generate and output the multi-value transmission data Each of the transmission data current values is defined by an integer multiple of a predetermined unit transmission data current value, and the multi-value transmission data generation / output circuit is connected to the signal wiring with the unit transmission data. A data output circuit including a plurality of unit current drive circuits capable of supplying a current of a current value; and a current value for transmission data of the multi-value current data after the plurality of binary voltage data is converted into the multi-value current data And a drive control signal generation circuit for generating a drive control signal for setting whether to supply current for each unit current drive circuit based on the first feature. .

上記特徴の本発明に係る信号伝送システムは、前記単位電流駆動回路が、ゲート端子に前記駆動制御信号が入力され、ドレイン端子が前記信号配線に、ソース端子が内部ノードに夫々接続された制御用Ｎ型ＭＯＳトランジスタと、ゲート端子に所定のバイアス電圧が、ソース端子に接地電圧が夫々入力され、ドレイン端子が前記内部ノードに接続された電流供給用Ｎ型ＭＯＳトランジスタを備えて構成され、前記駆動制御信号生成回路が、前記駆動制御信号の電圧値を、前記制御用Ｎ型ＭＯＳトランジスタ及び前記電流供給用Ｎ型ＭＯＳトランジスタを飽和領域で動作させることが可能な電圧値に設定することを第２の特徴とする。 In the signal transmission system according to the present invention having the above characteristics, the unit current drive circuit is configured for control in which the drive control signal is input to the gate terminal, the drain terminal is connected to the signal wiring, and the source terminal is connected to the internal node. The N-type MOS transistor includes a current supply N-type MOS transistor having a predetermined bias voltage input to the gate terminal, a ground voltage input to the source terminal, and a drain terminal connected to the internal node. The control signal generation circuit sets the voltage value of the drive control signal to a voltage value that allows the control N-type MOS transistor and the current supply N-type MOS transistor to operate in a saturation region. It is characterized by.

上記何れかの特徴の本発明に係る信号伝送システムは、前記伝送データ用電流値の夫々が、前記単位伝送データ用電流値の偶数倍または奇数倍で規定され、前記伝送データ用電流値の夫々に基づいて、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の偶数倍で規定される場合は、前記単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を、前記伝送データ用電流値の夫々が前記単位伝送データ用電流値の奇数倍で規定される場合は、前記単位伝送データ用電流値の偶数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成するリファレンス電圧生成回路と、前記信号配線から前記多値伝送データを受け付け、受け付けた前記多値伝送データの電流値に相当する電圧値を前記リファレンス電圧と比較して、前記多値伝送データを複数の２値電圧データに変換して受信データを生成する受信データ生成回路と、を備えた受信回路を備えることを第３の特徴とする。 In the signal transmission system according to the present invention having any one of the above characteristics, each of the transmission data current values is defined by an even multiple or an odd multiple of the unit transmission data current value, and each of the transmission data current values is When the transmission data current value is defined by an even multiple of the unit transmission data current value, a reference corresponding to a reference current defined by an odd multiple of the unit transmission data current value. When each of the transmission data current values is defined by an odd multiple of the unit transmission data current value, a reference voltage corresponding to a reference current defined by an even multiple of the unit transmission data current value A reference voltage generation circuit for generating the multi-value transmission data from the signal wiring, and a voltage value corresponding to the current value of the received multi-value transmission data. And a reception data generation circuit that generates reception data by converting the multi-value transmission data into a plurality of binary voltage data as compared with the reference voltage. .

上記特徴の信号伝送システムによれば、送信回路を、信号配線に対し直接電流供給を行う、即ち、信号配線を直接駆動する単位電流駆動回路を設け、動作させる単位電流駆動回路の数によって多値電流データを多値伝送データとして生成するように構成したので、電源電圧が低い場合であっても、ＭＯＳトランジスタの特性やしきい値電圧に拘わらず、安定した多値伝送データ（多値電流データ）を生成することが可能になる。更に、送信回路が安定した多値伝送データを生成可能であることから、受信回路においてより正確にデータを復元することが可能になり、伝送品質の低下を効果的に防止できる。 According to the signal transmission system having the above characteristics, the transmission circuit directly supplies a current to the signal wiring, that is, a unit current driving circuit that directly drives the signal wiring is provided, and the transmission circuit has multiple values depending on the number of unit current driving circuits to be operated Since current data is generated as multi-value transmission data, even when the power supply voltage is low, stable multi-value transmission data (multi-value current data) can be used regardless of the characteristics of MOS transistors and the threshold voltage. ) Can be generated. Furthermore, since the transmission circuit can generate stable multilevel transmission data, it is possible to restore the data more accurately in the reception circuit, and it is possible to effectively prevent a decrease in transmission quality.

更に、上記特許文献２に記載の信号伝送システムでは、上述したように、信号配線の電圧値がノイズの影響を受けて変動した場合に、受信回路が伝送データの電流値を正確に復元できない可能性がある。これに対し、上記特徴の信号伝送システムによれば、電圧調整回路を設けて信号配線の電圧値を一定に保つように構成しているので、ノイズの影響による信号配線の電圧変動を抑制できる。即ち、上記特徴の信号伝送システムは、電圧調整回路によりノイズの影響による信号配線の電圧変動を抑制するので、受信回路において伝送データの電流値をより正確に復元可能になり、伝送品質の向上を図ることができる。 Furthermore, in the signal transmission system described in Patent Document 2, when the voltage value of the signal wiring fluctuates due to the influence of noise as described above, the receiving circuit may not be able to accurately restore the current value of the transmission data. There is sex. On the other hand, according to the signal transmission system having the above characteristics, the voltage adjustment circuit is provided and the voltage value of the signal wiring is kept constant, so that the voltage fluctuation of the signal wiring due to the influence of noise can be suppressed. That is, the signal transmission system having the above characteristics suppresses voltage fluctuations in the signal wiring due to the influence of noise by the voltage adjustment circuit, so that the current value of the transmission data can be more accurately restored in the reception circuit, and the transmission quality is improved. Can be planned.

また、特許文献２に記載の信号伝送システムでは、送信回路の出力及び受信回路の入力を夫々カレントミラー回路で構成するため、送信回路のカレントミラー回路を構成するＰ型ＭＯＳトランジスタ及び受信回路のカレントミラー回路を構成するＮ型ＭＯＳトランジスタの両方を良好に動作させるために、Ｎ型ＭＯＳトランジスタのしきい値電圧より大きい電源電圧を必要とし、電源電圧の引き下げに限界がある。これに対し、上記特徴の信号伝送システムによれば、送信回路の出力及び受信回路の入力をカレントミラー回路を用いて構成せず、直接的に信号配線を駆動する単位電流駆動回路を複数用いて送信回路を構成したので、電源電圧の引き下げにより適切に対応可能になる。 In the signal transmission system described in Patent Document 2, since the output of the transmission circuit and the input of the reception circuit are configured by current mirror circuits, respectively, the current of the P-type MOS transistor and the reception circuit constituting the current mirror circuit of the transmission circuit is determined. In order to operate both of the N-type MOS transistors constituting the mirror circuit satisfactorily, a power supply voltage higher than the threshold voltage of the N-type MOS transistor is required, and there is a limit to lowering the power supply voltage. On the other hand, according to the signal transmission system having the above characteristics, the output of the transmission circuit and the input of the reception circuit are not configured using a current mirror circuit, but a plurality of unit current drive circuits that directly drive the signal wiring are used. Since the transmission circuit is configured, it is possible to appropriately cope with the reduction of the power supply voltage.

更に、特許文献２に記載の信号伝送システムでは、受信回路における電流データの判定を正確に行い、伝送品質を確保するためには、送信回路の電流源の特性と受信回路の電流源の特性の相関関係を適切に設定する必要があるが、このような相関関係の設定は手間がかかる。更に、送信回路の電流源の特性と受信回路の電流源の特性の相関関係を調整することが容易ではないことから、４値以上の多値化が困難である。これに対し、上記特徴の信号伝送システムによれば、送信回路の出力及び受信回路の入力をカレントミラー回路で構成せず、送信回路を単位電流駆動回路により直接的に信号配線を駆動するように構成したので、送信回路と受信回路の相関関係の設定等がより容易に実現でき、４値以上の多値化が容易になる。 Further, in the signal transmission system described in Patent Document 2, in order to accurately determine the current data in the receiving circuit and ensure the transmission quality, the characteristics of the current source of the transmitting circuit and the current source of the receiving circuit are Although it is necessary to appropriately set the correlation, setting such a correlation takes time. Furthermore, since it is not easy to adjust the correlation between the characteristics of the current source of the transmitting circuit and the characteristics of the current source of the receiving circuit, it is difficult to increase the number of four or more values. On the other hand, according to the signal transmission system having the above characteristics, the output of the transmission circuit and the input of the reception circuit are not configured by the current mirror circuit, and the signal wiring is directly driven by the unit current drive circuit in the transmission circuit. Since it is configured, the setting of the correlation between the transmitting circuit and the receiving circuit can be realized more easily, and multi-leveling of four or more values is facilitated.

また、上記第２及び第３の特徴の信号伝送システムによれば、本発明に係る信号伝送システムを、簡単な構成で実現でき、製造コストの増大をより効果的に押さえることが可能になる。 Moreover, according to the signal transmission system of the second and third features, the signal transmission system according to the present invention can be realized with a simple configuration, and an increase in manufacturing cost can be more effectively suppressed.

以下、本発明に係る信号伝送システム（以下、適宜「本発明システム」と略称する）の実施形態を図面に基づいて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a signal transmission system according to the present invention (hereinafter referred to as “the present system” where appropriate) will be described below with reference to the drawings.

本発明システムの構成について、図１〜図９を基に説明する。ここで、図１は、本発明システム１の概略構成例を示している。 The configuration of the system of the present invention will be described with reference to FIGS. Here, FIG. 1 shows a schematic configuration example of the system 1 of the present invention.

本発明システム１は、図１に示すように、受信回路２０に対し多値伝送データＤＣを出力する送信回路１０と、送信回路１０から出力された多値伝送データＤＣを受信回路２０に伝送可能な信号配線３０と、を備えて構成されている。 As shown in FIG. 1, the system 1 of the present invention can transmit the multi-value transmission data DC output from the transmission circuit 10 to the reception circuit 20 and the transmission circuit 10 that outputs the multi-value transmission data DC to the reception circuit 20. And a simple signal line 30.

尚、送信回路１０及び受信回路２０は、外部制御信号ＣＴＬまたは外部制御信号ＣＴＬの反転外部制御信号ＣＴＬ＃に応じて動作可否が設定されるように構成されている。また、本実施形態では、外部入力された２ビットの２値電圧データＤＯ１及びＤＯ０を多値電流データＤＣ（４値電流データ）に変換して信号配線３０上を伝送する場合を想定して説明する。 The transmission circuit 10 and the reception circuit 20 are configured to be set to be operable according to the external control signal CTL or the inverted external control signal CTL # of the external control signal CTL. In the present embodiment, it is assumed that 2-bit binary voltage data DO1 and DO0 inputted externally are converted into multi-value current data DC (4-value current data) and transmitted over the signal wiring 30. To do.

先ず、本発明システム１の送信回路１０の構成について、図４〜図５を基に説明する。 First, the configuration of the transmission circuit 10 of the system 1 of the present invention will be described with reference to FIGS.

送信回路１０は、所定のバイアス電圧ＶＢＩＡＳを生成するバイアス回路１１と、多値伝送データＤＣの値別に伝送データ用電流値を規定した信号変換条件に基づいて、送信対象の複数の２値電圧データを伝送データ用電流値の多値電流データに変換して多値伝送データＤＣを生成し出力する多値伝送データ生成出力回路と、を備えている。ここで、図２は、バイアス回路１１の概略構成例を示している。 The transmission circuit 10 generates a plurality of binary voltage data to be transmitted based on a bias circuit 11 that generates a predetermined bias voltage VBIAS and a signal conversion condition that defines a transmission data current value for each value of the multilevel transmission data DC. A multi-value transmission data generation / output circuit that converts multi-value current data of transmission data into multi-value current data to generate and output multi-value transmission data DC. Here, FIG. 2 shows a schematic configuration example of the bias circuit 11.

バイアス回路１１は、本実施形態では、一般的に使用されている既知のバイアス回路を利用して構成されており、反転外部制御信号ＣＴＬ＃がＨレベルの場合に動作し、Ｌレベルの場合に動作停止するように構成されている。より具体的には、バイアス回路１１は、図２に示すように、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ１１１に接続されたＰ型ＭＯＳトランジスタＴＰ１１１と、ゲート端子及びドレイン端子がノードＮ１１２に、ソース端子がノードＮ１１１に夫々接続されたＰ型ＭＯＳトランジスタＴＰ１１２と、ゲート端子及びドレイン端子がノードＮ１１２に接続され、ソース端子に接地電圧が入力されたＮ型ＭＯＳトランジスタＴＮ１１１と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ１１２に接続されたＮ型ＭＯＳトランジスタＴＮ１１２と、を備えて構成されており、ノードＮ１１２の電圧がバイアス電圧ＶＢＩＡＳとして後述するデータ出力回路１３に対して出力される。 In the present embodiment, the bias circuit 11 is configured using a known bias circuit that is generally used. The bias circuit 11 operates when the inverted external control signal CTL # is at the H level, and when the inverted external control signal CTL # is at the L level. It is configured to stop operation. More specifically, as shown in FIG. 2, the bias circuit 11 has a P terminal in which the inverted external control signal CTL # is input to the gate terminal, the power supply voltage VDD is input to the source terminal, and the drain terminal is connected to the node N111. A MOS transistor TP111, a P-type MOS transistor TP112 having a gate terminal and a drain terminal connected to the node N112, a source terminal connected to the node N111, a gate terminal and a drain terminal connected to the node N112, and a ground voltage applied to the source terminal. And an N-type MOS transistor TN112 having an inverted external control signal CTL # input to the gate terminal, a ground voltage input to the source terminal, and a drain terminal connected to the node N112. The voltage at node N112 is bias voltage. Is output to the data output circuit 13 to be described later as VBIAS.

多値伝送データ生成出力回路は、所定の単位伝送データ用電流値の電流を信号配線３０に対して供給可能な単位電流駆動回路１３０を複数備えたデータ出力回路１３と、複数の２値電圧データを多値電流データＤＣに変換した後の伝送データ用電流値に基づいて、単位電流駆動回路１３０別に、電流供給を行うか否かを設定するための駆動制御信号ＳＥＬ２〜ＳＥＬ０を生成するデコーダ回路１２（駆動制御信号生成回路に相当）と、を備えて構成されている。ここで、図３は、データ出力回路１３の概略構成例を、図４は、デコーダ回路１２の概略構成例を、図５は、図４に示すデコーダ回路１２の動作を示している。 The multi-value transmission data generation output circuit includes a data output circuit 13 including a plurality of unit current driving circuits 130 capable of supplying a current of a predetermined unit transmission data current value to the signal wiring 30, and a plurality of binary voltage data. Decoder circuit for generating drive control signals SEL2 to SEL0 for setting whether or not to supply current for each unit current drive circuit 130 based on the current value for transmission data after converting the signal to multi-value current data DC 12 (corresponding to a drive control signal generation circuit). 3 shows a schematic configuration example of the data output circuit 13, FIG. 4 shows a schematic configuration example of the decoder circuit 12, and FIG. 5 shows an operation of the decoder circuit 12 shown in FIG.

尚、本実施形態では、伝送データ用電流値の夫々が、単位伝送データ用電流値の偶数倍（０を含む）で規定されており、具体的には、伝送データ用電流値は、単位伝送データ用電流値の０倍、２倍、４倍、６倍に設定されている場合について説明する。 In this embodiment, each of the transmission data current values is defined by an even multiple (including 0) of the unit transmission data current value. Specifically, the transmission data current value is determined by unit transmission. A case where the current value for data is set to 0 times, 2 times, 4 times, or 6 times will be described.

データ出力回路１３は、図３に示すように、伝送データ用電流値の最大値が単位伝送データ用電流値の６倍に設定されていることから、６つの単位電流駆動回路１３０を備えて構成されている。また、本実施形態では、伝送データ用電流値の夫々が単位伝送データ用電流値の偶数倍で規定されているため、後述するデコーダ回路１２から出力される駆動制御信号ＳＥＬ２〜ＳＥＬ０の夫々に対応して２つずつ単位電流駆動回路１３０が設けられている。従って、出力信号、即ち、多値電流データＤＣの電流値（伝送データ用電流値）は、（Ｈレベルの駆動制御信号数の２倍）×単位伝送データ用電流値となる。 As shown in FIG. 3, the data output circuit 13 includes six unit current drive circuits 130 because the maximum value of the transmission data current value is set to six times the unit transmission data current value. Has been. In this embodiment, since each of the transmission data current values is defined by an even multiple of the unit transmission data current value, it corresponds to each of drive control signals SEL2 to SEL0 output from the decoder circuit 12 described later. Two unit current drive circuits 130 are provided. Accordingly, the output signal, that is, the current value (transmission data current value) of the multi-value current data DC is (twice the number of H-level drive control signals) × unit transmission data current value.

単位電流駆動回路１３０は、ゲート端子に駆動制御信号が入力され、ドレイン端子がノードＮ１３０に、ソース端子が内部ノードＮ１３に夫々接続された制御用Ｎ型ＭＯＳトランジスタＴＳと、ゲート端子にバイアス回路１１から出力されるバイアス電圧ＶＢが、ソース端子に接地電圧が夫々入力され、ドレイン端子が内部ノードＮ１３に接続された電流供給用Ｎ型ＭＯＳトランジスタＴＤを備えて構成されている。また、全ての単位電流駆動回路１３０の制御用Ｎ型ＭＯＳトランジスタＴＳは同じトランジスタサイズに設定されている。同様に、全ての単位電流駆動回路１３０の電流供給用Ｎ型ＭＯＳトランジスタＴＤは同じトランジスタサイズに設定されている。 In the unit current drive circuit 130, a drive control signal is input to the gate terminal, a control N-type MOS transistor TS having a drain terminal connected to the node N130 and a source terminal connected to the internal node N13, and a bias circuit 11 to the gate terminal. Is provided with a current supply N-type MOS transistor TD having a source terminal connected to the ground voltage and a drain terminal connected to the internal node N13. Further, the control N-type MOS transistors TS of all the unit current drive circuits 130 are set to the same transistor size. Similarly, the current supply N-type MOS transistors TD of all the unit current drive circuits 130 are set to the same transistor size.

デコーダ回路１２は、図４及び図５に示すように、本実施形態では、２ビットの２値電圧データＤＯ１及びＤＯ０が“００”の場合、信号配線３０に出力する多値電流データＤＣの電流値（伝送データ用電流値）を０に設定しており、駆動制御信号ＳＥＬ２〜ＳＥＬ０が全てＬレベルとなる。２値電圧データＤＯ１及びＤＯ０が“０１”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の２倍に設定しており、駆動制御信号ＳＥＬ２がＨレベル、駆動制御信号ＳＥＬ１及びＳＥＬ０がＬレベルとなる。２値電圧データＤＯ１及びＤＯ０が“１０”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の４倍に設定しており、駆動制御信号ＳＥＬ２及びＳＥＬ１がＨレベル、駆動制御信号ＳＥＬ０がＬレベルとなる。また、２値電圧データＤＯ１及びＤＯ０が“１１”の場合、信号配線３０に出力する多値電流データＤＣの伝送データ用電流値を単位伝送データ用電流値の６倍に設定しており、駆動制御信号ＳＥＬ２〜ＳＥＬ０の全てがＨレベルとなる。 As shown in FIGS. 4 and 5, in the present embodiment, when the 2-bit binary voltage data DO1 and DO0 are “00”, the decoder circuit 12 has a current of the multi-value current data DC output to the signal wiring 30. The value (transmission data current value) is set to 0, and the drive control signals SEL2 to SEL0 are all at the L level. When the binary voltage data DO1 and DO0 are “01”, the transmission data current value of the multi-value current data DC output to the signal wiring 30 is set to twice the current value for the unit transmission data, and the drive control signal SEL2 becomes H level, and the drive control signals SEL1 and SEL0 become L level. When the binary voltage data DO1 and DO0 are “10”, the current value for transmission data of the multi-value current data DC output to the signal wiring 30 is set to four times the current value for unit transmission data, and the drive control signal SEL2 and SEL1 are at H level, and the drive control signal SEL0 is at L level. When the binary voltage data DO1 and DO0 are “11”, the transmission data current value of the multi-value current data DC output to the signal wiring 30 is set to 6 times the unit transmission data current value. All of the control signals SEL2 to SEL0 are at the H level.

また、本実施形態のデコーダ回路１２は、制御用Ｎ型ＭＯＳトランジスタＴＳのゲート電圧としきい値電圧の関係、及び、電流供給用Ｎ型ＭＯＳトランジスタＴＤのゲート電圧としきい値電圧の関係を考慮して、駆動制御信号ＳＥＬ２〜ＳＥＬ０の電圧値を、制御用Ｎ型ＭＯＳトランジスタＴＳ及び電流供給用Ｎ型ＭＯＳトランジスタＴＤを飽和領域で動作させることが可能な電圧値に設定している。より具体的には、図４において、最終段のインバータセルの駆動能力を適切なものに設定する。 Further, the decoder circuit 12 of the present embodiment takes into consideration the relationship between the gate voltage and threshold voltage of the control N-type MOS transistor TS and the relationship between the gate voltage and threshold voltage of the current supply N-type MOS transistor TD. Thus, the voltage values of the drive control signals SEL2 to SEL0 are set to voltage values that allow the control N-type MOS transistor TS and the current supply N-type MOS transistor TD to operate in the saturation region. More specifically, in FIG. 4, the drive capability of the inverter cell at the final stage is set to an appropriate value.

次に、本発明システム１の受信回路２０の構成について、図６〜図９を基に説明する。ここで、図６は、受信回路２０の概略構成例を示している。 Next, the configuration of the receiving circuit 20 of the system 1 of the present invention will be described with reference to FIGS. Here, FIG. 6 shows a schematic configuration example of the receiving circuit 20.

受信回路２０は、図６に示すように、伝送データ用電流値の夫々に基づいて、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流を生成するリファレンス回路２２（リファレンス電圧生成回路に相当）と、信号配線３０から多値伝送データＤＣを受け付け、受け付けた多値伝送データＤＣの電流値に相当する電圧値をリファレンス電圧と比較して、多値伝送データＤＣを複数の２値電圧データに変換して受信データを生成する受信データ生成回路２１と、を備えて構成されている。ここで、図７は、リファレンス回路２２の概略構成例を示している。 As shown in FIG. 6, the receiving circuit 20 generates a reference current defined by an odd multiple of the unit transmission data current value based on each transmission data current value (in the reference voltage generation circuit). And the multi-value transmission data DC is received from the signal wiring 30, the voltage value corresponding to the current value of the accepted multi-value transmission data DC is compared with the reference voltage, and the multi-value transmission data DC is converted into a plurality of binary voltages. A reception data generation circuit 21 that converts the data into data and generates reception data. Here, FIG. 7 shows a schematic configuration example of the reference circuit 22.

リファレンス回路２２は、本実施形態では、単位伝送データ用電流値の１倍、３倍、５倍の電流値に相当するリファレンス電圧を生成するように構成されており、図７に示すように、バイアス電圧ＶＢＩＡＳを出力するバイアス回路２２６と、単位伝送データ用電流値の１倍のリファレンス電流ＶＲＥＦ０を生成する第１リファレンス回路２２０と、単位伝送データ用電流値の３倍のリファレンス電流ＶＲＥＦ１を生成する第２リファレンス回路２２１と、単位伝送データ用電流値の５倍のリファレンス電流ＶＲＥＦ２を生成する第３リファレンス回路２２２と、を備えて構成されている。尚、バイアス回路２２６の構成は、送信回路１０のバイアス回路１１の構成と同じである。 In the present embodiment, the reference circuit 22 is configured to generate a reference voltage corresponding to a current value that is 1 time, 3 times, and 5 times the current value for unit transmission data, as shown in FIG. A bias circuit 226 that outputs a bias voltage VBIAS, a first reference circuit 220 that generates a reference current VREF0 that is one times the unit transmission data current value, and a reference current VREF1 that is three times the unit transmission data current value. The second reference circuit 221 and a third reference circuit 222 that generates a reference current VREF2 that is five times the current value for unit transmission data are provided. The configuration of the bias circuit 226 is the same as the configuration of the bias circuit 11 of the transmission circuit 10.

より具体的には、第１リファレンス回路２２０は、単位伝送データ用電流値の電流をノードＮ２２１に対して出力する単位電流駆動回路２２７と、バスバイアス回路２２３を介してノードＮ２２１の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２０と、を備えて構成されている。電流電圧変換回路Ｃ２２０は、ゲート端子及びドレイン端子がノードＮ２２２に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２１と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２２に接続されたＰ型ＭＯＳトランジスタＴＰ２２２と、を備えている。 More specifically, the first reference circuit 220 includes a unit current driving circuit 227 that outputs the current of the unit transmission data current value to the node N221, and the multi-value current data of the node N221 via the bus bias circuit 223. And a current-voltage conversion circuit C220 that converts the data into multi-value voltage data. The current-voltage conversion circuit C220 includes a P-type MOS transistor TP221 having a gate terminal and a drain terminal connected to the node N222, a power supply voltage VDD input to the source terminal, an external control signal CTL at the gate terminal, and a power supply voltage at the source terminal. A P-type MOS transistor TP222 to which VDD is input and whose drain terminal is connected to the node N222.

第２リファレンス回路２２１は、夫々が単位伝送データ用電流値の電流をノードＮ２２３に対して出力する３つの単位電流駆動回路２２８、２２９、２２ａと、バスバイアス回路２２４を介してノードＮ２２３の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２１と、を備えて構成されている。電流電圧変換回路Ｃ２２１は、ゲート端子及びドレイン端子がノードＮ２２４に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２３と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２４に接続されたＰ型ＭＯＳトランジスタＴＰ２２４と、を備えている。 The second reference circuit 221 includes three unit current drive circuits 228, 229, and 22a that each output a current of a unit transmission data current value to the node N223, and a multi-value of the node N223 via the bus bias circuit 224. A current-voltage conversion circuit C221 that receives current data and converts it into multi-value voltage data. The current-voltage conversion circuit C221 includes a P-type MOS transistor TP223 having a gate terminal and a drain terminal connected to the node N224, a power supply voltage VDD input to the source terminal, an external control signal CTL at the gate terminal, and a power supply voltage at the source terminal. And a P-type MOS transistor TP224 to which VDD is input and whose drain terminal is connected to the node N224.

第３リファレンス回路２２２は、夫々が単位伝送データ用電流値の電流をノードＮ２２５に対して出力する５つの単位電流駆動回路２２ｂ〜２２ｆと、バスバイアス回路２２５を介してノードＮ２２５の多値電流データを受け付け、多値電圧データに変換する電流電圧変換回路Ｃ２２２と、を備えて構成されている。電流電圧変換回路Ｃ２２２は、ゲート端子及びドレイン端子がノードＮ２２６に接続され、ソース端子に電源電圧ＶＤＤが入力されたＰ型ＭＯＳトランジスタＴＰ２２５と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２２６に接続されたＰ型ＭＯＳトランジスタＴＰ２２６と、を備えている。 The third reference circuit 222 includes five unit current drive circuits 22b to 22f that each output a current of a unit transmission data current value to the node N225, and multi-value current data of the node N225 via the bus bias circuit 225. And a current-voltage conversion circuit C222 that converts the data into multi-value voltage data. The current-voltage conversion circuit C222 includes a P-type MOS transistor TP225 having a gate terminal and a drain terminal connected to the node N226, a power supply voltage VDD input to the source terminal, an external control signal CTL at the gate terminal, and a power supply voltage at the source terminal. And a P-type MOS transistor TP226 whose VDD is input and whose drain terminal is connected to the node N226.

尚、バスバイアス回路２２３〜２２５の構成は、後述する受信データ生成回路２１のバスバイアス回路２３の構成と同じである。 The configuration of the bus bias circuits 223 to 225 is the same as the configuration of the bus bias circuit 23 of the reception data generation circuit 21 described later.

受信データ生成回路２１は、図６に示すように、信号配線３０から多値電流データＤＣを受け付け、多値伝送データＤＣの伝送時に、信号配線３０の電圧値を所定の伝送用電圧値に保つバスバイアス回路２３（電圧調整回路に相当）と、バスバイアス回路２３から出力された多値電流データＶＢＯを多値電圧データＬＯに変換する電流電圧変換回路２４と、電流電圧変換回路２４から出力された多値電圧データＬＯの電圧値をリファレンス電圧ＶＲＥＦ２〜ＶＲＥＦ０と比較し、その結果を示す中間データ信号ＳＤ２〜ＳＤ０を出力する比較回路２５、比較回路２５から出力される中間データ信号ＳＤ２〜ＳＤ０を２ビットの２値電圧データに変換して受信データを生成するエンコーダ回路２６を備えて構成されている。ここで、図８は、バスバイアス回路２３の概略構成例を示しており、図９は、エンコーダ回路２６の概略構成例を示している。 As shown in FIG. 6, the reception data generation circuit 21 receives the multi-value current data DC from the signal wiring 30 and keeps the voltage value of the signal wiring 30 at a predetermined transmission voltage value when transmitting the multi-value transmission data DC. A bus bias circuit 23 (corresponding to a voltage adjustment circuit), a current-voltage conversion circuit 24 that converts the multi-value current data VBO output from the bus bias circuit 23 into multi-value voltage data LO, and a current-voltage conversion circuit 24 The voltage value of the multi-value voltage data LO is compared with the reference voltages VREF2 to VREF0, and the intermediate data signals SD2 to SD0 output from the comparison circuit 25 are output. The encoder circuit 26 is configured to generate reception data by converting it into 2-bit binary voltage data. Here, FIG. 8 shows a schematic configuration example of the bus bias circuit 23, and FIG. 9 shows a schematic configuration example of the encoder circuit 26.

バスバイアス回路２３は、図８に示すように、ゲート端子に信号配線３０から受け付けた多値電流データＤＣが、ソース端子に電源電圧ＶＤＤが夫々入力され、ドレイン端子がノードＮ２３１に接続されたＰ型ＭＯＳトランジスタＴＰ２３１と、ゲート端子に反転外部制御信号ＣＴＬ＃が入力され、ソース端子がノードＮ２３１に、ドレイン端子がノードＮ２３２に夫々接続されたＰ型ＭＯＳトランジスタＴＰ２３２と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ２３２に接続されたＮ型ＭＯＳトランジスタＴＮ２３１と、ゲート端子に反転外部制御信号ＣＴＬ＃が、ソース端子に接地電圧が、ドレイン端子に多値電流データＤＣが夫々入力されたＮ型ＭＯＳトランジスタＴＮ２３２と、ゲート端子に多値電流データＤＣが、ソース端子に接地電圧が夫々入力され、ドレイン端子がノードＮ２３２に接続されたＮ型ＭＯＳトランジスタＴＮ２３３と、ゲート端子に電源電圧ＶＤＤが、ソース端子に接地電圧が、ドレイン端子に多値電流データＤＣが夫々入力されたＮ型ＭＯＳトランジスタＴＮ２３４と、ゲート眼視がノードＮ２３２に、ドレイン端子がノードＮ２３３に夫々接続され、ソース端子に多値電流データＤＣが入力されるＮ型ＭＯＳトランジスタＴＮ２３５と、を備えて構成されている。 In the bus bias circuit 23, as shown in FIG. 8, the multi-value current data DC received from the signal wiring 30 is input to the gate terminal, the power supply voltage VDD is input to the source terminal, and the drain terminal is connected to the node N231. Inverted external control signal CTL # is input to the MOS transistor TP231, the gate terminal, the P-type MOS transistor TP232 having the source terminal connected to the node N231, the drain terminal connected to the node N232, and the inverted external control signal to the gate terminal. CTL # is an N-type MOS transistor TN231 whose ground voltage is input to the source terminal and whose drain terminal is connected to the node N232, an inverted external control signal CTL # is connected to the gate terminal, the ground voltage is connected to the source terminal, and the drain terminal N-type MOS transistor T into which multi-value current data DC is respectively input 232, multi-value current data DC at the gate terminal, ground voltage at the source terminal, N-type MOS transistor TN233 with the drain terminal connected to the node N232, the power supply voltage VDD at the gate terminal, and the source terminal at the source terminal The ground voltage is connected to the node N232, the drain terminal is connected to the node N233, and the multi-value current data DC is connected to the source terminal. , And an N-type MOS transistor TN235.

電流電圧変換回路２４は、図６に示すように、ゲート端子及びドレイン端子に多値電流データＶＢＯが、ソース端子に電源電圧ＶＤＤが夫々入力されたＰ型ＭＯＳトランジスタＴＰ２４１と、ゲート端子に外部制御信号ＣＴＬが、ソース端子に電源電圧ＶＤＤが、ドレイン端子に多値電流データＶＢＯが夫々入力されたＰ型ＭＯＳトランジスタＴＰ２４２と、を備えて構成されている。 As shown in FIG. 6, the current-voltage conversion circuit 24 includes a P-type MOS transistor TP241 in which multi-value current data VBO is input to a gate terminal and a drain terminal, and a power supply voltage VDD is input to a source terminal. The signal CTL includes a P-type MOS transistor TP242 to which the power supply voltage VDD is input to the source terminal and the multi-value current data VBO is input to the drain terminal.

比較回路２５は、図６に示すように、電流電圧変換回路２４から出力される多値電圧データＬＯの電圧値（多値伝送データＤＣの電流値の相当値）とリファレンス電圧ＶＲＥＦ０の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ０の電圧値より大きい場合にＨレベルの信号ＳＤ０を出力する電圧比較回路２５０と、多値電圧データＬＯの電圧値とリファレンス電圧ＶＲＥＦ１の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ１の電圧値より大きい場合にＨレベルの信号ＳＤ１を出力する電圧比較回路２５１と、多値電圧データＬＯの電圧値とリファレンス電圧ＶＲＥＦ２の電圧値を比較し、多値電圧データＬＯの電圧値がリファレンス電圧ＶＲＥＦ２の電圧値より大きい場合にＨレベルの信号ＳＤ２を出力する電圧比較回路２５２と、を備えて構成されている。 As shown in FIG. 6, the comparison circuit 25 determines the voltage value of the multi-value voltage data LO output from the current-voltage conversion circuit 24 (equivalent value of the current value of the multi-value transmission data DC) and the voltage value of the reference voltage VREF0. The voltage comparison circuit 250 that outputs an H-level signal SD0 when the voltage value of the multi-value voltage data LO is larger than the voltage value of the reference voltage VREF0, and the voltage value of the multi-value voltage data LO and the voltage of the reference voltage VREF1 The voltage comparison circuit 251 that compares the values and outputs an H level signal SD1 when the voltage value of the multi-value voltage data LO is greater than the voltage value of the reference voltage VREF1, and the voltage value of the multi-value voltage data LO and the reference voltage VREF2 When the voltage value of the multi-value voltage data LO is larger than the voltage value of the reference voltage VREF2, the H level is compared. It is configured to include a voltage comparator circuit 252 which outputs a signal SD2.

エンコーダ回路２６は、図９に示すように、比較回路２５から出力される信号ＳＤ２〜ＳＤ０を受け付け、２ビットの２値電圧データを受信データとして生成する。より具体的には、図９（ａ）及び（ｂ）に示すように、信号ＳＤ２〜ＳＤ０が全てＨレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“００”の２値電圧データに、信号ＳＤ２及びＳＤ１がＨレベル、信号ＳＤ０がＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“０１”の２値電圧データに、
信号ＳＤ２がＨレベル、信号ＳＤ１及びＳＤ０がＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“１０”の２値電圧データに、信号ＳＤ２〜ＳＤ０が全てＬレベルの場合はＤＯＵＴ１、ＤＯＵＴ０が“１１”の２値電圧データに変換する。 As shown in FIG. 9, the encoder circuit 26 receives signals SD2 to SD0 output from the comparison circuit 25 and generates 2-bit binary voltage data as received data. More specifically, as shown in FIGS. 9A and 9B, when the signals SD2 to SD0 are all at the H level, the binary voltage data with DOUT1 and DOUT0 being “00” are converted into the binary voltage data. When the signal SD0 is at the H level and the signal SD0 is at the L level, the DOUT1 and DOUT0 are binary voltage data “01”.
When the signal SD2 is H level and the signals SD1 and SD0 are L level, DOUT1 and DOUT0 are “10” binary voltage data, and when the signals SD2 to SD0 are all L level, DOUT1 and DOUT0 are “11” 2 Convert to value voltage data.

〈別実施形態〉
〈１〉上記実施形態では、２ビットの２値電圧データを４値電流データに変換して伝送する場合について説明したが、これに限るものではない。ｈ（ｈは３以上の整数）ビット以上の２値電圧データを、２^ｈ値電流データに変換して伝送するように構成しても良い。 <Another embodiment>
<1> In the above embodiment, the case where 2-bit binary voltage data is converted into quaternary current data and transmitted is described, but the present invention is not limited to this. Binary voltage data of h (h is an integer of 3 or more) bits or more may be converted into ^2h value current data and transmitted.

〈２〉上記実施形態では、伝送データ用電流値の夫々が、単位伝送データ用電流値の偶数倍で規定され、受信回路２０のリファレンス回路２２が、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成する場合について説明したが、これに限るものではない。例えば、伝送データ用電流値の夫々を、単位伝送データ用電流値の奇数倍で規定し、受信回路２０のリファレンス回路２２が、単位伝送データ用電流値の奇数倍で規定されるリファレンス電流に相当するリファレンス電圧を生成するように構成しても良い。 <2> In the above embodiment, each of the transmission data current values is defined by an even multiple of the unit transmission data current value, and the reference circuit 22 of the reception circuit 20 is defined by an odd multiple of the unit transmission data current value. Although the case where the reference voltage corresponding to the reference current to be generated is generated has been described, the present invention is not limited to this. For example, each of the transmission data current values is defined by an odd multiple of the unit transmission data current value, and the reference circuit 22 of the receiving circuit 20 corresponds to a reference current defined by an odd multiple of the unit transmission data current value. The reference voltage to be generated may be generated.

本発明に係る信号伝送システムの概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a signal transmission system according to the present invention 本発明に係る信号伝送システムを構成する送信回路のバイアス回路の概略構成例を示す概略ブロック図1 is a schematic block diagram showing a schematic configuration example of a bias circuit of a transmission circuit constituting a signal transmission system according to the present invention. 本発明に係る信号伝送システムを構成する送信回路のデータ出力回路の概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a data output circuit of a transmission circuit constituting a signal transmission system according to the present invention 本発明に係る信号伝送システムを構成する送信回路のデコーダ回路の概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a decoder circuit of a transmission circuit constituting a signal transmission system according to the present invention 本発明に係る信号伝送システムのデコーダ回路の動作を示す真理値表Truth table showing operation of decoder circuit of signal transmission system according to the present invention 本発明に係る信号伝送システムを構成する受信回路の概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a receiving circuit constituting a signal transmission system according to the present invention 本発明に係る信号伝送システムを構成する受信回路のリファレンス回路の概略構成例を示す概略ブロック図1 is a schematic block diagram showing a schematic configuration example of a reference circuit of a receiving circuit constituting a signal transmission system according to the present invention. 本発明に係る信号伝送システムを構成する受信回路のバスバイアス回路の概略構成例を示す概略ブロック図1 is a schematic block diagram showing a schematic configuration example of a bus bias circuit of a receiving circuit constituting a signal transmission system according to the present invention. 本発明に係る信号伝送システムを構成する受信回路のエンコーダ回路の概略構成例を示す概略ブロック図1 is a schematic block diagram showing a schematic configuration example of an encoder circuit of a receiving circuit constituting a signal transmission system according to the present invention. 従来技術に係る信号伝送システムの概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a signal transmission system according to the prior art 従来技術に係る信号伝送システムの伝送信号の例を示す波形図Waveform diagram showing an example of a transmission signal of a signal transmission system according to the prior art 従来技術に係る信号伝送システムの概略構成例を示す概略ブロック図Schematic block diagram showing a schematic configuration example of a signal transmission system according to the prior art 従来技術に係る信号伝送システムで用いられるＤＡＣの概略構成例を示す概略回路図Schematic circuit diagram showing a schematic configuration example of a DAC used in a signal transmission system according to the prior art 従来技術に係る信号伝送システムで用いられるＡＤＣの概略構成例を示す概略回路図Schematic circuit diagram showing a schematic configuration example of an ADC used in a signal transmission system according to the prior art

Explanation of symbols

１本発明に係る信号伝送システム
１０送信回路
１１バイアス回路
１２デコーダ回路（駆動制御信号生成回路）
１３データ出力回路
２０受信回路
２１受信データ生成回路
２２リファレンス回路（リファレンス電圧生成回路）
２３バスバイアス回路（電圧調整回路）
２４電流電圧変換回路
２５比較回路
２６エンコーダ回路
３０信号配線
１３０単位電流駆動回路 DESCRIPTION OF SYMBOLS 1 Signal transmission system 10 according to the present invention Transmission circuit 11 Bias circuit 12 Decoder circuit (drive control signal generation circuit)
13 Data Output Circuit 20 Reception Circuit 21 Reception Data Generation Circuit 22 Reference Circuit (Reference Voltage Generation Circuit)
23 Bus bias circuit (voltage adjustment circuit)
24 current voltage conversion circuit 25 comparison circuit 26 encoder circuit 30 signal wiring 130 unit current drive circuit

Claims

A signal transmission system comprising: a transmission circuit that outputs multilevel transmission data; and a signal wiring that can transmit the multilevel transmission data,
A voltage adjustment circuit for maintaining a voltage value of the signal wiring at a predetermined transmission voltage value during transmission of the multi-value transmission data;
The transmission circuit converts a plurality of binary voltage data to be transmitted into multi-value current data of the current value for transmission data based on a signal conversion condition that defines a current value for transmission data for each value of the multi-value transmission data. A multi-value transmission data generation output circuit configured to convert and generate and output the multi-value transmission data;
Each of the transmission data current values is defined by an integer multiple of a predetermined unit transmission data current value,
The multi-value transmission data generation output circuit,
A data output circuit comprising a plurality of unit current drive circuits capable of supplying a current of the unit transmission data current value to the signal wiring;
Whether to supply current for each unit current drive circuit is set based on the transmission data current value of the multi-value current data after the plurality of binary voltage data is converted into the multi-value current data. The signal transmission system according to claim 1, further comprising: a drive control signal generation circuit that generates a drive control signal for generating a drive control signal.

The unit current drive circuit includes a control N-type MOS transistor in which the drive control signal is input to a gate terminal, a drain terminal connected to the signal wiring, and a source terminal connected to an internal node, and a predetermined bias applied to the gate terminal. The voltage is configured to include a current supply N-type MOS transistor in which the ground voltage is input to the source terminal and the drain terminal is connected to the internal node,
The drive control signal generation circuit sets the voltage value of the drive control signal to a voltage value capable of operating the control N-type MOS transistor and the current supply N-type MOS transistor in a saturation region. The signal transmission system according to claim 1, wherein:

Each of the transmission data current values is defined as an even or odd multiple of the unit transmission data current value,
Based on each of the transmission data current values, when each of the transmission data current values is defined by an even multiple of the unit transmission data current value, it is defined by an odd multiple of the unit transmission data current value. The reference voltage corresponding to the reference current is defined as an even multiple of the unit transmission data current value when each of the transmission data current values is defined by an odd multiple of the unit transmission data current value. A reference voltage generation circuit for generating a reference voltage corresponding to the reference current
The multilevel transmission data is received from the signal wiring, a voltage value corresponding to the current value of the received multilevel transmission data is compared with the reference voltage, and the multilevel transmission data is converted into a plurality of binary voltage data. The signal transmission system according to claim 1, further comprising: a reception circuit including a reception data generation circuit that generates reception data.