JP2009152861A - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP2009152861A JP2009152861A JP2007328876A JP2007328876A JP2009152861A JP 2009152861 A JP2009152861 A JP 2009152861A JP 2007328876 A JP2007328876 A JP 2007328876A JP 2007328876 A JP2007328876 A JP 2007328876A JP 2009152861 A JP2009152861 A JP 2009152861A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- electronic switch
- impedance
- circuit
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 67
- 238000002955 isolation Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 26
- 230000005540 biological transmission Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、電子スイッチと機械スイッチとが組み合わされたスイッチ回路に関する。 The present invention relates to a switch circuit in which an electronic switch and a mechanical switch are combined.
ミリ波レーダセンサのような装置では、例えば1ns以下の短パルス信号を生成したり、受信アンテナを高速に切り換えたりするために高速に動作するスイッチが求められている。また、スイッチではアイソレーション特性も求められる。アイソレーション特性とはスイッチがオフの状態での絶縁性を指し、オフの状態でのリーク量が小さいほどアイソレーション特性は良好である。 In an apparatus such as a millimeter wave radar sensor, for example, a switch that operates at high speed is required in order to generate a short pulse signal of 1 ns or less or to switch a receiving antenna at high speed. The switch also requires isolation characteristics. The isolation characteristic refers to insulation when the switch is off, and the smaller the amount of leakage in the off state, the better the isolation characteristic.
従来では、スイッチとして、MOSFET、ダイオード等の電子スイッチが知られている。例えば、P型の半導体基板にN型のソース領域およびドレイン領域が設けられ、半導体基板上に絶縁膜を介してゲート電極が設けられた電子スイッチでは、ゲート−ソース間に電圧が印加されたオンの状態のとき、ゲート電極直下のP型の半導体基板が分極してN型のチャネル層が形成され、ソース−ドレイン間がすべて同じN型の導電体になるため、ソース−ドレイン間に電流が流れる。この場合、電子スイッチは、一つの抵抗で構成される回路と等価である。 Conventionally, electronic switches such as MOSFETs and diodes are known as switches. For example, in an electronic switch in which an N-type source region and a drain region are provided on a P-type semiconductor substrate and a gate electrode is provided on the semiconductor substrate via an insulating film, an on-state voltage is applied between the gate and the source. In this state, the P-type semiconductor substrate directly under the gate electrode is polarized to form an N-type channel layer, and the source-drain are all the same N-type conductor. Flowing. In this case, the electronic switch is equivalent to a circuit composed of one resistor.
一方、電子スイッチがゲート−ソース間に電圧が印加されないオフの状態のとき、ゲート電極直下にチャネル層は形成されず、ソース−ドレイン間はN型−P型−N型の導電体となるため、ソース−ドレイン間には電流が流れない。この場合、電子スイッチは(1/jωC)というインピーダンスを持つコンデンサと抵抗とが並列接続された回路と等価である。電子スイッチにおけるコンデンサの容量Cは、P型の半導体基板の誘電率によるが、代表的にはおおよそ1pFである。 On the other hand, when the electronic switch is in an off state where no voltage is applied between the gate and the source, a channel layer is not formed immediately below the gate electrode, and an N-type-P-type-N-type conductor is formed between the source and drain. No current flows between the source and drain. In this case, the electronic switch is equivalent to a circuit in which a capacitor having an impedance of (1 / jωC) and a resistor are connected in parallel. The capacitance C of the capacitor in the electronic switch is typically about 1 pF, although it depends on the dielectric constant of the P-type semiconductor substrate.
このような電気的特性の電子スイッチでは、物理的な動作を伴わないため、スイッチとしての動作が高速である一方、電子スイッチがオフの状態のときに電子スイッチに高周波信号が入力されると、リークが発生する。コンデンサのインピーダンスは(1/jωC)で表されるため、周波数ωが高い電気信号が入力されると、コンデンサのインピーダンスは下がる。したがって、電子スイッチにGHzオーダの高周波領域の電気信号が入力されると、電子スイッチがオフの状態であってもリーク電流が流れてしまい、アイソレーション特性が確保できないという問題がある。 The electronic switch having such electrical characteristics does not involve physical operation, and thus operates as a switch at a high speed. On the other hand, when a high-frequency signal is input to the electronic switch when the electronic switch is in an off state, A leak occurs. Since the impedance of the capacitor is represented by (1 / jωC), when an electric signal having a high frequency ω is input, the impedance of the capacitor decreases. Therefore, when an electrical signal in a high frequency range of GHz order is input to the electronic switch, there is a problem that leakage current flows even when the electronic switch is in an off state, and isolation characteristics cannot be secured.
また、スイッチとして、MEMS(Micro Electro Mechanical Systems)スイッチ等の機械スイッチが知られている。機械スイッチは、例えば2枚の電極が一定距離離されて構成されるスイッチであり、電極間に電圧を印加すると静電引力により各電極が互いに引き合って接触することを利用したものである。 As switches, mechanical switches such as MEMS (Micro Electro Mechanical Systems) switches are known. The mechanical switch is, for example, a switch configured by separating two electrodes from each other by a certain distance, and utilizes the fact that each electrode attracts and contacts each other by electrostatic attraction when a voltage is applied between the electrodes.
機械スイッチがオンの状態では2枚の電極が接触するので、機械スイッチは一つの抵抗で構成される回路と等価である。また、機械スイッチがオフの状態では2枚の電極の間に空気が介在するため、一つのコンデンサで構成される回路と等価である。機械スイッチにおけるコンデンサの容量は、電極の面積によるが、代表的にはおおよそ数十fFである。 Since the two electrodes are in contact with each other when the mechanical switch is on, the mechanical switch is equivalent to a circuit composed of one resistor. Further, since air is interposed between the two electrodes when the mechanical switch is OFF, this is equivalent to a circuit composed of one capacitor. The capacitance of the capacitor in the mechanical switch is typically about several tens of fF although it depends on the area of the electrode.
このような機械スイッチは、小型、低損失で高周波領域の信号においてもアイソレーション特性に優れるという特長があるが、機械的な動作を伴うために高速動作が困難であるという欠点がある。 Such a mechanical switch has a feature that it is small in size, has low loss, and has excellent isolation characteristics even in a signal in a high frequency region, but has a drawback that it is difficult to perform high-speed operation because it involves mechanical operation.
そこで、両者の欠点を互いに補うスイッチ回路が、例えば特許文献1で提案されている。特許文献1では、シリーズライン、シャントラインのいずれにも、機械スイッチと電子スイッチとが並列に設けられたスイッチ回路が提案されている。このスイッチ回路では、シリーズラインの各スイッチをオンする間にシャントラインの各スイッチをオフして信号を伝送し、シリーズラインの各スイッチをオフする間にシャントラインの各スイッチをオンしてリーク電流をグランドに流す回路構成になっている。
Therefore, for example,
このようなスイッチ回路では、機械スイッチが立ち上がるまでの間、並列に設けられた電子スイッチをオンして、信号波形を整え、機械スイッチが立ち上がった後では電子スイッチをオフして低損失な機械スイッチのみを機能させて伝送損失を抑制し、アイソレーション特性を向上させている。
しかしながら、上記従来の技術では、シリーズラインの電子スイッチはシリーズラインの機械スイッチが開閉し切るまでの間のみオンするため、機械スイッチが開いて閉じるまでの時間よりも高速な信号を伝送できないという問題がある。 However, in the above-described conventional technology, the series line electronic switch is turned on only until the series line mechanical switch is fully opened and closed, so that it is not possible to transmit a signal faster than the time until the mechanical switch is opened and closed. There is.
また、電子スイッチはオフ時の容量が機械スイッチに比べて大きく、(1/jωC)というインピーダンスに鑑みれば高周波信号に対するインピーダンスが小さくなる。このため、オフになっているはずのシャントラインの電子スイッチにリークが発生する可能性がある。これにより、スイッチ回路のアイソレーション特性が悪くなるという問題がある。 In addition, the electronic switch has a larger capacitance when turned off than the mechanical switch, and the impedance to the high-frequency signal is reduced in view of the impedance of (1 / jωC). For this reason, a leak may occur in the electronic switch of the shunt line that should be turned off. Accordingly, there is a problem that the isolation characteristics of the switch circuit are deteriorated.
本発明は、上記点に鑑み、シリーズラインの電子スイッチがオフのときのアイソレーション特性を向上させることができ、かつ、高速動作するスイッチ回路を提供することを目的とする。 An object of the present invention is to provide a switch circuit that can improve the isolation characteristic when a series line electronic switch is OFF and operates at high speed.
上記目的を達成するため、請求項1に記載の発明では、外部から信号が入力される入力端子(1)と外部に信号が出力される出力端子(2)との間に接続される第1電子スイッチ(4)と、第1電子スイッチ(4)がオンするときに互いにオフし、第1電子スイッチ(4)がオフするときに互いにオンする第2電子スイッチ(8)と機械スイッチ(9)とが並列接続されたものであり、入力端子(1)と出力端子(2)との間とグランド(5)との間に接続されるシャント回路(7)とを有することを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, the first terminal connected between the input terminal (1) for inputting a signal from the outside and the output terminal (2) for outputting a signal to the outside. The second electronic switch (8) and the mechanical switch (9) which are turned off when the electronic switch (4) and the first electronic switch (4) are turned on, and turned on when the first electronic switch (4) is turned off. And a shunt circuit (7) connected between the input terminal (1) and the output terminal (2) and between the ground (5). .
これにより、第1電子スイッチ(4)がオフしている間、当該第1電子スイッチ(4)がリークしたとしても、シャント回路(7)の第2電子スイッチ(8)および機械スイッチ(9)がオンすることでリーク電流をグランド(5)に流すことができる。この場合、シャント回路(7)では、機械スイッチ(9)がオンしてから完全に導通するまでの間、第2電子スイッチ(8)をバイパスラインとして利用することができる。したがって、第1電子スイッチ(4)がオフのときに出力端子(2)にリーク電流が流れないようにすることができ、ひいてはアイソレーション特性を向上させることができる。 Thereby, even if the first electronic switch (4) leaks while the first electronic switch (4) is off, the second electronic switch (8) and the mechanical switch (9) of the shunt circuit (7). By turning on, a leakage current can flow to the ground (5). In this case, in the shunt circuit (7), the second electronic switch (8) can be used as a bypass line from when the mechanical switch (9) is turned on until the mechanical switch (9) is completely turned on. Therefore, when the first electronic switch (4) is off, it is possible to prevent leakage current from flowing to the output terminal (2), and thus the isolation characteristics can be improved.
また、入力端子(1)と出力端子(2)との間を半導体式のスイッチ(4)のみによって切り替えているため、スイッチ回路を高速で動作させることができる。以上により、アイソレーション特性を向上させ、かつ、高速動作させることができる。 In addition, since the input terminal (1) and the output terminal (2) are switched only by the semiconductor switch (4), the switch circuit can be operated at high speed. As described above, the isolation characteristics can be improved and the device can be operated at high speed.
請求項2に記載の発明では、シャント回路(7)は、入力端子(1)と第1電子スイッチ(4)との間とグランド(5)との間に接続されていることを特徴とする。
The invention according to
これにより、入力端子(1)から出力端子(2)への出力をオフしたいときには第1電子スイッチ(4)をオフ、シャント回路(7)の各スイッチをオンとすれば、第1電子スイッチ(4)に信号を流さずにシャント回路(7)を介して電流をグランド(5)に流すことができ、アイソレーション特性を改善することができる。 Thus, when it is desired to turn off the output from the input terminal (1) to the output terminal (2), the first electronic switch (4) is turned off, and each switch of the shunt circuit (7) is turned on. The current can be passed to the ground (5) via the shunt circuit (7) without passing the signal to 4), and the isolation characteristic can be improved.
請求項3に記載の発明では、シャント回路(7)は、第2電子スイッチ(4)と出力端子(2)との間とグランド(5)との間に接続されていることを特徴とする。
The invention according to
これにより、第1電子スイッチ(4)を通過したリーク電流が出力端子(2)から外部に出力される前に、シャント回路(7)を介してグランド(5)に流すことができる。 Thereby, before the leakage current which passed the 1st electronic switch (4) is output outside from an output terminal (2), it can be sent through a shunt circuit (7) to a ground (5).
請求項4に記載の発明では、第2電子スイッチ(8)には、当該第2電子スイッチ(8)のグランド(5)側に第1インピーダンス素子(10)が直列接続されていることを特徴とする。 In a fourth aspect of the invention, the second electronic switch (8) includes a first impedance element (10) connected in series to the ground (5) side of the second electronic switch (8). And
これにより、第2電子スイッチ(8)がオフのときに当該第2電子スイッチ(8)でリークが起こったとしても、第1インピーダンス素子(10)によってリーク電流がグランド(5)に流れることを抑制することができる。したがって、入力端子(1)と出力端子(2)との間の伝送損失を抑制することができる。 Thereby, even if a leak occurs in the second electronic switch (8) when the second electronic switch (8) is off, the leakage current flows to the ground (5) by the first impedance element (10). Can be suppressed. Therefore, transmission loss between the input terminal (1) and the output terminal (2) can be suppressed.
請求項5に記載の発明では、機械スイッチ(9)には、当該機械スイッチ(9)のグランド(5)側に第2インピーダンス素子(15)が直列接続されていることを特徴とする。
The invention according to
これにより、シャント回路(7)において、機械スイッチ(9)を経由する経路と第2電子スイッチ(8)を経由する経路とのインピーダンス比を変化させることができ、シャント回路(7)を流れるリーク電流の経路を任意に選択することができる。すなわち、機械スイッチ(9)を経由する経路のインピーダンスを、第2電子スイッチ(8)を経由する経路のインピーダンスよりも高くすることで、第1電子スイッチ(4)がオフのときに、積極的に第2電子スイッチ(8)を介してリーク電流をグランド(5)に流すことができる。またその反対に、機械スイッチ(9)を経由する経路のインピーダンスを、第2電子スイッチ(8)を経由する経路のインピーダンスよりも低くすることで、第1電子スイッチ(4)がオフのときに、積極的に機械スイッチ(9)を介してリーク電流をグランド(5)に流すこともできる。 Thereby, in the shunt circuit (7), the impedance ratio between the path passing through the mechanical switch (9) and the path passing through the second electronic switch (8) can be changed, and the leak flowing through the shunt circuit (7). The current path can be arbitrarily selected. That is, by making the impedance of the path passing through the mechanical switch (9) higher than the impedance of the path passing through the second electronic switch (8), it is positive when the first electronic switch (4) is off. In addition, a leakage current can be passed to the ground (5) via the second electronic switch (8). On the other hand, when the impedance of the path through the mechanical switch (9) is made lower than the impedance of the path through the second electronic switch (8), the first electronic switch (4) is turned off. It is also possible to positively flow a leakage current to the ground (5) via the mechanical switch (9).
請求項6に記載の発明では、第1インピーダンス素子(10)に第3インピーダンス素子(16)が並列接続されていることを特徴とする。
The invention according to
これにより、シャント回路(7)において、第2電子スイッチ(8)および第3インピーダンス素子(16)を経由する経路を形成することができる。このため、第2電子スイッチ(8)および第1インピーダンス素子(10)を経由する経路よりも第2電子スイッチ(8)および第3インピーダンス素子(16)を経由する経路のインピーダンスを小さくすることで、第1電子スイッチ(4)がオフした後、機械スイッチ(9)が完全に導通するまでの間、リーク電流を第2電子スイッチ(8)および第3インピーダンス素子(16)を経由してグランド(5)に流すことができる。機械スイッチ(9)が完全に導通すれば、機械スイッチ(9)を介してリーク電流をグランド(5)に流すことができる。 Thereby, in the shunt circuit (7), a path passing through the second electronic switch (8) and the third impedance element (16) can be formed. For this reason, the impedance of the path through the second electronic switch (8) and the third impedance element (16) is made smaller than the path through the second electronic switch (8) and the first impedance element (10). After the first electronic switch (4) is turned off, the leakage current is grounded via the second electronic switch (8) and the third impedance element (16) until the mechanical switch (9) is completely turned on. (5). If the mechanical switch (9) is completely conductive, a leakage current can be passed to the ground (5) via the mechanical switch (9).
機械スイッチ(9)の後段に第2インピーダンス素子(15)が接続されたものについては、第2電子スイッチ(8)および第1インピーダンス素子(10)を経由する経路、第2電子スイッチ(8)および第3インピーダンス素子(16)および第2インピーダンス素子(15)を経由する経路、そして機械スイッチ(9)および第2インピーダンス素子(15)を経由する経路の3つの経路を形成することができ、リーク電流が流れる経路を任意に選択することができる。 In the case where the second impedance element (15) is connected to the subsequent stage of the mechanical switch (9), the path passing through the second electronic switch (8) and the first impedance element (10), the second electronic switch (8) And a path through the third impedance element (16) and the second impedance element (15), and a path through the mechanical switch (9) and the second impedance element (15) can be formed, The path through which the leak current flows can be arbitrarily selected.
請求項7に記載の発明のように、第1インピーダンス素子(10)として、第2電子スイッチ(8)のリークを防止するためのコンデンサ(11)を用いることができる。 As in the seventh aspect of the invention, a capacitor (11) for preventing leakage of the second electronic switch (8) can be used as the first impedance element (10).
請求項8に記載の発明のように、第1インピーダンス素子(10)として、第2電子スイッチ(8)および第1インピーダンス素子(10)を経由する経路のインピーダンスを調整するための容量可変コンデンサ(12)を用いることができる。
As in the invention described in
請求項9に記載の発明のように、第1インピーダンス素子(10)として、第2電子スイッチ(8)のリークを防止するための機械スイッチ(13)を用いることができる。
As in the invention described in
請求項10に記載の発明のように、第1インピーダンス素子(10)として、インピーダンスを変更することが可能なインピーダンス可変素子(14)を用いることができる。 As in the tenth aspect, an impedance variable element (14) capable of changing impedance can be used as the first impedance element (10).
請求項11に記載の発明のように、第2インピーダンス素子(15)として、機械スイッチ(9)のリークを防止するためのコンデンサ(11)を用いることができる。
As in the invention described in
請求項12に記載の発明のように、第2インピーダンス素子(15)として、機械スイッチ(9)および第2インピーダンス素子(15)を経由する経路のインピーダンスを調整するための容量可変コンデンサ(12)を用いることができる。
As in the invention described in
請求項13に記載の発明のように、第2インピーダンス素子(15)として、第2電子スイッチ(8)のリークを防止するための機械スイッチ(13)を用いることができる。 As in the thirteenth aspect of the present invention, a mechanical switch (13) for preventing leakage of the second electronic switch (8) can be used as the second impedance element (15).
請求項14に記載の発明のように、第2インピーダンス素子(15)として、インピーダンスを変更することが可能なインピーダンス可変素子(14)を用いることができる。
As in the invention described in
請求項15に記載の発明のように、第3インピーダンス素子(16)として、第2電子スイッチ(8)のリークを防止するためのコンデンサ(11)を用いることができる。
As in the invention described in
請求項16に記載の発明のように、第3インピーダンス素子(16)として、第2電子スイッチ(8)および第3インピーダンス素子(16)を経由する経路のインピーダンスを調整するための容量可変コンデンサ(12)を用いることができる。
As in the invention described in
請求項17に記載の発明のように、第3インピーダンス素子(16)として、第2電子スイッチ(8)のリークを防止するための機械スイッチ(13)を用いることができる。 As in the invention described in claim 17, a mechanical switch (13) for preventing leakage of the second electronic switch (8) can be used as the third impedance element (16).
請求項18に記載の発明のように、第3インピーダンス素子(16)として、インピーダンスを変更することが可能なインピーダンス可変素子(14)を用いることができる。 As in the eighteenth aspect, an impedance variable element (14) capable of changing impedance can be used as the third impedance element (16).
請求項19に記載の発明のように、機械スイッチ(9、13)として、MEMSスイッチを用いることができる。これにより、機械スイッチ(9、13)を小型化することができる。 As in the invention described in claim 19, a MEMS switch can be used as the mechanical switch (9, 13). Thereby, a mechanical switch (9, 13) can be reduced in size.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示されるスイッチ回路は、例えば、外部から送信される信号を複数の受信アンテナで受信する際に、信号を受信する受信アンテナを切り替えるものとして用いられる。特に、GHzオーダの高周波を扱うものに好適である。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. The switch circuit shown in the present embodiment is used, for example, as a switch for receiving antennas for receiving signals when receiving signals transmitted from the outside with a plurality of receiving antennas. In particular, it is suitable for a device that handles a high frequency of GHz order.
図1は、本発明の第1実施形態に係るスイッチ回路の回路図である。スイッチ回路の外部から伝送信号が入力される入力端子1とスイッチ回路の外部に伝送信号が出力される出力端子2との間がシリーズライン3になっている。
FIG. 1 is a circuit diagram of a switch circuit according to the first embodiment of the present invention. A
シリーズライン3には、第1電子スイッチ4が設けられている。第1電子スイッチ4は、例えばMOSFETやダイオード等の可動部を持たない半導体スイッチング素子である。本実施形態では、第1電子スイッチ4として、nチャネル型のMOSFETが採用される。図1に示されるように、第1電子スイッチ4のドレインが入力端子1に接続され、ソースが出力端子2に接続される。
The
また、シリーズライン3とグランド5との間がシャントライン6とされている。このシャントライン6にはシャント回路7が設けられている。シャント回路7は、第2電子スイッチ8と機械スイッチ9とが並列接続されて構成されている。すなわち、本実施形態では、シリーズライン3とグランド5との間で、第2電子スイッチ8を経由する経路と機械スイッチ9を経由する経路との両経路がシャントライン6になっている。
A
第2電子スイッチ8は、第1電子スイッチ4と同様に半導体スイッチング素子であり、MOSFETが採用される。そして、機械スイッチ9は、可動部を持つスイッチである。本実施形態では、機械スイッチ9としてMEMS技術により形成されたものが採用される。
The second
MEMSによる機械スイッチ9として、例えば、基板の上にバッファ層が形成され、このバッファ層の上に一方の電極が設けられると共に、バッファ層に柱が形成され、この柱で他方の電極が支えられることで2枚の電極が空気を挟んで対向配置された構造を採用することができる。電気的に分離された各電極に電圧が印加され、各電極が静電引力によって互いに引き合って接触することでスイッチとして機能する。
As the
このような構成のスイッチ回路において、シリーズライン3に設けられた第1電子スイッチ4と、シャントライン6に設けられた機械スイッチ9および第2電子スイッチ8とは、互いに反対にオン/オフ制御される。例えば、第1電子スイッチ4がオンのときにシャント回路7の機械スイッチ9および第2電子スイッチ8は互いにオフになり、第1電子スイッチ4がオフのときにシャント回路7の機械スイッチ9および第2電子スイッチ8は互いにオンになる。
In the switch circuit having such a configuration, the first
第1電子スイッチ4、第2電子スイッチ8、および機械スイッチ9は、スイッチ回路の外部に設けられた図示しない制御回路によって制御される。すなわち、第1、第2電子スイッチ4、8は、制御回路からゲートに入力される切替信号が入力されることでオン/オフ制御され、機械スイッチ9は制御回路から電圧が印加されることでオン/オフ制御される。以上が、本実施形態に係るスイッチ回路の全体構成である。
The first
次に、図1に示されるスイッチ回路の作動について、図2を参照して説明する。図2は、図1に示されるスイッチ回路の作動の内容を示したタイムチャートである。横軸は時間、縦軸は電流の大きさを示している。 Next, the operation of the switch circuit shown in FIG. 1 will be described with reference to FIG. FIG. 2 is a time chart showing the contents of the operation of the switch circuit shown in FIG. The horizontal axis indicates time, and the vertical axis indicates the current magnitude.
まず、シリーズライン3に設けられた第1電子スイッチ4がオフになっており、シャントライン6に設けられたシャント回路7の機械スイッチ9および第2電子スイッチ8が共にオンになっている。この状態では、入力端子1に伝送信号が入力されたとしても、シリーズライン3は第1電子スイッチ4によって遮断されているため、出力端子2に伝送信号は伝送されない。
First, the first
第1電子スイッチ4は半導体スイッチング素子であるので、第1電子スイッチ4がオフになっていても、上述のように高周波の伝送信号が第1電子スイッチ4に入力されると第1電子スイッチ4のインピーダンスが小さくなってシリーズライン3にリーク電流が流れる。
Since the first
しかし、シャント回路7の機械スイッチ9および第2電子スイッチ8が共にオンになっているため、シリーズライン3に流れるリーク電流は、機械スイッチ9を経由するシャントライン6および第2電子スイッチ8を経由するシャントライン6を流れてグランド5に流れる。これにより、出力端子2からリーグ電流が外部に出力されることはなく、スイッチ回路のアイソレーション特性を向上させることができる。
However, since the
続いて、第1電子スイッチ4を時点T2でオンさせて、入力端子1に入力された伝送信号を出力端子2から出力させる。この場合、シャント回路7の機械スイッチ9および第2電子スイッチ8を共にオフするが、機械スイッチ9は動作に時間遅れがあるため、時点T2よりも早い時点T1で機械スイッチ9をオフし始め、時点T2で完全にオフさせる。第2電子スイッチ8については、第1電子スイッチ4のオンと同時にオフする。
Subsequently, the first
このような時点T1と時点T2との間の中間状態では、機械スイッチ9がオフになりかけているものの、第2電子スイッチ8のオン状態が保たれている。このため、当該中間状態でも、第2電子スイッチ8によるバイパスラインが確保されており、第2電子スイッチ8を経由するシャントライン6を介してリーク電流をグランド5に流すことができる。これにより、時点T1と時点T2との間のアイソレーション特性の低下を防止できる。
In such an intermediate state between the time point T1 and the time point T2, the
そして、時点T2では、第1電子スイッチ4がオンになり、シャント回路7の機械スイッチ9および第2電子スイッチ8がオフになる。これにより、入力端子1に入力された伝送信号がシリーズライン3を経由して出力端子2から外部に出力される。
At time T2, the first
この後、時点T3で第1電子スイッチ4をオフし、伝送信号の伝送を停止する。第1電子スイッチ4のオフと共に、シャント回路7の機械スイッチ9および第2電子スイッチ8を共にオンする。この場合、機械スイッチ9の動作に時間遅れがあるため、機械スイッチ9は時点T4になるまで完全にオンできないが、第2電子スイッチ8は第1電子スイッチ4のオフと同時にオンできる。このため、時点T3と時点T4との間の中間状態では、第2電子スイッチ8を経由するシャントライン6によって、シリーズライン3に流れるリーク電流をグランド5に流すことができる。これにより、時点T3と時点T4との間のアイソレーション特性の低下を防止できる。
Thereafter, at time T3, the first
そして、時点T4では、機械スイッチ9が完全にオンするため、機械スイッチ9を経由するシャントライン6および第2電子スイッチ8を経由するシャントライン6の両経路によってリーク電流をグランド5に流すことができる。
At time T4, since the
上記のように、シャント回路7は機械スイッチ9と第2電子スイッチ8との並列回路であるが、機械スイッチ9は、物理的に接触/分離すると共にオンのときに低抵抗であるため、機械スイッチ9が完全にオンした状態では、リーク電流は主に機械スイッチ9を経由するシャントライン6を介してグランド5に流れる。しかし、機械スイッチ9には動作遅れが生じるため、第1電子スイッチ4のオン/オフに追従できる第2電子スイッチ8をシャント回路7に備えることで、機械スイッチ9の動作遅れを補完できるようになっている。また、機械スイッチ9が完全にオンになれば、低抵抗の機械スイッチ9を介してリーク電流をグランド5に流すことができる。したがって、第2電子スイッチ8と機械スイッチ9とは相補的に動作していると言える。
As described above, the
以上説明したように、本実施形態では、シリーズライン3に第1電子スイッチ4を設け、シリーズライン3とグランド5との間に機械スイッチ9および第2電子スイッチ8が並列接続されたシャント回路7を接続したことを特徴としている。
As described above, in the present embodiment, the first
これにより、第1電子スイッチ4がオフになっているときに第1電子スイッチ4がリークしたとしても、シャント回路7の機械スイッチ9および第2電子スイッチ8がオンするため、シリーズライン3に流れるリーク電流をグランド5に流すことができる。したがって、入力端子1と出力端子2との間の全体のアイソレーション特性を向上させることができる。
As a result, even if the first
また、シャント回路7では、機械スイッチ9が完全にオンするまでの間、第2電子スイッチ8を経由するシャントライン6をバイパスラインとして利用することができる。したがって、機械スイッチ9の動作遅れを第2電子スイッチ8によって補完することができるため、第1電子スイッチ4を高速動作させたとしても、アイソレーション特性を低下させずに伝送信号を伝送することができる。
In the
そして、機械スイッチ9としてMEMSによって形成されたものを用いているため、機械スイッチ9そのものを小型化することができる。これにより、スイッチ回路の大型化を回避し、コンパクトなスイッチ回路を提供することが可能となる。
And since what was formed by MEMS as the
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、第2電子スイッチ8が設けられたシャントライン6にインピーダンス素子を設けたことが特徴となっている。
(Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. The present embodiment is characterized in that an impedance element is provided on the
図3は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、シャント回路7において、第2電子スイッチ8の後段、すなわちグランド5側に第1インピーダンス素子10が直列接続されている。第2電子スイッチ8の後段とは、第2電子スイッチ8のソースを指す。
FIG. 3 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in the
本実施形態では、第1インピーダンス素子10としてコンデンサ11が採用される。コンデンサ11は、高周波の観点では抵抗としての役割を果たし、第2電子スイッチ8のリークを防止するために用いられるものである。すなわち、第1電子スイッチ4がオンのときに、第2電子スイッチ8はオフしているが、第2電子スイッチ8にリークが生じた場合であっても、コンデンサ11によって第2電子スイッチ8からのリーク電流が阻止される。これにより、伝送信号がシリーズライン3からシャントライン6に流れることを防止でき、伝送損失を低減させることができる。
In the present embodiment, a
以上のように、第2電子スイッチ8の後段に第1インピーダンス素子10としてコンデンサ11を設けることで、第2電子スイッチ8がオフのときにリークが起こったとしても、抵抗として機能するコンデンサ11によってリーク電流がグランド5に流れることを抑制することができる。
As described above, by providing the
(第3実施形態)
本実施形態では、第2実施形態と異なる部分についてのみ説明する。図4は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1インピーダンス素子10として、容量可変コンデンサ12が採用される。
(Third embodiment)
In the present embodiment, only different parts from the second embodiment will be described. FIG. 4 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, a
容量可変コンデンサ12は、容量を調整することができるものである。すなわち、容量可変コンデンサ12は、第2電子スイッチ8および第1インピーダンス素子10を経由するシャントライン6のインピーダンスを調整するものである。
The
図5は、図4に示されるスイッチ回路の作動の内容を示したタイムチャートである。なお、図5では、容量可変コンデンサ12については時間に対するインピーダンスの変化を示してある。
FIG. 5 is a time chart showing the contents of the operation of the switch circuit shown in FIG. FIG. 5 shows the change in impedance with respect to time for the
機械スイッチ9がオフされる時点T1から、実際にオフ状態に切り替わる時点T2までの間、オフ状態の第1電子スイッチ4に流れる高周波のリーク電流は第2電子スイッチ8を経由するシャントライン6によりグランド5に流れ、アイソレーション特性は確保される。
From time T1 when the
そして、時点T2で第1電子スイッチ4がオンになり、機械スイッチ9が完全にオフになると共に第2電子スイッチ8がオフになる。時点T2後、第2電子スイッチ8でリークが発生したとしても、容量可変コンデンサ12を高インピーダンス状態に切り換えることにより、容量可変コンデンサ12でリーク電流が阻止される。
At time T2, the first
この後、時点T3で第1電子スイッチ4がオフになり、機械スイッチ9および第2電子スイッチ8がオンになると、機械スイッチ9が完全にオン状態になる時点T4までの間、リーク電流は主に各シャントライン6のうち第2電子スイッチ8を経由して流れ、スイッチ回路のアイソレーション特性は確保される。
Thereafter, when the first
時点T4で機械スイッチ9が完全にオンになると、リーク電流は主に機械スイッチ9を経由するシャントライン6を介してグランド5に流れるため、スイッチ回路のアイソレーション特性は確保される。
When the
以上説明したように、第1インピーダンス素子10として容量可変コンデンサ12を用いることができる。
As described above, the
(第4実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図6は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1インピーダンス素子10として、第2電子スイッチ8のリークを防止するための機械スイッチ13が採用される。この機械スイッチ13はMEMSスイッチであり、上述のように、2枚の電極によって構成されるものであるから、一つのコンデンサと同じ役割を果たす。このように、第1インピーダンス素子10として機械スイッチ13を用いることができる。
(Fourth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 6 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, a
(第5実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1インピーダンス素子10として、インピーダンス可変素子14が採用される。このインピーダンス可変素子14は、周波数が増加するとインピーダンスが増加するものである。例えば、チップ抵抗を用いることができる。このように、第1インピーダンス素子10としてインピーダンス可変素子14を用いることができる。
(Fifth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 7 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, an
(第6実施形態)
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。第2実施形態では、シャント回路7において第2電子スイッチ8の後段に第1インピーダンス素子10としてコンデンサ11を設けていたが、本実施形態では、さらに機械スイッチ9の後段にインピーダンス素子を設けることが特徴となっている。
(Sixth embodiment)
In the present embodiment, only different portions from the above embodiments will be described. In the second embodiment, the
図8は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、機械スイッチ9のグランド5側に第2インピーダンス素子15が直列接続されている。本実施形態では、第2インピーダンス素子15として、容量可変コンデンサ12が採用される。この容量可変コンデンサ12は、機械スイッチ9および第2インピーダンス素子15を経由するシャントライン6のインピーダンスを調整するためのものである。
FIG. 8 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, the
このようなシャント回路7において、機械スイッチ9を経由するシャントライン6と第2電子スイッチ8を経由するシャントライン6とのインピーダンス比を変化させることができる。これにより、シャント回路7を流れるリーク電流の経路を任意に選択することができる。
In such a
例えば、機械スイッチ9を経由するシャントライン6のインピーダンスを、第2電子スイッチ8を経由するシャントライン6よりも高くする。すなわち、容量可変コンデンサ12の容量値が大きいものを用いて、機械スイッチ9を経由するシャントライン6のインピーダンスを上げる。これにより、第1電子スイッチ4がオフのときに、積極的に第2電子スイッチ8を経由するシャントライン6を介してリーク電流をグランド5に流すことができる。
For example, the impedance of the
容量可変コンデンサ12のインピーダンスは、図5に示されるタイムチャートと同様に、第1電子スイッチ4がオフのときに低インピーダンスとし、第1電子スイッチ4がオンのときに高インピーダンスとする。以上のように、機械スイッチ9が設けられるシャントライン6に第2インピーダンス素子15として容量可変コンデンサ12を設けて、リーク電流を流す経路を選択できるようにすることができる。
Similar to the time chart shown in FIG. 5, the impedance of the
(第7実施形態)
本実施形態では、第6実施形態と異なる部分についてのみ説明する。図9は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1インピーダンス素子10として、インピーダンス可変素子14を用いている。
(Seventh embodiment)
In the present embodiment, only parts different from the sixth embodiment will be described. FIG. 9 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, an
図10は、図9に示されるスイッチ回路の作動の内容を示したタイムチャートである。第2電子スイッチ8がオンからオフに切り替わる時点T2まで、または第2電子スイッチ8がオフからオンに切り替わった時点T3後では、インピーダンス可変素子14および容量可変コンデンサ12は共に低インピーダンス状態とする。このため、シャント回路7の各シャントライン6が低インピーダンスとなり、アイソレーション特性が向上する。
FIG. 10 is a time chart showing the contents of the operation of the switch circuit shown in FIG. Until the time T2 when the second
他方、第1電子スイッチ4がオンのとき、インピーダンス可変素子14および容量可変コンデンサ12を共に高インピーダンス状態に切り換える。このため、各シャントライン6のインピーダンスが共に上昇してリーク電流が阻止され、伝送損失が改善される。
On the other hand, when the first
以上のように、第1インピーダンス素子10としてインピーダンス可変素子を用いると共に、第2インピーダンス素子15として容量可変コンデンサ12を用いることができる。
As described above, the variable impedance element can be used as the
(第8実施形態)
本実施形態では、第2実施形態と異なる部分についてのみ説明する。本実施形態では、機械スイッチ9を経由するシャントライン6と第2電子スイッチ8を経由するシャントライン6とを接続する第3インピーダンス素子を設けたことが特徴となっている。
(Eighth embodiment)
In the present embodiment, only different parts from the second embodiment will be described. The present embodiment is characterized in that a third impedance element for connecting the
図11は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、第1インピーダンス素子10であるコンデンサ11に第3インピーダンス素子16が並列接続されている。ここで、第3インピーダンス素子16は、機械スイッチ9の後段と第2電子スイッチ8の後段との間に接続されるため、シャント回路7では第3インピーダンス素子16によってブリッジ回路が構成されている。本実施形態では、第3インピーダンス素子16として、第2電子スイッチ8および第3インピーダンス素子16を経由する経路のインピーダンスを調整するための容量可変コンデンサ12が採用される。
FIG. 11 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, a
図12は、図11に示されるスイッチ回路の作動の内容を示したタイムチャートである。第1電子スイッチ4がオンのとき、ブリッジ部品である容量可変コンデンサ12は高インピーダンス状態とする。このため、第2電子スイッチ8からのリーク電流が容量可変コンデンサ12とコンデンサ11とによって阻止され、伝送損失が改善される。
FIG. 12 is a time chart showing the contents of the operation of the switch circuit shown in FIG. When the first
他方、第1電子スイッチ4がオフのとき、ブリッジ部品である容量可変コンデンサ12は低インピーダンス状態とする。このため、第1電子スイッチ4からのリーク電流は第2電子スイッチ8および容量可変コンデンサ12を経由してグランド5に流れる。
On the other hand, when the first
すなわち、第2電子スイッチ8および第1インピーダンス素子10を経由するシャントライン6よりも第2電子スイッチ8および容量可変コンデンサ12を経由する経路のインピーダンスを小さくすることで、第1電子スイッチ4が時点T3でオフした後、機械スイッチ9が完全にオンする時点T4までの間、リーク電流を第2電子スイッチ8および容量可変コンデンサ12を経由してグランド5に流すことができる。機械スイッチ9が完全にオンになった時点T4後では、機械スイッチ9を経由するシャントライン6を介してリーク電流をグランド5に流す。時点T1で機械スイッチ9がオフになって時点T2で完全にオフになるまでの間も同じである。
That is, the impedance of the path through the second
以上のように、ブリッジ部品として第3インピーダンス素子16として容量可変コンデンサ12を設けることで、機械スイッチ9が完全にオンまたはオフするまでの間に第2電子スイッチ8および容量可変コンデンサ12を経由する経路を形成でき、リーク電流をグランド5に流すことができる。これにより、アイソレーション特性を向上させることができる。
As described above, by providing the
(第9実施形態)
本実施形態では、第8実施形態と異なる部分についてのみ説明する。図13は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第3インピーダンス素子16として、インピーダンスを変更することができるインピーダンス可変素子14を用いている。図13に示されるスイッチ回路の作動は、図12に示されるものと同様である。このように、第3インピーダンス素子16としてインピーダンス可変素子14を用いることができる。
(Ninth embodiment)
In the present embodiment, only parts different from the eighth embodiment will be described. FIG. 13 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in the present embodiment, an
(第10実施形態)
本実施形態では、第8、第9実施形態と異なる部分についてのみ説明する。図14は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1、第3インピーダンス素子10、16それぞれにインピーダンス可変素子14を用いている。
(10th Embodiment)
In the present embodiment, only portions different from the eighth and ninth embodiments will be described. FIG. 14 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, an
図15は、図14に示されるスイッチ回路の作動の内容を示したタイムチャートである。この図に示されるように、第1電子スイッチ4が時点T2でオンの時、第2電子スイッチ8の後段のインピーダンス可変素子14およびブリッジ部品としてのインピーダンス可変素子14は共に高インピーダンス状態とする。したがって、第2電子スイッチ8からのリーク電流が各インピーダンス可変素子14によって阻止され、伝送損失が改善される。
FIG. 15 is a time chart showing the contents of the operation of the switch circuit shown in FIG. As shown in this figure, when the first
他方、第1電子スイッチ4が時点T3(または時点T2よりも以前)でオフの時、各インピーダンス可変素子14は共に低インピーダンス状態とする。したがって、第1電子スイッチ4からのリーク電流は主に機械スイッチ9を経由するシャントライン6を介してグランド5に流れる。以上のように、第1、第3インピーダンス素子10、16としてそれぞれインピーダンス可変素子14を用いることができる。
On the other hand, when the first
(第11実施形態)
本実施形態では、第9実施形態と異なる部分についてのみ説明する。図16は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、図13に示されるスイッチ回路において、機械スイッチ9の後段に第2インピーダンス素子15が設けられた回路構成になっている。本実施形態では、第2インピーダンス素子15として、インピーダンス可変素子14が採用される。
(Eleventh embodiment)
In the present embodiment, only parts different from the ninth embodiment will be described. FIG. 16 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, the switch circuit shown in FIG. 13 has a circuit configuration in which a
図17は、図16に示されるスイッチ回路の作動の内容を示したタイムチャートである。この図に示されるように、第1電子スイッチ4がオンのときには、第2電子スイッチ8の後段のコンデンサ11、機械スイッチ9の後段のインピーダンス可変素子14、ブリッジ部品としてnインピーダンス可変素子14すべてを高インピーダンス状態として、リーク電流を阻止している。
FIG. 17 is a time chart showing the contents of the operation of the switch circuit shown in FIG. As shown in this figure, when the first
そして、機械スイッチ9の後段にインピーダンス可変素子14が設けられると、第2電子スイッチ8およびコンデンサ11を経由するシャントライン6、第2電子スイッチ8およびブリッジ部品としてのインピーダンス可変素子14および機械スイッチ9の後段のインピーダンス可変素子14を経由する経路、そして機械スイッチ9およびインピーダンス可変素子14を経由するシャントライン6の3つの経路を形成することができる。したがって、各経路のインピーダンスを調節することで、リーク電流が流れる経路を任意に選択することができる。
When the
(第12実施形態)
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図18は、本実施形態に係るスイッチ回路の回路図である。この図に示されるように、本実施形態では、第1インピーダンス素子10として、インピーダンス可変素子14を用いている。図18に示されるスイッチ回路の作動は、図17に示されるものと同様である。このように、第1インピーダンス素子10としてインピーダンス可変素子14を用いることができる。
(Twelfth embodiment)
In the present embodiment, only parts different from the eleventh embodiment will be described. FIG. 18 is a circuit diagram of the switch circuit according to the present embodiment. As shown in this figure, in this embodiment, an
(第13実施形態)
本実施形態では、第10実施形態と異なる部分についてのみ説明する。第10実施形態では、第1インピーダンス素子10としてインピーダンス可変素子14が用いられていたが、本実施形態では、図19に示されるように、第1インピーダンス素子10としてコンデンサ11が用いられ、機械スイッチ9の後段に第2インピーダンス素子15が接続されている。また、第2、第3インピーダンス素子15、16として、インピーダンス可変素子14が用いられる。
(13th Embodiment)
In the present embodiment, only parts different from the tenth embodiment will be described. In the tenth embodiment, the
図20は、図19に示されるスイッチ回路の作動の内容を示したタイムチャートである。この図に示されるように、時点T2と時点T3との間で第1電子スイッチ4がオンのときには、機械スイッチ9の後段のインピーダンス可変素子14、およびコンデンサ11に並列接続されたインピーダンス可変素子14を高インピーダンス状態とし、リーク電流を阻止している。
FIG. 20 is a time chart showing the contents of the operation of the switch circuit shown in FIG. As shown in this figure, when the first
以上のように、第1〜第3インピーダンス素子10、15、16を用いる回路形態において、機械スイッチ9の後段にインピーダンス可変素子14を配置して、機械スイッチ9を経由するシャントライン6のリーク電流の阻止を図ることができる。
As described above, in the circuit configuration using the first to
(第14実施形態)
本実施形態では、第13実施形態と異なる部分についてのみ説明する。図21に示されるように、本実施形態では、第1インピーダンス素子10としてインピーダンス可変素子14が用いられている。
(14th Embodiment)
In the present embodiment, only parts different from the thirteenth embodiment will be described. As shown in FIG. 21, in this embodiment, an
図22は、図21に示されるスイッチ回路の作動の内容を示したタイムチャートである。この図に示されるように、時点T2と時点T3との間で第1電子スイッチ4がオンのときには、機械スイッチ9の後段のインピーダンス可変素子14、および第2電子スイッチ8の後段に並列接続された各インピーダンス可変素子14を高インピーダンス状態とすることにより、リーク電流が阻止される。このように、スイッチ回路において、第1〜第3インピーダンス素子10、15、16すべてをインピーダンス可変素子14とした回路形態でも良い。
FIG. 22 is a time chart showing the contents of the operation of the switch circuit shown in FIG. As shown in this figure, when the first
(他の実施形態)
上記各実施形態では、シャント回路7は第1電子スイッチ4と出力端子2との間とグランド5との間、すなわち第1電子スイッチ4の後段とグランド5との間に接続されているが、シャント回路7は、入力端子1と第1電子スイッチ4との間、すなわち第1電子スイッチ4の前段とグランド5との間に接続されていても良い。この場合、入力端子1に入力されるリークは、第1電子スイッチ4を流れる前に、シャント回路7を介してグランド5に流れる。
(Other embodiments)
In each of the above embodiments, the
上記各実施形態では、機械スイッチ9として、MEMSによって形成されたものを用いることについて説明したが、機械スイッチ9は可動部の機械的動作によってオン/オフするものであればMEMSによって形成されたものでなくても良い。
In each of the above-described embodiments, the use of the one formed by MEMS as the
第6、第7実施形態では、第2インピーダンス素子15として容量可変コンデンサ12を用いることについて説明したが、第2インピーダンス素子15として、コンデンサ11、機械スイッチ13、インピーダンス可変素子14のいずれかを用いることもできる。
In the sixth and seventh embodiments, the use of the
第8〜第14実施形態では、第3インピーダンス素子16として容量可変コンデンサ12またはインピーダンス可変素子14を用いることについて説明したが、第3インピーダンス素子16として、コンデンサ11や機械スイッチ13のいずれかを用いることもできる。
In the eighth to fourteenth embodiments, the use of the
すなわち、第1〜第3インピーダンス素子10、15、16として、コンデンサ11、容量可変コンデンサ12、機械スイッチ13、インピーダンス可変素子14それぞれをすべての組み合わせた回路構成とすることができる。例えば、第2インピーダンス素子15として機械スイッチ9のリークを防止するためのコンデンサ11を用いることができ、第2インピーダンス素子15として機械スイッチ13を用いることができる。また、第3インピーダンス素子16として、第2電子スイッチ8のリークを防止するためのコンデンサ11や機械スイッチ13を用いることができる。
That is, as the first to
容量可変コンデンサ12として、例えばスイッチ回路が製造されたときやスイッチ回路が実際に用いられるときに手動で容量の値が変更されるタイプのものを用いても良い。
As the
また、上記各実施形態では、第1〜第3インピーダンス素子10、15、16として単品の素子が用いられているが、複数の素子が直列や並列に組み合わされたものであっても構わない。
In the above embodiments, single elements are used as the first to
1 入力端子
2 出力端子
4 第1電子スイッチ
5 グランド
7 シャント回路
8 第2電子スイッチ
9、13 機械スイッチ
10 第1インピーダンス素子
11 コンデンサ
12 容量可変コンデンサ
14 インピーダンス可変素子
15 第2インピーダンス素子
16 第3インピーダンス素子
DESCRIPTION OF
Claims (19)
前記第1電子スイッチ(4)がオンするときに互いにオフし、前記第1電子スイッチ(4)がオフするときに互いにオンする第2電子スイッチ(8)と機械スイッチ(9)とが並列接続されたものであり、前記入力端子(1)と前記出力端子(2)との間とグランド(5)との間に接続されるシャント回路(7)とを有することを特徴とするスイッチ回路。 A first electronic switch (4) connected between an input terminal (1) for inputting a signal from the outside and an output terminal (2) for outputting a signal to the outside;
A second electronic switch (8) and a mechanical switch (9) that are turned off when the first electronic switch (4) is turned on and turned on when the first electronic switch (4) is turned off are connected in parallel. And a shunt circuit (7) connected between the input terminal (1) and the output terminal (2) and between the ground (5).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007328876A JP5034925B2 (en) | 2007-12-20 | 2007-12-20 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007328876A JP5034925B2 (en) | 2007-12-20 | 2007-12-20 | Switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009152861A true JP2009152861A (en) | 2009-07-09 |
| JP5034925B2 JP5034925B2 (en) | 2012-09-26 |
Family
ID=40921473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007328876A Expired - Fee Related JP5034925B2 (en) | 2007-12-20 | 2007-12-20 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5034925B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238961A (en) * | 2011-05-10 | 2012-12-06 | New Japan Radio Co Ltd | Electronic volume |
| JP6452917B1 (en) * | 2018-03-29 | 2019-01-16 | 三菱電機株式会社 | Switching circuit and variable attenuator |
| US20220416532A1 (en) * | 2019-12-06 | 2022-12-29 | Blixt Tech Ab | Residual current circuit breaker |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009224A1 (en) * | 2000-06-30 | 2002-01-31 | Raytheon Company | Multi-bit phase shifters using mem rf switches |
| US20040113713A1 (en) * | 2002-12-17 | 2004-06-17 | Eliav Zipper | Switch arcitecture using mems switches and solid state switches in parallel |
| JP2005295120A (en) * | 2004-03-31 | 2005-10-20 | Sony Corp | High frequency element |
-
2007
- 2007-12-20 JP JP2007328876A patent/JP5034925B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009224A1 (en) * | 2000-06-30 | 2002-01-31 | Raytheon Company | Multi-bit phase shifters using mem rf switches |
| US20040113713A1 (en) * | 2002-12-17 | 2004-06-17 | Eliav Zipper | Switch arcitecture using mems switches and solid state switches in parallel |
| JP2005295120A (en) * | 2004-03-31 | 2005-10-20 | Sony Corp | High frequency element |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238961A (en) * | 2011-05-10 | 2012-12-06 | New Japan Radio Co Ltd | Electronic volume |
| JP6452917B1 (en) * | 2018-03-29 | 2019-01-16 | 三菱電機株式会社 | Switching circuit and variable attenuator |
| WO2019186913A1 (en) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | Switching circuit and variable attenuator |
| US11451208B2 (en) | 2018-03-29 | 2022-09-20 | Mitsubishi Electric Corporation | Switching circuit and variable attenuator |
| US20220416532A1 (en) * | 2019-12-06 | 2022-12-29 | Blixt Tech Ab | Residual current circuit breaker |
| JP2023504681A (en) * | 2019-12-06 | 2023-02-06 | ブリクトテック アーベー | residual current circuit breaker |
| US12278475B2 (en) * | 2019-12-06 | 2025-04-15 | Blixt Tech Ab | Residual current circuit breaker with two switching devices |
| JP7718711B2 (en) | 2019-12-06 | 2025-08-05 | ブリクトテック アーベー | Residual Current Circuit Breaker |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5034925B2 (en) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10855073B2 (en) | Method of and apparatus for protecting a switch, such as a MEMS switch, and to a MEMS switch including such a protection apparatus | |
| US9065164B2 (en) | High frequency switch | |
| JP2010220200A (en) | Conduction switching circuit, conduction switching circuit block, and operation method for conduction switching circuit | |
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| US9209800B2 (en) | High freuency semiconductor switch and wireless device | |
| CA2427039A1 (en) | High speed bi-directional solid state switch | |
| JP7043117B2 (en) | Switch device for switching analog electrical input signals | |
| CN107278351A (en) | RF circuit including switching transistor with body connection | |
| JP5034925B2 (en) | Switch circuit | |
| CN102487276B (en) | double-pole double-throw switch device | |
| JP2008017416A (en) | High frequency switch device | |
| JP5366911B2 (en) | High frequency switch circuit | |
| US8624663B2 (en) | Methods and apparatus related to an improved complementary MOSFET switch | |
| KR101228742B1 (en) | High frequency switch | |
| KR101251832B1 (en) | Switching circuit sharing resistor | |
| JP2010219977A (en) | Switching circuit, and testing method therefor | |
| JP3989916B2 (en) | Switch matrix | |
| CN114665846A (en) | Delay circuit and semiconductor memory | |
| US20230100893A1 (en) | Switch device | |
| JP4868275B2 (en) | High frequency switch circuit | |
| US20060245122A1 (en) | Electrical load switch | |
| JP2011199375A (en) | Semiconductor switch integrated circuit | |
| JP2009239771A (en) | Semiconductor switching circuit | |
| JP4274952B2 (en) | Semiconductor switch circuit and control method thereof | |
| JP2007258766A (en) | Semiconductor switch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |