JP2009145874A - 液晶表示装置 - Google Patents

Abstract

【課題】本発明は液晶表示装置を提供する。
【解決手段】本発明に係る液晶表示装置は、複数のデータラインと複数のゲートラインが交差される液晶表示パネルと、前記データラインにデータ電圧を供給するソースドライブＩＣと、前記ゲートラインにゲートパルスを供給するゲートドライブＩＣと、スケーラーが実装され、前記スケーラーから出力されるデータを第１インターフェース方式で伝送するシステムボードと、前記第１インターフェース方式で伝送されるデータを受信し第２インターフェース方式で前記データを伝送するインターフェースボードと、前記第２インターフェース方式で伝送されるデータを受信し前記ソースドライブＩＣに供給して前記ソースドライブＩＣと前記ゲートドライブＩＣの動作タイミングを制御するタイミングコントローラとが実装されたコントロールボードを備える。
【選択図】図１

Description

本発明は液晶表示装置に関する。

液晶表示装置は軽量、薄型、低消費電力駆動などの特徴によってその応用範囲が徐々に広くなっているこの液晶表示装置はノート・パソコンのようなポータブルコンピュータ、事務自動化器機、オーディオ/ビデオ器機、屋内外広告表示装置などに利用されている。液晶表示装置の大部分を占めている透過型液晶表示装置は液晶層に印加される電界を制御してバックライトユニットから入射される光を変調することで画像を表示する。

このような液晶表示装置は液晶表示モジュールと、液晶表示モジュールの駆動回路を備える。液晶表示モジュールの駆動回路は液晶表示パネルのデータラインにデータ電圧を供給するデータ駆動回路、液晶表示パネルのスキャンラインにスキャンパルスを供給するゲート駆動回路、及びその駆動回路の動作タイミングを制御するためのタイミングコントローラを含む。タイミングコントローラはコントロールボードに実装され、データ駆動回路のＩＣはソースＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装される。コントロールボードとソースＰＣＢ の間には、デジタルビデオデータとタイミング制御信号が伝送されるＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）が設置される。コントロールボードはインターフェースケーブルを通じてシステムボードに接続される。システムボードにはスケーラーが実装される。スケーラーは液晶表示パネルの解像度に合うようにデータの解像度を変換してコントロールボードに伝送する。

システムボードとコントロールボードの間を接続するインターフェースケーブルの配線数は伝送しようとするデータの量とクロック信号によって決まる。現在液晶表示装置をＦｕｌｌ−ＨＤ １２０Ｈｚ駆動する時、システムボードとコントロールボードの間のインターフェースケーブルはＬＶＤＳ（Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース方式を適用した場合に４８個のライン数を要する。ＬＶＤＳインターフェース方式を適用してもインターフェースケーブルの配線数が多く、インターフェースケーブルをシステムボードとコントロールボードに接続するためのコネクターのピンの個数が多い。このために従来の液晶表示装置はインターフェースケーブル及びコネクターのコストによって費用節減に困難がありインターフェースケーブルを通じて伝送される高周波のクロック信号などによって、ＥＭＩ（ＥｌｅｃｔｒｏｍａｇｎｅｔＩＣ ｉｎｔｅｒｆｅｒｅｎｃｅ）が高くなる問題がある。

最近ではＬＶＤＳインターフェースに比べてＥＭＩが少なく伝送ライン数が小さなインターフェース方式が開発されているがそのインターフェースで既存のＬＶＤＳインターフェースを取り替える前までの過渡期の間、新たに開発されるインターフェースと既存ＬＶＤＳインターフェースを併用して使わなければならない。この場合、新たに開発されるインターフェースと既存ＬＶＤＳインターフェースを互換性あるように接続する方法が要求されている。

したがって、本発明の目的は前記従来技術の問題点を解決するために、互いに異なるインターフェースの互換性があるように接続した液晶表示装置を提供する。

前記目的を果たすために、本発明の実施形態に係る液晶表示装置は複数のデータラインと複数のゲートラインが交差される液晶表示パネルと、データラインにデータ電圧を供給するソースドライブＩＣと、ゲートラインにゲートパルスを供給するゲートドライブＩＣと、スケーラーが実装され、そこから出力されるデータを第１インターフェース方式で伝送するシステムボードと、第１インターフェース方式で伝送されるデータを受信し第２インターフェース方式でそのデータを伝送するインターフェースボードと、第２インターフェース方式で伝送されるデータを受信しそのデータをソースドライブＩＣに供給し、ソースドライブＩＣとゲートドライブＩＣの動作タイミングを制御するタイミングコントローラが実装されたコントロールボードを備える。

第２インターフェース方式で必要なデータ伝送ラインの数は、第１インターフェース方式で必要なデータ伝送ラインの数より小さい。

本発明の他の実施形態に係る液晶表示装置は、複数のデータラインと複数のゲートラインが交差する液晶表示パネルと、データラインにデータ電圧を供給するソースドライブＩＣと、ゲートラインにゲートパルスを供給するゲートドライブＩＣと、スケーラーが実装されそこから出力されるデータを４対のデータ伝送ラインを含むインターフェースを通じて伝送するシステムボードと、インターフェースを通じてそのデータを受信し、そしてソースドライブＩＣに供給するソースドライブＩＣと前記ゲートドライブＩＣの動作タイミングを制御するタイミングコントローラが実装されたコントロールボードを備える。

上述のように、本発明の実施形態に係る液晶表示装置は既存のインターフェース方式を採用する液晶表示装置で、既存のインターフェースとともにクロック伝送ラインがなく必要なデータ伝送ライン数が小さなインターフェースを併用してインターフェースの信号伝送ライン数を減らしてＥＭＩを減らすことができるだけでなく、既存インターフェースとの互換性を向上させることができる。

前記目的外に本発明の他の目的及び特徴は添付した図面を参照した実施形態の説明を通じて明白に現われるようになる。

以下では本発明による具体的な実施形態を添付された図面を参照して説明する。

図１乃至図９を参照して本発明の望ましい実施形態に対して詳しく説明する。

図１を参照すれば、本発明の第１実施形態に係る液晶表示装置は、液晶表示パネル１０、複数のゲートドライブＩＣ（１５１乃至１５３）、複数のソースドライブＩＣ（１３１乃至１３６）、システムボード（ＳＢ）、インターフェースボード（ＩＮＴＢ）及びコントロールボード（ＣＴＲＢ）を備える。

液晶表示パネル１０は二枚のガラス基板間に液晶層を含む。この液晶表示パネル１０の液晶セルはデータライン１４とゲートライン１６の交差構造によってマトリックス形態に配置される。

液晶表示パネル１０の下部ガラス基板にはデータライン１４、ゲートライン１６、ＴＦＴ、ＴＦＴに接続され画素電極１と共通電極２との間の電界によって駆動される液晶セル（Ｃｌｃ）、及びストレージキャパシター（Ｃｓｔ）などが形成される。

液晶表示パネル１０の上部ガラス基板上にはブラックマットリックス、 カラーフィルター及び共通電極２が形成される。

共通電極２はＴＮ（Ｔｗｉｓｔｅｄ ＮｅｍａｔＩＣ）モードとＶＡ（ＶｅｒｔＩＣａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されて、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極１と共に下部ガラス基板上に形成される。液晶表示パネル１０の上部ガラス基板と下部ガラス基板上には光軸が直交する偏光版が附着して液晶と接する界面に液晶のフリーチルト角（ｐｒｅ−ｔｉｌｔ ａｎｇｌｅ）を設定するための配向膜が形成される。

ソースドライブＩＣ（１３１乃至１３６）は、コントロールボード（ＣＴＲＢ）からｍｉｎｉ ＬＶＤＳ方式で伝送されるデジタルビデオデータを受信し、そのデータをコントロールボード（ＣＴＲＢ）からのデータタイミング制御信号に応じアナログデータ電圧に変換した後、液晶表示パネル１０のデータライン１４に供給する。このソースドライブＩＣそれぞれは、ｍｉｎｉ ＬＶＤＳ データを受信して復元するｍｉｎｉＬＶＤＳ受信回路を内蔵する。

ゲートドライブＩＣ（１５１乃至１５３）それぞれは、コントロールボード（ＣＴＲＢ）からのゲートタイミング制御信号に応答してゲートパルスを発生し、そのゲートパルスをゲートライン１６に順に供給する。

システムボード（ＳＢ）はデジタルビデオデータの解像度を、液晶表示パネル１０の解像度に合うように変換し、そのデジタルビデオデータ及びタイミング信号をＬＶＤＳクロックとともにＬＶＤＳインターフェース方式でインターフェースボード（ＩＮＴＢ）に伝送する。タイミング信号は垂直及び水平同期信号、データイネーブル信号、ドットクロックなどを含む。

インターフェースボード（ＩＮＴＢ）はＬＶＤＳ インターフェース受信回路を通じてシステムボードからデジタルビデオデータとＬＶＤＳ クロックを受信し、それをＶｂｙｏｎｅ インターフェース方式で変換する。そしてインターフェースボード（ＩＮＴＢ）はＶｂｙｏｎｅ インターフェース方式で補助信号をＶｂｙｏｎｅ 受信回路に送信し、Ｖｂｙｏｎｅ 受信回路からの応答信号を受信した後、デジタルビデオデータ及びタイミング信号をコントロールボード（ＣＴＲＢ）に伝送する。ここで、補助信号は、デジタルビデオデータ及びタイミング信号の送信に先立って低い周波数で何回かだけ伝送されるので、ＥＭＩをほとんど発生しない。

コントロールボード（ＣＴＲＢ）は、Ｖｂｙｏｎｅ データを受信し、これをｍｉｎｉ ＬＶＤＳ データに変換し、ｍｉｎｉ ＬＶＤＳ データとともにｍｉｎｉ ＬＶＤＳ クロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。また、コントロールボード（ＣＴＲＢ）は、ソースドライブＩＣ（１３１乃至１３６）の動作タイミングを制御するためのデータタイミング制御信号と、ゲートドライブＩＣ（１５１乃至１５３）の動作タイミングを制御するためのゲートタイミング制御信号を発生する。以下で、液晶表示パネル１０をＦｕｌｌ−ＨＤ １２０Ｈｚ駆動する場合を仮定してシステムボード（ＳＢ）、インターフェースボード（ＩＮＴＢ）及びコントロールボード（ＣＴＲＢ）の信号配線接続及び動作を説明する。

図２はシステムボード（ＳＢ）、インターフェースボード（ＩＮＴＢ）及びコントロールボード（ＣＴＲＢ）を示す図である。

図２を参照すれば、システムボード（ＳＢ）にはスケーラー（ＳＣＬ）が実装される。スケーラー（ＳＣＬ）にはＬＶＤＳ送信回路が内蔵する。スケーラー（ＳＣＬ）はデジタルビデオデータの解像度を変換し、デジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを、ＬＶＤＳ送信回路を通じてインターフェースボード（ＩＮＴＢ）に伝送する。

システムボード（ＳＢ）とインターフェースボード（ＩＮＴＢ）にはコネクターを通じて第１及び第２ケーブル（ＣＯＮ１、ＣＯＮ２）が接続される。第１及び第２ケーブル（ＣＯＮ１、ＣＯＮ２）には２４対の伝送ラインに分けられる。ＬＶＤＳインターフェース規格によって、２４対の伝送ラインはデジタルビデオデータ及びタイミング信号が伝送される２０対のデータ伝送ラインと、４対のＬＶＤＳクロック伝送ラインを含む。
第１ケーブル（ＣＯＮ１）には１０対のデータ伝送ラインと２対のＬＶＤＳクロック伝送ラインが形成される。また、第２ケーブル（ＣＯＮ２）には１０対のデータ伝送ラインと２対のＬＶＤＳクロック伝送ラインが形成される。

インターフェースボード（ＩＮＴＢ）には第１乃至第４ＬＶＤＳ受信回路（ＬＩＰ１乃至ＬＩＰ４）、ＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）、第１及び第２Ｖｂｙｏｎｅ 送信回路（ＶＴＸ１、ＶＴＸ２）が実装される。

第１ＬＶＤＳ 受信回路（ＬＩＰ１）は、第１ケーブル（ＣＯＮ１）に含まれる１０対のデータ伝送ライン及び２対のＬＶＤＳクロック伝送ラインと接続され、システムボード（ＳＢ）からデジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを受信し、ＬＶＤＳクロックによってデジタルビデオデータを復元し、それをＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）に伝達する。第２ＬＶＤＳ受信回路（ＬＩＰ２）は、第１ケーブル（ＣＯＮ１）に含まれる残り１０対のデータ伝送ライン及び２対のＬＶＤＳクロック伝送ラインと接続され、システムボード（ＳＢ）からデジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを受信し、ＬＶＤＳクロックによってデジタルビデオデータを復元してＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）に伝達する。第３ＬＶＤＳ受信回路（ＬＩＰ３）は、第２ケーブル（ＣＯＮ２）に含まれる１０対のデータ伝送ライン及び１対のＬＶＤＳクロック伝送ラインと接続され、システムボード（ＳＢ）からデジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを受信し、ＬＶＤＳクロックによってデジタルビデオデータを復元し、それをＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）に伝達する。第４ＬＶＤＳ受信回路（ＬＩＰ４）は、第２ケーブル（ＣＯＮ２）に含まれる残り１０対のデータ伝送ライン及び１対のＬＶＤＳクロック伝送ラインと接続され、システムボード（ＳＢ）からデジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを受信し、ＬＶＤＳ クロックによってデジタルビデオデータを復元し、それをＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）に伝達する。

ＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）はＬＶＤＳ受信回路を含む。ＬＶＤＳ-Ｖｂｙｏｎｅ中継回路（ＬＶＣ）はＬＶＤＳ 受信回路（ＬＩＰ１乃至ＬＩＰ４）とＶｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）の間に配置され、ＬＶＤＳ受信回路（ＬＩＰ１乃至ＬＩＰ４）からのデジタルビデオデータをＬＶＤＳクロックで復元する。そしてＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）は、復元されたデジタルビデオデータとタイミング信号を、Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）に分配する。

第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）はＬＶＤＳ−Ｖｂｙｏｎｅ中継回路（ＬＶＣ）に接続され、デジタルビデオデータを圧縮し、圧縮されたデジタルビデオデータとともにタイミング信号を出力する。第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）はＬＶＤＳ−Ｖｂｙｏｎｅ中継回路(ＬＶＣ)に接続され、デジタルビデオデータを圧縮し、圧縮されたデジタルビデオデータとともにタイミング信号を出力する。Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２)それぞれは、クロック信号を発生しないでコントロールボード（ＣＴＲＢ）のＶｂｙｏｎｅ受信回路の動作を、受信モードで変換するための補助信号を発生する。

インターフェースボード（ＩＮＴＢ）はコネクターを通じ、第３ケーブル（ＣＯＮ３）を経由してコントロールボード（ＣＴＲＢ）に接続される。第３ケーブル（ＣＯＮ３）は４対のデータ伝送ラインと２対の補助信号伝送ラインを含む。第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）から出力されるデジタルビデオデータ及びタイミング信号は第３ケーブル（ＣＯＮ３）に形成された ２対のデータ伝送ラインを通じてコントロールボード（ＣＴＲＢ）に伝送され、第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）から出力される補助信号は第３ケーブル（ＣＯＮ３）に形成された１対の補助信号伝送ラインを通じてコントロールボード（ＣＴＲＢ）に伝送される。第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）から出力されるデジタルビデオデータ及びタイミング信号は、第３ケーブル（ＣＯＮ３）に形成された他の２対のデータ伝送ラインを通じてコントロールボード（ＣＴＲＢ）に送信されて、第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）から出力される補助信号は、第３ケーブル（ＣＯＮ３）に形成された他の１対の補助信号伝送ラインを通じてコントロールボード（ＣＴＲＢ）に伝送される。

コントロールボード（ＣＴＲＢ）は、第１及び第２Ｖｂｙｏｎｅ受信回路（ＶＲＸ１、ＶＲＸ２）、Ｖｂｙｏｎｅ−ＬＶＤＳ中継回路（ＶＬＣ）、第５乃至第８ＬＶＤＳ 受信回路（ＬＩＰ５乃至ＬＩＰ８）、タイミングコントローラ（ＴＣＯＮ）などを備える。

第１Ｖｂｙｏｎｅ 受信回路（ＶＲＸ１）は、受信された補助信号に対する応答信号を第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）に伝送した後、第３ケーブル（ＣＯＮ３）を通じて第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）からのデジタルビデオデータを受信し復元した後、それをＶｂｙｏｎｅ−ＬＶＤＳ中継回路（ＶＬＣ）に伝送する。第２Ｖｂｙｏｎｅ受信回路（ＶＲＸ２）は、受信された補助信号に対する応答信号を第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）に伝送した後、第３ケーブル（ＣＯＮ３）を通じて第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）からのデジタルビデオデータを受信し復元した後、それをＶｂｙｏｎｅ−ＬＶＤＳ中継回路（ＶＬＣ）に伝送する。

Ｖｂｙｏｎｅ−ＬＶＤＳ中継回路（ＶＬＣ）は、ＬＶＤＳインターフェース規格によってデジタルビデオデータを変換し、ＬＶＤＳクロックを生成するＬＶＤＳ送信回路を含む。このＶｂｙｏｎｅ−ＬＶＤＳ中継回路(ＶＬＣ)は、第１及び第２Ｖｂｙｏｎｅ受信回路（ＶＲＸ１、ＶＲＸ２)からのデジタルビデオデータを、ＬＶＤＳインターフェース規格によって変換し、そのデジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを第５乃至第８ＬＶＤＳ受信回路（ＬＩＰ５乃至ＬＩＰ８）に分配する。

第５乃至第８ＬＶＤＳ受信回路(ＬＩＰ５乃至ＬＩＰ８)それぞれはコントロールボード（ＣＴＲＢ）上に形成された１０対のデータ伝送ライン及び１対のＬＶＤＳクロック伝送ラインを通じて、デジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを受信し、ＬＶＤＳクロックによってデジタルビデオデータを復元し、それをタイミングコントローラ（ＴＣＯＮ）に伝送する。したがって、Ｖｂｙｏｎｅ−ＬＶＤＳ中継回路（ＶＬＣ）とＬＶＤＳ受信回路（ＬＩＰ５乃至ＬＩＰ８）との間には４０対のデータ伝送ラインと４対のＬＶＤＳクロック伝送ラインが形成される。

タイミングコントローラ（ＴＣＯＮ）は駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ送信回路などを含む。タイミングコントローラ（ＴＣＯＮ）は受信されたタイミング信号すなわち、垂直及び水平同期信号、データイネーブル信号、ドットクロックを利用してソースドライブＩＣ(１３１乃至１３６)の動作タイミングを制御し、液晶表示パネル１０に供給されるデータ電圧の極性を制御するためのデータタイミング制御信号を発生するとともに、ゲートドライブＩＣ（１５１乃至１５３)の動作タイミングを制御するためのゲートタイミング制御信号を発生する。また、タイミングコントローラ（ＴＣＯＮ）は、ｍｉｎｉ ＬＶＤＳインターフェース規格によって、デジタルビデオデータとともにｍｉｎｉＬＶＤＳクロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。

したがって、本発明の第１実施形態に係る液晶表示装置は、システムボード（ＳＢ）からのデータをＬＶＤＳインターフェース伝送方式でインターフェースボード（ＩＮＴＢ）に伝送し、インターフェースボード（ＩＮＴＢ）からのデータをＶｂｙｏｎｅ インターフェース伝送方式でコントロールボード（ＣＴＲＢ）に送る、ＬＶＤＳインターフェースとＶｂｙｏｎｅを併用する。その結果、インターフェースボード（ＩＮＴＢ）とコントロールボード（ＣＴＲＢ）との間にクロック伝送ラインをとり除くことができ、ボード間でのＥＭＩを最小化することができる。

図３は本発明の第２実施形態に係る液晶表示装置を示す。

図３を参照すれば、本発明の第１実施形態に係る液晶表示装置は、液晶表示パネル１０、複数のゲートドライブＩＣ（１５１乃至１５３）、複数のソースドライブＩＣ（１３１乃至１３６）、システムボード（ＳＢ）、及びコントロールボード（ＣＴＲＢ）を備える。液晶表示パネル１０、ゲートドライブＩＣ（１５１乃至１５３）、ソースドライブＩＣ（１３１乃至１３６）は前述の第１実施形態と実質的に同一であるので、同一な図面符号を付けてそれに対する詳細な説明を略する。

システムボード（ＳＢ）はデジタルビデオデータの解像度を液晶表示パネル１０の解像度に合うように変換し、そのデジタルビデオデータ及びタイミング信号をＶｂｙｏｎｅ インターフェース規格で伝送する。

コントロールボード（ＣＴＲＢ）は、Ｖｂｙｏｎｅデータを受信し、それをｍｉｎｉ ＬＶＤＳデータへ変換して、ｍｉｎｉ ＬＶＤＳデータとともにｍｉｎｉ ＬＶＤＳクロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。また、コントロールボード（ＣＴＲＢ）は、ソースドライブＩＣ（１３１乃至１３６）の動作タイミングを制御するためのデータタイミング制御信号と、ゲートドライブＩＣ（１５１乃至１５３）の動作タイミングを制御するためのゲートタイミング制御信号を発生する。

図４は図３に示されるシステムボード（ＳＢ）及びコントロールボード（ＣＴＲＢ）の第１実施形態を詳しく示す図である。

図４を参照すれば、システムボード（ＳＢ）にはスケーラー（ＳＣＬ）、第１及び第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）などが実装される。スケーラー（ＳＣＬ）にはＬＶＤＳ送信回路が内蔵する。スケーラー（ＳＣＬ）はデジタルビデオデータの解像度を変換し、デジタルビデオデータ及びタイミング信号とともにＬＶＤＳクロックを、ＬＶＤＳ送信回路を通じて第１及び第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）に伝送する。スケーラー（ＳＣＬ）と第１及び第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）間のデータ伝送のために、システムボード（ＳＢ）上には、スケーラー（ＳＣＬ）の出力端とＶｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）の入力端を接続する２０対のデータ伝送ラインと、４対のクロック伝送ラインが形成される。第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）はスケーラー（ＳＣＬ）から入力されるデジタルビデオデータを圧縮し、圧縮されたデジタルビデオデータとともにタイミング信号を出力する。第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）は、スケーラー（ＳＣＬ）から入力されるデジタルビデオデータを圧縮して圧縮されたデジタルビデオデータとともにタイミング信号を出力する。Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）それぞれは、クロック信号を発生しないで、コントロールボード（ＣＴＲＢ）に実装されたＶｂｙｏｎｅ受信回路の動作を、受信モードで変換するための補助信号を発生する。

コントロールボード（ＣＴＲＢ）には第１及び第２Ｖｂｙｏｎｅ 受信回路（ＶＲＸ１、ＶＲＸ２）、タイミングコントローラ（ＴＣＯＮ）などが実装される。

システムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）はコネクターとケーブルを通じて接続される。ケーブルには、Ｖｂｙｏｎｅ インターフェース規格によって４対のデータ伝送ラインと２対の補助信号伝送ラインが形成される。第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）と第１Ｖｂｙｏｎｅ 受信回路（ＶＲＸ１）は、２対のデータ伝送ラインと１対の補助信号伝送ラインを通じて接続される。第１Ｖｂｙｏｎｅ 受信回路（ＶＲＸ１）は受信された補助信号に対する応答信号を、第１Ｖｂｙｏｎｅ送信回路（ＶＴＸ１）に伝送し、２対のデータ伝送ラインを通じてデジタルビデオデータを受信し復元した後、復元されたデータをタイミングコントローラ（ＴＣＯＮ）に伝送する。第２Ｖｂｙｏｎｅ 受信回路（ＶＲＸ２）は、受信された補助信号に対する応答信号を、第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ２）に伝送し、２対のデータ伝送ラインを通じてデジタルビデオデータを受信し復元した後、復元されたデータをタイミングコントローラ（ＴＣＯＮ）に伝送する。

タイミングコントローラ（ＴＣＯＮ）は駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ 送信回路などを含む。タイミングコントローラ（ＴＣＯＮ）は、受信されたタイミング信号すなわち、垂直及び水平同期信号、データイネーブル信号、ドットクロックを利用してソースドライブＩＣ（１３１乃至１３６）の動作タイミングを制御し、液晶表示パネル１０に供給されるデータ電圧の極性を制御するためのデータタイミング制御信号を発生するとともに、ゲートドライブＩＣ（１５１乃至１５３）の動作タイミングを制御するためのゲートタイミング制御信号を発生する。また、タイミングコントローラ（ＴＣＯＮ）は、ｍｉｎｉ ＬＶＤＳ インターフェース規格によってデジタルビデオデータとともにｍｉｎｉ ＬＶＤＳ クロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。

したがって、本発明の第２実施形態に係る液晶表示装置はシステムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）を直接接続し、それらの間のデータ伝送を、クロック伝送ラインが必要ないＶｂｙｏｎｅ インターフェースで伝送することで、ＥＭＩとデータ伝送ラインを減らすことができる。

図５は図３に示されたシステムボード（ＳＢ）及びコントロールボード（ＣＴＲＢ）の第２実施形態を詳しく示す図である。

図５を参照すれば、システムボード（ＳＢ）にはスケーラー（ＳＣＬ）などが実装される。スケーラー（ＳＣＬ）にはＶｂｙｏｎｅ送信回路が内蔵する。スケーラー（ＳＣＬ）はデジタルビデオデータの解像度を変換する。解像度が変換されたデジタルビデオデータとともにタイミング信号は、スケーラー（ＳＣＬ）に内蔵したＶｂｙｏｎｅ送信回路によってＶｂｙｏｎｅ インターフェース規格で圧縮され、コントロールボード（ＣＴＲＢ）に伝送される。また、スケーラー（ＳＣＬ）のＶｂｙｏｎｅ送信回路は、データ伝送に先立って補助信号をコントロールボード（ＣＴＲＢ）に伝送する。

システムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）は、コネクターとケーブルを通じて接続される。ケーブルにはＶｂｙｏｎｅ インターフェース規格によって４対のデータ伝送ラインと１対の補助信号伝送ラインが形成される。ここで、システムボード（ＳＢ）に実装されたスケーラー（ＳＣＬ）とコントロールボード（ＣＴＲＢ）に実装されたタイミングコントローラ（ＴＣＯＮ）の間に、Ｖｂｙｏｎｅインターフェースでデータが伝送されるのに必要な補助信号伝送ラインは１対である。

コントロールボード（ＣＴＲＢ）にはタイミングコントローラ（ＴＣＯＮ）などが実装される。

タイミングコントローラ（ＴＣＯＮ）はＶｂｙｏｎｅ 受信回路、駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ送信回路などを内蔵する。このタイミングコントローラ（ＴＣＯＮ）は、受信されたタイミング信号すなわち、垂直及び水平同期信号、データイネーブル信号、ドットクロックを利用してソースドライブＩＣ（１３１乃至１３６）の動作タイミングを制御し、液晶表示パネル１０に供給されるデータ電圧の極性を制御するためのデータタイミング制御信号を発生するとともに、ゲートドライブＩＣ（１５１乃至１５３）の動作タイミングを制御するためのゲートタイミング制御信号を発生する。また、タイミングコントローラ（ＴＣＯＮ）は、Ｖｂｙｏｎｅ受信回路を利用してＶｂｙｏｎｅ インターフェース規格に圧縮されたデータを復元して、ｍｉｎｉ ＬＶＤＳ送信回路を利用してｍｉｎｉ ＬＶＤＳ インターフェース規格でデジタルビデオデータを変換し、そのデータとともにmini ＬＶＤＳ クロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。

図５の実施形態はシステムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）上に実装されるインターフェース関連部品数を減らすことができる上、ボード間のデータ伝送をクロック伝送ラインが必要ないＶｂｙｏｎｅ インターフェースで伝送することで、ＥＭＩとデータ伝送ラインを減らすことができる。

一方、図５のようにスケーラー（ＳＣＬ）とシステムボード（ＳＢ）の内の何れか一つだけが、Ｖｂｙｏｎｅ送信回路または受信回路を内蔵することができる。この場合、Ｖｂｙｏｎｅ インターフェース送信端から出力される補助信号数と、Ｖｂｙｏｎｅ インターフェース受信端で必要な補助信号数とが異なるので、それらの補助信号数を互換性のあるように一致させる信号ラインスイッチング回路が必要である。図６乃至図８は、信号ラインスイッチング回路を利用し、Ｖｂｙｏｎｅ インターフェース送信端と受信端の間の補助信号ラインを一致させる実施形態を示す図である。

図６は図３に示されたシステムボード（ＳＢ）及びコントロールボード（ＣＴＲＢ）の第３実施形態を示す図である。

図６を参照すれば、システムボード（ＳＢ）にはスケーラー（ＳＣＬ）、ラインスイッチング回路（ＬＳＷ）などが実装される。スケーラー（ＳＣＬ）にはＶｂｙｏｎｅ送信回路が内蔵する。スケーラー（ＳＣＬ）に内蔵したＶｂｙｏｎｅ送信回路は、補助信号をコントロールボード（ＣＴＲＢ）に伝送し、Ｖｂｙｏｎｅ受信回路から応答信号を受信した後、Ｖｂｙｏｎｅ インターフェース規格でデジタルビデオデータとタイミング信号を圧縮し、それをコントロールボード（ＣＴＲＢ）に伝送する。

スケーラー（ＳＣＬ）とラインスイッチング回路（ＬＳＷ）は、クロック伝送ラインを必要とせずに、４対のデータ伝送ラインと１対の補助信号伝送ラインを通じて接続される。

ラインスイッチング回路（ＬＳＷ）は、自身の制御端子に入力されるオプション信号（ＯＰＴ１）によって出力される補助信号対を調整する。オプション信号（ＯＰＴ１）はラインスイッチング回路（ＬＳＷ）の制御端子に供給される電圧で決まることができる。例えば、ラインスイッチング回路（ＬＳＷ）の制御端子に共通電源（Ｖｃｃ）が供給される場合、オプション信号（ＯＰＴ１）の論理値はハイ論理すなわち、“１”になる。一方、ラインスイッチング回路（ＬＳＷ）の制御端子にプルダウン抵抗を通じて基底電圧（ＧＮＤ）が供給される場合、オプション信号（ＯＰＴ１）の論理値は、ロー論理すなわち、“０”になる。図６及び図７の実施形態で、ラインスイッチング回路（ＬＳＷ）はラインスイッチング回路（ＬＳＷ）の制御端子にハイ論理のオプション信号（ＯＰＴ１）が供給される時に２対の補助信号を発生する一方、ロー論理のオプション信号（ＯＰＴ１）が供給される時に１対の補助信号を発生する。勿論、ラインスイッチング回路（ＬＳＷ）の動作は上記条件に限定されない。例えば、ラインスイッチング回路（ＬＳＷ）は、ラインスイッチング回路（ＬＳＷ）の制御端子にハイ論理のオプション信号（ＯＰＴ１）が供給される時１対の補助信号を発生し、一方、ロー論理のオプション信号（ＯＰＴ１）が供給される時２対の補助信号を発生することもできる。

コントロールボード（ＣＴＲＢ）には二つのＶｂｙｏｎｅ受信回路（ＶＲＸ）、タイミングコントローラ（ＴＣＯＮ）などが実装される。システムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）はコネクターとケーブルを通じて接続される。ケーブルは、クロック信号伝送ライン必要とせずに４対のデータ伝送ラインと１対の補助信号伝送ラインを含む。

Ｖｂｙｏｎｅ 受信回路（ＶＲＸ）それぞれは、Ｖｂｙｏｎｅ インターフェースでデータを受信するために補助信号の入力を受けなければならない。したがって、Ｖｂｙｏｎｅ 受信回路（ＶＲＸ）それぞれの入力端は、２対のデータ伝送ラインと１対の補助信号伝送ラインと繋がる。一方、システムボード（ＳＢ）のスケーラー（ＳＣＬ）は、４対のデータ伝送ラインを通じてデジタルビデオデータ及びタイミング信号を出力し、１対の補助信号伝送ラインを通じて補助信号を出力する。
したがって、Ｖｂｙｏｎｅ送信端とＶｂｙｏｎｅ受信端で必要な補助信号ライン数が一致しない。

このような補助信号ライン数の不一致問題を解決するために、システムボード（ＳＢ）に実装されたラインスイッチング回路（ＬＳＷ）の制御端子には、ハイ論理のオプション信号（ＯＰＴ１）が印加される。したがって、ラインスイッチング回路（ＬＳＷ）は、１対の補助信号ラインを通じて入力されるスケーラー（ＳＣＬ）からの補助信号を、二つのＶｂｙｏｎｅ受信回路（ＶＲＸ）に１対ずつ接続された総２対の補助信号伝送ラインで分配する。また、ラインスイッチング回路（ＬＳＷ）は、４対のデータ伝送ラインを通じて入力されるスケーラー（ＳＣＬ）からのデジタルビデオデータ及びタイミング信号を、二つのＶｂｙｏｎｅ受信回路（ＶＲＸ）に２対ずつ接続された総４対の補助信号伝送ラインで分配する。

Ｖｂｙｏｎｅ受信回路（ＶＲＸ）それぞれは、受信された補助信号に対する応答信号を、ラインスイッチング回路（ＬＳＷ）を経由してスケーラー（ＳＣＬ）のＶｂｙｏｎｅ送信回路に伝送し、ラインスイッチング回路（ＬＳＷ）を経由してＶｂｙｏｎｅ インターフェース規格に伝送されるデジタルビデオデータを復元し、そのデータとタイミング信号をタイミングコントローラ（ＴＣＯＮ）に伝送する。

タイミングコントローラ（ＴＣＯＮ）は駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ送信回路などを含む。タイミングコントローラ（ＴＣＯＮ）は、二つのＶｂｙｏｎｅ受信回路（ＶＲＸ）から受信されたタイミング信号すなわち、垂直及び水平同期信号、データイネーブル信号、ドットクロックを利用してソースドライブＩＣ（１３１乃至１３６）の動作タイミングを制御し、液晶表示パネル１０に供給されるデータ電圧の極性を制御するためのデータタイミング制御信号を発生するとともに、ゲートドライブＩＣ（１５１乃至１５３）の動作タイミングを制御するためのゲートタイミング制御信号を発生する。また、タイミングコントローラ（ＴＣＯＮ）は、ｍｉｎｉ ＬＶＤＳ インターフェース規格によってデジタルビデオデータとともにｍｉｎｉ ＬＶＤＳ クロックをソースドライブＩＣ（１３１乃至１３６）に伝送する。

図７は図３に示されたシステムボード（ＳＢ）及びコントロールボード（ＣＴＲＢ）の第４実施形態を示す図である。

図７を参照すれば、システムボード（ＳＢ）は、ラインスイッチング回路（ＬＳＷ）の制御端子にロー論理のオプション信号が供給されることを除けば、その構成が図６に示されたそれと実質的に同一である。したがって、スケーラー（ＳＣＬ）とラインスイッチング回路（ＬＳＷ）は、クロック伝送ラインを必要とせずに、４対のデータ伝送ラインと、１対の補助信号伝送ラインを通じて接続される。これらの伝送ラインを通じてスケーラー（ＳＣＬ）は、Ｖｂｙｏｎｅ インターフェース規格に圧縮されたデジタルビデオデータとタイミング信号、そして補助信号をラインスイッチング回路（ＬＳＷ）に伝送する。

コントロールボード（ＣＴＲＢ）は図５の実施形態と実質的に同一である。したがって、コントロールボード（ＣＴＲＢ）にはタイミングコントローラ（ＴＣＯＮ）などが実装される。コントロールボード（ＣＴＲＢ）は、４対のデータ伝送ラインと１対の補助信号伝送ラインを含むケーブルと、そのケーブルをボードに接続するためのコネクターを通じて、システムボード（ＳＢ）のラインスイッチング回路（ＬＳＷ）の出力端に接続される。

タイミングコントローラ（ＴＣＯＮ）は、Ｖｂｙｏｎｅ 受信回路、駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ送信回路などを内蔵する。したがって、タイミングコントローラ（ＴＣＯＮ）の入力端は、ケーブルに形成された４対のデータ伝送ラインと１対の補助信号伝送ラインが接続される。

システムボード（ＳＢ）に実装されたラインスイッチング回路（ＬＳＷ）の制御端子にはロー論理のオプション信号（ＯＰＴ１）が印加される。したがって、ラインスイッチング回路（ＬＳＷ）は、１対の補助信号ラインを通じて入力されるスケーラー（ＳＣＬ）からの補助信号を、タイミングコントローラ（ＴＣＯＮ）の補助信号入力端子に接続された１対の補助信号伝送ラインにそのまま伝達する。また、ラインスイッチング回路（ＬＳＷ）は４対のデータ伝送ラインを通じて入力されるスケーラー（ＳＣＬ）からのデジタルビデオデータ及びタイミング信号を、タイミングコントローラ（ＴＣＯＮ）のデータ入力端子に接続された４対のデータ伝送ラインに伝達する。

図８及び図９は図３に示されたシステムボード（ＳＢ）及びコントロールボード（ＣＴＲＢ）の第５及び第６実施形態を示す図である。この第５及び第６実施形態は前述の第３及び第４実施形態と異なりラインスイッチング回路（ＬＳＷ）をコントロールボード（ＣＴＲＢ）に実装する。

図８を参照すれば、システムボード（ＳＢ）には図４の実施形態と同じくスケーラー（ＳＣＬ）、第１及び第２Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）などが実装される。スケーラー（ＳＣＬ）にはＬＶＤＳ送信回路が内蔵する。スケーラー（ＳＣＬ）は内蔵したＬＶＤＳ送信回路を通り、２０対のデータ伝送ラインを通じてデジタルビデオデータとタイミング信号を出力し、４対のクロック伝送ラインを通じてＬＶＤＳクロックを出力する。Ｖｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）それぞれは、スケーラー（ＳＣＬ）から入力されるデジタルビデオデータを、Ｖｂｙｏｎｅ インターフェース規格で圧縮し、圧縮されたデジタルビデオデータとともにタイミング信号を出力し、また１対の補助信号を出力する。このＶｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）の出力端は、コネクターを通じてシステムボード（ＳＢ）と、コントロールボード（ＣＴＲＢ）を接続するケーブルを通じてコントロールボード（ＣＴＲＢ）に実装されたラインスイッチング回路（ＬＳＷ）の入力端とに接続される。ケーブルは４対のデータ伝送ラインと ２対の補助信号伝送ラインを含む。

コントロールボード（ＣＴＲＢ）に実装されたタイミングコントローラ（ＴＣＯＮ）は、Ｖｂｙｏｎｅ 受信回路、駆動回路のタイミング制御信号発生回路、データサンプリング回路、ｍｉｎｉ ＬＶＤＳ送信回路などを内蔵する。タイミングコントローラ（ＴＣＯＮ）のＶｂｙｏｎｅ受信回路は、４対のデータ伝送ラインと１対の補助信号伝送ラインのみを要する。これと比べて、システムボード（ＳＢ）のＶｂｙｏｎｅ送信回路それぞれが補助信号対を発生するので、システムボード（ＳＢ）で出力される補助信号とタイミングコントローラ（ＴＣＯＮ）の入力端に含まれる補助ライン数が一致しない。

ラインスイッチング回路（ＬＳＷ）は自身の制御端子に入力されるオプション信号（ＯＰＴ２）によって出力される補助信号対を調整する。オプション信号（ＯＰＴ２）は前述のようにラインスイッチング回路（ＬＳＷ）の制御端子に供給される電圧で決めることができる。図８及び図９の実施形態で、ラインスイッチング回路（ＬＳＷ）は、ハイ論理のオプション信号（ＯＰＴ２）に応答し２対の補助信号を１対の補助信号へ変換して１対の補助信号伝送ラインに出力する一方、ロー論理のオプション信号（ＯＰＴ２）に応答し２対の補助信号をそのまま２対の補助信号伝送ラインに出力する。
勿論、ラインスイッチング回路（ＬＳＷ）の動作は上のような条件に限定されるのではない。例えば、ラインスイッチング回路（ＬＳＷ）は上の動作とは逆でハイ論理のオプション信号（ＯＰＴ１）に応答して２対の補助信号を出力する一方、ロー論理のオプション信号（ＯＰＴ１）に応答して１対の補助信号を出力することもできる。

図８の実施形態では、ラインスイッチング回路（ＬＳＷ）の制御端子に、ハイ論理のオプション信号（ＯＰＴ２）が入力される。したがって、ラインスイッチング回路（ＬＳＷ）は、２対の補助信号伝送ラインを通じて入力される２対の補助信号を１対の補助信号へ変換し、その補助信号を１対の補助信号伝送ラインを通じてタイミングコントローラ（ＴＣＯＮ）の補助信号入力端子に供給する。また、ラインスイッチング回路（ＬＳＷ）は、４対のデータ伝送ラインを通じて入力されるデジタルビデオデータ及びタイミング信号を、４対のデータ伝送ラインを通じてタイミングコントローラ（ＴＣＯＮ）のデータ入力端子とタイミング信号入力端子に供給する。

図９を参照すれば、システムボード（ＳＢ）は図８の実施形態と同一である。システムボード（ＳＢ）のＶｂｙｏｎｅ送信回路（ＶＴＸ１、ＶＴＸ２）それぞれは、スケーラー（ＳＣＬ）から入力されるデジタルビデオデータをＶｂｙｏｎｅ インターフェース規格で圧縮し、圧縮されたデジタルビデオデータとともにタイミング信号を出力し、また、１対の補助信号を出力する。システムボード（ＳＢ）とコントロールボード（ＣＴＲＢ）は、コネクターとケーブルを通じて接続される。したがって、システムボード（ＳＢ）はケーブルに形成された４対のデータ伝送ラインを通じてデジタルビデオデータとタイミング信号をコントロールボード（ＣＴＲＢ）に伝送し、また、ケーブルに形成された２対の補助信号伝送ラインを通じて補助信号をコントロールボード（ＣＴＲＢ）に伝送する。

コントロールボード（ＣＴＲＢ）にはラインスイッチング回路（ＬＳＷ）、第１及び第２Ｖｂｙｏｎｅ受信回路（ＶＲＸ１、ＶＲＸ２）、タイミングコントローラ（ＴＣＯＮ）などが実装される。コントロールボード（ＣＴＲＢ）は、４対のデータ伝送ラインと２対の補助信号伝送ラインを含むケーブルと、ケーブルをボードに接続するためのコネクターを通じてシステムボード（ＳＢ）のラインスイッチング回路（ＬＳＷ）の出力端に接続される。

ラインスイッチング回路（ＬＳＷ）の制御端子にはロー論理のオプション信号（ＯＰＴ２）が供給される。したがって、ラインスイッチング回路（ＬＳＷ）は、ロー論理のオプション信号（ＯＰＴ２）に応答して、２対の補助信号伝送ラインを通じて入力される２対の補助信号をそのまま２対の補助信号伝送ラインに出力する。ラインスイッチング回路（ＬＳＷ）の出力の内、２対のデータと１対の補助信号は第１Ｖｂｙｏｎｅ受信回路（ＶＲＸ１）に供給され、残り２対のデータと１対の補助信号は第２Ｖｂｙｏｎｅ 受信回路（ＶＲＸ２）に供給される。

Ｖｂｙｏｎｅ受信回路（ＶＲＸ１、ＶＲＸ２）それぞれは、Ｖｂｙｏｎｅ インターフェース規格によって入力されたデジタルビデオデータを復元し、それをタイミングコントローラ（ＴＣＯＮ）に供給する。

ここで、これまで挙げてきた実施形態は液晶表示パネルがＦｕｌｌ ＨＤ １２０Ｈｚで駆動される実施形態である。したがって、液晶表示パネルの解像度や駆動周波数が変われば前述のインターフェースのライン数などが変わることができる。

前述の実施形態でＶｂｙｏｎｅ インターフェース方式は、ＬＶＤＳインターフェース方式に比べて必要な伝送ライン数が小さな何れかのインターフェース方式でも取り替えることができる。また、ＬＶＤＳ インターフェース方式はＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース方式で取り替えることができる。

以上説明した内容を通じて当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。

本発明の第１実施形態に係る液晶表示装置を示すブロック図。 図１に示されたシステムボード、インターフェースボード及びコントロールボードを詳しく示すブロック図。 本発明の第２実施形態に係る液晶表示装置を示すブロック図。 図３に示されたシステムボードとコントロールボードの第１実施形態を示すブロック図。 図３に示されたシステムボードとコントロールボードの第２実施形態を示すブロック図。 図３に示されたシステムボードとコントロールボードの第３実施形態を示すブロック図。 図３に示されたシステムボードとコントロールボードの第４実施形態を示すブロック図。 図３に示されたシステムボードとコントロールボードの第５実施形態を示すブロック図。 図３に示されたシステムボードとコントロールボードの第６実施形態を示すブロック図。

Claims (9)

1. 複数のデータラインと複数のゲートラインが交差する液晶表示パネルと、
   前記データラインにデータ電圧を供給するソースドライブＩＣと、
   前記ゲートラインにゲートパルスを供給するゲートドライブＩＣと、
   スケーラー（ｓｃａｌｅｒ）が実装され、前記スケーラーから出力されるデータを第１インターフェース方式で伝送するシステムボードと、前記第１インターフェース方式で伝送されるデータを受信し、第２インターフェース方式で前記データを伝送するインターフェースボードと、前記第２インターフェース方式で伝送されるデータを受信し、前記データを前記ソースドライブＩＣに供給し、前記ソースドライブＩＣと前記ゲートドライブＩＣの動作タイミングを制御するタイミングコントローラが実装されたコントロールボードを備え、前記第２インターフェース方式で必要なデータ伝送ラインの数は前記第１インターフェース方式で必要なデータ伝送ラインの数より小さなことを特徴とする液晶表示装置。
2. 前記第１及び第２インターフェース方式の内で前記第１インターフェース方式だけがクロック伝送ラインを含むことを特徴とする、請求項１記載の液晶表示装置。
3. 複数のデータラインと複数のゲートラインが交差される液晶表示パネルと、
   前記データラインにデータ電圧を供給するソースドライブＩＣと、
   前記ゲートラインにゲートパルスを供給するゲートドライブＩＣと、
   スケーラーが実装されて前記スケーラーから出力されるデータを４対のデータ伝送ラインを含むインターフェースを通じて伝送するシステムボードと、
   前記インターフェースを通じて前記データを受信し前記ソースドライブＩＣに供給し、前記ソースドライブＩＣと前記ゲートドライブＩＣの動作タイミングを制御するタイミングコントローラが実装されたコントロールボードを備えることを特徴とする液晶表示装置。
4. 前記インターフェースは前記４対のデータ伝送ラインとともに、補助信号が伝送される２対の補助信号伝送ラインを含み前記システムボード上に実装されるインターフェース送信回路と、前記コントロールボード上に実装され、前記補助信号を受信した後に前記データを受信し、前記受信したデータを前記タイミングコントローラに伝送するインターフェース受信回路を備えて、
   前記スケーラーは２０対のデータ伝送ラインを通じて前記インターフェース送信回路にデータを送って４対のクロック伝送ラインを通じてクロック信号を前記インターフェース送信回路に伝送することを特徴とする、請求項３記載の液晶表示装置。
5. 前記インターフェースは前記４対のデータ伝送ラインとともに補助信号が伝送される１対の補助信号伝送ラインを含み、前記スケーラー内に内蔵するインターフェース送信回路及び前記タイミングコントローラの内に内蔵して前記補助信号を受信した後に前記データを受信するインターフェース受信回路を備えることを特徴とする、請求項３記載の液晶表示装置。
6. 前記インターフェースは前記４対のデータ伝送ラインとともに補助信号が伝送される１対の補助信号伝送ラインを含み、前記スケーラー内に内蔵するインターフェース送信回路と、前記コントロールボード上に実装され、前記４対のデータ伝送ラインを通じてデータを受信し、２対の補助信号伝送ラインを通じて前記補助信号を受信するインターフェース受信回路を備え、前記システムボードは前記スケーラーと前記インターフェース送信回路間に配置され、前記インターフェース送信回路からの補助信号を前記２対の補助信号伝送ラインで分配するラインスイッチング回路をさらに備えることを特徴とする、請求項３記載の液晶表示装置。
7. 前記インターフェースは前記４対のデータ伝送ラインとともに、補助信号が伝送される１対の補助信号伝送ラインを含む前記スケーラー内に内蔵するインターフェース送信回路と、前記タイミングコントローラ内に内蔵し前記４対のデータ伝送ラインを通じてデータを受信し、前記１対の補助信号伝送ラインを通じて前記補助信号を受信するインターフェース受信回路を備えて、
   前記システムボードは前記スケーラーと前記インターフェース送信回路間に配置され、前記スケーラーからの前記データと前記補助信号を前記タイミングコントローラへ伝達するラインスイッチング回路をさらに備えることを特徴とする、請求項３記載の液晶表示装置。
8. 前記インターフェースは前記４対のデータ伝送ラインとともに、補助信号が伝送される２対の補助信号伝送ラインを含む前記システムボード上に実装されるインターフェース送信回路と、前記タイミングコントローラ内に内蔵し、前記４対のデータ伝送ラインを通じて前記データを受信し、１対の補助信号伝送ラインを通じて前記補助信号を受信するインターフェース受信回路を備え、前記コントロールボードは、前記インターフェース送信回路と前記タイミングコントローラの間に配置され、前記インターフェース送信回路からの補助信号を前記１対の補助信号伝送ラインに伝送するラインスイッチング回路をさらに備え、前記スケーラーは、２０対のデータ伝送ラインを通じて前記インターフェース送信回路にデータを伝送し、４対のクロック伝送ラインを通じてクロック信号を前記インターフェース送信回路に伝送することを特徴とする、請求項３記載の液晶表示装置。
9. 前記インターフェースは前記４対のデータ伝送ラインとともに、補助信号が伝送される２対の補助信号伝送ラインを含む前記システムボード上に実装されるインターフェース送信回路と、前記システムボード上に実装され、前記４対のデータ伝送ラインを通じて前記データを受信し、前記２対の補助信号伝送ラインを通じて前記補助信号を受信するインターフェース受信回路を備え、前記コントロールボードは前記インターフェース送信回路と前記タイミングコントローラの間に配置され、前記インターフェース送信回路からの補助信号を前記２対の補助信号伝送ラインで伝送するラインスイッチング回路をさらに備え、前記スケーラーは、２０対のデータ伝送ラインを通じて前記インターフェース送信回路にデータを伝送し、４対のクロック伝送ラインを通じてクロック信号を前記インターフェース送信回路に伝送することを特徴とする、請求項３記載の液晶表示装置。

Images