JP2009032349A - 不揮発性メモリ制御システム - Google Patents

Abstract

【課題】不揮発性メモリに対して多量のデータを高速に書き込む場合、一時書込み状態のメモリブロックが多量に発生し、追加書込み動作の実行タイミングの確保が困難であり、追加書込み動作が実行できないまま放置されるメモリブロックが発生してしまう。
【解決手段】書込み動作選択手段１１は、標準よりも短い書込み時間で高速に書き込みを行う一時書込み動作と一時書込みデータと同じデータを標準的な書込み時間で書き込む追加書込み動作とを選択する。書込み時間設定手段１２は、一時または追加の書込み動作に要する書込み時間を設定する。書込み制御手段１３は、書込み動作の非実行中には書込み動作を許可し、書込み動作の実行中には書込み動作を拒否する。メモリ制御部２０は、書込み命令を出力しようとするときに、書込み制御手段から書込み動作が許可されている場合には書込み命令を出力し、書込み動作が拒否されている場合には書込み命令を出力禁止する。
【選択図】図１

Description

本発明は、電気的に消去または書き込みが可能な不揮発性メモリに対する制御システムにかかわり、メモリ制御部から不揮発性メモリへの見かけ上の書込み時間を短縮するための技術に関する。

従来の不揮発性メモリ制御システムについて、図９、図１０、図１１を用いて説明する（例えば特許文献１参照）。図９は、従来技術におけるＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）の構成を示す図である。図１０（ａ）は従来技術におけるＥＥＰＲＯＭのフローティングゲート型メモリセルトランジスタの断面図、図１０（ｂ）はメモリセルアレイの構成を示す図である。図１１（ａ）は従来技術におけるＥＥＰＲＯＭの書込み状態しきい値電圧の書込み時間依存性、図１１（ｂ）はしきい値電圧分布、図１１（ｃ）はメモリセル電流のワード線電圧依存性を示す図である。

図９に示すように、ＥＥＰＲＯＭ５０は、メモリセルアレイ５１とセンスアンプ回路５２と書込みデータラッチ回路５３とアドレスデコーダ回路５４と高電圧制御回路５５と制御回路５６とを有し、制御回路５６には書込み動作選択回路５６ａと書込み時間制御回路５６ｂが設けられている。さらに、出力データ切替え回路５７と入力データ切替え回路５８が設けられており、出力データ切替え回路５７の出力が書込みデータ転送バスＢ６を介して入力データ切替え回路５８に入力されている。

図１０（ａ）に示すように、メモリセルトランジスタ６０の構造において、基板６１内にソース６２とドレイン６３とが形成されている。そして、トンネル酸化膜６４上にはフローティングゲート６５が形成されており、さらに、ＯＮＯ（Oxide-Nitride-Oxide）膜６６を介してコントロールゲート６７が形成され、ワード線７１が接続されている。トンネル酸化膜６４に高電界を加えてトンネル電流を発生させて、フローティングゲート６５に蓄積される電子の引き抜き・注入を行う。これにより、メモリセルのしきい値電圧を制御し、データの書き込み、消去動作を行う。

また、図１０（ｂ）に示すように、メモリセルアレイ５１において、複数のワード線７１と複数のビット線７２の交点にメモリセルトランジスタ６０がマトリクス状に配置されている。メモリセルトランジスタ６０のソースは、それぞれソース線７３に接続されている。

次に、上記構成のＥＥＰＲＯＭ５０の動作を説明する。書込み命令があると、まず高速書込みのための一時書込み動作を行い、次いで、信頼性書込みのための追加書込み動作を行う。この一時書込み動作と追加書込み動作の組み合わせにより、時間の短縮と信頼性の確保を両立させるようにしている。以下、具体的に説明する。

まず、ＥＥＰＲＯＭ５０に対して一時書込み動作が行われる。この一時書込み動作では、図示しないメモリ制御部からの書込み命令の入力信号ＳＳ０に対して、制御回路５６における書込み動作選択回路５６ａが一時書込み動作を選択し、書込み時間制御回路５６ｂが所定の書込み時間を設定する。この所定の書込み時間は、後述する追加書込み動作のための初期の読み出しを正常に動作させる上で必要最低限の時間である。例えば、この書込み時間ｔｐは、図１１（ａ）〜（ｃ）に示すようにｔｐ＝１ｍｓであり、信頼性保証を考慮した通常の書込み時間（例えばｔｐ＝１０ｍｓ）に対して１桁程度の短い時間となる。

高電圧制御回路５５は、制御回路５６から書込み動作の制御信号ＳＳ１を受けて書き込みに必要な高電圧を生成し、書込みデータラッチ回路５３とアドレスデコーダ回路５４に供給する。データバスＢ０，Ｂ１を介して送出された書込みデータは入力データ切替え回路５８からさらに書込みデータバスＢ２を介して書込みデータラッチ回路５３に保持される。書込みデータラッチ回路５３とアドレスデコーダ回路５４は、メモリセルアレイ５１内の書き込みを実行するアドレスに対して必要な高電圧を供給する。この高電圧の供給は、書込み時間制御回路５６ｂが設定した時間にわたって行われ、これによって一時書込み動作が行われる。この一時書込み動作は、高速に行われる。

次に、追加書込み動作に移る。この追加書込み動作は、データ判別動作とデータ転送動作と書込み動作の３段階の動作からなる。メモリ制御部からのデータ判別命令、データ転送命令、書込み命令の入力信号ＳＳ０があると、制御回路５６は各々に対して制御信号ＳＳ１を出力する。データ判別動作では、メモリセルアレイ５１に一時書込みされたデータをセンスアンプ回路５２によって判別する。データ転送動作では、一時書込みされたデータを出力データ切替え回路５７、入力データ切替え回路５８によって書込みデータラッチ回路５３へ転送する。書込み動作では、書込みデータラッチ回路５３に保持されたデータをメモリセルアレイに書き込む。以下、順次に説明する。

まず、データ判別動作について説明する。メモリセルアレイ５１におけるメモリセルトランジスタの電流値は一時書込みされたデータによって変わる。そこで、センスアンプ回路５２によるデータの判別には、メモリセルトランジスタの電流値とリファレンス電流制御回路５２ａが発生する一定のリファレンス電流との差を用いる。具体的には次のとおりである。アドレスデコーダ回路５４によって選択されたメモリセルトランジスタのワード線にはアドレスバスＡＡ２を介して２Ｖを印加し、ビット線Ｂ６には１Ｖを印加する。このとき、選択されたメモリセルトランジスタのビット線７２・ソース線７３間に流れるドレイン電流は、ビット線Ｂ４を介してセンスアンプ回路５２に入力される。前記のドレイン電流は、選択されたメモリセルトランジスタのワード線電圧、ビット線電圧としきい値電圧等によって決定される。センスアンプ回路５２からの出力データの判別においては、リファレンス電流（例えば２０μＡ）とドレイン電流とを比較し、リファレンス電流に比べてドレイン電流の方が大きい場合はデータ“１”となり、ドレイン電流の方が小さい場合はデータ“０”となる。

次に、データ転送動作について説明する。データ判別動作によってセンスアンプ回路５２から出力されたデータは、読出しデータ転送バスＢ５、出力データ切替え回路５７、書込みデータ転送バスＢ６、入力データ切替え回路５８および書込みデータバスＢ２を介して書込みデータラッチ回路５３に入力され保持される。なお、一時書込みされたデータを読み出し、ＥＥＰＲＯＭ５０の外部に対して出力するには、メモリ制御部からの読出し命令の入力信号ＳＳ０に対して制御回路５６から制御信号ＳＳ１を出力し、データ判別動作は前記と同様に行い、センスアンプ回路５２の出力を読出しデータ転送バスＢ５、出力データ切替え回路５７およびデータバスＢ７を介して出力する。

次に、書込み動作について説明する。書込み時間制御回路５６ｂは、一時書込み動作における書込み時間よりも長い書込み時間を設定する。この書込み時間は、通常の信頼性保証を考慮した時間となっている。この書込み時間において、書込みデータラッチ回路５３に保持されたデータをメモリセルアレイに書き込む。

以上のデータ判別動作、データ転送動作および書込み動作を実行することにより、メモリセルアレイ５１に一時書込みされているデータの追加書込みが実行され、書込みの信頼性が担保される。

以上のように、高速書込みのための一時書込動作の後、信頼性書込みのための追加書込動作を行うので、データ書込みに要する時間の短縮とデータ書込みの信頼性の確保を両立させることができるとしている。
特開２００４−２５３０９３号公報（第７−９頁、第１−３図）

しかし、上記従来のＥＥＰＲＯＭに対してメモリ制御部側から多量のデータが高速に書き込まれる場合には、メモリセルアレイにおける一時書込み状態のメモリブロックが多量に発生することから、追加書込み動作の実行タイミングの確保が困難になり、追加書込み動作が実行できないまま放置されるメモリブロックが発生する。結果として、データの書き込みが浅く、信頼性が保証できない。

本発明は、このような事情に鑑みて創作したものであり、多量のデータが高速に書き込まれる場合でも、追加書込み動作の実行タイミングを確保し、データ書込みに要する時間の短縮と信頼性の確保を両立することができる不揮発性メモリ制御システムを提供することを目的としている。

本発明による不揮発性メモリ制御システムは、
不揮発性メモリと前記不揮発性メモリに対する書込み動作を制御するメモリ制御部とからなる不揮発性メモリ制御システムであって、
前記不揮発性メモリは、
一時または追加の書込み命令を入力し、メモリセルアレイに対して標準よりも短い書込み時間で高速に書き込みを行う一時書込み動作と前記一時書込み動作での書込みデータと同じデータを標準的な書込み時間で書き込む追加書込み動作とを選択する書込み動作選択手段と、
前記書込み動作選択手段による選択結果に応じて一時または追加の書込み動作に要する書込み時間を設定する書込み時間設定手段と、
一時または追加の書込み動作の非実行中には書込み動作を許可し、一時または追加の書込み動作の実行中には書込み動作を拒否する信号を前記メモリ制御部に出力する書込み制御手段とを備え、
前記メモリ制御部は、前記不揮発性メモリにおける前記書込み動作選択手段に対して一時または追加の書込み命令を出力しようとするときに、前記書込み制御手段から書込み動作が許可されている場合には前記書込み命令を出力し、前記書込み制御手段から書込み動作が拒否されている場合には前記書込み命令を出力禁止するように構成されているものである。

この構成において、不揮発性メモリにおける書込み制御手段は、メモリブロックが書込み動作状況になければ書込み動作を許可する信号をメモリ制御部に対して出力する。メモリ制御部は、メモリブロックに対して高速書込みのための一時書込み動作を行おうとするときに、書込み制御手段の状態をチェックし、拒否状態にあれば、その一時書込み命令の出力を待機するが、書込み許可状態にあれば、その一時書込み命令を出力する。この一時書込み動作が開始されると、そのメモリブロックには次の書込み動作に対する牽制として、書込み制御手段が書込み拒否を設定する。また、メモリ制御部は、一時書込みが終了したメモリブロックに対して信頼性書込みのための追加書込み動作を行おうとするときに、書込み制御手段の状態をチェックし、拒否状態にあれば、その追加書込み命令の出力を待機するが、書込み許可状態にあれば、その追加書込み命令を出力する。つまり、メモリブロックが書込み待ち態勢にある時間帯を用いて追加書込み動作の実行が可能となり、メモリ制御部としては追加書込み動作に対する待ち時間が低減される。したがって、多量のデータを高速に書き込む場合に、一時書込み状態のメモリブロックが多量に発生しても、追加書込み動作が実行できないまま放置されるメモリブロックが発生するといった事態を回避することが可能となる。その結果、データ書込みに要する時間の短縮と信頼性の確保を両立させることが可能となる。

上記構成の不揮発性メモリ制御システムにおいて、さらに、前記不揮発性メモリにおけるメモリセルアレイ内のメモリブロック毎にデータ書込み状態が一時書込み動作後か追加書込み動作後かを一時記憶しておく書込み状態指標部と、任意のタイミングで前記書込み状態指標部の状態を確認する書込み状態確認手段とを備えているという態様がある。このように構成すれば、必要に応じて任意のタイミングで、書込み状態確認手段を動作させることにより、不揮発性メモリ内のブロック毎の書込み状態が一時書込み動作後か追加書込み動作後かを確認することが可能となる。なお、通常は、書込み状態指標部は不揮発性メモリに設けられ、書込み状態確認手段はメモリ制御部に設けられる。

また上記構成の不揮発性メモリ制御システムにおいて、前記不揮発性メモリを複数備えており、前記書込み制御手段から拒否が一定期間以上出力されない不揮発性メモリが複数ある場合に、前記メモリ制御部は、任意の不揮発性メモリへ追加書込み命令を出力した後、その追加書込み動作が終了する以前より、他の任意の不揮発性メモリへの一時書込み命令を出力するという態様がある。これは、書込み待ち態勢にある不揮発性メモリ群に対して、ある不揮発性メモリには追加書込み命令を、別の不揮発性メモリには一時書込み命令を与えるものである。つまり、ある不揮発性メモリに対する追加書込み動作中に、他の不揮発性メモリに対しても１回は一時書込み動作を行うものである。これにより、複数の不揮発性メモリに対するトータルの書込み動作時間を短縮することが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、前記不揮発性メモリを複数備えており、前記書込み制御手段から拒否が一定期間以上出力されない不揮発性メモリが複数ある場合に、前記メモリ制御部は、任意の不揮発性メモリへ追加書込み命令を出力した後、その追加書込み動作が終了する以前より、他の任意の不揮発性メモリへの一時書込み命令の出力を複数回出力するという態様がある。このように構成すれば、ある不揮発性メモリに対する追加書込み動作中に、他の不揮発性メモリに対して複数回、一時書込み動作を行うことができ、複数の不揮発性メモリに対するトータルの書込み動作時間をさらに短縮することが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、システムの電源投入を検知して前記書込み状態確認手段を起動し、一時書込み動作後のメモリブロックの存在を確認したときは、前記書込み命令出力手段を起動し追加書込み命令を出力させる電源投入検知手段を備えているという態様がある。

この構成において、あるメモリブロックが一時書込み状態であり、追加書込み動作が未だであるとして、システムの電源が遮断され、次にシステムの電源が投入された場合、電源投入検知手段がシステムの電源投入を検知し、書込み状態確認手段を起動する。起動された書込み状態確認手段は、各不揮発性メモリの書込み状態指標部をチェックし、一時書込み動作後のメモリブロックの存在を確認したときは、電源投入検知手段は、書込み命令出力手段を起動して追加書込み命令を出力させる。すなわち、前回の電源遮断時に一時書込み状態のメモリブロックが存在していた場合に、そのメモリブロックにおいて確実に追加書込みを行うことが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、システムに対する電源遮断命令を検知して前記書込み状態確認手段を電源遮断前に起動し、一時書込み動作後のメモリブロックの存在を確認したときは、前記書込み命令出力手段を起動し追加書込み命令を出力させる電源遮断検知手段を備えているという態様がある。さらに、前記追加書込み動作を終了する以前は電源遮断命令の実行を禁止して電源を維持し、追加書込み動作の終了後に電源遮断命令の実行を許可するメモリ電源遮断手段を備えているという態様がある。このように構成すれば、電源遮断時に一時書込み状態であったメモリブロック内の一時書込みデータを確実に追加書込みすることが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認し、待ち時間が一定以上の前記メモリブロックに対して追加書込み動作を実行する待ち時間管理手段を備えているという態様がある。このように構成すれば、追加書込み動作を一定時間以上待たされたメモリブロックについては、これを優先して、そのメモリブロックにおいて一時書込みデータを確実に追加書込みすることが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行順序情報を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記一時書込み動作の実行順序情報を読み出して一時書込み動作の実行順序を確認し、一時書込み動作後でかつ前記一時書込み動作の実行順序のより古い前記メモリブロックから優先して追加書込み動作を実行する書込み順序管理手段を備えているという態様がある。このように構成すれば、追加書込み時間が十分に確保できない場合でも、待ち時間のより長いメモリブロック内のデータを優先的に追加書込みすることが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認し、待ち時間が一定未満の前記メモリブロックに対して追加書込み動作を停止する待ち時間管理手段を備えているという態様がある。このように構成すれば、追加書込み動作の回数の増加に起因する書き換え耐久性の劣化を低減し、信頼性寿命を向上させることが可能となる。

また上記構成の不揮発性メモリ制御システムにおいて、さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認する待ち時間管理手段と、待ち時間が一定未満の前記メモリブロックに対して追加書込み動作を禁止する追加書込み禁止手段とを備えているという態様がある。さらに、前記追加書込み禁止手段は、メモリブロック毎に独立して追加書込み動作を禁止するように構成されているという態様がある。このように構成すれば、メモリブロックまたはデータの内容により長期間のデータ保持を必要としない場合には、追加書込み動作を実行しないことで、追加書込み動作の回数の増加に起因する書き換え耐久性の劣化を低減し、信頼性寿命を向上させることが可能となる。

本発明によれば、多量のデータを高速に書き込む場合でも、追加書込み動作の実行タイミングを確保し、メモリ制御部から不揮発性メモリに対するデータ書込みに要する時間の短縮と信頼性の確保を両立させることができる。

以下、本発明にかかわる不揮発性メモリ制御システムの実施の形態を図面を用いて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１における不揮発性メモリ制御システム１００の構成を示すブロック図である。本実施の形態の不揮発性メモリ制御システム１００は、ＥＥＰＲＯＭなどの不揮発性メモリ１０とこの不揮発性メモリ１０に対する書込み動作を制御するメモリ制御部２０とから構成されている。

不揮発性メモリ１０は、書込み動作選択手段１１と書込み時間設定手段１２と書込み制御手段１３と書込み状態指標部１４とメモリセルアレイ１５とを備えている。書込み動作選択手段１１は、メモリ制御部２０から一時または追加の書込み命令を入力し、メモリセルアレイ１５に対して標準よりも短い書込み時間で高速に書き込みを行う一時書込み動作と、一時書込み動作での書込みデータと同じデータを標準的な書込み時間で書き込む追加書込み動作とを選択する機能を有している。書込み時間設定手段１２は、書込み動作選択手段１１による選択結果に応じて一時または追加の書込み動作に要する書込み時間を設定するように構成されている。書込み制御手段１３は、一時または追加の書込み動作の非実行中には書込み動作を許可する信号（レディ信号）をメモリ制御部２０における書込み命令出力手段２１に出力し、一時または追加の書込み動作の実行中には書込み動作を拒否する信号（ビジー信号）を書込み命令出力手段２１に出力するように構成されている。書込み状態指標部１４は、不揮発性メモリ１０におけるメモリセルアレイ１５内のメモリブロック毎にデータ書込み状態が一時書込み動作後か追加書込み動作後かを示す書込み状態フラグを一時記憶しておくものである。

メモリ制御部２０は、書込み命令出力手段２１と書込み状態確認手段２２とを備えている。書込み命令出力手段２１は、不揮発性メモリ１０におけるメモリセルアレイ１５に対する一時または追加の書込み命令を書込み動作選択手段１１に対して出力する機能を有している。詳しくは、書込み命令出力手段２１は、書込み動作選択手段１１に対して一時または追加の書込み命令を出力しようとするときに、書込み制御手段１３の出力状態をチェックし、書込み制御手段１３から書込み動作が許可されている場合には書込み動作選択手段１１に対して書込み命令を出力し、書込み制御手段１３から書込み動作が拒否されている場合には書込み命令の出力を禁止するように構成されている。書込み状態確認手段２２は、不揮発性メモリ１０における書込み状態指標部１４に対して書込み状態確認命令を出力し、書込み状態指標部１４における書込み状態フラグ（一時書込み動作後か追加書込み動作後か）を読み出すように構成されている。

次に、上記のように構成された本実施の形態の不揮発性メモリ制御システム１００の動作を説明する。

不揮発性メモリ１０における書込み制御手段１３は、メモリセルアレイ１５におけるメモリブロックが書込み動作状況になければ書込み動作を許可するレディ信号をメモリ制御部２０における書込み命令出力手段２１に対して出力し、メモリブロックが書込み動作状況にあれば書込み動作を拒否するビジー信号を書込み命令出力手段２１に対して出力する。

メモリ制御部２０における書込み命令出力手段２１は、メモリセルアレイ１５のメモリブロックに対して高速書込みのための一時書込み動作を行おうとするときには、まず書込み制御手段１３の状態をチェックする。もし、書込み制御手段１３が書込み拒否状態にあれば、その一時書込み命令の出力を待機する。

いま、書込み制御手段１３が書込み許可状態にあるとする。この書込み許可状態は、書込み制御手段１３からのバスラインＲ／Ｂの状態が“Ｈ”レベルとなり、その状態が一定時間τ以上継続されることによって認識される。メモリ制御部２０における書込み命令出力手段２１は、アドレスバスＡにより選択したアドレスに対して、一時書込み命令をバスラインＳから出力する。この場合、書込み時間設定手段１２は、一時書込み動作が高速書き込みであることから比較的に短い書込み時間を設定する。そして、一時書込み動作が開始されると、そのメモリブロックには次の書込み動作に対する牽制として、書込み制御手段１３が書込み拒否を設定する。一時書込動作が終了すると、書込み状態指標部１４の動作により、書き込み対象メモリブロックに対してデータ書込み状態が一時書込み動作後を示す書込み状態フラグを一時記憶する。

次いで、メモリ制御部２０における書込み命令出力手段２１は、一時書込みが終了したメモリブロックに対して信頼性書込みのための追加書込み命令を出力する。このとき、書込み命令出力手段２１は、書込み制御手段１３の状態をチェックする。書込み制御手段１３が書込み拒否状態にあれば、その追加書込み命令の出力を待機するが、書込み許可状態にあれば、その追加書込み命令を出力する。この場合、書込み時間設定手段１２は、追加書込み動作が信頼性書込みであることから比較的に長い書込み時間を設定する。そして、追加書込み動作が開始されると、そのメモリブロックには次の書込み動作に対する牽制として、書込み制御手段１３が書込み拒否を設定する。

以上のようにして、メモリブロックが書込み待ち態勢にある時間帯を用いて追加書込み動作を実行する。したがって、メモリ制御部２０としては、追加書込み動作に対する待ち時間が低減される。

メモリ制御部２０における書込み状態確認手段２２は、必要に応じて任意のタイミングで、書込み状態指標部１４に対して書込み状態確認命令ＦＣを出力することにより、メモリセルアレイ１５内のメモリブロック毎の書込み状態フラグＦを確認する。つまり、データ書込み状態が一時書込み動作後か追加書込み動作後かを必要に応じて容易に確認することができる。書込み状態指標部１４は、該当のメモリブロックが一時書込み状態であれば、書込み状態フラグＦとして“Ｈ”レベルを出力する。書込み状態フラグＦ＝“Ｈ”を受けた書込み状態確認手段２２は、その旨を書込み命令出力手段２１に通知する。書込み命令出力手段２１は、メモリブロックに対して追加書込み命令を出力し、不揮発性メモリ１０はメモリセルアレイ１５の該当メモリブロックに対して追加書込みを実行する。

以上のように、本実施の形態によれば、メモリセルアレイ１５に対して多量のデータを高速に書き込む場合に、一時書込み状態のメモリブロックが多量に発生しても、追加書込み動作が実行できないまま放置されるメモリブロックが発生するといった事態を回避することが可能となる。その結果、データ書込みに要する時間の短縮と信頼性の確保を両立させることができる。

（実施の形態２）
図２は本発明の実施の形態２における不揮発性メモリ制御システム１００の構成を示すブロック図である。図２において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、不揮発性メモリ１０を複数備えている。いま、書込み制御手段１３から書込み拒否が一定期間以上出力されない不揮発性メモリ１０が複数あるとする。この場合、メモリ制御部２０における書込み命令出力手段２１は、任意の不揮発性メモリ１０へ追加書込み命令を出力した後、その追加書込み動作が終了する以前より、他の任意の不揮発性メモリ１０への一時書込み命令を出力する。これは、書込み待ち態勢にある不揮発性メモリ１０群に対して、ある不揮発性メモリには追加書込み命令を、別の不揮発性メモリには一時書込み命令を与えるものである。ある不揮発性メモリ１０に対する追加書込み動作中に、他の不揮発性メモリ１０に対しても１回は一時書込み動作を行うことになる。これにより、複数の不揮発性メモリ１０に対するトータルの書込み動作時間を短縮することができる。

なお、ある不揮発性メモリ１０に対する追加書込み動作中に、他の不揮発性メモリ１０に対して複数回、一時書込み動作を行うように構成してもよく、この場合には、複数の不揮発性メモリ１０に対するトータルの書込み動作時間をさらに短縮することができる。

図３（ａ）に示すように、上段の不揮発性メモリ１０におけるバスラインＲ／Ｂ１の状態が“Ｈ”レベルとなり、その状態が一定時間τ以上経過すれば、書込み命令出力手段２１は追加書込み命令ＡＰ１をバスラインＳ１から出力し、上段の不揮発性メモリ１０に対する追加書込みを実行する。

さらに、下段の不揮発性メモリ１０におけるバスラインＲ／Ｂ２の状態が“Ｈ”レベルになると、上段の不揮発性メモリ１０への追加書込み実行中はメモリ制御部２０は追加書込みの待ち状態のため、下段の不揮発性メモリ１０に対しては一時書込み命令ＴＰ２を出力することになり、下段の不揮発性メモリ１０に対する一時書込みを実行する。

また、図３（ｂ）に示すように、メモリ制御部２０が書込み状態確認命令ＦＣ１を上段の不揮発性メモリ１０に出力する。上段の不揮発性メモリ１０は選択されたメモリブロックが一時書込み状態であれば、書込み状態フラグＦ１として“Ｈ”レベルを出力する。メモリ制御部２０における書込み命令出力手段２１は書込み状態フラグＦ１＝“Ｈ”を受けて、上段の不揮発性メモリ１０に対して追加書込み命令ＡＰ１１を出力して、追加書込みを実行する。

（実施の形態３）
図４は本発明の実施の形態３における不揮発性メモリ制御システム１００の構成を示すブロック図である。図４において、実施の形態２の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、さらに、メモリ制御部２０において、システムの電源投入を検知する電源投入検知手段２３を備えている。この電源投入検知手段２３は、システムの電源投入を検知すると、書込み状態確認手段２２を起動するように構成されている。そして、書込み状態確認手段２２が一時書込み動作後のメモリブロックの存在を確認したときは、電源投入検知手段２３は、書込み命令出力手段２１を起動し追加書込み命令を出力させる機能を有している。

いま、任意の不揮発性メモリ１０において、あるメモリブロックが一時書込み状態であり、追加書込み動作が未だであるとして、システムの電源が遮断されたとする。そして、次にシステムの電源が投入されたとする。この場合、電源投入検知手段２３がシステムの電源投入を検知し、書込み状態確認手段２２を起動する。起動された書込み状態確認手段２２は、上記と同様にして、各不揮発性メモリ１０の書込み状態指標部１４をチェックし、一時書込み動作後のメモリブロックの存在を確認したときは、電源投入検知手段２３は、書込み命令出力手段２１を起動して追加書込み命令を出力させる。

本実施の形態によれば、前回の電源遮断時に一時書込み状態のメモリブロックが存在していた場合に、そのメモリブロックにおいて確実に追加書込みを行うことができる。

（実施の形態４）
図５は本発明の実施の形態４における不揮発性メモリ制御システム１００の構成を示すブロック図である。図５において、実施の形態２の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、さらに、メモリ制御部２０において、システムに対する電源遮断命令を検知する電源遮断検知手段２４と、メモリ電源遮断手段２５を備えている。電源遮断検知手段２４は、システムに対する電源遮断命令を検知すると、電源遮断前に書込み状態確認手段２２を起動するように構成されている。そして、書込み状態確認手段２２が一時書込み動作後のメモリブロックの存在を確認したときは、電源遮断検知手段２４は、書込み命令出力手段２１を起動して追加書込み命令を出力させる機能を有している。また、メモリ電源遮断手段２５は、追加書込み動作を終了する以前は電源遮断命令の実行を禁止して電源を維持し、追加書込み動作の終了後に電源遮断命令の実行を許可する機能を有している。

本実施の形態によれば、一時書込みがあり、次いで追加書込みが終了する前に、電源遮断の命令が出されたときは、追加書込みを実行し、追加書込みが終了してから電源遮断を行う。したがって、一時書込み状態であったメモリブロック内のデータを、電源遮断前に確実に追加書込みすることができる。

（実施の形態５）
図６は本発明の実施の形態５における不揮発性メモリ制御システム１００の構成を示すブロック図である。図６において、実施の形態２の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、さらに、メモリ制御部２０において、待ち時間管理手段２６を備えている。この待ち時間管理手段２６は、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、書込み状態確認手段２２によって一時書込み動作後のメモリブロックの存在を確認したときには実行時刻を読み出して一時書込み動作後の待ち時間を確認し、待ち時間が一定以上のメモリブロックに対して追加書込み動作を実行する機能を有している。

このように構成すれば、追加書込み動作を一定時間以上待たされたメモリブロックについては、これを優先して、そのメモリブロックにおいて、一時書込みデータを確実に追加書込みすることができる。

なお、待ち時間管理手段２６については、一時書込み動作後のメモリブロックに対して、一時書込み動作の実行時刻を書き込み、書込み状態確認手段２２によって一時書込み動作後のメモリブロックの存在を確認したときには、一時書込み動作の実行時刻を読み出し、メモリブロックの一時書込み動作後の待ち時間を確認し、待ち時間が一定未満のメモリブロックに対しては追加書込み動作を停止するように構成してもよい。

このように構成すれば、追加書込み動作の回数の増加に起因する書き換え耐久性の劣化を低減し、信頼性寿命を向上させることができる。

（実施の形態６）
図７は本発明の実施の形態６における不揮発性メモリ制御システム１００の構成を示すブロック図である。図７において、実施の形態２の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、さらに、書込み順序管理手段２７を備えている。この書込み順序管理手段２７は、一時書込み動作後のメモリブロックに対して一時書込み動作の実行順序情報を書き込み、書込み状態確認手段２２によって一時書込み動作後のメモリブロックの存在を確認したときには一時書込み動作の実行順序情報を読み出して一時書込み動作の実行順序を確認し、一時書込み動作後でかつ一時書込み動作の実行順序のより古いメモリブロックから優先して追加書込み動作を実行するように構成されている。

本実施の形態によれば、追加書込み時間が十分に確保できない場合でも、待ち時間がより長いメモリブロック内のデータを優先的に追加書込みすることができる。

（実施の形態７）
図８は本発明の実施の形態７における不揮発性メモリ制御システム１００の構成を示すブロック図である。図８において、実施の形態２の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態の不揮発性メモリ制御システム１００は、さらに、待ち時間管理手段２６と追加書込み禁止手段２８を備えている。待ち時間管理手段２６は、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、書込み状態確認手段２２によって一時書込み動作後のメモリブロックの存在を確認したときには実行時刻を読み出して一時書込み動作後の待ち時間を確認する。追加書込み禁止手段２８は、待ち時間が一定未満のメモリブロックに対して追加書込み動作を禁止する。さらに、追加書込み禁止手段２８は、メモリブロック毎に独立して追加書込み動作を禁止するように構成されている。

本実施の形態によれば、メモリブロックまたはデータの内容により長期間のデータ保持を必要としない場合には、追加書込み動作を実行しないことで、追加書込み動作の回数の増加に起因する書き換え耐久性の劣化を低減し、信頼性寿命を向上させることができる。

本発明の不揮発性メモリ制御システムは、不揮発性メモリ（フラッシュ不揮発性メモリ、ＳＤカードメモリ）において、データ書込みに要する時間の短縮と信頼性の確保を両立する上で有用である。

本発明の実施の形態１における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態２における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態２における不揮発性メモリ制御システムの動作を示すタイミングチャート 本発明の実施の形態３における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態４における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態５における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態６における不揮発性メモリ制御システムの構成を示すブロック図 本発明の実施の形態７における不揮発性メモリ制御システムの構成を示すブロック図 従来の技術における不揮発性メモリ制御システムの構成を示すブロック図 フローティングゲート型メモリセルトランジスタの断面図（ａ）およびメモリセルアレイの構成図（ｂ） 従来の技術における書込み状態しきい値電圧の書込み時間依存性を示す図（ａ）、しきい値電圧分布図（ｂ）およびメモリセル電流のワード線電圧依存性を示す図（ｃ）

符号の説明

１０ 不揮発性メモリ
１１ 書込み動作選択手段
１２ 書込み時間設定手段
１３ 書込み制御手段
１４ 書込み状態指標部
１５ メモリセルアレイ
２０ メモリ制御部
２１ 書込み命令出力手段
２２ 書込み状態確認手段
２３ 電源投入検知手段
２４ 電源遮断検知手段
２５ メモリ電源遮断手段
２６ 待ち時間管理手段
２７ 書込み順序管理手段
２８ 追加書込み禁止手段
１００ 不揮発性メモリ制御システム

Claims (12)

1. 不揮発性メモリと前記不揮発性メモリに対する書込み動作を制御するメモリ制御部とからなる不揮発性メモリ制御システムであって、
   前記不揮発性メモリは、
   一時または追加の書込み命令を入力し、メモリセルアレイに対して標準よりも短い書込み時間で高速に書き込みを行う一時書込み動作と前記一時書込み動作での書込みデータと同じデータを標準的な書込み時間で書き込む追加書込み動作とを選択する書込み動作選択手段と、
   前記書込み動作選択手段による選択結果に応じて一時または追加の書込み動作に要する書込み時間を設定する書込み時間設定手段と、
   一時または追加の書込み動作の非実行中には書込み動作を許可し、一時または追加の書込み動作の実行中には書込み動作を拒否する信号を前記メモリ制御部に出力する書込み制御手段とを備え、
   前記メモリ制御部は、前記不揮発性メモリにおける前記書込み動作選択手段に対して一時または追加の書込み命令を出力しようとするときに、前記書込み制御手段から書込み動作が許可されている場合には前記書込み命令を出力し、前記書込み制御手段から書込み動作が拒否されている場合には前記書込み命令を出力禁止するように構成されている不揮発性メモリ制御システム。
2. さらに、前記不揮発性メモリにおけるメモリセルアレイ内のメモリブロック毎にデータ書込み状態が一時書込み動作後か追加書込み動作後かを一時記憶しておく書込み状態指標部と、
   任意のタイミングで前記書込み状態指標部の状態を確認する書込み状態確認手段とを備えている請求項１に記載の不揮発性メモリ制御システム。
3. 前記不揮発性メモリを複数備えており、前記書込み制御手段から拒否が一定期間以上出力されない不揮発性メモリが複数ある場合に、前記メモリ制御部は、任意の不揮発性メモリへ追加書込み命令を出力した後、その追加書込み動作が終了する以前より、他の任意の不揮発性メモリへの一時書込み命令を出力する請求項１または請求項２に記載の不揮発性メモリ制御システム。
4. 前記不揮発性メモリを複数備えており、前記書込み制御手段から拒否が一定期間以上出力されない不揮発性メモリが複数ある場合に、前記メモリ制御部は、任意の不揮発性メモリへ追加書込み命令を出力した後、その追加書込み動作が終了する以前より、他の任意の不揮発性メモリへの一時書込み命令の出力を複数回出力する請求項１または請求項２に記載の不揮発性メモリ制御システム。
5. さらに、システムの電源投入を検知して前記書込み状態確認手段を起動し、一時書込み動作後のメモリブロックの存在を確認したときは、前記書込み命令出力手段を起動し追加書込み命令を出力させる電源投入検知手段を備えている請求項２から請求項４までのいずれかに記載の不揮発性メモリ制御システム。
6. さらに、システムに対する電源遮断命令を検知して前記書込み状態確認手段を電源遮断前に起動し、一時書込み動作後のメモリブロックの存在を確認したときは、前記書込み命令出力手段を起動し追加書込み命令を出力させる電源遮断検知手段を備えている請求項２から請求項４までのいずれかに記載の不揮発性メモリ制御システム。
7. さらに、前記追加書込み動作を終了する以前は電源遮断命令の実行を禁止して電源を維持し、追加書込み動作の終了後に電源遮断命令の実行を許可するメモリ電源遮断手段を備えている請求項６に記載の不揮発性メモリ制御システム。
8. さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認し、待ち時間が一定以上の前記メモリブロックに対して追加書込み動作を実行する待ち時間管理手段を備えている請求項２から請求項７までのいずれかに記載の不揮発性メモリ制御システム。
9. さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行順序情報を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記一時書込み動作の実行順序情報を読み出して一時書込み動作の実行順序を確認し、一時書込み動作後でかつ前記一時書込み動作の実行順序のより古い前記メモリブロックから優先して追加書込み動作を実行する書込み順序管理手段を備えている請求項８に記載の不揮発性メモリ制御システム。
10. さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認し、待ち時間が一定未満の前記メモリブロックに対して追加書込み動作を停止する待ち時間管理手段を備えている請求項２から請求項７までのいずれかに記載の不揮発性メモリ制御システム。
11. さらに、一時書込み動作後のメモリブロックに対して一時書込み動作の実行時刻を書き込み、前記一時書込み動作後のメモリブロックの存在を確認したときには前記実行時刻を読み出して一時書込み動作後の待ち時間を確認する待ち時間管理手段と、
    待ち時間が一定未満の前記メモリブロックに対して追加書込み動作を禁止する追加書込み禁止手段とを備えている請求項２から請求項１０までのいずれかに記載の不揮発性メモリ制御システム。
12. 前記追加書込み禁止手段は、メモリブロック毎に独立して追加書込み動作を禁止するように構成されている請求項１１に記載の不揮発性メモリ制御システム。

Images