[go: up one dir, main page]

JP2009026864A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2009026864A
JP2009026864A JP2007186959A JP2007186959A JP2009026864A JP 2009026864 A JP2009026864 A JP 2009026864A JP 2007186959 A JP2007186959 A JP 2007186959A JP 2007186959 A JP2007186959 A JP 2007186959A JP 2009026864 A JP2009026864 A JP 2009026864A
Authority
JP
Japan
Prior art keywords
film
opening
semiconductor device
refractory metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007186959A
Other languages
English (en)
Inventor
Fumio Hoshi
文男 星
Hideto Matsuyama
日出人 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007186959A priority Critical patent/JP2009026864A/ja
Priority to US12/175,237 priority patent/US7709376B2/en
Publication of JP2009026864A publication Critical patent/JP2009026864A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/033
    • H10P14/43
    • H10W20/045
    • H10W20/048
    • H10W20/054
    • H10W20/056
    • H10W20/057
    • H10W20/40

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【目的】コンタクトプラグを従来よりも低抵抗化する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、半導体基体上にSiO膜を形成する工程(S102)と、SiO膜にコンタクトホールを形成する工程(S104)と、コンタクトホール内にTi膜を形成する工程(S106)と、Ti膜を窒化処理する工程(S108)と、コンタクトホール側壁に形成されたTiN膜を除去する工程(S110)と、コンタクトホール内にW膜を堆積させる工程(S114)と、を備えたことを特徴とする。
【選択図】図1

Description

本発明は、半導体装置の製造方法及び半導体装置に係り、例えば、デバイス部分と銅(Cu)配線とを接続するためのコンタクトプラグを配置した半導体装置及びその製造方法に関する。
近年、半導体集積回路(LSI)の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はLSIの高速性能化を達成するために、配線材料を従来のアルミニウム(Al)合金から低抵抗の銅(Cu)或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。そして、上述した近年の半導体集積回路のパターン微細化に伴い、Cu配線と基板拡散層とを接続するためのコンタクトホールやCu配線とトランジスタのゲート電極とを接続するためのコンタクトホールの径も小さくなっている。これに伴い、コンタクトホールのアスペクト比が高くなってきている。そのため、コンタクトプラグにおけるコンタクト抵抗の上昇が深刻化してきている。
従来、コンタクトプラグは、例えば以下のように形成される。まず、基板表面、コンタクトホール壁面及びコンタクトホール底面にチタン(Ti)膜を形成する。そして、底面のシリコン(Si)基板上にチタンシリサイド(TiSi)を形成する。そして、基板表面、コンタクトホール壁面及びコンタクトホール底面のTi膜を窒化して、窒化チタン(TiN)を形成する。そして、基板表面、コンタクトホール壁面及びコンタクトホール底面にTiN膜が形成された状態からタングステン(W)膜でコンタクトホールを埋め込むことでコンタクトプラグを形成していた(例えば、特許文献1参照)。
ここで、プラグとなるW膜を成膜する場合、6フッ化タングステン(WF)ガスと還元ガスとしての水素(H)などを供給する化学気相成長(CVD)法が用いられる。その際、バリアメタル層を形成しておかないとW膜の成膜中にWFのフッ素(F)がコンタクトホール底面をFアタック(エッチング)することによりコンタクト界面にダメージを与え、デバイスの特性にも影響を与える。そのため、TiNをバリアメタル層として形成しておくことによりFアタックを防止している。さらに、このような観点から、有機Ti原材料を用いた熱CVD法や無機原材料である四塩化チタン(TiCl)を用いた熱CVD法等により、TiN膜をTi膜上に形成することや、Ti膜を窒化させた後にさらなるTiN膜を成長させることも試みられている。
一方で、近年の半導体集積回路の高集積化に伴ってコンタクトホールの径が小さくなっている。しかしながら、コンタクトホールの径が小さくなるのに対して、バリアメタルとなるTiN膜の膜厚は変わらずに径が大きいときと同じ膜厚で形成すると、W膜のコンタクトプラグに対する体積が減少していくことになる。そのため、抵抗値の高いTiN膜が占める体積の比率が大きくなりコンタクト抵抗が増大してしまうといった問題があった。
特表2001−523043号公報
本発明は、上述したような従来の問題点を克服し、コンタクトプラグを従来よりも低抵抗化する半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、
半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部内に高融点金属膜を形成する高融点金属膜形成工程と、
前記高融点金属膜を窒化処理する窒化工程と、
前記開口部側壁に形成された前記高融点金属膜の窒化物を除去する除去工程と、
前記除去工程の後前記開口部内にコンタクトプラグ材料を堆積させる堆積工程と、
を備えたことを特徴とする。
本発明の一態様の半導体装置は、
半導体基板上に形成された高融点金属の窒化膜と、
前記高融点金属の窒化膜上に形成されたコンタクトプラグと、
前記コンタクトプラグの側面側に接触して配置された絶縁膜と、
を備えたことを特徴とする。
本発明によれば、コンタクトプラグを従来よりも低抵抗化することができる。
実施の形態1.
以下、実施の形態1について、図面を用いて説明する。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、実施の形態1の半導体装置の製造方法では、SiO膜形成工程(S102)と、コンタクトホール形成工程(S104)と、Ti膜形成工程(S106)と、窒化処理工程(S108)と、エッチング工程(S110)と、表面改質処理工程(S112)と、W膜形成工程(S114)と、研磨工程(S116)という一連の工程を実施する。
図2は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図2では、図1のSiO膜形成工程(S102)から窒化処理工程(S108)までを示している。
図2(a)において、絶縁膜形成工程となるSiO膜形成工程(S102)として、基板拡散層やゲート電極といったデバイス部分が形成された基板200の表面にCVD(化学気相成長)法によって、例えば、膜厚300nmのSiO膜の薄膜を堆積し、絶縁膜となるSiO膜210を形成する。ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。また、基板200として、例えば、直径300ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。
図2(b)において、開口部形成工程となるコンタクトホール形成工程(S104)として、リソグラフィー工程とドライエッチング工程でデバイス部分と接続するためのコンタクトホール構造である開口部150をSiO膜210内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てSiO膜210の上にレジスト膜が形成された基板200に対し、露出したSiO膜210を異方性エッチング法により除去することで、基板200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。
図2(c)において、高融点金属膜形成工程となるTi膜形成工程(S106)として、開口部形成工程により形成された開口部150内壁(側壁及び底面)並びにSiO膜210表面に高融点金属のTiを用いたTi膜212を形成する。Ti膜212は、指向性のある成膜方法により形成されると好適である。ここでは、プラズマCVD法を用いてTi膜212を形成する。四塩化チタン(TiCl)、水素(H)、及びアルゴン(Ar)の混合ガスを流し、所定のチャンバー内圧力と基板温度を設定し、基板の対極電極にプラズマを発生させる。このようにして、TiClをHで還元処理することによりTi膜212を形成することができる。指向性を持たせることで、開口部150側壁に形成されるTi膜212の膜厚(t)をSiO膜210表面及び開口部150底面に形成されるTi膜212の膜厚(t)より薄くすることができる。例えば、SiO膜210表面及び開口部150底面に形成されるTi膜212の膜厚を2nmに、開口部150側壁に形成されるTi膜212の膜厚を1nmに形成する。形成方法は、プラズマCVD法に限るものではなく、物理気相成長法(physical vapor deposition:PVD)法の1つであるスパッタ法を用いても構わない。そして、開口部150の底部に形成された密着層となるTi膜212は開口部150底部に形成された基板200の酸化膜をTiで還元、除去し、チタンシリサイド(TiSi)膜214を形成する。これによりTi膜212の2〜2.5倍の膜厚でTiSi膜214を形成することができる。TiSi膜214を形成することによりオーミックコンタクトを確保することができる。
図2(d)において、窒化処理工程(S108)として、Ti膜212を窒化処理して、Ti膜212の窒化物である窒化チタン(TiN)膜216に転化させる。TiClを用いてTi膜212を形成する場合、開口部150内壁(側壁及び底面)並びにSiO膜210表面には、塩素(Cl)が多く含まれたTi膜212が形成されてしまう。そのため、TiSi膜214内にもClが多く含まれた状態となる。そのままでは、コンタクトとしての抵抗が高くなり密着性が悪くなってしまう。そこで、Ti膜212上に、アンモニア(NH)ガス或いは窒素(N)ガスを流し、プラズマを発生させることで、Ti膜212をTiN膜216に転化させるとともに、Ti膜212内及びTiSi膜214内から塩素(Cl)を除去することができる。
図3は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図3では、図1のエッチング工程(S110)から研磨工程(S116)までを示している。
図3(a)において、除去工程の一例となるエッチング工程(S110)として、開口部150側壁に形成されたTiN膜216をエッチングして除去する。ここでは、特に、等方性のウェットエッチング処理により開口部150側壁のTiN膜216を除去する。
図4は、実施の形態1におけるウェットエッチング処理の仕方の一例を説明するための概念図である。
ここでは、図4に示すように、エッチング液304が溜められたエッチング槽302に図2(d)の状態の基板300を浸漬させることで、ウェットエッチングを行なう。エッチング液304としては、過酸化水素(H)と硫酸(HSO)の混合液を用いると好適である。浸漬時間としては、例えば、30s〜60sとすると好適である。開口部150側壁に形成されたTiN膜216は、開口部150底面に形成されたTiN膜216より薄く形成されているので、等方性のウェットエッチング処理により開口部150側壁に形成されたTiN膜216が先に除去される。そのため、TiN膜216が開口部150底面に薄く残るように、開口部150側壁に形成されたTiN膜216を除去することができる。
ウェットエッチング処理の仕方は、図4に示すように基板300をエッチング槽302内のエッチング液304の中に漬ける場合に限るものではない。
図5は、実施の形態1におけるウェットエッチング処理の仕方の他の一例を説明するための概念図である。
ここでは、図5に示すように、回転テーブル310上に基板300を載置して、基板300を回転させながら噴出口312からエッチング液314を基板300に向けてシャワー状に噴出(供給)するように構成しても好適である。
次に、開口部150にコンタクトプラグ材料となるWを堆積させることになるが、上述したように、開口部150側壁に形成されたTiN膜216が除去され、無くなっているので下地となる金属膜が存在しない。そのため、そのままではW膜の密着性が悪く開口部150内に堆積させにくい。そこで、開口部150側壁に露出したSiO膜210表面を改質する。
図3(b)において、表面改質処理工程(S112)として、基板表面並びに開口部150内壁(側壁及び底面)を改質ガス雰囲気に晒す。ここでは、シランガス(SiH)、H、及びアルゴン(Ar)の混合ガスを供給して、この混合ガス雰囲気218に基板表面並びに開口部150内壁(側壁及び底面)を晒すことで、開口部150側壁に露出したSiO膜210表面を改質することができる。
図3(c)において、堆積工程となるW膜形成工程(S114)として、CVD法により、開口部150全体が埋まるように開口部150内及び基板200表面にコンタクトプラグ材料となるW膜260を堆積(形成)させる。W膜260の堆積は、核生成ステップとホール埋め込みステップにより行なう。両ステップ共にプロセスガスとして、SiH、WF、Ar及びHを用いる。また、キャリアガスとしてNを用いる。まず、核生成ステップとして、基板を例えば390℃に加熱した後、WFガスとSiH及びHの混合ガスとを交互に供給して開口部150側壁と開口部150底面とに同等の厚さでW膜260を堆積させる(コンフォーマル付着させる)。この時の圧力は、例えば、1×10Paとし、ガス量は、例えば、WFを0.50Pa・m/s(300sccm)、SiHを1.01Pa・m/s(600sccm)、Arを10.1Pa・m/s(6000sccm)、Hを6.72Pa・m/s(4000sccm)、Nを3.34Pa・m/s(2000sccm)供給する。また、処理時間は、例えば28sとする。その後、ホール埋め込みステップとして、SiH、WF、Ar及びHの混合ガスを連続的に供給することで開口部150全体を埋め込む。
ここで、開口部150側壁に露出したSiO膜210表面は改質されているので、金属膜が存在しなくてもW膜260を堆積させることができる。他方、開口部150底面にはTiN膜216が残っているので、TiN膜216を下地となる金属膜としてW膜260を堆積させることができる。また、TiN膜216が残っているので、TiSi膜214へのFアタックを抑制することができる。
また、WFの還元ガスとしてSiH及びHの混合ガスを用いているがこれに限るものではない。W膜260は、SiHガス、ジボラン(B)ガス、或いはHガスのいずれかのガスとWFガスとを供給し、WFをSiH、B、或いはHのいずれかで還元させてもよい。或いは、SiHガス、Bガス、及びHガスの混合ガスとWFガスとを供給し、WFを混合ガスで還元させてもよい。
図3(d)において、研磨工程(S116)として、CMP法によって、基板200の表面を研磨して、開口部以外に表面に堆積したW膜260、及びTiN膜216を研磨除去する。その結果、図3(d)に示すように平坦化することができる。以上のようにして、実施の形態1における半導体装置では、基板200上に高融点金属の窒化膜であるTiN膜216が形成され、TiN膜216上にコンタクトプラグとなるW膜260が形成される。そして、コンタクトプラグの側面側には、絶縁膜となるSiO膜210がW膜260と接触して配置される。このように、コンタクトプラグの側面にバリアメタル膜が無いのでその分プラグ抵抗を下げることができる。よって、コンタクトホールの径が小さくなった場合でも、抵抗値の低いW膜260が占める体積の比率が従来に比べて大きくなりコンタクト抵抗を低抵抗化させることができる。
実施の形態2.
実施の形態1では、エッチングにより開口部150側壁のTiN膜216を除去したがこれに限るものではない。実施の形態2では、他の方法で開口部150側壁のTiN膜216を除去する場合について説明する。
図6は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
図6において、実施の形態2の半導体装置の製造方法では、エッチング工程(S110)の代わりに逆スパッタ工程(S111)としている点以外は、図1と同様である。よって、SiO膜形成工程(S102)〜窒化処理工程(S108)までの各工程の内容は実施の形態1と同様である。
除去工程の他の例となる逆スパッタ工程(S111)として、図2(d)の状態から開口部150側壁に形成されたTiN膜216を逆スパッタリングして除去する。例えば、スパッタ電力としてRF4kW、DC5kWとし、ガスはArを用いると好適である。このように逆スパッタ法によりTiN膜216を除去してもよい。以降の表面改質処理工程(S112)〜研磨工程(S116)までの各工程の内容は実施の形態1と同様である。
以上のように、コンタクトプラグの側面のバリアメタル膜を無くすことでコンタクトプラグを従来よりも低抵抗化することができる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した各実施の形態では、開口部150底面にTiN膜216を残しているが、開口部150底面のTiN膜216も側壁と一緒に除去するように構成することもできる。その場合、開口部150底面のTiSi膜214を下地となる金属膜としてW膜260を堆積させればよい。
また、以上において説明は省略したが、上記各実施の形態におけるコンタクトプラグとなるW膜と接続するようにCu、Cu−Sn合金、Cu−Ti合金、Cu−Al合金等の材料を用いたCu配線を形成することができる。さらに、層間絶縁膜の膜厚や層数、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれうることは言うまでもない。
実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態1におけるウェットエッチング処理の仕方の一例を説明するための概念図である。 実施の形態1におけるウェットエッチング処理の仕方の他の一例を説明するための概念図である。 実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
符号の説明
150 開口部
200,300 基板
210 SiO
212 Ti膜
216 TiN膜
260 W膜

Claims (5)

  1. 半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜に開口部を形成する開口部形成工程と、
    前記開口部内に高融点金属膜を形成する高融点金属膜形成工程と、
    前記高融点金属膜を窒化処理する窒化工程と、
    前記開口部側壁に形成された前記高融点金属膜の窒化物を除去する除去工程と、
    前記除去工程の後前記開口部内にコンタクトプラグ材料を堆積させる堆積工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記高融点金属膜の窒化物が前記開口部底面に残るように、前記開口部側壁に形成された前記高融点金属膜の窒化物を除去することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記高融点金属膜の窒化物は、ウェットエッチング処理により除去されることを特徴とする請求項1又は2記載の半導体装置の製造方法。
  4. 前記高融点金属膜は、指向性のある成膜方法により形成されることを特徴とする請求項1〜3いずれか記載の半導体装置の製造方法。
  5. 半導体基板上に形成された高融点金属の窒化膜と、
    前記高融点金属の窒化膜上に形成されたコンタクトプラグと、
    前記コンタクトプラグの側面側に接触して配置された絶縁膜と、
    を備えたことを特徴とする半導体装置。
JP2007186959A 2007-07-18 2007-07-18 半導体装置の製造方法及び半導体装置 Pending JP2009026864A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007186959A JP2009026864A (ja) 2007-07-18 2007-07-18 半導体装置の製造方法及び半導体装置
US12/175,237 US7709376B2 (en) 2007-07-18 2008-07-17 Method for fabricating semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007186959A JP2009026864A (ja) 2007-07-18 2007-07-18 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2009026864A true JP2009026864A (ja) 2009-02-05

Family

ID=40294549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007186959A Pending JP2009026864A (ja) 2007-07-18 2007-07-18 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US7709376B2 (ja)
JP (1) JP2009026864A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019167607A (ja) * 2018-03-26 2019-10-03 東京エレクトロン株式会社 タングステン膜の成膜方法及び制御装置
JP2020045548A (ja) * 2018-09-21 2020-03-26 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20240162435A (ko) 2023-05-08 2024-11-15 도쿄엘렉트론가부시키가이샤 기판을 처리하는 방법 및 기판을 처리하는 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8216935B2 (en) * 2009-04-07 2012-07-10 Micron Technology, Inc. Methods of forming transistor gate constructions, methods of forming NAND transistor gate constructions, and methods forming DRAM transistor gate constructions
US8193081B2 (en) 2009-10-20 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for metal gate formation with wider metal gate fill margin
US10347531B2 (en) 2017-02-22 2019-07-09 Globalfoundries Inc. Middle of the line (MOL) contact formation method and structure
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
US10453747B2 (en) 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US10685842B2 (en) * 2018-05-18 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Selective formation of titanium silicide and titanium nitride by hydrogen gas control
US20240162089A1 (en) * 2022-11-11 2024-05-16 Applied Materials, Inc. Surface depassivation with thermal etch after nitrogen radical treatment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722347A (ja) 1993-06-28 1995-01-24 Kawasaki Steel Corp コンタクト構造およびその形成方法
JPH0786209A (ja) 1993-09-13 1995-03-31 Fujitsu Ltd 半導体装置の製造方法
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US6159852A (en) * 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6284653B1 (en) * 2000-10-30 2001-09-04 Vanguard International Semiconductor Corp. Method of selectively forming a barrier layer from a directionally deposited metal layer
KR100539278B1 (ko) * 2003-09-22 2005-12-27 삼성전자주식회사 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019167607A (ja) * 2018-03-26 2019-10-03 東京エレクトロン株式会社 タングステン膜の成膜方法及び制御装置
JP7023150B2 (ja) 2018-03-26 2022-02-21 東京エレクトロン株式会社 タングステン膜の成膜方法及び制御装置
US11629404B2 (en) 2018-03-26 2023-04-18 Tokyo Electron Limited Method of forming tungsten film and controller
JP2020045548A (ja) * 2018-09-21 2020-03-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7149788B2 (ja) 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20240162435A (ko) 2023-05-08 2024-11-15 도쿄엘렉트론가부시키가이샤 기판을 처리하는 방법 및 기판을 처리하는 장치

Also Published As

Publication number Publication date
US7709376B2 (en) 2010-05-04
US20090026626A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP2009026864A (ja) 半導体装置の製造方法及び半導体装置
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US7799693B2 (en) Method for manufacturing a semiconductor device
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
US20090081863A1 (en) Method of forming metal wiring layer of semiconductor device
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2011205155A (ja) 半導体デバイス障壁層
CN104347476B (zh) 一种半导体器件及其制造方法
WO2006084825A1 (en) Nitrogen rich barrier layers and methods of fabrication thereof
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2008300652A (ja) 半導体装置の製造方法
TW201926405A (zh) 用於內連線的釕金屬特徵部填補
US20100216305A1 (en) Method for fabricating semiconductor device
JP2005322882A (ja) 低温バリア金属層を用いた半導体素子の金属配線製造方法
US20070252277A1 (en) Semiconductor devices and fabrication method thereof
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
JP2025512235A (ja) 選択的金属堆積のための選択的阻害
JP2002217288A (ja) 半導体装置およびその製造方法
JP2004179605A (ja) アルミニウム金属配線形成方法
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
KR20020002739A (ko) 반도체 소자의 제조 방법
JP4457884B2 (ja) 半導体装置