JP2009021920A

JP2009021920A - Solid-state imaging device and camera

Info

Publication number: JP2009021920A
Application number: JP2007184221A
Authority: JP
Inventors: Yoji Kubo; 洋士久保; Kunihiko Hara; 邦彦原
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-07-13
Filing date: 2007-07-13
Publication date: 2009-01-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a column amplifier part with various kinds of voltage gains while restraining increase of a circuit area. <P>SOLUTION: A solid-state imaging device (100) has a plurality of pixels (101)arranged in a matrix, a plurality of column signal lines (102) provided to each column of a plurality of pixels, a plurality of column amplifier parts (104) which are connected to each of a plurality of column signal lines and amplify respectively a pixel signal appeared in each column signal line and output parts (105, 106, 107) which are connected to a plurality of column amplifier parts in common and output a pixel signal amplified by each column amplifier part one by one. Each column amplifier part (104) is constituted of a source ground type amplifier circuit in single stage. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、カラムアンプ部を備えた固体撮像装置及びカメラに関し、特に、カラムアンプ部の電圧利得を適宜変更する技術に関する。 The present invention relates to a solid-state imaging device and a camera including a column amplifier unit, and more particularly to a technique for appropriately changing the voltage gain of the column amplifier unit.

一般にＭＯＳ型の固体撮像装置は、高感度化及び低ノイズ化を図るため、画素信号を電圧増幅するカラムアンプ部を備えている。カラムアンプ部の電圧利得は撮影条件に応じて適宜変更するのが望ましい。特許文献１はカラムアンプ部の電圧利得を適宜変更するための構成を開示している。
図８は、従来技術に係るカラムアンプ部の構成を示す図である。 In general, a MOS type solid-state imaging device includes a column amplifier unit that amplifies a pixel signal to increase sensitivity and reduce noise. It is desirable that the voltage gain of the column amplifier unit is appropriately changed according to the photographing conditions. Patent Document 1 discloses a configuration for appropriately changing the voltage gain of the column amplifier unit.
FIG. 8 is a diagram illustrating a configuration of a column amplifier unit according to the related art.

カラムアンプ部２０４は、カラム信号線２０２に現れた画素信号を、オペアンプＡ２を用いて反転増幅する構成となっている。オペアンプＡ２の反転入力端子には、キャパシタＣ２１を介してカラム信号線２０２が接続され、オペアンプＡ２の非反転入力端子には、参照信号線２１０が接続されている。またオペアンプＡ２の反転入力端子と出力端子とは、キャパシタＣ２２を介して接続されている。キャパシタＣ２２は、キャパシタＣ２２ａ、Ｃ２２ｂ及びスイッチＳＷ２２ａ、ＳＷ２２ｂを含み、端子２０９を介して外部から入力された制御信号に基づいてスイッチＳＷ２２ａとスイッチＳＷ２２ｂとのいずれかがオン状態になるように構成されている。 The column amplifier unit 204 is configured to invert and amplify the pixel signal appearing on the column signal line 202 using the operational amplifier A2. The column signal line 202 is connected to the inverting input terminal of the operational amplifier A2 via the capacitor C21, and the reference signal line 210 is connected to the non-inverting input terminal of the operational amplifier A2. The inverting input terminal and the output terminal of the operational amplifier A2 are connected via a capacitor C22. The capacitor C22 includes capacitors C22a and C22b and switches SW22a and SW22b, and is configured such that one of the switch SW22a and the switch SW22b is turned on based on a control signal input from the outside via the terminal 209. Yes.

カラムアンプ部２０４の電圧利得は、概ね、スイッチＳＷ２２ａがオン状態のとき、（Ｃ２１の容量）／（Ｃ２２ａの容量）により算出される値となり、スイッチＳＷ２２ｂがオン状態のとき、（Ｃ２１の容量）／（Ｃ２２ｂの容量）により算出される値となる。キャパシタＣ２２ａ、Ｃ２２ｂの容量を異ならせておけば、カラムアンプ部２０４は２種類の電圧利得をもつことになる。
特開2005-333462号公報 The voltage gain of the column amplifier unit 204 is generally a value calculated by (capacitance of C21) / (capacitance of C22a) when the switch SW22a is in an on state, and (capacitance of C21) when the switch SW22b is in an on state. / (Capacity of C22b). If the capacitors C22a and C22b have different capacities, the column amplifier unit 204 has two types of voltage gains.
JP 2005-333462 A

近年、ＩＳＯ感度の設定に応じてカラムアンプ部の電圧利得を変更させる仕様など、カラムアンプ部に多種類の電圧利得をもたせる場合が生じてきている。しかしながら、従来技術では、カラムアンプ部２０４の電圧利得の種類をひとつ増加させる毎に、キャパシタをひとつ増加させなければならず、カラムアンプ部２０４に多種類の電圧利得をもたせた場合に回路面積が増大してしまうという問題がある。 In recent years, there have been cases in which a column amplifier unit has various types of voltage gains such as a specification for changing the voltage gain of the column amplifier unit according to the ISO sensitivity setting. However, in the prior art, whenever the type of voltage gain of the column amplifier unit 204 is increased by one, the capacitor has to be increased by one, and when the column amplifier unit 204 has various types of voltage gain, the circuit area is increased. There is a problem that it increases.

そこで本発明は、従来よりも回路面積の増大を抑えつつカラムアンプ部に多種類の電圧利得をもたせることができる固体撮像装置及びカメラを提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a solid-state imaging device and a camera capable of providing a column amplifier unit with various types of voltage gains while suppressing an increase in circuit area as compared with the related art.

本発明に係る固体撮像装置は、マトリクス状に配された複数の画素と、前記複数の画素のカラム毎に設けられた複数のカラム信号線と、前記複数のカラム信号線のそれぞれに接続され、各カラム信号線に現れた画素信号をそれぞれ増幅する複数のカラムアンプ部と、前記複数のカラムアンプ部に共通に接続され、各カラムアンプ部により増幅された画素信号を順次出力する出力部とを備え、各カラムアンプ部は、ソース接地型アンプ回路を単一段で構成したものである。 The solid-state imaging device according to the present invention is connected to each of a plurality of pixels arranged in a matrix, a plurality of column signal lines provided for each column of the plurality of pixels, and the plurality of column signal lines, A plurality of column amplifiers for respectively amplifying the pixel signals appearing on the column signal lines; and an output unit connected in common to the plurality of column amplifiers for sequentially outputting the pixel signals amplified by the column amplifiers. Each column amplifier unit is a single-stage configuration of a common source amplifier circuit.

本発明に係るカメラは、固体撮像装置を備えたカメラであって、前記固体撮像装置は、マトリクス状に配された複数の画素と、前記複数の画素のカラム毎に設けられた複数のカラム信号線と、前記複数のカラム信号線のそれぞれに接続され、各カラム信号線に現れた画素信号をそれぞれ増幅する複数のカラムアンプ部と、前記複数のカラムアンプ部に共通に接続され、各カラムアンプ部により増幅された画素信号を順次出力する出力部とを備え、各カラムアンプ部は、ソース接地型アンプ回路を単一段で構成したものである。 The camera according to the present invention is a camera including a solid-state imaging device, and the solid-state imaging device includes a plurality of pixels arranged in a matrix and a plurality of column signals provided for each column of the plurality of pixels. A plurality of column amplifier units connected to each of the plurality of column signal lines and amplifying pixel signals appearing on the column signal lines, respectively, and connected to the plurality of column amplifier units in common. And an output unit that sequentially outputs the pixel signals amplified by the unit, and each column amplifier unit is configured by configuring a source-grounded amplifier circuit in a single stage.

ソース接地型アンプ回路の開ループ利得は、現状のプロセス技術では１．５以上１５以下程度になり、オペアンプの開ループ利得に比べてはるかに小さい。そのため単一段のソース接地型アンプ回路は、閉ループのみならず開ループでも使用することが可能である。上記構成によれば、カラムアンプ部に単一段のソース接地型アンプ回路を採用しているので、閉ループのみでしか使用できないオペアンプを採用している従来技術に比べて、おなじ回路面積でも多種類の電圧利得をもたせることができる。 The open loop gain of the common source amplifier circuit is about 1.5 to 15 in the current process technology, which is much smaller than the open loop gain of the operational amplifier. Therefore, the single-stage source grounded amplifier circuit can be used not only in a closed loop but also in an open loop. According to the above configuration, since a single-stage source-grounded amplifier circuit is used in the column amplifier section, there are many types of circuit areas that are the same as the conventional technology that uses an operational amplifier that can only be used in a closed loop. A voltage gain can be provided.

また、前記各カラムアンプ部は、第１及び第２のインピーダンス部と、前記カラム信号線に前記第１のインピーダンス部を介して接続されたソース接地型アンプ回路と、前記第２のインピーダンス部を前記ソース接地型アンプ回路の入出力端子間に接続する第１の接続形態、前記第２のインピーダンス部を前記ソース接地型アンプ回路の入力端子とグランド端子との間に接続する第２の接続形態、及び、前記第２のインピーダンス部を前記第１のインピーダンス部に並列接続する第３の接続形態のうちのいずれかになるように、前記第２のインピーダンス部の接続形態を選択的に切り替えるスイッチとを備えることとしてもよい。 Each of the column amplifier units includes a first and a second impedance unit, a common source amplifier circuit connected to the column signal line via the first impedance unit, and the second impedance unit. A first connection form connecting between the input and output terminals of the common source amplifier circuit, and a second connection form connecting the second impedance section between the input terminal and the ground terminal of the common source amplifier circuit. And a switch for selectively switching the connection form of the second impedance unit so as to be any one of the third connection forms in which the second impedance part is connected in parallel to the first impedance part. It is good also as providing.

上記構成によれば、第２のインピーダンス部の接続形態は、第１乃至第３の接続形態のうちのいずれかに選択的に切り替えられる。第１乃至第３の接続形態ではそれぞれカラムアンプ部の電圧利得が異なる。したがってカラムアンプ部の電圧利得を３通りに切り替えることができる。例えば、第２のインピーダンス部がひとつのキャパシタから構成されていれば、ひとつのキャパシタで３種類の電圧利得をもたせることができる。すなわち従来よりも回路面積の増大を抑えつつカラムアンプ部に多種類の電圧利得をもたせることができる。 According to the above configuration, the connection form of the second impedance unit is selectively switched to any one of the first to third connection forms. In the first to third connection configurations, the voltage gain of the column amplifier section is different. Therefore, the voltage gain of the column amplifier section can be switched in three ways. For example, if the second impedance section is composed of one capacitor, one capacitor can have three types of voltage gains. In other words, the column amplifier section can have various types of voltage gains while suppressing an increase in circuit area as compared with the conventional case.

また、前記第１のインピーダンス部の第１の端子は前記カラム信号線に接続され、前記第１のインピーダンス部の第２の端子は前記ソース接地型アンプ回路の入力端子に接続され、前記第２のインピーダンス部の第１の端子は前記ソース接地型アンプ回路の入力端子に接続されており、前記スイッチは、前記第２のインピーダンス部の第２の端子を、前記ソース接地型アンプ回路の出力端子、グランド端子及び前記インピーダンス部の第１の端子のいずれかに選択的に接続することとしてもよい。 In addition, a first terminal of the first impedance unit is connected to the column signal line, a second terminal of the first impedance unit is connected to an input terminal of the common source amplifier circuit, and the second terminal The first terminal of the impedance section is connected to the input terminal of the source grounded amplifier circuit, and the switch connects the second terminal of the second impedance section to the output terminal of the source grounded amplifier circuit. Further, it may be selectively connected to either the ground terminal or the first terminal of the impedance unit.

上記構成によれば、第２のインピーダンス部の第２の端子の接続先を切り替えるだけでよいので、スイッチの回路構成を容易にすることができる。
また、前記第１のインピーダンス部は、複数のインピーダンス素子と、前記複数のインピーダンス素子の接続形態を変更することにより、複数のインピーダンス素子の合成インピーダンスを変更するスイッチ素子を備えることとしてもよい。 According to the above configuration, since it is only necessary to switch the connection destination of the second terminal of the second impedance unit, the circuit configuration of the switch can be facilitated.
The first impedance unit may include a plurality of impedance elements and a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements.

また、前記第２のインピーダンス部は、複数のインピーダンス素子と、前記複数のインピーダンス素子の接続形態を変更することにより、複数のインピーダンス素子の合成インピーダンスを変更するスイッチ素子とを備えることとしてもよい。
また、前記第１及び第２のインピーダンス部は、いずれも、複数のインピーダンス素子と、前記複数のインピーダンス素子の接続形態を変更することにより、複数のインピーダンス素子の合成インピーダンスを変更するスイッチ素子とを備えることとしてもよい。 The second impedance unit may include a plurality of impedance elements and a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements.
Further, each of the first and second impedance units includes a plurality of impedance elements and a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements. It is good also as providing.

また、前記ソース接地型アンプ回路は、開ループ利得が異なる複数のソース接地型アンプを有し、いずれかを選択的に用いることとしてもよい。
上記構成によれば、カラムアンプ部に３種類よりも多くの電圧利得をもたせることができる。
また、前記各カラムアンプは、第１及び第２のインピーダンス部と、前記カラム信号線に前記第１のインピーダンス部を介して接続されたソース接地型アンプ回路と、前記ソース接地型アンプ回路の入出力端子間に前記第２のインピーダンス部を接続するか否か、さらに前記第２のインピーダンス部を接続しない場合には前記第１及び第２のインピーダンス部を用いて前記ソース接地型アンプ回路に入力される画素信号の信号電圧を分圧するか否かにより電圧利得を設定する利得設定部とを含むこととしてもよい。 The common-source amplifier circuit may include a plurality of common-source amplifiers having different open loop gains, and any one of them may be selectively used.
According to the above configuration, the column amplifier section can have more voltage gains than three types.
Each of the column amplifiers includes a first and second impedance unit, a common source amplifier circuit connected to the column signal line via the first impedance unit, and an input of the common source amplifier circuit. Whether the second impedance part is connected between the output terminals, and further, when the second impedance part is not connected, the first and second impedance parts are used to input to the common source amplifier circuit And a gain setting unit that sets a voltage gain depending on whether or not the signal voltage of the pixel signal to be divided is divided.

上記構成によれば、以下の３通りの場合で異なる電圧利得をもたせることができる。
（１）ソース接地型アンプ回路の入出力端子間に第２のインピーダンス部を接続する場合
（２）ソース接地型アンプ回路の入出力端子間に第２のインピーダンス部を接続しない場合において、第１及び第２のインピーダンス部を用いて信号電圧を分圧する場合
（３）ソース接地型アンプ回路の入出力端子間に第２のインピーダンス部を接続しない場合において、第１及び第２のインピーダンス部を用いて信号電圧を分圧しない場合
例えば、第２のインピーダンス部がひとつのキャパシタから構成されていれば、ひとつのキャパシタで３種類の電圧利得をもたせることができる。すなわち従来よりも回路面積の増大を抑えつつカラムアンプ部に多種類の電圧利得をもたせることができる。 According to the above configuration, different voltage gains can be provided in the following three cases.
(1) When the second impedance part is connected between the input / output terminals of the common source amplifier circuit (2) When the second impedance part is not connected between the input / output terminals of the common source amplifier circuit, (3) When the second impedance unit is not connected between the input and output terminals of the common source amplifier circuit, the first and second impedance units are used. In the case where the signal voltage is not divided, for example, if the second impedance unit is composed of one capacitor, three types of voltage gain can be provided by one capacitor. That is, the column amplifier section can be provided with various types of voltage gains while suppressing an increase in circuit area as compared with the prior art.

本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像装置の構成を示す図である。
固体撮像装置１００は、画素１０１、カラム信号線１０２、ライン選択部１０３、カラムアンプ部１０４、信号処理部１０５、カラム選択部１０６、バッファ部１０７、出力端子１０８及び制御端子１０９を備える。画素１０１は、マトリクス状に配されており、それぞれ入射光の強度に応じた画素信号を生成する。カラム信号線１０２はカラム毎に設けられている。ライン選択部１０３は、マトリクス状に配された画素１０１に、ライン単位で画素信号を出力させる。カラムアンプ部１０４は、カラム信号線１０２に接続されており、カラム信号線１０２に現れた画素信号を増幅する。カラムアンプ部１０４の電圧利得は、制御端子１０９を介して外部から入力される制御信号により設定される。信号処理部１０５は、カラムアンプ部１０４により増幅された画素信号に対してノイズキャンセル等の信号処理を施す。カラム選択部１０６は、各カラムに設けられた信号処理部１０５に、カラム毎に画素信号を出力させる。バッファ部１０７は信号処理部１０５により信号処理が施された画素信号を増幅する。バッファ部１０７により増幅された画素信号は、出力端子１０８を介して外部に出力される。 The best mode for carrying out the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
FIG. 1 is a diagram showing a configuration of a solid-state imaging apparatus according to Embodiment 1 of the present invention.
The solid-state imaging device 100 includes a pixel 101, a column signal line 102, a line selection unit 103, a column amplifier unit 104, a signal processing unit 105, a column selection unit 106, a buffer unit 107, an output terminal 108, and a control terminal 109. The pixels 101 are arranged in a matrix, and each generates a pixel signal corresponding to the intensity of incident light. The column signal line 102 is provided for each column. The line selection unit 103 causes the pixels 101 arranged in a matrix to output pixel signals in units of lines. The column amplifier unit 104 is connected to the column signal line 102 and amplifies the pixel signal that appears on the column signal line 102. The voltage gain of the column amplifier unit 104 is set by a control signal input from the outside via the control terminal 109. The signal processing unit 105 performs signal processing such as noise cancellation on the pixel signal amplified by the column amplifier unit 104. The column selection unit 106 causes the signal processing unit 105 provided in each column to output a pixel signal for each column. The buffer unit 107 amplifies the pixel signal subjected to the signal processing by the signal processing unit 105. The pixel signal amplified by the buffer unit 107 is output to the outside via the output terminal 108.

図２は、本発明の実施の形態１に係るカラムアンプ部１０４の構成を示す図である。
カラムアンプ部１０４は、キャパシタＣ１１、Ｃ１２、スイッチＳＷ１１、ＳＷ１２、アンプ回路Ａ１を備える。
キャパシタＣ１１の第１の端子はノードＮ１１でカラム信号線１０２に接続され、キャパシタＣ１１の第１の端子はノードＮ１２でアンプ回路Ａ１の入力端子に接続されている。 FIG. 2 is a diagram showing a configuration of the column amplifier unit 104 according to Embodiment 1 of the present invention.
The column amplifier unit 104 includes capacitors C11 and C12, switches SW11 and SW12, and an amplifier circuit A1.
The first terminal of the capacitor C11 is connected to the column signal line 102 at the node N11, and the first terminal of the capacitor C11 is connected to the input terminal of the amplifier circuit A1 at the node N12.

キャパシタＣ１２の第１の端子はノードＮ１２でアンプ回路Ａ１の入力端子に接続され、第２の端子はスイッチＳＷ１２の端子１４に接続されている。
スイッチＳＷ１１は、アンプ回路Ａ１の入出力端子間に接続されている。スイッチＳＷ１１がオン状態になることでアンプ回路Ａ１の入力端子の電圧レベルがリセットされる。
スイッチＳＷ１１は、制御端子１０９を介して入力された制御信号に基づいて、端子１４を端子１１、１２、１３のいずれかに接続する。スイッチＳＷ１１の端子１１はノードＮ１１でキャパシタＣ１１の第１の端子に接続され、スイッチＳＷ１２の端子１２はグランド端子に接続され、スイッチＳＷ１２の端子１３はノードＮ１３でアンプ回路Ａ１の出力端子に接続されている。 The first terminal of the capacitor C12 is connected to the input terminal of the amplifier circuit A1 at the node N12, and the second terminal is connected to the terminal 14 of the switch SW12.
The switch SW11 is connected between the input / output terminals of the amplifier circuit A1. When the switch SW11 is turned on, the voltage level of the input terminal of the amplifier circuit A1 is reset.
The switch SW11 connects the terminal 14 to any one of the terminals 11, 12, and 13 based on the control signal input via the control terminal 109. The terminal 11 of the switch SW11 is connected to the first terminal of the capacitor C11 at the node N11, the terminal 12 of the switch SW12 is connected to the ground terminal, and the terminal 13 of the switch SW12 is connected to the output terminal of the amplifier circuit A1 at the node N13. ing.

アンプ回路Ａ１は、図３に示すように、単一段のソース接地型アンプである。アンプ回路Ａ１の開ループ利得は、１．５以上１５以下の範囲内で任意に設定される。なお、現状のプロセス技術ではアンプ回路Ａ１の開ループ利得の上限は必然的に１５程度になるが、将来的にプロセス技術が進歩した場合、上限が１５よりも大きくなる可能性もある。
次に、カラムアンプ部１０４の電圧利得の変更について説明する。以下の説明では、一例として、アンプ回路Ａ１の開ループ利得を１０、（キャパシタＣ１１の容量）：（キャパシタＣ１２の容量）：（アンプ回路Ａ１の入力容量）＝３：１：０．１とする。これらのパラメータは、任意に設定可能であり、本発明はこの例に限られるものではない。
（１）スイッチＳＷ１２の端子１３がオン状態の場合
この場合、キャパシタＣ１２はアンプ回路Ａ１の入出力端子間に接続されて帰還回路を構成する。そのため、カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１の開ループ利得）／（（（アンプ回路Ａ１の開ループ利得）＋１）×（Ｃ１２の容量）／（Ｃ１１の容量）＋１）により算出される値「２．１４」になる。
（２）スイッチＳＷ１２の端子１２がオン状態の場合
この場合、カラム信号線１０２に現れた画素信号の信号電圧は、キャパシタＣ１１、Ｃ１２により分圧されてアンプ回路Ａ１に入力される。そのため、カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１の容量）／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「７．３２」になる。
（３）スイッチＳＷ１２の端子１１がオン状態の場合
この場合、カラム信号線１０２に現れた画素信号の信号電圧は、分圧されずにアンプ回路Ａ１に入力される。そのため、カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１の容量）＋（Ｃ１２の容量））／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「９．７６」になる。 The amplifier circuit A1 is a single-stage common-source amplifier as shown in FIG. The open loop gain of the amplifier circuit A1 is arbitrarily set within a range of 1.5 to 15. In the current process technology, the upper limit of the open loop gain of the amplifier circuit A1 is inevitably about 15. However, if the process technology advances in the future, the upper limit may be larger than 15.
Next, the change of the voltage gain of the column amplifier unit 104 will be described. In the following description, as an example, the open loop gain of the amplifier circuit A1 is 10, (capacitance of the capacitor C11) :( capacitance of the capacitor C12) :( input capacitance of the amplifier circuit A1) = 3: 1: 0.1. . These parameters can be set arbitrarily, and the present invention is not limited to this example.
(1) When the terminal 13 of the switch SW12 is in the ON state In this case, the capacitor C12 is connected between the input and output terminals of the amplifier circuit A1 to form a feedback circuit. Therefore, the voltage gain of the column amplifier unit 104 is approximately (open loop gain of the amplifier circuit A1) / (((open loop gain of the amplifier circuit A1) +1) × (capacitance of C12) / (capacitance of C11) +1). The value “2.14” calculated by the above is obtained.
(2) When the terminal 12 of the switch SW12 is in the ON state In this case, the signal voltage of the pixel signal that appears on the column signal line 102 is divided by the capacitors C11 and C12 and input to the amplifier circuit A1. Therefore, the voltage gain of the column amplifier unit 104 is approximately (C11 capacity) / ((C11 capacity) + (C12 capacity) + (input capacity of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1). ) To obtain a value “7.32”.
(3) When the terminal 11 of the switch SW12 is in the ON state In this case, the signal voltage of the pixel signal that appears on the column signal line 102 is input to the amplifier circuit A1 without being divided. Therefore, the voltage gain of the column amplifier unit 104 is approximately ((capacitance of C11) + (capacitance of C12)) / ((capacitance of C11) + (capacitance of C12) + (input capacity of the amplifier circuit A1)) × The value calculated by (the open loop gain of the amplifier circuit A1) is “9.76”.

このように、実施の形態１では、ひとつのキャパシタＣ１２を３通りの接続形態で利用することにより、カラムアンプ部１０４に３種類の電圧利得をもたせることができる。そのためカラムアンプ部１０４の回路面積を従来技術に比べて縮小することができる。
（実施の形態２）
図４は、本発明の実施の形態２に係るカラムアンプ部１０４の構成を示す図である。 As described above, in the first embodiment, the column amplifier unit 104 can have three types of voltage gains by using one capacitor C12 in three connection modes. Therefore, the circuit area of the column amplifier unit 104 can be reduced as compared with the prior art.
(Embodiment 2)
FIG. 4 is a diagram showing a configuration of the column amplifier unit 104 according to Embodiment 2 of the present invention.

実施の形態２では、キャパシタＣ１１の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。
キャパシタＣ１１は、キャパシタＣ１１ａ、Ｃ１１ｂ、スイッチＳＷ１３を含む。スイッチＳＷ１３は、制御端子１０９を介して入力される制御信号に基づいてオン状態及びオフ状態のいずれかになる。スイッチＳＷ１３がオン状態のときとオフ状態のときとでキャパシタＣ１１の容量（キャパシタＣ１１ａ、Ｃ１１ｂの合成容量）が異なる。 In the second embodiment, the configuration of the capacitor C11 is different from that of the first embodiment. Since the other configuration is the same as that of the first embodiment, the description thereof is omitted.
Capacitor C11 includes capacitors C11a and C11b and a switch SW13. The switch SW13 is either on or off based on a control signal input via the control terminal 109. The capacitance of the capacitor C11 (the combined capacitance of the capacitors C11a and C11b) differs depending on whether the switch SW13 is on or off.

次に、カラムアンプ部１０４の電圧利得の変更について説明する。以下の説明では、一例として、アンプ回路Ａ１の開ループ利得を１０、（キャパシタＣ１１ａの容量）：（キャパシタＣ１１ｂの容量）：（キャパシタＣ１２の容量）：（アンプ回路Ａ１の入力容量）＝１．５：１．５：１：０．１とする。これらのパラメータは、任意に設定可能であり、本発明はこの例に限られるものではない。
（１）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１の開ループ利得）／（（（アンプ回路Ａ１の開ループ利得）＋１）×（Ｃ１２の容量）／（Ｃ１１ａの容量）＋１）により算出される値「１．２」になる。
（２）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１の開ループ利得）／（（（アンプ回路Ａ１の開ループ利得）＋１）×（Ｃ１２の容量）／（（Ｃ１１ａの容量）＋（Ｃ１１ｂの容量））＋１）により算出される値「２．１４」になる。
（３）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１ａの容量）／（（Ｃ１１ａの容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「５．７７」になる。
（４）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３がオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１ａの容量）＋（Ｃ１１ｂの容量））／（（Ｃ１１ａの容量）＋（Ｃ１１ｂの容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「７．３２」になる。
（５）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１ａの容量）＋（Ｃ１２の容量））／（（Ｃ１１ａの容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「９．６２」になる。
（６）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３がオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１ａの容量）＋（Ｃ１１ｂの容量）＋（Ｃ１２の容量））／（（Ｃ１１ａの容量）＋（Ｃ１１ｂの容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「９．７６」になる。 Next, the change of the voltage gain of the column amplifier unit 104 will be described. In the following description, as an example, the open loop gain of the amplifier circuit A1 is 10, (capacitance of the capacitor C11a): (capacitance of the capacitor C11b): (capacitance of the capacitor C12): (input capacitance of the amplifier circuit A1) = 1. 5: 1.5: 1: 0.1. These parameters can be set arbitrarily, and the present invention is not limited to this example.
(1) When the terminal 13 of the switch SW12 is on and the switch SW13 is off The voltage gain of the column amplifier section 104 is approximately (open loop gain of the amplifier circuit A1) / (((open loop gain of the amplifier circuit A1). ) +1) × (capacity of C12) / (capacity of C11a) +1).
(2) When the terminal 13 of the switch SW12 is on and the switch SW13 is off The voltage gain of the column amplifier unit 104 is approximately (open loop gain of the amplifier circuit A1) / (((open loop gain of the amplifier circuit A1). ) +1) × (capacity of C12) / ((capacity of C11a) + (capacity of C11b)) + 1).
(3) When the terminal 12 of the switch SW12 is on and the switch SW13 is off The voltage gain of the column amplifier unit 104 is approximately (capacitance of C11a) / ((capacitance of C11a) + (capacitance of C12) + ( The value is “5.77” calculated by (the input capacity of the amplifier circuit A1)) × (the open loop gain of the amplifier circuit A1).
(4) When the terminal 12 of the switch SW12 is on and the switch SW13 is on The voltage gain of the column amplifier unit 104 is approximately ((capacitance of C11a) + (capacitance of C11b)) / ((capacitance of C11a). The value is “7.32” calculated by: ((capacitance of C11b) + (capacitance of C12) + (input capacitance of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1).
(5) When the terminal 11 of the switch SW12 is in the on state and the switch SW13 is in the off state The voltage gain of the column amplifier section 104 is approximately ((capacitance of C11a) + (capacitance of C12)) / ((capacitance of C11a). The value is “9.62” calculated by (+ (capacitance of C12) + (input capacitance of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1).
(6) When the terminal 11 of the switch SW12 is on and the switch SW13 is on The voltage gain of the column amplifier unit 104 is approximately ((capacitance of C11a) + (capacitance of C11b) + (capacitance of C12)) / ((Capacitance of C11a) + (capacitance of C11b) + (capacitance of C12) + (input capacity of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1) is a value “9.76”. .

このように、実施の形態２では、カラムアンプ部１０４に６種類の電圧利得をもたせることができる。
（実施の形態３）
図５は、本発明の実施の形態３に係るカラムアンプ部１０４の構成を示す図である。
実施の形態３では、キャパシタＣ１２の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。 As described above, in the second embodiment, the column amplifier unit 104 can have six types of voltage gains.
(Embodiment 3)
FIG. 5 is a diagram showing a configuration of the column amplifier unit 104 according to Embodiment 3 of the present invention.
In the third embodiment, the configuration of the capacitor C12 is different from that of the first embodiment. Since the other configuration is the same as that of the first embodiment, the description thereof is omitted.

キャパシタＣ１２は、キャパシタＣ１２ａ、Ｃ１２ｂ、スイッチＳＷ１３を含む。スイッチＳＷ１３は、制御端子１０９を介して入力される制御信号に基づいてオン状態及びオフ状態のいずれかになる。スイッチＳＷ１３がオン状態のときとオフ状態のときとでキャパシタＣ１２の容量（キャパシタＣ１２ａ、Ｃ１２ｂの合成容量）が異なる。
次に、カラムアンプ部１０４の電圧利得の変更について説明する。以下の説明では、一例として、アンプ回路Ａ１の開ループ利得を１０、（キャパシタＣ１１の容量）：（キャパシタＣ１２ａの容量）：（キャパシタＣ１２ｂの容量）：（アンプ回路Ａ１の入力容量）＝３：０．５：０．５：０．１とする。これらのパラメータは、任意に設定可能であり、本発明はこの例に限られるものではない。
（１）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３がオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１の開ループ利得）／（（（アンプ回路Ａ１の開ループ利得）＋１）×（（Ｃ１２ａの容量）＋（Ｃ１２ｂの容量））／（Ｃ１１の容量）＋１）により算出される値「２．１４」になる。
（２）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１の開ループ利得）／（（（アンプ回路Ａ１の開ループ利得）＋１）×（Ｃ１２ａの容量）／（Ｃ１１の容量）＋１）により算出される値「３．５３」になる。
（３）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３がオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１の容量）／（（Ｃ１１の容量）＋（Ｃ１２ａの容量）＋（Ｃ１２ｂの容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「７．３２」になる。
（４）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１の容量）／（（Ｃ１１の容量）＋（Ｃ１２ａの容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「８．３３」になる。
（５）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３がオフ状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１の容量）＋（Ｃ１２ａの容量））／（（Ｃ１１の容量）＋（Ｃ１２ａの容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「９．７２」になる。
（６）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３がオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１の容量）＋（Ｃ１２ａの容量）＋（Ｃ１２ｂの容量））／（（Ｃ１１の容量）＋（Ｃ１２ａの容量）＋（Ｃ１２ｂの容量）＋（アンプ回路Ａ１の入力容量））×（アンプ回路Ａ１の開ループ利得）により算出される値「９．７６」になる。 Capacitor C12 includes capacitors C12a and C12b and a switch SW13. The switch SW13 is either on or off based on a control signal input via the control terminal 109. The capacitance of the capacitor C12 (the combined capacitance of the capacitors C12a and C12b) differs depending on whether the switch SW13 is on or off.
Next, the change of the voltage gain of the column amplifier unit 104 will be described. In the following description, as an example, the open loop gain of the amplifier circuit A1 is 10, (capacitance of the capacitor C11): (capacitance of the capacitor C12a): (capacitance of the capacitor C12b): (input capacitance of the amplifier circuit A1) = 3: 0.5: 0.5: 0.1. These parameters can be set arbitrarily, and the present invention is not limited to this example.
(1) When the terminal 13 of the switch SW12 is on and the switch SW13 is on The voltage gain of the column amplifier section 104 is approximately (open loop gain of the amplifier circuit A1) / (((open loop gain of the amplifier circuit A1). ) +1) × ((capacity of C12a) + (capacity of C12b)) / (capacity of C11) +1).
(2) When the terminal 13 of the switch SW12 is on and the switch SW13 is off The voltage gain of the column amplifier unit 104 is approximately (open loop gain of the amplifier circuit A1) / (((open loop gain of the amplifier circuit A1). ) +1) × (capacity of C12a) / (capacity of C11) +1), which is a value “3.53”.
(3) When the terminal 12 of the switch SW12 is on and the switch SW13 is on The voltage gain of the column amplifier section 104 is approximately (capacitance of C11) / ((capacitance of C11) + (capacitance of C12a) + ( The value is “7.32” calculated by (capacitance of C12b) + (input capacity of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1).
(4) When the terminal 12 of the switch SW12 is in the on state and the switch SW13 is in the off state The voltage gain of the column amplifier unit 104 is approximately (capacitance of C11) / ((capacitance of C11) + (capacitance of C12a) + ( The value is “8.33” calculated by (input capacitance of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1).
(5) When the terminal 11 of the switch SW12 is in the on state and the switch SW13 is in the off state, the voltage gain of the column amplifier unit 104 is approximately ((capacitance of C11) + (capacitance of C12a)) / ((capacitance of C11). The value is “9.72” calculated by (+ (capacitance of C12a) + (input capacitance of amplifier circuit A1)) × (open loop gain of amplifier circuit A1).
(6) When the terminal 11 of the switch SW12 is on and the switch SW13 is on The voltage gain of the column amplifier unit 104 is approximately ((C11 capacity) + (C12a capacity) + (C12b capacity)) / The value calculated by ((capacitance of C11) + (capacitance of C12a) + (capacitance of C12b) + (input capacity of the amplifier circuit A1)) × (open loop gain of the amplifier circuit A1) is “9.76”. .

このように、実施の形態３では、カラムアンプ部１０４に６種類の電圧利得をもたせることができる。
（実施の形態４）
図６は、本発明の実施の形態４に係るカラムアンプ部１０４の構成を示す図である。
実施の形態４では、アンプ回路Ａ１の構成が実施の形態１と異なる。これ以外の構成については実施の形態１と同様なので説明を省略する。 As described above, in the third embodiment, the column amplifier unit 104 can have six types of voltage gains.
(Embodiment 4)
FIG. 6 is a diagram showing a configuration of the column amplifier unit 104 according to Embodiment 4 of the present invention.
In the fourth embodiment, the configuration of the amplifier circuit A1 is different from that of the first embodiment. Since the other configuration is the same as that of the first embodiment, the description thereof is omitted.

アンプ回路Ａ１は、アンプ回路Ａ１ａ、Ａ１ｂ、スイッチＳＷ１３ａ、ＳＷ１３ｂを含む。スイッチＳＷ１３ａ、ＳＷ１３ｂは、制御端子１０９を介して入力される制御信号に基づき、いずれかがオン状態になる。スイッチＳＷ１３ａがオン状態のときとスイッチＳＷ１３ｂがオン状態のときとで、アンプ回路Ａ１の開ループ利得が異なる。
次に、カラムアンプ部１０４の電圧利得の変更について説明する。以下の説明では、一例として、アンプ回路Ａ１ａの開ループ利得を３、アンプ回路Ａ１ｂの開ループ利得を１０、（キャパシタＣ１１の容量）：（キャパシタＣ１２の容量）：（アンプ回路Ａ１ａの入力容量）：（アンプ回路Ａ１ｂの入力容量）＝３：１：０．１：０．１とする。これらのパラメータは、任意に設定可能であり、本発明はこの例に限られるものではない。
（１）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３ａがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１ａの開ループ利得）／（（（アンプ回路Ａ１ａの開ループ利得）＋１）×（Ｃ１２の容量）／（Ｃ１１の容量）＋１）により算出される値「１．２９」になる。
（２）スイッチＳＷ１２の端子１３がオン状態、スイッチＳＷ１３ｂがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（アンプ回路Ａ１ｂの開ループ利得）／（（（アンプ回路Ａ１ｂの開ループ利得）＋１）×（Ｃ１２の容量）／（Ｃ１１の容量）＋１）により算出される値「２．１４」になる。
（３）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３ａがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１の容量）／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１ａの入力容量））×（アンプ回路Ａ１ａの開ループ利得）により算出される値「２．２０」になる。
（４）スイッチＳＷ１２の端子１２がオン状態、スイッチＳＷ１３ｂがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（Ｃ１１の容量）／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１ｂの入力容量））×（アンプ回路Ａ１ｂの開ループ利得）により算出される値「７．３２」になる。
（５）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３ａがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１の容量）＋（Ｃ１２の容量））／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１ａの入力容量））×（アンプ回路Ａ１ａの開ループ利得）により算出される値「２．９３」になる。
（６）スイッチＳＷ１２の端子１１がオン状態、スイッチＳＷ１３ｂがオン状態の場合
カラムアンプ部１０４の電圧利得は、概ね、（（Ｃ１１の容量）＋（Ｃ１２の容量））／（（Ｃ１１の容量）＋（Ｃ１２の容量）＋（アンプ回路Ａ１ｂの入力容量））×（アンプ回路Ａ１ｂの開ループ利得）により算出される値「９．７６」になる。 The amplifier circuit A1 includes amplifier circuits A1a and A1b and switches SW13a and SW13b. One of the switches SW13a and SW13b is turned on based on a control signal input via the control terminal 109. The open loop gain of the amplifier circuit A1 differs between when the switch SW13a is on and when the switch SW13b is on.
Next, the change of the voltage gain of the column amplifier unit 104 will be described. In the following description, as an example, the open loop gain of the amplifier circuit A1a is 3, the open loop gain of the amplifier circuit A1b is 10, (capacitance of the capacitor C11): (capacitance of the capacitor C12): (input capacitance of the amplifier circuit A1a). : (Input capacity of the amplifier circuit A1b) = 3: 1: 0.1: 0.1. These parameters can be set arbitrarily, and the present invention is not limited to this example.
(1) When the terminal 13 of the switch SW12 is on and the switch SW13a is on The voltage gain of the column amplifier section 104 is approximately (open loop gain of the amplifier circuit A1a) / (((open loop gain of the amplifier circuit A1a ) +1) × (capacity of C12) / (capacity of C11) +1).
(2) When the terminal 13 of the switch SW12 is on and the switch SW13b is on The voltage gain of the column amplifier section 104 is approximately (open loop gain of the amplifier circuit A1b) / (((open loop gain of the amplifier circuit A1b ) +1) × (capacity of C12) / (capacity of C11) +1).
(3) When the terminal 12 of the switch SW12 is on and the switch SW13a is on The voltage gain of the column amplifier unit 104 is approximately (capacitance of C11) / ((capacitance of C11) + (capacitance of C12) + ( The value is “2.20” calculated by (input capacity of amplifier circuit A1a)) × (open loop gain of amplifier circuit A1a).
(4) When the terminal 12 of the switch SW12 is on and the switch SW13b is on The voltage gain of the column amplifier section 104 is approximately (capacitance of C11) / ((capacitance of C11) + (capacitance of C12) + ( The value is “7.32” calculated by (the input capacity of the amplifier circuit A1b)) × (the open loop gain of the amplifier circuit A1b).
(5) When the terminal 11 of the switch SW12 is on and the switch SW13a is on The voltage gain of the column amplifier unit 104 is approximately ((capacity of C11) + (capacitance of C12)) / ((capacitance of C11). The value is “2.93” calculated by + (capacitance of C12) + (input capacitance of the amplifier circuit A1a) × (open loop gain of the amplifier circuit A1a).
(6) When the terminal 11 of the switch SW12 is in the on state and the switch SW13b is in the on state, the voltage gain of the column amplifier unit 104 is approximately ((capacitance of C11) + (capacitance of C12)) / ((capacitance of C11). The value is “9.76” calculated by: ((capacitance of C12) + (input capacitance of the amplifier circuit A1b)) × (open loop gain of the amplifier circuit A1b).

このように、実施の形態４では、カラムアンプ部１０４に６種類の電圧利得をもたせることができる。
（実施の形態５）
図７は、本発明の実施の形態５に係るカメラの構成を示す図である。
カメラ１２０は、固体撮像装置１００、ＩＳＯ感度設定機構１２１、照度センサ１２２、ＣＤＳ／ＡＤＣ部１２３、ＤＳＰ部１２４、出力インターフェイス１２５を備える。 As described above, in the fourth embodiment, the column amplifier unit 104 can have six types of voltage gains.
(Embodiment 5)
FIG. 7 is a diagram showing a configuration of a camera according to Embodiment 5 of the present invention.
The camera 120 includes a solid-state imaging device 100, an ISO sensitivity setting mechanism 121, an illuminance sensor 122, a CDS / ADC unit 123, a DSP unit 124, and an output interface 125.

固体撮像装置１００は、実施の形態１乃至４で説明したものと同じである。固体撮像装置１００から出力された画素信号は、ＣＤＳ／ＡＤＣ部１２３及びＤＳＰ部１２４により信号処理が施され、出力インターフェイス１２５を介して外部出力される。
ＩＳＯ感度設定機構１２１は、自動又は手動でＩＳＯ感度を設定し、設定されたＩＳＯ感度に応じた制御信号を生成する。制御信号は制御端子１０９を介して固体撮像装置１００に入力される。これにより低照度被写体を低ノイズで撮像する場合と高照度被写体を高ダイナミックレンジで撮像する場合とを任意に切り替えることができる。 The solid-state imaging device 100 is the same as that described in the first to fourth embodiments. The pixel signal output from the solid-state imaging device 100 is subjected to signal processing by the CDS / ADC unit 123 and the DSP unit 124 and is output to the outside via the output interface 125.
The ISO sensitivity setting mechanism 121 sets the ISO sensitivity automatically or manually, and generates a control signal corresponding to the set ISO sensitivity. The control signal is input to the solid-state imaging device 100 via the control terminal 109. Thereby, it is possible to arbitrarily switch between a case where a low illuminance subject is imaged with low noise and a case where a high illuminance subject is imaged in a high dynamic range.

照度センサ１２２は、被写体照度に応じた制御信号を生成する。制御信号は制御端子１０９を介して固体撮像装置１００に入力される。これにより照度に応じて電圧利得を変更することができる。
以上、本発明に係る固体撮像装置及びカメラについて、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）実施の形態では、キャパシタＣ１１、Ｃ１２を用いているが、本発明はこれに限られない。キャパシタに代えてレジスタを用いてもよい。
（２）実施の形態２、３、４のうちの２つ又は全部を組み合わせてもよい。 The illuminance sensor 122 generates a control signal corresponding to the subject illuminance. The control signal is input to the solid-state imaging device 100 via the control terminal 109. Thereby, the voltage gain can be changed according to the illuminance.
As described above, the solid-state imaging device and the camera according to the present invention have been described based on the embodiments. However, the present invention is not limited to these embodiments. For example, the following modifications can be considered.
(1) Although the capacitors C11 and C12 are used in the embodiment, the present invention is not limited to this. A resistor may be used in place of the capacitor.
(2) Two or all of Embodiments 2, 3, and 4 may be combined.

本発明は、デジタルカメラ等に利用可能である。 The present invention can be used for a digital camera or the like.

本発明の実施の形態１に係る固体撮像装置の構成を示す図である。It is a figure which shows the structure of the solid-state imaging device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係るカラムアンプ部１０４の構成を示す図である。It is a figure which shows the structure of the column amplifier part 104 which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係るアンプ回路Ａ１の構成を示す図である。It is a figure which shows the structure of amplifier circuit A1 which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係るカラムアンプ部１０４の構成を示す図である。It is a figure which shows the structure of the column amplifier part 104 which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係るカラムアンプ部１０４の構成を示す図である。It is a figure which shows the structure of the column amplifier part 104 which concerns on Embodiment 3 of this invention. 本発明の実施の形態４に係るカラムアンプ部１０４の構成を示す図である。It is a figure which shows the structure of the column amplifier part 104 which concerns on Embodiment 4 of this invention. 本発明の実施の形態５に係るカメラの構成を示す図である。It is a figure which shows the structure of the camera which concerns on Embodiment 5 of this invention. 従来技術に係るカラムアンプ部の構成を示す図である。It is a figure which shows the structure of the column amplifier part which concerns on a prior art.

Explanation of symbols

１００固体撮像装置
１０１画素
１０２カラム信号線
１０３ライン選択部
１０４カラムアンプ部
１０５信号処理部
１０６カラム選択部
１０７バッファ部
１０８出力端子
１０９制御端子
１２０カメラ
１２１ＩＳＯ感度設定機構
１２２照度センサ
１２３ＣＤＳ／ＡＤＣ部
１２４ＤＳＰ部
１２５出力インターフェイス DESCRIPTION OF SYMBOLS 100 Solid-state imaging device 101 Pixel 102 Column signal line 103 Line selection part 104 Column amplifier part 105 Signal processing part 106 Column selection part 107 Buffer part 108 Output terminal 109 Control terminal 120 Camera 121 ISO sensitivity setting mechanism 122 Illuminance sensor 123 CDS / ADC part 124 DSP section 125 Output interface

Claims

A plurality of pixels arranged in a matrix;
A plurality of column signal lines provided for each column of the plurality of pixels;
A plurality of column amplifier units connected to each of the plurality of column signal lines and respectively amplifying pixel signals appearing on the column signal lines;
An output unit that is connected in common to the plurality of column amplifier units and sequentially outputs pixel signals amplified by the column amplifier units;
Each column amplifier unit is a solid-state imaging device characterized by comprising a single-stage grounded source amplifier circuit.

Each column amplifier section is
First and second impedance sections;
A common source amplifier circuit connected to the column signal line via the first impedance unit;
A first connection configuration in which the second impedance unit is connected between the input and output terminals of the common source amplifier circuit, and the second impedance unit is provided between the input terminal and the ground terminal of the common source amplifier circuit. Connection of the second impedance section so as to be one of a second connection form to be connected and a third connection form in which the second impedance part is connected in parallel to the first impedance part. The solid-state imaging device according to claim 1, further comprising: a switch that selectively switches a form.

A first terminal of the first impedance unit is connected to the column signal line; a second terminal of the first impedance unit is connected to an input terminal of the common-source amplifier circuit;
A first terminal of the second impedance unit is connected to an input terminal of the common source amplifier circuit;
The switch is
Selectively connecting the second terminal of the second impedance unit to any one of an output terminal, a ground terminal, and a first terminal of the first impedance unit of the common-source amplifier circuit. The solid-state imaging device according to claim 2, wherein

The first impedance part is:
A plurality of impedance elements;
The solid-state imaging device according to claim 2, further comprising: a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements.

The second impedance part is:
A plurality of impedance elements;
The solid-state imaging device according to claim 2, further comprising: a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements.

The first and second impedance parts are both
A plurality of impedance elements;
The solid-state imaging device according to claim 2, further comprising: a switch element that changes a combined impedance of the plurality of impedance elements by changing a connection form of the plurality of impedance elements.

The source grounded amplifier circuit is:
The solid-state imaging device according to claim 2, comprising a plurality of common-source amplifiers having different open-loop gains, and selectively using any one of them.

Each column amplifier is
First and second impedance sections;
A common source amplifier circuit connected to the column signal line via the first impedance unit;
Whether to connect the second impedance unit between the input / output terminals of the common source amplifier circuit, and when not connecting the second impedance unit, use the first and second impedance units. The solid-state imaging device according to claim 1, further comprising: a gain setting unit that sets a voltage gain depending on whether or not a signal voltage of a pixel signal input to the common source amplifier circuit is divided.

A camera equipped with a solid-state imaging device,
The solid-state imaging device
A plurality of pixels arranged in a matrix;
A plurality of column signal lines provided for each column of the plurality of pixels;
A plurality of column amplifier units connected to each of the plurality of column signal lines and respectively amplifying pixel signals appearing on the column signal lines;
An output unit that is connected in common to the plurality of column amplifier units and sequentially outputs pixel signals amplified by the column amplifier units;
Each column amplifier unit consists of a single-stage source-grounded amplifier circuit.

The camera further includes a sensitivity switching mechanism,
Each column amplifier section is
First and second impedance sections;
A common source amplifier circuit connected to the column signal line via the first impedance unit;
A first connection configuration in which the second impedance unit is connected between the input and output terminals of the common source amplifier circuit, and the second impedance unit is provided between the input terminal and the ground terminal of the common source amplifier circuit. Connection of the second impedance section so as to be one of a second connection form to be connected and a third connection form in which the second impedance part is connected in parallel to the first impedance part. A switch for selectively switching the form,
The camera according to claim 9, wherein the sensitivity switching mechanism controls a switch included in each column amplifier unit according to sensitivity set automatically or manually.