[go: up one dir, main page]

JP2009013462A - Substrate processing equipment - Google Patents

Substrate processing equipment Download PDF

Info

Publication number
JP2009013462A
JP2009013462A JP2007176149A JP2007176149A JP2009013462A JP 2009013462 A JP2009013462 A JP 2009013462A JP 2007176149 A JP2007176149 A JP 2007176149A JP 2007176149 A JP2007176149 A JP 2007176149A JP 2009013462 A JP2009013462 A JP 2009013462A
Authority
JP
Japan
Prior art keywords
self
bias voltage
substrate
processing
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007176149A
Other languages
Japanese (ja)
Inventor
Takashi Yokawa
孝士 余川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007176149A priority Critical patent/JP2009013462A/en
Publication of JP2009013462A publication Critical patent/JP2009013462A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】一つの処理単位の処理が終了していなくても、半導体基板の処理中に異常を検知することができる基板処理装置を提供する。
【解決手段】半導体製造装置1は、ガスを導入するガス導入ライン128と、ウエハWが載置されるカソード電極130と、高周波電力を供給する高周波発振器132とを有し、高周波発振器132が供給する高周波電力で生成されたプラズマを利用して、ウエハWに所定の処理を施し、ウエハWを処理する際に、カソード電極130に発生する自己バイアス電圧のデータを所定時間蓄積して格納する記憶手段142と、記憶手段142に格納された自己バイアス電圧のデータから自己バイアス電圧の変化量を求め、算出された変化量があらかじめ設定された許容量より小さくなるかどうかにより自己バイアス電圧が安定しているか判定するコントローラ118とを有する。
【選択図】図4
Provided is a substrate processing apparatus capable of detecting an abnormality during processing of a semiconductor substrate even if processing of one processing unit is not completed.
A semiconductor manufacturing apparatus includes a gas introduction line for introducing a gas, a cathode electrode on which a wafer is placed, and a high-frequency oscillator for supplying high-frequency power. A memory for storing and storing data of a self-bias voltage generated at the cathode electrode 130 for a predetermined time when the wafer W is processed by using plasma generated by the high frequency power to be generated. The amount of change of the self-bias voltage is obtained from the means 142 and the data of the self-bias voltage stored in the storage means 142, and the self-bias voltage is stabilized depending on whether or not the calculated amount of change is smaller than a preset allowable amount. And a controller 118 for judging whether or not.
[Selection] Figure 4

Description

本発明は、半導体ウエハやガラス基板等を処理するための基板処理装置であって、プラズマを利用して基板等に処理を施す半導体製造装置の自己バイアス電圧の監視制御に関するものである。   The present invention relates to a substrate processing apparatus for processing a semiconductor wafer, a glass substrate, and the like, and relates to monitoring control of a self-bias voltage of a semiconductor manufacturing apparatus that processes a substrate or the like using plasma.

半導体素子の製造過程において、基板上に素子を形成するために成膜処理工程としてプラズマを利用した化学的気相成長法などを用いる基板処理装置が知られている。このような基板処理装置では、基板が正常に処理されたか否かを判断するパラメータとして、自己バイアス電圧が用いられている。   2. Description of the Related Art A substrate processing apparatus using a chemical vapor deposition method using plasma as a film forming process for forming an element on a substrate in a semiconductor element manufacturing process is known. In such a substrate processing apparatus, a self-bias voltage is used as a parameter for determining whether or not the substrate has been processed normally.

しかしながら、自己バイアス電圧は、基板処理のために供給されるガスの総供給ガス流量、ガス組成比、基板処理がなされる真空容器内圧力値、プラズマを発生させるために供給される供給高周波電力値などのプロセスパラメータや、プラズマを発生させるために用いられる電極の構成材料、及びその表面処理などで変化するため、予めどのくらいの値になるかを予想することは困難である。したがって、ある決められた設定値に対してモニタ値が許容量以上乖離したら異常値とみなすというような監視方法を用いることができず、自己バイアス電圧が異常であることを判断するには、処理後の基板の膜組成を検査するか、又は基板に対する処理履歴を参照して作業者(管理者、操作者、オペレータ等)が判断するしか手段がない。しかし、これらの方法は、例えば複数枚の基板を一つの処理単位とした場合、このような一つの処理単位の全ての処理が終了した後に実施できることであり、仮に処理単位の最初の半導体基板の処理で異常が生じていた場合、以降全ての半導体基板が仕様を満たさない失敗作として処分されてしまう可能性があるとの問題点があった。   However, the self-bias voltage includes the total supply gas flow rate of the gas supplied for substrate processing, the gas composition ratio, the pressure value in the vacuum chamber in which the substrate processing is performed, and the supply high-frequency power value supplied to generate plasma. and process parameters, such as the constituent material of the electrodes used to generate the plasma, and to vary such a surface treatment, it is difficult to predict whether made in advance how much value. Therefore, it is not possible to use a monitoring method that considers an abnormal value if the monitored value deviates more than an allowable amount from a certain set value. To determine that the self-bias voltage is abnormal, There is only a means for inspecting the film composition of the subsequent substrate or making a judgment by an operator (administrator, operator, operator, etc.) with reference to the processing history for the substrate. However, these methods, for example, when a plurality of substrates are used as one processing unit, can be performed after all the processing of such one processing unit is completed. When an abnormality has occurred in processing, there has been a problem that all semiconductor substrates may be disposed of as failed products that do not meet the specifications.

本発明は、例えば複数枚の基板を一つの処理単位とした場合に、一つの処理単位の処理が終了していなくても、半導体基板の処理中に異常を検知することができ、異常を検知した以後、例えば、処理を停止させることができる基板処理装置を提供することを目的とする。   In the present invention, for example, when a plurality of substrates are used as one processing unit, an abnormality can be detected during the processing of a semiconductor substrate even if the processing of one processing unit is not completed. Then, for example, an object of the present invention is to provide a substrate processing apparatus capable of stopping processing.

本発明の第1の特徴とするところは、処理室内にガスを導入するガス供給手段と、基板を載置する基板載置台と、高周波電力を供給するための高周波電力供給手段と、
を有し、前記高周波電力供給手段が供給する高周波電力によって生成されたプラズマを利用して、前記基板に対して所定の処理を施す基板処理装置であって、プラズマを生成して前記基板を処理する際に、前記基板載置台に発生する自己バイアス電圧のデータを所定時間蓄積して格納する格納手段と、この格納手段に格納された自己バイアス電圧のデータから自己バイアス電圧の変化量を求める変化量算出手段と、この変化量算出手段により算出された変化量があらかじめ設定された許容量より小さくなるかどうかにより自己バイアス電圧が安定しているか判定する判定手段と、を有する基板処理装置にある。
The first feature of the present invention is that a gas supply means for introducing gas into the processing chamber, a substrate mounting table for mounting a substrate, a high frequency power supply means for supplying high frequency power,
A substrate processing apparatus that performs a predetermined process on the substrate using plasma generated by the high-frequency power supplied from the high-frequency power supply means, and generates the plasma to process the substrate Storage means for accumulating and storing the self-bias voltage data generated on the substrate mounting table for a predetermined time, and a change for determining the amount of change in the self-bias voltage from the self-bias voltage data stored in the storage means. There is provided a substrate processing apparatus comprising: an amount calculating unit; and a determining unit that determines whether the self-bias voltage is stable depending on whether the change amount calculated by the change amount calculating unit is smaller than a preset allowable amount. .

また、本発明の第2の特徴とするところは、基板を処理する処理室と、この処理室内にガスを導入するガス供給手段と、前記処理室内に設けられ、基板が載置される基板載置台と、基板に対して所定の処理を施すプラズマを、前記処理室内に発生させるための高周波電力を供給する高周波電力供給手段と、前記基板載置台に発生する自己バイアス電圧が安定しているときの値である自己バイアス電圧基準値と、あらかじめ設定された許容量とを比較する比較手段と、前記比較手段による比較に基づいて、自己バイアス電圧の異常を判定する判定手段とを有する基板処理装置にある。   The second feature of the present invention is that a processing chamber for processing a substrate, a gas supply means for introducing a gas into the processing chamber, and a substrate mounting provided in the processing chamber on which the substrate is placed. A high-frequency power supply means for supplying high-frequency power for generating a plasma for performing predetermined processing on the substrate in the processing chamber, and a self-bias voltage generated in the substrate mounting table is stable A substrate processing apparatus comprising: a comparison unit that compares a self-bias voltage reference value that is a value of a value with a preset allowable amount; and a determination unit that determines abnormality of the self-bias voltage based on the comparison by the comparison unit It is in.

また、本発明の第3の特徴とするところは、ガス導入手段、及び排気手段と高周波電力供給手段が接続された真空容器と、前記真空容器内で高周波電力によってプラズマを生成するプラズマ生成手段と、プラズマ処理中に監視の基準となる自己バイアス電圧基準値を設定する設定手段と、少なくとも、前記設定手段より設定された自己バイアス電圧基準値を記憶する記憶手段と、前記記憶手段に記憶された自己電圧バイアス基準値と、あらかじめ設定された許容値とを比較する比較手段と、前記比較手段による比較に基づいて異常を判定する判定手段と、前記判定手段により異常との判別がなされた場合に、異常を通知する通知手段とを有する半導体製造装置。   The third feature of the present invention is that a gas introducing means, a vacuum container in which an exhaust means and a high frequency power supply means are connected, and a plasma generating means for generating plasma by high frequency power in the vacuum container; Setting means for setting a self-bias voltage reference value to be a monitoring reference during plasma processing, at least storage means for storing a self-bias voltage reference value set by the setting means, and stored in the storage means A comparison unit that compares a self-voltage bias reference value with a preset allowable value, a determination unit that determines abnormality based on a comparison by the comparison unit, and a case where abnormality is determined by the determination unit And a semiconductor manufacturing apparatus having notification means for notifying abnormality.

以下、図面を参照しながら、本発明の基板処理装置における縮退用制御の実施の形態について説明する。   Hereinafter, an embodiment of degeneration control in a substrate processing apparatus of the present invention will be described with reference to the drawings.

図1は、本発明の実施の形態に係る基板処理装置の一例であるインライン型の半導体製造装置の概略的な構成図である。図1の構成では、ウエハ搬送用ロボットやプロセスチャンバが複数台、及びキャリア受渡し用のロードロック室が2式接続された並列冗長の構成となっている。また、この半導体製造装置は基板(ウエハ)を搬送するキャリアを用いている。   FIG. 1 is a schematic configuration diagram of an in-line type semiconductor manufacturing apparatus which is an example of a substrate processing apparatus according to an embodiment of the present invention. In the configuration shown in FIG. 1, a plurality of wafer transfer robots and process chambers and two load-lock chambers for carrier delivery are connected in parallel. The semiconductor manufacturing apparatus uses a carrier for transporting a substrate (wafer).

図1において、インライン型の半導体製造装置1は2チャンネルで構成されており、基本的には次のような機能をもつ複数のモジュール(第1の処理モジュール2及び第2の処理モジュール3)によって構成されている。第1の処理モジュール2は、プロセスチャンバPM1及びバキュームロックチャンバVL1を有し、第2の処理モジュール3は、プロセスチャンバPM2及びバキュームロックチャンバVL2を有する。つまり、半導体製造装置1は、プロセスチャンバPM1、PM2とバキュームロックチャンバVL1、VL2との間には、それぞれ、ゲートバルブPGV1、PGV2が設けられ、バキュームロックチャンバVL1、VL2には、それぞれ、真空ロボットハンドラTH1、TH2との上段にバッファスロットLSを備え下段にクーリングステージCSを備える多段型のスロットとが設けられている。さらに、大気ローダLMには、アライナAUとローダハンドラLHが内蔵されている。また、バキュームロックチャンバVL1、VL2と大気ローダLMとの間にはローダドアLD1、LD2が設けられている。   In FIG. 1, an in-line type semiconductor manufacturing apparatus 1 is composed of two channels, and basically includes a plurality of modules (first processing module 2 and second processing module 3) having the following functions. It is configured. The first processing module 2 has a process chamber PM1 and a vacuum lock chamber VL1, and the second processing module 3 has a process chamber PM2 and a vacuum lock chamber VL2. That is, the semiconductor manufacturing apparatus 1 is provided with the gate valves PGV1 and PGV2 between the process chambers PM1 and PM2 and the vacuum lock chambers VL1 and VL2, respectively, and the vacuum lock chambers VL1 and VL2 are respectively vacuum robots. A multi-stage slot having a buffer slot LS in the upper stage of the handlers TH1 and TH2 and a cooling stage CS in the lower stage is provided. Further, the atmospheric loader LM includes an aligner AU and a loader handler LH. In addition, loader doors LD1 and LD2 are provided between the vacuum lock chambers VL1 and VL2 and the atmospheric loader LM.

各モジュールの機能をさらに詳しく説明する。プロセスチャンバPM1、PM2は、CVD(Chemical Vapour Deposition)、プラズマを利用した化学的空層成長法などの化学処理反応によってウエハに成膜処理を施し、そのウエハに付加価値を与える機能を有している。さらに、ガスの導入や排気処理、炉内の温度制御、及びプラズマ放電処理などそれぞれの成膜方式に合わせた機能も有している。   The function of each module will be described in more detail. The process chambers PM1 and PM2 have a function of performing film formation processing on a wafer by a chemical processing reaction such as chemical vapor deposition (CVD) and plasma chemical vapor deposition, and adding value to the wafer. Yes. Furthermore, it has functions according to the respective film forming methods such as gas introduction and exhaust treatment, furnace temperature control, and plasma discharge treatment.

バキュームロックチャンバVL1、VL2は、真空/大気圧のチャンバ内圧力を制御することができ、プロセスチャンバPM1、PM2へウエハを搬入搬出するためのロボットを装備している。さらに、バキュームロックチャンバVL1、VL2は、ウエハを保持することができる多段型のスロットを内部に備えている。例えば、2段型のスロットの場合は、上段でウエハを保持するためのバッファスロットLSと下段でウエハをクーリングするためのクーリングステージCSとを備えている。   The vacuum lock chambers VL1 and VL2 can control the vacuum / atmospheric pressure in the chamber, and are equipped with a robot for loading / unloading wafers into / from the process chambers PM1 and PM2. Further, the vacuum lock chambers VL1 and VL2 are internally provided with multistage slots that can hold wafers. For example, in the case of a two-stage slot, a buffer slot LS for holding the wafer in the upper stage and a cooling stage CS for cooling the wafer in the lower stage are provided.

大気ローダLMは、各ロードロックチャンバ(つまり、バキュームロックチャンバVL1、VL2)へウエハを搬入搬出することができるロボットを装備している。また、搬送時のウエハずれを補正してウエハのノッチ(ウエハの方向を決める切れ込み)を一定方向に合わせるためのアライナAUの機構を内蔵している。さらに、大気ローダLMは、ロードポートLP1、LP2との間でウエハ搬入搬出を行うローダハンドラLHを備えている。   The atmospheric loader LM is equipped with a robot that can carry wafers into and out of each load lock chamber (that is, vacuum lock chambers VL1 and VL2). In addition, an aligner AU mechanism for correcting a wafer shift at the time of conveyance and aligning a notch of the wafer (a notch for determining the direction of the wafer) in a fixed direction is incorporated. Further, the atmospheric loader LM includes a loader handler LH that carries in and out the wafers with the load ports LP1 and LP2.

導入ポートとしてのロードポートLP1、LP2は、半導体製造装置1の外部との間でウエハを収納した(複数枚保持できる)キャリアとしてのカセットCS1、CS2を受渡しする(導入する)ことができる機能を備えている。さらに、キャリアIDをリード/ライトすることもできる。   The load ports LP1 and LP2 as introduction ports have a function capable of delivering (introducing) cassettes CS1 and CS2 as carriers storing wafers (which can hold a plurality of wafers) with the outside of the semiconductor manufacturing apparatus 1. I have. Further, the carrier ID can be read / written.

図1に示すような半導体製造装置1の構成において、プロセスチャンバPM1の一式とバキュームロックチャンバVL1の一式を対にし、プロセスチャンバPM2の一式とバキュームロックチャンバVL2の一式を別の対にして、複数ラインを大気ローダLMに接続する。図1の半導体製造装置1の構成では2ラインとなっているが、さらに多くのラインで構成してもよい。   In the configuration of the semiconductor manufacturing apparatus 1 as shown in FIG. 1, a set of process chamber PM1 and a set of vacuum lock chamber VL1 are paired, a set of process chamber PM2 and a set of vacuum lock chamber VL2 are set as another pair, Connect the line to the atmospheric loader LM. In the configuration of the semiconductor manufacturing apparatus 1 in FIG. 1, there are two lines, but more lines may be used.

また、図1に示す半導体製造装置1には、制御用コントローラ(図示せず)が接続されており、その制御用コントローラは搬送制御やプロセス制御などを実行する手段を有している。図2は、図1に示す半導体製造装置1を制御するための制御用コントローラの構成を示すブロック図である。   Further, a control controller (not shown) is connected to the semiconductor manufacturing apparatus 1 shown in FIG. 1, and the control controller has means for executing transfer control, process control, and the like. FIG. 2 is a block diagram showing a configuration of a control controller for controlling the semiconductor manufacturing apparatus 1 shown in FIG.

図2において、制御用コントローラ11は、操作部12と統括制御コントローラ13とPMC(1)14及びPMC(2)15がLAN回線16で接続されている。また、統括制御コントローラ13にはVLロボットコントローラ13a、大気ロボットコントローラ13b、MFC13cなどが接続されている。さらに、PMC(1)14には、MFC14a、APC14b、温度調節器14c、バルブI/O14dなどが接続されている。なお、MFC14aはガスの流量を制御するためのマスフローコントローラであり、APC14bはプロセスチャンバPM内の圧力を制御するためのオートプレッシャコントローラである。また、温度調節器14cはプロセスチャンバ内の温度の制御を行うものであり、バルブI/O14dはガスや排気用のバルブのON/OFFを制御するための入出力ポートである。また、PMC(2)15も同様な構成となっている。   In FIG. 2, the control controller 11 includes an operation unit 12, an overall control controller 13, a PMC (1) 14, and a PMC (2) 15 connected via a LAN line 16. In addition, a VL robot controller 13a, an atmospheric robot controller 13b, an MFC 13c, and the like are connected to the overall control controller 13. Further, the PMC (1) 14 is connected to an MFC 14a, an APC 14b, a temperature controller 14c, a valve I / O 14d, and the like. The MFC 14a is a mass flow controller for controlling the gas flow rate, and the APC 14b is an auto pressure controller for controlling the pressure in the process chamber PM. The temperature controller 14c controls the temperature in the process chamber, and the valve I / O 14d is an input / output port for controlling ON / OFF of a gas or exhaust valve. The PMC (2) 15 has a similar configuration.

記憶部18は、LAN回線18に接続されており、操作部12に表示される画面を介して入力された指示データや各種レシピ(プロセスレシピ、ダミー基板用レシピ等)を格納する。   The storage unit 18 is connected to the LAN line 18 and stores instruction data and various recipes (process recipes, dummy substrate recipes, etc.) input via a screen displayed on the operation unit 12.

操作部12は、システム制御コマンドの指示、モニタ表示、ロギングデータ、アラーム解析、及びパラメータ編集などの画面を表示する機能を有している。また、統括制御コントローラ13は、システム全体の運用制御、VLロボットコントローラ13aの制御、大気ロボットコントローラ13bの制御、MFC13cやバルブやポンプなどを制御するVL排気系制御を行う。   The operation unit 12 has functions for displaying screens such as system control command instructions, monitor display, logging data, alarm analysis, and parameter editing. The overall controller 13 also performs operation control of the entire system, control of the VL robot controller 13a, control of the atmospheric robot controller 13b, and VL exhaust system control for controlling the MFC 13c, valves, pumps, and the like.

次に、図2に示す制御用コントローラ11の運用例について説明する。操作部12からのコマンド指示を受けた統括制御コントローラ13は、ウエハ搬送指示を大気ロボットコントローラ13bに指示する。該当するウエハがキャリアからバキュームロックチャンバVLのバッファスロットLSへ搬送されてから、バキュームロックチャンバVLの排気制御(つまり、ポンプやバルブの制御)を実施する。そして、バキュームロックチャンバVLの排気制御(つまり、ポンプやバルブの制御)を実施する。そして、バキュームロックチャンバVLが所定の負圧力に達したところでウエハを該当するPMC(つまり、PMC(1)14又はPMC(2)15)に対して、ウエハに付加価値を与えるための制御パラメータであるプロセスレシピの実行指示を行う。   Next, an operation example of the control controller 11 shown in FIG. 2 will be described. Receiving the command instruction from the operation unit 12, the overall controller 13 instructs the atmospheric robot controller 13b to perform a wafer transfer instruction. After the corresponding wafer is transferred from the carrier to the buffer slot LS of the vacuum lock chamber VL, exhaust control of the vacuum lock chamber VL (that is, control of pumps and valves) is performed. Then, exhaust control of the vacuum lock chamber VL (that is, control of pumps and valves) is performed. Then, when the vacuum lock chamber VL reaches a predetermined negative pressure, the control parameter for giving added value to the wafer relative to the corresponding PMC (that is, PMC (1) 14 or PMC (2) 15). Instructs execution of a certain process recipe.

図3には、プロセスチャンバPM1、PM2の少なくとも一方として用いられるプラズマCVD処理装置100が示されている。
図3に示されているように、プラズマCVD処理装置100は処理室102を形成する真空容器104を備えている。真空容器104の側壁には、被処理基板としてのウエハWを処理室102内に搬入搬出するためのウエハ搬入搬出口106が開設されており、ウエハ搬入搬出口106はゲートバルブ108によって開閉されるように構成されている。
FIG. 3 shows a plasma CVD processing apparatus 100 used as at least one of the process chambers PM1 and PM2.
As shown in FIG. 3, the plasma CVD processing apparatus 100 includes a vacuum vessel 104 that forms a processing chamber 102. A wafer loading / unloading port 106 for loading / unloading a wafer W as a substrate to be processed into / from the processing chamber 102 is opened on the side wall of the vacuum chamber 104, and the wafer loading / unloading port 106 is opened and closed by a gate valve 108. It is configured as follows.

真空容器104の底壁には排気ライン110の一端が接続されており、排気ライン110の他端は真空排気手段としての真空排気装置111に接続されている。排気ライン110の途中には排気コンダクタンス調整手段としての排気コンダクタンス調整弁112が介設されている。排気コンダクタンス調整弁112には排気コンダクタンス調整弁制御装置114が、電気的に接続されており、排気コンダクタンス調整弁制御装置114には、処理室102内の圧力を検出する圧力センサ116が電気的に接続されている。排気コンダクタンス調整弁制御装置114は圧力センサ116からの検出結果及びコントローラ118からの指令に基づいて、排気コンダクタンス調整弁112を制御することにより、処理室102内の圧力を調整するように構成されている。   One end of an exhaust line 110 is connected to the bottom wall of the vacuum vessel 104, and the other end of the exhaust line 110 is connected to a vacuum exhaust device 111 as vacuum exhaust means. An exhaust conductance adjusting valve 112 as an exhaust conductance adjusting means is interposed in the middle of the exhaust line 110. An exhaust conductance adjustment valve control device 114 is electrically connected to the exhaust conductance adjustment valve 112, and a pressure sensor 116 that detects the pressure in the processing chamber 102 is electrically connected to the exhaust conductance adjustment valve control device 114. It is connected. The exhaust conductance adjustment valve control device 114 is configured to adjust the pressure in the processing chamber 102 by controlling the exhaust conductance adjustment valve 112 based on the detection result from the pressure sensor 116 and the command from the controller 118. Yes.

真空容器104の処理室102内にはアノード電極(陽極)120が設置されている。アノード電極120の内部にはガス通路124が形成されており、アノード電極120の下面にはシャワー板122がガス通路124を仕切るように嵌め込まれている。シャワー板122には多数個の吹出口126がガスをシャワー状に吹き出すように開設されている。アノード電極120のガス通路124にはガス導入手段としてのガス導入ライン128が接続されており、ガス通路124にはガス導入ライン128から多種類のガスが導入されるようになっている。   An anode electrode (anode) 120 is installed in the processing chamber 102 of the vacuum vessel 104. A gas passage 124 is formed inside the anode electrode 120, and a shower plate 122 is fitted on the lower surface of the anode electrode 120 so as to partition the gas passage 124. A large number of air outlets 126 are formed in the shower plate 122 so as to blow out gas in a shower shape. A gas introduction line 128 serving as a gas introduction means is connected to the gas passage 124 of the anode electrode 120, and various types of gases are introduced into the gas passage 124 from the gas introduction line 128.

一方、真空容器104の処理室102の下部にはカソード電極(陰極)130が設置されている。カソード電極130はウエハWを載置した状態で保持する基板載置台(サセプタ)を兼用するように構成されており、サセプタ兼用のカソード電極130には保持したウエハを加熱するヒータ(図示せず)が内蔵されている。   On the other hand, a cathode electrode (cathode) 130 is installed below the processing chamber 102 of the vacuum vessel 104. The cathode electrode 130 is also configured to serve as a substrate mounting table (susceptor) that holds the wafer W in a state where the wafer W is placed. The cathode electrode 130 also serves as a susceptor to heat the held wafer (not shown). Is built-in.

アノード電極120とカソード電極130との間には、高周波電力供給手段としての高周波発振器132がインピーダンス整合器134を介して接続されており、高周波発振器132はコントローラ118に通信線136によって接続されている。高周波発振器132はコントローラ118からの指令に応答してインピーダンス整合器134を介してアノード電極120とカソード電極130との間に高周波電圧を印加するようになっている。   A high-frequency oscillator 132 serving as a high-frequency power supply unit is connected between the anode electrode 120 and the cathode electrode 130 via an impedance matching unit 134, and the high-frequency oscillator 132 is connected to the controller 118 via a communication line 136. . The high frequency oscillator 132 is adapted to apply a high frequency voltage between the anode electrode 120 and the cathode electrode 130 via the impedance matching unit 134 in response to a command from the controller 118.

カソード電極130には自己バイアス電圧検出手段としての電圧計138が接続されており、電圧計138は検出結果を通信線140によってコントローラ118に送信するように構成されている。コントローラ118には記憶装置142、表示装置144及び入力装置146が接続されている。   A voltmeter 138 as a self-bias voltage detection means is connected to the cathode electrode 130, and the voltmeter 138 is configured to transmit a detection result to the controller 118 through the communication line 140. A storage device 142, a display device 144 and an input device 146 are connected to the controller 118.

コントローラ118にはソフトウエアの機能として、進行波電力量及び累積自己バイアス電圧の管理機能が組み込まれている。このため、コントローラ118はプラズマ処理に関するデータとして、進行波電力値を高周波発振器132から通信線136を通して取得し、記憶装置142に格納するように構成されている。また、コントローラ118はプラズマ処理に関するデータとして、自己バイアス電圧値を電圧計138から通信線140を通して取得し、記憶装置142に格納するように構成されている。   The controller 118 has a function of managing the traveling wave power amount and the accumulated self-bias voltage as a software function. For this reason, the controller 118 is configured to acquire a traveling wave power value from the high frequency oscillator 132 through the communication line 136 as data related to plasma processing and store it in the storage device 142. Further, the controller 118 is configured to acquire a self-bias voltage value from the voltmeter 138 through the communication line 140 as data related to plasma processing and store it in the storage device 142.

次に、前記構成に係るプラズマCVD装置100によるウエハWへのCVD膜の形成方法を説明する。   Next, a method for forming a CVD film on the wafer W by the plasma CVD apparatus 100 according to the above configuration will be described.

CVD膜を形成すべきウエハWがウエハ搬入搬出口106に搬送されて来ると、ゲートバルブ108が開けられ、ウエハWがウエハ搬入搬出口106から処理室102内に搬入され、サセプタを兼用するカソード電極130の上に載置される。ウエハWがカソード電極130に載置されて保持されると、ウエハ搬入搬出口106がゲートバルブ108によって閉じられる。処理室102内が真空排気装置111によって排気ライン110及び排気コンダクタンス調整弁112を通じて排気される。   When the wafer W on which the CVD film is to be formed is transferred to the wafer loading / unloading port 106, the gate valve 108 is opened, and the wafer W is loaded into the processing chamber 102 from the wafer loading / unloading port 106 to serve as a susceptor cathode. It is placed on the electrode 130. When the wafer W is placed and held on the cathode electrode 130, the wafer loading / unloading port 106 is closed by the gate valve 108. The inside of the processing chamber 102 is exhausted by the vacuum exhaust device 111 through the exhaust line 110 and the exhaust conductance adjustment valve 112.

処理室102内が所定の圧力に維持されながら、原料ガスがガス導入ライン128からガス通路124に導入され、処理室102内にシャワー板122の吹出口126からシャワー状に吹き出される。処理室102内の圧力を一定に維持する方法としては、圧力センサ116から出力されて排気コンダクタンス調整弁制御装置114に入力される信号に基づいて、排気コンダクタンス調整弁112が制御されるフィードバック制御方法が使用される。   While the inside of the processing chamber 102 is maintained at a predetermined pressure, the source gas is introduced into the gas passage 124 from the gas introduction line 128 and blown into the processing chamber 102 from the outlet 126 of the shower plate 122 in a shower shape. As a method of maintaining the pressure in the processing chamber 102 constant, a feedback control method in which the exhaust conductance adjusting valve 112 is controlled based on a signal output from the pressure sensor 116 and input to the exhaust conductance adjusting valve control device 114. Is used.

処理室102内が所定の圧力に維持された状態で、コントローラ118に入力装置146から設定された電力値が高周波発振器132に通信線136を通じて設定され、高周波電力が高周波発振器132によって発生される。高周波発振器132によって発生された高周波電力は、アノード電極120にインピーダンス整合器134を通して印加される。
高周波電力が印加されると、アノード電極120とカソード電極130との間にプラズマが生成される。このようにして生成されたプラズマにより、処理室102内にシャワー状に吹き出された原料ガスが分解又は活性化し、サセプタを兼ねるカソード電極130に保持されたウエハWの上に堆積し、CVD膜が形成される。
In a state where the inside of the processing chamber 102 is maintained at a predetermined pressure, the power value set in the controller 118 from the input device 146 is set in the high frequency oscillator 132 through the communication line 136, and the high frequency power is generated by the high frequency oscillator 132. The high frequency power generated by the high frequency oscillator 132 is applied to the anode electrode 120 through the impedance matching unit 134.
When high frequency power is applied, plasma is generated between the anode electrode 120 and the cathode electrode 130. The plasma generated in this manner decomposes or activates the raw material gas blown into the processing chamber 102 in a shower-like manner, and deposits it on the wafer W held by the cathode electrode 130 that also serves as a susceptor. It is formed.

以上で説明をした半導体製造装置1においては、自己バイアス電圧が、ウエハWが正常に処理されたか否かを判断するパラメータとして用いられている。ここで、自己バイアス電圧は、基板処理のために、処理室102に供給されるガスの総供給ガス流量、ガス組成比、基板処理がなされる真空容器104内の圧力値、プラズマを発生させるために高周波発振器132から供給される供給高周波電力値などのプロセスパラメータや、プラズマを発生させるために用いられるアノード電極120やカソード電極130の構成材料、及びその表面処理などで変化するため、自己バイアス電圧が、予めどのくらいの値になるかを予想することは困難である。したがって、ある決められた設定値に対してモニタ値が許容量以上乖離したら異常値とみなすというような監視方法を用いることができず、自己バイアス電圧が異常であることを判断するには、処理後のウエハWの膜組成を検査するか、又はウエハWに対する処理履歴を参照して入間が判断するしか手段がない。しかし、これらの方法は、複数枚のウエハWを一つの処理単位とした場合、このような一つの処理単位の全ての処理が終了した後に実施できることであり、もし仮に処理単位の最初のウエハWの処理で異常をきたしていた場合、以降全てのウエハWが仕様を満たさない失敗作として処分されてしまう虞がある。   In the semiconductor manufacturing apparatus 1 described above, the self-bias voltage is used as a parameter for determining whether or not the wafer W has been processed normally. Here, the self-bias voltage generates the total supply gas flow rate of the gas supplied to the processing chamber 102, the gas composition ratio, the pressure value in the vacuum vessel 104 where the substrate processing is performed, and plasma for substrate processing. The self-bias voltage varies depending on the process parameters such as the supply high-frequency power value supplied from the high-frequency oscillator 132, the constituent materials of the anode electrode 120 and the cathode electrode 130 used for generating plasma, and the surface treatment thereof. but it is difficult to predict whether made in advance how much value. Therefore, it is not possible to use a monitoring method that considers an abnormal value if the monitored value deviates by more than an allowable amount from a certain set value. To determine that the self-bias voltage is abnormal, The only means is to inspect the film composition of the subsequent wafer W or to determine the interval with reference to the processing history for the wafer W. However, these methods can be performed after all the processes of one processing unit are completed when a plurality of wafers W are used as one processing unit. If the process is abnormal, there is a possibility that all the wafers W will be disposed of as failed products that do not satisfy the specifications.

そこで、本実施形態の半導体処理装置では、プラズマを生成してウエハWを処理する際に発生する自己バイアス電圧のデータを所定時間蓄積し、所定時間後の自己バイアス電圧の変化量が、設定された時間、設定された許容量より小さくなるかどうかにより自己バイアス電圧が安定しているかを判定がなされている。以下、本実施形態における自己バイアス電圧が安定しているか否かの判定について説明する。   Therefore, in the semiconductor processing apparatus of this embodiment, data of self-bias voltage generated when processing the wafer W by generating plasma is accumulated for a predetermined time, and the amount of change of the self-bias voltage after the predetermined time is set. Whether or not the self-bias voltage is stable is determined based on whether or not it becomes smaller than the set allowable amount for a predetermined time. Hereinafter, determination of whether or not the self-bias voltage in the present embodiment is stable will be described.

図4は、自己バイアス電圧を監視し、自己バイアス電圧が安定しているかを判定する方法を説明するグラフであり、横軸に経過時間が示され、縦軸に自己バイアス電圧の値が示されている。自己バイアス電圧には、自己バイアス電圧基準値Vsと、自己バイアス電圧監視許容値である許容値下限Vmin、及び許容値上限Vmaxの設定がなされていて、これらの値とモニタされる自己バイアス電圧の値とが比較され、自己バイアス電圧が許容範囲内であるかの監視がなされる。すなわち、自己バイアス電圧モニタ値が許容範囲を超えた時間t1から、あらかじめ設定された自己バイアス電圧監視時間tが経過した時間t2において、電圧モニタ値が許容範囲を超えている場合に異常と判定され、例えば、基板処理を停止させるなどの異常発生時の処理がなされる。又、図4は表示装置144に表示されるようになっている。従い、作業者が逐次確認できるので、異常時の処理に速やかに取りかかれる。   FIG. 4 is a graph for explaining a method for monitoring the self-bias voltage and determining whether the self-bias voltage is stable. The elapsed time is shown on the horizontal axis, and the value of the self-bias voltage is shown on the vertical axis. ing. The self-bias voltage is set with a self-bias voltage reference value Vs, a permissible value lower limit Vmin that is a self-bias voltage monitoring permissible value, and a permissible value upper limit Vmax. The value is compared to monitor whether the self-bias voltage is within an acceptable range. That is, if the voltage monitor value exceeds the allowable range at the time t2 when the preset self-bias voltage monitoring time t has elapsed from the time t1 when the self-bias voltage monitor value exceeds the allowable range, it is determined that there is an abnormality. For example, processing at the time of occurrence of abnormality such as stopping the substrate processing is performed. FIG. 4 is displayed on the display device 144. Therefore, since the operator can confirm sequentially, the process at the time of abnormality is promptly started.

図5は、自己バイアス電圧を監視する全体の流れを示すフローチャートである。
図5に示されるように、自己バイアス電圧の監視が開始されると、監視の判断の基準となる値である自己バイアス電圧安定許容値、自己バイアス電圧安定時間、自己バイアス電圧監視許容値、及び自己バイアス電圧監視時間の設定がなされ、その後、プラズマ処理が開始される。すなわち、ステップS10で、自己バイアス電圧安定許容値の設定がなされ、ステップS12で自己バイアス電圧安定時間の設定がなされ、ステップS14で自己バイアス電圧監視許容値の設定がなされ、ステップS16で自己バイアス電圧監視時間の設定がなされ、その後、ステップS18からステップS30までのループからなるプラズマ処理が開始される。
FIG. 5 is a flowchart showing the overall flow of monitoring the self-bias voltage.
As shown in FIG. 5, when monitoring of the self-bias voltage is started, a self-bias voltage stabilization allowable value, a self-bias voltage stabilization time, a self-bias voltage monitoring allowable value, and a self-bias voltage monitoring allowable value, which are reference values for monitoring, The self-bias voltage monitoring time is set, and then plasma processing is started. That is, the allowable self-bias voltage stabilization value is set in step S10, the self-bias voltage stabilization time is set in step S12, the self-bias voltage monitoring allowable value is set in step S14, and the self-bias voltage is set in step S16. The monitoring time is set, and then plasma processing consisting of a loop from step S18 to step S30 is started.

ステップS18でプラズマ処理が開始されると、次のステップS20で、サンプリング時間が経過したか否かの判定がなされ、サンプリング時間が経過していないとの判定がなされた場合、ステップS30からステップS18へと戻る。一方、ステップS20でサンプリング時間が経過したとの判定がなされた場合、次のステップS22で自己バイアス電圧が安定済みであるかが監視され、判定がなされる。   When the plasma processing is started in step S18, it is determined whether or not the sampling time has passed in the next step S20, and if it is determined that the sampling time has not passed, step S30 to step S18. Return to. On the other hand, if it is determined in step S20 that the sampling time has elapsed, in the next step S22, it is monitored whether the self-bias voltage has been stabilized, and a determination is made.

ステップS22で、自己バイアス電圧が安定済ではないとの判定がなされた場合、次のステップS24で自己バイアス電圧安定判定処理がなされ後、ステップS30からステップS18のプラズマ処理開始へと戻る。ステップS24における自己バイアス電圧安定判定処理に詳細については後述する。   If it is determined in step S22 that the self-bias voltage has not been stabilized, self-bias voltage stability determination processing is performed in the next step S24, and then the process returns from step S30 to the start of plasma processing in step S18. Details of the self-bias voltage stability determination processing in step S24 will be described later.

ステップS22で自己バイアス電圧が安定済みであるとの判定がなされた場合、次のステップS26で、モニタされる自己バイアス電圧の値が、許容値下限Vminと許容値上限Vmaxとで定められる自己バイアス電圧監視許容値の許容範囲内にあるかが判定され、モニタされる自己バイアス電圧の値が許容値内にあると判定されれば、ステップS30からステップS18へと戻る。   When it is determined in step S22 that the self-bias voltage has been stabilized, in next step S26, the value of the monitored self-bias voltage is determined by the allowable lower limit Vmin and the allowable upper limit Vmax. It is determined whether the voltage monitoring allowable value is within the allowable range. If it is determined that the monitored self-bias voltage value is within the allowable value, the process returns from step S30 to step S18.

ステップS26で、モニタされる自己バイアス電圧の値が自己バイアス電圧監視許容値の許容範囲内にないとの判定がなされると、次ステップS28で、モニタされる自己バイアス電圧の値が自己バイアス電圧監視許容値の許容範囲内にない時間が、自己バイアス電圧監視時間tをオーバーするかが監視され、判定されて、自己バイアス電圧監視時間t内であれば、ステップS30からステップS18へと戻る。   If it is determined in step S26 that the monitored self-bias voltage value is not within the allowable range of the self-bias voltage monitoring allowable value, the monitored self-bias voltage value is determined to be the self-bias voltage in next step S28. Whether or not the time that is not within the allowable range of the monitoring allowable value exceeds the self-bias voltage monitoring time t is monitored and determined. If it is within the self-bias voltage monitoring time t, the process returns from step S30 to step S18.

一方、ステップS28で、モニタされる自己バイアス電圧の値が自己バイアス電圧監視許容値の許容範囲内にない時間が、自己バイアス電圧監視時間tをオーバーしたとの判定がなされた場合、次のステップS32で、例えば、基板処理を停止させるなどの異常発生時の処理がなされる。   On the other hand, if it is determined in step S28 that the time when the monitored self-bias voltage value is not within the allowable range of the self-bias voltage monitoring allowable value exceeds the self-bias voltage monitoring time t, the next step In S32, for example, processing at the time of occurrence of an abnormality such as stopping the substrate processing is performed.

図6は、図5においてステップS24で示される自己バイアス電圧が安定済みであるかが監視し、判定する処理(自己バイアス電圧判定処理)の流れの詳細を示すフローチャートである。
図6に示されるように、自己バイアス電圧安定判定処理が開始されると、ステップS100で、自己バイアス電圧モニタ値がデータバッファに格納される。すなわち、サンプリング時間△t毎に電圧計138より自己電圧バイアスの値を取得され、記憶装置142に記憶される。
FIG. 6 is a flowchart showing details of the flow of the process of monitoring and determining whether or not the self-bias voltage shown in step S24 in FIG. 5 is stable (self-bias voltage determination process).
As shown in FIG. 6, when the self-bias voltage stability determination process is started, the self-bias voltage monitor value is stored in the data buffer in step S100. That is, the value of the self voltage bias is acquired from the voltmeter 138 every sampling time Δt and stored in the storage device 142.

この際、図7に示されるような、データをn個格納できる先入れ先出し(FIFO)構造のデータバッファを2個作成し(データバッファ1、データバッファ2)、これらのデータバッファを図8に示されるようにデータバッファ1で溢れたデータをデータバッファ2に入れるようにする。これにより、最大n×△t分のデータをバッファし、保持することができる。   At this time, two data buffers having a first-in first-out (FIFO) structure capable of storing n pieces of data as shown in FIG. 7 are created (data buffer 1 and data buffer 2), and these data buffers are shown in FIG. Thus, the data overflowing in the data buffer 1 is put into the data buffer 2. As a result, data of up to n × Δt can be buffered and held.

次のステップS102では、データバッファ1とデータバッファ2とが全て埋まっているか否かの判定がなされる。そして、ステップS102で全て埋まっているのとの判定がなされなかった場合、次のステップS116で自己バイアス電圧安定判定NGがリターンされる。   In the next step S102, it is determined whether or not the data buffer 1 and the data buffer 2 are all filled. If it is not determined in step S102 that all are buried, the self-bias voltage stability determination NG is returned in the next step S116.

ステップS102でデータバッファ1とデータバッファ2とが全て埋まっているとの判定がなされた場合、ステップS104で、データバッファ1に格納されたデータの、ステップS106でデータバッファ2に収納されたデータの、データバッファに全てにデータが格納された時点からの平均値が算出され、次のステップS108では、データバッファ1に格納されたデータの平均値と、データバッファ2に格納されたデータの平均値との差が算出され、次のステップS110で、ステップS108で算出された平均値の差があらかじめ設定された許容範囲内であるか否かの判定がなされる。   If it is determined in step S102 that the data buffer 1 and the data buffer 2 are all filled, the data stored in the data buffer 1 in step S104 is the data stored in the data buffer 2 in step S106. The average value from the time when all data is stored in the data buffer is calculated. In the next step S108, the average value of the data stored in the data buffer 1 and the average value of the data stored in the data buffer 2 are calculated. In the next step S110, it is determined whether or not the average value difference calculated in step S108 is within a preset allowable range.

ステップS110で平均値の差が許容範囲内ではないとの判定がなされた場合、次のステップS116で自己バイアス電圧安定判定NGがリターンされる。一方、ステップS110で平均値の差が許容範囲内であるとの判定がなされた場合、次のステップS112で、平均値の差が許容範囲内にある状態で、あらかじめ設定された安定時間が経過するか否かの判定がなされ、安定時間が経過しなければ、次のステップS116で自己バイアス電圧安定判定NGがリターンされる。   If it is determined in step S110 that the difference between the average values is not within the allowable range, the self-bias voltage stability determination NG is returned in the next step S116. On the other hand, if it is determined in step S110 that the average value difference is within the allowable range, a preset stabilization time has elapsed in the next step S112 in a state where the average value difference is within the allowable range. If the stabilization time has not elapsed, the self-bias voltage stability determination NG is returned in the next step S116.

一方、ステップS112で安定時間が経過したとの判定がなされた場合、自己バイアス電圧が安定したとみなし、次のステップS114で自己バイアス電圧安定判定OKがリターンされる。以上のように、自己バイアス電圧モニタ値の区間内における移動平均を求めることによりノイズなどの影響を除外し、かつ、隣接する区間同士の差を求めることで自己バイアス電圧モニタ値の変化量を求めている。そして、この時点における自己バイアス電圧の値が、自己バイアス電圧監視する際の自己バイアス電圧基準値として記憶される。   On the other hand, if it is determined in step S112 that the stabilization time has elapsed, it is considered that the self-bias voltage has been stabilized, and self-bias voltage stability determination OK is returned in the next step S114. As described above, by calculating the moving average within the interval of the self-bias voltage monitor value, the influence of noise and the like is excluded, and by calculating the difference between adjacent intervals, the amount of change in the self-bias voltage monitor value is obtained. ing. Then, the value of the self-bias voltage at this time is stored as a self-bias voltage reference value for monitoring the self-bias voltage.

本実施形態によれば、従来、リアルタイムで異常判定をすることが困難であった自己バイアス電圧を監視し、異常を判定することで、半導体製造装置1の歩留りを向上させることができ、また、処理されるウエハWの品質を向上させることができる。   According to the present embodiment, it is possible to improve the yield of the semiconductor manufacturing apparatus 1 by monitoring the self-bias voltage, which has conventionally been difficult to determine abnormality in real time, and determining abnormality. The quality of the wafer W to be processed can be improved.

なお、上述した実施形態は、半導体製造装置だけでなくLCD装置のようなガラス基板を処理する装置でも適用できる。   The above-described embodiment can be applied not only to a semiconductor manufacturing apparatus but also to an apparatus for processing a glass substrate such as an LCD apparatus.

〔付記〕
本発明の一態様によれば、処理室内にガスを導入するガス供給手段と、基板を載置する基板載置台と、高周波電力を供給するための高周波電力供給手段と、を有し、前記高周波電力供給手段が供給する高周波電力によって生成されたプラズマを利用して、前記基板に対して所定の処理を施す基板処理装置であって、プラズマを生成して前記基板を処理する際に、前記基板載置台に発生する自己バイアス電圧のデータを所定時間蓄積して格納する格納手段と、この格納手段に格納された自己バイアス電圧のデータから自己バイアス電圧の変化量を求める変化量算出手段と、この変化量算出手段により算出された変化量があらかじめ設定された許容量より小さくなるかどうかにより自己バイアス電圧が安定しているか判定する判定手段と、を有する基板処理装置が提供される。
[Appendix]
According to one aspect of the present invention, the apparatus includes a gas supply unit that introduces a gas into a processing chamber, a substrate mounting table on which a substrate is mounted, and a high-frequency power supply unit that supplies high-frequency power. A substrate processing apparatus that performs a predetermined process on the substrate by using plasma generated by high-frequency power supplied by a power supply means, wherein the substrate is processed when the substrate is generated by generating plasma. Storage means for accumulating and storing self-bias voltage data generated on the mounting table for a predetermined time; change amount calculating means for obtaining a change amount of the self-bias voltage from the self-bias voltage data stored in the storage means; and Determination means for determining whether the self-bias voltage is stable depending on whether or not the change amount calculated by the change amount calculation means is smaller than a preset allowable amount. The substrate processing apparatus is provided.

好ましくは、前記所定時間は、サンプリング時間毎に検出した自己バイアス電圧を格納する格納手段(データバッファ)が、前記自己バイアス電圧のデータで一杯になるまでの時間である。   Preferably, the predetermined time is a time until the storage means (data buffer) for storing the self-bias voltage detected every sampling time is filled with the self-bias voltage data.

好ましくは、前記所定時間が経過した後の自己バイアス電圧の変化量が、所定の許容量より大きい場合、自己バイアス電圧の異常を通知する。   Preferably, when the amount of change in the self-bias voltage after the predetermined time has elapsed is greater than a predetermined allowable amount, an abnormality in the self-bias voltage is notified.

好ましくは、さらに、記憶手段を有し、前記記憶手段内に前記格納手段が2つ以上設けられ、前記自己バイアス電圧のデータで前記格納手段が少なくとも2つが一杯になると、前記自己バイアス電圧の変化量に基づいて自己バイアス電圧基準値を求める。   Preferably, the storage unit further includes two or more storage units in the storage unit, and when at least two of the storage units are filled with the self-bias voltage data, the change in the self-bias voltage is achieved. A self-bias voltage reference value is obtained based on the quantity.

好ましくは、前記変化量は、前記自己バイアス電圧のデータの平均値の差である。   Preferably, the amount of change is a difference between average values of the self-bias voltage data.

好ましくは、前記所定時間は、サンプリング時間毎に検出した自己バイアス電圧を格納する格納手段(データバッファ)が、前記自己バイアス電圧のデータで2個以上一杯になるまでの時間である。   Preferably, the predetermined time is a time until the storage means (data buffer) for storing the self-bias voltage detected every sampling time is filled with two or more data of the self-bias voltage.

好ましくは、プラズマ処理を開始し、入射波電力が安定した後、前記サンプリングを開始する。   Preferably, the plasma processing is started, and after the incident wave power is stabilized, the sampling is started.

本発明の他の態様によれば、基板を処理する処理室と、この処理室内にガスを導入するガス供給手段と、前記処理室内に設けられ、基板が載置される基板載置台と、基板に対して所定の処理を施すプラズマを、前記処理室内に発生させるための高周波電力を供給する高周波電力供給手段と、前記基板載置台に発生する自己バイアス電圧が安定しているときの値である自己バイアス電圧基準値と、あらかじめ設定された許容量とを比較する比較手段と、前記比較手段による比較に基づいて、自己バイアス電圧の異常を判定する判定手段と、を有する基板処理装置が提供される。   According to another aspect of the present invention, a processing chamber for processing a substrate, a gas supply means for introducing gas into the processing chamber, a substrate mounting table provided in the processing chamber on which a substrate is mounted, and a substrate A high-frequency power supply means for supplying high-frequency power for generating a plasma for performing a predetermined process on the processing chamber, and a value when the self-bias voltage generated in the substrate mounting table is stable. There is provided a substrate processing apparatus comprising: a comparison unit that compares a self-bias voltage reference value with a preset allowable amount; and a determination unit that determines an abnormality of the self-bias voltage based on the comparison by the comparison unit. The

本発明のさらに他の態様によれば、ガス導入手段、及び排気手段と高周波電力供給手段が接続された真空容器と、前記真空容器内で高周波電力によってプラズマを生成するプラズマ生成手段と、プラズマ処理中に監視の基準となる自己バイアス電圧基準値を設定する設定手段と、少なくとも、前記設定手段より設定された自己バイアス電圧基準値を記憶する記憶手段と、前記記憶手段に記憶された自己電圧バイアス基準値と、あらかじめ設定された許容値とを比較する比較手段と、前記比較手段による比較に基づいて異常を判定する判定手段と、前記判定手段により異常との判別がなされた場合に、異常を通知する通知手段と、を有する半導体製造装置が提供される。   According to still another aspect of the present invention, a gas introducing means, a vacuum container in which an exhaust means and a high frequency power supply means are connected, a plasma generating means for generating plasma by high frequency power in the vacuum container, and a plasma treatment A setting means for setting a self-bias voltage reference value to be a reference for monitoring, a storage means for storing at least a self-bias voltage reference value set by the setting means, and a self-voltage bias stored in the storage means A comparison unit that compares a reference value with a preset allowable value, a determination unit that determines an abnormality based on a comparison by the comparison unit, and an abnormality is determined when the determination unit determines an abnormality. There is provided a semiconductor manufacturing apparatus having notification means for notification.

本発明は、半導体ウエハやガラス基板等を処理するための基板処理装置において、高周波電力によって生成されたプラズマを利用して基板等を処理する基板処理装置に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used in a substrate processing apparatus for processing a substrate or the like in a substrate processing apparatus for processing a semiconductor wafer, a glass substrate, or the like, using plasma generated by high frequency power.

本発明の実施形態に係る基板処理装置の概略的な構成図である。1 is a schematic configuration diagram of a substrate processing apparatus according to an embodiment of the present invention. 本発明の実施形態に係る基板処理装置を制御するための制御用コントローラの構成を示すブロック図である。It is a block diagram which shows the structure of the controller for control for controlling the substrate processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に用いられる処理炉の構成を示す断面図である。It is sectional drawing which shows the structure of the processing furnace used for embodiment of this invention. 本発明の実施形態に係る基板処理装置の自己バイアス電圧を監視し、自己バイアス電圧が安定しているかを判定する方法を説明するグラフである。It is a graph explaining the method of monitoring the self-bias voltage of the substrate processing apparatus which concerns on embodiment of this invention, and determining whether the self-bias voltage is stable. 本発明の実施形態に係る基板処理装置の自己バイアス電圧を監視する全体の流れを示すフローチャートである。It is a flowchart which shows the whole flow which monitors the self-bias voltage of the substrate processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る基板処理装置の自己バイアス電圧が安定済みであるかが監視し、判定する処理の流れの詳細を示すフローチャートである。It is a flowchart which shows the detail of the flow of the process which monitors whether the self-bias voltage of the substrate processing apparatus which concerns on embodiment of this invention is stabilized, and determines. 本発明の実施形態に係る基板処理装置で用いられるデータバッファ構造を示す説明図である。It is explanatory drawing which shows the data buffer structure used with the substrate processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る基板処理装置で用いられる、データバッファを2個連結した構造を示す説明図である。It is explanatory drawing which shows the structure which connected two data buffers used with the substrate processing apparatus which concerns on embodiment of this invention.

符号の説明Explanation of symbols

1 半導体製造装置
100 プラズマCVD処理装置
102 処理室
116 圧力センサ
118 コントローラ
120 アノード電極
128 ガス導入ライン
130 カソード電極
132 高周波発振器
138 電圧計
142 記憶手段
W ウエハ
DESCRIPTION OF SYMBOLS 1 Semiconductor manufacturing apparatus 100 Plasma CVD processing apparatus 102 Processing chamber 116 Pressure sensor 118 Controller 120 Anode electrode 128 Gas introduction line 130 Cathode electrode 132 High frequency oscillator 138 Voltmeter 142 Storage means W Wafer

Claims (1)

処理室内にガスを導入するガス供給手段と、
基板を載置する基板載置台と、
高周波電力を供給するための高周波電力供給手段と、
を有し、
前記高周波電力供給手段が供給する高周波電力によって生成されたプラズマを利用して、前記基板に対して所定の処理を施す基板処理装置であって、
プラズマを生成して前記基板を処理する際に、前記基板載置台に発生する自己バイアス電圧のデータを所定時間蓄積して格納する格納手段と、
この格納手段に格納された自己バイアス電圧のデータから自己バイアス電圧の変化量を求める変化量算出手段と、
この変化量算出手段により算出された変化量があらかじめ設定された許容量より小さくなるかどうかにより自己バイアス電圧が安定しているか判定する判定手段と、
を有する基板処理装置。
Gas supply means for introducing gas into the processing chamber;
A substrate mounting table for mounting the substrate;
High-frequency power supply means for supplying high-frequency power;
Have
A substrate processing apparatus for performing a predetermined process on the substrate using plasma generated by the high frequency power supplied by the high frequency power supply means,
Storage means for accumulating and storing data of a self-bias voltage generated on the substrate mounting table for a predetermined time when processing the substrate by generating plasma.
A change amount calculating means for obtaining a change amount of the self-bias voltage from the self-bias voltage data stored in the storage means;
Determining means for determining whether the self-bias voltage is stable depending on whether or not the change amount calculated by the change amount calculating means is smaller than a preset allowable amount;
A substrate processing apparatus.
JP2007176149A 2007-07-04 2007-07-04 Substrate processing equipment Pending JP2009013462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007176149A JP2009013462A (en) 2007-07-04 2007-07-04 Substrate processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007176149A JP2009013462A (en) 2007-07-04 2007-07-04 Substrate processing equipment

Publications (1)

Publication Number Publication Date
JP2009013462A true JP2009013462A (en) 2009-01-22

Family

ID=40354727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007176149A Pending JP2009013462A (en) 2007-07-04 2007-07-04 Substrate processing equipment

Country Status (1)

Country Link
JP (1) JP2009013462A (en)

Similar Documents

Publication Publication Date Title
KR100932168B1 (en) Method of manufacturing substrate processing apparatus and semiconductor device
US8393227B2 (en) Substrate processing method, storage medium storing program for executing the same, substrate processing apparatus, and fault detection method for differential pressure flowmeter
TWI728981B (en) Semiconductor manufacture device and substrate transport method
US11462444B2 (en) Substrate container, controller, and abnormality detection method
KR101933776B1 (en) Vacuum processing apparatus and operation method thereof
US20170076964A1 (en) Substrate processing apparatus
JP5545795B2 (en) Substrate processing apparatus and semiconductor manufacturing apparatus management method
KR20200023220A (en) Substrate conveying module and substrate conveying method
US9418866B2 (en) Gas treatment method
JP2012231117A (en) Substrate processing apparatus, substrate processing apparatus control program, and method of manufacturing semiconductor device
KR101916394B1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US10731248B2 (en) Vacuum processing apparatus and operation method thereof
KR102512456B1 (en) Substrate processing device, semiconductor device manufacturing method and program
TWI756727B (en) Substrate processing system, manufacturing method of semiconductor device, and computer program for substrate processing
US7592569B2 (en) Substrate processing apparatus, pressure control method for substrate processing apparatus and recording medium having program recorded therein
CN111868909A (en) EFEM
US20250226248A1 (en) Substrate processing system, substrate processing apparatus, substrate processing method, method of manufacturing semiconductor device, and recording medium
JP2009013462A (en) Substrate processing equipment
US11823877B2 (en) Substrate processing system, substrate processing method, and controller
KR20230014033A (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP2010024487A (en) Substrate treatment apparatus
JP2011054679A (en) Substrate processor
JP5522776B2 (en) Substrate processing apparatus, control method and maintenance method for substrate processing apparatus
KR20070080502A (en) Substrate Processing Apparatus and Method
CN108109940B (en) Substrate processing apparatus and substrate processing system