JP2009011112A - Overcurrent protection circuit and electronic equipment using the same - Google Patents
Overcurrent protection circuit and electronic equipment using the same Download PDFInfo
- Publication number
- JP2009011112A JP2009011112A JP2007171823A JP2007171823A JP2009011112A JP 2009011112 A JP2009011112 A JP 2009011112A JP 2007171823 A JP2007171823 A JP 2007171823A JP 2007171823 A JP2007171823 A JP 2007171823A JP 2009011112 A JP2009011112 A JP 2009011112A
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent protection
- transistor
- power supply
- protection circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 230000003071 parasitic effect Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 239000000779 smoke Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、半導体装置に集積化された過電流保護回路、及び、これを用いた電子機器に関するものである。 The present invention relates to an overcurrent protection circuit integrated in a semiconductor device and an electronic device using the same.
図3は、過電流保護回路の一従来例を示す図である。 FIG. 3 is a diagram showing a conventional example of an overcurrent protection circuit.
図3に示すように、従来の過電流保護回路は、一般に、パワートランジスタTraと並列に接続されたモニタトランジスタTrbを用いて、出力電流Ioと同等の挙動を示すモニタ電流Imを生成し、これを抵抗Raに流し込むことでモニタ電圧Vmに変換した後、比較器CMPで所定の基準電圧Vrefと比較することにより、過電流保護信号OCPを生成する構成とされていた。 As shown in FIG. 3, the conventional overcurrent protection circuit generally uses a monitor transistor Trb connected in parallel with the power transistor Tra to generate a monitor current Im that exhibits the same behavior as the output current Io. Is converted into the monitor voltage Vm by flowing it into the resistor Ra, and then the overcurrent protection signal OCP is generated by comparing with the predetermined reference voltage Vref by the comparator CMP.
なお、過電流保護回路に関連する従来技術としては、特許文献1〜3などを挙げることができる。
確かに、上記従来の過電流保護回路であれば、パワートランジスタTraがその安全動作領域(ASO[Area of Safe Operation])を超えて破壊され、半導体装置が発煙・発火することを未然に防止することが可能である。 Certainly, the above-described conventional overcurrent protection circuit prevents the power transistor Tra from being destroyed beyond its safe operation area (ASO [Area of Safe Operation]) and causing the semiconductor device to emit smoke or ignite. It is possible.
しかしながら、上記従来の過電流保護回路は、パワートランジスタTraに流れる出力電流Ioを直接的に検出するのではなく、これと同等の挙動を示すモニタ電流Imを検出することで、出力電流Ioを間接的に検出する構成とされていたため、入力電圧Vccに対する依存性が大きく、過電流保護動作点にばらつきを生じやすかった。 However, the above-described conventional overcurrent protection circuit does not directly detect the output current Io flowing through the power transistor Tra, but indirectly detects the output current Io by detecting the monitor current Im that exhibits the same behavior. Therefore, the dependency on the input voltage Vcc is large, and the overcurrent protection operating point is likely to vary.
また、上記従来の過電流保護回路において、パワートランジスタTraは、大きな出力電流Ioが流れることに伴い、少なからず発熱するが、モニタトランジスタTrbには、微小なモニタ電流Imしか流れないため、ほとんど発熱しない。そのため、パワートランジスタTra及びモニタトランジスタTrbの各温度特性に応じて、両者のオンスレッショルド電圧に差違が生じ、過電流保護動作点にばらつきを生じるおそれがあった。 In the above-described conventional overcurrent protection circuit, the power transistor Tra generates heat as the large output current Io flows. However, since the monitor transistor Trb flows only a minute monitor current Im, the power transistor Tra generates almost heat. do not do. Therefore, depending on the temperature characteristics of the power transistor Tra and the monitor transistor Trb, there is a possibility that a difference occurs between the on-threshold voltages of the power transistor Tra and the monitor transistor Trb, resulting in variations in the overcurrent protection operating point.
また、上記従来の過電流保護回路において、パワートランジスタTraの温度特性とモニタトランジスタTrbの温度特性との間に製造ばらつき等が生じていた場合には、仮に両者の温度条件が同一であったとしても、出力電流Ioとモニタ電流Imの挙動が整合せず、過電流保護動作点にばらつきを生じるおそれがあった。 Further, in the above-described conventional overcurrent protection circuit, if there is a manufacturing variation between the temperature characteristic of the power transistor Tra and the temperature characteristic of the monitor transistor Trb, it is assumed that both temperature conditions are the same. However, the behaviors of the output current Io and the monitor current Im are not matched, and there is a possibility that the overcurrent protection operating point may vary.
また、上記従来の過電流保護回路は、モニタ電流Imを抵抗Raに流し込むことで、モニタ電圧Vmを生成する構成とされていたため、抵抗Raの温度特性が過電流保護動作点に直接影響を及ぼしていた。そのため、抵抗Raの温度特性が製品毎に大きく異なる場合には、過電流保護動作点に大きなばらつきを生じるおそれがあった。 Further, since the conventional overcurrent protection circuit is configured to generate the monitor voltage Vm by flowing the monitor current Im into the resistor Ra, the temperature characteristic of the resistor Ra directly affects the overcurrent protection operating point. It was. Therefore, when the temperature characteristic of the resistor Ra is greatly different for each product, there is a possibility that a large variation occurs in the overcurrent protection operation point.
本発明は、上記の問題点に鑑み、周囲温度に影響されない過電流保護を実現することが可能な過電流保護回路、及び、これを用いた電子機器を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an overcurrent protection circuit capable of realizing overcurrent protection that is not affected by ambient temperature, and an electronic device using the same.
上記目的を達成するために、本発明に係る過電流保護回路は、パワー素子に繋がる金属配線の寄生抵抗成分を利用した出力電流検出用の抵抗と;一対のバイポーラトランジスタから成り、各々のエミッタ間に前記抵抗の両端電圧が印加される第1のカレントミラー回路と;前記一対のバイポーラトランジスタのコレクタ電流を所定のミラー比に維持する第2のカレントミラー回路と;前記バイポーラトランジスタのコレクタ電圧に応じてオン/オフされ、その一端から過電流保護信号が引き出されるスイッチ素子と;を集積化して成る構成(第1の構成)とされている。 In order to achieve the above object, an overcurrent protection circuit according to the present invention comprises a resistor for detecting an output current using a parasitic resistance component of a metal wiring connected to a power element; and a pair of bipolar transistors between each emitter. A first current mirror circuit to which a voltage across the resistor is applied; a second current mirror circuit that maintains a collector current of the pair of bipolar transistors at a predetermined mirror ratio; and according to a collector voltage of the bipolar transistor And a switch element from which an overcurrent protection signal is drawn out from one end of the switch element (first configuration).
また、本発明に係る電子機器は、1次電源系と、前記1次電源系から電力供給を受けて駆動される2次電源系と、前記2次電源系から電力供給を受けて駆動される負荷系と、を有する電子機器であって、前記2次電源系の過電流保護手段として、上記第1の構成から成る過電流保護回路を有して成る構成(第2の構成)とされている。 The electronic device according to the present invention is driven by a primary power supply system, a secondary power supply system driven by receiving power supply from the primary power supply system, and a power supply supplied from the secondary power supply system. And an electronic device having a load system, wherein the overcurrent protection means of the secondary power supply system includes an overcurrent protection circuit having the first configuration (second configuration). Yes.
本発明に係る過電流保護回路であれば、周囲温度に影響されない過電流保護を実現することがとなる。 With the overcurrent protection circuit according to the present invention, overcurrent protection that is not affected by the ambient temperature is realized.
図1は、本発明に係る過電流保護回路を備えた半導体装置を示す図である。 FIG. 1 is a diagram showing a semiconductor device provided with an overcurrent protection circuit according to the present invention.
図1に示すように、半導体装置1は、パワートランジスタ10と、制御回路20と、過電流保護回路30と、を集積化して成る。
As shown in FIG. 1, the semiconductor device 1 is formed by integrating a
パワートランジスタ10は、電源電圧Vccが印加される入力端子INと、負荷(本図では不図示)が接続される出力端子OUTとの間に接続され、制御回路20からの指示に応じてオン/オフ制御されるパワー素子であり、本実施形態では、Nチャネル型電界効果トランジスタが用いられている。
The
制御回路20は、パワートランジスタ10のオン/オフ制御を行う主体であり、過電流保護信号OCPの論理に応じて、パワートランジスタ10を強制的にオフとするか否かを判断する機能を備えている。
The
図1に即して具体的に述べると、制御回路20は、過電流保護信号OCPの論理がハイレベルであるときには、パワートランジスタ10に流れる出力電流Ioに過電流が生じていないと判断して、通常通りにパワートランジスタ10のオン/オフ制御を行う。一方、制御回路20は、過電流保護信号OCPの論理がローレベルであるときには、パワートランジスタ10に流れる出力電流Ioに過電流が生じていると判断して、パワートランジスタ10を強制的にオフとする。
Specifically, referring to FIG. 1, the
このような過電流保護動作により、パワートランジスタ10がその安全動作領域(ASO[Area of Safe Operation])を超えて破壊され、半導体装置1が発煙・発火することを未然に防止することが可能となる。
By such an overcurrent protection operation, it is possible to prevent the
過電流保護回路30は、抵抗R1、R2と、pnp型バイポーラトランジスタQ1、Q2と、Nチャネル型電界効果トランジスタN0、N1、N2、N3と、定電流源CS1とを有して成る。
The
抵抗R1は、入力端子INからパワートランジスタ10のドレインに至る金属配線(例えばアルミニウム配線)に寄生する配線抵抗成分であり、抵抗R1に相当する配線区間については、所望の抵抗値Rを得るために、金属配線の幅が他よりも狭く形成されている。
The resistor R1 is a wiring resistance component that is parasitic on a metal wiring (for example, an aluminum wiring) extending from the input terminal IN to the drain of the
トランジスタQ1のエミッタは、パワートランジスタ10のドレイン(抵抗R1の一端に相当)に接続されている。トランジスタQ2のエミッタは、入力端子IN(抵抗R1の他端に相当)トランジスタQ1、Q2のベースは互いに接続されており、その接続ノードは、トランジスタQ1のコレクタに接続されている。 The emitter of the transistor Q1 is connected to the drain of the power transistor 10 (corresponding to one end of the resistor R1). The emitter of the transistor Q2 is input terminal IN (corresponding to the other end of the resistor R1). The bases of the transistors Q1 and Q2 are connected to each other, and the connection node is connected to the collector of the transistor Q1.
トランジスタN0のドレインは、定電流源CS1の出力端に接続されている。トランジスタN1のドレインは、トランジスタQ1のコレクタに接続されている。トランジスタN2のドレインは、トランジスタQ2のコレクタに接続されている。トランジスタN0、N1、N2のゲートは互いに接続されており、その接続ノードは、トランジスタN0のドレインに接続されている。トランジスタN3のドレインは、抵抗R2を介して、入力端子INに接続される一方、過電流保護信号OCPの引出端として、制御回路20の過電流保護信号入力端に接続されている。トランジスタN0、N1、N2、N3のソースは、いずれも接地されている。
The drain of the transistor N0 is connected to the output terminal of the constant current source CS1. The drain of the transistor N1 is connected to the collector of the transistor Q1. The drain of the transistor N2 is connected to the collector of the transistor Q2. The gates of the transistors N0, N1, and N2 are connected to each other, and the connection node is connected to the drain of the transistor N0. The drain of the transistor N3 is connected to the input terminal IN via the resistor R2, and is connected to the overcurrent protection signal input terminal of the
上記構成から成る過電流保護回路30の動作について詳細に説明する。
The operation of the
過電流保護回路30では、トランジスタQ1、及び、トランジスタQ2によって、第1のカレントミラー回路が形成されており、また、トランジスタN0、トランジスタN1、及び、トランジスタN2によって、第2のカレントミラー回路が形成されている。
In the
なお、トランジスタN1、N2には、定電流源CS1で生成される基準電流Irefをミラーする形で、第1電流I1及び第2電流I2(トランジスタQ1、Q2のコレクタ電流)が流されており、トランジスタN1、N2は、第1電流I1と第2電流I2が所定のミラー比(I1:I2=a:b)を有するように設計されている。 The transistors N1 and N2 are supplied with a first current I1 and a second current I2 (collector currents of the transistors Q1 and Q2) that mirror the reference current Iref generated by the constant current source CS1. The transistors N1 and N2 are designed so that the first current I1 and the second current I2 have a predetermined mirror ratio (I1: I2 = a: b).
上記構成から成る過電流保護回路30において、出力電流Ioが所定の閾値(過電流検出値)よりも小さい場合には、抵抗R1での電圧降下が小さく、トランジスタQ1のエミッタ電圧が高くなるので、トランジスタQ1には電流が流れやすくなる。しかしながら、トランジスタQ1に流れる第1電流I1、及び、トランジスタQ2に流れる第2電流I2には、基準電流Irefに対して、所定のミラー比が設定されている。そのため、トランジスタN1のドレインに現れる第1電圧V1、及び、トランジスタN2のドレインに現れる第2電圧V2は、それぞれ、上記のミラー比を維持するように低下する。その結果、出力電流Ioが所定の閾値に達するまでは、トランジスタN3がオフ状態とされ、過電流保護信号OCPは、抵抗R2にプルアップされてハイレベルとなる。
In the
一方、出力電流Ioが所定の閾値(過電流検出値)に達した場合には、抵抗R1での電圧降下が大きく、トランジスタQ1のエミッタ電圧が低くなるので、トランジスタQ1には電流が流れにくくなる。しかしながら、先述のように、第1電流I1と第2電流I2には、基準電流Irefに対して、上記所定のミラー比が設定されているため、第1電圧V1及び第2電圧V2は、そのミラー比を維持するように上昇する。その結果、出力電流Ioが所定の閾値に達すると、トランジスタM3がオフ状態からオン状態に遷移され、過電流保護信号OCPの論理値は、ハイレベルからローレベルに遷移される。 On the other hand, when the output current Io reaches a predetermined threshold value (overcurrent detection value), the voltage drop at the resistor R1 is large and the emitter voltage of the transistor Q1 is low, so that it is difficult for current to flow through the transistor Q1. . However, as described above, since the predetermined mirror ratio is set for the first current I1 and the second current I2 with respect to the reference current Iref, the first voltage V1 and the second voltage V2 are Rise to maintain mirror ratio. As a result, when the output current Io reaches a predetermined threshold, the transistor M3 is transitioned from the off state to the on state, and the logical value of the overcurrent protection signal OCP is transitioned from the high level to the low level.
このように、パワートランジスタ10の入力側に繋がる金属配線の寄生抵抗成分を過電流検出用の抵抗R1とした構成であれば、パワートランジスタ10に出力電流Ioが流れると、これに応じた電圧降下が抵抗R1に生じるため、入力端子INとパワートランジスタ10のドレインとの電圧差(すなわち、抵抗R1の両端間電圧)を所定の閾値と比較することで、過電流保護信号OCPを生成することが可能となる。
As described above, if the parasitic resistance component of the metal wiring connected to the input side of the
また、パワートランジスタ10の入力側に繋がる金属配線の寄生抵抗成分を過電流検出用の抵抗R1とした構成であれば、モニタトランジスタが不要となるだけでなく、パワートランジスタ10に流れる出力電流Ioを全てモニタすることが可能となる。
Further, if the parasitic resistance component of the metal wiring connected to the input side of the
また、配線抵抗を利用することで、別途の抵抗素子を用いた場合に比べて、コンタクトの抵抗成分を削減することができるので、高精度な低抵抗を実現することが可能となる。 In addition, since the resistance component of the contact can be reduced by using the wiring resistance as compared with the case where a separate resistance element is used, it is possible to realize a highly accurate low resistance.
また、本実施形態の過電流保護回路30であれば、抵抗R1(金属配線)の温度特性とバイポーラトランジスタQ1、Q2の温度特性を利用して、過電流保護回路30における出力電流検出部の温度特性をフラットとすることが可能となる。以下では、このような作用・効果について、詳細な説明を行う。
Further, in the case of the
まず、トランジスタQ1とトランジスタQ2との間には、ダイオード方程式により、以下の(1)式が成立する。 First, the following equation (1) is established between the transistor Q1 and the transistor Q2 by a diode equation.
上記(1)式中、熱電圧VT、及び、抵抗R1の抵抗値Rは、以下の(2)式で示すように、絶対温度Tの関数として表される。なお、(2)式中、kはボルツマン係数、qは電子の電荷量、αは抵抗R1の温度定数を示している。 In the above equation (1), the thermal voltage V T and the resistance value R of the resistor R1 are expressed as a function of the absolute temperature T as represented by the following equation (2). In equation (2), k represents the Boltzmann coefficient, q represents the amount of charge of electrons, and α represents the temperature constant of the resistor R1.
ここで、過電流保護回路30における出力電流検出部の温度特性は、(1)式を温度Tで全微分することにより、以下の(3)式で表される。
Here, the temperature characteristic of the output current detection unit in the
上記の(3)式から分かるように、本実施形態の過電流保護回路30においては、抵抗R1(金属配線)の温度特性とバイポーラトランジスタQ1、Q2の温度特性とが互いにキャンセルし合い、出力電流検出部の温度特性がフラット(dIo/dT=0)となる。
As can be seen from the above equation (3), in the
これと同時に、トランジスタM1、トランジスタM2のミラー比もトランジスタM3のオンスレッショルド電圧に合わせて微調整することにより、過電流保護回路30が周囲温度に依存することなく動作するようになる。
At the same time, the mirror ratio of the transistors M1 and M2 is finely adjusted according to the on-threshold voltage of the transistor M3, so that the
従って、周囲温度が変化しても、第1電流I1及び第2電流I2の電流比にずれが生じにくくなり、延いては、過電流保護動作点にばらつきが生じにくくなるので、周囲温度に影響されない過電流保護を実現することが可能となる。 Accordingly, even if the ambient temperature changes, the current ratio between the first current I1 and the second current I2 is less likely to be shifted, and further, the overcurrent protection operating point is less likely to vary, which affects the ambient temperature. Overcurrent protection that is not performed can be realized.
また、過電流保護回路30を搭載した半導体装置1であれば、過電流保護動作点のばらつきが小さくなるので、パワートランジスタ10の安全動作領域(ASO)に不必要なマージンを持たせる必要がなくなる。従って、チップ面積(パワートランジスタ10の素子サイズ)を縮小することができるので、チップコストを削減し、延いては、利益率を向上することが可能となる。
Further, in the semiconductor device 1 equipped with the
図2は、過電流保護回路の適用対象となるアプリケーションの一例を示す図(一般的な電源系統図)である。 FIG. 2 is a diagram (a general power system diagram) illustrating an example of an application to which the overcurrent protection circuit is applied.
図2に示すアプリケーションは、1次電源系Aと、1次電源系Aから電力供給を受けて駆動される2次電源系Bと、2次電源系Bから電力供給を受けて駆動される負荷系Cと、を有して成るセットである。 The application shown in FIG. 2 includes a primary power supply system A, a secondary power supply system B driven by receiving power supply from the primary power supply system A, and a load driven by receiving power supply from the secondary power supply system B. And a system C.
なお、図2に示すように、1次電源系Aとしては、DC/DCコンバータ(或いは、AC/DCコンバータ)A1などが考えられる。また、2次電源系Bとしては、低電圧降下型(LDO[Low Drop-Out]レギュレータB1、モータドライバB2、ハイサイドスイッチB3、及び、DC/DCコンバータ(或いは低電圧降下型レギュレータ)B4などが考えられる。また、負荷系Cとしては、メモリカードC1、モータC2、USB機器(USBコネクタを含む)C3、及び、信号処理装置(信号処理IC)C4などが考えられる。 As shown in FIG. 2, as the primary power supply system A, a DC / DC converter (or AC / DC converter) A1 or the like can be considered. The secondary power supply system B includes a low voltage drop type (LDO [Low Drop-Out] regulator B1, a motor driver B2, a high side switch B3, and a DC / DC converter (or low voltage drop type regulator) B4). The load system C may be a memory card C1, a motor C2, a USB device (including a USB connector) C3, a signal processing device (signal processing IC) C4, and the like.
また、電源能力(必要電力)の関係について述べると、1次電源系A(過電流保護動作点)>2次電源系B(過電流保護動作点)>負荷系Cとなる。従って、2次電源系Bの過電流保護動作点に大きなばらつきが存在する場合には、1次電源系Aの電源能力に不必要なマージンを持たせておかねばならず、大きな負荷となる。 Further, the relationship of power supply capacity (required power) is expressed as follows: primary power supply system A (overcurrent protection operating point)> secondary power supply system B (overcurrent protection operating point)> load system C. Therefore, when there is a large variation in the overcurrent protection operation point of the secondary power supply system B, an unnecessary margin must be provided in the power supply capability of the primary power supply system A, resulting in a large load.
これに対して、2次電源系Bの各構成要素B1〜B4に具備される過電流保護手段として、本発明に係る過電流保護回路30を用いれば、過電流保護動作点のばらつきが小さくなるので、1次電源系Aの電源能力を必要最小限に抑えることが可能となる。また、周囲温度の影響を考慮せずに済むので、セットの設計が容易となる。
On the other hand, if the
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.
本発明は、パワー素子を備えた半導体装置全般(電源ICなど)に有用な技術である。 The present invention is a technique useful for all semiconductor devices (such as a power supply IC) including a power element.
1 半導体装置
10 パワートランジスタ(Nチャネル型電界効果トランジスタ)
20 制御回路
30 過電流保護回路
IN 入力端子
OUT 出力端子
R1 抵抗(配線抵抗成分)
R2 抵抗
Q1、Q2 pnp型バイポーラトランジスタ
N0、N1、N2、N3 Nチャネル型電界効果トランジスタ
CS1 定電流源
Io 出力電流
Iref 基準電流
I1、I2 第1、第2電流
V1、V2 第1、第2電圧
OCP 過電流保護信号
A 1次電源系
A1 DC/DCコンバータ(或いはAC/DCコンバータ)
B 2次電源系
B1 低電圧降下型レギュレータ(LDOレギュレータ)
B2 モータドライバ
B3 ハイサイドスイッチ
B4 DC/DCコンバータ(或いはLDOレギュレータ)
C 負荷系
C1 メモリカード
C2 モータ
C3 USB機器
C4 信号処理装置(信号処理IC)
DESCRIPTION OF SYMBOLS 1
20
R2 resistor Q1, Q2 pnp bipolar transistor N0, N1, N2, N3 N-channel field effect transistor CS1 constant current source Io output current Iref reference current I1, I2 first and second currents V1, V2 first and second voltages OCP overcurrent protection signal A Primary power supply system A1 DC / DC converter (or AC / DC converter)
B Secondary power supply system B1 Low voltage drop regulator (LDO regulator)
B2 Motor driver B3 High side switch B4 DC / DC converter (or LDO regulator)
C load system C1 memory card C2 motor C3 USB device C4 signal processing device (signal processing IC)
Claims (2)
一対のバイポーラトランジスタから成り、各々のエミッタ間に前記抵抗の両端電圧が印加される第1のカレントミラー回路と;
前記一対のバイポーラトランジスタのコレクタ電流を所定のミラー比に維持する第2のカレントミラー回路と;
前記バイポーラトランジスタのコレクタ電圧に応じてオン/オフされ、その一端から過電流保護信号が引き出されるスイッチ素子と;
を集積化して成ることを特徴とする過電流保護回路。 A resistor for detecting the output current using the parasitic resistance component of the metal wiring connected to the power element;
A first current mirror circuit comprising a pair of bipolar transistors, wherein a voltage across the resistor is applied between the emitters;
A second current mirror circuit for maintaining a collector current of the pair of bipolar transistors at a predetermined mirror ratio;
A switch element which is turned on / off according to the collector voltage of the bipolar transistor and from which an overcurrent protection signal is drawn;
An overcurrent protection circuit characterized by being integrated.
前記2次電源系の過電流保護手段として、請求項1に係る過電流保護回路を有して成ることを特徴とする電子機器。 An electronic device having a primary power supply system, a secondary power supply system driven by receiving power supply from the primary power supply system, and a load system driven by receiving power supply from the secondary power supply system. And
An electronic device comprising the overcurrent protection circuit according to claim 1 as overcurrent protection means of the secondary power supply system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171823A JP2009011112A (en) | 2007-06-29 | 2007-06-29 | Overcurrent protection circuit and electronic equipment using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171823A JP2009011112A (en) | 2007-06-29 | 2007-06-29 | Overcurrent protection circuit and electronic equipment using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009011112A true JP2009011112A (en) | 2009-01-15 |
Family
ID=40325611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007171823A Pending JP2009011112A (en) | 2007-06-29 | 2007-06-29 | Overcurrent protection circuit and electronic equipment using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009011112A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094887A (en) * | 2011-11-07 | 2013-05-08 | 湖北三环汽车电器有限公司 | Overcurrent and over-temperature protection control circuit |
| US8497671B2 (en) | 2010-06-07 | 2013-07-30 | Rohm Co., Ltd. | Load driving device with over current protection |
| US8721390B2 (en) | 2010-03-31 | 2014-05-13 | Siltronic Ag | Method for the double-side polishing of a semiconductor wafer |
| WO2019044068A1 (en) * | 2017-08-30 | 2019-03-07 | 矢崎総業株式会社 | Semiconductor relay and vehicle current detection device |
| JP2019047474A (en) * | 2017-08-30 | 2019-03-22 | 矢崎総業株式会社 | Semiconductor relay and current detector for vehicle |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467613A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Protecting circuit |
| JPH04366772A (en) * | 1991-06-13 | 1992-12-18 | Tdk Corp | Overcurrent detection circuit of dc power supply |
| JPH07248342A (en) * | 1994-03-11 | 1995-09-26 | Nippon Motorola Ltd | Overcurrent detection circuit |
| JPH08340630A (en) * | 1995-06-08 | 1996-12-24 | Sharp Corp | Step-down switching regulator |
-
2007
- 2007-06-29 JP JP2007171823A patent/JP2009011112A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6467613A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Protecting circuit |
| JPH04366772A (en) * | 1991-06-13 | 1992-12-18 | Tdk Corp | Overcurrent detection circuit of dc power supply |
| JPH07248342A (en) * | 1994-03-11 | 1995-09-26 | Nippon Motorola Ltd | Overcurrent detection circuit |
| JPH08340630A (en) * | 1995-06-08 | 1996-12-24 | Sharp Corp | Step-down switching regulator |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8721390B2 (en) | 2010-03-31 | 2014-05-13 | Siltronic Ag | Method for the double-side polishing of a semiconductor wafer |
| US8497671B2 (en) | 2010-06-07 | 2013-07-30 | Rohm Co., Ltd. | Load driving device with over current protection |
| CN103094887A (en) * | 2011-11-07 | 2013-05-08 | 湖北三环汽车电器有限公司 | Overcurrent and over-temperature protection control circuit |
| WO2019044068A1 (en) * | 2017-08-30 | 2019-03-07 | 矢崎総業株式会社 | Semiconductor relay and vehicle current detection device |
| JP2019047474A (en) * | 2017-08-30 | 2019-03-22 | 矢崎総業株式会社 | Semiconductor relay and current detector for vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104914913B (en) | Overheating protection circuit and voltage-stablizer | |
| KR102473993B1 (en) | Voltage regulator | |
| JP6110133B2 (en) | Semiconductor device and electronic control device | |
| JP2009169785A (en) | Voltage regulator | |
| CN100480943C (en) | Voltage regulator | |
| JP4981267B2 (en) | Overheat detection circuit | |
| JP2009011112A (en) | Overcurrent protection circuit and electronic equipment using the same | |
| US8493097B2 (en) | Current-sensing circuit | |
| JP4439974B2 (en) | Power supply voltage monitoring circuit | |
| JP2010193033A (en) | Overcurrent protection circuit | |
| CN114365368A (en) | Overcurrent protection circuit | |
| JP6658269B2 (en) | Overcurrent detection circuit | |
| JP2007264776A (en) | Series regulator circuit | |
| JP2005293067A (en) | Voltage regulator | |
| JP6446974B2 (en) | Temperature detection circuit and semiconductor device | |
| JP5767855B2 (en) | Regulator circuit | |
| CN100433492C (en) | A current limiting circuit and method with temperature compensation | |
| KR102658159B1 (en) | Overheat protection circuit and semiconductor apparatus having the same | |
| JP5682336B2 (en) | Integrated circuit for power supply control, switching power supply, and control method for integrated circuit for power supply control | |
| JP2006115646A (en) | Overcurrent protection circuit and voltage developing circuit | |
| JP2005196636A (en) | Semiconductor circuit apparatus | |
| JP5763970B2 (en) | Voltage detection circuit | |
| JP2012242156A (en) | Temperature detection circuit | |
| JP2007258530A (en) | Low-voltage detection circuit | |
| JP2006105810A (en) | Voltage detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130212 |