JP2009099730A - Solder ball arrangement-side surface structure of package board, and its manufacturing method - Google Patents
Solder ball arrangement-side surface structure of package board, and its manufacturing method Download PDFInfo
- Publication number
- JP2009099730A JP2009099730A JP2007269168A JP2007269168A JP2009099730A JP 2009099730 A JP2009099730 A JP 2009099730A JP 2007269168 A JP2007269168 A JP 2007269168A JP 2007269168 A JP2007269168 A JP 2007269168A JP 2009099730 A JP2009099730 A JP 2009099730A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- solder ball
- package substrate
- surface structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 271
- 239000002184 metal Substances 0.000 claims abstract description 271
- 239000010410 layer Substances 0.000 claims abstract description 246
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 96
- 239000002335 surface treatment layer Substances 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 239000010931 gold Substances 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 19
- 229910052737 gold Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 239000011135 tin Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 12
- 230000001788 irregular Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、パッケージ基板の半田ボール配置側表面構造およびその製造方法に関し、より詳しくは、電気接続パッドの表面に金属凸縁を有するパッケージ基板に関するものである。 The present invention relates to a solder ball arrangement side surface structure of a package substrate and a manufacturing method thereof, and more particularly to a package substrate having a metal convex edge on the surface of an electrical connection pad.
電子産業の発展に伴い、電子製品も次第に多機能、高性能に向けて研究開発が進められている。半導体パッケージの高集積度(integration)および微小化(miniaturization)のパッケージの要求を満たすため、半導体チップを搭載するパッケージ基板は、単層板から多層板(multi-layer board)へ変わりつつあり、限られたスペースで、層間接続技術(interlayer connection)によりパッケージ基板上において利用できる回路面積を大きくすることで、電子素子の密度の高い集積回路(integrated circuit)の使用要求に対応している。 With the development of the electronic industry, research and development of electronic products are gradually progressing toward multifunction and high performance. In order to meet the requirements for high integration and miniaturization of semiconductor packages, the package substrate on which semiconductor chips are mounted is changing from a single-layer board to a multi-layer board. In this space, the circuit area that can be used on the package substrate is increased by an interlayer connection, thereby meeting the demand for using an integrated circuit having a high density of electronic elements.
半導体チップを搭載するためのパッケージ基板は、プラスチックボールグリッドアレイ(Plastic Ball Grid Array,PBGA)基板、チップサイズパッケージ(Chip Size Package,CSP)基板、フリップチップボールグリッドアレイ(Flip Chip Ball Grid Array,FCBGA)基板等を含んでいる。以下、半導体チップパッケージのためのFCBGA基板技術を例に説明する。図1に示すように、フリップチップ技術では、チップ配置側(chip disposing side)の第1の表面11aおよび半田ボール配置側(ball disposing side)の第2の表面11bを有するパッケージ基板11が提供され、該第1の表面11aに半導体チップ12が電気的に接続される多数の第1の電気接続パッド111を有し、該第1の電気接続パッド111の表面に半田からなる第1の導電素子13aが形成され、また第2の表面11bにその他の電子装置例えばプリント回路板が電気的に接続されるための第2の電気接続パッド112を有し、該第2の電気接続パッド112の表面に半田からなる第2の導電素子13bが形成され、該半導体チップ12が複数の電極パッド121を有し、該電極パッド121の表面に金属バンプ14が形成されることにより、該半導体チップ12の金属バンプ14をフリップチップによりパッケージ基板11の第1の導電素子13aに対応させ、該第1の導電素子13aを溶融するだけの半田フロー温度の条件で、該第1の導電素子13aを対応する金属バンプ14に半田フローすることにより、該半導体チップ12を該パッケージ基板11に電気的に接続する。
Package substrates for mounting semiconductor chips are plastic ball grid array (PBGA) substrates, chip size package (CSP) substrates, and flip chip ball grid arrays (FCBGA). ) Includes substrates. Hereinafter, an FCBGA substrate technology for a semiconductor chip package will be described as an example. As shown in FIG. 1, the flip chip technique provides a
ただし、該パッケージ基板11の第2の表面11b上における第2の電気接続パッド112と第2の導電素子13bとの接触面積が該第2の電気接続パッド112の露出した面積の大きさに限られ、該第2の導電素子13bと第2の電気接続パッド112との間の接触面積が不足であるため、その間の結合力が低減され、該第2の導電素子13bが脱落されやすくなる。例えば、現にパッケージ基板11では、プリント回路板に電気的に接続されるための第2の電気接続パッド112のピッチが800umから300umに縮小され、第2の電気接続パッド112のアパーチャー(aperture)が500umから250umに縮小されれば、電気的に接続されるための面積が4分の1と残され、導電素子の結合力が大幅に低下される。
However, the contact area between the second
従来の該パッケージ基板への半田ボール配置側表面の電気的接続パッドと導電素子との間の接触面積を増加させる製造方法を図2Aないし図2Eに示す。図2Aに示すように、パッケージ基板20の半田ボール配置側表面に電気接続パッド201を有し、該表面および電気接続パッド201の表面に絶縁保護層21が形成され、該絶縁保護層21に該電気接続パッド201の一部の表面を露出させるための開口210が形成されている。図2Bに示すように、該絶縁保護層21上および電気接続パッド201の露出した表面に導電層22が形成されている。そして、図2Cに示すように、該導電層22上にレジスト層23が形成され、該レジスト層23が露光・現像のパターニング製造工程により環状の開口230が形成されることで、該電気接続パッド201上および該絶縁保護層21の開口210の周縁の導電層22が露出される。その後、図2Dに示すように、電気めっきの電流伝導ルートとして該導電層22により該環状の開口230において該絶縁保護層21の開口210の周縁に当接された凸縁24が形成されている。最後に、図2Eに示すように、該レジスト層23およびそれによって被覆された導電層22を除去することにより、該凸縁24および電気接続パッド201の一部の表面が露出される。
2A to 2E show a conventional manufacturing method for increasing the contact area between the electrical connection pads on the solder ball arrangement side surface of the package substrate and the conductive element. As shown in FIG. 2A, an
ただし、該凸縁24と電気接続パッド201との間に導電層22を有し、該凸縁24が直接に該電気接続パッド201に結合されるのではなく、すなわち、該凸縁24と電気接続パッド201との間が一体ではないため、該凸縁24と電気接続パッド201との間の結合強度が低下する。また、該製造工程では、凸縁24が該絶縁保護層21の開口210の周縁に当接される構成特徴のみが形成され、のちほど該凸縁24および電気接続パッド201上に形成される例えば半田ボールのような導電素子が限られたスペースで増加可能の接触面積に限られているため、該半田ボールが脱落されやすくなる。
However, the
従って、従来の技術では、結合面積の低下により該導電素子が脱落する問題を回避するために、電気接続パッドと導電素子との間の結合力を増加させる構造を提供することは、業界で極めて解決すべき課題となっている。 Therefore, in the prior art, it is extremely difficult in the industry to provide a structure that increases the coupling force between the electrical connection pad and the conductive element in order to avoid the problem of the conductive element falling off due to a decrease in the bonding area. It is a problem to be solved.
そこで、以上のとおりの事情に鑑み、本発明は、導電素子が接着されるための表面構造の接触面積を増加するためのパッケージ基板の半田ボール配置側表面構造およびその製造方法を提供することを目的とする。 Accordingly, in view of the circumstances as described above, the present invention provides a solder ball placement side surface structure of a package substrate and a manufacturing method thereof for increasing the contact area of the surface structure to which the conductive element is bonded. Objective.
また、本発明は、該表面構造と導電素子との間の結合力を増加するためのパッケージ基板の半田ボール配置側表面構造およびその製造方法を提供することを目的とする。 Another object of the present invention is to provide a solder ball arrangement side surface structure of a package substrate and a manufacturing method thereof for increasing the bonding force between the surface structure and a conductive element.
上記の課題を解決するために、本発明は、互いに対向するチップ配置側および半田ボール配置側を有し、該チップ配置側および半田ボール配置側にそれぞれ第1および第2の回路層を有し、パッケージ基板のチップ配置側および第1の回路層上に第1の絶縁保護層が形成されているパッケージ基板の半田ボール配置側表面構造において、該半田ボール配置側の表面構造は、該第2の回路層の一部である金属パッドと、該金属パッドに周設された金属凸縁と、該パッケージ基板の半田ボール配置側に位置し、該金属凸縁の一部の表面を露出させるための該金属凸縁の外径サイズより小さい第2の開口を有する第2の絶縁保護層と、を備えている。 In order to solve the above problems, the present invention has a chip arrangement side and a solder ball arrangement side facing each other, and has first and second circuit layers on the chip arrangement side and the solder ball arrangement side, respectively. In the solder ball arrangement side surface structure of the package substrate in which the first insulating protective layer is formed on the chip arrangement side and the first circuit layer of the package substrate, the surface structure on the solder ball arrangement side is the second structure. A metal pad that is a part of the circuit layer, a metal convex edge provided around the metal pad, and a part of the metal convex edge that is located on the solder ball placement side of the package substrate And a second insulating protective layer having a second opening smaller than the outer diameter size of the metal convex edge.
また、本発明は、該パッケージ基板に互いに対向するチップ配置側および半田ボール配置側を有し、該チップ配置側および半田ボール配置側にそれぞれ第1および第2の回路層を有し、該パッケージ基板のチップ配置側および第1の回路層上に第1の絶縁保護層が形成されているパッケージ基板の半田ボール配置側表面構造において、該半田ボール配置側の表面構造は、該第2の回路層の一部である金属パッドと、該金属パッドに周設された金属凸縁と、該パッケージ基板の半田ボール配置側に位置し、該金属凸縁及び金属パッドを露出させるための該金属パッドのサイズより大きい第2の開口を有する第2の絶縁保護層と、を備えている。 Further, the present invention has a chip placement side and a solder ball placement side facing each other on the package substrate, and has first and second circuit layers on the chip placement side and the solder ball placement side, respectively. In the solder ball arrangement side surface structure of the package substrate in which the first insulating protective layer is formed on the chip arrangement side of the substrate and the first circuit layer, the surface structure on the solder ball arrangement side is the second circuit. A metal pad which is a part of the layer, a metal convex edge provided around the metal pad, and the metal pad which is located on the solder ball arrangement side of the package substrate and exposes the metal convex edge and the metal pad And a second insulating protective layer having a second opening larger than the first size.
上記の構造によれば、該金属パッドおよび金属凸縁上に位置する表面処理層または導電素子を有し、該表面処理層は、有機半田付け性保護材(Organic Solderability Preservative,OSP)、ニッケル/金(Ni/Au)、ニッケル/パラジウム/金(Ni/Pd/Au)、および錫/鉛(Sn/Pb)のいずれか1つであり、或いは、該表面処理層は、金(Au)、銀(Ag)、錫(Sn)および銅(Cu)からなるグループのいずれか1つである。該導電素子は、半田ボールであり、また、該パッケージ基板の表面と金属パッドとの間に導電層を有している。 According to said structure, it has a surface treatment layer or an electroconductive element located on this metal pad and a metal convex edge, and this surface treatment layer is an organic solderability protective material (Organic Solderability Preservative, OSP), nickel / One of gold (Ni / Au), nickel / palladium / gold (Ni / Pd / Au), and tin / lead (Sn / Pb), or the surface treatment layer is made of gold (Au), It is one of the group consisting of silver (Ag), tin (Sn) and copper (Cu). The conductive element is a solder ball, and has a conductive layer between the surface of the package substrate and the metal pad.
また、本発明に係わるパッケージ基板の半田ボール配置側表面構造の製造方法は、コア板が用意され、該コア板の対向した2つの表面に第1の金属層および第2の金属層が形成される工程と、該第2の金属層上に金属バンプが電気めっきにより形成される工程と、該第1の金属層上に第3のレジスト層が形成され、該第1の金属層の一部の表面を露出させるための第3の開口が形成され、該第2の金属層および金属バンプ上に第4のレジスト層が形成され、該第2の金属層の一部の表面を露出させるための第4の開口および該金属バンプの一部の表面を露出させるための第5の開口が形成される工程と、該第3および第4のレジスト層の第3および第4の開口における第1および第2の金属層を除去することにより、該コア板の対向した2つの表面にそれぞれ第1の回路層、第2の回路層および金属パッドが形成され、該第5の開口における金属バンプを除去することにより、金属凸縁が該金属パッド上に周設されるように形成される工程と、該第3および第4のレジスト層を除去する工程と、該コア板および第1の回路層上に第1の絶縁保護層が形成され、電気接続パッドとして該第1の回路層の一部の表面を露出させるための第1の開口が形成される工程と、該コア板、第2の回路層およびその上にある金属パッドに第2の絶縁保護層が形成され、該第2の絶縁保護層に該金属凸縁の一部の表面を露出させるための第2の開口が形成される工程と、を備えている。 In the method of manufacturing the surface structure on the solder ball arrangement side of the package substrate according to the present invention, a core plate is prepared, and a first metal layer and a second metal layer are formed on two opposing surfaces of the core plate. A step in which metal bumps are formed on the second metal layer by electroplating, a third resist layer is formed on the first metal layer, and a part of the first metal layer. A third opening is formed to expose the surface of the second metal layer, a fourth resist layer is formed on the second metal layer and the metal bump, and a part of the surface of the second metal layer is exposed. A step of forming a fourth opening and a fifth opening for exposing a part of the surface of the metal bump, and a first step in the third and fourth openings of the third and fourth resist layers. And by removing the second metal layer, the opposing two of the core plates A first circuit layer, a second circuit layer, and a metal pad are formed on the surface, respectively, and the metal bumps are provided on the metal pad by removing the metal bumps in the fifth opening. A step of forming, a step of removing the third and fourth resist layers, a first insulating protective layer is formed on the core plate and the first circuit layer, and the first insulating protective layer is formed as an electrical connection pad. Forming a first opening for exposing a part of the surface of the circuit layer; and forming a second insulating protective layer on the core plate, the second circuit layer, and a metal pad thereon, Forming a second opening for exposing a part of the surface of the metal convex edge in the second insulating protective layer.
上記の製造方法によれば、該第2の開口が該金属凸縁の外径より小さく、または該第2の開口が該金属パッドの外径より大きい。 According to said manufacturing method, this 2nd opening is smaller than the outer diameter of this metal convex edge, or this 2nd opening is larger than the outer diameter of this metal pad.
該コア板は、表面に誘電層を有する2層または多層回路板または絶縁板であり、該金属凸縁の外形は円形、楕円形、矩形および不規則形のいずれか一つであり、該金属パッドの外形が円形、楕円形、矩形および不規則形のいずれか1つであり、該金属凸縁の外径が該金属パッドの外径より小さい。 The core plate is a two-layer or multi-layer circuit board or insulating plate having a dielectric layer on the surface, and the outer shape of the metal convex edge is any one of a circle, an ellipse, a rectangle, and an irregular shape. The outer shape of the pad is any one of a circle, an ellipse, a rectangle, and an irregular shape, and the outer diameter of the metal convex edge is smaller than the outer diameter of the metal pad.
該第2の金属層上に金属バンプが電気めっきにより形成される製造方法は、該第1の金属層および第2の金属層にそれぞれ第1および第2のレジスト層が形成され、該第2のレジスト層に該第2の金属層の一部の表面を露出させるための第2の開口が形成される工程と、該第2のレジスト層の第2の開口における第2の金属層上に金属バンプが電気めっきにより形成される工程と、該第1および第2のレジスト層を除去することにより、該第1、第2の金属層および金属バンプを露出させる工程と、を備えている。 In the manufacturing method in which metal bumps are formed on the second metal layer by electroplating, the first and second resist layers are formed on the first metal layer and the second metal layer, respectively. Forming a second opening for exposing a part of the surface of the second metal layer in the resist layer; and on the second metal layer in the second opening of the second resist layer. A step of forming metal bumps by electroplating, and a step of exposing the first and second metal layers and the metal bumps by removing the first and second resist layers.
上記の製造方法によれば、該第5の開口における金属バンプは、一部の上表面を除去することにより該金属パッド上に金属層が形成される工程をさらに備えており、該金属凸縁および金属層上に表面処理層が形成され、該表面処理層は、有機半田付け性保護材、ニッケル/金、およびニッケル/パラジウム/金、錫/鉛のいずれか1つであり、或いは、該表面処理層は、金、銀、錫および銅からなるグループのいずれか1つであり、該表面処理層上に半田ボールである導電素子が形成され、または該金属凸縁および金属層上に半田ボールである導電素子が形成される工程と、をさらに備えている。 According to the above manufacturing method, the metal bump in the fifth opening further includes a step of forming a metal layer on the metal pad by removing a part of the upper surface, and the metal convex edge And a surface treatment layer is formed on the metal layer, and the surface treatment layer is one of organic solderability protective material, nickel / gold, nickel / palladium / gold, tin / lead, or The surface treatment layer is one of a group consisting of gold, silver, tin and copper, and a conductive element which is a solder ball is formed on the surface treatment layer, or solder is formed on the metal convex edge and the metal layer. And a step of forming a conductive element which is a ball.
本発明に係わる他の実施態様は、第5の開口における金属バンプが完全に除去されることにより該金属パッドの一部の表面が露出され、該金属凸縁および金属パッド上に表面処理層が形成される工程をさらに備えており、該表面処理層は、有機半田付け性保護材、ニッケル/金、ニッケル/パラジウム/金、および錫/鉛のいずれか1つであり、或いは、該表面処理層は、金、銀、錫および銅からなるグループのいずれか1つであり、該表面処理層上に半田ボールである導電素子が形成され、または該金属凸縁および金属パッド上に半田ボールである導電素子が形成される工程と、をさらに備えている。 In another embodiment according to the present invention, the metal bump in the fifth opening is completely removed to expose a part of the surface of the metal pad, and a surface treatment layer is formed on the metal convex edge and the metal pad. The surface treatment layer is one of organic solderability protective material, nickel / gold, nickel / palladium / gold, and tin / lead, or the surface treatment layer The layer is one of a group consisting of gold, silver, tin, and copper, and a conductive element that is a solder ball is formed on the surface treatment layer, or a solder ball is formed on the metal convex edge and the metal pad. And a step of forming a conductive element.
本発明に係わる他のパッケージ基板の半田ボール配置側表面構造の製造方法は、コア板が用意される工程と、該コア板の表面に導電層が形成される工程と、該コア板の両表面の導電層上にそれぞれ第1および第2のレジスト層が形成され、該第1および第2のレジスト層に該導電層の一部の表面を露出させるための第1および第2の開口が形成される工程と、該コア板の両表面の第1および第2のレジスト層の第1および第2の開口にそれぞれ電気めっきにより第1回路層および金属パッドを有する第2の回路層が形成される工程と、該第1のレジスト層および第2の回路層の表面に第3のレジスト層が形成され、該第2のレジスト層および第2の回路層表面に第4のレジスト層が形成され、該第4のレジスト層に該金属パッドの一部の表面を露出させるための環状開口が形成される工程と、該導電層を電流伝導ルートとして該金属パッドの表面に電気めっきにより金属凸縁が形成される工程と、該第2のレジスト層、第1のレジスト層およびそれにより被覆された導電層を除去し、該第4のレジス層、第3のレジスト層およびそれにより被覆された導電層を除去することにより、該第1の回路層、第2の回路層およびその金属パッド上の金属凸縁を露出させる工程と、該コア板および第1の回路層上に第1の絶縁保護層が形成され、電気接続パッドとして該第1の回路層の一部の表面を露出させるための第1の開口が形成される工程と、該コア板、第2の回路層およびその上の金属パッド上に第2の絶縁保護層が形成され、該第2の絶縁保護層に該金属凸縁の一部の表面を露出させるための第2の開口が形成される工程と、を備えている。 The manufacturing method of the solder ball arrangement side surface structure of another package substrate according to the present invention includes a step of preparing a core plate, a step of forming a conductive layer on the surface of the core plate, and both surfaces of the core plate. First and second resist layers are formed on the respective conductive layers, and first and second openings are formed in the first and second resist layers to expose a part of the surface of the conductive layer. And a second circuit layer having a first circuit layer and a metal pad is formed by electroplating in the first and second openings of the first and second resist layers on both surfaces of the core plate, respectively. A third resist layer is formed on the surfaces of the first resist layer and the second circuit layer, and a fourth resist layer is formed on the surfaces of the second resist layer and the second circuit layer. A surface of a part of the metal pad on the fourth resist layer A step of forming an annular opening for exposure, a step of forming a metal convex edge on the surface of the metal pad by using the conductive layer as a current conduction route by electroplating, the second resist layer, a first Removing the resist layer and the conductive layer covered therewith, and removing the fourth resist layer, the third resist layer and the conductive layer covered thereby, the first circuit layer, the second A step of exposing a metal convex edge on the circuit layer and the metal pad; and a first insulating protective layer is formed on the core plate and the first circuit layer, and one of the first circuit layers is used as an electrical connection pad. Forming a first opening for exposing the surface of the portion, and forming a second insulating protective layer on the core plate, the second circuit layer and the metal pad thereon, A part of the surface of the metal convex edge is exposed to the insulating protective layer. Comprises the steps of a second opening of the order is formed, the.
上記の製造方法によれば、該第2の開口の外径が該金属凸縁の外径より小さく、または該第2の開口の外径が該金属パッドの外径より大きい。 According to the above manufacturing method, the outer diameter of the second opening is smaller than the outer diameter of the metal convex edge, or the outer diameter of the second opening is larger than the outer diameter of the metal pad.
該コア板は、表面に誘電層を有する2層または多層回路板、銅張積層板(Copper Clad Laminates,CCL)および絶縁板のいずれか1つであり、該金属凸縁の外形は円形、楕円形、矩形および不規則形のいずれか一つであり、該金属パッドの外形が円形、楕円形、矩形および不規則形のいずれか1つであり、該金属凸縁の外径が該金属パッドの外径より小さい。 The core plate is one of a two-layer or multilayer circuit board having a dielectric layer on the surface, a copper clad laminate (CCL), and an insulating board, and the outer shape of the metal convex edge is circular, elliptical Any one of a shape, a rectangle, and an irregular shape, and the outer shape of the metal pad is any one of a circle, an ellipse, a rectangle, and an irregular shape, and the outer diameter of the metal convex edge is the metal pad Is smaller than the outer diameter.
また、上記の製造方法によれば、該金属凸縁および金属パッド上に表面処理層が形成される工程をさらに備えており、該表面処理層は、有機半田付け性保護材、ニッケル/金、ニッケル/パラジウム/金、および錫/鉛のいずれか1つであり、或いは、該表面処理層は、金、銀、錫および銅からなるグループのいずれか1つであり、該表面処理層上に半田ボールである導電素子が形成され、または該金属凸縁および金属パッド上に半田ボールである導電素子が形成される工程と、をさらに備えている。 Moreover, according to said manufacturing method, it further has the process of forming a surface treatment layer on this metal convex edge and a metal pad, and this surface treatment layer is an organic solderability protective material, nickel / gold, Or any one of nickel / palladium / gold and tin / lead, or the surface treatment layer is one of a group consisting of gold, silver, tin and copper, on the surface treatment layer Forming a conductive element that is a solder ball, or forming a conductive element that is a solder ball on the metal convex edge and the metal pad.
本発明に係わるパッケージ基板の半田ボール配置側表面構造は、該金属パッドの表面に金属凸縁が形成されることにより、該金属パッドの表面に大きい接触面積を有し、また、絶縁保護層の開口形式を調整することにより、該電気接続パッドの表面に位置する導電素子の結合面積が増加し、該金属パッドと金属凸縁との間に従来のような導電層を有しないことにすることにより、該金属パッドと金属凸縁との間の結合強度を向上し、のちほど該金属パッドおよび金属凸縁上に形成された導電素子の脱落を回避することができる。 The surface structure on the solder ball arrangement side of the package substrate according to the present invention has a large contact area on the surface of the metal pad by forming a metal convex edge on the surface of the metal pad. By adjusting the opening type, the bonding area of the conductive elements located on the surface of the electrical connection pad is increased, and a conventional conductive layer is not provided between the metal pad and the metal convex edge. As a result, it is possible to improve the bonding strength between the metal pad and the metal convex edge, and to prevent the conductive element formed on the metal pad and the metal convex edge from dropping later.
下記において特定の具体的な実施例により本発明の実施方式を説明する。明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。 In the following, specific embodiments of the present invention will be described with reference to specific embodiments. Those skilled in the art can easily understand the other advantages and effects of the present invention described in the specification.
[第1の実施例]
図3Aないし図3H(a)は、本発明に係わるパッケージ基板の半田ボール配置側表面構造の製造方法の第1の実施例を模式的に示した断面図である。
[First embodiment]
3A to 3H (a) are cross-sectional views schematically showing a first embodiment of a method for manufacturing a solder ball arrangement side surface structure of a package substrate according to the present invention.
図3Aに示すように、まず、コア板30が用意され、該コア板30の対向した両表面に第1の金属層31aおよび第2の金属層31bが形成され、該コア板30は、表面に誘電層を有する2層、多層回路板または絶縁板である。回路板の製造工程に関する技術が繁多であるが、業界に周知された製造技術であり、本願の技術特徴ではないため、詳しい説明を省略する。
As shown in FIG. 3A, first, a
図3Bに示すように、該第1の金属層31aおよび第2の金属層31bにそれぞれ第1および第2のレジスト層32a、32bが形成され、該第1および第2のレジスト層32a、32bが例えば乾燥膜または液体膜フォトレジスト等のフォトレジスト層(photoresist)であり、印刷、スピンコートまたは貼り合せ等により該第1の金属層31aおよび第2の金属層31b上に形成され、露光、現像等によりパターニングされ、該第2のレジスト層32bに該第2の金属層31bの一部の表面を露出させるための第2の開口320bが形成されている。
As shown in FIG. 3B, first and second resist
図3Cに示すように、該第2の金属層31bを電流伝導ルートとして、該第2のレジスト層32bが露出された第2の開口320bにおける第2の金属層31bに電気めっきにより金属バンプ33が形成されている。
As shown in FIG. 3C, metal bumps 33 are formed by electroplating on the
図3Dに示すように、該第1および第2のレジスト層32a、32bを除去することにより、該第1および第2の金属層31a、31bおよび金属バンプ33を露出させる。
As shown in FIG. 3D, by removing the first and second resist
図3Eに示すように、該第1の金属層31aに第3のレジスト層32cが形成され、該第1の金属層31aの一部の表面を露出させる第3の開口320cが形成され、該第2の金属層31bおよび金属バンプ33上に第4のレジスト層32dが形成され、該第2の金属層31bの一部の表面を露出させるための第4の開口320dおよび該金属バンプ33の一部の表面を露出させるための第5の開口321dが形成されている。
As shown in FIG. 3E, a third resist
図3F(a)および図3F(b)に示すように、該第3および第4のレジスト層32c、32dの第3および第4の開口320c、320dにおける第1および第2の金属層31a、31bをエッチングにより除去し、該第5の開口321dにおける金属バンプ33を除去することにより、該コア板30の対向した両表面にそれぞれ第1の回路層31a’、第2の回路層31b’、および金属パッド310b’が形成されており、該金属バンプ33の一部の厚さが除去されることにより、金属凸縁33’が該金属パッド310b’上に周設されるように形成され、該金属凸縁33’内における金属パッド310b’上に金属層331’(例えば図3F(a)に示すように)が形成され、または該第5の開口321dにおける金属バンプ33が完全に除去されることにより、金属凸縁33’’が該金属パッド310b’上(例えば図3F(b)に示すように)に形成されることにより、該コア板30、第1の回路層31a’および第2の回路層31b’がパッケージ基板3を構成し、該基板3が対向した2つのチップ配置側3aおよび半田ボール配置側3bを有し、該チップ配置側3aおよび半田ボール配置側3bにそれぞれ該第1および第2の回路層31a’、31b’を有している。
As shown in FIGS. 3F (a) and 3F (b), the first and
図3Gに示すように、該第3および第4のレジスト層32c、32dを除去することにより該第1の回路層31a’、第2の回路層31b’、金属パッド310b’、および該金属パッド310b’上に周設された金属凸縁33’を露出させる。
As shown in FIG. 3G, the
図3H(a)および図3H(b)に示すように、該コア板30および第1の回路層31a’上に第1の絶縁保護層34aが形成され、電気接続パッドとして該第1の回路層31a’の一部の表面を露出させるための第1の開口340aが形成されることにより、半導体チップが電気的に接続され、また、該コア板30、第2の回路層31b’およびその上にある金属パッド310b’上に第2の絶縁保護層34bが形成され、第2の開口340bが形成され、図3H(a)に示すように、SMDパッド(Solder Mask Defined Pad,SMD Pad)37aとして、該第2の開口340bのサイズd2を該金属凸縁33‘の外径サイズd1より小さくすることにより、該金属凸縁33’の一部の表面が露出される。或いは、図3H(b)に示すように、NSMDパッド(Non Solder Mask Defined Pad、SMD Pad,NSMD Pad)37bとして該第2の開口340b’のサイズd4を該金属パッド310b’のサイズd3より大きくすることにより、該金属パッド310b’および金属凸縁33’が露出される。
As shown in FIGS. 3H (a) and 3H (b), a first insulating
本発明に係わるパッケージ基板の半田ボール配置側表面構造は、図3H(a)に示すように、該パッケージ基板3は、対向した両チップ配置側3aおよび半田ボール配置側3bを有し、該チップ配置側3aおよび半田ボール配置側3bにそれぞれ第1および第2の回路層31a’、31b’を有し、該チップ配置側3aおよび第1の回路層31a’上に第1の絶縁保護層34aが形成され、該半田ボール配置側表面構造は、該第2の回路層31b’の一部である金属パッド310b’と、該金属パッド310b’上に周設された金属凸縁33’と、該パッケージ基板3の半田ボール配置側3b上に位置し、第2の開口340bを有する第2の絶縁保護層34bと、を備えている。
As shown in FIG. 3H (a), the
上記の構造によれば、SMDパッド37aとして、該第2の開口340bのサイズを該金属凸縁33’の外径サイズより小さくすることにより、該金属凸縁33’の一部の表面が露出される。或いは、NSMDパッド37bとして該第2の開口340b’のサイズを該金属パッド310b’のサイズより大きくすることにより、該金属パッド310b’および金属凸縁33’が露出される。該金属凸縁33’の外形は円形、楕円形、矩形および不規則形のいずれか一つであり、該金属パッド310b’の外形が円形、楕円形、矩形および不規則形のいずれか1つであり、該金属凸縁33‘の外径が該金属パッド310b’の外径より小さい。
According to the above structure, as the
[第2の実施例]
図4Aないし図4G(a)は、本発明に係わるパッケージ基板の半田ボール配置側表面構造の製造方法の第2の実施例を模式的に示した断面図である。
[Second Embodiment]
4A to 4G (a) are cross-sectional views schematically showing a second embodiment of the method for manufacturing the surface structure on the solder ball arrangement side of the package substrate according to the present invention.
図4Aに示すように、まず、対向した両表面のコア板30が用意され、該コア板30の表面に導電層301が形成されている。該コア板30は、絶縁板、銅張積層板または表面に誘電層を有する2層または多層回路板である。回路板の製造工程に関する技術が繁多であるが、業界に周知された製造技術であり、本願の技術特徴ではないため、詳しい説明を省略する。図4Bに示すように、該コア板30の両表面の導電層301にそれぞれ第1および第2のレジスト層32a、32bが形成され、該第1および第2のレジスト層32a、32bに該導電層301の一部の表面を露出させるための第1および第2の開口320a、320bが形成されている。
As shown in FIG. 4A, first, a
図4Cに示すように、電気めっきの電流伝導ルートとして該導電層301により該コア板30の両表面における第1および第2のレジスト層32a、32bの第1および第2の開口320a、320bにそれぞれ第1の回路層31a’および第2の回路層31b’が電気めっきにより形成され、該第2の回路層31b’が金属パッド310b’を有している。
As shown in FIG. 4C, the
図4Dに示すように、該第1のレジスト層32aおよび第1の回路層31a’の表面に第3のレジスト層32cが形成され、該第2のレジスト層32bおよび第2の回路層31b’の表面に第4のレジスト層32dが形成され、該第4のレジスト層32dに該金属パッド310b’の一部の表面を露出させるための環状開口320dが形成されている。
As shown in FIG. 4D, a third resist
図4Eに示すように、該導電層301を電流伝導ルートとして、該金属パッド310b’の表面に電気めっきにより金属凸縁33’が形成されている。
As shown in FIG. 4E, a metal convex edge 33 'is formed on the surface of the
図4Fに示すように、該第2のレジスト層32b、第1のレジスト層32aおよびそれにより被覆された導電層301を除去し、該第4のレジスト層32d、第3のレジスト層32cおよびそれにより被覆された導電層301を除去することにより、該第1の回路層31a’、第2の回路層31b’およびその金属パッド310b’上の金属凸縁33’を露出させる。
As shown in FIG. 4F, the second resist
図4G(a)および図4G(b)に示すように、該コア板30および第1の回路層31a’上に第1の絶縁保護層34aが形成され、また、電気接続パッドとして該第1の回路層31a’の一部の表面を露出させるための第1の開口340aが形成さることにより、半導体チップが電気的に接続される。また、該コア板30、第2の回路層31b’およびその上の金属パッド310b’上に第2の絶縁保護層34bが形成され、また、図4G(a)示すように、SMDパッド37aとして、該金属凸縁33’の外径のサイズより小さく、該金属凸縁33’の一部の表面を露出させるための第2の開口340bが形成されている。あるいは、図4G(b)に示すように、NSMDパッド37bとして、該第2の開口340b’のサイズを該金属パッド310b’のサイズより大きくすることにより、該金属パッド310bおよび金属凸縁33’を露出させる。該金属凸縁33’の外形は円形、楕円形、矩形および不規則形のいずれか一つであり、該金属パッド310b’の外形が円形、楕円形、矩形および不規則形のいずれか1つであり、該金属凸縁33’の外径が該金属パッド310b’の外径より小さい。
As shown in FIGS. 4G (a) and 4G (b), a first insulating
図5Aないし図5Cに示すように、SMDパッド37aに表面処理層35が形成され、図5Aに示すように、該表面処理層35は、有機半田付け性保護材、ニッケル/金、ニッケル/パラジウム/金、および錫/鉛のいずれか1つであり、或いは、該表面処理層35は、金、銀、錫および銅からなるグループのいずれか1つである。図5Bに示すように、該表面処理層35に半田ボールである導電素子36が形成され、図5Cに示すように、該SMDパッド37a上に半田ボールである導電素子36が形成されている。
As shown in FIGS. 5A to 5C, a
図6Aないし図6Cに示すように、NSMDパッド37bに表面処理層35が形成され、図6Aに示すように、該表面処理層35は、有機半田付け性保護材、ニッケル/金、ニッケル/パラジウム/金、および錫/鉛のいずれか1つであり、或いは、該表面処理層35は、金、銀、錫および銅からなるグループのいずれか1つである。図6Bに示すように、該表面処理層35に半田ボールである導電素子36が形成され、図6Cに示すように、該NSMDパッド37b上に半田ボールである導電素子36が形成されている。
As shown in FIGS. 6A to 6C, a
本発明に係わるパッケージ基板の半田ボール配置側表面構造は、該金属パッドの表面に金属凸縁が形成されることにより、該金属パッドの表面に大きい接触面積を有し、また、絶縁保護層の開口形式を調整することにより、該電気接続パッドの表面に位置する導電素子の結合面積が増加し、該金属パッドと金属凸縁との間に従来のような導電層を有しないことにより、該金属パッドと金属凸縁との間の結合強度を向上し、該金属パッドおよび金属凸縁上に形成された導電素子の脱落を回避することができる。 The surface structure on the solder ball arrangement side of the package substrate according to the present invention has a large contact area on the surface of the metal pad by forming a metal convex edge on the surface of the metal pad. By adjusting the opening type, the coupling area of the conductive elements located on the surface of the electrical connection pad is increased, and by not having a conventional conductive layer between the metal pad and the metal convex edge, It is possible to improve the bonding strength between the metal pad and the metal convex edge, and to prevent the conductive element formed on the metal pad and the metal convex edge from falling off.
上記のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するものであり、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲に定義される。本発明は、この技術分野に精通した者により特許請求の範囲を脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の技術範囲に含むものである。 As described above, these embodiments are illustrative of the principles, effects, and functions of the present invention, and the present invention is not limited thereto. The substantial technical contents of the present invention are defined in the following claims. The present invention can be modified and changed in various ways by those skilled in the art without departing from the scope of the claims, and such modifications and changes are included in the technical scope of the present invention.
11、20、3 パッケージ基板
11a 第1の表面
11b 第2の表面
111 第1の電気接続パッド
112 第2の電気接続パッド
12 半導体チップ
121 電極パッド
13a 第1の導電素子
13b 第2の導電素子
14 金属バンプ
201 電気接続パッド
21 絶縁保護層
210 開口
22、301 導電層
23 レジスト層
230、320d 環状開口
24 凸縁
3a チップ配置側
3b 半田ボール配置側
30 コア板
310b’金属パッド
31a 第1の金属層
31a’ 第1の回路層
31b 第2の金属層
31b’第2の回路層
32a 第1のレジスト層
320a 第1の開口
32b 第2のレジスト層
320b 第2の開口
32c 第3のレジスト層
320c 第3の開口
32d 第4のレジスト層
320d 第4の開口
321d 第5の開口
33 金属バンプ
33’金属凸縁
331’金属層
34a 第1の絶縁保護層
340a 第1の開口
34b 第2の絶縁保護層
340b、340b’第2の開口
35 表面処理層
36 導電素子
37a SMDパッド
37b’、NSMDパッド
11, 20, 3 Package substrate 11a First surface
Claims (30)
前記第2の回路層の一部である金属パッドと、
前記金属パッドに周設された金属凸縁と、
前記パッケージ基板の半田ボール配置側に位置し、前記金属凸縁の一部の表面を露出させるための前記金属凸縁の外径サイズより小さい第2の開口を有する第2の絶縁保護層と、
を備えていることを特徴とするパッケージ基板の半田ボール配置側表面構造。 There are a chip arrangement side and a solder ball arrangement side opposite to each other, first and second circuit layers are provided on the chip arrangement side and the solder ball arrangement side, respectively, and a first arrangement is provided on the chip arrangement side and the first circuit layer. In the solder ball arrangement side surface structure of the package substrate on which the insulating protective layer 1 is formed,
A metal pad that is part of the second circuit layer;
A metal convex edge provided around the metal pad;
A second insulating protective layer located on the solder ball placement side of the package substrate and having a second opening smaller than the outer diameter size of the metal convex edge for exposing a part of the surface of the metal convex edge;
A solder ball arrangement side surface structure of a package substrate, comprising:
前記第2の回路層の一部である金属パッドと、
前記金属パッドに周設された金属凸縁と、
前記パッケージ基板の半田ボール配置側に位置し、前記金属凸縁および金属パットを露出させるための前記金属パッドのサイズより大きい第2の開口を有する第2の絶縁保護層と、
を備えていることを特徴とするパッケージ基板の半田ボール配置側表面構造。 There are a chip arrangement side and a solder ball arrangement side opposite to each other, first and second circuit layers are provided on the chip arrangement side and the solder ball arrangement side, respectively, and a first arrangement is provided on the chip arrangement side and the first circuit layer. In the solder ball arrangement side surface structure of the package substrate on which the insulating protective layer 1 is formed,
A metal pad that is part of the second circuit layer;
A metal convex edge provided around the metal pad;
A second insulating protective layer located on the solder ball arrangement side of the package substrate and having a second opening larger than the size of the metal pad for exposing the metal convex edge and the metal pad;
A solder ball arrangement side surface structure of a package substrate, comprising:
コア板が用意され、前記コア板の対向した両表面に第1の金属層および第2の金属層が形成される工程と、
前記第2の金属層上に金属バンプが電気めっきにより形成される工程と、
前記第1の金属層上に第3のレジスト層が形成され、前記第1の金属層の一部の表面を露出させるための第3の開口が形成され、前記第2の金属層および金属バンプ上に第4のレジスト層が形成され、前記第2の金属層の一部の表面を露出させるための第4の開口および前記金属バンプの一部の表面を露出させるための第5の開口が形成される工程と、
前記第3および第4のレジスト層の第3および第4の開口における第1および第2の金属層を除去することにより、前記コア板の対向した両表面にそれぞれ第1の回路層、第2の回路層および金属パッドが形成され、前記第5の開口における金属バンプを除去することにより、金属凸縁が前記金属パッド上に周設されるように形成される工程と、
前記3および第4のレジスト層を除去する工程と、
前記コア板および第1の回路層上に第1の絶縁保護層が形成され、電気接続パッドとして前記第1の回路層の一部の表面を露出させるための第1の開口が形成される工程と、
前記コア板、第2の回路層およびその上にある金属パッドに第2の絶縁保護層が形成され、前記第2の絶縁保護層に前記金属凸縁の一部の表面を露出させるための第2の開口が形成される工程と、
を備えていることを特徴とするパッケージ基板の半田ボール配置側表面構造の製造方法。 A method of manufacturing a surface structure on a solder ball arrangement side of a package substrate,
A step of preparing a core plate, and forming a first metal layer and a second metal layer on both opposing surfaces of the core plate;
Forming a metal bump on the second metal layer by electroplating;
A third resist layer is formed on the first metal layer, a third opening for exposing a part of the surface of the first metal layer is formed, and the second metal layer and the metal bump are formed. A fourth resist layer is formed thereon, and a fourth opening for exposing a part of the surface of the second metal layer and a fifth opening for exposing a part of the surface of the metal bump are provided. A process to be formed;
By removing the first and second metal layers in the third and fourth openings of the third and fourth resist layers, a first circuit layer and a second circuit layer are formed on both opposing surfaces of the core plate, respectively. A circuit layer and a metal pad are formed, and a metal bump is formed on the metal pad by removing the metal bump in the fifth opening, and
Removing the third and fourth resist layers;
A step of forming a first insulating protective layer on the core plate and the first circuit layer, and forming a first opening for exposing a part of the surface of the first circuit layer as an electrical connection pad. When,
A second insulating protective layer is formed on the core plate, the second circuit layer, and the metal pad thereover, and a second surface for exposing a part of the metal convex edge to the second insulating protective layer. Two openings are formed;
A method for manufacturing a surface structure on a solder ball arrangement side of a package substrate, comprising:
前記第1の金属層および第2の金属層にそれぞれ第1および第2のレジスト層が形成され、前記第2のレジスト層に前記第2の金属層の一部の表面を露出させるための第2の開口が形成される工程と、
前記第2のレジスト層の第2の開口における第2の金属層上に金属バンプが電気めっきにより形成される工程と、
前記第1および第2のレジスト層を除去することにより、前記第1、第2の金属層および金属バンプを露出させる工程と、
を備えていることを特徴とする請求項15に記載のパッケージ基板の半田ボール配置側表面構造の製造方法。 A manufacturing method in which metal bumps are formed on the second metal layer by electroplating,
First and second resist layers are formed on the first metal layer and the second metal layer, respectively, and a second surface for exposing a part of the surface of the second metal layer to the second resist layer is formed. Two openings are formed;
Forming a metal bump by electroplating on the second metal layer in the second opening of the second resist layer;
Exposing the first and second metal layers and metal bumps by removing the first and second resist layers;
The method for manufacturing a surface structure on a solder ball arrangement side of a package substrate according to claim 15, comprising:
コア板が用意される工程と、
前記コア板の表面に導電層が形成される工程と、
前記コア板の両表面の導電層上にそれぞれ第1および第2のレジスト層が形成され、前記第1および第2のレジスト層に前記導電層の一部の表面を露出させるための第1および第2の開口が形成される工程と、
前記コア板の両表面の第1および第2のレジスト層の第1および第2の開口にそれぞれ電気めっきにより第1回路層、および金属パッドを有する第2の回路層が形成される工程と、
前記第1のレジスト層および第1の回路層の表面に第3のレジスト層が形成され、前記第2のレジスト層および第2の回路層表面に第4のレジスト層が形成され、前記第4のレジスト層に前記金属パッドの一部の表面を露出させるための環状開口が形成される工程と、
前記導電層を電流伝導ルートとして前記金属パッドの表面に電気めっきにより金属凸縁が形成される工程と、
前記第2のレジスト層、第1のレジスト層およびそれにより被覆された導電層を除去し、前記第4のレジス層、第3のレジスト層およびそれにより被覆された導電層を除去することにより、前記第1の回路層、第2の回路層およびその金属パッド上の金属凸縁を露出させる工程と、
前記コア板および第1の回路層上に第1の絶縁保護層が形成され、電気接続パッドとして前記第1の回路層の一部の表面を露出させるための第1の開口が形成される工程と、
前記コア板、第2の回路層およびその上の金属パッド上に第2の絶縁保護層が形成され、前記第2の絶縁保護層に前記金属凸縁の一部の表面を露出させるための第2の開口が形成される工程と、
を備えていることを特徴とするパッケージ基板の半田ボール配置側表面構造の製造方法。 A method of manufacturing a surface structure on a solder ball arrangement side of a package substrate,
A step of preparing a core plate;
A step of forming a conductive layer on the surface of the core plate;
First and second resist layers are respectively formed on the conductive layers on both surfaces of the core plate, and the first and second resist layers are exposed on the first and second resist layers. Forming a second opening;
Forming a first circuit layer and a second circuit layer having a metal pad by electroplating in the first and second openings of the first and second resist layers on both surfaces of the core plate, respectively;
A third resist layer is formed on the surfaces of the first resist layer and the first circuit layer, a fourth resist layer is formed on the surfaces of the second resist layer and the second circuit layer, and the fourth resist layer is formed. Forming an annular opening for exposing a part of the surface of the metal pad in the resist layer;
Forming a metal convex edge by electroplating on the surface of the metal pad using the conductive layer as a current conduction route;
Removing the second resist layer, the first resist layer and the conductive layer covered thereby, and removing the fourth resist layer, the third resist layer and the conductive layer covered thereby; Exposing the metal raised edges on the first circuit layer, the second circuit layer and the metal pad;
A step of forming a first insulating protective layer on the core plate and the first circuit layer, and forming a first opening for exposing a part of the surface of the first circuit layer as an electrical connection pad. When,
A second insulating protective layer is formed on the core plate, the second circuit layer, and a metal pad thereon, and a second surface for exposing a part of the surface of the metal convex edge to the second insulating protective layer. Two openings are formed;
A method for manufacturing a surface structure on a solder ball arrangement side of a package substrate, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007269168A JP2009099730A (en) | 2007-10-16 | 2007-10-16 | Solder ball arrangement-side surface structure of package board, and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007269168A JP2009099730A (en) | 2007-10-16 | 2007-10-16 | Solder ball arrangement-side surface structure of package board, and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009099730A true JP2009099730A (en) | 2009-05-07 |
Family
ID=40702457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007269168A Pending JP2009099730A (en) | 2007-10-16 | 2007-10-16 | Solder ball arrangement-side surface structure of package board, and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009099730A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623429A (en) * | 2012-04-11 | 2012-08-01 | 日月光半导体制造股份有限公司 | Package carrier structure |
| KR101300318B1 (en) * | 2011-11-18 | 2013-08-28 | 삼성전기주식회사 | Printed circuit board and method of manufacturing a printed circuit board |
| CN103299410A (en) * | 2011-01-26 | 2013-09-11 | 株式会社村田制作所 | Electronic component module and electronic component element |
| KR101575172B1 (en) | 2013-06-07 | 2015-12-07 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | Novel terminations and couplings between chips and substrates |
| CN115692207A (en) * | 2021-07-28 | 2023-02-03 | 碁鼎科技秦皇岛有限公司 | Packaging substrate and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032280A (en) * | 1996-04-01 | 1998-02-03 | Anam Ind Co Inc | Solder ball land metal structure of BGA semiconductor package |
-
2007
- 2007-10-16 JP JP2007269168A patent/JP2009099730A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032280A (en) * | 1996-04-01 | 1998-02-03 | Anam Ind Co Inc | Solder ball land metal structure of BGA semiconductor package |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103299410A (en) * | 2011-01-26 | 2013-09-11 | 株式会社村田制作所 | Electronic component module and electronic component element |
| KR101300318B1 (en) * | 2011-11-18 | 2013-08-28 | 삼성전기주식회사 | Printed circuit board and method of manufacturing a printed circuit board |
| CN102623429A (en) * | 2012-04-11 | 2012-08-01 | 日月光半导体制造股份有限公司 | Package carrier structure |
| KR101575172B1 (en) | 2013-06-07 | 2015-12-07 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | Novel terminations and couplings between chips and substrates |
| CN115692207A (en) * | 2021-07-28 | 2023-02-03 | 碁鼎科技秦皇岛有限公司 | Packaging substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5326281B2 (en) | Semiconductor mounting wiring board, manufacturing method thereof, and semiconductor package | |
| JP4146864B2 (en) | WIRING BOARD AND MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
| JP4980295B2 (en) | Wiring substrate manufacturing method and semiconductor device manufacturing method | |
| US20080179740A1 (en) | Package substrate, method of fabricating the same and chip package | |
| US8624382B2 (en) | Packaging substrate and method of fabricating the same | |
| JP4950693B2 (en) | Electronic component built-in wiring board and its mounting parts | |
| JP2011040702A (en) | Coreless package substrate, and method of manufacturing the same | |
| US20090308652A1 (en) | Package substrate having double-sided circuits and fabrication method thereof | |
| CN110473788A (en) | Manufacturing method and structure of flip chip package substrate | |
| TWI463928B (en) | Chip package substrate and structure and manufacturing method thereof | |
| JP2007214534A (en) | Manufacturing method of circuit board having conductive structure | |
| CN101409238A (en) | Method for preparing seedless layer package substrate | |
| CN101409273B (en) | Ball-planting side surface structure of packaging substrate and manufacturing method thereof | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| US20080265411A1 (en) | Structure of packaging substrate and method for making the same | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2009099730A (en) | Solder ball arrangement-side surface structure of package board, and its manufacturing method | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
| US7323762B2 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
| TW202027572A (en) | Circuit board structures and methods of fabricating the same | |
| TWI419630B (en) | Embedded printed circuit board and manufacturing method thereof | |
| US20110132651A1 (en) | Circuit board and method of manufacturing the same | |
| TWI392073B (en) | Method for manufacturing package substrate with embedded semiconductor components | |
| US7135377B1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating same | |
| TWI576030B (en) | Printed circuit board and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |