JP2009094096A - Semiconductor device manufacturing apparatus and semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2009094096A JP2009094096A JP2007260126A JP2007260126A JP2009094096A JP 2009094096 A JP2009094096 A JP 2009094096A JP 2007260126 A JP2007260126 A JP 2007260126A JP 2007260126 A JP2007260126 A JP 2007260126A JP 2009094096 A JP2009094096 A JP 2009094096A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- conditioner
- semiconductor device
- polishing pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】半導体ウェーハ上の被研磨膜の研磨レートおよび研磨レート均一性を安定化させ、半導体装置ばらつきを低減することができる半導体装置の製造装置および半導体装置の製造方法を提供する。
【解決手段】一方面に多数のダイヤモンド砥粒120が固定された円盤状の板材からなる砥粒保持プレート107と、一方面に砥粒保持プレート107が嵌合する凹部108bを備える台金108とから構成される二体型のコンディショナ104を備える。凹部108bの深さ111は、砥粒保持プレート107の厚さ110よりも小さく、砥粒保持プレート107が、台金108の凹部108bに嵌入された状態で台金108に固定される。当該構成において、コンディショナ104における砥粒保持プレート107の台金からの突き出し量109を140μm〜200μmの範囲にする。
【選択図】図2A semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of stabilizing a polishing rate and polishing rate uniformity of a film to be polished on a semiconductor wafer and reducing variations in the semiconductor device.
An abrasive holding plate 107 made of a disk-like plate material having a large number of diamond abrasive grains 120 fixed on one surface, and a base metal 108 having a concave portion 108b into which the abrasive holding plate 107 is fitted on one surface. A two-body conditioner 104 composed of The depth 111 of the recess 108b is smaller than the thickness 110 of the abrasive grain holding plate 107, and the abrasive grain holding plate 107 is fixed to the base metal 108 in a state of being fitted into the concave part 108b of the base metal 108. In this configuration, the protruding amount 109 from the base metal of the abrasive grain holding plate 107 in the conditioner 104 is set in the range of 140 μm to 200 μm.
[Selection] Figure 2
Description
本発明は、半導体装置の製造装置および半導体装置の製造方法に関し、特に、半導体装置製造工程中の平坦化工程に適用される、半導体装置の製造装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method applied to a planarization step in a semiconductor device manufacturing process.
半導体装置の製造工程において、シリコンウェーハの表面に形成された薄膜を平坦化する方法として、化学的機械的研磨(Chemical Mechanical Polishing 以下、CMPと略記する)が用いられている。近年、CMP処理は、半導体装置の銅配線の形成する方法に多用されている。図6は、銅配線の形成におけるCMP処理を示す図である。銅配線を形成する場合、まず、図6(a)に示すように、ヴィアやトレンチ等の凹部204が予め形成された層間絶縁膜201上にCu膜203の剥離を防止する窒化タンタル(TaN)膜等の密着層、および絶縁膜中へのCuの拡散を防止するタンタル(Ta)膜等のバリアメタルが順に堆積された下層膜202がスパッタリング法等により堆積される。次いで、下層膜202上に、めっき法等によりCu膜203が堆積される。その後、図6(b)に示すように、CMP処理により、凹部204外部の不要なCu膜203を除去することで銅配線が完成する。
In a semiconductor device manufacturing process, chemical mechanical polishing (hereinafter abbreviated as CMP) is used as a method for planarizing a thin film formed on the surface of a silicon wafer. In recent years, the CMP process is frequently used in a method of forming a copper wiring of a semiconductor device. FIG. 6 is a diagram illustrating a CMP process in forming a copper wiring. When forming the copper wiring, first, as shown in FIG. 6A, tantalum nitride (TaN) for preventing the
CMP処理を実施する半導体装置の製造装置(以下、CMP装置という。)は、半導体ウェーハ表面上の薄膜をCMP処理するCMP部と、CMP処理された半導体ウェーハを洗浄する洗浄部と、ウェーハを搬送する搬送系とを備えている。図7は、従来のCMP装置におけるCMP部の主要構成を示す概略斜視図である。図7に示すように、プラテン21はモータ等により中心軸心周りに回転可能に構成されている。プラテン21上には、凹凸パターンを有する研磨パッド221が配置される。研磨パッド221は、多孔質の材料でその表面に無数の凹凸がある例えば発泡ウレタン材からなる。
2. Description of the Related Art A semiconductor device manufacturing apparatus (hereinafter, referred to as a CMP apparatus) that performs a CMP process includes a CMP unit that performs a CMP process on a thin film on the surface of a semiconductor wafer, a cleaning unit that cleans the CMP-processed semiconductor wafer, and a wafer transfer And a transport system. FIG. 7 is a schematic perspective view showing a main configuration of a CMP unit in a conventional CMP apparatus. As shown in FIG. 7, the
研磨パッド221に対向して、被研磨膜が形成された半導体ウェーハ102を保持する研磨ヘッド223が昇降可能に配置されている。研磨ヘッド223は、研磨ヘッド回転軸222を中心として研磨パッド221の表面と平行な面内で回転可能に構成されている。また、研磨パッド221上には、研磨パッド221へ研磨スラリー225を供給するスラリー供給機構224が配置されている。所定の回転数で回転しているプラテン21に対し、スラリー供給機構224からスラリー225を供給し、半導体ウェーハ102を保持した研磨ヘッド223を所定の荷重および回転数で研磨パッド221へ押し付けることで、半導体ウェーハ102上の被研磨膜が研磨される。
Opposite to the
研磨が進行すると、研磨パッド221表面の凹凸がスラリー225や研磨屑により埋め込まれて、研磨パッド221自体の表面凹凸が平滑化され、研磨処理の研磨レートが徐々に低下するという現象が生じる。
As the polishing progresses, the unevenness on the surface of the
この研磨レートの低下を回避するため、研磨パッド221のコンディショニング(目立て)が行われる。コンディショナ233は、研磨パッド221に対向して、昇降可能かつコンディショナ回転軸232を中心として研磨パッド221の表面と平行な面内で回転可能に構成されている。コンディショニングは、コンディショナ233を回転させた状態で、コンディショナ233の表面に具備されたダイヤモンド等からなる砥粒を研磨パッド221へ押し付けることで実施される。コンディショニングは、半導体ウェーハ102の研磨と並行して実施される場合と、半導体ウェーハの研磨の研磨とは独立して単独で実施される場合がある。いずれの場合であっても、研磨パッド221のコンディショニングにより、研磨レートが低下した研磨パッド221の表面がコンディショナ233との接触により切削され、研磨レートが増大する。
In order to avoid this decrease in the polishing rate, the
しかしながら、現実のCMP装置では、コンディショニングを実施した場合であっても、研磨パッド221やコンディショナ233の使用時間の増大と共に半導体ウェーハ102上の被研磨膜の研磨レートや研磨レート均一性等に変動が生じる。このような、被研磨膜の研磨レートや研磨レート均一性等の変動は、半導体装置の特性ばらつき等の原因となるため半導体装置製造上の課題となっている。
However, in an actual CMP apparatus, even when conditioning is performed, the polishing rate of the film to be polished on the
この課題に対し、後掲の特許文献1は研磨パッドのコンディショニングを行うコンディショナの押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を制御することで半導体ウェーハ上の被研磨膜の研磨レート低下を抑制する技術を開示している。
しかしながら、上記特許文献1に開示された技術を適用した場合であっても、研磨レート低下および研磨レート均一性の悪化が発生し、半導体装置の特性ばらつきが大きくなるという課題が発生する。本願発明者らは、当該現象を解析した結果、コンディショナの使用時間の増大に伴って、コンディショニング時の研磨パッドの切削レートが大きく低下していることが一因であることを見出した。すなわち、コンディショニング時の研磨パッドの切削レートが大きく変動するため、上記特許文献1に開示された技術を適用した場合であっても、被研磨膜の研磨レート低下および研磨レート均一性悪化を十分に抑制することができないのである。また、このようなパッド切削レートの変動に対応して、押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を変更することは非常に困難である。
However, even when the technique disclosed in
本発明は、上記従来の課題を鑑みて提案されたものであって、コンディショナの形状に着目し、半導体ウェーハ上の被研磨膜の研磨レートおよび研磨レート均一性を安定化させ、半導体装置ばらつきを低減することができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。 The present invention has been proposed in view of the above-described conventional problems, paying attention to the shape of the conditioner, stabilizing the polishing rate and polishing rate uniformity of the film to be polished on the semiconductor wafer, and varying semiconductor devices. An object of the present invention is to provide a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of reducing the above.
上記課題を解決するために、本発明は、以下の技術的手段を採用している。まず、本発明は、半導体基板の研磨対象面を研磨パッドに押圧した状態で、半導体基板と研磨パッドとを相対的に運動させることにより前記研磨対象面を研磨する半導体装置の製造装置を前提としている。そして、本発明に係る半導体装置の製造装置は、前記研磨パッドに当接して、当該研磨パッドのコンディショニングを行うコンディショナが、ダイヤモンド砥粒が固定されるプレートと、前記プレートが固定される台金とを備える。そして、前記プレート表面の前記台金からの突き出し量が140μm以上かつ200μm以下であることを特徴とする。 In order to solve the above problems, the present invention employs the following technical means. First, the present invention presupposes a semiconductor device manufacturing apparatus that polishes a polishing target surface by relatively moving the semiconductor substrate and the polishing pad in a state where the polishing target surface of the semiconductor substrate is pressed against the polishing pad. Yes. In the semiconductor device manufacturing apparatus according to the present invention, a conditioner that contacts the polishing pad and conditions the polishing pad includes a plate on which diamond abrasive grains are fixed, and a base metal on which the plate is fixed. With. The protruding amount of the plate surface from the base metal is 140 μm or more and 200 μm or less.
本構成によれば、研磨パッドに対するダイヤモンド砥粒の活性を維持し、同一押し付け圧におけるパッド切削レートを安定させることができる。その結果、被研磨膜での研磨レート均一性を向上させることができ、半導体装置の特性ばらつきを十分に抑制することができる。 According to this configuration, the activity of the diamond abrasive grains against the polishing pad can be maintained, and the pad cutting rate at the same pressing pressure can be stabilized. As a result, the polishing rate uniformity in the film to be polished can be improved, and variations in characteristics of the semiconductor device can be sufficiently suppressed.
また、他の観点では、本発明は、半導体基板の研磨対象面を研磨パッドに押圧した状態で、半導体基板と研磨パッドとを相対的に運動させることにより前記研磨対象面を研磨する半導体装置の製造方法を提供することもできる。すなわち、本発明に係る半導体装置の製造方法は、まず、ダイヤモンド砥粒が固定されるプレートの表面が、当該前記プレートが固定される台金から140μm以上かつ200μm以下の範囲で突き出したコンディショナを研磨パッドに当接させて、研磨パッドのコンディショニングを行う。そして、当該コンディショニングされた研磨パッドにより研磨対象面を研磨する。 In another aspect, the present invention relates to a semiconductor device that polishes the polishing target surface by relatively moving the semiconductor substrate and the polishing pad in a state where the polishing target surface of the semiconductor substrate is pressed against the polishing pad. A manufacturing method can also be provided. That is, in the method for manufacturing a semiconductor device according to the present invention, first, a conditioner in which the surface of a plate to which diamond abrasive grains are fixed protrudes in a range of 140 μm to 200 μm from a base metal to which the plate is fixed is provided. The polishing pad is conditioned by contacting the polishing pad. Then, the surface to be polished is polished by the conditioned polishing pad.
本発明によれば、従来よりも効率的にダイヤモンド砥粒を研磨パッドへ押し付けることができ、研磨パッドの切削および研磨屑の排出を効率的に行うことができる。このため、パッド切削レートの変化を低減することができ、押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を変更することなく、研磨レートを維持することができる。したがって、半導体ウェーハ上の被研磨膜の研磨レートや均一性を安定させることができる。その結果、被研磨膜の過研磨や研磨不足の発生を防止でき、半導体装置の製造歩留まりや信頼性を向上させることができる。また、結果としてコンディショナ寿命を延長することができ、半導体装置の製造コストを抑制することも可能となる。 ADVANTAGE OF THE INVENTION According to this invention, a diamond abrasive grain can be pressed to a polishing pad more efficiently than before, and cutting of a polishing pad and discharge | emission of polishing waste can be performed efficiently. For this reason, the change of the pad cutting rate can be reduced, and the polishing rate can be maintained without changing the pressing load or the particle diameter of the diamond abrasive grains fixed to the conditioner surface. Therefore, the polishing rate and uniformity of the film to be polished on the semiconductor wafer can be stabilized. As a result, it is possible to prevent overpolishing and insufficient polishing of the film to be polished, and to improve the manufacturing yield and reliability of the semiconductor device. As a result, the conditioner life can be extended, and the manufacturing cost of the semiconductor device can be suppressed.
以下、本発明の実施形態を、図面を参照しながら詳細に説明する。なお、以下の実施形態では、半導体基板の研磨対象面を研磨パッドに押圧した状態で、半導体基板と研磨パッドとを相対的に運動させることにより研磨対象面を研磨するCMP装置として、本発明を具体化している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, the present invention is described as a CMP apparatus for polishing a polishing target surface by relatively moving the semiconductor substrate and the polishing pad in a state where the polishing target surface of the semiconductor substrate is pressed against the polishing pad. It is materialized.
(第1の実施形態)
図1は、本発明の第1の実施形態におけるCMP装置が備えるCMP部の主要構成を示す概略斜視図である。なお、本実施形態の半導体装置の製造装置は、従来の装置と同様に、CMP部においてCMP処理された半導体ウェーハを洗浄する洗浄部と、装置内でウェーハを搬送する搬送系とを備えているが、本発明に直接関係しないため、ここでの説明は省略する。
(First embodiment)
FIG. 1 is a schematic perspective view showing a main configuration of a CMP unit included in the CMP apparatus according to the first embodiment of the present invention. The semiconductor device manufacturing apparatus of this embodiment includes a cleaning unit that cleans a semiconductor wafer that has been subjected to a CMP process in a CMP unit, and a transport system that transports the wafer in the device, as in the conventional apparatus. However, since it is not directly related to the present invention, description thereof is omitted here.
図1に示すように、CMP部は、モータ等により中心軸心周りに回転可能に構成された円盤状のプラテン100を備える。プラテン100上には、多孔質の材料でその表面に無数の凹凸がある例えば発泡ウレタン材からなる研磨パッド101が配置されている。研磨パッド101の上方には、研磨ヘッド103と、スラリー供給機構105と、コンディショナ104とが配置されている。
As shown in FIG. 1, the CMP unit includes a disk-
研磨ヘッド103は、半導体ウェーハ102をプラテン100に対向する状態で吸着保持する。また、研磨ヘッド103は、研磨パッド101に対して昇降可能に構成されるとともに、研磨パッド101の表面と平行な面内で中心軸心周りに回転する構成になっている。コンディショナ104は、研磨パッド101に対してコンディショナ104を昇降させる機構と、研磨パッド101の表面と平行な面内でコンディショナ104を中心軸心周りに回転させる機構と、研磨パッド101の表面平行な面内でコンディショナ104を水平移動(以下、スイープという。)させる機構とを有するコンディショナホルダ106に支持されている。スラリー供給機構105は、研磨パッド101上にスラリーを供給する。
The polishing
所定の回転数にて回転しているプラテン100に対し、スラリー供給機構105からスラリーを供給し、半導体ウェーハ102を保持した研磨ヘッド103を所定の荷重および回転数で研磨パッド101へ押し付けることで、半導体ウェーハ102上の被研磨膜が研磨される。本実施形態では、半導体ウェーハ102の被研磨膜を研磨中に、コンディショナホルダ106がコンディショナ104を所定の荷重および回転数で研磨パッド101へ押し付けられ、研磨パッド101のコンディショニング(目立て)が研磨と平行して実施される。
By supplying the slurry from the
図2は、本実施形態のコンディショナ104の構造を示す断面図である。図2に示すように、本実施形態のコンディショナ104は、多数のダイヤモンド砥粒120が固定された砥粒保持プレート107と、砥粒保持プレート107が固定される台金108とを備える。砥粒保持プレート107は、一方面にダイヤモンド砥粒120が固定された円盤状の板材からなる。台金108は、一方面に砥粒保持プレート107が嵌合する凹部108bを備え、他方面がコンディショナホルダ106に保持される。なお、当該凹部108bの深さ111は、砥粒保持プレート107の厚さ110よりも小さくなっている。
FIG. 2 is a cross-sectional view showing the structure of the
砥粒保持プレート107は、台金108の凹部108bに嵌入された状態で台金108に固定される。この場合、砥粒保持プレート107のダイヤモンド砥粒保持面107aは、凹部108bが形成された台金108の一方面108aから突き出し量109で突き出す状態になる。本実施形態では、突き出し量109が、70μm程度である従来に対し、140μm以上かつ200μm以下に設定される。なお、砥粒保持プレート107の平坦性は、砥粒保持プレート107の面内で0.05mm以下であり、コンディショナホルダ106に支持された状態での、砥粒保持プレート107の平行度(砥粒保持プレート107の一端を基準とした、研磨パッド101に垂直な方向の他端の位置)は0.07mm以下である。また、ダイヤモンド砥粒120は、平均粒径が100μmであり、砥粒保持プレート107中に一部が埋没する状態で保持されている。
The abrasive
例えば、半導体ウェーハ102上の被研磨膜が銅配線形成工程におけるシリコン酸化膜からなる層間絶縁膜である場合、スラリーは100〜500ml/min程度の流量で研磨パッド101上に供給される。この場合、スラリー中に含まれる砥粒としてシリカを選択することができる。また、半導体ウェーハ102を保持した研磨ヘッド103を研磨パッド101へ押し付ける圧力は1〜10psi(6.89〜68.9kPa)とすることができる。一般的に研磨レートと研磨ヘッド103の押し付け圧とは相関があり、プロセス(研磨厚さやスラリー種等)やデバイス構造(配線密度や基研磨膜種等)によって設定圧力が適宜変更される。また、研磨ヘッド103とプラテン100は、共に10〜100rpm程度で回転しており、両者は同一方向に回転している。この回転数が高いと研磨レートは上昇する傾向にあるが、半導体ウェーハ102と研磨パッド101との間へのスラリーの回り込み量が変化するため研磨特性が変化する。このため、研磨ヘッド103の回転数およびプラテン100の回転数もプロセスやデバイス構造によって設定圧力が適宜変更される。また、コンディショナ104を研磨パッド101へ押し付ける圧力は1〜10psi(6.89〜68.9kPa)とすることができる。この場合、コンディショナ104は、100rpm程度の回転数で回転される。また、コンディショナ104は、研磨パッド101の全面に当接するように、研磨パッド101の半径方向の全体にわたってスイープされる。
For example, when the film to be polished on the
本実施形態によれば、台金108からの突き出し量109の値により研磨パッド101をコンディショニングする際のコンディショナ104の研磨パッド101への沈み込み量と接触状態が最適な状態となり、研磨中、常時、研磨パッド101に対するダイヤモンド砥粒120の活性を保つことができるようになる。すなわち、研磨の過程で研磨パッド101の目詰まり等に起因する研磨レートの低下を抑制することができる。
According to this embodiment, when the
図3は、パッド切削レートとコンディショナ使用時間の関係を示す図である。ここで、パッド切削レートとは、コンディショナ104により研磨パッド101が切削される速度(μm/時)である。また、コンディショナ使用時間とは、実際に研磨パッド101のコンディショニングを行った延べ時間である。図3において、横軸がコンディショナ使用時間に対応し、縦軸がパッド切削レートに対応する。図3では、研磨パッド101として、ニッタ・ハース社製IC1000を使用している。プラテン100の回転数は100rpmであり、コンディショナ104の押し付け圧は10psi(68.9kPa)である。また、研磨パッド101の表面には、砥粒としてシリカを含むスラリーを200ml/minの流量で供給している。
FIG. 3 is a diagram showing the relationship between the pad cutting rate and the conditioner usage time. Here, the pad cutting rate is a speed (μm / hour) at which the
図3に破線で示すように、図2に示す突き出し量が70μm程度の従来のコンディショナでは、コンディショナ使用時間の増大につれて、パッド切削レートが急速に低下していることが理解できる。このため、従来の突き出し量では、コンディショナ使用時間の増大につれて、研磨パッド101のコンディショニングが不十分となり、半導体ウェーハ102の研磨中に、研磨屑等による研磨パッド101の目詰まりが解消されず、研磨レートが急速に低下する。また、このような研磨レートの低下が、研磨パッド101上で不均一に発生することにより、半導体ウェーハ102上の被研磨膜が不均一に研磨されることになる。
As can be seen from the broken line in FIG. 3, in the conventional conditioner having the protrusion amount of about 70 μm shown in FIG. 2, it can be understood that the pad cutting rate rapidly decreases as the conditioner usage time increases. For this reason, with the conventional protrusion amount, the conditioning of the
一方、図3に実線で示すように、本実施形態のコンディショナ104を使用した場合、従来において、パッド切削レートが使用開始時の40%程度まで低下するコンディショナ使用時間(図3中の矢指部A)に到達した場合であっても、パッド切削レートが使用開始時の70%程度維持されていることが理解できる。すなわち、本実施形態では、従来に比べて、コンディショナ使用時間の増大に伴うパッド切削レートの低下を格段に抑制でき、被研磨膜の研磨レートの低下並びに半導体ウェーハ面内において研磨レートが不均一になることを抑制できる。なお、本実施形態の構成により、パッド切削レートの低下が抑制できる原因は、従来よりも効率的にダイヤモンド砥粒を研磨パッドへ押し付けることができるとともに、研磨パッドの切削屑および研磨屑が、コンディショナ104と研磨パッド101との間から効率的に搬出できるためであると推測される。
On the other hand, as shown by the solid line in FIG. 3, when the
また、図4は、半導体ウェーハ上の被研磨膜が銅配線形成工程におけるシリコン酸化膜からなる層間絶縁膜である場合の、コンディショナ使用時間に対する規格化した研磨レートと、コンディショナ使用時間に対する研磨レートの面内均一性を示す図である。図4(a)において、横軸がコンディショナ使用時間に対応し、縦軸が使用開始時の研磨レートにより規格化した研磨レートに対応する。また、図4(b)において、横軸がコンディショナ使用時間に対応し、縦軸が研磨レートの面内均一性に対応する。図3と同様に、プラテン100の回転数は100rpmであり、コンディショナ104の押し付け圧は10psiである。また、スラリー流量は200ml/minである。
FIG. 4 shows a normalized polishing rate with respect to the conditioner usage time and polishing with respect to the conditioner usage time when the film to be polished on the semiconductor wafer is an interlayer insulating film made of a silicon oxide film in the copper wiring formation process. It is a figure which shows the in-plane uniformity of a rate. In FIG. 4A, the horizontal axis corresponds to the conditioner usage time, and the vertical axis corresponds to the polishing rate normalized by the polishing rate at the start of use. In FIG. 4B, the horizontal axis corresponds to the conditioner usage time, and the vertical axis corresponds to the in-plane uniformity of the polishing rate. Similar to FIG. 3, the rotation speed of the
図4(a)に破線で示すように、図2に示す突き出し量が70μm程度の従来のコンディショナを使用した場合、コンディショナ使用時間の増大につれて、研磨レートが急速に低下していることが理解できる。これに対し、従来において、研磨レートが使用開始時から14%程度まで低下するコンディショナ使用時間(図4(a)中の矢指部B)に到達した場合であっても、本実施形態のコンディショナ104を使用した場合は、図4(a)に実線で示すように、研磨レートの低下が使用開始時の5%程度の低下に抑制されていることが理解できる。 As shown by a broken line in FIG. 4A, when the conventional conditioner having a protrusion amount of about 70 μm shown in FIG. 2 is used, the polishing rate is rapidly decreased as the conditioner usage time increases. Understandable. On the other hand, even when the conditioner usage time (arrowed portion B in FIG. 4 (a)) where the polishing rate is reduced to about 14% from the start of use is reached in the past, the condition of the present embodiment. When the na 104 is used, it can be understood that the decrease in the polishing rate is suppressed to about 5% at the start of use, as indicated by the solid line in FIG.
また、図4(b)に破線で示すように、従来のコンディショナを使用した場合、コンディショナ使用時間の増大につれて、研磨レート均一性が急速に悪化していることが理解できる。これに対し、従来において、研磨レート均一性が使用開始時から4倍程度まで悪化するコンディショナ使用時間(図4(b)中の矢指部C)に到達した場合であっても、本実施形態のコンディショナ104を使用した場合は、図4(b)に実線で示すように、研磨レート均一性の悪化が2倍以下に抑制されていることが理解できる。したがって、本実施形態によれば、押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を変更することなく、被研磨膜の研磨量ばらつきが小さくすることができ、半導体装置の特性ばらつきを低減することができる。その結果、半導体装置の製造歩留まりや信頼性を向上させることができる。また、従来に比べて、パッド切削レートの低下が緩やかであるため、結果としてコンディショナ寿命を延長することができ、半導体装置の製造コストを抑制することも可能となる。
Further, as shown by a broken line in FIG. 4B, it can be understood that when the conventional conditioner is used, the polishing rate uniformity is rapidly deteriorated as the conditioner usage time increases. On the other hand, even in the case where the polishing rate uniformity has reached the conditioner usage time (arrow C in FIG. 4B) where the polishing rate uniformity has deteriorated to about 4 times from the start of use, this embodiment When the
なお、以上の効果を得るためには、突き出し量109が140μm以上であることが確認されており、また、論理計算により200μm以下が望ましいことが確認されている。
In order to obtain the above effects, it has been confirmed that the protruding
(第2の実施形態)
第1の実施形態で説明したように、図2で説明した構造を有する二体型のコンディショナ104を使用してCMP装置を使用して半導体装置を製造することにより、研磨レートの低下や研磨レートの面内均一性の悪化を抑制でき、半導体装置の製造歩留まりや信頼性を向上させることができる。図5は、上述の構造を有するコンディショナ104を備えるCMP装置における、半導体装置の製造過程を示すフローチャートである。
(Second Embodiment)
As described in the first embodiment, a semiconductor device is manufactured using a CMP apparatus using the two-
図5に示すように、本実施形態の半導体装置の製造方法では、まず、図2に示した構造を有するコンディショナ104が、CMP部に装着される(ステップS501)。なお、コンディショナ104が、既にCMP部に装着されている場合、本工程では、例えば、CMP部での半導体ウェーハ102の研磨を開始する前に、3次元マイクロスコープ等用いて、コンディショナ104が上記図2に示した構成になっているか否かが確認される。すなわち、砥粒保持プレート108の突き出し量が、140μm以上かつ200μm以下の範囲にあるか否かが判定され、140μm以上かつ200μm以下の範囲になかった場合、当該突き出し量109を有するコンディショナ104に交換される。
As shown in FIG. 5, in the method of manufacturing a semiconductor device according to the present embodiment, the
次いで、当該コンディショナを使用して、研磨パッド101のコンディショニングが実施される(ステップS502)。そして、CMP部に研磨対象の半導体ウェーハが搬入され、コンディショニングによって適度に目立てされた研磨パッド101により半導体ウェーハの表面が研磨される(ステップS503、S504)。例えば、半導体ウェーハ102の表面が図6に示す構造を有する場合、銅膜203および下層膜202が当該工程において研磨除去される。なお、第1の実施形態でも説明したように、研磨パッド101のコンディショニングと半導体ウェーハの研磨とは、並行して実施されてもよい。
Next, the
研磨が完了した半導体ウェーハは洗浄部に搬入され、洗浄および乾燥が実施される(ステップS505)。洗浄および乾燥が完了した半導体ウェーハは次工程に進められる(ステップS506)。 The semiconductor wafer that has been polished is carried into a cleaning section, where cleaning and drying are performed (step S505). The semiconductor wafer that has been cleaned and dried is advanced to the next process (step S506).
なお、以上の各工程は、第1の実施形態において説明した半導体装置の製造装置を用いて実行することができる。 Each of the above steps can be performed using the semiconductor device manufacturing apparatus described in the first embodiment.
本実施形態によれば、押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を変更することなく、被研磨膜の研磨量ばらつきが小さくすることができ、半導体装置の特性ばらつきを低減することができる。その結果、半導体装置の製造歩留まりや信頼性を向上させることができる。 According to the present embodiment, the variation in the polishing amount of the film to be polished can be reduced without changing the pressing load or the particle size of the diamond abrasive grains fixed to the conditioner surface, and the variation in characteristics of the semiconductor device can be reduced. Can be reduced. As a result, the manufacturing yield and reliability of the semiconductor device can be improved.
以上説明したように、本発明によれば、従来よりも効率的にダイヤモンド砥粒をパッドへ押し付けることが可能となるとともに、研磨パッドの切削およびパッド屑の排出を効率的に行うことができる。このため、パッド切削レートの変化を低減することができ、押し付け荷重やコンディショナ表面に固定されているダイヤモンド砥粒の粒径を変更することなく、研磨レートを維持することができる。したがって、半導体ウェーハ上の被研磨膜の研磨レートや均一性を安定させることができる。その結果、被研磨膜の過研磨や研磨不足を発生を防止でき、半導体装置の製造歩留まりや信頼性を向上させることができる。また、コンディショナ寿命を延長することができ、半導体装置の製造コストを抑制することも可能となる。 As described above, according to the present invention, it is possible to press the diamond abrasive grains to the pad more efficiently than before, and it is possible to efficiently cut the polishing pad and discharge the pad dust. For this reason, the change of the pad cutting rate can be reduced, and the polishing rate can be maintained without changing the pressing load or the particle diameter of the diamond abrasive grains fixed to the conditioner surface. Therefore, the polishing rate and uniformity of the film to be polished on the semiconductor wafer can be stabilized. As a result, overpolishing and insufficient polishing of the film to be polished can be prevented, and the manufacturing yield and reliability of the semiconductor device can be improved. Further, the conditioner life can be extended, and the manufacturing cost of the semiconductor device can be suppressed.
なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。 The embodiments described above do not limit the technical scope of the present invention, and various modifications and applications can be made within the scope of the present invention other than those already described.
本発明は、半導体ウェーハ上の被研磨膜の研磨レートおよび研磨レート均一性を安定化させることができるという効果を有し、半導体装置の製造装置および半導体装置の製造方法として有用である。 The present invention has an effect of stabilizing the polishing rate and polishing rate uniformity of a film to be polished on a semiconductor wafer, and is useful as a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method.
100 プラテン
101 研磨パッド
102 半導体ウェーハ
103 ヘッド
104 コンディショナ
105 スラリー供給機構
106 コンディショナホルダ
107 砥粒保持プレート
108 台金
109 突き出し量
110 プレートの厚み
111 凹部の深さ
120 ダイヤモンド砥粒
201 層間絶縁膜
202 バリアメタル
203 銅膜
DESCRIPTION OF
Claims (2)
前記研磨パッドに当接して、当該研磨パッドのコンディショニングを行うコンディショナが、
砥粒が固定されるプレートと、
前記プレートが固定される台金と、
を備え、
前記プレート表面の前記台金からの突き出し量が140μm以上かつ200μm以下であることを特徴とする半導体装置の製造装置。 A semiconductor device manufacturing apparatus that polishes the polishing target surface by relatively moving the semiconductor substrate and the polishing pad in a state where the polishing target surface of the semiconductor substrate is pressed against the polishing pad,
A conditioner that contacts the polishing pad and conditions the polishing pad,
A plate to which abrasive grains are fixed;
A base on which the plate is fixed;
With
An apparatus for manufacturing a semiconductor device, wherein an amount of protrusion of the plate surface from the base metal is 140 μm or more and 200 μm or less.
砥粒が固定されるプレートの表面が、当該前記プレートが固定される台金から140μm以上かつ200μm以下の範囲で突き出したコンディショナを研磨パッドに当接させて、研磨パッドのコンディショニングを行う工程と、
前記コンディショニングされた研磨パッドにより研磨対象面を研磨する工程と、
を含むことを特徴とする半導体装置の製造方法。 In a state where the polishing target surface of the semiconductor substrate is pressed against the polishing pad, the method for manufacturing a semiconductor device for polishing the polishing target surface by relatively moving the semiconductor substrate and the polishing pad,
Conditioning the polishing pad by bringing a conditioner protruding in a range of 140 μm or more and 200 μm or less from the base metal on which the abrasive grains are fixed into contact with the polishing pad. ,
Polishing the surface to be polished with the conditioned polishing pad;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007260126A JP2009094096A (en) | 2007-10-03 | 2007-10-03 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007260126A JP2009094096A (en) | 2007-10-03 | 2007-10-03 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009094096A true JP2009094096A (en) | 2009-04-30 |
Family
ID=40665840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007260126A Pending JP2009094096A (en) | 2007-10-03 | 2007-10-03 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009094096A (en) |
-
2007
- 2007-10-03 JP JP2007260126A patent/JP2009094096A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811193B2 (en) | Polishing apparatus and polishing method | |
| US7066795B2 (en) | Polishing pad conditioner with shaped abrasive patterns and channels | |
| JP3770752B2 (en) | Semiconductor device manufacturing method and processing apparatus | |
| CN104476384B (en) | The method of semiconductor wafer twin polishing | |
| US6062952A (en) | Planarization process with abrasive polishing slurry that is selective to a planarized surface | |
| JP2004358653A (en) | Polishing pad having optimized grooves and method of forming the same | |
| JP2000301454A (en) | Chemical mechanical polishing process and its components | |
| JP2005101541A (en) | Porous polyurethane polishing pad | |
| US7105446B2 (en) | Apparatus for pre-conditioning CMP polishing pad | |
| CN107953260A (en) | Cmp method, the method and semiconductor- fabricating device for manufacturing semiconductor devices | |
| CN112405335A (en) | Chemical mechanical planarization tool | |
| US6899612B2 (en) | Polishing pad apparatus and methods | |
| WO2017011183A1 (en) | Chemical mechanical planarization conditioner | |
| JP2005514215A (en) | Grooved roller for linear chemical mechanical flattening system | |
| JP4960395B2 (en) | Polishing apparatus and semiconductor device manufacturing method using the same | |
| JP2009016484A (en) | Dresser for cmp and manufacturing method of semiconductor device | |
| JP2009094096A (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP2004128112A (en) | Manufacturing method of semiconductor device | |
| KR100847121B1 (en) | Conditioner for pad polishing and chemical mechanical polishing device comprising the same | |
| JP2006332322A (en) | Polishing pad dressing method and polishing apparatus | |
| JP2007266547A (en) | Cmp apparatus and cmp apparatus polishing pad conditioning treatment method | |
| US20220388117A1 (en) | Polishing pad surface cooling by compressed gas | |
| JP2004296596A (en) | Method for manufacturing semiconductor device | |
| US20020158395A1 (en) | Chemical mechanical polishing method and semiconductor device manufacturing method | |
| US7040965B2 (en) | Methods for removing doped silicon material from microfeature workpieces |