JP2009093014A - 温度制御装置 - Google Patents

Abstract

【課題】ＣＰＵが介在しないハードウェアによる安全回路に加えて、ＣＰＵの異常を検出して定着ヒータのオフ状態を維持する安価な第二の安全回路を備えた温度制御装置を提供する。
【解決手段】定着温度を検出する温度検出部２３と、定着温度が目標温度になるように定着ヒータ２１を駆動制御するヒータ制御信号ＨＣを出力するＣＰＵ４１と、前記定着ヒータ２１への給電を強制停止する安全回路３０４と、前記ＣＰＵ４１が出力する所定周期のパルス信号ＳＬＣＴからエッジ信号ＥＳを生成するパルス生成回路４５と、前記パルス生成回路４５の出力電圧が入力されて所定時間経過後に強制停止信号ＦＳを出力するタイマ回路４９と、前記タイマ回路４９の出力信号または前記ヒータ制御信号ＨＣにより前記定着ヒータ２１をオフするゲート回路を温度制御装置９に備え、前記パルス信号の一周期を前記所定時間よりも短く設定する。
【選択図】図１

Description

本発明は、複写機やプリンタ等の熱定着装置を備えた画像形成装置に組み込まれる温度制御装置に関し、定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するＣＰＵと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置に関する。

電子写真方式を採用した画像形成装置には、トナー画像を溶融して用紙に定着するために、ＣＰＵを備えた制御部から出力されるヒータ制御信号により駆動制御される定着ヒータと、定着ヒータが内装された定着ローラと、定着ローラに圧接された加圧ローラを備えた定着装置が組み込まれている。

定着ローラは制御部によって通電制御される定着ヒータにより所定の目標温度に制御されているが、制御部の異常により定着ヒータへの通電状態が維持されると、目標温度より異常に高温に過熱され、装置の損傷を招く虞があるため、従来から制御部が介在しないハードウェア回路により異常過熱状態を回避する技術が提案されている。

例えば、定着温度を監視するサーモスイッチを定着ヒータへの通電ラインに直列に接続し、サーモスイッチにより異常過熱温度が検出されると強制的に定着ヒータへの給電を遮断する安全回路が設けられている。

しかし、サーモスイッチとして温度ヒューズを採用する場合には、異常過熱温度によって温度ヒューズが溶断されると、当該温度ヒューズを交換しない限りヒータへの通電は素子されるが、温度ヒューズが溶断されるような温度では、定着ローラや加圧ローラ、さらには定着装置の周辺に設置された機器や樹脂部材等が高熱により損傷する虞があった。

さらに、サーモスイッチとしてバイメタル方式のスイッチを採用する場合には、定着温度が異常過熱温度以下になるとサーモスイッチが閉成されて再び定着ヒータに通電されるため、図１６に示すように、定着温度が異常過熱温度前後に維持され、定着ローラや加圧ローラ、さらには定着装置の周辺に設置された機器や樹脂部材等が高熱により損傷し、或いはひずみや変形が生じる虞があった。

また、定着温度の制御用に設けられたサーミスタ等の温度センサによる検出温度が異常過熱温度より高くなると定着ヒータへの制御信号をオフするようなコンパレータ回路を備える場合にも、定着温度が異常過熱温度前後に維持され、同様の不都合があった。

そこで、特許文献１には、定着ヒータの温度を監視して定着ヒータの通電制御とパワー系の電源のオン／オフ制御を行い、定着ヒータの通電時に定着ヒータ温度の異常を検出すると、定着ヒータの通電を禁止すると共にパワー系の電源をオフする単一のＭＰＵと、定着ヒータ温度の過昇を検出し、温度過昇の状態に応じてパワー系の電源を強制的にオフする温度過昇検出・制御手段とを備え、ＭＰＵの温度監視手段が正常に動作しない場合でも、定着ヒータ制御手段の異常等によって定着ヒータの温度が上昇した場合に、温度過昇検出・制御手段によりパワー系の電源を強制的にオフすることを特徴とする画像形成装置が提案されている。

具体的に、温度過昇検出・制御手段は、サーミスタで検出される定着ヒータ温度の異常高温時に所定時間経過すると作動するウォッチドッグタイマ回路と、その出力信号をラッチするＤタイプフリップフロップと、フリップフロップの出力信号により定着ヒータへの給電ラインを遮断するリレー回路を備えて構成されている。

しかし、上述した温度過昇検出・制御手段では、異常検出後にＭＰＵから出力されるリセット信号でフリップフロップがリセットされる為、ＭＰＵに異常が発生して、誤ったリセット信号が出力されると定着ヒータへの通電を阻止できない虞があった。また、ノイズ等によるフリップフロップの誤作動に対処すべく、誤作動か否かを判断してリセット信号を出力する必要があるため、ＭＰＵに掛かる制御負荷が増大すると言う問題もあった。
特開平１０−３０７５１４号公報

本発明の目的は、上述の問題に鑑み、ＣＰＵが介在しないハードウェアによる安全回路に加えて、ＣＰＵの異常を検出して定着ヒータのオフ状態を維持する安価な第二の安全回路を備えた温度制御装置を提供する点にある。

上述の目的を達成するため、本発明による温度制御装置の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するＣＰＵと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置であって、前記ＣＰＵから出力される所定周期のパルス信号からエッジ信号を生成するパルス生成回路と、前記パルス生成回路の出力電圧が入力された後に所定時間経過すると前記ヒータ制御信号に関わらず強制停止信号を出力するタイマ回路と、前記タイマ回路の出力信号または前記ヒータ制御信号により前記定着ヒータをオフするゲート回路を備え、前記パルス信号の一周期が前記所定時間よりも短く設定されている点にある。

パルス生成回路はＣＰＵから出力される所定周期（以下、「課題を解決するための手段」での説明では、「第一周期」と記載する。）のパルス信号の立上りエッジまたは立下りエッジからエッジ信号を生成するため、当該エッジ信号の周期（以下、「課題を解決するための手段」での説明では、「第二周期」と記載する。）は第一周期以下である。また、第一周期は電源電圧が印加された後にタイマ回路から強制停止信号が出力されるまでの所定時間よりも短く設定されている。よって、第二周期は所定時間よりも短い。

タイマ回路は、パルス生成回路の出力電圧としてのエッジ信号が電源電圧として入力された後に所定時間経過すると強制停止信号を出力するが、上述のように、第二周期は所定時間よりも短く、所定時間が経過する前に、第二周期毎に出力電圧が遮断されるため、タイマ回路から強制停止信号が出力されることはない。

しかし、万が一、ＣＰＵの暴走や出力ポートのラッチアップ等の異常が発生すると、パルス信号はハイレベルまたはローレベルに固定され、パルス生成回路はエッジ信号を生成することができない。よって、パルス生成回路の出力電圧が入力された後に所定時間経過するとタイマ回路から強制停止信号が出力され、ゲート回路により定着ヒータへの通電が強制的にオフされる。

上述の構成によれば、ＣＰＵの暴走等の異常時に、安全回路で検出される異常過熱温度の前後で定着ローラの温度が維持されるという不都合が解消される。この様な回路は部品点数も少なく極めて安価に構成できる。

同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記タイマ回路が、電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成され、前記パルス生成回路の出力電圧が電源電圧として前記タイマ回路に入力されている点にある。

電源電圧が印加されると所定の積分定数に基づいて積分回路の出力電圧は増加し、積分定数に関連して定まる所定時間が経過すると出力電圧が予め設定された所定の閾値を超える。出力電圧が所定の閾値を超えると、論理回路から出力レベルが反転した信号が出力される。

ところで、積分回路にはパルス生成回路の出力電圧としてのエッジ信号が電源電圧として印加される。ＣＰＵが正常に動作しているとき、積分回路に印加される電源電圧は第二周期毎に遮断され、積分回路の出力電圧は所定時間よりも短い第二周期毎に低下する。よって、論理回路の出力レベルが反転する所定の閾値まで上昇することはない。

しかし、ＣＰＵの暴走等の異常時には、積分回路に一定電圧値の電源電圧が遮断されることなく印加されるため、電源電圧が印加された後に所定時間経過すると積分回路の出力電圧は論理回路の出力レベルが反転する所定の閾値まで上昇し、論理回路から出力レベルが反転した信号が出力される。

当該積分回路は、例えば、抵抗とコンデンサなどの数少ない部品を組み合わせて安価に構築することができるので、安価な温度制御装置が実現できる。

同第三の特徴構成は、同請求項３に記載した通り、上述の第二の特徴構成に加えて、前記タイマ回路が、前記電源電圧が印加された後に所定時間経過すると出力レベルが反転するリセットＩＣで構成されている点にある。

リセットＩＣは、電源電圧が印加されて所定時間が経過するとレベルを反転して信号を出力するように構成される。

リセットＩＣには、パルス生成回路の出力電圧としてのエッジ信号が電源電圧として印加されるため、ＣＰＵが正常に動作しているとき、印加される電源電圧が遮断される第二周期毎にリセットＩＣはリセットされ、リセットＩＣからレベルが反転した信号が出力されることはない。

しかし、ＣＰＵの暴走等の異常時には、リセットＩＣに一定電圧値の電源電圧が遮断されることなく印加されるため、電源電圧が印加された後に所定時間経過するとリセットＩＣからレベルが反転した信号が出力される。

上述の構成によれば、大量生産される安価なリセットＩＣを用いることで安価な温度制御装置が実現できる。

同第四の特徴構成は、同請求項４に記載した通り、上述の第一の特徴構成に加えて、前記タイマ回路が、前記パルス生成回路の出力電圧がトリガ電圧として入力されるワンショットマルチバイブレータで構成されている点にある。

ワンショットマルチバイブレータは、トリガ信号が入力されると、予め設定された所定時間、レベルを反転して信号を出力した後、元のレベルで信号を出力するように構成され、パルス生成回路から出力されるエッジ信号がトリガ信号として、つまり、パルス生成回路の出力電圧がトリガ電圧として入力される。

ＣＰＵが正常に動作しているとき、エッジ信号の周期である第二周期毎にワンショットマルチバイブレータからレベル反転された信号が出力されるが、ＣＰＵの暴走等の異常時には、トリガ信号となるエッジ信号は生成されないため、ワンショットマルチバイブレータからレベル反転された信号が出力されることはない。

つまり、ワンショットマルチバイブレータの当該特性を利用してタイマ回路を構成することができ、上述の構成によれば、大量生産される安価なワンショットマルチバイブレータを用いることで安価な温度制御装置が実現できる。

同第五の特徴構成は、同請求項５に記載した通り、上述の第一の特徴構成に加えて、前記タイマ回路が、電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成され、前記パルス生成回路の出力電圧により前記積分回路が放電されるように構成されている点にある。

電源電圧が印加されると所定の積分定数に基づいて積分回路の出力電圧は増加し、積分定数に関連して定まる所定時間が経過すると出力電圧が予め設定された所定の閾値を超える。出力電圧が所定の閾値を超えると、論理回路から出力レベルが反転した信号が出力される。

積分回路は、パルス生成回路から出力されるエッジ信号がパルス生成回路の出力電圧として入力されると、当該出力電圧により放電されるように構成される。よって、ＣＰＵが正常に動作しているとき、積分回路は、所定時間より短い第二周期毎に放電されるため、出力電圧が所定の閾値まで上昇することはなく、論理回路から出力レベルが反転した信号が出力されることはない。

しかし、ＣＰＵの暴走等の異常時には、エッジ信号は生成されず、積分回路は放電されないため、電源電圧が印加された後に所定時間経過すると積分回路の出力電圧は論理回路の出力レベルが反転する所定の閾値まで上昇し、論理回路から出力レベルが反転した信号が出力される。

当該積分回路は、例えば、抵抗とコンデンサなどの数少ない部品を組み合わせて安価に構築することができるので、安価な温度制御装置が実現できる。

同第六の特徴構成は、同請求項６に記載した通り、上述の第一から五の何れかの特徴構成に加えて、前記所定周期のパルス信号が、前記ＣＰＵに従属するスレーブＣＰＵに対するポーリングセレクト信号である点にある。

ポーリング方式で従属するスレーブＣＰＵと通信を行うように構成されたＣＰＵは、通信対象となるスレーブＣＰＵを特定するため、所定周期でハイレベルとローレベルが切替るポーリングセレクト信号を出力する。各スレーブＣＰＵは当該信号の信号レベルに基づいて、自身が通信対象であるか否かを判断し、通信対象となるスレーブＣＰＵがＣＰＵとの通信を行う。ＣＰＵと一のスレーブＣＰＵとの通信時間が長くなると、他のスレーブＣＰＵの制御に支障を及ぼす虞があるため、ポーリングセレクト信号の周期は比較的短い。

ところで、エッジ信号を生成するパルス生成回路に入力されるパルス信号の一周期は、パルス生成回路の出力電圧が入力された後、タイマ回路から強制停止信号が出力されるまでの所定時間よりも短くなければならない。

従って、上述の構成によれば、ポーリングセレクト信号は、パルス生成回路に入力する所定周期のパルス信号として好適であり、且つ、エッジ信号生成のために用いる信号と兼用されるため、専用のポートを設定する必要がなくなる。

以上説明した通り、本発明によれば、ＣＰＵが介在しないハードウェアによる安全回路に加えて、ＣＰＵの異常を検出して定着ヒータのオフ状態を維持する安価な第二の安全回路を備えた温度制御装置を提供することができるようになった。

以下に、本発明の温度制御装置を備えた画像形成装置の一例であるカラープリンタについて説明する。

図２に示すように、電子写真方式を採用したカラープリンタ１００は、液晶画面やプリント条件などを入力する操作キー等が配置された操作部１１０と、ネットワーク等を介してパーソナルコンピュータ等から入力された画像データに基づいてトナー像を形成する画像形成部１２０と、用紙搬送等を制御する給紙制御部５０１を備えた用紙収容部５００から搬送された用紙に画像形成部１２０が形成したトナー画像を転写する転写部１３０と、トナー像を溶融して用紙に定着する定着部２００等の機能ブロックと、これらの機能ブロックを制御して所定の画像形成プロセスを実行する制御部４００と、制御部４００や給紙制御部５０１等に必要な電力を供給する電源部３００を備えて構成される。

画像形成部１２０は、感光体と、感光体表面を一様に帯電する帯電装置と、入力された画像データに基づきレーザビームを走査して感光体表面を露光して静電潜像を形成する露光装置と、形成された静電潜像をトナー画像として顕像化する現像装置などを備えた感光体ユニットをＭ、Ｃ、Ｙ、Ｋのトナー色毎に備えて構成される。

転写部１３０は、画像形成部１２０の各感光体ユニットで形成されたトナー画像を重畳して担持する中間転写ベルト１３２と、中間転写ベルト１３２を回転支持する支持ローラ１３１と、中間転写ベルト１３２に担持されたトナー画像を用紙収容部５００から搬送された用紙に転写する転写ローラ１３３と、中間転写ベルト１３２の残留トナーを除去するブレード１３４などを備えて構成される。

図３に示すように、定着部２００は、定着ヒータ２１が内装された定着ローラ２０と定着ローラ２０に圧接された加圧ローラ２２を備え、定着ローラ２０に定着温度を検出する温度検出部としてのサーミスタ２３が接触配置されている。

図１に示すように、サーミスタ２３は抵抗Ｒ２４と直列に接続され、サーミスタ２３と抵抗Ｒ２４による直流電圧Ｖｄｃの分圧値が制御部４００に入力される。本実施形態では、サーミスタ２３にＮＴＣサーミスタが用いられ、温度の上昇と共に分圧値が上昇する。

電源部３００は、商用電源ラインの入力側に設けられたノイズフィルタ３０１と、パワースイッチとしてのリレースイッチ３０２と、入力交流電圧を降圧し、降圧された交流電圧を直流電圧ＶｄｃにＡＣ／ＤＣ変換して制御部４００に供給する電源回路３０３を備えている。リレースイッチ３０２の直後に定着部２００の定着ヒータ２１に給電する給電ラインが分岐配置されている。

図４に示すように、電源回路３０３は、商用電源から入力されたＡＣ１００Ｖの交流電圧が一次側に入力され、降圧した交流電圧ＡＣ２６Ｖと交流電圧ＡＣ１２Ｖを二次側から出力する電源トランスＴ３０と、交流電圧ＡＣ２６ＶをＡＣ／ＤＣ変換して直流電圧ＤＣ２４Ｖを出力する第一直流電圧出力部３１と、交流電圧ＡＣ１２ＶをＡＣ／ＤＣ変換して直流電圧ＤＣ３．３Ｖを出力する第二直流電圧出力部３５等が基板に配置されて構成されている。

第一直流電圧出力部３１は、ダイオードブリッジで構成される整流器３２と平滑用コンデンサＣ３３とＤＣレギュレータ３４等を備え、整流器３２により交流電圧ＡＣ２６Ｖを全波整流し、平滑用コンデンサＣ３３で平滑化し、ＤＣレギュレータ３４でＤＣ／ＤＣ変換して直流電圧ＤＣ２４Ｖを出力するように構成される。

第二直流電圧出力部３５は、ダイオードブリッジで構成される整流器３６と平滑用コンデンサＣ３７とＤＣレギュレータ３８等を備え、整流器３６により交流電圧ＡＣ１２Ｖを全波整流し、平滑用コンデンサＣ３７で平滑化し、ＤＣレギュレータ３８でＤＣ／ＤＣ変換して直流電圧ＤＣ３．３Ｖを出力するように構成される。

尚、本実施形態では、制御部４００に供給される直流電圧Ｖｄｃは第二直流電圧出力部３５から出力される直流電圧ＤＣ３．３Ｖに設定されているが、このような値に限定されるものではなく、制御部４００等の動作電圧に応じて適宜設定することができる。例えば、直流電圧Ｖｄｃを直流電圧ＤＣ５Ｖに設定するものであってもよい。

図２に示すように、用紙収容部５００は標準カセット５２０と二段のオプションカセット５１０ａ、５１０ｂで構成される。給紙制御部５０１は、一段目のオプションカセット５１０ａを制御する給紙制御部５０１ａと、二段目のオプションカセット５１０ｂを制御する給紙制御部５０１ｂで構成される。尚、標準カセット５２０は制御部４００により制御される。

図１及び図５に示すように、制御部４００と給紙制御部５０１は、基板に搭載されたマイクロコンピュータ４０、５０及び周辺回路等を備えて構成され、電源回路３０３から直流電圧Ｖｄｃを給電されている。マイクロコンピュータ４０、５０には、ＣＰＵ４１、５１と制御プログラムが格納されたＲＯＭとＣＰＵ４１、５１の作業領域として使用されるＲＡＭと入出力回路等が組み込まれている。制御部４００と給紙制御部５０１は、ドロワーコネクタ５３、５４を介して共通の通信ラインにより接続されている。

共通の通信ラインは、マイクロコンピュータ４０が制御データの送受信を行なう通信対象となるマイクロコンピュータ５０を指定するためのセレクト信号ラインＬ０と、通信対象に指定されたマイクロコンピュータ５０がマイクロコンピュータ４０にデータ送受信の準備が整ったことを知らせるためのレディー信号ラインＬ１と、クロック信号を送受信するためのクロック信号ラインＬ２と、制御データの送受信を行なうための双方向シリアル通信ラインＬ３から構成される。給紙制御部５０１ａ、５０１ｂにはセレクト信号ラインＬ０を伝送される信号ＳＬＣＴのレベルを反転するインバータ５２ａ、５２ｂが設置されている。

マイクロコンピュータ４０は、ＣＰＵ４１で実行される制御プログラムに基づいて各機能ブロックを統括制御して所定の画像形成プロセスを実行する。例えば、マイクロコンピュータ４０は、サーミスタ２３と抵抗Ｒ２４による直流電圧Ｖｄｃの分圧値に基づいて定着温度を検出する。

マイクロコンピュータ５０は、ＣＰＵ５１で実行される制御プログラムに基づいて、マイクロコンピュータ４０に従属して、即ち、マイクロコンピュータ４０からの命令を受信してオプションカセット５１０を制御する。例えば、マイクロコンピュータ４０からプリントを開始する命令を受信すると、タイミングを調整してオプションカセット５１０から転写部１３０へと用紙を搬送する。

マイクロコンピュータ４０とマイクロコンピュータ５０とポーリング方式で通信を行うように構成されている。具体的には、図６に示すように、マイクロコンピュータ４０は、セレクト信号ラインＬ０に、所定周期でハイレベルとローレベルが切替るパルス信号であるポーリングセレクト信号ＳＬＣＴを送信して通信対象となるマイクロコンピュータ５０ａ、５０ｂを選択し、所定順序で通信を行う。

即ち、ポーリングセレクト信号ＳＬＣＴはマイクロコンピュータ４０が従属するマイクロコンピュータ５０に対して出力する所定周期Ｔ０のパルス信号であり、本実施形態では、ポーリングセレクト信号ＳＬＣＴの所定周期Ｔ０は２０ミリ秒に設定されている。

マイクロコンピュータ５０は、ローレベルのポーリングセレクト信号ＳＬＣＴを受信してマイクロコンピュータ４０との通信が可能な状態になると、レディー信号ラインＬ１にローレベルのレディー信号ＲＤＹを送信し、マイクロコンピュータ４０との通信を開始し、ハイレベルのポーリングセレクト信号ＳＬＣＴを受信するとレディー信号ラインＬ１及び双方向シリアル通信ラインＬ３の接続ポートをハイインピーダンスに設定し、レディー信号ラインＬ１及び双方向シリアル通信ラインＬ３を切り離すように構成される。

マイクロコンピュータ４０からローレベルのポーリングセレクト信号ＳＬＣＴが送信されると、マイクロコンピュータ４０と通信可能状態になったマイクロコンピュータ５０ａからレディー信号ラインＬ１にローレベルのレディー信号ＲＤＹが送信され、インバータ５２ａによりレベル反転されたハイレベルのポーリングセレクト信号ＳＬＣＴを受信したマイクロコンピュータ５０ｂによりレディー信号ラインＬ１及び双方向シリアル通信ラインＬ３の接続ポートがハイインピーダンスに設定される。これにより、マイクロコンピュータ４０とマイクロコンピュータ５０ａの通信が開始される。

マイクロコンピュータ４０からハイレベルのポーリングセレクト信号ＳＬＣＴがセレクト信号ラインＬ０に送信されると、マイクロコンピュータ５０ａによりレディー信号ラインＬ１及び双方向シリアル通信ラインＬ３の接続ポートがハイインピーダンスに設定され、インバータ５２ａによりレベル反転されたローレベルのポーリングセレクト信号ＳＬＣＴを受信してマイクロコンピュータ４０と通信可能状態になったマイクロコンピュータ５０ｂからレディー信号ラインＬ１にローレベルのレディー信号ＲＤＹが送信される。これにより、マイクロコンピュータ４０とマイクロコンピュータ５０ｂの通信が開始される。

通信が開始されると、マイクロコンピュータ４０からクロック信号ラインＬ２にクロック信号ＳＣＫが送信され、クロック信号ＳＣＫに同期して、双方向シリアル通信ラインＬ３にマイクロコンピュータ５０への所定量の制御データＳＩＯが送信される。

所定量の制御データを受信すると、マイクロコンピュータ５０からハイレベルのレディー信号ＲＤＹが送信され、データ受け入れ準備を整えたマイクロコンピュータ４０からクロック信号ラインＬ２にクロック信号ＳＣＫが送信され、マイクロコンピュータ５０から当該クロック信号ＳＣＫに同期して双方向シリアル通信ラインＬ３に所定量のデータが送信される。

所定量のデータを受信すると、マイクロコンピュータ４０からレベルが反転されたポーリングセレクト信号ＳＬＣＴがセレクト信号ラインＬ０に送信され、このようにマイクロコンピュータ４０とマイクロコンピュータ５０との通信が実現される。

図１に示すように、定着部２００の定着温度を制御する本発明による温度制御装置９は、定着温度を検出するサーミスタ２３と、サーミスタ２３により検出された定着温度が目標温度になるように定着ヒータ２１を駆動制御するヒータ制御信号を出力するＣＰＵ４１と、定着温度が異常過熱温度に達したときに定着ヒータ２１への給電を強制停止する安全回路として、バイメタル方式のサーモスイッチ３０４を備えている。

カラープリンタ１００に電源が投入されてＣＰＵ４１により制御プログラムが実行されると、マイクロコンピュータ４０は、ＲＡＭの初期化や入出力ポートの設定などの処理を実行した後、定着温度が目標温度となるように、サーミスタ２３と抵抗Ｒ２４による直流電圧Ｖｄｃの分圧値に基づいて定着温度を検出し、定着ヒータ２１を駆動制御するヒータ制御信号ＨＣを出力する。

図１に示すように、マイクロコンピュータ４０がヒータ制御信号ＨＣを出力する出力ポートはトランジスタＱ４２のベースと接続され、トランジスタＱ４２のコレクタとトライアック３０５のリモート端子が接続されている。よって、トランジスタＱ４２のベースにヒータ制御信号ＨＣが入力されると、トライアック３０５が導通または遮断される。

図１０に示すように、マイクロコンピュータ４０は、定着温度が目標温度より低く定着ヒータ２１をオンするときにはローレベルのヒータ制御信号ＨＣを出力して定着温度を上昇させ、定着温度が目標温度より高く定着ヒータ２１をオフするときにはハイレベルのヒータ制御信号ＨＣを出力して定着温度を低下させる。

万が一、異常なノイズ等によるＣＰＵの暴走や出力ポートのラッチアップ等の異常が生じてヒータ制御信号ＨＣがローレベルにラッチされたときには、定着ヒータ２１への給電が継続されて定着温度が上昇するが、定着温度が異常過熱温度に達するとサーモスイッチ３０４が開成され、定着ヒータ２１への給電が強制停止されて定着温度の上昇が防止される。しかし、定着ヒータ２１への給電が停止されて定着温度が異常過熱温度より低下すると、サーモスイッチ３０４が閉成され、定着ヒータ２１への給電が再開されて定着温度が上昇する。よって、定着温度は異常過熱温度の前後に維持されることになる。

定着温度が異常過熱温度前後に維持されると、定着部２００を構成する定着ローラ２０や加圧ローラ２２、さらには定着部２００の周辺に設置された機器や樹脂部材等が高熱により損傷し、或いはひずみや変形を生じる虞がある。

そこで、定着温度が異常過熱温度前後に維持されることを防止するため、図１に示すように、温度制御装置９は、マイクロコンピュータ４０から出力される所定周期Ｔ０のポーリングセレクト信号ＳＬＣＴからエッジ信号ＥＳを生成するパルス生成回路４５と、パルス生成回路４５の出力電圧が入力された後に所定時間経過するとヒータ制御信号ＨＣに関わらず強制停止信号ＦＳを出力するタイマ回路４９と、タイマ回路４９の出力信号またはヒータ制御信号ＨＣにより定着ヒータ２１をオフするゲート回路を備えている。

図１及び図７に示すように、パルス生成回路４５は、ポーリングセレクト信号ＳＬＣＴと、ポーリングセレクト信号ＳＬＣＴを遅延させる抵抗Ｒ４６とコンデンサＣ４７で構成される遅延回路と、遅延回路で所定時間Δｔ遅延された遅延信号とヒータ制御信号ＨＣが入力されるＸＮＯＲ回路４８を備えている。また、ＸＮＯＲ回路４８の出力端子はタイマ回路４９の電源入力端子と接続されている。

パルス生成回路４５は所定周期Ｔ０のパルス信号であるポーリングセレクト信号ＳＬＣＴからエッジ信号ＥＳを生成する。パルス生成回路４５の生成するエッジ信号ＥＳはパルス生成回路４５の出力電圧として、タイマ回路４９の電源電圧Ｖｉｎとして入力される。

パルス生成回路４５のエッジ信号ＥＳはポーリングセレクト信号ＳＬＣＴのレベルが切替った後の所定時間Δｔの間ローレベルで出力されるパルス信号として生成される。エッジ信号ＥＳはポーリングセレクト信号ＦＳのエッジ毎にローレベルの信号が生成されるため、その周期Ｔ１はポーリングセレクト信号ＦＳの所定周期Ｔ０の半分となる。

しかし、異常なノイズ発生等によるＣＰＵ４１の暴走や出力ポートのラッチアップ等の異常時にポーリングセレクト信号ＳＬＣＴがハイレベルまたはローレベルに維持されると、パルス生成回路４５のエッジ信号ＥＳはハイレベルに維持される。

図８及び図９に示すように、タイマ回路４９は、電源電圧Ｖｉｎが印加されると作動する積分回路４９０と、積分回路４９０の出力信号に基づいて所定時間Ｔ２が経過すると出力レベルが反転する論理回路４９４で構成される。ポーリングセレクト信号ＳＬＣＴの一周期Ｔ０は所定時間Ｔ２よりも短く設定されている。

積分回路４９０は直列に接続された抵抗Ｒ４９１とコンデンサＣ４９２により構成される。電源電圧Ｖｉｎが印加されると、コンデンサＣ４９２は抵抗Ｒ４９１の抵抗値とコンデンサＣ４９２の容量により定まる時定数に基づいて充電される。電源電圧Ｖｉｎが遮断されると、コンデンサＣ４９２に充電された電荷はダイオードＤ４９３を介して放電され、コンデンサの電圧は低下する。

論理回路４９４はヒステリシス特性を備えたドライブ回路で構成される。ドライブ回路の入力端子は積分回路４９０を構成する抵抗Ｒ４９１とコンデンサＣ４９２の接続ノードＮｏｄ１と接続され、出力端子はトランジスタＱ４４のベースと接続されている。

論理回路４９４には電源電圧Ｖｉｎにより充電されたコンデンサＣ４９２の電圧が入力され、当該電圧が閾値電圧Ｖｔｈを超えると、論理回路４９４は出力信号のレベルを反転し、定着ヒータ２１への給電を強制停止する強制停止信号ＦＳとしてハイレベルの信号を出力するように構成される。論理回路４９４の出力信号は即ちタイマ回路４９の出力信号である。

図１に示すように、トランジスタＱ４２とトランジスタＱ４４は、コレクタ同士が接続されており、ワイヤードオア回路を構成している。

タイマ回路４９からトランジスタＱ４４にローレベルの信号が入力されていると、トライアック３０５はヒータ制御信号ＨＣに基づき駆動されるトランジスタＱ４２の出力信号レベルに基づいて導通または遮断される。

タイマ回路４９からトランジスタＱ４４にハイレベルの信号である強制停止信号ＦＳが入力されると、ＣＰＵ４１から出力されたヒータ制御信号ＨＣがローレベルであっても、トライアック３０５は強制的にオフされ、定着ヒータ２１への給電が停止される。即ち、トランジスタＱ４２とトランジスタＱ４４で構成されるワイヤードオア回路が、タイマ回路４９の出力信号またはヒータ制御信号ＨＣにより定着ヒータ２１をオフするゲート回路となる。

図９に示すように、マイクロコンピュータ４０から所定周期Ｔ０で出力されたポーリングセレクト信号ＳＬＣＴはパルス生成回路４５に入力され、パルス生成回路４５によりポーリングセレクト信号ＳＬＣＴから所定周期Ｔ１のエッジ信号ＥＳが生成される。パルス生成回路４５の出力電圧としてのエッジ信号ＥＳはタイマ回路４９の電源電圧Ｖｉｎとして印加される。

電源電圧Ｖｉｎは所定周期Ｔ１毎にローレベルに変化し、所定周期Ｔ１毎にタイマ回路４９のコンデンサＣ４９２が放電されるため、タイマ回路４９の論理回路４９４から強制停止信号ＦＳが出力されることはない。

しかし、異常なノイズの影響等によって、万が一、ＣＰＵ４１に暴走等の異常が発生して、マイクロコンピュータ４０から出力されるポーリングセレクト信号ＳＬＣＴがハイレベルまたはローレベルに維持されると、パルス生成回路４５が生成するエッジ信号ＥＳはハイレベルに維持される。

よって、タイマ回路４９のコンデンサＣ４９２は放電されることなく充電され、電源電圧Ｖｉｎが印加された後に所定時間Ｔ２経過するとコンデンサＣ４９２の電圧が閾値電圧Ｖｔｈを超え、タイマ回路４９から定着ヒータ２１の強制停止信号ＦＳが出力される。

従って、図１０に示すように、ＣＰＵ４１の暴走等による異常時には、タイマ回路４９から出力される強制停止信号ＦＳにより定着ヒータ２１への給電が強制的に停止されるため、定着温度が異常過熱温度まで上昇したり異常過熱温度前後に維持されることはない。

以上、説明したように、ＣＰＵ４１の暴走等の異常時に、サーモスイッチ３０４で検出される異常過熱温度の前後で定着ローラ２１の温度が維持されるという不都合が解消される。この様な回路は部品点数も少なく極めて安価に構成できる。

以下に、別実施形態について説明する。

上述の実施形態では、タイマ回路４９は、パルス生成回路４５が生成するエッジ信号ＥＳがパルス生成回路４５の出力電圧として、タイマ回路４９の電源電圧Ｖｉｎとして入力され、電源電圧Ｖｉｎが印加されると作動する積分回路４９０と、積分回路４９０の出力信号に基づいて所定時間Ｔ２が経過すると出力レベルが反転する論理回路４９４により構成されるものとしたが、大量生産されて低コストで販売されるリセットＩＣにより構成されるものであってもよい。

例えば、図１１に示すように、電源電圧Ｖｉｎの変動に基づいて出力信号レベルが変化するコンパレータ６０５と、コンパレータ６０５から出力される信号により充電されるコンデンサＣ６０９と接続され、コンデンサＣ６０９が所定電圧になるとハイレベルの信号を出力する遅延回路６０７と、遅延回路６０７から出力される信号レベルを反転して信号出力するトランジスタＱ６０８を備えて構成されるリセットＩＣによりタイマ回路４９が構成されるものであってもよく、例えば、このようなリセットＩＣとして、セイコーインスツル株式会社の製品であるＳ−８０９ｘｘＣシーリーズのリセットＩＣを用いることができる。

当該リセットＩＣのコンパレータ６０５は、非反転入力端子に直流電流電源６００と接続された基準電圧生成部６０１により生成された基準電圧Ｖｒｅｆが入力され、反転入力端子に抵抗Ｒ６０２、Ｒ６０３、Ｒ６０４による電源電圧Ｖｉｎの分圧値が入力されており、コンパレータ６０５から出力される信号レベルは、電源電圧Ｖｉｎの分圧値が基準電圧Ｖｒｅｆより低いときにはハイレベルとなり、電源電圧Ｖｉｎの分圧値が基準電圧Ｖｒｅｆより高いときにはローレベルとなる。

また、当該リセットＩＣは、コンパレータ６０５の出力端子がゲート端子と接続され、抵抗Ｒ６０３と抵抗Ｒ６０４の接続ノードがドレイン端子と接続されたトランジスタＱ６０６を備えており、コンパレータ６０５から出力される信号レベルがハイレベルのとき、トランジスタＱ６０６により抵抗Ｒ６０４が短絡されるように構成される。よって、電源電圧Ｖｉｎの電圧低下が瞬間的なものであってもリセットＩＣから確実にリセット信号が出力される。但し、リセットＩＣは本製品に限定するものではないことは言うまでもない。

上述の実施形態では、パルス生成回路４５はＣＰＵ４１から出力される所定周期Ｔ０のパルス信号として、マイクロコンピュータ４０に従属するマイクロコンピュータ５０、即ち、ＣＰＵ４１に従属するＣＰＵ５１に対するポーリングセレクト信号ＦＳからエッジ信号ＥＳを生成し、パルス生成回路４５の出力電圧としてのエッジ信号ＥＳをタイマ回路４９の電源電圧Ｖｉｎとして供給するものとして説明したが、当該パルス信号はポーリングセレクト信号ＦＳに限定するものではない。

つまり、当該パルス信号は、電源電圧Ｖｉｎが入力された後にタイマ回路４９から強制停止信号ＦＳが出力されるまでの所定時間Ｔ２より短く設定された周期で出力される信号であればよく、例えば、画像形成部１２０の感光体などを回転駆動するモータとしてパルスモータを備える画像形成装置に温度制御装置が備えられている場合には、ＣＰＵ４１がプリント動作時に当該パルスモータに対して出力する所定周期のパルス信号を当該パルス信号として使用することができる。

更にはＰＬＬを備えた制御回路により駆動されるＤＣモータを備える画像形成装置に温度制御装置が備えられている場合には、当該ＤＣモータを駆動制御するためにＣＰＵ４１が出力する所定周期のクロック信号を当該パルス信号として使用することができる。

また、当該パルス信号は、ＣＰＵ４１がマイクロコンピュータ４０の出力ポートからパルス生成回路４５によるエッジ信号ＥＳの生成を目的として所定時間Ｔ２より短く設定された周期で出力するパルス信号であってもよい。

上述の実施形態では、パルス生成回路４５の出力電圧としてのエッジ信号ＥＳが電源電圧としてタイマ回路４５に入力されるものとして説明したが、図１２に示すように、電源電圧Ｖｉｎではない、例えば、リセット信号として、タイマ回路４９に入力されるものであってもよい。

例えば、図１３（ａ）に示すように、パルス生成回路４５の出力電圧としてのエッジ信号ＥＳが、電源電圧Ｖｉｎが印加されると作動する積分回路４９０と、積分回路４９０の出力信号に基づいて所定時間Ｔ２が経過すると出力レベルが反転する論理回路４９４で構成されるタイマ回路４９の積分回路４９０に入力されるものであってもよい。尚、エッジ信号ＥＳは積分回路４９０を構成する抵抗Ｒ４９１とコンデンサＣ４９２の接続ノードＮｏｄ１に入力されるように構成される。

この場合、図１３（ｂ）に示すように、エッジ信号ＥＳにより積分回路４９０は放電される。詳述すると、エッジ信号ＥＳは、所定周期Ｔ１毎にローレベルとなるため、コンデンサＣ４９２に充電された電荷は所定周期Ｔ１毎に放電される。しかし、ＣＰＵ４１の暴走等の異常時には、エッジ信号ＥＳがハイレベルに維持されるため、積分回路４９０は放電されずに所定時間Ｔ２が経過するとタイマ回路４９から出力レベルがハイレベルである強制停止信号ＦＳが出力される。

また、図１４（ａ）に示すように、ＸＯＲ回路７０と、ＸＯＲ回路７０の出力信号を積分する積分回路と、積分回路の出力信号が入力されるＸＯＲ回路７３と、ＸＯＲ回路７３の出力信号が入力されるＸＯＲ回路７４と、ＸＯＲ回路７４の出力レベルを反転するトランジスタＱ７５で構成されるワンショットマルチバイブレータで構成されるタイマ回路４９に、パルス生成回路４５の出力電圧としてのエッジ信号ＥＳが入力されるものであってもよい。尚、積分回路は抵抗Ｒ７１とコンデンサＣ７２により構成され、抵抗Ｒ７１とコンデンサＣ７２の接続ノードＮｏｄ３がＸＯＲ回路７３の入力端子と接続されている。

ＸＯＲ回路７０の入力端子の一つには直流電圧Ｖｄｃが、他方の端子にはエッジ信号ＥＳが入力され、ＸＯＲ回路７３の入力端子の一つには直流電圧Ｖｄｃが、他方の端子には積分回路のコンデンサＣ７２の電圧が入力され、ＸＯＲ回路７４の入力端子の一つにはエッジ信号ＥＳが、他方の端子にはＸＯＲ回路７３の出力信号が入力される。

図１４（ｂ）に示すように、当該ワンショットマルチバイブレータでは、エッジ信号ＥＳがハイレベルのとき、トランジスタＱ７５からはハイレベルの信号が出力され、エッジ信号ＥＳがローレベルのとき、トランジスタＱ７５からは所定時間ローレベルで出力された後、ハイレベルの信号が出力される。

ここで、エッジ信号ＥＳがローレベルで出力される時間は当該所定時間に較べて非常に短く、エッジ信号ＥＳは当該ワンショットマルチバイブレータに対するトリガパルスとなる。よって、当該ワンショットマルチバイブレータは、安定状態でハイレベルの信号を出力し、トリガパルスとなるエッジ信号ＥＳが入力されると、所定時間ローレベルの信号を出力して安定状態に戻るように構成されている。

尚、当該所定時間は、微分回路を構成するコンデンサＣ７２がＸＯＲ回路７０により充電されて、ＸＯＲ回路７３により入力信号がハイレベルと判断される閾値電圧まで充電されるまでの時間である。

図１４（Ｃ）に示すように、エッジ信号ＥＳがハイレベルの間、コンデンサＣ７２は充電されるが、エッジ信号ＥＳは所定周期Ｔ１毎にローレベルとなるため、コンデンサＣ７２は所定周期Ｔ１毎に放電され、積分回路の出力電圧が閾値電圧Ｖｔｈまで上昇することはなく、タイマ回路４９からは常にローレベルの信号が出力される。しかし、ＣＰＵ４１の暴走等の異常時には、エッジ信号ＥＳがハイレベルに維持されるため、コンデンサＣ７２は放電されることなく充電され、所定時間Ｔ２が経過すると、積分回路の出力電圧が閾値電圧Ｖｔｈまで上昇してタイマ回路４９から出力レベルがハイレベルである強制停止信号ＦＳが出力される。

上述の実施形態では、温度制御装置９は、タイマ回路４９の出力信号またはヒータ制御信号ＨＣにより定着ヒータ２１をオフするゲート回路がトランジスタＱ４２とトランジスタＱ４４で構成されるワイヤードオア回路で構成されるものを説明したが、これに限定するものではない。

例えば、図１５（ａ）に示すように、ヒータ制御信号が入力されるスリーステートバッファ７０とスリーステートバッファ７０の出力信号レベルを反転するトランジスタＱ４２によりゲート回路が構成され、タイマ回路４９からハイレベルの信号が入力されると、ヒータ制御信号ＨＣの信号レベルに関わらずスリーステートバッファ７０の出力がハイインピーダンスになり、トランジスタＱ４２がオンされてトライアック３０５が遮断されるように構成するものであってもよく、図１５（ｂ）に示すように、ヒータ制御信号ＨＣとタイマ回路４９からの出力信号が入力されるＮＯＲ回路７１によりゲート回路が構成され、タイマ回路４９からハイレベルの信号が入力されると、ヒータ制御信号ＨＣに関わらず、ＮＯＲ回路７１からローレベルの信号が出力されてトライアック３０５が遮断されるように構成するものであってもよい。

上述の実施形態では、温度制御装置９は、安全回路としてサーモスイッチ３０４を備えるものとして説明したがこれに限定するものではなく、安全回路は、定着温度が異常過熱温度に達したときに定着ヒータ２１への給電を強制停止するものであればよい。例えば、サーミスタ２１と、サーミスタ２１により検出された定着温度と異常過熱温度が入力され、定着温度が異常過熱温度以上となったときにハイレベルまたはローレベルの信号を出力するコンパレータと、コンパレータ出力に基づき定着ヒータ２１への給電を強制停止するリレースイッチで構成されるものであってもよい。

上述の実施形態では、温度検出部としてＮＴＣサーミスタを用いるものとして説明したが、ＰＴＣサーミスタを用いるものであってもよい。この場合、温度検出部の特性に応じてゲート回路の論理レベルやコンパレータに入力する基準電圧値などを適宜調整すればよい。

上述の実施形態では、本発明の温度制御装置９がカラープリンタ１００に適用された場合を説明したが、本発明による温度制御装置９は、複写機等の定着ヒータを備えた任意の画像形成装置に適用することが可能であることは言うまでもない。

尚、上述した実施形態は何れも本発明の一実施例に過ぎず、当該記載により本発明の範囲が限定されるものではなく、各部の具体的構成は本発明による作用効果を奏する範囲において適宜変更設計することができることは言うまでもない。

温度制御装置の説明図 プリンタの説明図 定着部の説明図 電源回路の説明図 制御部と給紙制御部の説明図 シリアル通信の説明図 エッジ信号の説明図 タイマ回路の説明図 タイマ回路の出力信号の説明図 温度制御装置により制御される定着温度の説明図 別実施形態でのタイマ回路の説明図 別実施形態での温度制御装置の説明図 （ａ）は別実施形態でのタイマ回路の説明図、（ｂ）は別実施形態でのタイマ回路の出力信号の説明図 （ａ）は別実施形態でのタイマ回路の説明図、（ｂ）は別実施形態でのタイマ回路の出力信号の説明図、（ｃ）は別実施形態でのタイマ回路の出力信号の説明図 （ａ）は別実施形態でのゲート回路の説明図、（ｂ）は別実施形態でのゲート回路の説明図 従来技術での定着温度制御の説明図

符号の説明

９：温度制御装置
２１：定着ヒータ
２３：温度検出部（ＮＴＣサーミスタ）
４０：マイクロコンピュータ
４１：ＣＰＵ
５０：マイクロコンピュータ
５１：スレーブＣＰＵ
４５：パルス生成回路
４９：タイマ回路
２００：定着部
３００：電源部
３０４：安全回路（サーモスイッチ）
３０５：トライアック
ＥＳ：エッジ信号
ＦＳ：強制停止信号
ＨＣ：ヒータ制御信号
Ｑ４２：ゲート回路（ワイヤードオア回路を構成するトランジスタ）
Ｑ４４：ゲート回路（ワイヤードオア回路を構成するトランジスタ）
ＳＬＣＴ：ポーリングセレクト信号

Claims (6)

1. 定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するＣＰＵと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置であって、
   前記ＣＰＵから出力される所定周期のパルス信号からエッジ信号を生成するパルス生成回路と、前記パルス生成回路の出力電圧が入力された後に所定時間経過すると前記ヒータ制御信号に関わらず強制停止信号を出力するタイマ回路と、前記タイマ回路の出力信号または前記ヒータ制御信号により前記定着ヒータをオフするゲート回路を備え、前記パルス信号の一周期が前記所定時間よりも短く設定されている温度制御装置。
2. 前記タイマ回路が、電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成され、前記パルス生成回路の出力電圧が電源電圧として前記タイマ回路に入力されている請求項１記載の温度制御装置。
3. 前記タイマ回路が、前記電源電圧が印加された後に所定時間経過すると出力レベルが反転するリセットＩＣで構成されている請求項２記載の温度制御装置。
4. 前記タイマ回路が、前記パルス生成回路の出力電圧がトリガ電圧として入力されるワンショットマルチバイブレータで構成されている請求項１記載の温度制御装置。
5. 前記タイマ回路が、電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成され、前記パルス生成回路の出力電圧により前記積分回路が放電されるように構成されている請求項１記載の温度制御装置。
6. 前記所定周期のパルス信号が、前記ＣＰＵに従属するスレーブＣＰＵに対するポーリングセレクト信号である請求項１から５の何れかに記載の温度制御装置。

Images