JP2009085941A

JP2009085941A - 電子部品検査システムおよびその方法

Info

Publication number: JP2009085941A
Application number: JP2008216910A
Authority: JP
Inventors: Chia-Ming Chen; 陳家銘; Su-Wei Tsai; 蔡蘇威
Original assignee: Test Res Inc
Current assignee: Test Res Inc
Priority date: 2007-09-28
Filing date: 2008-08-26
Publication date: 2009-04-23
Also published as: US20090089635A1; TW200914852A; US7702982B2; TWI339733B

Abstract

【課題】本発明は、電子部品のピンが適切にプリント基板アセンブリに接続されているかどうかを判断するのに用いる検査システムおよび方法の提供。
【解決手段】本発明の検査システムは、テスト信号源、信号検出部、信号処理部、分析ユニット、およびバウンダリスキャン機能を有する集積回路を含み、たとえば集積回路のような被検体のピンが確実にプリント基板アセンブリに接続しているかどうかを検査するのに用いることができる。
【選択図】図２

Description

本発明は、検査システムおよびその方法に関するものであり、とりわけ、被検体のピンとプリント基板アセンブリとの間が正確に接続されているかどうかを検査する検査システムおよびその方法である。

プリント基板アセンブリ（ＰｒｉｎｔＣｉｒｃｕｉｔＢｏａｒｄＡｓｓｅｍｂｌｙ、ＰＣＢＡ）のテストにおいて、生産ライン前方でのテストにおける非常に重要なステップは、プリント基板（ＰｒｉｎｔＣｉｒｃｕｉｔＢｏａｒｄ）上の各集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓ、ＩＣｓ）やコネクタ（Ｃｏｎｎｅｃｔｏｒｓ）等の電子部品がしっかりと正確にプリント基板上に接続しているかどうかの検査である。このようなテストは、後方の機能テスト（ＦｕｎｃｔｉｏｎａｌＴｅｓｔ）時に発生する不良を減少させることができるとともに、前方の製造欠陥（ＭａｎｕｆａｃｔｕｒｅＤｅｆｅｃｔｓ）を検出するのに役立つ。

多くの検査測定機器において、非接触型自動光学検査（ＡｕｔｏｍａｔｉｃＯｐｔｉｃａｌＩｎｓｐｅｃｔｉｏｎ、ＡＯＩ）は、既に伝統的な手動による検査に取って代わりつつある。自動光学検査技術の使用は、手動による検査の負担と人為的なミスを減少させることができるだけでなく、検査スピードを速めることもできるが、たとえばボールグリッドアレイ（ＢａｌｌＧｒｉｄＡｒｒａｙ、ＢＧＡ）のピンが部品自体に覆い隠されているように、部品自体によって覆い隠されているピンの接続が正確かどうかを検査することはできない。

自動Ｘ線検査（ＡｕｔｏｍａｔｉｃＸ−ＲａｙＩｎｓｐｅｃｔｉｏｎ、ＡＸＩ）は上記技術の欠点を補うことが可能だが、投入する開発コストがより高くなる。インサーキットテスタ（Ｉｎ−ＣｉｒｃｕｉｔＴｅｓｔｅｒ、ＩＣＴ）の場合、異なる被検体（ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ、ＤＵＴ）に応じ別途異なる治具（Ｆｉｘｔｕｒｅ）を製作する必要があり、治具上の探針（Ｐｒｏｂｅ）はプリント基板アセンブリ上の集積回路に対して電力供給試験を行うことができ、全面的検査を実現できるほか、テストスピードが速いこと、並びに故障位置の計測が正確であることもその美点であり、またテスト網羅率（ＴｅｓｔＣｏｖｅｒａｇｅＲａｔｅ）も自動光学検査および自動Ｘ線検査技術と比べて高い。

一般的なインサーキットテスタはいわゆる製造欠陥分析器（ＭａｎｕｆａｃｔｕｒｅＤｅｆｅｃｔＡｎａｌｙｚｅｒ、ＭＤＡ）を採用しており、自動的にかつすばやく、プリント基板上に分布している電子部品であり、前方製造工程で生じた部品の毀損、ショート、溶接の失敗、部品の置き違い等の製造ミスを探し出す。ただし、この製造欠陥分析器はアナログ部品のテスト方法についてのみ優勢を占めており、デジタル回路のテストについては、バウンダリスキャン（Ｂｏｕｎｄａｒｙ−Ｓｃａｎ）テストと組合せることで、より完全なテストとすることができる。

バウンダリスキャンテストは、所謂ＪＴＡＧテスト或いはＩＥＥＥ１１４９．１としても知られている。この技術はジェイタグ（ＪｏｉｎＴｅｓｔＡｃｔｉｏｎＧｒｏｕｐ、ＪＴＡＧ）が１９８８年にＩＥＥＥ委員会に提出したもので、１９９０年に標準テストアクセスポートおよびバウンダリスキャンアーキテクチャ（ＩＥＥＥｓｔｄ．１１４９．１−１９００ＳｔａｎｄａｒｄＴｅｓｔＡｃｃｅｓｓＰｏｒｔａｎｄＢｏｕｎｄａｒｙ−ＳｃａｎＡｒｃｈｉｔｅｃｔｕｒｅ）の規格が確立した。従来、プリント基板アセンブリの製造不良に対して用いるテスト方法は、治具上の探針と被検体上のテストポイントとの接触を利用し、インサーキットテスタから信号を発生させ、テストポイントを通して各被検体まで至らしめ、テストを行うというものであった。

しかし、例えばＣＰＵ、ＡＳＩＣ、ＣＨＩＰＳＥＴ等のピンの増加、間隔縮小というように、プリント基板アセンブリの複雑度が増し、に製品の小型化が要求されてくるに従って、被検体上に確保できるテストポイントは次第に少なくなり、テスト効率を低下させてきた。バウンダリスキャンテストは、この問題に対して発展した対策の一つであり、現在多くの集積回路はいずれもバウンダリスキャン回路を内蔵し、テストを容易化している。この検査方法は順次集積回路部品の全てのＴＤＩおよびＴＤＯピンをスキャンして、ＴＤＩおよびＴＤＯピンのテストデータを採取し、これによって部品内部の機能をテストし、または集積回路とプリント基板の間の接続が正確かどうかを検査する。

図１を見ると、集積回路Ａ１０と集積回路Ｂ２０はそれぞれバウンダリスキャン機能の回路を具備しており、内部には４つの基本ハードウェア部品が含まれている。それぞれＴＡＰ（ＴｅｓｔＡｃｃｅｓｓＰｏｒｔ、ＴＡＰ）３０、ＴＡＰコントローラ（ＴＡＰＣｏｎｔｒｏｌｌｅｒ）４０、命令レジスタ（ＩｎｓｔｒｕｃｔｉｏｎＲｅｇｉｓｔｅｒ、ＩＲ）３８、データレジスタ（ＤａｔａＲｅｇｉｓｔｅｒ、ＤＲ）である。そのうちＴＡＰ、ＴＡＰコントローラ、命令レジスタ、データレジスタの一部は、バウンダリスキャンの規格において必要なハードウェア部品である。データレジスタにおいては、バウンダリスキャンレジスタ（Ｂｏｕｎｄａｒｙ−ＳｃａｎＲｅｇｉｓｔｅｒ）５０およびバイパスレジスタ（ＢｙｐａｓｓＲｅｇｉｓｔｅｒ）３６のみが必要なレジスタであり、その他のレジスタは使用する必要がない。

内部のコア回路２８のほかに、集積回路のピンとコア回路の間にバウンダリスキャンセル（ＢｏｕｎｄａｒｙＳｃａｎＣｅｌｌ、ＢＳＣ）５５を設置するが、これらのセルは集積回路に内蔵された探針に相当し、連続的に接続されたセルはバウンダリスキャンレジスタを形成する。ＴＡＰにおいては少なくとも４本のバウンダリスキャンピンを使用することができ、それぞれテストデータの出力（Ｔｅｓｔｄａｔａｏｕｔｐｕｔ、ＴＤＯ）４２、テストデータの入力（Ｔｅｓｔｄａｔａｉｎｐｕｔ、ＴＤＩ）４４、テストクロック（Ｔｅｓｔｃｌｏｃｋ、ＴＣＫ）４６、テストモード選択（Ｔｅｓｔｍｏｄｅｓｅｌｅｃｔ、ＴＭＳ）４８であり、集積回路に内蔵されたＴＡＰコントローラを通して、テストデータの制御と伝送を行う。第５本目のピンはテストリセット（ＴｅｓｔＲｅｓｅｔ、ＴＲＳＴ）４７であり、使用する必要はない。

集積回路ＡのＴＤＩピン３２ａを利用し、シリアル入力方式でテストデータをバウンダリスキャンセルにシフトし、セル間はシフトによりテストデータを伝送する。集積回路ＡのＴＤＯピン３２ｂからは、シリアル出力方式でテストデータを集積回路ＢのＴＤＩピン３４ａに伝送し、集積回路Ｂのセルがテストデータをシフトした後、最後に集積回路ＢのＴＤＯピン３４ｂにおいて、テストデータがシフトした後の結果を観察することができ、このようにしてスキャンチェーン（Ｓｃａｎｃｈａｉｎ）を完成する。

集積回路Ａと集積回路Ｂのプリント基板６０での接続テストおよび相互接続テストでは、集積回路ＡでテストデータがＴＤＯピン３２ｂのセルにシフトした時、パラレル出力方式をもって、セルが一時保存しているテストデータをＴＤＯピン３２ｂを通してプリント基板の導線に伝送する。そして導線を通して、テストデータを集積回路ＢのＴＤＩピン３４ａに伝送する。このとき集積回路Ｂのセルはパラレル入力の方式で、ＴＤＩピン３４ａ上のテストデータを採取してシフトした後、ＴＤＯピン３４ｂからこれを、集積回路ＡのＴＤＩピン３２ａを経由して与えられたテストデータと比較観察し、もしテストデータと元々与えられたものが同一なら、集積回路Ａと集積回路Ｂの間の接続が正常であり、並びに集積回路Ａと集積回路Ｂの一部のピンとプリント基板の接続が正常であることを表す。これとは逆に、テストデータのシフト回数の計算によって、集積回路Ａと集積回路Ｂのピンの接続異常を判断できる。単一の集積回路のバウンダリスキャンテストについても、シリアル及びパラレルを交互に使用する方法でテスト目的を完成することができる。

バウンダリスキャンテスト技術は、集積回路内部の機能のテストを行うことができ、またプリント基板に取り付けられる接続が正確かどうかをテストすることができる。この技術によってテストを行うとき、バウンダリスキャン機能を有する集積回路を通してテスト信号の伝送を行う必要がある。従って、前記集積回路はこのテスト技術を支援できることを前提としている、バウンダリスキャンテスト技術は、主として集積回路の製造工程によりテストが難しくなった問題を解決するために設計されたテスト方法である。治具の探針数を減少させることができるほか、微小なピンに対しても容易にテスト目的を達成することができる。

集積回路またはコネクタとプリント基板間の接続テストに関し、容量性カップリングテスト（ＣａｐａｃｉｔｉｖｅＣｏｕｐｌｉｎｇＴｅｓｔ）は、一つの非常に便利で、信頼性の高い、ベクトルレス（Ｖｅｃｔｏｒ−ｌｅｓｓ）な技術であり、かつ破壊的接触の無いテスト法である。この検査方法は集積回路のリードフレーム（Ｌｅａｄｆｒａｍｅ）と追加のセンサープレート（ＳｅｎｓｏｒＰｌａｔｅ）との間に形成される等価キャパシタンスを利用し、集積回路のリードフレームと追加のセンサープレートの間に微弱な接続関係を作り出す。カップリング後の信号の大きさからは、前記電子部品の接続状況を判断することができる。交流小信号を集積回路のテストピンに加え、もし集積回路またはコネクタとプリント基板間の接続が正常であれば、この交流小信号は、このインターフェースから発生するキャパシタンスを経由してセンサープレートにカップリングし、基準電圧Ａを獲得する。反対に、もし集積回路とプリント基板間の接続が異常であれば、このインターフェースのキャパシタンス値は低下し、信号はセンサープレートにカップリングしにくくなる、この時も基準電圧Ｂを得ることができる。この交流小信号の量の大きさの変化を通して、集積回路が正常にプリント基板に接続しているかどうかを判断することができる。この技術は米国アジレント・テクノロジー（ＡｇｉｌｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ）が１９９３年に提示した特許（特許番号ＵＳ５２５４９５３）であり、広く受託生産メーカーの生産ラインに応用されている。

半導体製造工程の進歩に伴って、集積回路のパッケージングは、ボールグリッドアレイのように高密度、小型化の趨勢へと向かって進化しており、テストポイントの確保を更に難しくしている。集積回路パッケージング技術の進化はプリント基板にとって、配線密度の急速な高まりと基板面積の急速な圧縮を意味する。このようにしてプリント基板の製造工程は高密度配線（ＨｉｇｈＤｅｎｓｉｔｙＩｎｔｅｒｃｏｎｎｅｃｔ、ＨＤＩ）技術を発展させた。これは体積が小さく、速度が速く、周波数が高いという優位を有し、パソコン、ポータブルパソコン、携帯電話、携帯情報端末（ＰＤＡ）の主要な部品となっている。このプリント基板製造工程技術は、集積回路間およびコネクタをプリント基板の内層にて接続させ、これにより、外層にテストポイントを確保するテスト方法は有効でなくなり、外層において探針は交流小信号を集積回路のテストピンに伝送できなくなった。このようにして、プリント基板の内層を通して前記集積回路に接続するコネクタ、例えばＰＣＩ−Ｅ、ＤＤＲ２／３、ＣＰＵＳｏｃｋｅｔ等のコネクタは、いずれも検査困難という大きな挑戦を受けることとなった。

他のメーカーで高密度プリント基板の表面において探針を使ってテストを行うことに成功した例もあるが、しかし、この方法は依然として、信号がプリント基板の内層の配線から被検体に伝送される接続方法でのテストには使用できない。

従って、上記の公知技術が有する欠点を解決し、テスト信号の伝送で障害が発生する問題を改善する必要があり、もってテストの網羅率を高め、テストの盲点を減少させ、将来直面するテストの障害を突破する。

本発明は、検査システムおよびその検査方法を提供するものであり、これによって被検体のピンが正確にプリント基板アセンブリに接続しているかどうかを、有効に検出するものである。

本発明の検査システムは、テスト信号源、信号検出部、信号処理部、分析ユニットおよびバウンダリスキャン機能を有する集積回路を含んでおり、被検体のピンが確実にプリント基板アセンブリに接続しているかどうかを検出するのに用いる。

本発明の別の目的は、被検体の検査方法を提供することであり、そのうち前記被検体はプリント基板アセンブリと電気的に接触し、かつ前記プリント基板アセンブリの信号線は内層を経由して伝送される。この方法は、テスト信号を前記被検体に出力し、そのうち前記テスト信号はバウンダリスキャン機能を有する集積回路を経て伝送され、センシング信号を検出し、前記センシング信号を増幅し、周波数スペクトルに変換し、および前記被検体のピンが正確に接続されているかどうかを判断することを含む。

本発明の検査装置と検査方法は、内層での伝送を経てプリント基板の信号線と電気的に接触する被検体の検査を提供している。これは特に、将来プリント基板がＨＤＩ技術に向かって発展し、テストが容易にできなくなるという問題を解決することができる。バウンダリスキャンテスト技術と信号検出部を結合することにより、テスト信号をバウンダリスキャンテスト機能を有する集積回路を通して直接プリント基板アセンブリの配線を経て被検体のピンに伝送する。そして、被検体上方の信号検出部がテスト信号を検出する。これによって、被検体が接続しているプリント基板アセンブリ表面で探針を使うことが全くできない状況であったり、配線密度が高すぎる状況であっても、テストを行うことができる。

本発明の検査装置と検査方法は、今後プリント基板アセンブリがＨＤＩ技術の発展により、そのテストが容易でなくなるという問題を解決することができる。バウンダリスキャンテスト技術と信号検出部を結合することにより、テスト信号をバウンダリスキャンテスト機能を有する集積回路を通して直接プリント基板アセンブリの配線を経て被検体のピンに伝送する。そして、被検体上方の信号検出部がテスト信号を検出する。これによって特に、被検体が接続しているプリント基板アセンブリ表面で探針を使うことが全くできない状況、または配線密度が高すぎる状況においても、テストを行えるようにすることができる。

本発明は、検査システムおよびその検査方法を提供し、これにより例えば集積回路のような被検体のピンが、確実にプリント基板アセンブリに接続しているかどうかを有効に検出する。

図２は、本発明の検査システム２００のブロック図である。この実施例において、この検査システム２００が含むものは、テスト信号源２１０、信号検出部２３０、信号処理部２５０、分析ユニット２７０およびバウンダリスキャン機能を有する集積回路２９０である。これは、例えば集積回路のような被検体３１０のピンが、確実にプリント基板アセンブリ３２０に接続しているかどうかを検出するのに用いる。

一実施例において、前記テスト信号源２１０からチャンネルセレクター３４０を通して、テスト信号を前記バウンダリスキャン機能を有する集積回路２９０に出力する。このテスト信号の周波数範囲は、予期されるテスト信号源のベースバンドであってもよい。もし発生するテスト信号の周波数が１０ＫＨｚの調波（ｈａｒｍｏｎｉｃ）と予期されるならば、そのテスト信号のベースバンドは３．３ＫＨｚであってもよい。このテスト信号の電気的仕様は、前記バウンダリスキャン機能を有する集積回路と符合しなければならず、これによって前記集積回路が焼損するのを避ける必要がある。テスト信号の振幅仕様は、信号源コントローラにより振幅調整器を通じてテスト信号の振幅を調整されてから、出力が行われる。チャンネルセレクター３４０は、適したチャンネルを選択して信号を伝送し、バウンダリスキャン機能を有する集積回路２９０は、テスト信号を前記プリント基板アセンブリ３２０を通して前記被検体３１０まで伝送する。前記信号検出部２３０は、前記テスト信号に対応するセンシング信号を検査する。

一実施例において、バウンダリスキャン機能を有する集積回路２９０はインテル社のノースブリッジチップである、前記被検体３１０はバウンダリスキャン機能を有せず、それはコネクタまたはその他の集積回路、例えばＰＣＩｅｘｐｒｅｓｓグラフィックカード（ｇｒａｐｈｉｃｃａｒｄ）のコネクタ、またはＤＤＲ２／３等ＤＲＡＭのコネクタであってもよい。

当然、その他の実施例においては、他の形態のバウンダリスキャン機能を有する集積回路２９０又はその他の被検体であってもよい。一実施例において、このプリント基板アセンブリ３２０はＨＤＩの４層プリント基板であり、かつその信号線（ｓｉｇｎａｌｌｉｎｅｓ）はプリント基板の内層配線（図面の通り）を経由する。当然、その他の実施例において、プリント基板アセンブリ３２０は、その他の形態、例えば６層基板さらには８層基板のような、ＨＤＩプリント基板であってもよい。

一実施例において、この信号検出部２３０は、テクノロジー探針２３２およびマルチプレックスカード２３４を含み、センシング信号を信号処理部２５０に送信する。

一実施例において、この信号処理部２５０にはアナログ信号増幅器２６０及びフィルター２６２が設けられ、これによって信号検出部２３０から送信されてきたセンシング信号を処理し、そのうちのノイズを濾過除去する。信号処理部２５０はオーバーサンプリング装置２６４を設けてもよく、これを用いることによってセンシング信号のオーバーサンプリングを行い、デジタル化して周波数スペクトルデータに変換し、分析ユニットの後の分析処理に利する。

センシング信号が正確な信号かどうかを判断するために、例えばスペクトラムアナライザのような前記分析ユニット２７０は、前記デジタル化されたセンシング信号に対して分析を行い、それが参考値又は参考範囲に符合するかどうかを判断し、ピンの電気的接続が正確かどうかを判断する。そして更にコンピュータに送信して分析処理を行ってもよく、かつ結果を保存して統計など以後の更なる使用に利してもよい。

図３は、本発明の検査システムを利用して検査を行うフローチャートである。

ステップ４００は、適切に設置された検査システムの検査の開始である。

ステップ４１０は、テスト信号の振幅および／または周波数の調整であり、これによってステップ４２０で適切な出力信号を得る。

つづいて、ステップ４３０から４７０は、それぞれセンシング信号の検査、センシング信号の増幅、ノイズの濾過除去、オーバーサンプリング、及びデジタル信号のノイズを濾過除去である。

その後、ステップ５００は測定したセンシング信号を更に周波数スペクトル信号に変換する。

最後に、ステップ５２０は目標データの分析を行い、ピンが正確に接続しているかどうかを判断する。こうして、被検体３１０の第一のピンの検査が完了する。

一実施例において、ステップ５２０は図４ａ〜４ｃのような結果を利用して判断を行う。もし図４ａのように、目標データの信号が、事前に決定した変換値の大きさの範囲内に入っていれば、この信号が正常な信号であると判断する。もし図４ｂまたは４ｃのように、目標データの信号が事前に決定した変換値の大きさの範囲外に入っていれば、この信号が異常な信号であると判断する。

その後、ステップ４００〜５２０の操作を、被検体３１０の全てのピンの検査が完了するまで反復する。

本発明のより好ましい実施例については既に上記のように開示したが、本発明を限定するものではなく、この技術に習熟する者はいずれも、本発明の精神と範囲を逸脱しないで、少々の変更や修飾を行うことができる。従って、本発明の保護範囲は後に記載する特許請求の範囲で画定しているものを基準とする。

周知であるバウンダリスキャン機能を有する集積回路を示す図である。本発明の一実施例に基づいて、バウンダリスキャン機能を有する集積回路を使用した検査システムを示す図である。本発明の一実施例に基づいて、バウンダリスキャン機能を有する集積回路を使用した検査方法を示すフローチャートである。本発明の一実施例に基づいて、周波数スペクトルの分析、対比を行うことを示す図である。本発明の一実施例に基づいて、周波数スペクトルの分析、対比を行うことを示す図である。本発明の一実施例に基づいて、周波数スペクトルの分析、対比を行うことを示す図である。

Claims

電子部品の検査システムであって、
テスト信号源と、
前記テスト信号を受信する、バウンダリスキャン機能を有する集積回路と、
前記バウンダリスキャン機能を有する集積回路が伝送した前記テスト信号を受信する被検体であって、プリント基板アセンブリと電気的に接触し、かつ前記プリント基板アセンブリの信号線は内層を経由して伝達される被検体と、
前記被検体のピンと前記プリント基板アセンブリ間が正確に接続しているかどうかを判断する分析ユニットと、を有する、検査システム。
前記被検体から測定した信号を検出する信号検出部と、前記信号検出部から伝送されてきたセンシング信号を処理する信号処理部と、を更に含む、請求項１に記載の検査システム。
前記信号検出部がキャパシタンス値を検出することを特徴とする、請求項２に記載の検査システム。
前記被検体がコネクタ又は集積回路であることを特徴とする、請求項１に記載の検査システム。
前記コネクタがＤＲＡＭモジュールのコネクタであることを特徴とする、請求項４に記載の検査システム
前記コネクタがグラフィックカードのコネクタであることを特徴とする、請求項４に記載の検査システム。
前記被検体がプリント基板アセンブリと電気的に接触し、かつ前記プリント基板アセンブリの信号線が内層を経由して伝達される電子部品の検査方法であって、
テスト信号を前記被検体に出力し、その前記テスト信号は、バウンダリスキャン機能を有する集積回路を通して伝送され、
センシング信号を検査し、
前記センシング信号を増幅し、
前記センシング信号を周波数スペクトルに変換し、前記被検体のピンが正確に接続しているかどうかを判断する、
電子部品の検査方法。
前記センシング信号を増幅後に、ノイズを濾過除去するステップを更に含むことを特徴とする、請求項７に記載の方法。
前記ノイズを濾過除去した後に、オーバーサンプリングするステップを更に含むことを特徴とする、請求項８に記載の方法。
前記オーバーサンプリングの後に、デジタル信号のノイズを濾過除去するステップを更に含むことを特徴とする、請求項９に記載の方法。
前記センシング信号がキャパシタンス値であることを特徴とする、請求項７に記載の方法。
前記被検体がコネクタまたは集積回路であることを特徴とする、請求項７に記載の方法。
前記コネクタがＤＲＡＭモジュールのコネクタであることを特徴とする、請求項１２に記載の方法。
前記コネクタがグラフィックカードのコネクタであることを特徴とする、請求項１２に記載の方法。
前記被検体がバウンダリスキャン機能を有しないことを特徴とする、請求項７に記載の方法。