[go: up one dir, main page]

JP2009081545A - Programmable gain circuit and amplifier circuit - Google Patents

Programmable gain circuit and amplifier circuit Download PDF

Info

Publication number
JP2009081545A
JP2009081545A JP2007247673A JP2007247673A JP2009081545A JP 2009081545 A JP2009081545 A JP 2009081545A JP 2007247673 A JP2007247673 A JP 2007247673A JP 2007247673 A JP2007247673 A JP 2007247673A JP 2009081545 A JP2009081545 A JP 2009081545A
Authority
JP
Japan
Prior art keywords
circuit
input
switch
resistance
programmable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007247673A
Other languages
Japanese (ja)
Inventor
Takahiro Watai
高広 渡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007247673A priority Critical patent/JP2009081545A/en
Priority to US12/234,227 priority patent/US7795978B2/en
Publication of JP2009081545A publication Critical patent/JP2009081545A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Technology Law (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供する。
【解決手段】入力抵抗と帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するとともに、帰還抵抗若しくは入力抵抗の抵抗値を切り替えるゲイン調整用スイッチ回路を備えたプログラマブルゲイン回路において、ゲイン調整用スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗を相殺するオン抵抗調整用スイッチ回路ｓｗ１４〜ｓｗ１９を入力抵抗Ｒ１１に接続した。
【選択図】図１Provided is a programmable gain circuit that enables accurate gain adjustment while increasing the number of selectable gains.
A programmable gain circuit having a gain adjustment switch circuit that sets a gain of an amplifier based on a ratio of resistance values of an input resistor and a feedback resistor and switches a resistance value of the feedback resistor or the input resistor. The on-resistance adjusting switch circuits sw14 to sw19 that cancel the on-resistances of the adjusting switch circuits sw11 to sw13 are connected to the input resistor R11.
[Selection] Figure 1

Description

この発明は、スイッチ回路の開閉操作によりゲイン（利得）を調整可能としたプログラマブルゲイン回路に関するものである。
半導体装置に搭載された増幅回路では、スイッチ回路の開閉操作により帰還抵抗あるいは入力抵抗の抵抗値を調整してゲイン（利得）を調整可能としたものがある。このようなプログラマブルゲイン回路では、スイッチ回路のオン抵抗が帰還抵抗の抵抗値に影響を及ぼして、ゲインを正確に調整できない。そこで、スイッチ回路のオン抵抗が帰還抵抗の抵抗値に影響を及ぼさないようにすることが必要となっている。 The present invention relates to a programmable gain circuit capable of adjusting a gain (gain) by opening and closing a switch circuit.
Some amplifier circuits mounted on a semiconductor device can adjust a gain by adjusting a resistance value of a feedback resistor or an input resistor by opening and closing a switch circuit. In such a programmable gain circuit, the on-resistance of the switch circuit affects the resistance value of the feedback resistor, and the gain cannot be adjusted accurately. Therefore, it is necessary to prevent the on-resistance of the switch circuit from affecting the resistance value of the feedback resistor.

図９は、スイッチ回路の開閉操作によりゲインを調整可能としたプログラマブルゲイン回路の従来例を示す。増幅器１の一方の入力端子には入力信号ＩＮが入力される。増幅器１の出力端子から出力信号ＯＵＴが出力されるとともに、増幅器１の出力端子には複数の抵抗Ｒｓを介して基準電圧Ｖｓが供給されている。従って、各抵抗Ｒｓ間の電位は、出力信号ＯＵＴの電圧と基準電圧Ｖｓとの電位差を各抵抗Ｒｓの抵抗値に応じて分圧した電位となる。   FIG. 9 shows a conventional example of a programmable gain circuit in which the gain can be adjusted by opening and closing the switch circuit. An input signal IN is input to one input terminal of the amplifier 1. An output signal OUT is output from the output terminal of the amplifier 1, and a reference voltage Vs is supplied to the output terminal of the amplifier 1 via a plurality of resistors Rs. Therefore, the potential between the resistors Rs is a potential obtained by dividing the potential difference between the voltage of the output signal OUT and the reference voltage Vs according to the resistance value of each resistor Rs.

増幅器１の他方の入力端子は、複数のスイッチ回路２を介して各抵抗Ｒｓ間に接続され、各スイッチ回路２はいずれか１つが導通状態となるように制御される。
このような構成により、スイッチ回路２を切り替えることにより、増幅器１の他方の入力端子に入力される電圧を調整することができ、その結果増幅器１のゲインを調整可能である。 The other input terminal of the amplifier 1 is connected between the resistors Rs via a plurality of switch circuits 2, and each switch circuit 2 is controlled so that one of them is in a conductive state.
With such a configuration, by switching the switch circuit 2, the voltage input to the other input terminal of the amplifier 1 can be adjusted, and as a result, the gain of the amplifier 1 can be adjusted.

しかし、各スイッチ回路２の開閉動作を１ビットの制御信号で制御すると、例えば３ビットの制御信号では、選択可能となるゲインは３通りとなる。従って、ゲインをきめ細かく調整しようとすると、抵抗及びスイッチ回路の数と、そのスイッチ回路を制御する制御信号のビット数を増大させる必要がある。   However, if the opening / closing operation of each switch circuit 2 is controlled by a 1-bit control signal, for example, a 3-bit control signal has three selectable gains. Therefore, in order to finely adjust the gain, it is necessary to increase the number of resistors and switch circuits and the number of bits of a control signal for controlling the switch circuits.

図１０は、スイッチ回路の開閉操作によりゲインを調整可能としたプログラマブルゲイン回路の別の従来例を示す。
増幅器３の一方の入力端子には入力抵抗Ｒ１を介して入力信号ＩＮが入力され、増幅器３の他方の入力端子には基準電圧Ｖｓが入力される。増幅器３の出力端子から出力信号ＯＵＴが出力されるとともに、増幅器３の出力端子は複数の帰還抵抗Ｒ５〜Ｒ２を介して一方の入力端子に接続されている。抵抗Ｒ３〜Ｒ５の抵抗値は、例えば１：２：４に設定されている。 FIG. 10 shows another conventional example of a programmable gain circuit in which the gain can be adjusted by opening and closing the switch circuit.
The input signal IN is input to one input terminal of the amplifier 3 via the input resistor R1, and the reference voltage Vs is input to the other input terminal of the amplifier 3. An output signal OUT is output from the output terminal of the amplifier 3, and the output terminal of the amplifier 3 is connected to one input terminal via a plurality of feedback resistors R5 to R2. The resistance values of the resistors R3 to R5 are set to, for example, 1: 2: 4.

抵抗Ｒ３〜Ｒ５にはそれぞれスイッチ回路ｓｗ１〜ｓｗ３が並列に接続され、３ビットの制御信号でそれぞれ開閉制御される。
このような構成により、スイッチ回路ｓｗ１〜ｓｗ３を開閉制御することにより、帰還抵抗Ｒ２〜Ｒ５の抵抗値を８通りに調整可能となるため、３ビットの制御信号により増幅器３のゲインを８通りに調整可能となる。 Switch circuits sw1 to sw3 are connected in parallel to the resistors R3 to R5, respectively, and open / close controlled by a 3-bit control signal.
With such a configuration, the resistance values of the feedback resistors R2 to R5 can be adjusted in eight ways by controlling the opening and closing of the switch circuits sw1 to sw3. Therefore, the gain of the amplifier 3 is changed to eight ways by a 3-bit control signal. Adjustable.

一般的に、反転増幅回路のゲインＧは、図１１に示すように、入力抵抗及び帰還抵抗をＲ６，Ｒ７としたとき、（１）式で求められる。   Generally, as shown in FIG. 11, the gain G of the inverting amplifier circuit is obtained by the equation (1) when the input resistance and the feedback resistance are R6 and R7.

Figure 2009081545
すなわち、ゲインＧは入力抵抗Ｒ６と帰還抵抗Ｒ７の抵抗値の比により設定される。
Figure 2009081545
 That is, the gain G is set by the ratio of the resistance values of the input resistor R6 and the feedback resistor R7.

また、図１２に示すように、ゲインＧを調整するために、スイッチ回路ｓｗ４を並列に接続した帰還抵抗Ｒ８を帰還抵抗Ｒ７に直列に接続した反転増幅器では、スイッチ回路ｓｗ４を導通状態としたときのオン抵抗をＲｓｗ４としたとき、ゲインＧは（２）式で求められる。   Further, as shown in FIG. 12, in order to adjust the gain G, in the inverting amplifier in which the feedback resistor R8 connected in parallel to the switch circuit sw4 is connected in series to the feedback resistor R7, when the switch circuit sw4 is turned on. When the on-resistance of Rsw4 is Rsw4, the gain G is obtained by the equation (2).

Figure 2009081545
すなわち、ゲインＧにスイッチ回路ｓｗ４のオン抵抗Ｒｓｗ４が影響を及ぼす。
特開昭６０−２３６５０９号公報 特開昭５６−２８５２４号公報
Figure 2009081545
 That is, the ON resistance Rsw4 of the switch circuit sw4 affects the gain G.
JP 60-236509 A JP 56-28524 A

図９に示すプログラマブルゲイン回路では、上記のようにｎビットの制御信号で選択できるゲインはｎ通りであるため、ゲインをきめ細かく調整するためには、多ビットの制御信号を生成する制御回路と、制御信号のビット数に等しい数のスイッチ回路及び抵抗を必要とする。従って、回路規模が増大するという問題点がある。   In the programmable gain circuit shown in FIG. 9, since there are n types of gains that can be selected by the n-bit control signal as described above, in order to finely adjust the gain, a control circuit that generates a multi-bit control signal; A number of switch circuits and resistors equal to the number of bits of the control signal are required. Therefore, there is a problem that the circuit scale increases.

図１０に示すプログラマブルゲイン回路では、ｎビットの制御信号でゲインを２ｎ通りに調整することができるが、各スイッチ回路のオン抵抗がゲインに影響を及ぼすため、ゲインを正確に調整することができないという問題点がある。 A programmable gain circuit shown in FIG. 10, it can be adjusted to 2 n as a gain control signal of n bits, that the on-resistance of each switch circuit for influencing the gain adjusts the gain accurately There is a problem that it is not possible.

特許文献１には、図９に示す増幅回路に類似する構成が開示されている。この構成では、ｎビットの制御信号で選択できるゲインはｎ通りである。
特許文献２には、増幅器の帰還抵抗と入力抵抗とをアナログスイッチで切り替えて、多数の入力信号に対応する構成が開示されているが、帰還抵抗と入力抵抗の選択数は、アナログスイッチの数と同一である。従って、帰還抵抗と入力抵抗の選択により、ゲインを選択可能であるとしても、ゲインをきめ細かく調整することはできない。 Patent Document 1 discloses a configuration similar to the amplifier circuit shown in FIG. In this configuration, there are n gains that can be selected by an n-bit control signal.
Japanese Patent Application Laid-Open No. 2003-228561 discloses a configuration in which a feedback resistor and an input resistor of an amplifier are switched by an analog switch to cope with a large number of input signals. The number of feedback resistors and input resistors selected is the number of analog switches. Is the same. Therefore, even if the gain can be selected by selecting the feedback resistor and the input resistor, the gain cannot be finely adjusted.

この発明の目的は、選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供することにある。   An object of the present invention is to provide a programmable gain circuit that enables accurate gain adjustment while increasing the selection of gains that can be selected.

上記目的は、入力抵抗と複数の帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するプログラマブルゲイン回路において、前記帰還抵抗若しくは前記入力抵抗の抵抗値を切り替える第一のスイッチ回路と、前記第一のスイッチ回路のオン抵抗を相殺する第二のスイッチ回路とを有し、前記第二のスイッチ回路を前記入力抵抗に接続したプログラマブルゲイン回路より達成される。   In the programmable gain circuit that sets the gain of the amplifier based on the ratio of the resistance values of the input resistor and the plurality of feedback resistors, the first switch circuit that switches the resistance value of the feedback resistor or the input resistor, And a second switch circuit for canceling the on-resistance of the first switch circuit, and the second switch circuit is achieved by a programmable gain circuit connected to the input resistor.

本発明によれば、選択可能とするゲインの選択枝を増大させながら、正確なゲイン調整を可能とするプログラマブルゲイン回路を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the programmable gain circuit which enables exact gain adjustment can be provided, increasing the selection branch of the gain which can be selected.

（第一の実施の形態）
以下、この発明を具体化した第一の実施の形態を図面に従って説明する。図１に示すプログラマブルゲイン回路は、増幅器１１の一方の入力端子には入力抵抗Ｒ１１及びスイッチ回路群１２を介して入力信号ＩＮが入力され、増幅器１１の他方の入力端子には基準電圧Ｖｓが入力される。 (First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings. In the programmable gain circuit shown in FIG. 1, the input signal IN is input to one input terminal of the amplifier 11 via the input resistor R11 and the switch circuit group 12, and the reference voltage Vs is input to the other input terminal of the amplifier 11. Is done.

増幅器１１の出力端子から出力信号ＯＵＴが出力されるとともに、増幅器１１の出力端子は帰還抵抗部Ｒｆを介して一方の入力端子に接続されている。帰還抵抗部Ｒｆは、直列に接続された複数の帰還抵抗Ｒ１２〜Ｒ１５と、抵抗Ｒ１２〜Ｒ１４にそれぞれ並列に接続されたゲイン調整用スイッチ回路（第一のスイッチ回路）ｓｗ１１〜ｓｗ１３とで構成される。   An output signal OUT is output from the output terminal of the amplifier 11, and the output terminal of the amplifier 11 is connected to one input terminal via the feedback resistor Rf. The feedback resistor unit Rf includes a plurality of feedback resistors R12 to R15 connected in series, and gain adjustment switch circuits (first switch circuits) sw11 to sw13 connected in parallel to the resistors R12 to R14, respectively. The

前記抵抗Ｒ１２〜Ｒ１４の抵抗値は、例えば４：２：１に設定され、スイッチ回路ｓｗ１１〜ｓｗ１３は、制御回路１３から出力される３ビットの制御信号Ｂ１〜Ｂ３に基づいてそれぞれ独立して開閉制御される。スイッチ回路ｓｗ１１〜ｓｗ１３は、入力される制御信号Ｂ１〜Ｂ３がＨレベルとなると導通状態となり、Ｌレベルとなると不導通となる。   The resistance values of the resistors R12 to R14 are set to 4: 2: 1, for example, and the switch circuits sw11 to sw13 are opened and closed independently based on the 3-bit control signals B1 to B3 output from the control circuit 13. Be controlled. The switch circuits sw11 to sw13 are turned on when the input control signals B1 to B3 are at the H level, and are turned off when the control signals B11 to sw13 are at the L level.

このような構成により、スイッチ回路ｓｗ１１〜ｓｗ１３を開閉制御すると、帰還抵抗Ｒ１２〜Ｒ１５の抵抗値を８通りに調整可能となるため、３ビットの制御信号により増幅器３のゲインを調整可能となる。   With such a configuration, when the switch circuits sw11 to sw13 are controlled to open and close, the resistance values of the feedback resistors R12 to R15 can be adjusted in eight ways, so that the gain of the amplifier 3 can be adjusted by a 3-bit control signal.

前記スイッチ回路群１２は、スイッチ回路ｓｗ１４と、直列に接続されたスイッチ回路ｓｗ１５，ｓｗ１６と、直列に接続されたスイッチ回路ｓｗ１７〜ｓｗ１９とが並列に接続されている。   In the switch circuit group 12, a switch circuit sw14, switch circuits sw15 and sw16 connected in series, and switch circuits sw17 to sw19 connected in series are connected in parallel.

そして、スイッチ回路ｓｗ１４は前記制御回路１３から出力される制御信号Ｃ１で開閉制御され、スイッチ回路ｓｗ１５，ｓｗ１６は制御回路１３から出力される制御信号Ｃ２で開閉制御され、スイッチ回路ｓｗ１７〜ｓｗ１９は制御回路１３から出力される制御信号Ｃ３で開閉制御される。各スイッチ回路ｓｗ１４〜ｓｗ１９は、制御信号Ｃ１〜Ｃ３がＨレベルのとき導通状態となり、Ｌレベルのとき不導通状態となる。   The switch circuit sw14 is controlled to be opened and closed by a control signal C1 output from the control circuit 13, the switch circuits sw15 and sw16 are controlled to be opened and closed by a control signal C2 output from the control circuit 13, and the switch circuits sw17 to sw19 are controlled. Opening and closing is controlled by a control signal C3 output from the circuit 13. Each of the switch circuits sw14 to sw19 is in a conductive state when the control signals C1 to C3 are at the H level, and is in a nonconductive state when the control signals C1 to C3 are at the L level.

前記制御回路１３は、３ビットの入力信号Ａ１〜Ａ３の入力に基づいて前記制御信号Ｂ１〜Ｂ３，Ｃ１〜Ｃ３を生成する。その具体的構成を図２に従って説明する。
前記制御回路１３は、前記制御信号Ｂ１〜Ｂ３を生成する帰還抵抗選択部１４と、前記制御信号Ｃ１〜Ｃ３を生成する入力抵抗選択部１５とを備えている。帰還抵抗選択部１４は、入力信号Ａ１〜Ａ３をインバータ回路１６ａ〜１６ｃでそれぞれ反転させて、前記制御信号Ｂ１〜Ｂ３として出力する。 The control circuit 13 generates the control signals B1 to B3 and C1 to C3 based on inputs of 3-bit input signals A1 to A3. The specific configuration will be described with reference to FIG.
The control circuit 13 includes a feedback resistance selection unit 14 that generates the control signals B1 to B3 and an input resistance selection unit 15 that generates the control signals C1 to C3. The feedback resistor selection unit 14 inverts the input signals A1 to A3 by the inverter circuits 16a to 16c, respectively, and outputs the inverted signals as the control signals B1 to B3.

次に、入力抵抗選択部１５の具体的構成を説明する。ＮＡＮＤ回路１７ａには前記入力信号Ａ１〜Ａ３が入力され、そのＮＡＮＤ回路１７ａから前記制御信号Ｃ３が出力される。   Next, a specific configuration of the input resistance selection unit 15 will be described. The input signals A1 to A3 are input to the NAND circuit 17a, and the control signal C3 is output from the NAND circuit 17a.

ＮＡＮＤ回路１７ｂには、前記入力信号Ａ１，Ａ２と、前記入力信号Ａ３をインバータ回路１８ａで反転させた信号が入力される。ＮＡＮＤ回路１７ｃには、前記入力信号Ａ１，Ａ３と、前記入力信号Ａ２をインバータ回路１８ｂで反転させた信号が入力される。ＮＡＮＤ回路１７ｄには、前記入力信号Ａ２，Ａ３と、前記入力信号Ａ１をインバータ回路１８ｃで反転させた信号が入力される。   The NAND circuit 17b receives the input signals A1 and A2 and a signal obtained by inverting the input signal A3 by the inverter circuit 18a. The NAND circuit 17c receives the input signals A1 and A3 and a signal obtained by inverting the input signal A2 by the inverter circuit 18b. The NAND circuit 17d receives the input signals A2 and A3 and a signal obtained by inverting the input signal A1 by the inverter circuit 18c.

前記ＮＡＮＤ回路１７ｂ〜１７ｄの出力信号はＯＲ回路１９ａに入力され、ＯＲ回路１９ａから前記制御信号Ｃ２が出力される。
ＮＡＮＤ回路１７ｅには、前記入力信号Ａ１と、前記入力信号Ａ２，Ａ３をインバータ回路１８ｄ，１８ｅでそれぞれ反転させた信号が入力される。ＮＡＮＤ回路１７ｆには、前記入力信号Ａ２と、前記入力信号Ａ１，Ａ３をインバータ回路１８ｆ，１８ｇでそれぞれ反転させた信号が入力される。ＮＡＮＤ回路１７ｇには、前記入力信号Ａ３と、前記入力信号Ａ１，Ａ２をインバータ回路１８ｈ，１８ｉでそれぞれ反転させた信号が入力される。 The output signals of the NAND circuits 17b to 17d are input to the OR circuit 19a, and the control signal C2 is output from the OR circuit 19a.
The NAND circuit 17e receives the input signal A1 and signals obtained by inverting the input signals A2 and A3 by inverter circuits 18d and 18e, respectively. The NAND circuit 17f receives the input signal A2 and signals obtained by inverting the input signals A1 and A3 by inverter circuits 18f and 18g, respectively. The NAND circuit 17g receives the input signal A3 and signals obtained by inverting the input signals A1 and A2 by inverter circuits 18h and 18i, respectively.

前記ＮＡＮＤ回路１７ｅ〜１７ｇの出力信号はＯＲ回路１９ｂに入力され、ＯＲ回路１９ｂから前記制御信号Ｃ１が出力される。
上記のように構成された制御回路１３の動作を図３に示す。入力信号Ａ１〜Ａ３がＬレベルとなると、制御信号Ｂ１〜Ｂ３はＨレベルとなり、スイッチ回路ｓｗ１１〜ｓｗ１３がすべて導通状態となる。このとき、制御信号Ｃ３はＨレベル、同Ｃ１，Ｃ２はＬレベルとなり、スイッチ回路ｓｗ１７〜ｓｗ１９が導通状態となり、スイッチ回路ｓｗ１４〜ｓｗ１６は不導通となる。 The output signals of the NAND circuits 17e to 17g are input to the OR circuit 19b, and the control signal C1 is output from the OR circuit 19b.
The operation of the control circuit 13 configured as described above is shown in FIG. When the input signals A1 to A3 become L level, the control signals B1 to B3 become H level, and all the switch circuits sw11 to sw13 become conductive. At this time, the control signal C3 is at the H level, the C1 and C2 are at the L level, the switch circuits sw17 to sw19 are turned on, and the switch circuits sw14 to sw16 are turned off.

また、制御信号Ａ１がＨレベルとなり、制御信号Ａ２，Ａ３がＬレベルとなると、制御信号Ｂ１がＬレベル、制御信号Ｂ２，Ｂ３がＨレベルとなり、スイッチ回路ｓｗ１１が不導通となり、スイッチ回路ｓｗ１２，ｓｗ１３が導通状態となる。このとき、制御信号Ｃ２はＨレベル、制御信号Ｃ１，Ｃ３はＬレベルとなり、スイッチ回路ｓｗ１５，ｓｗ１６が導通状態となり、スイッチ回路ｓｗ１４，ｓｗ１７〜ｓｗ１９は不導通となる。   When the control signal A1 becomes H level and the control signals A2 and A3 become L level, the control signal B1 becomes L level, the control signals B2 and B3 become H level, the switch circuit sw11 becomes non-conductive, and the switch circuits sw12, sw13 becomes conductive. At this time, the control signal C2 is at the H level, the control signals C1 and C3 are at the L level, the switch circuits sw15 and sw16 are turned on, and the switch circuits sw14 and sw17 to sw19 are turned off.

また、制御信号Ａ１，Ａ２がＨレベルとなり、制御信号Ａ３がＬレベルとなると、制御信号Ｂ１，Ｂ２がＬレベル、制御信号Ｂ３がＨレベルとなり、スイッチ回路ｓｗ１１が導通状態となり、スイッチ回路ｓｗ１２，ｓｗ１３が不導通となる。このとき、制御信号Ｃ１はＨレベル、制御信号Ｃ２，Ｃ３はＬレベルとなり、スイッチ回路ｓｗ１４が導通状態となり、スイッチ回路ｓｗ１５〜ｓｗ１９は不導通となる。   When the control signals A1 and A2 become H level and the control signal A3 becomes L level, the control signals B1 and B2 become L level, the control signal B3 becomes H level, the switch circuit sw11 becomes conductive, and the switch circuits sw12, sw13 becomes non-conductive. At this time, the control signal C1 is at the H level, the control signals C2 and C3 are at the L level, the switch circuit sw14 is turned on, and the switch circuits sw15 to sw19 are turned off.

このような動作により、スイッチ回路ｓｗ１１〜ｓｗ１３のうち１つが導通状態となるとき、制御信号Ｃ１がＨレベルとなって１つのスイッチ回路ｓｗ１４が導通状態となる。また、スイッチ回路ｓｗ１１〜ｓｗ１３のうち２つが導通状態となるとき、制御信号Ｃ２がＨレベルとなって２つのスイッチ回路ｓｗ１５，ｓｗ１６が導通状態となる。また、スイッチ回路ｓｗ１１〜ｓｗ１３のすべてが導通状態となるとき、制御信号Ｃ３がＨレベルとなって３つのスイッチ回路ｓｗ１７〜ｓｗ１９が導通状態となる。   With such an operation, when one of the switch circuits sw11 to sw13 becomes conductive, the control signal C1 becomes H level and one switch circuit sw14 becomes conductive. Further, when two of the switch circuits sw11 to sw13 are turned on, the control signal C2 becomes H level, and the two switch circuits sw15 and sw16 are turned on. When all of the switch circuits sw11 to sw13 are turned on, the control signal C3 becomes H level and the three switch circuits sw17 to sw19 are turned on.

従って、スイッチ回路群１２では、スイッチ回路ｓｗ１１〜ｓｗ１３で導通状態となるスイッチ回路の数と同数のスイッチ回路が直列に接続されることとなる。
なお、制御信号Ｂ１〜Ｂ３がすべてＬレベルとなるとき、制御信号Ｃ１〜Ｃ３がすべてＬレベルとなる。この場合にはスイッチ回路群１２のすべてのスイッチ回路ｓｗ１４〜ｓｗ１９が不導通となって、入力信号ＩＮが増幅器１１に入力されない状態となる。従って、このプログラマブルゲイン回路では、スイッチ回路ｓｗ１１〜ｓｗ１３をすべて不導通とすることはできないため、ゲインの調整範囲は７通りとなる。 Accordingly, in the switch circuit group 12, the same number of switch circuits as the number of switch circuits that are in the conductive state in the switch circuits sw11 to sw13 are connected in series.
When all the control signals B1 to B3 are at the L level, all the control signals C1 to C3 are at the L level. In this case, all the switch circuits sw14 to sw19 in the switch circuit group 12 are turned off, and the input signal IN is not input to the amplifier 11. Therefore, in this programmable gain circuit, the switch circuits sw11 to sw13 cannot all be turned off, and therefore there are seven gain adjustment ranges.

図３に示すゲインは、抵抗Ｒ１４の抵抗値をＸ、抵抗Ｒ１３の抵抗値を２Ｘ、抵抗Ｒ１２の抵抗値を４Ｘとした場合において、各制御信号に対応するゲインを示す。
スイッチ回路群１２でスイッチ回路を挿入する場合の反転増幅回路のゲインについて図４に従って説明する。同図に示すように、入力抵抗Ｒ１と増幅器１１との間にスイッチ回路Ｓ１を接続し、帰還抵抗Ｒ２に直列に接続した抵抗Ｒ２１にスイッチ回路Ｓ２を接続し、各スイッチ回路Ｓ１，Ｓ２のオン抵抗をＲｏｎ１，Ｒｏｎ２とすると、この反転増幅回路のゲインは次式で算出される。 The gain shown in FIG. 3 indicates the gain corresponding to each control signal when the resistance value of the resistor R14 is X, the resistance value of the resistor R13 is 2X, and the resistance value of the resistor R12 is 4X.
The gain of the inverting amplifier circuit when the switch circuit is inserted in the switch circuit group 12 will be described with reference to FIG. As shown in the figure, a switch circuit S1 is connected between an input resistor R1 and an amplifier 11, a switch circuit S2 is connected to a resistor R21 connected in series to a feedback resistor R2, and each switch circuit S1, S2 is turned on. When the resistors are Ron1 and Ron2, the gain of the inverting amplifier circuit is calculated by the following equation.

Figure 2009081545
ここで、スイッチ回路Ｓ１，Ｓ２のオン抵抗Ｒｏｎ１，Ｒｏｎ２の比を下記のように設定する。
Figure 2009081545
 Here, the ratio of the on-resistances Ron1 and Ron2 of the switch circuits S1 and S2 is set as follows.

Figure 2009081545
すると、反転増幅回路のゲインは次式で算出される。
Figure 2009081545
 Then, the gain of the inverting amplifier circuit is calculated by the following equation.

Figure 2009081545
従って、オン抵抗Ｒｏｎ１，Ｒｏｎ２の比を上記のように設定すると、オン抵抗Ｒｏｎ２をオン抵抗Ｒｏｎ１で相殺することが可能となる。
Figure 2009081545
 Therefore, when the ratio of the on resistances Ron1 and Ron2 is set as described above, the on resistance Ron2 can be canceled by the on resistance Ron1.

上記のようなことから、図１に示すプログラマブルゲイン回路で、スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗を同一抵抗値とする。そして、スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗と、スイッチ回路群１２のオン抵抗調整用スイッチ回路（第二のスイッチ回路）ｓｗ１４〜ｓｗ１９のオン抵抗との比は、帰還抵抗Ｒ１５と入力抵抗Ｒ１１の比とほぼ等しくなるように設定する。   For the above reasons, in the programmable gain circuit shown in FIG. 1, the on-resistances of the switch circuits sw11 to sw13 are set to the same resistance value. The ratio of the on resistances of the switch circuits sw11 to sw13 and the on resistances of the on resistance adjusting switch circuits (second switch circuits) sw14 to sw19 of the switch circuit group 12 is the ratio of the feedback resistance R15 and the input resistance R11. Set to be approximately equal to.

すると、スイッチ回路ｓｗ１１〜ｓｗ１３で導通状態となるスイッチ回路数と同数のスイッチ回路が入力抵抗選択部１５及びスイッチ回路群１２で選択されるので、スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗は、スイッチ回路群１２で相殺される。   Then, the same number of switch circuits as the number of switch circuits that become conductive in the switch circuits sw11 to sw13 are selected by the input resistance selection unit 15 and the switch circuit group 12, so that the on-resistances of the switch circuits sw11 to sw13 are the switch circuit group. Offset by 12.

上記のように構成されたプログラマブルゲイン回路では、次に示す作用効果を得ることができる。
（１）直列に接続された４本の帰還抵抗Ｒ１２〜Ｒ１５のうち、３本の抵抗Ｒ１２〜Ｒ１４にスイッチ回路ｓｗ１１〜ｓｗ１３を並列に接続して、各スイッチ回路ｓｗ１１〜ｓｗ１３を開閉可能としたので、７通りのゲインを選択することができる。
（２）帰還抵抗Ｒ１２〜Ｒ１４の抵抗値を、４：２：１に設定したので、各スイッチ回路ｓｗ１１〜ｓｗ１３の開閉を選択することにより、ゲインを直線的に変化させることができる。
（３）帰還抵抗Ｒ１２〜Ｒ１５の抵抗値を選択するスイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗を入力抵抗Ｒ１１に直列に接続されるスイッチ回路群１２で相殺することができる。従って、スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗のゲインへの影響を阻止して、ゲインを正確に調整することができる。
（４）スイッチ回路群１２の各スイッチ回路ｓｗ１４〜ｓｗ１９のオン抵抗値を、帰還抵抗値を選択するスイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗値にゲインの逆数を乗算した値とすることにより、スイッチ回路ｓｗ１４〜ｓｗ１９のオン抵抗をスイッチ回路ｓｗ１４〜ｓｗ１９のオン抵抗で相殺することができる。
（５）スイッチ回路ｓｗ１１〜ｓｗ１３で導通状態となるスイッチ回路の数と同数のスイッチ回路をスイッチ回路群１２で選択して、スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗を相殺することができる。
（第二の実施の形態）
図５は、第二の実施の形態を示す。この実施の形態は、帰還抵抗Ｒ１６にスイッチ回路ｓｗ２０を直列に接続し、スイッチ回路ｓｗ２０は常時導通状態とする。 In the programmable gain circuit configured as described above, the following operational effects can be obtained.
(1) Of the four feedback resistors R12 to R15 connected in series, the switch circuits sw11 to sw13 are connected in parallel to the three resistors R12 to R14 so that the switch circuits sw11 to sw13 can be opened and closed. Therefore, seven kinds of gains can be selected.
(2) Since the resistance values of the feedback resistors R12 to R14 are set to 4: 2: 1, the gain can be linearly changed by selecting opening / closing of the switch circuits sw11 to sw13.
(3) The on-resistances of the switch circuits sw11 to sw13 that select the resistance values of the feedback resistors R12 to R15 can be canceled by the switch circuit group 12 connected in series to the input resistor R11. Therefore, it is possible to prevent the influence of the ON resistance of the switch circuits sw11 to sw13 on the gain and to accurately adjust the gain.
(4) By setting the on resistance values of the switch circuits sw14 to sw19 of the switch circuit group 12 to values obtained by multiplying the on resistance values of the switch circuits sw11 to sw13 for selecting the feedback resistance value by the reciprocal of the gain, The on resistances of sw14 to sw19 can be offset by the on resistances of the switch circuits sw14 to sw19.
(5) The on-resistances of the switch circuits sw11 to sw13 can be canceled by selecting the same number of switch circuits as the number of switch circuits in the conductive state in the switch circuits sw11 to sw13.
(Second embodiment)
FIG. 5 shows a second embodiment. In this embodiment, the switch circuit sw20 is connected in series to the feedback resistor R16, and the switch circuit sw20 is always in a conductive state.

入力信号ＩＮは、並列に接続された３本の入力抵抗Ｒ１７〜Ｒ１９に入力され、各入力抵抗Ｒ１７〜Ｒ１９はそれぞれスイッチ回路群を構成するスイッチ回路ｓｗ２１〜ｓｗ２３を介して増幅器１１の入力端子に接続される。   The input signal IN is input to three input resistors R17 to R19 connected in parallel, and each of the input resistors R17 to R19 is input to the input terminal of the amplifier 11 via the switch circuits sw21 to sw23 constituting the switch circuit group. Connected.

各入力抵抗Ｒ１７〜Ｒ１９はそれぞれ異なる抵抗値に設定され、スイッチ回路ｓｗ２１〜ｓｗ２３はいずれか１つが選択されて導通状態となる。そして、各スイッチ回路ｓｗ２１〜ｓｗ２３のオン抵抗値は、当該スイッチ回路に接続された入力抵抗と、帰還抵抗Ｒ１６とで設定されるゲインの逆数を前記スイッチ回路ｓｗ２０の抵抗値に乗算した値とする。   Each of the input resistors R17 to R19 is set to have a different resistance value, and any one of the switch circuits sw21 to sw23 is selected and becomes conductive. The on-resistance values of the switch circuits sw21 to sw23 are values obtained by multiplying the resistance value of the switch circuit sw20 by the reciprocal of the gain set by the input resistance connected to the switch circuit and the feedback resistor R16. .

このように構成されたプログラマブルゲイン回路では、スイッチ回路ｓｗ２１〜ｓｗ２３のいずれか１つを選択して導通状態とすることにより、入力抵抗Ｒ１７〜Ｒ１９のいずれかが選択されて増幅器１１に接続される。すると、選択された入力抵抗と帰還抵抗Ｒ１６とでゲインが設定される。   In the programmable gain circuit configured as described above, any one of the input resistors R17 to R19 is selected and connected to the amplifier 11 by selecting any one of the switch circuits sw21 to sw23 to be in a conductive state. . Then, the gain is set by the selected input resistor and feedback resistor R16.

このとき、帰還抵抗Ｒ１６に接続されたスイッチ回路ｓｗ２０のオン抵抗は、スイッチ回路ｓｗ２１〜ｓｗ２３のうち、選択されたスイッチ回路のオン抵抗で相殺される。
上記のようなプログラマブルゲイン回路では、スイッチ回路ｓｗ２１〜ｓｗ２３を選択することにより入力抵抗Ｒ１７〜Ｒ１９のいずれかを選択することができる。そして、入力抵抗を切り替えることにより、ゲインを３段階に切り替えることができるとともに、入力抵抗Ｒ１７〜Ｒ１９の抵抗値の設定により、ゲインの調整幅を拡大することもできる。 At this time, the on-resistance of the switch circuit sw20 connected to the feedback resistor R16 is canceled by the on-resistance of the selected switch circuit among the switch circuits sw21 to sw23.
In the programmable gain circuit as described above, any of the input resistors R17 to R19 can be selected by selecting the switch circuits sw21 to sw23. The gain can be switched in three stages by switching the input resistance, and the gain adjustment range can be expanded by setting the resistance values of the input resistances R17 to R19.

また、帰還抵抗Ｒ１６に接続されたスイッチ回路ｓｗ２０のオン抵抗と、入力抵抗Ｒ１７〜Ｒ１９に接続されたスイッチ回路ｓｗ２１〜ｓｗ２３のオン抵抗とを相殺することができる。従って、ゲインを正確に調整することができる。
（第三の実施の形態）
図６は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の構成に加えて、入力抵抗を選択する構成を付加したものである。第一の実施の形態と同一構成部分は、同一符号を付して説明する。 Further, the ON resistance of the switch circuit sw20 connected to the feedback resistor R16 and the ON resistance of the switch circuits sw21 to sw23 connected to the input resistors R17 to R19 can be offset. Therefore, the gain can be adjusted accurately.
(Third embodiment)
FIG. 6 shows a third embodiment. In this embodiment, a configuration for selecting an input resistance is added to the configuration of the first embodiment. The same components as those in the first embodiment will be described with the same reference numerals.

帰還抵抗部Ｒｆの構成は、前記第一の実施の形態と同様である。入力信号ＩＮは、２本の入力抵抗Ｒ２０，Ｒ２１に入力され、各入力抵抗Ｒ２０，Ｒ２１はそれぞれスイッチ回路群（第三のスイッチ回路）２０ａ，２０ｂを介して増幅器１１に接続される。各スイッチ回路群２０ａ，２０ｂは第一の実施の形態のスイッチ回路群１２と同様な構成であり、入力抵抗Ｒ２０，Ｒ２１のいずれか、すなわちスイッチ回路群２０ａ，２０ｂのいずれかが選択されて第一の実施の形態のスイッチ回路群１２と同様に制御される。選択されないスイッチ回路群の各スイッチ回路は、すべて不導通となる。   The configuration of the feedback resistor Rf is the same as that of the first embodiment. The input signal IN is input to two input resistors R20 and R21, and each of the input resistors R20 and R21 is connected to the amplifier 11 via a switch circuit group (third switch circuit) 20a and 20b, respectively. Each switch circuit group 20a, 20b has the same configuration as that of the switch circuit group 12 of the first embodiment, and one of the input resistors R20, R21, that is, one of the switch circuit groups 20a, 20b is selected. Control is performed in the same manner as the switch circuit group 12 of one embodiment. All the switch circuits of the switch circuit group that is not selected are turned off.

このような構成により、入力抵抗Ｒ２０が選択されると、スイッチ回路群２０ａが制御され、帰還抵抗部Ｒｆで導通状態となるスイッチ回路の数と同数のスイッチ回路が導通状態となる。   With such a configuration, when the input resistor R20 is selected, the switch circuit group 20a is controlled, and as many switch circuits as the number of switch circuits that are turned on by the feedback resistor Rf are turned on.

また、入力抵抗Ｒ２１が選択されると、スイッチ回路群２０ｂが制御され、帰還抵抗部で導通状態となるスイッチ回路の数と同数のスイッチ回路が導通状態となる。
このような構成により、第一の実施の形態と同様な作用効果を得ることができるとともに、入力抵抗Ｒ２０，Ｒ２１を切り替えることにより、ゲインの調整範囲をさらに拡大することができる。
（第四の実施の形態）
図７は、第四の実施の形態を示す。この実施の形態は、上記のようなプログラマブルゲイン回路をセンサ検出回路で使用した場合を示す。 Further, when the input resistor R21 is selected, the switch circuit group 20b is controlled, and the same number of switch circuits as the number of switch circuits that are turned on by the feedback resistor unit are turned on.
With such a configuration, it is possible to obtain the same operational effects as in the first embodiment, and it is possible to further expand the gain adjustment range by switching the input resistors R20 and R21.
(Fourth embodiment)
FIG. 7 shows a fourth embodiment. This embodiment shows a case where the programmable gain circuit as described above is used in a sensor detection circuit.

センサ検出回路は、センサ素子２１と、差動増幅段２２と、出力段２３とで構成され、センサ素子２１の出力信号が差動増幅段２２及び出力段２３で増幅されて出力される。そして、出力段２３は前記第一の実施の形態と同様なプログラマブルゲイン回路で構成されている。なお、この実施の形態のプログラマブルゲイン回路は、３本の抵抗で構成される帰還抵抗のうち、２本の抵抗にスイッチ回路を並列に接続した構成である。   The sensor detection circuit includes a sensor element 21, a differential amplification stage 22, and an output stage 23, and an output signal of the sensor element 21 is amplified by the differential amplification stage 22 and the output stage 23 and output. The output stage 23 is composed of a programmable gain circuit similar to that of the first embodiment. Note that the programmable gain circuit of this embodiment has a configuration in which a switch circuit is connected in parallel to two resistors among feedback resistors composed of three resistors.

このような構成により、センサ検出回路の出力段２３において、前記第一の実施の形態と同様な作用効果を得ることができる。
（第五の実施の形態）
図８は、第五の実施の形態を示す。この実施の形態は、出力段を必要としないセンサ検出回路において、差動増幅段２２にプログラマブルゲイン回路を使用したものである。 With such a configuration, it is possible to obtain the same operational effects as in the first embodiment at the output stage 23 of the sensor detection circuit.
(Fifth embodiment)
FIG. 8 shows a fifth embodiment. In this embodiment, a programmable gain circuit is used for the differential amplification stage 22 in a sensor detection circuit that does not require an output stage.

センサ素子２１の差動出力信号は、差動増幅段２２の差動入力対２４ａ，２４ｂにそれぞれ入力され、各差動入力対２４ａ，２４ｂの出力信号が出力回路２５で増幅されて出力される。   The differential output signals of the sensor element 21 are input to the differential input pairs 24a and 24b of the differential amplifier stage 22, respectively, and the output signals of the differential input pairs 24a and 24b are amplified and output by the output circuit 25. .

そして、差動入力対２４ａ，２４ｂに第四の実施の形態と同様なプログラマブルゲイン回路が使用されている。
このような構成により、センサ検出回路の差動増幅段２２において、前記第一の実施の形態と同様な作用効果を得ることができる。 And the programmable gain circuit similar to 4th Embodiment is used for differential input pair 24a, 24b.
With such a configuration, the same effect as that of the first embodiment can be obtained in the differential amplification stage 22 of the sensor detection circuit.

上記実施の形態は、以下に示す態様で実施することもできる。
・スイッチ回路が並列に接続される帰還抵抗の数は、４本以上としてもよい。
・スイッチ回路が並列に接続された帰還抵抗の抵抗値の比は、１：２：４以外の任意の比としてもよい。 The embodiment described above can also be carried out in the following manner.
-The number of feedback resistors to which the switch circuits are connected in parallel may be four or more.
The ratio of the resistance values of the feedback resistors to which the switch circuits are connected in parallel may be any ratio other than 1: 2: 4.

第一の実施の形態を示す回路図である。It is a circuit diagram showing a first embodiment. 制御回路を示す回路図である。It is a circuit diagram which shows a control circuit. 制御回路の動作を示す説明図である。It is explanatory drawing which shows operation | movement of a control circuit. 本発明のプログラマブルゲイン回路を示す回路図である。It is a circuit diagram which shows the programmable gain circuit of this invention. 第二の実施の形態を示す回路図である。It is a circuit diagram which shows 2nd embodiment. 第三の実施の形態示す回路図である。It is a circuit diagram showing a third embodiment. 第四の実施の形態を示す回路図である。It is a circuit diagram which shows 4th Embodiment. 第五の実施の形態を示す回路図である。It is a circuit diagram which shows 5th embodiment. 従来例を示す回路図である。It is a circuit diagram which shows a prior art example. 従来例を示す回路図である。It is a circuit diagram which shows a prior art example. 反転増幅回路を示す回路図である。It is a circuit diagram which shows an inverting amplifier circuit. 従来例を示す回路図である。It is a circuit diagram which shows a prior art example.

符号の説明Explanation of symbols

１１ 増幅器
１２ スイッチ回路群
１３ 制御回路
Ｒ１１ 入力抵抗
Ｒ１２〜Ｒ１６ 帰還抵抗
Ｒ１１，Ｒ１７〜Ｒ１９ 入力抵抗
ｓｗ１１〜ｓｗ１３，ｓｗ２０ ゲイン調整用スイッチ回路
ｓｗ１４〜ｓｗ１９，ｓｗ２１〜ｓｗ２３ オン抵抗調整用スイッチ回路 DESCRIPTION OF SYMBOLS 11 Amplifier 12 Switch circuit group 13 Control circuit R11 Input resistance R12-R16 Feedback resistance R11, R17-R19 Input resistance sw11-sw13, sw20 Gain adjustment switch circuit sw14-sw19, sw21-sw23 On-resistance adjustment switch circuit

Claims (10)

入力抵抗と複数の帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するプログラマブルゲイン回路において、
前記帰還抵抗若しくは前記入力抵抗の抵抗値を切り替える第一のスイッチ回路と、
前記第一のスイッチ回路のオン抵抗を相殺する第二のスイッチ回路とを有し、
前記第二のスイッチ回路を前記入力抵抗に接続したことを特徴とするプログラマブルゲイン回路。 In the programmable gain circuit that sets the gain of the amplifier based on the ratio of the resistance values of the input resistance and the plurality of feedback resistors,
A first switch circuit that switches a resistance value of the feedback resistor or the input resistor;
A second switch circuit that cancels the on-resistance of the first switch circuit,
A programmable gain circuit, wherein the second switch circuit is connected to the input resistor. 前記帰還抵抗に前記第一のスイッチ回路を接続し、前記入力抵抗に前記第二のスイッチ回路を接続し、前記第一のスイッチ回路のオン抵抗と、前記第二のスイッチ回路のオン抵抗の比を、前記帰還抵抗と前記入力抵抗の抵抗値の比に揃えたことを特徴とする請求項１記載のプログラマブルゲイン回路。   The first switch circuit is connected to the feedback resistor, the second switch circuit is connected to the input resistor, and the on-resistance of the first switch circuit and the on-resistance of the second switch circuit The programmable gain circuit according to claim 1, wherein the ratio is made equal to a ratio of resistance values of the feedback resistor and the input resistor. 前記帰還抵抗に前記第一のスイッチ回路を並列に接続し、前記入力抵抗と前記増幅器の入力端子との間に前記第二のスイッチ回路を接続したことを特徴とする請求項１又は２記載のプログラマブルゲイン回路。   The first switch circuit is connected in parallel to the feedback resistor, and the second switch circuit is connected between the input resistor and an input terminal of the amplifier. Programmable gain circuit. 前記帰還抵抗は、複数本の抵抗を直列に接続して構成され、前記第一のスイッチ回路のオン抵抗を相殺する複数の第三のスイッチ回路を備えたスイッチ回路群を前記入力抵抗と前記増幅器の入力端子との間に接続したことを特徴とする請求項３記載のプログラマブルゲイン回路。   The feedback resistor is configured by connecting a plurality of resistors in series, and includes a switch circuit group including a plurality of third switch circuits that cancels the on-resistance of the first switch circuit. 4. The programmable gain circuit according to claim 3, wherein the programmable gain circuit is connected between the input terminal and the input terminal. 前記第一のスイッチ回路を複数備え、
前記第二のスイッチ回路を複数備え、
複数の前記第一のスイッチ回路の開閉制御と、導通状態となる前記第一のスイッチ回路の数と同数の前記第二のスイッチ回路を直列に導通させる制御とを行う制御回路を備えたことを特徴とする請求項４記載のプログラマブルゲイン回路。 A plurality of the first switch circuits are provided,
A plurality of the second switch circuits are provided,
A control circuit that performs open / close control of the plurality of first switch circuits and control for conducting the same number of the second switch circuits in series as the number of the first switch circuits that are in a conductive state. The programmable gain circuit according to claim 4, wherein: 複数の前記入力抵抗と前記増幅器との間にそれぞれ前記スイッチ回路群を接続し、該スイッチ回路群で１つの入力抵抗を選択することを特徴とする請求項５記載のプログラマブルゲイン回路。   6. The programmable gain circuit according to claim 5, wherein the switch circuit group is connected between each of the plurality of input resistors and the amplifier, and one input resistor is selected by the switch circuit group. 複数本の前記入力抵抗のいずれかを選択して前記増幅器の入力端子に接続する前記第二のスイッチ回路と、
前記帰還抵抗に直列に接続されるとともに常時導通状態に制御される第一のスイッチ回路と
を備えたことを特徴とする請求項１乃至５のいずれか１項に記載のプログラマブルゲイン回路。 The second switch circuit that selects any one of the plurality of input resistors and connects to the input terminal of the amplifier;
6. The programmable gain circuit according to claim 1, further comprising: a first switch circuit connected in series to the feedback resistor and controlled to be always in a conductive state. 7. 前記第一のスイッチ回路が並列に接続された複数の帰還抵抗の抵抗値は、２の累乗に比例する値としたことを特徴とする請求項１乃至７のいずれか１項に記載のプログラマブルゲイン回路。   The programmable gain according to any one of claims 1 to 7, wherein resistance values of a plurality of feedback resistors to which the first switch circuits are connected in parallel are values proportional to powers of 2. circuit. 請求項１乃至８のいずれか１項に記載のプログラマブルゲイン回路を出力段に使用したことを特徴とする増幅回路。   9. An amplifier circuit comprising the programmable gain circuit according to claim 1 as an output stage. 請求項１乃至８のいずれか１項に記載のプログラマブルゲイン回路を、差動増幅段の差動入力対に使用したことを特徴とする増幅回路。   9. An amplifier circuit, wherein the programmable gain circuit according to claim 1 is used for a differential input pair of a differential amplifier stage.
JP2007247673A 2007-09-25 2007-09-25 Programmable gain circuit and amplifier circuit Pending JP2009081545A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007247673A JP2009081545A (en) 2007-09-25 2007-09-25 Programmable gain circuit and amplifier circuit
US12/234,227 US7795978B2 (en) 2007-09-25 2008-09-19 Programmable gain circuit and amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007247673A JP2009081545A (en) 2007-09-25 2007-09-25 Programmable gain circuit and amplifier circuit

Publications (1)

Publication Number Publication Date
JP2009081545A true JP2009081545A (en) 2009-04-16

Family

ID=40470987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007247673A Pending JP2009081545A (en) 2007-09-25 2007-09-25 Programmable gain circuit and amplifier circuit

Country Status (2)

Country Link
US (1) US7795978B2 (en)
JP (1) JP2009081545A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029417A (en) * 2009-07-27 2011-02-10 Fujitsu Semiconductor Ltd Semiconductor device
JP2012015676A (en) * 2010-06-30 2012-01-19 New Japan Radio Co Ltd Variable gain differential input-output amplifier
JP2012119089A (en) * 2010-11-29 2012-06-21 Panasonic Corp Lighting device
JP2013046417A (en) * 2011-08-25 2013-03-04 Fujitsu Ltd Amplifier circuit with variable tuning precision
JP2015061320A (en) * 2013-09-20 2015-03-30 ハネウェル・インターナショナル・インコーポレーテッド Programmable-gain instrumentation amplifier
JP2018117273A (en) * 2017-01-19 2018-07-26 新日本無線株式会社 PGA circuit
JP2018191169A (en) * 2017-05-09 2018-11-29 ラピスセミコンダクタ株式会社 Switched capacitor amplifier circuit, voltage amplification method and infrared sensor device
JP2019207159A (en) * 2018-05-29 2019-12-05 新電元工業株式会社 Current detection circuit, ammeter, and control method of current detection circuit

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2520020B1 (en) 2009-12-30 2015-09-02 Optis Cellular Technology, LLC Method and apparatus relating to signal control
JP5340979B2 (en) * 2010-02-09 2013-11-13 株式会社オーディオテクニカ Stereo microphone
DE102012020148A1 (en) * 2012-10-15 2014-04-17 Bundesrepublik Deutschland, endvertreten durch die Physikalisch-Technische Bundesanstalt (PTB) Amplifier i.e. power amplifier, for amplifying electric current, has resistors changing resistor ratio of electric resistance of feedback resistor to electric resistance of intermediate resistor with change in temperature at specified range
CN107852099B (en) * 2015-07-15 2020-03-20 戴洛格半导体公司 Power converter with adaptive output voltage
US10291207B2 (en) 2016-07-07 2019-05-14 Analog Devices, Inc. Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same
US10270407B2 (en) * 2017-08-31 2019-04-23 Core Chip Technology (Nanjing) Co., Ltd. Programmable gain amplifier
CN113316759B (en) * 2019-12-26 2022-09-20 深圳市汇顶科技股份有限公司 Capacitance detection circuit, touch chip and electronic equipment
KR102611373B1 (en) * 2021-10-08 2023-12-07 주식회사 지2터치 Active pen sensing appartus having short settling time
CN115549607A (en) * 2022-09-30 2022-12-30 芯海科技（深圳）股份有限公司 Amplifying circuit, chip and electronic equipment
CN119135485B (en) * 2024-11-12 2025-03-07 成都电科星拓科技有限公司 Feedback resistance adjustment circuit in CTLE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110002A (en) * 1984-11-02 1986-05-28 Dainippon Printing Co Ltd Automatic range controlling method for optical density/ dot pattern area rate measuring apparatus
JPS62173809A (en) * 1986-01-28 1987-07-30 Fujitsu Ltd Amplifier
JPH08116224A (en) * 1994-10-19 1996-05-07 Nippondenso Co Ltd Gain variable amplifier
JP2001274645A (en) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd Operational amplifier circuit and integrated circuit
JP2001298335A (en) * 2000-04-12 2001-10-26 Victor Co Of Japan Ltd Microphone amplifier circuit and mixer
JP2007158771A (en) * 2005-12-06 2007-06-21 Denso Corp Operational amplifier circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5628524A (en) 1979-08-16 1981-03-20 Matsushita Electric Ind Co Ltd Switch unit for analogue signal
JPS60236509A (en) 1984-05-10 1985-11-25 Fujitsu Ltd Differential variable amplifier circuit
US5245229A (en) * 1992-02-28 1993-09-14 Media Vision Digitally controlled integrated circuit anti-clipping mixer
US6549075B1 (en) * 2002-04-18 2003-04-15 Texas Insruments Incorporated Method of configuring a switch network for programmable gain amplifiers
US7057454B2 (en) * 2004-05-27 2006-06-06 Infineon Technologies Ag Resistor and switch-minimized variable analog gain circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110002A (en) * 1984-11-02 1986-05-28 Dainippon Printing Co Ltd Automatic range controlling method for optical density/ dot pattern area rate measuring apparatus
JPS62173809A (en) * 1986-01-28 1987-07-30 Fujitsu Ltd Amplifier
JPH08116224A (en) * 1994-10-19 1996-05-07 Nippondenso Co Ltd Gain variable amplifier
JP2001274645A (en) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd Operational amplifier circuit and integrated circuit
JP2001298335A (en) * 2000-04-12 2001-10-26 Victor Co Of Japan Ltd Microphone amplifier circuit and mixer
JP2007158771A (en) * 2005-12-06 2007-06-21 Denso Corp Operational amplifier circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029417A (en) * 2009-07-27 2011-02-10 Fujitsu Semiconductor Ltd Semiconductor device
JP2012015676A (en) * 2010-06-30 2012-01-19 New Japan Radio Co Ltd Variable gain differential input-output amplifier
JP2012119089A (en) * 2010-11-29 2012-06-21 Panasonic Corp Lighting device
JP2013046417A (en) * 2011-08-25 2013-03-04 Fujitsu Ltd Amplifier circuit with variable tuning precision
JP2015061320A (en) * 2013-09-20 2015-03-30 ハネウェル・インターナショナル・インコーポレーテッド Programmable-gain instrumentation amplifier
JP2018117273A (en) * 2017-01-19 2018-07-26 新日本無線株式会社 PGA circuit
JP2018191169A (en) * 2017-05-09 2018-11-29 ラピスセミコンダクタ株式会社 Switched capacitor amplifier circuit, voltage amplification method and infrared sensor device
JP2019207159A (en) * 2018-05-29 2019-12-05 新電元工業株式会社 Current detection circuit, ammeter, and control method of current detection circuit
JP7065694B2 (en) 2018-05-29 2022-05-12 新電元工業株式会社 Control method of current detection circuit, ammeter, and current detection circuit

Also Published As

Publication number Publication date
US20090079501A1 (en) 2009-03-26
US7795978B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
JP2009081545A (en) Programmable gain circuit and amplifier circuit
US7679447B2 (en) Variable gain amplifier circuit and filter circuit
CN111694059B (en) Capacitance detection device
JP2010117271A (en) Sensor circuit
KR101127891B1 (en) Output amplifier circuit and sensor device using the same
JP2015061320A (en) Programmable-gain instrumentation amplifier
JP2015061320A5 (en)
CN109743036B (en) Calibration circuit and method
JP2003215172A (en) Charge / discharge current detection circuit and variable resistor
JP4426590B2 (en) Variable gain analog-to-digital converter, gain-adjustable analog-digital converter gain adjustment method, and system including variable gain analog-to-digital converter
JP7763758B2 (en) Amplification circuit that enables accurate measurement of minute electrical signals
JP6478746B2 (en) Resistance adjustment device
JP2010258950A (en) Comparison circuit, integrated circuit device, and electronic apparatus
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
JP4325072B2 (en) Variable gain amplifier circuit
CN111294700A (en) POP noise suppression device, power amplifier and electronic equipment
CN101383596A (en) Variable Gain Amplifier Circuit
JP6791648B2 (en) A / D converter circuit and electronic equipment
JPH07254830A (en) Electronic volume circuit
KR20150106734A (en) Apparatus for driving actuator of camera module in mobile device
CN109039333B (en) gain control amplifier
JP2003028901A (en) Current-detecting circuit using multi-source mos
JP4913392B2 (en) Attenuator
JPH0324812B2 (en)
JP4765824B2 (en) A / D converter and programmable controller system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927