[go: up one dir, main page]

JP2009081251A - Resistance change element, manufacturing method thereof, and resistance change type memory - Google Patents

Resistance change element, manufacturing method thereof, and resistance change type memory Download PDF

Info

Publication number
JP2009081251A
JP2009081251A JP2007248935A JP2007248935A JP2009081251A JP 2009081251 A JP2009081251 A JP 2009081251A JP 2007248935 A JP2007248935 A JP 2007248935A JP 2007248935 A JP2007248935 A JP 2007248935A JP 2009081251 A JP2009081251 A JP 2009081251A
Authority
JP
Japan
Prior art keywords
resistance change
electrode
resistance
element according
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007248935A
Other languages
Japanese (ja)
Inventor
Akihiro Odakawa
明弘 小田川
Ichiro Matsuo
一郎 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007248935A priority Critical patent/JP2009081251A/en
Publication of JP2009081251A publication Critical patent/JP2009081251A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】抵抗変化部の形成プロセスの負荷が低減されながら、素子のさらなる微細化および高集積化に対応できる新たな構造を有する抵抗変化素子を提供する。
【解決手段】基板10と、基板10上に配置された第1の電極11および第2の電極13と、第1および第2の電極の間に配置された抵抗変化部12とを含み、第1および第2の電極の間の電気抵抗値が異なる2以上の状態が存在し、第1および第2の電極を介して抵抗変化部12に駆動電圧または電流を印加することにより、上記2以上の状態から選ばれる1つの状態から他の状態へと変化する抵抗変化素子1であって、第1の電極11と絶縁膜14との積層構造を有する積層体15が基板10上に配置され、抵抗変化部12は、その側面が第1の電極11および絶縁膜14の双方の側面に接するように積層体15と接しており、抵抗変化部12と第2の電極13とが、各々の側面において互いに接している素子とする。
【選択図】図1
A variable resistance element having a new structure that can cope with further miniaturization and high integration of elements while reducing the load of the process of forming a variable resistance portion.
A substrate includes a substrate, a first electrode and a second electrode disposed on the substrate, and a resistance change portion disposed between the first and second electrodes. There are two or more states having different electrical resistance values between the first and second electrodes, and the driving voltage or current is applied to the resistance change unit 12 through the first and second electrodes, thereby obtaining the two or more states. A variable resistance element 1 that changes from one state selected from the above state to another state, and a laminated body 15 having a laminated structure of the first electrode 11 and the insulating film 14 is disposed on the substrate 10, The resistance change portion 12 is in contact with the stacked body 15 such that the side surfaces thereof are in contact with both side surfaces of the first electrode 11 and the insulating film 14, and the resistance change portion 12 and the second electrode 13 are connected to each side surface. The elements are in contact with each other.
[Selection] Figure 1

Description

本発明は、駆動電圧または駆動電流の印加により電気抵抗値が変化する抵抗変化素子とその製造方法、ならびに当該素子をメモリ素子として備える抵抗変化型メモリに関する。   The present invention relates to a resistance change element whose electric resistance value changes by application of a drive voltage or a drive current, a manufacturing method thereof, and a resistance change type memory including the element as a memory element.

近年、メモリ素子の微細化の要求が高まっており、微細化による悪影響を受けにくいメモリ素子として、電荷容量ではなく電気抵抗値の変化により情報を記録する不揮発性のメモリ素子が注目されている。このようなメモリ素子の1種に、駆動電圧または電流の印加により電気抵抗値が変化する抵抗変化素子がある。   In recent years, there has been an increasing demand for miniaturization of memory elements, and a nonvolatile memory element that records information not by charge capacity but by a change in electric resistance value has attracted attention as a memory element that is not easily affected by the miniaturization. One type of such a memory element is a resistance change element whose electric resistance value changes when a driving voltage or current is applied.

抵抗変化素子は、抵抗変化部と、抵抗変化部を狭持するように配置された一対の電極とを有し、通常、基板上に、下部電極、抵抗変化層および上部電極の各層が順に積層された構造を有する。この素子は、電気抵抗値が異なる2以上の状態をとることができ、電極間に所定の電圧または電流を印加することにより、その状態を変化させることができる。選択された1つの状態は、電極間に再び所定の電圧または電流を印加するまでは、基本的に保持される(即ち、不揮発性である)。このような効果は、巨大抵抗変化効果(CER:Colossal Electro-Resistance)と呼ばれる。CER効果は微細化による悪影響を受けにくく、また、CER効果では大きな抵抗変化が得られることから、抵抗変化素子は、微細化が可能な次世代の不揮発性メモリ素子として、高い期待を集めている。   The resistance change element has a resistance change portion and a pair of electrodes arranged so as to sandwich the resistance change portion. Usually, a lower electrode, a resistance change layer, and an upper electrode are sequentially stacked on a substrate. Has a structured. This element can take two or more states having different electric resistance values, and the state can be changed by applying a predetermined voltage or current between the electrodes. One selected state is basically maintained (ie, non-volatile) until a predetermined voltage or current is applied again between the electrodes. Such an effect is called a giant resistance change effect (CER: Colossal Electro-Resistance). The CER effect is not easily affected by miniaturization, and a large resistance change can be obtained with the CER effect. Therefore, the resistance change element is highly expected as a next-generation nonvolatile memory element that can be miniaturized. .

ヒックモットによるジャーナル・オブ・アプライド・フィジックスに記載された報告(非特許文献1)では、各種の酸化物において電流−電圧特性にヒステリシスが見られることから、これら各種の酸化物によるCER効果の発現の可能性が指摘されている。   In the report (Non-patent Document 1) described in Journal of Applied Physics by Hick Mott, hysteresis is observed in the current-voltage characteristics of various oxides. The possibility has been pointed out.

特表2002−537627号公報(特許文献1)には、各種の酸化物を用いた抵抗変化素子が開示されており、この素子を用いて構築した不揮発性半導体メモリは、抵抗変化型ランダムアクセスメモリ(Re−RAM)と呼ばれて注目を集めている。Re−RAMは、微細化による制限を受けにくくいため、さらなる高集積化の実現への期待が高い。   JP 2002-537627 A (Patent Document 1) discloses a resistance change element using various oxides, and a nonvolatile semiconductor memory constructed using this element is a resistance change random access memory. It is called (Re-RAM) and has attracted attention. Since Re-RAM is not easily restricted by miniaturization, there is a high expectation for further high integration.

特許第3919205号公報(特許文献2)では、CER効果を発現する材料として、鉄酸化物が検討されている。   In Japanese Patent No. 3919205 (Patent Document 2), iron oxide is studied as a material that exhibits the CER effect.

特開2003−197877号公報(特許文献3)では、抵抗変化素子を多層に積み重ねる(スタックさせる)ことによる、Re−RAMの高集積化が図られている。特許文献3に開示のRe−RAMは、基板の主面に垂直な方向から見て、互いに直交する帯状の一対の電極(ビット線およびワード線)の交点に抵抗変化層が配置されたクロスポイント型のRe−RAMである。このRe−RAMでは、ビット線を挟むように一対のワード線を配置して当該ワード線間でビット線を共通に使用する、即ち電極を共用する、ことにより、素子の微細化および高集積化が図られている。文献3のRe−RAMにおけるワード線およびビット線の上記交点に着目すると、この交点では、Re−RAMを構成する各層の積層方向に、2以上の抵抗変化層が規則的に配置されており、その配置の数だけ多値化がなされた抵抗変化素子が上記交点に位置している、といえる。
ティー・ダブリュ・ヒックモット(T.W. Hickmott)、「ジャーナル・オブ・アプライド・フィジックス(Journal of Applied Physics)」、2000年、vol.88、pp.2805 特表2002−537627号公報 特許第3919205号公報 特開2003−197877号公報
In Japanese Patent Laid-Open No. 2003-197877 (Patent Document 3), high integration of Re-RAM is achieved by stacking variable resistance elements in multiple layers. The Re-RAM disclosed in Patent Document 3 is a cross-point in which a resistance change layer is arranged at the intersection of a pair of strip-like electrodes (bit lines and word lines) orthogonal to each other when viewed from a direction perpendicular to the main surface of the substrate. Type Re-RAM. In this Re-RAM, a pair of word lines are arranged so as to sandwich the bit line, and the bit lines are shared between the word lines, that is, the electrodes are shared, thereby miniaturizing the device and increasing the integration density. Is planned. Paying attention to the above-mentioned intersection of the word line and the bit line in the Re-RAM in Document 3, at this intersection, two or more resistance change layers are regularly arranged in the stacking direction of each layer constituting the Re-RAM. It can be said that the variable resistance elements that are multi-valued by the number of the arrangements are located at the intersections.
TW Hickmott, "Journal of Applied Physics", 2000, vol.88, pp.2805 JP 2002-537627 A Japanese Patent No. 3919205 JP 2003-197877 A

特許文献3に示すような、多層スタックかつクロスポイント型のRe−RAMの作製には、抵抗変化素子を構成する各層の積層方向(基板の主面に垂直な方向)に、複数の抵抗変化層を形成する必要がある。そのためには、素子を構成する各層を、何層にも亘って、表面の平坦性を確保しながら均一に作製する技術が必須であるが、今後予想されるさらなる高集積化に対応できるだけの高精度の層形成の制御技術の確保は、現状困難である。また、抵抗変化層の組成を酸化物とする場合、当該層の抵抗値に大きく寄与する酸素含有量を一定に保つ必要があるが、酸化物からなる抵抗変化層は、一般に酸素雰囲気への曝露による酸化処理により形成されるため、何層もの抵抗変化層を一定の酸化物組成で形成することは、現実には難しい。   For manufacturing a multilayer stack and cross-point type Re-RAM as shown in Patent Document 3, a plurality of resistance change layers are arranged in the stacking direction of each layer constituting the resistance change element (direction perpendicular to the main surface of the substrate). Need to form. For this purpose, it is essential to have a technology that uniformly forms each layer of the device over several layers while ensuring the flatness of the surface. It is currently difficult to secure accurate layer formation control technology. Further, when the composition of the resistance change layer is an oxide, it is necessary to keep the oxygen content that greatly contributes to the resistance value of the layer, but the resistance change layer made of an oxide is generally exposed to an oxygen atmosphere. In reality, it is difficult to form a number of variable resistance layers with a constant oxide composition.

このため、従来と同様の制御技術によって抵抗変化部を形成できるなど、抵抗変化部の形成プロセスの負荷が低減されながら、素子のさらなる微細化および高集積化に対応できる新たな構造を有する抵抗変化素子の実現が望まれる。   For this reason, the resistance change part has a new structure that can cope with further miniaturization and higher integration of elements while reducing the load of the process of forming the resistance change part, such as the resistance change part can be formed by the same control technology as before. Realization of an element is desired.

本発明は、このような新規構成を有する抵抗変化素子とその製造方法、ならびに当該素子を備える抵抗変化型メモリの提供を目的とする。   It is an object of the present invention to provide a variable resistance element having such a novel configuration, a method for manufacturing the variable resistance element, and a variable resistance memory including the element.

本発明の抵抗変化素子は、基板と、前記基板上に配置された第1の電極および第2の電極と、前記第1および第2の電極の間に配置された抵抗変化部とを含み、前記第1および第2の電極の間の電気抵抗値が異なる2以上の状態が存在し、前記第1および第2の電極を介して前記抵抗変化部に駆動電圧または電流を印加することにより、前記2以上の状態から選ばれる1つの状態から他の状態へと変化する抵抗変化素子であって、前記第1の電極と絶縁膜との積層構造を有する積層体が、前記基板上に配置され、前記抵抗変化部は、その側面が前記第1の電極および前記絶縁膜の双方の側面に接するように、前記積層体と接しており、前記抵抗変化部と前記第2の電極とは、各々の側面において互いに接している素子である。   The resistance change element of the present invention includes a substrate, a first electrode and a second electrode disposed on the substrate, and a resistance change portion disposed between the first and second electrodes, There are two or more states with different electrical resistance values between the first and second electrodes, and by applying a driving voltage or current to the resistance change unit via the first and second electrodes, A variable resistance element that changes from one state selected from the two or more states to another state, the laminate having a laminated structure of the first electrode and an insulating film is disposed on the substrate. The resistance change portion is in contact with the stacked body such that the side surfaces thereof are in contact with both side surfaces of the first electrode and the insulating film, and the resistance change portion and the second electrode are respectively The elements are in contact with each other on the side surface.

本発明の抵抗変化素子の製造方法は、上記本発明の素子の製造方法であって、基板上に、第1の電極と絶縁膜との積層構造を有し、前記第1の電極および前記絶縁膜の側面が露出した第1の積層体を形成する工程(a)と、前記第1の電極および前記絶縁膜の双方の前記側面に、自らの側面が接するように抵抗変化部を形成する工程(b)と、前記第1の電極とともに前記抵抗変化部を狭持し、かつ前記抵抗変化部の側面に自らの側面が接するように、第2の電極を形成する工程(c)とを含む。   The variable resistance element manufacturing method of the present invention is the above-described element manufacturing method of the present invention, which has a laminated structure of a first electrode and an insulating film on a substrate, the first electrode and the insulating A step of forming a first laminate in which a side surface of the film is exposed, and a step of forming a resistance change portion so that the side surface of both the first electrode and the insulating film is in contact with the side surface (B) and a step (c) of forming the second electrode so that the resistance change portion is sandwiched with the first electrode and the side surface of the resistance change portion is in contact with the side surface of the resistance change portion. .

本発明の抵抗変化型メモリは、上記本発明の素子をメモリ素子として備える。   The resistance change type memory according to the present invention includes the element according to the present invention as a memory element.

本発明の素子では、第1の電極および絶縁膜の積層構造を有する積層体と、抵抗変化部とが、抵抗変化部の側面が第1の電極および絶縁膜の双方の側面に接するように、接している。このような素子では、例えば、絶縁膜により互いの絶縁が保持されるように2以上の第1の電極を積層した積層体とし、当該2以上の電極の各々の側面を抵抗変化部の側面と接させることにより、抵抗変化部を電極間で共用させて、素子の多値化を図ることができる。即ち、本発明の素子では、特許文献3に開示の素子のように、複数回のプロセスにより抵抗変化部(特許文献3では抵抗変化層)を基板の主面に垂直な方向に多数積層させるのではなく、最も効率的な例では、1回のプロセスによる1つの抵抗変化部の形成により、素子の多値化が可能となる。このような構成を有する本発明の素子は、抵抗変化部の形成プロセスの負荷が低減されながら、さらなる微細化および高集積化への対応が可能である。また、抵抗変化部が酸化物からなる場合においても、素子内における多値化された各抵抗変化要素の間の特性のバラツキが少なく、特性に優れる高集積化メモリの構築が可能となる。   In the element of the present invention, the laminate having the laminated structure of the first electrode and the insulating film, and the resistance change portion are arranged such that the side surface of the resistance change portion is in contact with both side surfaces of the first electrode and the insulation film. It touches. In such an element, for example, a stacked body in which two or more first electrodes are stacked so that insulation between each other is maintained by an insulating film, and each side surface of the two or more electrodes is defined as a side surface of the resistance change portion. By making contact, the variable resistance portion can be shared between the electrodes, and the multi-value of the element can be achieved. That is, in the element of the present invention, as in the element disclosed in Patent Document 3, a large number of resistance change portions (resistance change layers in Patent Document 3) are stacked in a direction perpendicular to the main surface of the substrate by a plurality of processes. Instead, in the most efficient example, the element can be multi-valued by forming one resistance change portion by one process. The element of the present invention having such a configuration can cope with further miniaturization and higher integration while reducing the load of the process of forming the resistance change portion. Further, even when the resistance change portion is made of an oxide, there is little variation in characteristics between the multi-valued resistance change elements in the element, and a highly integrated memory having excellent characteristics can be constructed.

以下、本発明について、図面を参照しながら具体的に説明する。以下の説明において、同一の部材に同一の符号を付して、重複する説明を省略する場合がある。   Hereinafter, the present invention will be specifically described with reference to the drawings. In the following description, the same reference numerals may be given to the same members, and overlapping descriptions may be omitted.

[抵抗変化素子]
図1、2に本発明の抵抗変化素子の一例を示す。図2は、図1に示す抵抗変化素子1を、その上面から見た(基板10に垂直な方向から見た)平面図である。
[Resistance change element]
1 and 2 show an example of the variable resistance element of the present invention. FIG. 2 is a plan view of the variable resistance element 1 shown in FIG. 1 as viewed from the top surface (viewed from a direction perpendicular to the substrate 10).

図1、2に示す素子1では、基板10上に、第1の電極11、抵抗変化部12、第2の電極13、絶縁膜14、上部配線電極16、および下部配線電極17が配置されている。   In the element 1 shown in FIGS. 1 and 2, a first electrode 11, a resistance change portion 12, a second electrode 13, an insulating film 14, an upper wiring electrode 16, and a lower wiring electrode 17 are disposed on a substrate 10. Yes.

以下、図1、2に示す素子1における上記各部材について説明する。   Hereinafter, each of the members in the element 1 shown in FIGS.

第1の電極11は、基板10の主面に平行な面上を伸長する帯状であり、当該電極11を狭持する一対の絶縁膜14とともに積層体15を構成している。積層体15は、第1の電極11と絶縁膜14との積層構造を有しているともいえ、この積層構造における第1の電極11および絶縁膜14の積層方向は、基板10の主面に垂直である。   The first electrode 11 has a strip shape extending on a plane parallel to the main surface of the substrate 10, and constitutes a stacked body 15 together with a pair of insulating films 14 that sandwich the electrode 11. It can be said that the stacked body 15 has a stacked structure of the first electrode 11 and the insulating film 14, and the stacking direction of the first electrode 11 and the insulating film 14 in this stacked structure is on the main surface of the substrate 10. It is vertical.

抵抗変化部12は、基板10の主面に垂直な方向を中心軸の伸長する方向(中心軸方向)とする円筒状である。抵抗変化部12は、その側面(外周面)が第1の電極11および絶縁膜14の双方の側面に接するように、積層体15と接している。第1の電極11における抵抗変化部12に接する側面と、絶縁膜14における抵抗変化部12に接する側面とは、同一平面上にある。抵抗変化部12は、その外周面の全周に亘って第1の電極11と接した部分を有するが、当該外周面におけるその他の部分は絶縁層14と接している。即ち、第1の電極11は、抵抗変化部12の外周面の一部に接していることになる。第1の電極11を基準に考えると、第1の電極11は、抵抗変化部12の外周面に対応する形状の周面で形成される貫通孔を有し、抵抗変化部12は、この貫通孔内に配置されている、ともいえる。   The resistance change portion 12 has a cylindrical shape in which a direction perpendicular to the main surface of the substrate 10 is a direction in which the central axis extends (a central axial direction). The resistance change unit 12 is in contact with the stacked body 15 such that the side surface (outer peripheral surface) thereof is in contact with both side surfaces of the first electrode 11 and the insulating film 14. The side surface of the first electrode 11 in contact with the resistance change portion 12 and the side surface of the insulating film 14 in contact with the resistance change portion 12 are on the same plane. The resistance change portion 12 has a portion that is in contact with the first electrode 11 over the entire circumference of the outer peripheral surface, and the other portion of the outer peripheral surface is in contact with the insulating layer 14. That is, the first electrode 11 is in contact with a part of the outer peripheral surface of the resistance change portion 12. Considering the first electrode 11 as a reference, the first electrode 11 has a through-hole formed in a peripheral surface having a shape corresponding to the outer peripheral surface of the resistance change portion 12, and the resistance change portion 12 has a through hole. It can be said that it is arranged in the hole.

第2の電極13は、基板10の主面に垂直な方向に伸長する円柱状であり、第2の電極13と抵抗変化部12とは、各々の側面において互いに接している。より具体的には、第2の電極13は、抵抗変化部12の内周面に対応する形状の周面を有する円柱状であり、円筒状の抵抗変化層12の内部に、当該内部を充填するように配置されている。即ち、抵抗変化部12の内周面全体が、第2の電極13に接している。   The second electrode 13 has a cylindrical shape extending in a direction perpendicular to the main surface of the substrate 10, and the second electrode 13 and the resistance change unit 12 are in contact with each other on each side surface. More specifically, the second electrode 13 has a columnar shape having a peripheral surface corresponding to the inner peripheral surface of the resistance change portion 12, and fills the inside of the cylindrical resistance change layer 12. Are arranged to be. That is, the entire inner peripheral surface of the resistance change portion 12 is in contact with the second electrode 13.

第1の電極11および第2の電極13は、抵抗変化部12と接するように、基板10の主面に沿う方向で抵抗変化部12を狭持している。   The first electrode 11 and the second electrode 13 sandwich the resistance change portion 12 in the direction along the main surface of the substrate 10 so as to be in contact with the resistance change portion 12.

上部配線電極16および下部配線電極17は、基板10の主面に平行な面上を伸長する帯状である。上部配線電極16は、抵抗変化部12および第2の電極13の上面と接するように配置されており、第2の電極13と電気的に接続されている。下部配線電極17は、抵抗変化部12および第2の電極13の下面と接するように配置されており、第2の電極13と電気的に接続されている。また、下部配線電極17は、基板10に埋め込まれているが、このような配線電極はダマシンプロセスにより形成できる。上部配線電極16および下部配線電極17と、第1の電極11とは、基板10の主面に垂直な方向から見て、互いに直交している。   The upper wiring electrode 16 and the lower wiring electrode 17 have a strip shape extending on a plane parallel to the main surface of the substrate 10. The upper wiring electrode 16 is disposed so as to be in contact with the upper surfaces of the resistance change section 12 and the second electrode 13, and is electrically connected to the second electrode 13. The lower wiring electrode 17 is disposed so as to be in contact with the lower surface of the resistance change unit 12 and the second electrode 13, and is electrically connected to the second electrode 13. The lower wiring electrode 17 is embedded in the substrate 10, but such a wiring electrode can be formed by a damascene process. The upper wiring electrode 16 and the lower wiring electrode 17 and the first electrode 11 are orthogonal to each other when viewed from a direction perpendicular to the main surface of the substrate 10.

抵抗変化部12は、第1の電極11と第2の電極13との間に配置されており(図1の破線で囲まれた部分を参照)、電気抵抗値が異なる2以上の状態を有する。抵抗変化部12の当該状態は、第1の電極11および第2の電極13を介した駆動電圧または電流の印加により、上記2以上の状態から選ばれる1つの状態から他の状態へと変化する。即ち、素子1には、第1の電極11と第2の電極13との間の電気抵抗値が異なる2以上の状態が存在し、この状態は、第1の電極11と第2の電極13とを介する抵抗変化部12への駆動電圧または電流の印加により、上記2以上の状態から選ばれる1つの状態から他の状態へと変化する。   The resistance change unit 12 is disposed between the first electrode 11 and the second electrode 13 (see a portion surrounded by a broken line in FIG. 1), and has two or more states having different electric resistance values. . The state of the resistance change unit 12 changes from one state selected from the two or more states to another state by applying a driving voltage or current through the first electrode 11 and the second electrode 13. . That is, in the element 1, there are two or more states in which the electric resistance value between the first electrode 11 and the second electrode 13 is different, and this state is the first electrode 11 and the second electrode 13. The state changes from one state selected from the two or more states to another state by applying a driving voltage or current to the resistance changing unit 12 via the above.

典型的には、抵抗変化部12は、相対的に電気抵抗値が高い高抵抗状態と、相対的に電気抵抗値が低い低抵抗状態との2つの上記状態を有する。即ち、典型的には、素子1には、第1の電極11と第2の電極13との間の電気抵抗値が異なる2つの状態(高抵抗状態および低抵抗状態)が存在し、素子1は、駆動電圧または電流の印加によって、高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。   Typically, the resistance change unit 12 has the two states, that is, a high resistance state with a relatively high electrical resistance value and a low resistance state with a relatively low electrical resistance value. That is, typically, the element 1 has two states (a high resistance state and a low resistance state) in which the electric resistance value between the first electrode 11 and the second electrode 13 is different. Changes from a high resistance state to a low resistance state or from a low resistance state to a high resistance state by application of a driving voltage or current.

素子1では、第2の電極13と上部配線電極16および下部配線電極17とが電気的に接続されている。このため、例えば、第1の電極11をワード線(またはビット線)とし、これと直交する上部配線電極16および/または下部配線電極17をビット線(またはワード線)とするメモリを構築してもよく、この場合、当該ワード線およびビット線を介して抵抗変化部12に駆動電圧または電流を印加することによって、抵抗変化部12の上記状態の変化が可能となり、Re−RAMとして動作させることができる。   In the element 1, the second electrode 13, the upper wiring electrode 16, and the lower wiring electrode 17 are electrically connected. Therefore, for example, a memory is constructed in which the first electrode 11 is a word line (or bit line) and the upper wiring electrode 16 and / or the lower wiring electrode 17 orthogonal to the first electrode 11 is a bit line (or word line). In this case, by applying a driving voltage or current to the resistance change section 12 via the word line and the bit line, the state of the resistance change section 12 can be changed and the Re-RAM can be operated. Can do.

図3に本発明の抵抗変化素子の別の一例を示す。図3に示す素子1は、積層体15の構成以外は、図1、2に示す素子1と同様の構成を有する。   FIG. 3 shows another example of the variable resistance element of the present invention. The element 1 shown in FIG. 3 has the same configuration as that of the element 1 shown in FIGS.

図3に示す素子1では、積層体15は、2以上の第1の電極11および絶縁膜14が交互に積層された積層構造を有し、この2以上の第1の電極11の各々は、1つの共通の抵抗変化部12と接している。即ち、図3に示す素子1では、複数の第1の電極11間で抵抗変化部12を共用している。   In the element 1 shown in FIG. 3, the stacked body 15 has a stacked structure in which two or more first electrodes 11 and insulating films 14 are alternately stacked. Each of the two or more first electrodes 11 includes: It is in contact with one common resistance change section 12. That is, in the element 1 shown in FIG. 3, the resistance change portion 12 is shared between the plurality of first electrodes 11.

このような素子1では、文献3に開示のクロスポイント型のRe−RAMとは異なり、抵抗変化素子を構成する各層の積層方向に複数の抵抗変化層を形成することなく、例えば1つの抵抗変化部12を形成し、その抵抗変化部12を複数の第1の電極11で共用することで、素子の多値化を実現できる。即ち、素子1では、その多値化にあたって、抵抗変化部の形成プロセスの負荷を低減でき、さらなる微細化および高集積化が実現可能となる。   In such an element 1, unlike the cross-point type Re-RAM disclosed in Document 3, for example, one resistance change is formed without forming a plurality of resistance change layers in the stacking direction of each layer constituting the resistance change element. By forming the portion 12 and sharing the resistance change portion 12 with the plurality of first electrodes 11, multi-valued elements can be realized. That is, in the element 1, when the multi-value is increased, the load of the process of forming the resistance change portion can be reduced, and further miniaturization and higher integration can be realized.

本発明の素子の各部分がとりうる構成の例を説明する。   An example of a configuration that each part of the element of the present invention can take will be described.

積層体15の構成は、第1の電極11と絶縁膜14との積層構造を有し、かつ、当該積層体15に含まれる第1の電極11および絶縁膜14の双方の側面が抵抗変化部12の側面と接する限り、特に限定されない。   The structure of the laminated body 15 has a laminated structure of the first electrode 11 and the insulating film 14, and both side surfaces of the first electrode 11 and the insulating film 14 included in the laminated body 15 are resistance change portions. As long as it contacts 12 side surfaces, it is not particularly limited.

積層体15の積層構造における第1の電極11と絶縁膜14との積層方向は、典型的には基板10の主面に垂直である(換言すれば、第1の電極11と絶縁膜14との積層面は、典型的には基板10の主面に平行である)が、当該積層方向は、基板10の主面に垂直な方向から傾いていてもよい。ただし、傾きの程度が過度に大きくなると、本発明の効果を得ることが難しくなるため、傾きの程度は、通常、数度程度以内とすることが好ましい。   The stacking direction of the first electrode 11 and the insulating film 14 in the stacked structure of the stacked body 15 is typically perpendicular to the main surface of the substrate 10 (in other words, the first electrode 11, the insulating film 14, Is typically parallel to the main surface of the substrate 10), but the stacking direction may be inclined from a direction perpendicular to the main surface of the substrate 10. However, since it becomes difficult to obtain the effects of the present invention when the degree of inclination becomes excessively large, the degree of inclination is usually preferably within a few degrees.

積層体15が基板10に接して配置されている場合、基板10には第1の電極11が接していてもよいし、絶縁膜14が接していてもよい。図1〜3に示す例では、第1の電極11は基板10から離れて配置されており、また、上記積層構造において、絶縁膜14により狭持されている。   When the stacked body 15 is disposed in contact with the substrate 10, the first electrode 11 may be in contact with the substrate 10, or the insulating film 14 may be in contact therewith. In the example shown in FIGS. 1 to 3, the first electrode 11 is disposed away from the substrate 10, and is sandwiched by the insulating film 14 in the stacked structure.

第1の電極11における抵抗変化部12に接する側面と、絶縁膜14における抵抗変化部12に接する側面とは、異なる平面上にあっても同一平面上にあってもよい。双方の側面が同一平面上にある素子1は、例えば、後述するように、第1の電極11と絶縁膜14との積層構造を有する積層体に柱状の開口部を形成し、形成した開口部内に抵抗変化部12を配置して製造できるため、当該素子を多値化するにあたって、抵抗変化部12の形成プロセスの負荷をさらに低減できる。   The side surface in contact with the resistance change portion 12 in the first electrode 11 and the side surface in contact with the resistance change portion 12 in the insulating film 14 may be on different planes or on the same plane. In the element 1 having both side surfaces on the same plane, for example, as described later, a columnar opening is formed in a stacked body having a stacked structure of the first electrode 11 and the insulating film 14, and the inside of the formed opening Since the resistance change portion 12 can be arranged and manufactured, the load of the formation process of the resistance change portion 12 can be further reduced when the element is multi-valued.

本発明の素子では、図3に示す例のように、積層体15が、2以上の第1の電極11および絶縁膜14が交互に積層された積層構造を有し、上記2以上の第1の電極11から選ばれる少なくとも2つの電極が、共通の抵抗変化部12と接していてもよい。このような素子1では、抵抗変化部12を複数の電極(駆動電圧または電流を印加する電極)で共用することにより、多値化が実現できる。この場合、積層体15に含まれる第1の電極11の全てが、1つの共通の抵抗変化部12と接していてもよい。   In the element of the present invention, as in the example shown in FIG. 3, the stacked body 15 has a stacked structure in which two or more first electrodes 11 and insulating films 14 are alternately stacked, and the two or more first electrodes At least two electrodes selected from the electrodes 11 may be in contact with the common resistance change portion 12. In such an element 1, multi-value can be realized by sharing the resistance changing unit 12 with a plurality of electrodes (electrodes to which a driving voltage or current is applied). In this case, all of the first electrodes 11 included in the stacked body 15 may be in contact with one common resistance change unit 12.

またこの場合、上記少なくとも2つの電極における前記抵抗変化部と接する側面は、互いに異なる平面上にあっても同一平面上にあってもよい。上記側面が同一平面上にある素子1は、例えば、後述するように、2以上の第1の電極11と絶縁膜14との積層構造を有する積層体に柱状の開口部を形成し、形成した開口部内に抵抗変化部12を配置して製造できるため、当該素子を多値化するにあたって、抵抗変化部12の形成プロセスの負荷をさらに低減できる。   In this case, the side surfaces of the at least two electrodes that are in contact with the resistance change portion may be on different planes or on the same plane. The element 1 whose side surfaces are on the same plane is formed by, for example, forming a columnar opening in a stacked body having a stacked structure of two or more first electrodes 11 and an insulating film 14 as described later. Since the variable resistance portion 12 can be arranged and manufactured in the opening, the load of the formation process of the variable resistance portion 12 can be further reduced when the element is multi-valued.

第1の電極11の形状は、積層膜14および抵抗変化部12との間で上記関係を満たす限り特に限定されないが、素子の微細化および高集積化を促進できる観点からは、通常、平板状であり、その一形態として帯状であってもよい。特に、2以上の素子により抵抗変化型メモリを構築する場合などには、第1の電極11が帯状であることが好ましく、帯状の第1の電極11は、基板の主面に平行な面上を伸長することが好ましい。   The shape of the first electrode 11 is not particularly limited as long as the above relationship is satisfied between the laminated film 14 and the resistance change portion 12. However, from the viewpoint of promoting element miniaturization and high integration, the shape of the first electrode 11 is usually flat. It may be a strip as one form. In particular, when a resistance change type memory is constructed with two or more elements, the first electrode 11 is preferably strip-shaped, and the strip-shaped first electrode 11 is on a plane parallel to the main surface of the substrate. Is preferably elongated.

抵抗変化部12の形状は、積層体15(第1の電極11および絶縁膜14)ならびに第2の電極13との間で上記関係を満たす限り特に限定されない。例えば、抵抗変化部12は、基板10の主面に垂直な方向に伸長する柱状であってもよい。柱状の例としては、角柱状、円柱状、楕円柱状などが挙げられる。一例として抵抗変化部12が四角柱状である場合、第1および第2の電極は、例えば、抵抗変化部12における相対する側面に、それぞれ接していればよい。   The shape of the resistance change portion 12 is not particularly limited as long as the relationship between the stacked body 15 (the first electrode 11 and the insulating film 14) and the second electrode 13 is satisfied. For example, the resistance change unit 12 may have a columnar shape extending in a direction perpendicular to the main surface of the substrate 10. Examples of the columnar shape include a prismatic shape, a columnar shape, and an elliptical columnar shape. As an example, in the case where the resistance change portion 12 has a quadrangular prism shape, the first and second electrodes may be in contact with opposite side surfaces of the resistance change portion 12, for example.

また例えば、抵抗変化部12は、基板10の主面に垂直な方向を中心軸方向とする筒状であってもよい。筒状の例としては、角筒状、円筒状、楕円筒状などが挙げられる。抵抗変化部12が筒状である場合、第1および第2の電極は、例えば、抵抗変化部12の外周面および内周面に、それぞれ接していてもよい。図1〜3に示す例では、抵抗変化部12は、基板10の主面に垂直な方向を中心軸方向とする円筒状であり、第1の電極11は、抵抗変化部12の外周面に接している。また、上記例において第1の電極11は、抵抗変化部12の外周面に対応する形状の周面で形成される貫通孔を有しており、抵抗変化部12は、第1の電極11の当該貫通孔内に配置されている。このとき、第1の電極11は、基板10の主面に平行な主面を有する平板状であることが好ましく、抵抗変化型メモリの構築を考慮すると、基板10の主面に平行な面上を伸長する帯状であることが好ましい。   Further, for example, the resistance change unit 12 may have a cylindrical shape having a direction perpendicular to the main surface of the substrate 10 as a central axis direction. Examples of the cylindrical shape include a rectangular cylindrical shape, a cylindrical shape, and an elliptical cylindrical shape. When the resistance change part 12 is cylindrical, the 1st and 2nd electrode may be in contact with the outer peripheral surface and inner peripheral surface of the resistance change part 12, respectively. In the example shown in FIGS. 1 to 3, the resistance change portion 12 has a cylindrical shape with the direction perpendicular to the main surface of the substrate 10 as the central axis direction, and the first electrode 11 is formed on the outer peripheral surface of the resistance change portion 12. It touches. Further, in the above example, the first electrode 11 has a through hole formed with a peripheral surface having a shape corresponding to the outer peripheral surface of the resistance change portion 12, and the resistance change portion 12 It arrange | positions in the said through-hole. At this time, the first electrode 11 is preferably a flat plate having a main surface parallel to the main surface of the substrate 10. In consideration of the construction of the resistance change memory, the first electrode 11 is on a surface parallel to the main surface of the substrate 10. It is preferable that it is a belt-like shape that extends.

第2の電極13の形状は、抵抗変化部12との間で上記関係を満たす限り特に限定されない。   The shape of the second electrode 13 is not particularly limited as long as the relationship with the resistance change unit 12 is satisfied.

抵抗変化部12が基板10の主面に垂直な方向を中心軸方向とする筒状である場合、第2の電極13は、例えば、抵抗変化部12の内周面に対応する形状の周面を有する柱状であって、抵抗変化部12の内部に配置されていてもよい。このとき、第2の電極13は、抵抗変化部12の内周面に接し、また、抵抗変化部12は、その内周面の全周に亘って第2の電極13と接した部分を有する。このような素子の構成例として、図1〜3に示す例が挙げられる。上記例では、第2の電極13は、筒状の抵抗変化部12の内部を充填するように配置されているともいえ、このように素子を構成することにより、2以上の第1の電極11の配置により多値化された素子とした場合においても、素子の動作をより安定させることができる。また、第2の電極13と電気的に接続された上部配線電極16および/または下部配線電極17を配置することにより、2以上の素子1を組み合わせた抵抗変化型メモリの構築がより容易となる。   When the resistance change portion 12 has a cylindrical shape with the direction perpendicular to the main surface of the substrate 10 as the central axis direction, the second electrode 13 is, for example, a peripheral surface having a shape corresponding to the inner peripheral surface of the resistance change portion 12 And may be disposed inside the resistance change portion 12. At this time, the second electrode 13 is in contact with the inner peripheral surface of the resistance change portion 12, and the resistance change portion 12 has a portion in contact with the second electrode 13 over the entire circumference of the inner peripheral surface. . Examples of the configuration of such an element include the examples shown in FIGS. In the above example, it can be said that the second electrode 13 is disposed so as to fill the inside of the cylindrical resistance change portion 12. By configuring the element in this way, two or more first electrodes 11 are formed. Even when the element is multi-valued by the arrangement of the element, the operation of the element can be further stabilized. Further, by arranging the upper wiring electrode 16 and / or the lower wiring electrode 17 electrically connected to the second electrode 13, it becomes easier to construct a resistance change type memory in which two or more elements 1 are combined. .

上部配線電極16および下部配線電極17は、必要に応じて配置されていればよい。また、各々の配線電極が接続される電極は、図1〜3に示す例では第2の電極13であるが、特に第2の電極に限定されない。図1〜3に示す例のように、抵抗変化部12の上部および/または下部に、第2の電極13と電気的に接続された帯状の上部配線電極16および/または下部配線電極17を配置することにより、2以上の素子1を組み合わせた抵抗変化型メモリの構築がより容易となる。特に、第1の電極11および上記配線電極を、基板10の主面に平行な面上を伸長する帯状とし、さらに、基板10の主面に垂直な方向から見て、互いに直交するように両者を配置することにより、高集積化された抵抗変化型メモリの構築がより容易となる。   The upper wiring electrode 16 and the lower wiring electrode 17 should just be arrange | positioned as needed. Moreover, although the electrode to which each wiring electrode is connected is the 2nd electrode 13 in the example shown in FIGS. 1-3, it is not limited to a 2nd electrode in particular. 1-3, the strip-like upper wiring electrode 16 and / or the lower wiring electrode 17 electrically connected to the second electrode 13 are arranged above and / or below the resistance change section 12. This makes it easier to construct a resistance change type memory in which two or more elements 1 are combined. In particular, the first electrode 11 and the wiring electrode are formed in a strip shape extending on a plane parallel to the main surface of the substrate 10, and both are orthogonal to each other when viewed from a direction perpendicular to the main surface of the substrate 10. Therefore, it is easier to construct a highly integrated resistance change memory.

基板10の種類は特に限定されず、典型的には、Si基板などの半導体基板、あるいは、TEOS(テトラエチルオルトシリケート)基板、熱酸化Si(SiO2)基板、SiOC基板などの絶縁体基板である。低誘電率の有機系材料からなる基板10としてもよい。基板10として半導体基板を用いた場合、本発明の抵抗変化素子と、当該素子とは異なる半導体素子とを同一基板上に作製し、組み合わせることが容易となる。半導体基板には、トランジスタやコンタクトプラグなどが形成された基板が含まれる。 The type of the substrate 10 is not particularly limited, and is typically a semiconductor substrate such as a Si substrate, or an insulator substrate such as a TEOS (tetraethylorthosilicate) substrate, a thermally oxidized Si (SiO 2 ) substrate, or a SiOC substrate. . The substrate 10 made of an organic material having a low dielectric constant may be used. When a semiconductor substrate is used as the substrate 10, it is easy to produce and combine the variable resistance element of the present invention and a semiconductor element different from the element on the same substrate. The semiconductor substrate includes a substrate on which a transistor, a contact plug, and the like are formed.

第1の電極11および第2の電極13は、導電性に優れる材料(例えば、比抵抗にして100mΩ・cm以下)からなればよく、当該材料の具体的な例として、銅(Cu)、アルミニウム(Al)、白金(Pt)、タンタル(Ta)、タングステン(W)、窒化タンタル(Ta−N)、窒化チタン(Ti−N)、窒化アルミニウムチタン(Ti−Al−N)などが挙げられる。図1〜3に示す例のように、筒状の抵抗変化部12の内部に充填された第2の電極13とする場合、当該電極は、抵抗変化部12の内周面に接するように上記例示した材料からなる薄い皮膜が形成され、この皮膜の内側にタングステンなどの導電体が充填された構造を有していてもよい。   The first electrode 11 and the second electrode 13 may be made of a material having excellent conductivity (for example, a specific resistance of 100 mΩ · cm or less). Specific examples of the material include copper (Cu), aluminum (Al), platinum (Pt), tantalum (Ta), tungsten (W), tantalum nitride (Ta—N), titanium nitride (Ti—N), aluminum titanium nitride (Ti—Al—N), and the like can be given. 1 to 3, when the second electrode 13 is filled in the cylindrical resistance change portion 12, the electrode is in contact with the inner peripheral surface of the resistance change portion 12. A thin film made of the exemplified material may be formed, and the inside of the film may be filled with a conductor such as tungsten.

第1の電極11とともに積層体15を構成する絶縁膜14は、基本的に絶縁体からなればよく、絶縁体の具体的な例として、SiO2、Al23、SiOCなどが挙げられる。低誘電率の有機系材料からなる絶縁膜14としてもよい。 The insulating film 14 that constitutes the stacked body 15 together with the first electrode 11 may basically be made of an insulator. Specific examples of the insulator include SiO 2 , Al 2 O 3 , and SiOC. The insulating film 14 made of an organic material having a low dielectric constant may be used.

上部配線電極16および下部配線電極17は、第1および第2の電極11、13と同様に、導電性に優れる材料からなればよい。   Similar to the first and second electrodes 11 and 13, the upper wiring electrode 16 and the lower wiring electrode 17 may be made of a material having excellent conductivity.

抵抗変化部12を構成する材料(抵抗変化材料)は、抵抗変化部12が電気抵抗値の異なる2以上の状態を有し、第1および第2の電極11、13を介した駆動電圧および電流の印加によって上記2以上の状態から選ばれる1つの状態から他の状態へと変化できる限り、特に限定されない。一般的な抵抗変化素子に用いられている抵抗変化材料を、広く用いることができる。   The material (resistance change material) constituting the resistance change portion 12 has two or more states in which the resistance change portion 12 has different electric resistance values, and the driving voltage and current through the first and second electrodes 11 and 13. As long as it can be changed from one state selected from the two or more states to another state by application of the above, there is no particular limitation. A variable resistance material used for a general variable resistance element can be widely used.

金属酸化物を主成分とする抵抗変化部12としてもよく、金属酸化物としては、鉄(Fe)、チタン(Ti)、タングステン(W)、タンタル(Ta)およびハフニウム(Hf)から選ばれる少なくとも1種の元素の酸化物が、高い抵抗変化特性を実現できることから、好ましい。なお、主成分とは、抵抗変化部12を構成する材料のうち、含有率にして50重量%以上を占める材料(成分)をいう。   The variable resistance portion 12 may be mainly composed of a metal oxide, and the metal oxide may be at least selected from iron (Fe), titanium (Ti), tungsten (W), tantalum (Ta), and hafnium (Hf). An oxide of one kind of element is preferable because high resistance change characteristics can be realized. In addition, a main component means the material (component) which occupies 50 weight% or more in content rate among the materials which comprise the resistance change part 12. FIG.

図4、5に本発明の抵抗変化素子の別の一例を示す。図5は、図4に示す素子1をその上面から見た平面図である。図4、5に示す素子1は、第1の電極11における抵抗変化部12と接する部分に、非線形の電気特性を有する導電膜(非線形導電膜)18が形成されている以外は、図1、2に示す素子1と同様の構成を有する。このような素子1とすることにより、非線形の抵抗変化特性を実現できる。なお、「非線形の抵抗変化特性」とは、素子への駆動電圧または電流の印加に対して、対称であっても非対称であってもよい。   4 and 5 show another example of the variable resistance element of the present invention. FIG. 5 is a plan view of the element 1 shown in FIG. 4 as viewed from above. The element 1 shown in FIGS. 4 and 5 is similar to the element 1 shown in FIG. 1 except that a conductive film (nonlinear conductive film) 18 having nonlinear electrical characteristics is formed in a portion of the first electrode 11 that is in contact with the resistance change portion 12. 2 has the same configuration as the element 1 shown in FIG. By using such an element 1, a non-linear resistance change characteristic can be realized. The “nonlinear resistance change characteristic” may be symmetric or asymmetric with respect to application of a driving voltage or current to the element.

非線形導電膜18は、第2の電極13における抵抗変化部12と接する部分に形成されていてもよい。即ち、本発明の素子では、第1の電極11および第2の電極13から選ばれる少なくとも1つの電極における抵抗変化部12と接する部分に、非線形導電膜18が形成されていてもよい。なお、非線形導電膜18は、上記少なくとも1つの電極の一部分である。   The nonlinear conductive film 18 may be formed in a portion of the second electrode 13 that is in contact with the resistance change portion 12. That is, in the element of the present invention, the non-linear conductive film 18 may be formed in a portion in contact with the resistance change portion 12 in at least one electrode selected from the first electrode 11 and the second electrode 13. The nonlinear conductive film 18 is a part of the at least one electrode.

非線形導電膜18は、ショットキー伝導作用を有することが好ましい。   The nonlinear conductive film 18 preferably has a Schottky conduction action.

非線形導電膜18は、単独で非線形の電気特性を発現する材料だけではなく、抵抗変化部12を構成する材料との関係において非線形の電気特性を発現する材料であってもよい。例えば、抵抗変化部12が鉄酸化物(FeOX1:典型的には、3/2≧X1>4/3)からなる場合、非線形導電膜18は、金(Au)または白金(Pt)などであってもよい。 The non-linear conductive film 18 may be a material that exhibits non-linear electrical characteristics in relation to the material constituting the resistance change section 12 as well as a material that alone exhibits non-linear electrical characteristics. For example, when the resistance change portion 12 is made of iron oxide (FeO x1 : typically 3/2 ≧ X1> 4/3), the nonlinear conductive film 18 is made of gold (Au) or platinum (Pt). There may be.

非線形導電膜18は、バルクの電極の表面に形成されたメッキ層(メッキ電極層)であってもよい。   The nonlinear conductive film 18 may be a plated layer (plated electrode layer) formed on the surface of a bulk electrode.

本発明の素子は複数配列させることができ、例えば、本発明の素子をメモリ素子として複数配列させて、抵抗変化型メモリを構築できる。   A plurality of elements of the present invention can be arranged. For example, a resistance change type memory can be constructed by arranging a plurality of elements of the present invention as memory elements.

図6、7に、図4、5に示す素子1をアレイ状に配列させた構成の一例を示す。図7は、図6に示す素子群2を、その上面から見た平面図である。図6、7に示す素子群2では、3つの素子1がアレイ状に配列している。素子群2では、第1の電極11が、基板10の主面に平行な面上を伸長する帯状であり、素子1間で共用されている。また、第1の電極11は、各素子1における帯状の上部配線電極16および下部配線電極17と直交している。   6 and 7 show an example of a configuration in which the elements 1 shown in FIGS. 4 and 5 are arranged in an array. FIG. 7 is a plan view of the element group 2 shown in FIG. In the element group 2 shown in FIGS. 6 and 7, three elements 1 are arranged in an array. In the element group 2, the first electrode 11 has a strip shape extending on a plane parallel to the main surface of the substrate 10, and is shared between the elements 1. The first electrode 11 is orthogonal to the strip-like upper wiring electrode 16 and lower wiring electrode 17 in each element 1.

図6、7に示す素子群2を、上部配線電極16および下部配線電極17を共用させながら複数配列させて、素子1を行列状(マトリクス状)に配列させることも可能である。このような素子群の構成例を図8に示す。   A plurality of element groups 2 shown in FIGS. 6 and 7 can be arranged while sharing the upper wiring electrode 16 and the lower wiring electrode 17, and the elements 1 can be arranged in a matrix (matrix shape). A configuration example of such an element group is shown in FIG.

図8に示す素子群3では、6つの素子1がマトリクス状に配列しており、行方向に配列した素子1間では、基板10の主面に平行な面上を伸長する帯状の第1の電極11が共用されている。また、列方向に配列した素子1間では、基板10の主面に平行な面上を伸長する帯状の上部配線電極16および下部配線電極17が共用されている。第1の電極11と、上部配線電極16および下部配線電極17とは、基板10の主面に垂直な方向から見て、互いに直交している。   In the element group 3 shown in FIG. 8, the six elements 1 are arranged in a matrix, and the first band-like element extending on a plane parallel to the main surface of the substrate 10 between the elements 1 arranged in the row direction. The electrode 11 is shared. Further, between the elements 1 arranged in the column direction, a strip-like upper wiring electrode 16 and a lower wiring electrode 17 that extend on a plane parallel to the main surface of the substrate 10 are shared. The first electrode 11, the upper wiring electrode 16, and the lower wiring electrode 17 are orthogonal to each other when viewed from the direction perpendicular to the main surface of the substrate 10.

図8に示す素子群3では、例えば、上部配線電極16(あるいは下部配線電極17)をビット線とし、第1の電極11をワード線として(ビット線とワード線とは逆であってもよい)、1つのビット線およびワード線を選択し、その交点に位置する素子1(1a)に駆動電圧または電流を印加する(図8の矢印を参照)ことにより、当該素子1aの電気抵抗値の状態を変化させることができる。ここで、素子1aの電気抵抗値の状態に対して情報(ビット)を割り当てることで、選択したビット線およびワード線を介する素子1aへの駆動電圧または電流の印加を、素子1aへの情報の書き込み、または素子1aからの情報の読み出しとすることができる。即ち、図8に示す構成により、ランダムアクセス性を有する抵抗変化型メモリの実現が可能となる。   In the element group 3 shown in FIG. 8, for example, the upper wiring electrode 16 (or the lower wiring electrode 17) may be a bit line and the first electrode 11 may be a word line (the bit line and the word line may be reversed). ) By selecting one bit line and word line and applying a driving voltage or current to the element 1 (1a) located at the intersection (see the arrow in FIG. 8), the electric resistance value of the element 1a The state can be changed. Here, by assigning information (bits) to the state of the electrical resistance value of the element 1a, the application of the drive voltage or current to the element 1a via the selected bit line and word line can be changed. Writing or reading of information from the element 1a can be performed. That is, with the configuration shown in FIG. 8, it is possible to realize a resistance change type memory having random accessibility.

図9に、図8に示す素子群3の等価回路を示す。素子1(1a)におけるダイオードの記号は、当該素子における非線形導電膜18に対応している。図9における矢印は、選択したビット線32およびワード線33を介した素子1aへの駆動電圧または電流の印加を示す。   FIG. 9 shows an equivalent circuit of the element group 3 shown in FIG. The symbol of the diode in the element 1 (1a) corresponds to the nonlinear conductive film 18 in the element. The arrows in FIG. 9 indicate application of a driving voltage or current to the element 1a via the selected bit line 32 and word line 33.

本発明の素子の構成は、図1〜5に示す例に限定されない。第1の電極、抵抗変化部、第2の電極、ならびに第1の電極および絶縁膜の積層構造を有する積層体が、上述した関係を互いに満たす限り、その他の構成をとることができる。例えば、図10に示すような素子1であってもよい。   The structure of the element of the present invention is not limited to the examples shown in FIGS. Other structures can be employed as long as the first electrode, the resistance change portion, the second electrode, and the stacked body having the stacked structure of the first electrode and the insulating film satisfy the above relationship. For example, the element 1 as shown in FIG. 10 may be used.

図10に示す素子1は、以下の構成を有する。抵抗変化部12は、基板10の主面に垂直な方向を中心軸方向とする筒状であり、帯状の上部配線電極16および下部配線電極17が伸長する方向に引き伸ばされた形状を有する。換言すれば、抵抗変化部12は、その基板10の主面に平行な断面において、相対する内周面同士の距離が相対的に小さい短軸方向と、相対する内周面同士の距離が相対的に大きい長軸方向とを有する。抵抗変化部12には、上記長軸方向を長さ、上記短軸方向を幅、基板10の主面に垂直な方向を深さとするスリット状の空間が形成されていることになるが、当該空間には、第2の電極13が充填されている。   The element 1 shown in FIG. 10 has the following configuration. The resistance change portion 12 has a cylindrical shape having a direction perpendicular to the main surface of the substrate 10 as a central axis direction, and has a shape stretched in a direction in which the strip-like upper wiring electrode 16 and the lower wiring electrode 17 extend. In other words, the resistance changing portion 12 has a short axis direction in which the distance between the inner peripheral surfaces facing each other is relatively small and the distance between the inner peripheral surfaces facing each other in a cross section parallel to the main surface of the substrate 10. Large major axis direction. The resistance change portion 12 is formed with a slit-like space having a length in the major axis direction, a width in the minor axis direction, and a depth in a direction perpendicular to the main surface of the substrate 10. The space is filled with the second electrode 13.

また、図10に示す素子1は、上部配線電極16および下部配線電極17が伸長する方向と直交する方向に伸長する帯状の第1の電極11a、11bを備え、第1の電極11a、11bは、基板10の主面に平行な方向に互いに離間して、それぞれ抵抗変化部12の外周面と接している。第1の電極11a、11bには、抵抗変化部12の外周面の一部に対応する形状の側面を有する切り欠き部が形成されており、抵抗変化部12は、第1の電極11a、11bにおける当該切り欠き部に嵌合するように配置されているともいえる。このような素子1では、第1の電極11a、11b間で抵抗変化部12を共用することで多値化が可能となり、抵抗変化部の形成プロセスの負荷を低減しながら、素子の微細化および高集積化が可能となる。   The element 1 shown in FIG. 10 includes strip-shaped first electrodes 11a and 11b extending in a direction orthogonal to the direction in which the upper wiring electrode 16 and the lower wiring electrode 17 extend, and the first electrodes 11a and 11b are Further, they are separated from each other in a direction parallel to the main surface of the substrate 10 and are in contact with the outer peripheral surface of the resistance change portion 12. The first electrodes 11a and 11b are formed with notches having side surfaces having a shape corresponding to a part of the outer peripheral surface of the resistance change portion 12, and the resistance change portion 12 includes the first electrodes 11a and 11b. It can be said that it is arrange | positioned so that it may fit in the said notch part. In such an element 1, the resistance change portion 12 can be shared between the first electrodes 11 a and 11 b, so that multi-value can be achieved. High integration is possible.

図10に示す素子では、基板10の主面に平行な方向に離間した2以上の第1の電極11(11a、11b)によって抵抗変化部12が共用されているが、さらに、図3に示す素子のように、基板10の主面に垂直な方向に互いに離間する第1の電極11を配置して、これらの第1の電極11による抵抗変化部12の共用が併せて行われていてもよい。この場合、素子のさらなる微細化および高集積化が可能となる。   In the element shown in FIG. 10, the resistance change portion 12 is shared by two or more first electrodes 11 (11a, 11b) separated in a direction parallel to the main surface of the substrate 10, but further shown in FIG. Even if the first electrodes 11 that are spaced apart from each other in the direction perpendicular to the main surface of the substrate 10 are arranged like the element, the resistance change portion 12 is shared by the first electrodes 11 together. Good. In this case, the device can be further miniaturized and highly integrated.

本発明の素子の接合面積に特に限定はないが、例えば、0.05μm2以下としてもよい。ここで、「接合面積」とは、抵抗変化部12と第1の電極11との接触面積、および、抵抗変化部12と第2の電極13との接触面積から選ばれる小さい方の面積を意味する。 The junction area of the element of the present invention is not particularly limited, but may be 0.05 μm 2 or less, for example. Here, the “junction area” means the smaller area selected from the contact area between the resistance change portion 12 and the first electrode 11 and the contact area between the resistance change portion 12 and the second electrode 13. To do.

本発明の素子をメモリ素子として備える抵抗変化型メモリのより具体的な例は、後述する。   A more specific example of the resistance change type memory including the element of the present invention as a memory element will be described later.

[抵抗変化素子の製造方法]
上記説明した本発明の素子は、例えば、本発明の製造方法により形成できる。
[Method of manufacturing variable resistance element]
The element of the present invention described above can be formed by, for example, the manufacturing method of the present invention.

即ち、本発明の製造方法は、上記本発明の素子の製造方法であって、第1の電極と絶縁膜との積層構造を有し、かつ、第1の電極および絶縁膜の側面が露出した第1の積層体を基板上に形成する工程(a)と、第1の電極および絶縁膜の双方の上記側面に、自らの側面が接するように抵抗変化部を形成する工程(b)と、第1の電極とともに抵抗変化部を狭持し、かつ抵抗変化部の側面に自らの側面が接するように、第2の電極を形成する工程(c)とを含む。   That is, the manufacturing method of the present invention is a manufacturing method of the element of the present invention, which has a laminated structure of the first electrode and the insulating film, and the side surfaces of the first electrode and the insulating film are exposed. A step (a) of forming a first laminated body on a substrate, a step (b) of forming a resistance change portion so that the side surface of the first stacked body and the side surface of both the first electrode and the insulating film are in contact with each other; A step (c) of forming the second electrode so that the side surface of the resistance change portion is in contact with the side surface of the resistance change portion while holding the resistance change portion together with the first electrode.

本発明の製造方法では、工程(a)において、2以上の第1の電極および絶縁膜が交互に積層された積層構造を有する第1の積層体を形成し、工程(b)において、2以上の第1の電極から選ばれる少なくとも2つの電極の上記側面に自らの側面が接するように、抵抗変化部を形成してもよい。   In the manufacturing method of the present invention, in the step (a), a first laminated body having a laminated structure in which two or more first electrodes and insulating films are alternately laminated is formed, and in the step (b), two or more The resistance change portion may be formed so that its side surface is in contact with the side surface of at least two electrodes selected from the first electrodes.

本発明の製造方法では、工程(a)において、第1の電極と絶縁膜との積層構造を有する第2の積層体を基板上に形成し、形成した第2の積層体に、第1の電極および絶縁膜の側面が露出するように開口部を形成することで、上記第1の積層体を形成してもよい。   In the manufacturing method of the present invention, in the step (a), a second stacked body having a stacked structure of the first electrode and the insulating film is formed on the substrate, and the first stacked body is formed with the first stacked body. The first stacked body may be formed by forming an opening so that the side surfaces of the electrode and the insulating film are exposed.

このとき、工程(a)において、上記第2の積層体に、基板の主面に垂直な方向に中心軸方向を有する柱状の開口部を形成してもよい。またこの後に、工程(b)において、形成した開口部に、当該開口部の内周面に対応する形状の外周面を有する筒状の抵抗変化部を形成し、工程(c)において、工程(b)で形成した抵抗変化部の内部に、当該抵抗変化部の内周面に対応する周面を有する柱状の第2の電極を形成してもよい。   At this time, in the step (a), a columnar opening having a central axis direction in a direction perpendicular to the main surface of the substrate may be formed in the second stacked body. After this, in step (b), a cylindrical resistance change portion having an outer peripheral surface having a shape corresponding to the inner peripheral surface of the opening is formed in the formed opening, and in step (c), the step ( A columnar second electrode having a peripheral surface corresponding to the inner peripheral surface of the resistance change portion may be formed inside the resistance change portion formed in b).

本発明の製造方法では、第2の電極と電気的に接続された帯状の配線電極を形成する工程をさらに含んでいてもよい。   The manufacturing method of the present invention may further include a step of forming a strip-shaped wiring electrode electrically connected to the second electrode.

本発明の製造方法では、工程(a)〜(c)以外に、任意の工程を含んでいてもよい。   In the manufacturing method of this invention, arbitrary processes other than process (a)-(c) may be included.

本発明の素子の製造方法の具体的な一例を、図11〜図19を用いて説明する。   A specific example of the device manufacturing method of the present invention will be described with reference to FIGS.

最初に、図11(a)、(b)に示すように、基板10の表面に、紙面に垂直な方向に伸長する帯状の下部配線電極17をストライプ状に形成する。なお、図11(b)は、図11(a)における断面A−Aに対応しており、以降の図12〜19においても同様に、(a)における上記断面(図12以降は、切断線の図示を省略する)を(b)に示す。   First, as shown in FIGS. 11A and 11B, strip-like lower wiring electrodes 17 extending in a direction perpendicular to the paper surface are formed in a stripe pattern on the surface of the substrate 10. 11B corresponds to the cross section AA in FIG. 11A, and similarly in the subsequent FIGS. 12 to 19, the above cross section in FIG. (Not shown) is shown in (b).

図11に示す例では、下部配線電極17は基板10に埋め込まれており、下部配線電極17の表面と基板10の表面とは同一平面上にある。このような下部配線電極17は、ダマシンプロセスにより形成できる。下部配線電極17に銅(Cu)を用いる場合、当該配線電極はCuダマシンプロセスにより形成できるが、下部配線電極17の表面にCuが露出している必要はなく、例えば、Ta−Nなどの導電性材料の被覆が施されていてもよい。   In the example shown in FIG. 11, the lower wiring electrode 17 is embedded in the substrate 10, and the surface of the lower wiring electrode 17 and the surface of the substrate 10 are on the same plane. Such a lower wiring electrode 17 can be formed by a damascene process. When copper (Cu) is used for the lower wiring electrode 17, the wiring electrode can be formed by a Cu damascene process. However, Cu does not need to be exposed on the surface of the lower wiring electrode 17. For example, a conductive material such as Ta—N can be used. The material may be coated with a material.

次に、図12に示すように、基板10および下部配線電極17上に、絶縁膜14と導電膜21とが交互に積層された積層体(第2の積層体)を形成する。図12に示す例では、第2の積層体は、3層の絶縁膜14と、隣り合う絶縁膜14間に配置された2層の導電膜21とを有するが、第2の積層体における導電膜21および絶縁膜14の積層数は特に限定されない。   Next, as illustrated in FIG. 12, a stacked body (second stacked body) in which the insulating films 14 and the conductive films 21 are alternately stacked is formed on the substrate 10 and the lower wiring electrode 17. In the example illustrated in FIG. 12, the second stacked body includes a three-layer insulating film 14 and a two-layer conductive film 21 disposed between the adjacent insulating films 14. The number of stacked layers of the film 21 and the insulating film 14 is not particularly limited.

次に、図13に示すように、第2の積層体を微細加工して、導電膜21を第1の電極11とする。図13に示す例では、第1の電極11が、基板10の主面に垂直な方向から見て、下部配線電極17と直交する帯状となるように微細加工している。微細加工の方法は特に限定されず、例えば、リソグラフィー法およびエッチング法を用いることができる。   Next, as shown in FIG. 13, the second stacked body is finely processed to form the conductive film 21 as the first electrode 11. In the example shown in FIG. 13, the first electrode 11 is finely processed so as to have a belt shape orthogonal to the lower wiring electrode 17 when viewed from the direction perpendicular to the main surface of the substrate 10. The method of microfabrication is not particularly limited, and for example, a lithography method and an etching method can be used.

次に、図14に示すように、基板10、下部配線電極17および第1の積層体を含む全体に絶縁材料を堆積させた後に、その表面をCMP(ケミカルメカニカルポリッシュ)法などにより平坦化して、基板10、下部配線電極17および第1の積層体を覆う絶縁層22を形成する。これにより、第1の電極11の側面は絶縁層22に覆われる。堆積させる絶縁材料は特に限定されず、例えば、TEOSを用いればよい。   Next, as shown in FIG. 14, after an insulating material is deposited on the entire surface including the substrate 10, the lower wiring electrode 17, and the first stacked body, the surface is planarized by a CMP (chemical mechanical polishing) method or the like. Then, an insulating layer 22 is formed to cover the substrate 10, the lower wiring electrode 17, and the first stacked body. Thereby, the side surface of the first electrode 11 is covered with the insulating layer 22. The insulating material to be deposited is not particularly limited, and for example, TEOS may be used.

次に、図15に示すように、基板10の主面に垂直な方向から見て、下部配線電極17と第1の電極11とが交差する部分に、下部配線電極17が露出するように開口部23を形成する。開口部23は公知の方法により形成すればよく、その形状は、形成したい抵抗変化部の形状に応じて調整すればよい。これにより、第2の積層体は、第1の電極11と絶縁膜14との多層構造を有し、第1の電極11および絶縁膜14の側面が露出した第1の積層体となる。   Next, as shown in FIG. 15, when viewed from the direction perpendicular to the main surface of the substrate 10, the lower wiring electrode 17 is exposed at the portion where the lower wiring electrode 17 and the first electrode 11 intersect. Part 23 is formed. The opening 23 may be formed by a known method, and the shape thereof may be adjusted according to the shape of the resistance change portion to be formed. Thereby, the second stacked body has a multilayer structure of the first electrode 11 and the insulating film 14, and becomes the first stacked body in which the side surfaces of the first electrode 11 and the insulating film 14 are exposed.

次に、図16に示すように、開口部23の内部に抵抗変化材料24を堆積させる。このとき、開口部23の底面(下部配線電極17の露出面)および側面には、抵抗変化材料24を堆積させるが、開口部23の内部が抵抗変化材料24で充填されないようにする。   Next, as shown in FIG. 16, a resistance change material 24 is deposited inside the opening 23. At this time, the resistance change material 24 is deposited on the bottom surface (exposed surface of the lower wiring electrode 17) and the side surface of the opening 23, but the inside of the opening 23 is not filled with the resistance change material 24.

次に、図17に示すように、開口部23の底面および絶縁層22上に堆積した抵抗変化材料24をエッチング法などにより除去して、開口部23の側面に堆積した抵抗変化材料24を抵抗変化部12とする。抵抗変化材料24の除去にあたっては、指向性が高いドライエッチング手法を用いるとよい。   Next, as shown in FIG. 17, the resistance change material 24 deposited on the bottom surface of the opening 23 and the insulating layer 22 is removed by an etching method or the like, and the resistance change material 24 deposited on the side surface of the opening 23 is resisted. The change unit 12 is assumed. In removing the variable resistance material 24, a dry etching method with high directivity may be used.

次に、図18に示すように、開口部23の内部を充填するように導電性材料25を堆積させる。導電性材料25は、下部配線電極17との電気的な接続が確保されるように堆積させればよい。これにより開口部23の内部が、筒状の抵抗変化部12、および抵抗変化部12の内部に充填された導電性材料25により埋め込まれる。   Next, as shown in FIG. 18, a conductive material 25 is deposited so as to fill the inside of the opening 23. The conductive material 25 may be deposited so as to ensure electrical connection with the lower wiring electrode 17. As a result, the inside of the opening 23 is filled with the cylindrical resistance change portion 12 and the conductive material 25 filled in the resistance change portion 12.

次に、図19に示すように、絶縁層22上に堆積した導電性材料25をCMP法などにより除去し、絶縁層22の表面を平坦化するとともに、開口部23に埋め込まれた導電性材料25をプラグ状の第2の電極13とする。次に、下部配線電極17が伸長する方向と同じ方向に伸長する帯状の上部配線電極16を、第2の電極13との電気的な接続が確保されるように、抵抗変化部12および第2の電極13の上部に形成して、本発明の素子1と、当該素子が配列した素子群とを実現できる。上部配線電極16は、一般的なリソグラフィー法あるいはエッチング法を併用して、公知の方法により形成できる。   Next, as shown in FIG. 19, the conductive material 25 deposited on the insulating layer 22 is removed by a CMP method or the like, the surface of the insulating layer 22 is planarized, and the conductive material embedded in the opening 23 is used. Reference numeral 25 denotes a plug-like second electrode 13. Next, the strip-shaped upper wiring electrode 16 extending in the same direction as the direction in which the lower wiring electrode 17 extends is connected to the resistance change unit 12 and the second so that electrical connection with the second electrode 13 is ensured. It is possible to realize the element 1 of the present invention and an element group in which the elements are arranged. The upper wiring electrode 16 can be formed by a known method in combination with a general lithography method or etching method.

図11〜19に示す例では、開口部23の底面に堆積した抵抗変化材料24を除去しているが(図17参照)、上記底面に堆積した抵抗変化材料24は必ずしも除去しなくてもよい。この場合、図20に示すように、抵抗変化部12が有底筒状である素子1が形成されるが、上部配線電極16をビット線(あるいはワード線)として駆動電圧または電流を印加することにより、素子1を駆動できる。なお、図20に示す例では、基板10上に抵抗変化部12が直接形成されているが、このような素子1は、例えば、第1または第2の積層体における、基板10の主面に垂直な方向から見て下部配線電極17が形成されていない部分に、基板10が露出するように開口部23を形成し、形成した開口部23に抵抗変化材料24および導電性材料25を堆積させて形成できる。   In the example shown in FIGS. 11 to 19, the resistance change material 24 deposited on the bottom surface of the opening 23 is removed (see FIG. 17), but the resistance change material 24 deposited on the bottom surface is not necessarily removed. . In this case, as shown in FIG. 20, the element 1 in which the resistance change portion 12 has a bottomed cylindrical shape is formed, but a driving voltage or current is applied using the upper wiring electrode 16 as a bit line (or word line). Thus, the element 1 can be driven. In the example shown in FIG. 20, the resistance change portion 12 is directly formed on the substrate 10. However, such an element 1 is formed on the main surface of the substrate 10 in the first or second stacked body, for example. An opening 23 is formed in a portion where the lower wiring electrode 17 is not formed when viewed from the vertical direction so that the substrate 10 is exposed, and a resistance change material 24 and a conductive material 25 are deposited in the formed opening 23. Can be formed.

本発明の素子の製造方法の別の一例を、図21〜29を用いて説明する。   Another example of the device manufacturing method of the present invention will be described with reference to FIGS.

最初に図21(a)、(b)に示すように、基板10の表面に、紙面に垂直な方向に伸長する帯状の下部配線電極17をストライプ状に形成する。下部配線電極17の形成方法は、図11に示す例と同様であればよい。なお、図21(b)は、図21(a)における断面A−Aに対応しており、以降の図22〜29においても同様に、(a)における当該断面(図22以降は、切断線の図示を省略する)を(b)に示す。   First, as shown in FIGS. 21A and 21B, strip-like lower wiring electrodes 17 extending in a direction perpendicular to the paper surface are formed in a stripe pattern on the surface of the substrate 10. The method for forming the lower wiring electrode 17 may be the same as the example shown in FIG. 21B corresponds to the cross section AA in FIG. 21A, and similarly in the subsequent FIGS. 22 to 29, the cross section in FIG. (Not shown) is shown in (b).

次に、図22に示すように、基板10および下部配線電極17上に、絶縁膜14と導電膜21とが交互に積層された積層体(第2の積層体)を形成する。第2の積層体の形成は、図12に示す例と同様であればよい。   Next, as illustrated in FIG. 22, a stacked body (second stacked body) in which the insulating films 14 and the conductive films 21 are alternately stacked is formed on the substrate 10 and the lower wiring electrode 17. The formation of the second stacked body may be similar to the example shown in FIG.

次に、図23に示すように、基板10の主面に垂直な方向から見て、下部配線電極17と導電膜21とが交差する部分に、下部配線電極17が露出するように開口部23を形成する。開口部23は公知の方法により形成すればよく、その形状は、形成したい抵抗変化部の形状に応じて調整すればよい。これにより、第2の積層体は第1の積層体となる。   Next, as shown in FIG. 23, the opening 23 is exposed so that the lower wiring electrode 17 is exposed at a portion where the lower wiring electrode 17 and the conductive film 21 intersect when viewed from the direction perpendicular to the main surface of the substrate 10. Form. The opening 23 may be formed by a known method, and the shape thereof may be adjusted according to the shape of the resistance change portion to be formed. Thereby, the second stacked body becomes the first stacked body.

次に、図24に示すように、開口部23の内部に抵抗変化材料24を堆積させる。このとき、開口部23の底面(下部配線電極17の露出面)および側面には、抵抗変化材料24を堆積させるが、開口部23の内部が抵抗変化材料24で充填されないようにする。   Next, as shown in FIG. 24, a resistance change material 24 is deposited inside the opening 23. At this time, the resistance change material 24 is deposited on the bottom surface (exposed surface of the lower wiring electrode 17) and the side surface of the opening 23, but the inside of the opening 23 is not filled with the resistance change material 24.

次に、図25に示すように、開口部23の底面、ならびに導電膜21と絶縁膜14との積層体上に堆積した抵抗変化材料24をエッチング法などにより除去して、開口部23の側面に堆積した抵抗変化材料24を抵抗変化部12とする。抵抗変化材料24の除去にあたっては、指向性が高いドライエッチング手法を用いるとよい。   Next, as shown in FIG. 25, the resistance change material 24 deposited on the bottom surface of the opening 23 and the stacked body of the conductive film 21 and the insulating film 14 is removed by an etching method or the like, and the side surface of the opening 23 is removed. The resistance change material 24 deposited on is used as the resistance change portion 12. In removing the variable resistance material 24, a dry etching method with high directivity may be used.

次に、図26に示すように、開口部23の内部を充填するように導電性材料25を堆積させる。導電性材料25は、下部配線電極17との電気的な接続が確保されるように堆積させればよい。これにより開口部23の内部が、筒状の抵抗変化部12、および抵抗変化部12の内部に充填された導電性材料25により埋め込まれる。   Next, as shown in FIG. 26, a conductive material 25 is deposited so as to fill the inside of the opening 23. The conductive material 25 may be deposited so as to ensure electrical connection with the lower wiring electrode 17. As a result, the inside of the opening 23 is filled with the cylindrical resistance change portion 12 and the conductive material 25 filled in the resistance change portion 12.

次に、図27に示すように、導電膜21と絶縁膜14との積層体上に堆積した導電性材料25をCMP法などにより除去し、積層体の表面を平坦化するとともに、開口部23に埋め込まれた導電性材料25をプラグ状の第2の電極13とする。   Next, as shown in FIG. 27, the conductive material 25 deposited on the stacked body of the conductive film 21 and the insulating film 14 is removed by a CMP method or the like to planarize the surface of the stacked body and open the opening 23. The conductive material 25 embedded in is used as the plug-like second electrode 13.

次に、図28に示すように、導電膜21と絶縁膜14との積層体を微細加工して、導電膜21を第1の電極11とする。微細加工の方法は特に限定されず、例えば、リソグラフィー法およびエッチング法を用いることができる。その後、基板10、下部配線電極17および積層体を含む全体に絶縁材料を堆積させた後に、その表面をCMP法などにより平坦化して、基板10、下部配線電極17および積層体を覆う絶縁層22を形成する。これにより、第1の電極11の側面は絶縁層22に覆われる。堆積させた絶縁材料の平坦化は、抵抗変化部12および第2の電極13が露出するように行えばよい。堆積させる絶縁材料は特に限定されず、例えば、TEOSを用いればよい。   Next, as illustrated in FIG. 28, the stacked body of the conductive film 21 and the insulating film 14 is finely processed, and the conductive film 21 is used as the first electrode 11. The method of microfabrication is not particularly limited, and for example, a lithography method and an etching method can be used. Thereafter, an insulating material is deposited on the entire surface including the substrate 10, the lower wiring electrode 17, and the stacked body, and then the surface is planarized by a CMP method or the like to cover the substrate 10, the lower wiring electrode 17, and the stacked body. Form. Thereby, the side surface of the first electrode 11 is covered with the insulating layer 22. The deposited insulating material may be planarized so that the resistance change portion 12 and the second electrode 13 are exposed. The insulating material to be deposited is not particularly limited, and for example, TEOS may be used.

次に、図29に示すように、下部配線電極17が伸長する方向と同じ方向に伸長する帯状の上部配線電極16を、第2の電極13との電気的な接続が確保されるように、抵抗変化部12および第2の電極13の上部に形成して、本発明の素子1と、当該素子が配列した素子群とを実現できる。上部配線電極16は、一般的なリソグラフィー法あるいはエッチング法を併用して、公知の方法により形成できる。   Next, as shown in FIG. 29, the strip-shaped upper wiring electrode 16 extending in the same direction as the direction in which the lower wiring electrode 17 extends is secured to ensure electrical connection with the second electrode 13. Formed on the resistance change section 12 and the second electrode 13, the element 1 of the present invention and an element group in which the elements are arranged can be realized. The upper wiring electrode 16 can be formed by a known method in combination with a general lithography method or etching method.

図11〜19、および図21〜29に示す例において、下部配線電極17の形成にダマシンプロセスを適用する場合、性質の異なる低誘電絶縁膜の積層膜に配線と接続ビアとを同時に導通形成するハイブリッドデュアルダマシン法、単層の低誘電絶縁膜に配線と接続ビアとを同時に導通形成するデュアルダマシン法、配線と接続ビアとの形成に個別にダマシン法を実施するシングルダマシン法などのいずれの方法を用いてもよい。また、具体的な工程(例えば、絶縁膜形成工程、溝加工工程、メタル埋め込み工程など)には、ダマシンプロセスとして標準的な技術を用いることができる。   In the examples shown in FIGS. 11 to 19 and FIGS. 21 to 29, when the damascene process is applied to the formation of the lower wiring electrode 17, the wiring and the connection via are simultaneously formed in the laminated film of the low dielectric insulating films having different properties. Any method such as hybrid dual damascene method, dual damascene method in which wiring and connection via are simultaneously formed in a single layer of low dielectric insulating film, and single damascene method in which wiring and connection via are individually formed May be used. Further, a standard technique as a damascene process can be used for specific processes (for example, an insulating film forming process, a groove processing process, a metal filling process, and the like).

図11〜19、および図21〜29に示す例において、開口部23の内部に堆積させる抵抗変化材料24の種類は特に限定されず、一般的な抵抗変化素子に用いられている抵抗変化材料を広く用いることができる。   In the examples shown in FIGS. 11 to 19 and FIGS. 21 to 29, the type of the resistance change material 24 deposited inside the opening 23 is not particularly limited, and a resistance change material used for a general resistance change element is used. Can be widely used.

例えば、金属酸化物を主成分とする抵抗変化材料24を堆積させてもよく、金属酸化物としては、Fe、Ti、W、Ta、およびHfから選ばれる少なくとも1種の元素の酸化物が、高い抵抗変化特性を実現できることから好ましい。即ち、本発明の製造方法では、上記少なくとも1種の元素の酸化物を主成分とする抵抗変化部12を形成することが好ましい。   For example, the resistance change material 24 mainly composed of a metal oxide may be deposited. As the metal oxide, an oxide of at least one element selected from Fe, Ti, W, Ta, and Hf is used. It is preferable because high resistance change characteristics can be realized. That is, in the manufacturing method of the present invention, it is preferable to form the resistance change portion 12 having the oxide of the at least one element as a main component.

このような抵抗変化部12は、例えば、上記少なくとも1種の元素を含む母材を堆積させた後、当該母材を酸化して形成できる。堆積させる母材は、上記少なくとも1種の元素の酸化物、窒化物または単体、あるいはこれらの混合体を主成分として含むことが好ましい。具体的には、例えば、FeO4/3からなる母材とし、当該母材を酸化させて得たFeOX1(3/2≧X1>4/3)からなる抵抗変化部12としてもよい。また例えば、TiNからなる母材とし、当該母材を酸化させて得たTiOX2X3(0.5≦X2<2、0<X3<1)からなる抵抗変化部12としてもよい。また例えば、TaNからなる母材とし、当該母材を酸化させて得たTaOX4X5(1≦X4<2.5、0<X5<1)からなる抵抗変化部12としてもよい。 Such a resistance change portion 12 can be formed, for example, by depositing a base material containing at least one element and then oxidizing the base material. The base material to be deposited preferably contains, as a main component, an oxide, nitride, simple substance, or a mixture thereof of at least one element. Specifically, for example, a resistance material 12 made of FeO x1 (3/2 ≧ X1> 4/3) obtained by oxidizing the base material may be used as a base material made of FeO 4/3 . Alternatively, for example, a base material made of TiN may be used, and the resistance change unit 12 made of TiO X2 N X3 (0.5 ≦ X2 <2, 0 <X3 <1) obtained by oxidizing the base material may be used. Alternatively, for example, a base material made of TaN may be used, and the resistance change unit 12 made of TaO X4 N X5 (1 ≦ X4 <2.5, 0 <X5 <1) obtained by oxidizing the base material may be used.

抵抗変化材料24を開口部23の側面に堆積させるために、開口部23のアスペクト比α(α=開口部の高さ/開口径)が比較的小さい場合(例えば、αが5以下の場合)には、マグネトロンスパッタリング法などの成膜手法を用いることができる。一方、開口部23のアスペクト比αが比較的大きい場合(例えば、αが10以上の場合)には、CVD(化学気相堆積)法などの成膜手法を用いることが好ましい。例えば、タリウム酸化物(Ta−O)からなる抵抗変化材料24を堆積させる際には、CVD法により、アスペクト比α≧1000の条件への対応が可能である。   In order to deposit the resistance change material 24 on the side surface of the opening 23, the aspect ratio α (α = height of the opening / opening diameter) of the opening 23 is relatively small (for example, α is 5 or less). For this, a film forming method such as a magnetron sputtering method can be used. On the other hand, when the aspect ratio α of the opening 23 is relatively large (for example, α is 10 or more), it is preferable to use a film forming method such as a CVD (chemical vapor deposition) method. For example, when the variable resistance material 24 made of thallium oxide (Ta—O) is deposited, it is possible to meet the condition of the aspect ratio α ≧ 1000 by the CVD method.

筒状の抵抗変化部12の内部を充填する第2の電極13は、例えば、導電性材料により、抵抗変化部12の内周面に接する皮膜を形成した後に、この皮膜の内側に、皮膜の形成に用いた材料と同じ、または異なる導電性材料を充填することで形成してもよい。   The second electrode 13 that fills the inside of the cylindrical resistance change portion 12 is formed of a film that contacts the inner peripheral surface of the resistance change portion 12 with, for example, a conductive material, You may form by filling the same or different conductive material as the material used for formation.

本発明の製造方法では、工程(a)と(b)との間に、第1の電極における上記露出した側面に、非線形の電気特性を有する導電膜(非線形導電膜)を形成する工程をさらに含んでいてもよい。形成する導電膜は、ショットキー伝導作用を有することが好ましい。   In the manufacturing method of the present invention, a step of forming a conductive film having nonlinear electrical characteristics (nonlinear conductive film) on the exposed side surface of the first electrode between the steps (a) and (b) is further provided. May be included. The conductive film to be formed preferably has a Schottky conduction action.

例えば、図16において抵抗変化材料24を堆積させる前に、電解メッキ法などにより、第1の電極11の開口部23内への露出面にメッキ層(メッキ電極層)を形成して、非線形導電膜を形成できる。これは、電解メッキ法では、絶縁膜14にシードが付着せず、電極部分にのみメッキ電極層が形成されることを利用している。鉄酸化物(Fe−O)からなる抵抗変化材料24を堆積させる(即ち、鉄酸化物からなる抵抗変化部12とする)場合、例えば、AuまたはPtからなるメッキ電極層を形成してもよい。   For example, before depositing the variable resistance material 24 in FIG. 16, a plating layer (plating electrode layer) is formed on the exposed surface of the first electrode 11 into the opening 23 by an electrolytic plating method or the like. A film can be formed. This utilizes the fact that in the electrolytic plating method, the seed does not adhere to the insulating film 14 and the plated electrode layer is formed only on the electrode portion. When the resistance change material 24 made of iron oxide (Fe—O) is deposited (that is, the resistance change portion 12 made of iron oxide), for example, a plated electrode layer made of Au or Pt may be formed. .

また、この手法を用いることにより、第1の電極11となる導電膜21には、エッチングなどの微細加工を施しやすい材料(TaNなど)を用い、抵抗変化部12との接触面にはPtなどのメッキ電極層を配置することもできる。   In addition, by using this method, the conductive film 21 to be the first electrode 11 is made of a material (TaN or the like) that is easily subjected to fine processing such as etching, and the contact surface with the resistance change portion 12 is made of Pt or the like. It is also possible to arrange a plated electrode layer.

図11〜19および図21〜29に示す各工程は、公知の技術、例えば、半導体素子の製造プロセス、薄膜形成プロセス、微細加工プロセスなどに用いられている技術、を応用して実施できる。素子を構成する各層の形成には、例えば、原子層堆積法(ALD);パルスレーザデポジション(PLD)、イオンビームデポジション(IBD)、クラスターイオンビーム、およびRF、DC、電子サイクロトン共鳴(ECR)、ヘリコン、誘導結合プラズマ(ICP)、対向ターゲットなどの各種のスパッタリング法;分子線エピタキシャル法(MBE)、イオンプレーティング法などを適用できる。これらPVD(Physical Vapor Deposition)法の他に、CVD(Chemical Vapor Deposition)法、MOCVD(Metalorganic Chemical Vapor Deposition)法、メッキ法、MOD(Metalorganic Decomposition)法、あるいは、ゾルゲル法などを用いてもよい。開口部の側面に抵抗変化部を形成する場合、均一な抵抗変化部を形成できることから、CVD法を用いることが好ましい。   Each process shown in FIGS. 11 to 19 and FIGS. 21 to 29 can be performed by applying a known technique, for example, a technique used in a semiconductor element manufacturing process, a thin film forming process, a microfabrication process, or the like. For forming each layer constituting the element, for example, atomic layer deposition (ALD); pulsed laser deposition (PLD), ion beam deposition (IBD), cluster ion beam, and RF, DC, electron cycloton resonance ( Various sputtering methods such as ECR), helicon, inductively coupled plasma (ICP), and counter target; molecular beam epitaxy (MBE), ion plating method and the like can be applied. In addition to the PVD (Physical Vapor Deposition) method, a CVD (Chemical Vapor Deposition) method, a MOCVD (Metalorganic Chemical Vapor Deposition) method, a plating method, a MOD (Metalorganic Decomposition) method, or a sol-gel method may be used. When forming the resistance change portion on the side surface of the opening, it is preferable to use the CVD method because a uniform resistance change portion can be formed.

各層の微細加工には、例えば、半導体素子の製造プロセス、あるいは、GMR、TMRなどの磁気抵抗素子に代表される磁性デバイスの製造プロセスに用いられる方法を適用できる。具体的には、例えば、イオンミリング法、RIE(Reactive Ion Etching)法、FIB(Focused Ion Beam)法などの物理的あるいは化学的エッチング法を用いてもよい。また例えば、微細パターン形成のためのステッパー、EB(Electron Beam)法などを用いたフォトリソグラフィー技術を組み合わせてもよい。絶縁層22、ならびに開口部23の内部に堆積させた導電性材料25の表面の平坦化には、例えば、CMP法やクラスターイオンビームエッチング法などを用いることができる。   For microfabrication of each layer, for example, a method used in a semiconductor device manufacturing process or a magnetic device manufacturing process typified by a magnetoresistive element such as GMR or TMR can be applied. Specifically, for example, a physical or chemical etching method such as an ion milling method, an RIE (Reactive Ion Etching) method, or an FIB (Focused Ion Beam) method may be used. Further, for example, a stepper for forming a fine pattern, a photolithography technique using an EB (Electron Beam) method, or the like may be combined. For example, a CMP method or a cluster ion beam etching method can be used to planarize the surface of the insulating material 22 and the conductive material 25 deposited inside the opening 23.

抵抗変化部12の形成などにおいて酸化処理を併用する場合、当該処理は、例えば、酸素の原子、分子、イオン、プラズマまたはラジカルなどを含む酸化雰囲気下で行えばよい。酸化処理中に、その雰囲気、温度、時間などを変化させてもよい。酸素のプラズマおよびラジカルの発生には、ECR放電、グロー放電、RF放電、ヘリコン、ICPなどの公知の手法を適用できる。母材の堆積などにおいて窒化処理が必要となる場合、当該処理は、上記酸化処理と同様の手法により実施できる。   When an oxidation treatment is used in combination with the formation of the resistance change portion 12 or the like, the treatment may be performed in an oxidizing atmosphere containing oxygen atoms, molecules, ions, plasma, radicals, or the like. During the oxidation treatment, the atmosphere, temperature, time, and the like may be changed. Known methods such as ECR discharge, glow discharge, RF discharge, helicon, and ICP can be applied to the generation of oxygen plasma and radicals. In the case where nitriding treatment is required for deposition of a base material, the treatment can be performed by the same method as the oxidation treatment.

なお、抵抗変化型メモリなど、本発明の素子を備える電子デバイスについても、上記方法によって、または上記方法と公知の方法とを組み合わせることによって、製造できる。   Note that an electronic device including the element of the present invention, such as a resistance change memory, can also be manufactured by the above method or a combination of the above method and a known method.

[抵抗変化素子を備える電子デバイス]
本発明の素子には、電気抵抗値が異なる2以上の状態が存在する。素子は、駆動電圧または電流の印加により、上記2以上の状態から選ばれる1つの状態から他の状態へ変化する。典型的には、高抵抗状態および低抵抗状態の2つの上記状態が素子に存在し、このような素子は、駆動電圧または電流の印加によって、高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。
[Electronic device including variable resistance element]
The element of the present invention has two or more states having different electric resistance values. The element changes from one state selected from the two or more states to another state by application of a driving voltage or current. Typically, there are two such states in a device, a high resistance state and a low resistance state, and such a device can be switched from a high resistance state to a low resistance state by application of a driving voltage or current, or a low resistance state. It changes from a state to a high resistance state.

本発明の素子は、また、抵抗変化比などの抵抗変化特性に優れる。なお、抵抗変化比とは、素子の抵抗変化特性の指標となる数値であり、具体的には、素子が示す高抵抗状態での抵抗値をRHIGH、低抵抗状態での抵抗値をRLOWとしたときに、以下の式(1)により求められる値である。
抵抗変化比=(RHIGH−RLOW)/RLOW (1)
The element of the present invention is also excellent in resistance change characteristics such as a resistance change ratio. The resistance change ratio is a numerical value serving as an index of the resistance change characteristic of the element. Specifically, the resistance value in the high resistance state indicated by the element is R HIGH , and the resistance value in the low resistance state is R LOW. Is a value obtained by the following equation (1).
Resistance change ratio = (R HIGH −R LOW ) / R LOW (1)

駆動電圧または電流は、第1の電極11および第2の電極13を介して、素子1に印加される。駆動電圧または電流の印加により、素子1における上記状態が、例えば、高抵抗状態から低抵抗状態へと変化するが、変化後の状態は、素子1に駆動電圧または電流が再び印加されるまで保持される。素子1の上記状態は、駆動電圧または電流を素子1に印加することにより、再び変化させる(例えば、低抵抗状態から高抵抗状態へ)ことができる。   A driving voltage or current is applied to the element 1 through the first electrode 11 and the second electrode 13. By applying the driving voltage or current, the state of the element 1 changes from, for example, a high resistance state to a low resistance state, but the state after the change is maintained until the driving voltage or current is applied to the element 1 again. Is done. The state of the element 1 can be changed again (for example, from the low resistance state to the high resistance state) by applying a driving voltage or current to the element 1.

素子1に印加する駆動電圧または電流は、素子1が高抵抗状態にあるときと、低抵抗状態にあるときとの間で必ずしも同一でなくてもよく、その大きさ、印加方向などは、素子1の状態により異なっていてもよい。即ち、本明細書における「駆動電圧または電流」とは、素子1がある状態にあるときに、当該状態とは異なる他の状態へと変化できる「電圧または電流」であればよい。   The driving voltage or current applied to the element 1 does not necessarily have to be the same between when the element 1 is in the high resistance state and when it is in the low resistance state. It may be different depending on the state of 1. That is, the “drive voltage or current” in this specification may be a “voltage or current” that can be changed to another state different from the state when the element 1 is in a certain state.

このように素子1では、特定の電気抵抗値を示す素子の状態を、素子1に駆動電圧または電流を印加するまで保持できる。このため、素子1と、素子1における上記状態を検出する機構(即ち、素子1の電気抵抗値を検出する機構)とを組み合わせることにより、不揮発性の抵抗変化型メモリを構築できる。2以上の素子1を用いることにより、メモリアレイの構築も可能である。このメモリでは、素子1の上記各状態に対してビット、例えば、高抵抗状態に対して「0」を、低抵抗状態に対して「1」を割り当てればよい。素子1の上記状態の変化は少なくとも2回以上繰り返して行うことができるため、信頼性のある不揮発性ランダムアクセスメモリを構築できる。また、素子1の上記各状態に対して「ON」または「OFF」を割り当てることにより、素子1をスイッチング素子へ応用することも可能である。   Thus, in the element 1, the state of the element exhibiting a specific electric resistance value can be maintained until a drive voltage or current is applied to the element 1. For this reason, a nonvolatile resistance change memory can be constructed by combining the element 1 and a mechanism for detecting the state of the element 1 (that is, a mechanism for detecting the electric resistance value of the element 1). By using two or more elements 1, a memory array can be constructed. In this memory, a bit, for example, “0” for the high resistance state and “1” for the low resistance state may be assigned to each state of the element 1. Since the change of the state of the element 1 can be repeated at least twice, a reliable nonvolatile random access memory can be constructed. Further, by assigning “ON” or “OFF” to each state of the element 1, the element 1 can be applied to a switching element.

素子1に印加する駆動電圧または電流は、パルス状であることが好ましい。駆動電圧(駆動電流)をパルス状とすることにより、素子1を用いて構築したメモリなどの電子デバイスにおける消費電力の低減やスイッチング効率の向上を図ることができる。パルスの形状は、特に限定されず、例えば、正弦波状、矩形波状および三角波状から選ばれる少なくとも1つの形状であってもよい。パルスの幅は、通常、数ナノ秒〜数ミリ秒程度の範囲であればよい。   The drive voltage or current applied to the element 1 is preferably pulsed. By making the driving voltage (driving current) into a pulse shape, it is possible to reduce power consumption and improve switching efficiency in an electronic device such as a memory constructed using the element 1. The shape of the pulse is not particularly limited, and may be, for example, at least one shape selected from a sine wave shape, a rectangular wave shape, and a triangular wave shape. The width of the pulse may usually be in the range of several nanoseconds to several milliseconds.

もちろん、素子1に印加する駆動電圧または電流は、抵抗変化層12の上記状態を変化させることができる限り、パルス状でなくてもよい。   Of course, the drive voltage or current applied to the element 1 may not be pulsed as long as the above-described state of the resistance change layer 12 can be changed.

デバイスの駆動をより簡便に行うためには、パルスの形状が三角波状であることが好ましい。素子1の応答をより高速にするためには、パルスの形状が矩形波状であることが好ましく、この場合、数ナノ秒〜数マイクロ秒程度の応答を図ることができる。簡便な駆動、消費電力の低減、早い応答速度などを達成するためには、パルスの形状が、正弦波状、あるいは、矩形波状の立ち上がり部/立ち下がり部に適度なスロープを設けた台形状であることが好ましい。正弦波状や台形状のパルスは、素子1の応答速度を、数十ナノ秒〜数百マイクロ秒程度とする場合に適しており、三角波状のパルスは、素子1の応答速度を、数十マイクロ秒〜数ミリ秒程度とする場合に適している。   In order to more easily drive the device, the pulse shape is preferably triangular. In order to make the response of the element 1 faster, the shape of the pulse is preferably rectangular, and in this case, a response of several nanoseconds to several microseconds can be achieved. In order to achieve simple driving, reduced power consumption, fast response speed, etc., the pulse shape is a sine wave or a trapezoid with a suitable slope at the rising / falling part of a rectangular wave. It is preferable. A sinusoidal or trapezoidal pulse is suitable when the response speed of the element 1 is about several tens of nanoseconds to several hundreds of microseconds, and a triangular wave-like pulse has a response speed of the element 1 of several tens of microseconds. It is suitable for the case where the second to several milliseconds are set.

素子1には電圧を印加することが好ましく、この場合、素子1の微細化や、素子1を用いて構築した電子デバイスの小型化がより容易となる。例えば、第1の電極11と第2の電極13との間に電位差を発生させる電位差印加機構を素子1に接続し、双方の電極の間に電位差を与えることにより素子1の状態を変化させることができる。電位差印加機構には、例えば、パルスジェネレータを用いてもよい。以下、素子1への電圧の印加によって、その状態を変化させる(素子1を駆動する)方法について説明する。   It is preferable to apply a voltage to the element 1. In this case, the element 1 can be miniaturized and an electronic device constructed using the element 1 can be more easily downsized. For example, a potential difference applying mechanism that generates a potential difference between the first electrode 11 and the second electrode 13 is connected to the element 1, and the state of the element 1 is changed by applying a potential difference between both electrodes. Can do. For example, a pulse generator may be used as the potential difference applying mechanism. Hereinafter, a method of changing the state (driving the element 1) by applying a voltage to the element 1 will be described.

例えば、第2の電極13の電位に対して、第1の電極11の電位が正となるような2種類のバイアス電圧(正バイアス電圧)を印加することにより、素子1を低抵抗状態から高抵抗状態へ、あるいは、高抵抗状態から低抵抗状態へと変化させてもよい。特に、素子1が非線形導電膜18を有する場合、上記2種類の正バイアス電圧の印加により、素子1を駆動させることが好ましい。より具体的には、電圧V1(V1>0)のリセット電圧の印加により、素子1を低抵抗状態から高抵抗状態へと変化させ、電圧V2(V2>V1>0)のセット電圧の印加により、素子1を高抵抗状態から低抵抗状態へと変化させてもよい。このような素子の動作はユニポーラ動作と呼ばれ、ユニポーラ動作では、同極性の2種類の駆動電圧の印加により、素子1をリセット/セットする。素子1の構成によっては、第2の電極13の電位に対して、第1の電極11の電位が負となるような2種類のバイアス電圧(負バイアス電圧)の印加により、素子を駆動させることもできる。非線形導電膜18を有する素子の場合、導電膜18の電気的な特性に応じて、正バイアス電圧の印加、または、負バイアス電圧の印加を選択すればよい。   For example, by applying two types of bias voltages (positive bias voltages) such that the potential of the first electrode 11 becomes positive with respect to the potential of the second electrode 13, the element 1 is changed from a low resistance state to a high resistance state. You may change to a resistance state or from a high resistance state to a low resistance state. In particular, when the element 1 has the nonlinear conductive film 18, it is preferable to drive the element 1 by applying the two types of positive bias voltages. More specifically, the element 1 is changed from the low resistance state to the high resistance state by applying the reset voltage of the voltage V1 (V1> 0), and by applying the set voltage of the voltage V2 (V2> V1> 0). The element 1 may be changed from the high resistance state to the low resistance state. Such an operation of the element is called a unipolar operation. In the unipolar operation, the element 1 is reset / set by applying two types of drive voltages having the same polarity. Depending on the configuration of the element 1, the element may be driven by applying two types of bias voltages (negative bias voltages) such that the potential of the first electrode 11 is negative with respect to the potential of the second electrode 13. You can also. In the case of an element having the nonlinear conductive film 18, application of a positive bias voltage or application of a negative bias voltage may be selected according to the electrical characteristics of the conductive film 18.

また例えば、正バイアス電圧の印加により、素子1を低抵抗状態から高抵抗状態へ変化させ、負バイアス電圧の印加により、素子1を高抵抗状態から低抵抗状態へと変化させてもよい。素子1の状態の変化に対する正バイアス電圧の印加と負バイアス電圧の印加は逆であってもよい。このような素子の動作は、バイポーラ動作と呼ばれ、バイポーラ動作では、極性が互いに異なる2種類の駆動電圧の印加により、素子1をリセット/セットする。非線形導電膜18を有する素子の場合、当該素子をバイポーラ動作させるためには、正および負の双方のバイアス電圧の印加に対応できる電気特性(例えば、ダブルショットキー型など、双方のバイアス電圧に対して強い非線形伝導性を示す電気特性)を有する導電膜18であることが好ましい。   Further, for example, the element 1 may be changed from the low resistance state to the high resistance state by applying a positive bias voltage, and the element 1 may be changed from the high resistance state to the low resistance state by applying a negative bias voltage. The application of the positive bias voltage and the application of the negative bias voltage with respect to the change in the state of the element 1 may be reversed. Such an operation of the element is called a bipolar operation. In the bipolar operation, the element 1 is reset / set by applying two types of drive voltages having different polarities. In the case of an element having the non-linear conductive film 18, in order to perform bipolar operation of the element, electrical characteristics that can be applied to both positive and negative bias voltages (for example, a double Schottky type) It is preferable that the conductive film 18 has electrical characteristics exhibiting strong nonlinear conductivity.

素子1の電気抵抗値は、素子1の抵抗値(または出力電流値)と、参照素子の参照抵抗値(または参照出力電流値)との差分に基づいて算出することが好ましい。参照抵抗値は、例えば、検出する素子とは別に参照素子を準備し、参照素子に対しても素子1と同様にリード電圧(リード電圧については後述する)を印加して得ることができる。このような方法により素子1の電気抵抗値を得るための回路の構成の一例を図30に示す。   The electrical resistance value of the element 1 is preferably calculated based on the difference between the resistance value (or output current value) of the element 1 and the reference resistance value (or reference output current value) of the reference element. The reference resistance value can be obtained, for example, by preparing a reference element separately from the element to be detected and applying a read voltage (the read voltage will be described later) to the reference element as in the element 1. An example of a circuit configuration for obtaining the electrical resistance value of the element 1 by such a method is shown in FIG.

図30に示す回路では、素子1からの出力91を負帰還増幅回路92aにより増幅した出力93と、参照素子94からの出力95を負帰還増幅回路92bにより増幅した出力96とを差動増幅回路97に入力する。そして、差動増幅回路97から得られた出力信号98を用いて、素子1の抵抗を求めることができる。   In the circuit shown in FIG. 30, an output 93 obtained by amplifying the output 91 from the element 1 by the negative feedback amplifier circuit 92a and an output 96 obtained by amplifying the output 95 from the reference element 94 by the negative feedback amplifier circuit 92b are differential amplifier circuits. Enter in 97. The resistance of the element 1 can be obtained using the output signal 98 obtained from the differential amplifier circuit 97.

素子1を用いて抵抗変化型メモリを構築する場合、素子1への情報の書き込みは、素子1への駆動電圧または電流の印加により行えばよく、素子1に記録した情報の読み出しは、例えば、情報の書き込み時とは異なる大きさの電圧(電流)を素子1に印加することにより行えばよい。情報の書き込み、および読み出し方法として、パルス状の電圧を素子1に印加する方法の一例について、図31を用いて説明する。   In the case of constructing a resistance change type memory using the element 1, writing information to the element 1 may be performed by applying a driving voltage or current to the element 1, and reading information recorded in the element 1 is, for example, It may be performed by applying a voltage (current) having a magnitude different from that at the time of writing information to the element 1. As an example of a method for writing and reading information, an example of a method for applying a pulsed voltage to the element 1 will be described with reference to FIGS.

素子1が低抵抗状態にあるとする。第2の電極13の電位に対して、第1の電極11の電位が正となるようなパルス状の正バイアス電圧V1を素子1に印加すると、素子1は低抵抗状態から高抵抗状態へと変化する(リセット動作:図31に示す「RESET」)。   It is assumed that the element 1 is in a low resistance state. When a pulsed positive bias voltage V1 that makes the potential of the first electrode 11 positive with respect to the potential of the second electrode 13 is applied to the element 1, the element 1 changes from the low resistance state to the high resistance state. It changes (reset operation: “RESET” shown in FIG. 31).

ここで、大きさがV1未満の正バイアス電圧を素子1に印加して得られる電流出力から、高抵抗状態の素子1の電気抵抗値を求めることができる。素子1の電気抵抗値は、大きさがV1未満の負バイアス電圧を素子1に印加することによっても求めることができる。素子1の電気抵抗値を検出するために印加する、これらの電圧をリード電圧(READ電圧:VRE)とする。 Here, the electric resistance value of the element 1 in the high resistance state can be obtained from the current output obtained by applying a positive bias voltage having a magnitude of less than V1 to the element 1. The electric resistance value of the element 1 can also be obtained by applying a negative bias voltage having a magnitude less than V1 to the element 1. These voltages applied to detect the electric resistance value of the element 1 are defined as a read voltage (READ voltage: V RE ).

リード電圧は、図31に示すようにパルス状であってもよい。パルス状のリード電圧とすることにより、素子1を用いて構築したメモリなどの電子デバイスにおける消費電力の低減やスイッチング効率の向上を図ることができる。   The lead voltage may be pulsed as shown in FIG. By setting the pulsed read voltage, it is possible to reduce power consumption and improve switching efficiency in an electronic device such as a memory constructed using the element 1.

リード電圧の印加では、素子1の状態は変化しないため、リード電圧を複数回印加した場合においても、同一の電気抵抗値を検出できる。   When the read voltage is applied, the state of the element 1 does not change. Therefore, even when the read voltage is applied a plurality of times, the same electric resistance value can be detected.

次に、パルス状の正バイアス電圧V2(V2>V1)を印加すると、素子1は高抵抗状態から低抵抗状態へと変化する(セット動作:図31に示す「SET」)。ここで、リード電圧を素子1に印加して得られる電流出力から、低抵抗状態の素子1の電気抵抗値を求めることができる。   Next, when a pulsed positive bias voltage V2 (V2> V1) is applied, the element 1 changes from the high resistance state to the low resistance state (set operation: “SET” shown in FIG. 31). Here, the electrical resistance value of the element 1 in the low resistance state can be obtained from the current output obtained by applying the read voltage to the element 1.

このように、パルス状の電圧の印加により、素子1への情報の書き込み、および素子1からの情報の読み出しを行うことができる。読み出しの際の素子1の出力電流の大きさは、素子1の状態に対応して異なる。ここで、相対的に出力電流の小さい状態(図31におけるOUTPUT1)を「0」、相対的に出力電流の大きい状態(図31におけるOUTPUT2)を「1」とすれば、素子1を、リセット電圧によって情報「0」が記録され、セット電圧によって情報「1」が記録される(情報「0」が消去される)メモリ素子とすることができる。   In this manner, information can be written to the element 1 and information can be read from the element 1 by applying a pulsed voltage. The magnitude of the output current of the element 1 at the time of reading varies depending on the state of the element 1. Here, if the relatively small output current state (OUTPUT1 in FIG. 31) is “0” and the relatively large output current state (OUTPUT2 in FIG. 31) is “1”, the element 1 is set to the reset voltage. The information “0” is recorded by, and the information “1” is recorded by the set voltage (the information “0” is erased).

リード電圧の大きさは、セット動作およびリセット動作の際に印加する電圧(セット電圧およびリセット電圧)の大きさに対して、通常、1/4〜1/1000程度の範囲にあることが好ましい。セット電圧およびリセット電圧の具体的な値は、素子1の構成にもよるが、通常、0.1V〜20V程度の範囲であり、0.5V〜10V程度の範囲が好ましい。   The magnitude of the read voltage is usually preferably in the range of about 1/4 to 1/1000 of the magnitude of the voltage (set voltage and reset voltage) applied during the set operation and the reset operation. Although specific values of the set voltage and the reset voltage depend on the configuration of the element 1, they are usually in the range of about 0.1V to 20V, preferably in the range of about 0.5V to 10V.

図32に示すように、パストランジスタ35を用い、2以上の素子1をマトリクス状に配列することにより、不揮発性でランダムアクセス型の抵抗変化型メモリアレイ100を構築できる。   As shown in FIG. 32, by using a pass transistor 35 and arranging two or more elements 1 in a matrix, a nonvolatile random access variable resistance memory array 100 can be constructed.

メモリアレイ100では、ビット線32が素子1の第1の電極11に、ワード線33が素子1の第2の電極13に接続されている。図1に示す素子1のように、帯状の第1の電極11を備える素子の場合、第1の電極11自体がビット線32であってもよい。また、図1に示す素子1のように、第2の電極13に接続された上部配線電極16および下部配線電極17を備える素子の場合、少なくとも一方の配線電極がワード線33であってもよい。   In the memory array 100, the bit line 32 is connected to the first electrode 11 of the element 1, and the word line 33 is connected to the second electrode 13 of the element 1. In the case of an element including the strip-shaped first electrode 11 like the element 1 shown in FIG. 1, the first electrode 11 itself may be the bit line 32. In the case of an element including the upper wiring electrode 16 and the lower wiring electrode 17 connected to the second electrode 13 as in the element 1 shown in FIG. 1, at least one wiring electrode may be the word line 33. .

メモリアレイ100では、2以上のビット線32から選ばれる1つのビット線(Bn)に接続されたパストランジスタ35aと、2以上のワード線33から選ばれる1つのワード線(Wn)に接続されたパストランジスタ35bとを選択する(例えば、選択的にON状態とする)ことにより、座標(Bn、Wn)に位置する素子1aへの情報の書き込み、ならびに素子1aからの情報の読み出しが可能となる。なお、素子1aに書き込まれた情報を読み出す場合、例えば、素子1aの電気抵抗値に対応する電圧である、図32に示す電圧Vを測定すればよい。 In the memory array 100, a pass transistor 35a connected to one bit line (B n ) selected from two or more bit lines 32 and one word line (W n ) selected from two or more word lines 33 are connected. By selecting the selected pass transistor 35b (for example, by selectively turning it on), information is written to the element 1a located at the coordinates (B n , W n ), and information is read from the element 1a Is possible. In addition, when reading the information written in the element 1a, for example, the voltage V shown in FIG. 32 that is a voltage corresponding to the electric resistance value of the element 1a may be measured.

図32に示すメモリアレイ100には参照素子群37が配置されており、素子群37に接続されたビット線(B0)に対応するパストランジスタ35cを選択的にON状態とし、図32に示す電圧Vrefを測定することによって、素子1aの出力と、参照素子群37の出力との差分を検出できる。 A reference element group 37 is arranged in the memory array 100 shown in FIG. 32, and the pass transistor 35c corresponding to the bit line (B 0 ) connected to the element group 37 is selectively turned on, as shown in FIG. By measuring the voltage V ref , the difference between the output of the element 1 a and the output of the reference element group 37 can be detected.

また、図32に示すメモリアレイ100では、素子1が非線形導電膜18を有さない場合、アレイ100上の各々の素子1は、非選択の素子を介して電気的に互いに接続されていることになるが、非選択の素子を介した抵抗成分を参照素子群として想定し、上記と同様に、選択した素子1aの出力と、仮想の参照素子群との出力との差分を検出してもよい。この方法では、選択された素子1aの周囲に位置する素子の状態を参照しながら、参照素子としての抵抗値を設定する必要があるため、メモリアレイとしての動作が遅くなるが、その構成を簡略化することができる。   In the memory array 100 shown in FIG. 32, when the element 1 does not have the nonlinear conductive film 18, each element 1 on the array 100 is electrically connected to each other through a non-selected element. However, even if the resistance component through the non-selected element is assumed as the reference element group, and the difference between the output of the selected element 1a and the output of the virtual reference element group is detected as described above, Good. In this method, it is necessary to set the resistance value as the reference element while referring to the state of the element located around the selected element 1a, so that the operation as the memory array is slow, but the configuration is simplified. Can be

素子1が、図3に示すように、第1の電極11の複層化により多値化された素子である場合、例えば、図33に示すようなアレイ構成を実現でき、ビット線32およびワード線33の組み合わせのそれぞれにパストランジスタを配置して、メモリアレイを動作させることができる。   As shown in FIG. 3, when the element 1 is an element multi-valued by the multi-layering of the first electrode 11, for example, an array configuration as shown in FIG. 33 can be realized, and the bit line 32 and the word A memory transistor can be operated by placing a pass transistor in each combination of lines 33.

本発明の素子は、種々の形態を有する不揮発性の半導体メモリへの適用が可能である。   The element of the present invention can be applied to nonvolatile semiconductor memories having various forms.

図34は、本発明の素子を備える不揮発性のメモリの構成を示すブロック図である。図34に示すように、半導体メモリ200は、半導体基板上にメモリ本体部201を備えており、メモリ本体部201は、メモリアレイ202、行選択回路/ドライバ203、列選択回路/ドライバ204、メモリアレイ202への情報の書き込みを行うための書き込み回路205、選択されたビット線に流れる電流量を検出し、メモリアレイ202に書き込まれた情報を「1」または「0」と判定するセンスアンプ206、および、端子DQを介してデータの入出力処理を行うデータ入出力回路207を備えている。また、半導体メモリ200は、メモリ200の外部から入力されるアドレス信号を受け取るアドレス入力回路208と、メモリ200の外部から入力されるコントロール信号に基づいて、メモリ本体部201の動作を制御する制御回路209と、をさらに備えている。   FIG. 34 is a block diagram showing a configuration of a nonvolatile memory including the element of the present invention. As shown in FIG. 34, the semiconductor memory 200 includes a memory body 201 on a semiconductor substrate. The memory body 201 includes a memory array 202, a row selection circuit / driver 203, a column selection circuit / driver 204, a memory A write circuit 205 for writing information to the array 202, a sense amplifier 206 that detects the amount of current flowing through the selected bit line and determines that the information written in the memory array 202 is “1” or “0”. And a data input / output circuit 207 that performs data input / output processing via a terminal DQ. Further, the semiconductor memory 200 includes an address input circuit 208 that receives an address signal input from the outside of the memory 200 and a control circuit that controls the operation of the memory body 201 based on a control signal input from the outside of the memory 200. 209.

メモリアレイ202は、図34に示すように、半導体基板上に互いに平行に形成された複数のワード線WL0,WL1,WL2,…と、半導体基板の主面に平行な面内において互いに平行に、かつ、これら複数のワード線の上方に、当該ワード線と立体交差するように形成された複数のビット線BL0,BL1,BL2,…とを備えている。また、メモリアレイ202では、上記ワード線WL0,WL1,WL2,…と、上記ビット線BL0,BL1,BL2,…との立体交差部に対応するように、マトリクス状に配置された複数のメモリセルM111,M112,M113,M121,M122,M123,M131,M132,M133,…(以下、「メモリセルM111,M112,…」と記載する)が配置されており、メモリセルM111,M112,…は、本発明の素子を備えている。   As shown in FIG. 34, the memory array 202 includes a plurality of word lines WL0, WL1, WL2,... Formed in parallel to each other on a semiconductor substrate, and in parallel with each other in a plane parallel to the main surface of the semiconductor substrate. In addition, above the plurality of word lines, a plurality of bit lines BL0, BL1, BL2,. In the memory array 202, a plurality of memory cells arranged in a matrix so as to correspond to the solid intersections of the word lines WL0, WL1, WL2,... And the bit lines BL0, BL1, BL2,. M111, M112, M113, M121, M122, M123, M131, M132, M133,... (Hereinafter referred to as “memory cells M111, M112,...”) Are arranged, and the memory cells M111, M112,. The device of the present invention is provided.

アドレス入力回路208は、外部回路(図示せず)からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路/ドライバ203へ出力するとともに、列アドレス信号を列選択回路/ドライバ204へ出力する。ここで、アドレス信号は、複数のメモリセルM111,M112,…から選択される特定のメモリセルのアドレスを示す信号である。行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。   The address input circuit 208 receives an address signal from an external circuit (not shown), outputs a row address signal to the row selection circuit / driver 203 based on the address signal, and outputs a column address signal to the column selection circuit / driver 204. Output to. Here, the address signal is a signal indicating the address of a specific memory cell selected from the plurality of memory cells M111, M112,. The row address signal is a signal indicating a row address among the addresses indicated by the address signal, and the column address signal is a signal indicating a column address among the addresses indicated by the address signal.

制御回路209は、メモリアレイ202への上方の書き込みサイクルにおいては、データ入出力回路207に入力された入力データDinに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路205へ出力する。一方、情報の読み出しサイクルにおいては、制御回路209は、読み出し用電圧の印加を指示する読み出し信号を列選択回路/ドライバ204へ出力する。   In the upper write cycle to the memory array 202, the control circuit 209 outputs a write signal instructing application of a write voltage to the write circuit 205 according to the input data Din input to the data input / output circuit 207. . On the other hand, in the information read cycle, the control circuit 209 outputs a read signal instructing application of the read voltage to the column selection circuit / driver 204.

行選択回路/ドライバ203は、アドレス入力回路208から行アドレス信号を受け取り、受け取った行アドレス信号に応じて、ワード線WL0,WL1,WL2,…のうちの何れかを選択し、選択したワード線に対して所定の電圧を印加する。   The row selection circuit / driver 203 receives the row address signal from the address input circuit 208, selects one of the word lines WL0, WL1, WL2,... According to the received row address signal, and selects the selected word line. A predetermined voltage is applied to.

列選択回路/ドライバ204は、アドレス入力回路208から列アドレス信号を受け取り、受け取った列アドレス信号に応じて、ビット線BL0,BL1,BL2,…のうちの何れかを選択し、選択したビット線に対して、書き込み用電圧または読み出し用電圧を印加する。   The column selection circuit / driver 204 receives a column address signal from the address input circuit 208, selects one of the bit lines BL0, BL1, BL2,... According to the received column address signal, and selects the selected bit line. In contrast, a write voltage or a read voltage is applied.

書き込み回路205は、制御回路209から書き込み信号を受け取った場合、行選択回路/ドライバ203に対して、選択したワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路/ドライバ204に対して、選択したビット線に対して書き込み用電圧の印加を指示する信号を出力する。   When the write circuit 205 receives a write signal from the control circuit 209, the write circuit 205 outputs a signal for instructing application of a voltage to the selected word line to the row selection circuit / driver 203 and also to the column selection circuit / driver 204. On the other hand, a signal instructing application of a write voltage to the selected bit line is output.

センスアンプ206は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出して、情報「1」または「0」を判定する。判定により得られた出力データDOは、データ入出力回路207を介して外部回路へ出力される
本発明の素子が、図3に示すように、第1の電極11の複層化により多値化された素子である場合、3次元に積み重なった多層化構造を実現でき、例えば、図33に示すようなアレイ構成を実現できる。
The sense amplifier 206 determines the information “1” or “0” by detecting the amount of current flowing through the selected bit line to be read in the information read cycle. The output data DO obtained by the determination is output to an external circuit via the data input / output circuit 207. As shown in FIG. In the case of the device, a multilayered structure stacked in three dimensions can be realized, and for example, an array configuration as shown in FIG. 33 can be realized.

次に、図34に示すメモリ200における、情報を書き込む際の書き込みサイクル、ならびに情報を読み出す際の読み出しサイクルの動作例について、図35に示すタイミングチャートを参照しながら説明する。ここでは、各メモリセルが備える抵抗変化素子が非線形導電膜を有しており、当該素子が高抵抗状態の場合を情報「1」に、低抵抗状態の場合を情報「0」に、それぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルM111およびM122に対して情報の書き込みおよび読み出しを行う場合のみを示す。   Next, operation examples of a write cycle for writing information and a read cycle for reading information in the memory 200 shown in FIG. 34 will be described with reference to a timing chart shown in FIG. Here, the variable resistance element included in each memory cell has a non-linear conductive film, and when the element is in a high resistance state, information “1” is assigned, and when the low resistance state is assigned to information “0”, respectively. An example of operation is shown. For convenience of explanation, only the case where information is written to and read from the memory cells M111 and M122 is shown.

図35におけるVPは、メモリセルが備える素子の抵抗変化に必要なパルス電圧を示す。図35に示す例では、ビット線BL0およびBL1、ならびに、ワード線WL0およびWL1には、定常的に電圧VP/2が印加されているが、VP/2<閾値電圧Vfの関係が成立することが好ましい。なお、閾値電圧Vfとは、リセット(高抵抗化)電圧VPまたはセット(低抵抗化)電圧VP’(>VP)を示す。この関係が成立することにより、非選択のメモリセルに回り込む漏れ電流、即ち、情報を書き込む必要のないメモリセルへ供給される余分な電流、を抑制でき、メモリ200の低消費電力化をより一層進めることができるからである。また、この関係の成立により、非選択のメモリセルへの意図しない書き込み(一般に「ディスターブ」と称される)が抑制されるなどの利点が得られる。   VP in FIG. 35 indicates a pulse voltage necessary for resistance change of an element included in the memory cell. In the example shown in FIG. 35, the voltage VP / 2 is constantly applied to the bit lines BL0 and BL1 and the word lines WL0 and WL1, but the relationship of VP / 2 <threshold voltage Vf is established. Is preferred. The threshold voltage Vf indicates a reset (high resistance) voltage VP or a set (low resistance) voltage VP ′ (> VP). When this relationship is established, leakage current that flows into unselected memory cells, that is, extra current supplied to memory cells that do not need to be written with information, can be suppressed, and the power consumption of the memory 200 can be further reduced. This is because it can proceed. Further, the establishment of this relationship provides an advantage that unintentional writing (generally referred to as “disturb”) to unselected memory cells is suppressed.

図35のtWは、1回の書き込みサイクルに要する時間(書き込みサイクル時間)、tRは、1回の読み出しサイクルに要する時間(読み出しサイクル時間)である。   In FIG. 35, tW is the time required for one write cycle (write cycle time), and tR is the time required for one read cycle (read cycle time).

ここで、メモリセルM111の書き込みサイクルにおいて、ビット線BL0にパルス幅tPのパルス電圧VPを印加し、そのタイミングに対応するように、ワード線WL0にパルス幅tPの0V(ゼロボルト)の電圧を印加する。これにより、メモリセルM111の抵抗変化素子が高抵抗化し、メモリセルM111に情報「1」が書き込まれる。   Here, in the write cycle of the memory cell M111, a pulse voltage VP having a pulse width tP is applied to the bit line BL0, and a voltage having a pulse width tP of 0V (zero volt) is applied to the word line WL0 so as to correspond to the timing. To do. As a result, the resistance change element of the memory cell M111 is increased in resistance, and information “1” is written in the memory cell M111.

次に、メモリセルM122の書き込みサイクルにおいて、ワード線WL1にパルス幅tPの0V(ゼロボルト)の電圧を印加し、そのタイミングに対応するように、ビット線BL1にパルス幅tPのパルス電圧VP’(VP’>VP)を印加する。これにより、メモリセルM122の抵抗変化素子が低抵抗化し、メモリセルM122に情報「0」が書き込まれる。   Next, in the write cycle of the memory cell M122, a voltage of 0 V (zero volt) with a pulse width tP is applied to the word line WL1, and a pulse voltage VP ′ (with a pulse width tP) is applied to the bit line BL1 so as to correspond to the timing. VP ′> VP) is applied. As a result, the resistance change element of the memory cell M122 is reduced in resistance, and information “0” is written in the memory cell M122.

次に、メモリセルM111の読み出しサイクルにおいて、書き込み時のパルス電圧よりもパルス幅が小さく、値が0V(ゼロボルト)よりも大きくVP/2よりも小さい電圧を、ビット線BL0に印加する。このタイミングに対応するように、書き込み時のパルス電圧よりもパルス幅が小さく、値がVP/2よりも大きくVPよりも小さい電圧を、ワード線WL0に印加する。これにより、メモリセルM111の抵抗変化素子の抵抗値に対応する電流が出力され、出力された電流値を検出して、情報「1」を読み出すことができる。   Next, in the read cycle of the memory cell M111, a voltage having a pulse width smaller than the pulse voltage at the time of writing and a value larger than 0 V (zero volts) and smaller than VP / 2 is applied to the bit line BL0. In order to correspond to this timing, a voltage having a pulse width smaller than the pulse voltage at the time of writing and a value larger than VP / 2 and smaller than VP is applied to the word line WL0. Thereby, a current corresponding to the resistance value of the resistance change element of the memory cell M111 is output, and the output current value can be detected to read the information “1”.

次に、メモリセルM122の読み出しサイクルにおいて、先のメモリセルM111の読み出しサイクルと同様の電圧を、ワード線WL1およびビット線BL1に印加する。これにより、メモリセルM122の抵抗変化素子の抵抗値に対応する電流が出力され、出力された電流値を検出して、情報「0」を読み出すことができる。   Next, in the read cycle of the memory cell M122, the same voltage as that of the previous read cycle of the memory cell M111 is applied to the word line WL1 and the bit line BL1. As a result, a current corresponding to the resistance value of the resistance change element of the memory cell M122 is output, and the output current value can be detected to read the information “0”.

なお、本明細書では示していないが、半導体メモリにおいては一般に、不良のメモリセルを救済することを目的として、メモリセルと同一の構成を有する冗長救済用メモリセルが設けられている。また、エラー訂正に用いるパリティビット用のメモリセルをメモリアレイの一部に用意したり、そのようなパリティビット用のメモリセルから構成されるメモリアレイを別途設けることもある。本発明の素子を備えるメモリにおいても、このようなメモリセル、メモリアレイを別途設けてもよく、当該メモリセル、メモリアレイに、本発明の抵抗変化素子を用いることも可能である。   Although not shown in this specification, a semiconductor memory is generally provided with a redundant relief memory cell having the same configuration as the memory cell for the purpose of relieving a defective memory cell. In addition, a parity bit memory cell used for error correction may be prepared in a part of the memory array, or a memory array including such a parity bit memory cell may be separately provided. Such a memory cell and memory array may be separately provided in a memory including the element of the present invention, and the resistance change element of the present invention can be used for the memory cell and memory array.

図36は、本発明の素子を備えるメモリの構成の一例を示すブロック図である。   FIG. 36 is a block diagram showing an example of a configuration of a memory including the element of the present invention.

図36に示すように、半導体メモリ400は、半導体基板401上に、CPU402、外部回路との間でデータの入出力処理を行う入出力回路403、所定の演算を実行する論理回路404、アナログ信号を処理するアナログ回路405、自己診断を行うためのBIST(Built In Self Test)回路406、SRAM407、ならびに、BIST回路406およびSRAM407と接続され、特定のアドレス情報を格納するための救済アドレス格納レジスタ408を備えている。   As shown in FIG. 36, a semiconductor memory 400 includes a CPU 402, an input / output circuit 403 that performs data input / output processing with an external circuit, a logic circuit 404 that executes a predetermined operation, and an analog signal on a semiconductor substrate 401. Are connected to an analog circuit 405 for processing self-diagnosis, a BIST (Built In Self Test) circuit 406, an SRAM 407, and a BIST circuit 406 and an SRAM 407, and a relief address storage register 408 for storing specific address information It has.

救済アドレス格納レジスタ408は、図37に示すように、本発明の素子に相当する不揮発性記憶素子409と、記憶素子409に対して特定のアドレス情報を書き込むための書き込み回路410と、記憶素子409に書き込まれているアドレス情報を読み出すための読み出し回路411と、ラッチ回路412とを備えている。メモリアレイに対しては、これらの回路がそれぞれ接続されて構成されていればよい。   As shown in FIG. 37, the relief address storage register 408 includes a nonvolatile storage element 409 corresponding to the element of the present invention, a write circuit 410 for writing specific address information to the storage element 409, and a storage element 409. Are provided with a read circuit 411 and a latch circuit 412. It is only necessary that these circuits are connected to the memory array.

記憶素子409は、書込み回路410側への切替え部と、読出し回路411側への切替え部に接続されている。   The storage element 409 is connected to a switching unit to the writing circuit 410 side and a switching unit to the reading circuit 411 side.

図37に示す例では、2層配線を用い、第1配線と第2配線との間に記憶素子409を配置した構成を示しているが、例えば、3層以上の多層配線とした上で、任意の配線間へ不揮発性記憶素子を配置したり、あるいは、必要に応じて複数の配線間に不揮発性記憶素子を配置したりしてもよい。   The example shown in FIG. 37 shows a configuration in which a memory element 409 is disposed between the first wiring and the second wiring using two-layer wiring. A nonvolatile memory element may be arranged between arbitrary wirings, or a nonvolatile memory element may be arranged between a plurality of wirings as necessary.

次に、救済アドレス格納レジスタ408に対してアドレス情報の書き込みを行う手順について、図36、37を参照しながら説明する。   Next, a procedure for writing address information to the relief address storage register 408 will be described with reference to FIGS.

最初に、BIST回路406は、診断指示信号TSTにより、SRAM407のメモリブロックの検査を実行する。このメモリブロックの検査は、LSIの製造過程において、ならびに、LSIを実際のシステムに搭載した状態で、実施される。   First, the BIST circuit 406 executes the inspection of the memory block of the SRAM 407 by the diagnosis instruction signal TST. This inspection of the memory block is performed in the manufacturing process of the LSI and in a state where the LSI is mounted on an actual system.

次に、BIST回路406によるメモリブロックの検査の結果、不良ビットが検出されると、BIST回路406は、書き込みデータ指示信号WDを救済アドレス格納レジスタ408へ出力する。書き込みデータ指示信号WDを受け取った救済アドレス格納レジスタ408は、対応する不良ビットのアドレス情報を救済アドレス格納レジスタに格納する。アドレス情報の格納は、そのアドレス情報に対応するレジスタが備える抵抗変化素子の状態を、高抵抗化または低抵抗化することによって行われる。このようにして、救済アドレス格納レジスタ408へのアドレス情報の書き込みが行われる。   Next, when a defective bit is detected as a result of the memory block inspection by the BIST circuit 406, the BIST circuit 406 outputs a write data instruction signal WD to the relief address storage register 408. The relief address storage register 408 that has received the write data instruction signal WD stores the address information of the corresponding defective bit in the relief address storage register. Address information is stored by increasing or decreasing the resistance state of the variable resistance element included in the register corresponding to the address information. In this way, address information is written to the relief address storage register 408.

SRAM407へのアクセスが実行されると、それと同時に救済アドレス格納レジスタ408に書き込まれているアドレス情報が読み出される。このアドレス情報の読み出しは、抵抗変化素子の状態に応じた出力電流値を検出することにより行われる。救済アドレス格納レジスタ408から読み出されたアドレス情報と、アクセス先のアドレス情報とが一致する場合、SRAM407内に設けられている予備の冗長メモリセルへのアクセスが実行され、当該メモリセルへの情報の読み取りまたは書き込みが行われる。   When the access to the SRAM 407 is executed, the address information written in the relief address storage register 408 is read at the same time. The address information is read by detecting an output current value corresponding to the state of the resistance change element. When the address information read from the relief address storage register 408 matches the address information of the access destination, access to the spare redundant memory cell provided in the SRAM 407 is executed, and information to the memory cell is obtained. Is read or written.

このような自己診断機能の実現により、メモリを製造する際の検査工程において、外部の高価なLSIテスタを用いる必要がなくなる。また、検査時だけではなく、実際の使用により経時変化を起こした場合にも不良ビットの救済が可能となり、長期間に亘り、メモリの品質を保つことができる。   The realization of such a self-diagnosis function eliminates the need to use an expensive external LSI tester in the inspection process when manufacturing the memory. Further, not only at the time of inspection, but also when a change with time occurs due to actual use, the defective bit can be relieved, and the quality of the memory can be maintained over a long period of time.

本発明の素子を備えるメモリは、製造工程において1回のみ情報を書き込む場合と、製品出荷後に繰り返し情報を書き換える場合との何れにも対応することができる。   A memory including the element of the present invention can cope with both a case where information is written only once in a manufacturing process and a case where information is rewritten repeatedly after product shipment.

以下、実施例によって本発明をより詳細に説明する。本発明は、以下に示す実施例に限定されない。   Hereinafter, the present invention will be described in more detail with reference to examples. The present invention is not limited to the examples shown below.

(実施例1)
実施例1では、図1に示す構造を有する抵抗変化素子1を作製し、その抵抗変化特性を評価した。素子1は、図11〜19に示す方法に基づいて作製した。また、鉄酸化物(Fe−O)からなる抵抗変化部12とし、当該抵抗変化部は、Fe34からなる母材を酸化処理して形成した。
Example 1
In Example 1, the variable resistance element 1 having the structure shown in FIG. 1 was produced, and its resistance change characteristics were evaluated. The element 1 was produced based on the method shown in FIGS. Further, the resistance change portion 12 made of an iron oxide (Fe-O), the variable resistance region is formed by oxidizing a base material consisting of Fe 3 O 4.

最初に、表面にTEOS膜(SiO2膜)が形成された基板10の表面に、基板10に埋め込まれる(ただし表面は露出する)ように、Cuを主成分とする帯状の下部配線電極17を形成した。下部配線電極17は、標準的なCuダマシンプロセスを用いて形成し、下部配線電極17の底面および側面を含む表面には、Ta/TaNの多層膜を配置した。下部配線電極17の配線幅は1μmとした。 First, a strip-like lower wiring electrode 17 containing Cu as a main component is embedded on the surface of the substrate 10 on which the TEOS film (SiO 2 film) is formed so as to be embedded in the substrate 10 (however, the surface is exposed). Formed. The lower wiring electrode 17 was formed using a standard Cu damascene process, and a Ta / TaN multilayer film was disposed on the surface including the bottom and side surfaces of the lower wiring electrode 17. The wiring width of the lower wiring electrode 17 was 1 μm.

次に、絶縁膜14としてTEOS膜と、導電膜21としてPt膜とを交互に積層した積層体を、基板10および下部配線電極17上に形成した。TEOS膜の厚さは500nm、Pt膜の厚さは50nmとし、Pt膜の積層数は4とした。Pt膜は、マグネトロンスパッタリング法により、圧力0.7Paのアルゴン雰囲気下において、基板温度を27℃、印加電力を100Wとして作製した。   Next, a laminated body in which a TEOS film as the insulating film 14 and a Pt film as the conductive film 21 were alternately laminated was formed on the substrate 10 and the lower wiring electrode 17. The thickness of the TEOS film was 500 nm, the thickness of the Pt film was 50 nm, and the number of stacked Pt films was 4. The Pt film was produced by a magnetron sputtering method in an argon atmosphere at a pressure of 0.7 Pa with a substrate temperature of 27 ° C. and an applied power of 100 W.

次に、絶縁膜14と導電膜21との積層体を微細加工して、導電膜21から第1の電極11を形成した。多層膜の微細加工には、標準的なリソグラフィー法およびエッチング法を用い、第1の電極11の形状は、基板10の主面に垂直な方向から見て、下部配線電極17と直交する帯状とした。第1の電極11の配線幅は5μmとした。   Next, the stacked body of the insulating film 14 and the conductive film 21 was finely processed to form the first electrode 11 from the conductive film 21. Standard lithography and etching methods are used for microfabrication of the multilayer film, and the shape of the first electrode 11 is a belt-like shape perpendicular to the lower wiring electrode 17 when viewed from the direction perpendicular to the main surface of the substrate 10. did. The wiring width of the first electrode 11 was 5 μm.

次に、絶縁材料として厚さ1500nmのTEOS膜を堆積させた後、堆積させた絶縁材料をCMP法により平坦化して、絶縁層22を形成した。   Next, a TEOS film having a thickness of 1500 nm was deposited as an insulating material, and then the deposited insulating material was planarized by CMP to form an insulating layer 22.

次に、基板10の主面に垂直な方向から見て、下部配線電極17と第1の電極11とが交差する部分に、下部配線電極17が露出するように円柱状の開口部23(0.4μmφ)を形成した。   Next, when viewed from a direction perpendicular to the main surface of the substrate 10, a cylindrical opening 23 (0) is provided so that the lower wiring electrode 17 is exposed at a portion where the lower wiring electrode 17 and the first electrode 11 intersect. .4 μmφ) was formed.

次に、形成した開口部23の内部に、抵抗変化材料の母材としてFe34を堆積させた。Fe34の堆積は、ターゲットとしてFeO0.75を用いたマグネトロンスパッタリング法により、圧力0.6Paのアルゴン雰囲気下において、基板10の温度を室温〜400℃の範囲(主に300℃)とし、印加電力をRF100Wとして行った。母材の堆積にあたっては、開口部23の側面には母材を堆積させるが、開口部23が母材で充填されないように留意した。堆積させた母材の比抵抗は5〜50mΩcm(典型的には10mΩcm)程度であり、この比抵抗値、ならびにX線回折法、赤外吸収法、ラマン分光法などの評価手法により、当該母材がFe34であることを確認した。続いて、酸化雰囲気下における熱処理(300℃、1分)により、堆積させた母材を酸化処理した後、開口部23の底面および絶縁層22上に堆積した酸化後の母材をドライエッチングにより除去して、鉄酸化物からなる円筒状の抵抗変化部12を、開口部23内に形成した。抵抗変化部12の膜厚は20nmであった。抵抗変化部12の組成は、Fe34のベタ膜に対する同条件での酸化処理の結果から、FeOX1(3/2≧X1>4/3)と推定された。 Next, Fe 3 O 4 was deposited inside the formed opening 23 as a base material of the resistance change material. The deposition of Fe 3 O 4 is performed by magnetron sputtering using FeO 0.75 as a target, with the temperature of the substrate 10 being in the range of room temperature to 400 ° C. (mainly 300 ° C.) in an argon atmosphere at a pressure of 0.6 Pa. The power was RF100W. In depositing the base material, the base material was deposited on the side surface of the opening 23, but attention was paid so that the opening 23 was not filled with the base material. The specific resistance of the deposited base material is about 5 to 50 mΩcm (typically 10 mΩcm). The specific resistance value and evaluation methods such as X-ray diffraction, infrared absorption, and Raman spectroscopy are used to determine the specific resistance of the base material. It was confirmed that the material was Fe 3 O 4 . Subsequently, the deposited base material is oxidized by heat treatment (300 ° C., 1 minute) in an oxidizing atmosphere, and then the oxidized base material deposited on the bottom surface of the opening 23 and the insulating layer 22 is dry-etched. After removal, a cylindrical resistance change portion 12 made of iron oxide was formed in the opening 23. The film thickness of the resistance change portion 12 was 20 nm. The composition of the resistance change portion 12 was estimated to be FeO X1 (3/2 ≧ X1> 4/3) from the result of oxidation treatment under the same conditions for the solid film of Fe 3 O 4 .

次に、開口部23の内部を充填するように、導電性材料25として、Pt/TaN/Wの積層膜を堆積させ、絶縁層22上に堆積した導電性材料25をCMP法により除去して、円筒状の抵抗変化部12の内部に充填されたプラグ状の第2の電極13とした。上記積層膜におけるPt膜の厚さは10nm、TaN膜の厚さは20nmとし、Wは、Pt膜およびTaN膜の堆積に続き、残存する空間を充填するように堆積させた。   Next, a Pt / TaN / W laminated film is deposited as the conductive material 25 so as to fill the inside of the opening 23, and the conductive material 25 deposited on the insulating layer 22 is removed by CMP. The plug-shaped second electrode 13 filled in the cylindrical resistance change portion 12 was used. In the laminated film, the thickness of the Pt film was 10 nm, the thickness of the TaN film was 20 nm, and W was deposited so as to fill the remaining space following the deposition of the Pt film and the TaN film.

次に、下部配線電極17が伸長する方向と同じ方向に伸長する帯状の上部配線電極16を、TaNにより形成し、図1に示すような抵抗変化素子1(サンプル1)とした。上部配線電極16の厚さは50nm、配線幅は5μmとした。   Next, a strip-shaped upper wiring electrode 16 extending in the same direction as the direction in which the lower wiring electrode 17 extends was formed of TaN to obtain a resistance change element 1 (sample 1) as shown in FIG. The thickness of the upper wiring electrode 16 was 50 nm, and the wiring width was 5 μm.

このように作製したサンプル1の電気的特性を評価したところ、非線形のバイアス電圧印加性を示した。これは、抵抗変化部12を構成する鉄酸化物がn形半導体であり、抵抗変化部12と、高い仕事関数を有するPtからなる第1の電極11との接触がショットキー的であることが原因ではないかと推定された。   When the electrical characteristics of Sample 1 produced in this way were evaluated, it showed non-linear bias voltage applicability. This is because the iron oxide constituting the resistance change portion 12 is an n-type semiconductor, and the contact between the resistance change portion 12 and the first electrode 11 made of Pt having a high work function is Schottky. It was presumed to be the cause.

次に、サンプル1に対して、図31に示すパルス状の電圧を印加して、その抵抗変化比を評価した。抵抗変化比の評価は、以下のように行った。パルスジェネレータを用いて、サンプル1の第1の電極11と下部配線電極17との間に、リセット電圧として1V、セット電圧として2.5V、リード電圧として0.05Vの正バイアス電圧を印加した。各電圧のパルス幅は10ms(ミリ秒)とし、セット電圧を印加した後のサンプル1の電気抵抗値、および、リセット電圧を印加した後のサンプル1の電気抵抗値を、リード電圧の印加によるサンプル1の出力電流値から求めた。一方の電気抵抗値が、サンプル1の高抵抗状態を反映する値となり、他方の電気抵抗値が、サンプル1の低抵抗状態を反映する値となる。ここで、上記のようにして求めたサンプル1の高抵抗状態の電気抵抗値をRHIGH、サンプル1の低抵抗状態の電気抵抗値をRLOWとし、以下の式から抵抗変化比を求めた。
[抵抗変化比]=(RHIGH−RLOW)/RLOW
Next, a pulse voltage shown in FIG. 31 was applied to Sample 1 and the resistance change ratio was evaluated. The resistance change ratio was evaluated as follows. A positive bias voltage of 1 V as a reset voltage, 2.5 V as a set voltage, and 0.05 V as a read voltage was applied between the first electrode 11 and the lower wiring electrode 17 of Sample 1 using a pulse generator. The pulse width of each voltage is 10 ms (milliseconds), and the electric resistance value of sample 1 after applying the set voltage and the electric resistance value of sample 1 after applying the reset voltage are samples by applying the read voltage. It was obtained from the output current value of 1. One electrical resistance value reflects the high resistance state of sample 1, and the other electrical resistance value reflects the low resistance state of sample 1. Here, the electrical resistance value of Sample 1 obtained in the above-described manner in the high resistance state is R HIGH , and the electrical resistance value of Sample 1 in the low resistance state is R LOW, and the resistance change ratio is obtained from the following equation.
[Resistance change ratio] = (R HIGH -R LOW ) / R LOW

評価の結果、サンプル1は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性(RHigh/RLOW保持特性)を示した。なお、書き込み繰り返し性能とは、セット動作とリセット動作を1サイクルとして繰り返した際の動作可否を評価した特性であり、保持特性とは、RHighおよびRLOWの状態にある素子を常温下に保持したときに、素子の抵抗値の変化が初期値の25%以内に保持されている時間により評価した特性である。 As a result of the evaluation, Sample 1 exhibited a resistance change ratio of 10 times or more, a write repetition performance of 1000 times or more, and a holding characteristic (R High / R LOW holding characteristic) of 500 hours or more. Note that the write repeatability is a characteristic that evaluates whether or not the set operation and the reset operation are repeated as one cycle, and the retention characteristic is that the elements in the R High and R LOW states are held at room temperature. This is a characteristic evaluated by the time during which the change in the resistance value of the element is held within 25% of the initial value.

評価結果を以下の表1に示す。   The evaluation results are shown in Table 1 below.

Figure 2009081251
Figure 2009081251

これとは別に、リセット電圧として1.5Vの正バイアス電圧、セット電圧として2.5Vの負バイアス電圧、リード電圧として0.05Vの正バイアス電圧を印加して、サンプル1のバイポーラ動作の検証も行った。各電圧のパルス幅は100ns(ナノ秒)とした。この動作により、サンプル1の抵抗変化比を上記と同様にして求めたところ、サンプル1は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性を示した。   Separately, a positive bias voltage of 1.5 V is applied as a reset voltage, a negative bias voltage of 2.5 V is applied as a set voltage, and a positive bias voltage of 0.05 V is applied as a read voltage, so that the bipolar operation of Sample 1 can be verified. went. The pulse width of each voltage was 100 ns (nanoseconds). With this operation, the resistance change ratio of sample 1 was obtained in the same manner as described above. Sample 1 exhibited a resistance change ratio of 10 times or more, a write repetition performance of 1000 times or more, and a holding characteristic of 500 hours or more. It was.

(実施例2)
実施例2では、第1の電極11(導電膜21)としてPt膜の代わりにTaN膜を用いた以外は実施例1と同様にして、図1に示す構造を有する抵抗変化素子1(サンプル2)を作製した。
(Example 2)
In Example 2, the variable resistance element 1 (sample 2) having the structure shown in FIG. 1 was used in the same manner as in Example 1 except that a TaN film was used instead of the Pt film as the first electrode 11 (conductive film 21). ) Was produced.

TaN膜は、Taをターゲットとして用いたマグネトロンスパッタリング法により、圧力0.1Paの窒素−アルゴン混合雰囲気下(窒素:アルゴン(体積比)=約4:1)において、基板温度を0〜400℃の範囲(主に350℃)とし、印加電力をDC4kWとして作製した。   The TaN film is formed by a magnetron sputtering method using Ta as a target in a nitrogen-argon mixed atmosphere at a pressure of 0.1 Pa (nitrogen: argon (volume ratio) = about 4: 1) at a substrate temperature of 0 to 400 ° C. It was made into the range (mainly 350 degreeC), and applied electric power was made into DC4kW.

サンプル2の抵抗変化比、書き込み繰り返し性能および保持特性を、実施例1と同様に評価したところ、サンプル2は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性を示した。   When the resistance change ratio, the write repetition performance, and the retention characteristic of Sample 2 were evaluated in the same manner as in Example 1, the resistance change ratio of Sample 2 was 10 times or more, the write repetition performance of 1000 times or more, and 500 hours or more. The retention characteristics were shown.

評価結果を以下の表2に示す。   The evaluation results are shown in Table 2 below.

Figure 2009081251
Figure 2009081251

(実施例3)
実施例3では、鉄酸化物の代わりにタンタル酸化物(Ta−O)からなる抵抗変化部12とした以外は実施例1と同様にして、図1に示す構造を有する抵抗変化素子1(サンプル3)を作製した。
(Example 3)
In Example 3, the variable resistance element 1 (sample) having the structure shown in FIG. 1 was used in the same manner as in Example 1 except that the variable resistance part 12 was made of tantalum oxide (Ta—O) instead of iron oxide. 3) was produced.

抵抗変化部12は、開口部23内部へのタンタル酸化物の堆積によって形成した。タンタル酸化物は、TaをターゲットとするRFマグネトロンスパッタリング法により、圧力0.2〜5Paの酸素−アルゴン混合雰囲気下(酸素の流量比が0.1〜10体積%)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力を150〜300Wとして堆積させた。この堆積により形成した抵抗変化部12の膜厚は20nmであった。また、抵抗変化部12の組成は、同条件において平板上に堆積させたTa酸化物の組成を評価した結果から、酸素含有率(O/(Ta+O))にして0.5〜0.7程度であると推定された。   The resistance change portion 12 was formed by depositing tantalum oxide inside the opening 23. Tantalum oxide has a substrate temperature of 20 to 20 in an oxygen-argon mixed atmosphere with a pressure of 0.2 to 5 Pa (oxygen flow ratio of 0.1 to 10% by volume) by an RF magnetron sputtering method using Ta as a target. The deposition was performed in a range of 400 ° C. (mainly 300 ° C.) and an applied power of 150 to 300 W. The film thickness of the resistance change portion 12 formed by this deposition was 20 nm. Moreover, the composition of the resistance change portion 12 is about 0.5 to 0.7 in terms of oxygen content (O / (Ta + O)) from the result of evaluating the composition of the Ta oxide deposited on the flat plate under the same conditions. It was estimated that.

サンプル3の抵抗変化比、書き込み繰り返し性能および保持特性を、実施例1と同様に評価したところ、サンプル3は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性を示した。   When the resistance change ratio, the write repetition performance, and the retention characteristics of Sample 3 were evaluated in the same manner as in Example 1, the resistance change ratio of Sample 3 was 10 times or more, the write repetition performance of 1000 times or more, and 500 hours or more. The retention characteristics were shown.

評価結果を以下の表3に示す。   The evaluation results are shown in Table 3 below.

Figure 2009081251
Figure 2009081251

これとは別に、リセット電圧として1.5Vの正バイアス電圧、セット電圧として2.5Vの負バイアス電圧、リード電圧として0.05Vの正バイアス電圧を印加して、サンプル3のバイポーラ動作の検証も行った。各電圧のパルス幅は100ns(ナノ秒)とした。この動作により、サンプル3の抵抗変化比を上記と同様にして求めたところ、サンプル3は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性を示した。   Separately, a positive bias voltage of 1.5 V is applied as a reset voltage, a negative bias voltage of 2.5 V is applied as a set voltage, and a positive bias voltage of 0.05 V is applied as a read voltage, so that the bipolar operation of Sample 3 can be verified. went. The pulse width of each voltage was 100 ns (nanoseconds). By this operation, the resistance change ratio of sample 3 was obtained in the same manner as described above. Sample 3 showed a resistance change ratio of 10 times or more, a write repetition performance of 1000 times or more, and a holding characteristic of 500 hours or more. It was.

(実施例4)
実施例4では、鉄酸化物の代わりにタンタル酸化物(Ta−O)からなる抵抗変化部12とした以外は実施例2と同様にして、図1に示す構造を有する抵抗変化素子1(サンプル4)を作製した。
Example 4
In Example 4, the variable resistance element 1 (sample) having the structure shown in FIG. 1 was used in the same manner as in Example 2 except that the variable resistance part 12 was made of tantalum oxide (Ta—O) instead of iron oxide. 4) was produced.

抵抗変化部12は、開口部23の内部に、抵抗変化材料の母材としてTaNを堆積させた後、堆積させたTaNを酸化処理して形成した。   The resistance change portion 12 was formed by depositing TaN as a base material of the resistance change material in the opening 23 and then oxidizing the deposited TaN.

母材であるTaNは、Taをターゲットとして用いたマグネトロンスパッタリング法により、圧力0.1Paの窒素−アルゴン混合雰囲気下(窒素:アルゴン(体積比)=約4:1)において、基板温度を0〜400℃の範囲(主に350℃)とし、印加電力をDC4kWとして、開口部23の内部に堆積させた。   TaN, which is a base material, has a substrate temperature of 0 to 0 in a nitrogen-argon mixed atmosphere (nitrogen: argon (volume ratio) = approximately 4: 1) at a pressure of 0.1 Pa by a magnetron sputtering method using Ta as a target. The temperature was 400 ° C. (mainly 350 ° C.) and the applied power was DC 4 kW.

次に、プラズマ酸化(250℃、60秒)により、堆積させたTaNを酸化処理して、タリウム酸化物からなる抵抗変化部12とした。形成した抵抗変化部12の膜厚は1〜5nmであった。また、抵抗変化部12の組成は、TaNのベタ膜に対する同条件での酸化処理の結果から、酸素含有率(O/(Ta+O))にして0.5〜0.7程度であると推定された。   Next, the deposited TaN was oxidized by plasma oxidation (250 ° C., 60 seconds) to form a resistance change portion 12 made of thallium oxide. The film thickness of the formed resistance change portion 12 was 1 to 5 nm. Further, the composition of the resistance change portion 12 is estimated to be about 0.5 to 0.7 in terms of oxygen content (O / (Ta + O)) from the result of oxidation treatment under the same conditions for the solid film of TaN. It was.

サンプル4の抵抗変化比、書き込み繰り返し性能および保持特性を、実施例1と同様に評価したところ、サンプル4は、10倍以上の抵抗変化比、ならびに1000回以上の書き込み繰り返し性能、および500時間以上の保持特性を示した。   When the resistance change ratio, the write repetition performance, and the retention characteristics of Sample 4 were evaluated in the same manner as in Example 1, the resistance change ratio of Sample 4 was 10 times or more, the write repetition performance of 1000 times or more, and 500 hours or more. The retention characteristics were shown.

評価結果を以下の表4に示す。   The evaluation results are shown in Table 4 below.

Figure 2009081251
Figure 2009081251

(実施例5)
実施例5では、第1の電極11を構成する材料、および、抵抗変化部12を構成する材料を変化させて、図1に示す構造を有する抵抗変化素子1(サンプル5−1〜5−3)を作製し、その抵抗変化特性を評価した。サンプル5−1〜5−3の各サンプルは、基本的に実施例1と同様にして作製した。
(Example 5)
In Example 5, the resistance change element 1 (samples 5-1 to 5-3) having the structure shown in FIG. 1 was changed by changing the material constituting the first electrode 11 and the material constituting the resistance change portion 12. ) And its resistance change characteristics were evaluated. Each sample of Samples 5-1 to 5-3 was fabricated in the same manner as in Example 1.

各サンプルにおける第1の電極11を構成する材料と、抵抗変化部12を構成する材料との組み合わせは、以下の通りである。
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
サンプル5−1 TiN(第1の電極) Ti−O(抵抗変化部)
サンプル5−2 TaN(第1の電極) W−O(抵抗変化部)
サンプル5−3 Pt(第1の電極) Hf−O(抵抗変化部)
−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
The combination of the material which comprises the 1st electrode 11 in each sample, and the material which comprises the resistance change part 12 is as follows.
----------------------------------
Sample 5-1 TiN (first electrode) Ti-O (resistance change portion)
Sample 5-2 TaN (first electrode) WO (resistance change portion)
Sample 5-3 Pt (first electrode) Hf-O (resistance change portion)
----------------------------------

TiN膜は、Tiをターゲットとするマグネトロンスパッタリング法により、圧力0.1Paの窒素−アルゴン混合雰囲気下(窒素:アルゴン(体積比)=約4:1)において、基板温度を20〜400℃の範囲(主に150℃)とし、印加電力をDC4kWとして作製した。   The TiN film is formed by a magnetron sputtering method using Ti as a target in a nitrogen-argon mixed atmosphere (nitrogen: argon (volume ratio) = about 4: 1) at a pressure of 0.1 Pa in a substrate temperature range of 20 to 400 ° C. (Mainly 150 ° C.), and the applied power was DC4 kW.

TaN膜は、Taをターゲットとするマグネトロンスパッタリング法により、圧力0.1Paの窒素−アルゴン混合雰囲気下(窒素:アルゴン(体積比)=約4:1)において、基板温度を0〜400℃の範囲(主に350℃)とし、印加電力をDC4kWとして作製した。   The TaN film is formed by a magnetron sputtering method using Ta as a target in a nitrogen-argon mixed atmosphere at a pressure of 0.1 Pa (nitrogen: argon (volume ratio) = approximately 4: 1) in a range of 0 to 400 ° C. of the substrate temperature. (Mainly 350 ° C.), and the applied power was DC4 kW.

Pt膜は、マグネトロンスパッタリング法により、圧力0.7Paのアルゴン雰囲気下において、基板温度を27℃とし、印加電力を100Wとして作製した。   The Pt film was produced by a magnetron sputtering method in an argon atmosphere at a pressure of 0.7 Pa with a substrate temperature of 27 ° C. and an applied power of 100 W.

Ti−O(チタン酸化物)は、Tiをターゲットとするマグネトロンスパッタリング法により、圧力0.2〜5Paの酸素−アルゴン混合雰囲気下(酸素の流量比にして0.1〜10体積%)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして堆積させた。堆積させたチタン酸化物の組成は、同条件において平板上に堆積させたチタン酸化物の組成を評価した結果から、TiOX2(0.5≦X2<2)と推定された。 Ti-O (titanium oxide) is obtained by a magnetron sputtering method using Ti as a target in an oxygen-argon mixed atmosphere at a pressure of 0.2 to 5 Pa (0.1 to 10% by volume as an oxygen flow ratio). The substrate temperature was set in the range of 20 to 400 ° C. (mainly 300 ° C.), and the applied power was RF150-300W. The composition of the deposited titanium oxide was estimated to be TiO X2 (0.5 ≦ X2 <2) from the result of evaluating the composition of the titanium oxide deposited on the flat plate under the same conditions.

W−O(タングステン酸化物)は、Wをターゲットとするマグネトロンスパッタリング法により、圧力0.2〜5Paの酸素−アルゴン混合雰囲気下(酸素の流量比にして0.1〜10体積%)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして堆積させた。堆積させたタングステン酸化物の組成は、同条件において平板上に堆積させたタングステン酸化物の組成を評価した結果から、WOX6(0.5≦X6<3)と推定された。 W—O (tungsten oxide) is obtained by a magnetron sputtering method using W as a target in an oxygen-argon mixed atmosphere at a pressure of 0.2 to 5 Pa (0.1 to 10% by volume as an oxygen flow ratio). The substrate temperature was set in the range of 20 to 400 ° C. (mainly 300 ° C.), and the applied power was RF150-300W. The composition of the deposited tungsten oxide was estimated to be WO X6 (0.5 ≦ X6 <3) from the result of evaluating the composition of the tungsten oxide deposited on the flat plate under the same conditions.

Hf−O(ハフニウム酸化物)は、Hfをターゲットとするマグネトロンスパッタリング法により、圧力0.2〜5Paの酸素−アルゴン混合雰囲気下(酸素の流量比にして0.1〜10体積%)において、基板温度を20〜400℃の範囲(主に300℃)とし、印加電力をRF150−300Wとして堆積させた。堆積させたハフニウム酸化物の組成は、同条件において平板上に堆積させたハフニウム酸化物の組成を評価した結果から、HfOX7(0.5≦X7<2)と推定された。 Hf-O (hafnium oxide) is obtained by a magnetron sputtering method using Hf as a target in an oxygen-argon mixed atmosphere at a pressure of 0.2 to 5 Pa (0.1 to 10% by volume as an oxygen flow ratio). The substrate temperature was set in the range of 20 to 400 ° C. (mainly 300 ° C.), and the applied power was RF150-300W. The composition of the deposited hafnium oxide was estimated to be HfO X7 (0.5 ≦ X7 <2) from the result of evaluating the composition of the hafnium oxide deposited on the flat plate under the same conditions.

サンプル5−1〜5−3の抵抗変化比、書き込み繰り返し性能および保持特性を、実施例1と同様に評価したところ、サンプル5−1〜5−3は、いずれも、10倍以上の抵抗変化比、ならびに100回以上の書き込み繰り返し性能、および100時間以上の保持特性を示した。   When the resistance change ratio, the write repetition performance, and the retention characteristics of Samples 5-1 to 5-3 were evaluated in the same manner as in Example 1, all of Samples 5-1 to 5-3 had a resistance change of 10 times or more. The ratio, the repetition performance of writing over 100 times, and the retention characteristics over 100 hours were shown.

評価結果を以下の表5に示す。   The evaluation results are shown in Table 5 below.

Figure 2009081251
Figure 2009081251

(実施例6)
実施例1で作製したサンプル1を、マトリクス状(8×8)に配列して64ビットのメモリアレイを構築し、当該メモリの動作確認を行ったところ、ランダムアクセス型の半導体メモリとしての動作を確認できた。
(Example 6)
Sample 1 produced in Example 1 was arranged in a matrix (8 × 8) to construct a 64-bit memory array, and the operation of the memory was checked. It could be confirmed.

本発明によれば、抵抗変化部の形成プロセスの負荷が低減されながら、素子のさらなる微細化および高集積化に対応できる新たな構造を有する抵抗変化素子を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the resistance change element which has a new structure which can respond to further miniaturization and high integration of an element can be provided, reducing the load of the formation process of a resistance change part.

本発明の抵抗変化素子は種々の電子デバイスに応用でき、当該電子デバイスとしては、例えば、情報通信端末、デジタル家電などに使用される不揮発性メモリ、スイッチング素子、センサ、画像表示装置などが挙げられる。   The variable resistance element of the present invention can be applied to various electronic devices. Examples of the electronic device include nonvolatile memories, switching elements, sensors, and image display devices used in information communication terminals and digital home appliances. .

本発明の抵抗変化素子の一例を模式的に示す断面図である。It is sectional drawing which shows typically an example of the resistance change element of this invention. 図1に示す抵抗変化素子をその上面から見た平面図である。It is the top view which looked at the resistance change element shown in FIG. 1 from the upper surface. 本発明の抵抗変化素子の別の一例を模式的に示す断面図である。It is sectional drawing which shows typically another example of the variable resistance element of this invention. 本発明の抵抗変化素子の別の一例を模式的に示す断面図である。It is sectional drawing which shows typically another example of the variable resistance element of this invention. 図4に示す抵抗変化素子をその上面から見た平面図である。It is the top view which looked at the resistance change element shown in FIG. 4 from the upper surface. 2以上の本発明の抵抗変化素子をアレイ状に配列した状態を模式的に示す断面図である。It is sectional drawing which shows typically the state which arranged the 2 or more resistance change element of this invention in the array form. 図6に示す配列の状態を、素子の上面から見た平面図である。It is the top view which looked at the state of the arrangement | sequence shown in FIG. 6 from the upper surface of the element. 2以上の本発明の抵抗変化素子を行列状(マトリクス状)に配列した状態を模式的に示す平面図である。It is a top view which shows typically the state which arranged the 2 or more resistance change element of this invention in matrix form (matrix form). 図8に示す配列の状態の等価回路を示す図である。It is a figure which shows the equivalent circuit of the state of the arrangement | sequence shown in FIG. 本発明の抵抗変化素子の別の一例を模式的に示す平面図である。It is a top view which shows typically another example of the variable resistance element of this invention. 本発明の抵抗変化素子の製造方法の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the manufacturing method of the resistance change element of this invention. 図11の工程に続く工程を示す図である。FIG. 12 is a diagram showing a step that follows the step of FIG. 11. 図12の工程に続く工程を示す図である。FIG. 13 is a diagram showing a step that follows the step of FIG. 12. 図13の工程に続く工程を示す図である。FIG. 14 is a diagram showing a step that follows the step of FIG. 13. 図14の工程に続く工程を示す図である。。FIG. 15 is a diagram showing a step that follows the step of FIG. 14. . 図15の工程に続く工程を示す図である。FIG. 16 is a diagram showing a step that follows the step of FIG. 15. 図16の工程に続く工程を示す図である。FIG. 17 is a diagram showing a step that follows the step of FIG. 16. 図17の工程に続く工程を示す図である。FIG. 18 is a diagram showing a step that follows the step of FIG. 17. 図18の工程に続く工程を示す図である。FIG. 19 is a diagram showing a step that follows the step of FIG. 18. 本発明の抵抗変化素子の別の一例を模式的に示す断面図である。It is sectional drawing which shows typically another example of the variable resistance element of this invention. 本発明の抵抗変化素子の製造方法の別の一例を模式的に示す工程図である。It is process drawing which shows typically another example of the manufacturing method of the resistance change element of this invention. 図21の工程に続く工程を示す図である。FIG. 22 is a diagram showing a step that follows the step of FIG. 21. 図22の工程に続く工程を示す図である。FIG. 23 is a diagram showing a step that follows the step of FIG. 22. 図23の工程に続く工程を示す図である。FIG. 24 is a diagram showing a step that follows the step of FIG. 23. 図24の工程に続く工程を示す図である。FIG. 25 is a diagram showing a step that follows the step of FIG. 24. 図25の工程に続く工程を示す図である。FIG. 26 is a diagram showing a step that follows the step of FIG. 25. 図26の工程に続く工程を示す図である。FIG. 27 is a diagram showing a step that follows the step of FIG. 26. 図27の工程に続く工程を示す図である。FIG. 28 is a diagram showing a step that follows the step of FIG. 27. 図28の工程に続く工程を示す図である。FIG. 29 is a diagram showing a step that follows the step of FIG. 28. 本発明の抵抗変化素子における情報の読み出し方法の一例を説明するための図である。It is a figure for demonstrating an example of the reading method of the information in the resistance change element of this invention. 本発明の抵抗変化素子における情報の書き込みおよび読み出し方法の一例を説明するための図である。It is a figure for demonstrating an example of the writing and reading-out method of the information in the resistance change element of this invention. 本発明の抵抗変化素子を備えるメモリアレイの一例を示す模式図である。It is a schematic diagram which shows an example of a memory array provided with the resistance change element of this invention. 本発明の抵抗変化素子を備えるメモリアレイの一例を示す模式図である。It is a schematic diagram which shows an example of a memory array provided with the resistance change element of this invention. 本発明の抵抗変化素子を備えるメモリの構成の一例を模式的に示すブロック図である。It is a block diagram which shows typically an example of a structure of a memory provided with the resistance change element of this invention. 図34に示すメモリの動作例を示すタイミングチャートである。FIG. 35 is a timing chart showing an operation example of the memory shown in FIG. 34. FIG. 本発明の抵抗変化素子を備えるメモリの構成の別の一例を模式的に示すブロック図である。It is a block diagram which shows typically another example of a structure of a memory provided with the resistance change element of this invention. 図36に示すメモリの救済アドレス格納レジスタの構成の一例を模式的に示すブロック図である。FIG. 37 is a block diagram schematically showing an example of a configuration of a relief address storage register of the memory shown in FIG. 36.

符号の説明Explanation of symbols

1、1a 抵抗変化素子
2 素子群
3 素子群
10 基板
11 第1の電極
12 抵抗変化部
13 第2の電極
14 絶縁膜
15 積層体
16 上部配線電極
17 下部配線電極
18 非線形導電膜
21 導電膜
22 絶縁層
23 開口部
24 抵抗変化材料
25 導電性材料
32 ビット線
33 ワード線
35、35a、35b、35c パストランジスタ
37 参照素子群
91 (素子1からの)出力
92a、92b 負帰還増幅回路
93 (負帰還増幅回路92aからの)出力
94 参照素子
95 (参照素子94からの)出力
96 (負帰還増幅回路92bからの)出力
97 差動増幅回路
98 (差動増幅回路97からの)出力信号
100 メモリアレイ
200 半導体メモリ
201 メモリ本体部
202 メモリアレイ
203 行選択回路/ドライバ
204 列選択回路/ドライバ
205 書き込み回路
206 センスアンプ
207 データ入出力回路
208 アドレス入力回路
209 制御回路
400 半導体メモリ
401 半導体基板
402 CPU
403 入出力回路
404 論理回路
405 アナログ回路
406 BIST回路
407 SRAM
408 救済アドレス格納レジスタ
409 不揮発性記憶素子
410 書き込み回路
411 読み出し回路
412 ラッチ回路
DESCRIPTION OF SYMBOLS 1, 1a Resistance change element 2 Element group 3 Element group 10 Board | substrate 11 1st electrode 12 Resistance change part 13 2nd electrode 14 Insulating film 15 Laminated body 16 Upper wiring electrode 17 Lower wiring electrode 18 Nonlinear conductive film 21 Conductive film 22 Insulating layer 23 Opening 24 Resistance change material 25 Conductive material 32 Bit line 33 Word line 35, 35a, 35b, 35c Pass transistor 37 Reference element group 91 Output (from element 1) 92a, 92b Negative feedback amplifier circuit 93 (Negative) Output 94 (from feedback amplifier 92a) Reference element 95 Output 96 (from reference element 94) Output 96 (From negative feedback amplifier 92b) 97 Differential amplifier 98 Output signal (From differential amplifier 97) 100 Memory Array 200 Semiconductor memory 201 Memory body 202 Memory array 203 Row selection circuit / driver 2 4 column selection circuit / driver 205 write circuit 206 sense amplifier 207 data input-output circuit 208 address input circuit 209 control circuit 400 semiconductor memory 401 a semiconductor substrate 402 CPU
403 I / O circuit 404 Logic circuit 405 Analog circuit 406 BIST circuit 407 SRAM
408 Relief address storage register 409 Non-volatile memory element 410 Write circuit 411 Read circuit 412 Latch circuit

Claims (31)

基板と、前記基板上に配置された第1の電極および第2の電極と、前記第1および第2の電極の間に配置された抵抗変化部と、を含み、
前記第1および第2の電極の間の電気抵抗値が異なる2以上の状態が存在し、
前記第1および第2の電極を介して前記抵抗変化部に駆動電圧または電流を印加することにより、前記2以上の状態から選ばれる1つの状態から他の状態へと変化する抵抗変化素子であって、
前記第1の電極と絶縁膜との積層構造を有する積層体が、前記基板上に配置され、
前記抵抗変化部は、その側面が前記第1の電極および前記絶縁膜の双方の側面に接するように、前記積層体と接しており、
前記抵抗変化部と前記第2の電極とは、各々の側面において互いに接している、抵抗変化素子。
A substrate, a first electrode and a second electrode disposed on the substrate, and a resistance change portion disposed between the first and second electrodes,
There are two or more states with different electrical resistance values between the first and second electrodes,
A resistance change element that changes from one state selected from the two or more states to another state by applying a driving voltage or current to the resistance change unit via the first and second electrodes. And
A stacked body having a stacked structure of the first electrode and the insulating film is disposed on the substrate;
The variable resistance portion is in contact with the stacked body such that the side surfaces thereof are in contact with both side surfaces of the first electrode and the insulating film,
The resistance change element and the second electrode are resistance change elements in contact with each other on each side surface.
前記積層構造における前記第1の電極と前記絶縁膜との積層方向が、前記基板の主面に垂直である請求項1に記載の抵抗変化素子。   The resistance change element according to claim 1, wherein a stacking direction of the first electrode and the insulating film in the stacked structure is perpendicular to a main surface of the substrate. 前記積層構造において、前記第1の電極が前記絶縁膜により狭持されている請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the first electrode is sandwiched between the insulating films in the stacked structure. 前記第1の電極における前記抵抗変化部と接する側面と、前記絶縁膜における前記抵抗変化部と接する側面とが、同一平面上にある請求項1に記載の抵抗変化素子。   2. The variable resistance element according to claim 1, wherein a side surface of the first electrode that contacts the variable resistance portion and a side surface of the insulating film that contacts the variable resistance portion are on the same plane. 前記積層体は、2以上の前記第1の電極および前記絶縁膜が交互に積層された積層構造を有し、
前記2以上の第1の電極から選ばれる少なくとも2つの電極が、共通の前記抵抗変化部と接している請求項1に記載の抵抗変化素子。
The laminated body has a laminated structure in which two or more first electrodes and the insulating film are alternately laminated,
The resistance change element according to claim 1, wherein at least two electrodes selected from the two or more first electrodes are in contact with the common resistance change unit.
前記2以上の第1の電極の全てが、共通の前記抵抗変化部と接している請求項5に記載の抵抗変化素子。   The variable resistance element according to claim 5, wherein all of the two or more first electrodes are in contact with the common variable resistance portion. 前記少なくとも2つの電極における前記抵抗変化部と接する側面が、同一平面上にある請求項5に記載の抵抗変化素子。   The resistance change element according to claim 5, wherein side surfaces of the at least two electrodes that are in contact with the resistance change portion are on the same plane. 前記抵抗変化部は、前記基板の主面に垂直な方向に伸長する柱状である請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the variable resistance portion has a columnar shape extending in a direction perpendicular to a main surface of the substrate. 前記抵抗変化部は、前記基板の主面に垂直な方向を中心軸方向とする筒状であり、
前記第1の電極が前記抵抗変化部の外周面と、前記第2の電極が前記抵抗変化部の内周面と、それぞれ接している請求項1に記載の抵抗変化素子。
The resistance change portion is a cylindrical shape having a direction perpendicular to the main surface of the substrate as a central axis direction,
The resistance change element according to claim 1, wherein the first electrode is in contact with the outer peripheral surface of the resistance change portion, and the second electrode is in contact with the inner peripheral surface of the resistance change portion.
前記第1の電極は、前記抵抗変化部の外周面に対応する形状の周面で形成される貫通孔を有し、
前記抵抗変化部は、前記貫通孔内に配置されている請求項9に記載の抵抗変化素子。
The first electrode has a through hole formed by a peripheral surface having a shape corresponding to the outer peripheral surface of the resistance change portion,
The resistance change element according to claim 9, wherein the resistance change portion is disposed in the through hole.
前記第1の電極は、前記抵抗変化部の外周面に対応する形状の側面を有する切り欠き部を有し、
前記抵抗変化部は、前記切り欠き部と嵌合するように配置されている請求項9に記載の抵抗変化素子。
The first electrode has a notch portion having a side surface having a shape corresponding to the outer peripheral surface of the resistance change portion,
The resistance change element according to claim 9, wherein the resistance change portion is disposed so as to be fitted to the notch portion.
前記第1の電極が、前記基板の主面に平行な主面を有する平板状である請求項10または11に記載の抵抗変化素子。   The variable resistance element according to claim 10, wherein the first electrode has a flat plate shape having a main surface parallel to the main surface of the substrate. 前記抵抗変化部は、その内周面の全周に亘って前記第2の電極と接した部分を有する請求項9に記載の抵抗変化素子。   The variable resistance element according to claim 9, wherein the variable resistance portion has a portion in contact with the second electrode over an entire inner peripheral surface thereof. 前記第2の電極は、前記抵抗変化部の内周面に対応する形状の周面を有する柱状であり、前記抵抗変化部の内部に配置されている請求項9に記載の抵抗変化素子。   10. The variable resistance element according to claim 9, wherein the second electrode has a columnar shape having a peripheral surface corresponding to an inner peripheral surface of the variable resistance portion, and is disposed inside the variable resistance portion. 前記第2の電極が、前記抵抗変化部の内部を充填するように配置されている請求項9に記載の抵抗変化素子。   The resistance change element according to claim 9, wherein the second electrode is disposed so as to fill the inside of the resistance change portion. 前記抵抗変化部の上部および/または下部に、前記第2の電極と電気的に接続された帯状の配線電極がさらに配置されている請求項9に記載の抵抗変化素子。   The resistance change element according to claim 9, wherein a strip-shaped wiring electrode electrically connected to the second electrode is further disposed above and / or below the resistance change portion. 前記第1の電極および前記配線電極は、前記基板の主面に平行な面上を伸長する帯状であり、前記基板の主面に垂直な方向から見て、互いに直交している請求項16に記載の抵抗変化素子。   The first electrode and the wiring electrode have a strip shape extending on a plane parallel to the main surface of the substrate, and are orthogonal to each other when viewed from a direction perpendicular to the main surface of the substrate. The resistance change element described. 前記第1の電極および前記第2の電極から選ばれる少なくとも1つの電極における前記抵抗変化部と接する部分に、非線形の電気特性を有する導電膜が形成されている請求項1に記載の抵抗変化素子。   2. The variable resistance element according to claim 1, wherein a conductive film having nonlinear electrical characteristics is formed in a portion in contact with the variable resistance portion in at least one electrode selected from the first electrode and the second electrode. . 前記導電膜が、ショットキー伝導作用を有する請求項18に記載の抵抗変化素子。   The resistance change element according to claim 18, wherein the conductive film has a Schottky conduction function. 前記抵抗変化部が、鉄(Fe)、チタン(Ti)、タングステン(W)、タンタル(Ta)、およびハフニウム(Hf)から選ばれる少なくとも1種の元素の酸化物を主成分とする請求項1に記載の抵抗変化素子。   2. The resistance change portion is mainly composed of an oxide of at least one element selected from iron (Fe), titanium (Ti), tungsten (W), tantalum (Ta), and hafnium (Hf). The resistance change element according to 1. 請求項1〜20のいずれかに記載の抵抗変化素子をメモリ素子として備える抵抗変化型メモリ。   A resistance change type memory comprising the resistance change element according to claim 1 as a memory element. 2以上の前記素子がマトリクス状に配置されている請求項21に記載の抵抗変化型メモリ。   The resistance change type memory according to claim 21, wherein the two or more elements are arranged in a matrix. 請求項1に記載の抵抗変化素子の製造方法であって、
基板上に、第1の電極と絶縁膜との積層構造を有し、前記第1の電極および前記絶縁膜の側面が露出した第1の積層体を形成する工程(a)と、
前記第1の電極および前記絶縁膜の双方の前記側面に、自らの側面が接するように抵抗変化部を形成する工程(b)と、
前記第1の電極とともに前記抵抗変化部を狭持し、かつ前記抵抗変化部の側面に自らの側面が接するように、第2の電極を形成する工程(c)と、を含む抵抗変化素子の製造方法。
It is a manufacturing method of the resistance change element according to claim 1,
A step (a) of forming a first laminated body having a laminated structure of a first electrode and an insulating film on a substrate, the first electrode and a side surface of the insulating film being exposed;
A step (b) of forming a resistance change portion so that its side surface is in contact with the side surfaces of both the first electrode and the insulating film;
A step (c) of forming a second electrode such that the side surface of the resistance change portion is in contact with the side surface of the resistance change portion while sandwiching the resistance change portion together with the first electrode. Production method.
前記工程(a)において、
2以上の前記第1の電極および前記絶縁膜が交互に積層された積層構造を有する前記第1の積層体を形成し、
前記工程(b)において、
前記2以上の第1の電極から選ばれる少なくとも2つの電極の前記側面に自らの側面が接するように、前記抵抗変化部を形成する、請求項23に記載の抵抗変化素子の製造方法。
In the step (a),
Forming the first laminated body having a laminated structure in which two or more of the first electrodes and the insulating film are alternately laminated;
In the step (b),
24. The method of manufacturing a resistance change element according to claim 23, wherein the resistance change portion is formed such that its side surface is in contact with the side surface of at least two electrodes selected from the two or more first electrodes.
前記工程(a)において、
前記基板上に、前記第1の電極と前記絶縁膜との積層構造を有する第2の積層体を形成し、
前記形成した第2の積層体に、前記第1の電極および前記絶縁膜の側面が露出するように開口部を形成して、前記第1の積層体を形成する、請求項23に記載の抵抗変化素子の製造方法。
In the step (a),
Forming a second stacked body having a stacked structure of the first electrode and the insulating film on the substrate;
24. The resistor according to claim 23, wherein an opening is formed in the formed second stacked body so that side surfaces of the first electrode and the insulating film are exposed, thereby forming the first stacked body. A manufacturing method of a change element.
前記工程(a)において、
前記第2の積層体に、前記基板の主面に垂直な方向に伸長する柱状の前記開口部を形成する、請求項25に記載の抵抗変化素子の製造方法。
In the step (a),
26. The method of manufacturing a resistance change element according to claim 25, wherein the columnar opening that extends in a direction perpendicular to the main surface of the substrate is formed in the second stacked body.
前記工程(b)において、
前記形成した開口部に、前記開口部の内周面に対応する形状の外周面を有する筒状の前記抵抗変化部を形成し、
前記工程(c)において、前記形成した抵抗変化部の内部に、前記抵抗変化部の内周面に対応する周面を有する柱状の前記第2の電極を形成する、請求項26に記載の抵抗変化素子の製造方法。
In the step (b),
Forming the tubular resistance change portion having an outer peripheral surface having a shape corresponding to the inner peripheral surface of the opening in the formed opening,
27. The resistance according to claim 26, wherein in the step (c), the columnar second electrode having a peripheral surface corresponding to an inner peripheral surface of the resistance change portion is formed inside the formed resistance change portion. A manufacturing method of a change element.
前記第2の電極と電気的に接続された帯状の配線電極を形成する工程をさらに含む請求項23に記載の抵抗変化素子の製造方法。   24. The method of manufacturing a resistance change element according to claim 23, further comprising a step of forming a strip-shaped wiring electrode electrically connected to the second electrode. 前記工程(a)および(b)の間に、
前記第1の電極における前記露出した側面に、非線形の電気特性を有する導電膜を形成する工程をさらに含む請求項23に記載の抵抗変化素子の製造方法。
Between the steps (a) and (b),
24. The method of manufacturing a resistance change element according to claim 23, further comprising a step of forming a conductive film having non-linear electrical characteristics on the exposed side surface of the first electrode.
前記導電膜が、ショットキー伝導作用を有する請求項29に記載の抵抗変化素子の製造方法。   30. The method of manufacturing a resistance change element according to claim 29, wherein the conductive film has a Schottky conduction action. 前記工程(b)において、
鉄(Fe)、チタン(Ti)、タングステン(W)、タンタル(Ta)、およびハフニウム(Hf)から選ばれる少なくとも1種の元素の酸化物を主成分とする前記抵抗変化部を形成する、請求項23に記載の抵抗変化素子の製造方法。
In the step (b),
Forming the variable resistance portion mainly composed of an oxide of at least one element selected from iron (Fe), titanium (Ti), tungsten (W), tantalum (Ta), and hafnium (Hf). Item 24. The method of manufacturing a resistance change element according to Item 23.
JP2007248935A 2007-09-26 2007-09-26 Resistance change element, manufacturing method thereof, and resistance change type memory Pending JP2009081251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007248935A JP2009081251A (en) 2007-09-26 2007-09-26 Resistance change element, manufacturing method thereof, and resistance change type memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007248935A JP2009081251A (en) 2007-09-26 2007-09-26 Resistance change element, manufacturing method thereof, and resistance change type memory

Publications (1)

Publication Number Publication Date
JP2009081251A true JP2009081251A (en) 2009-04-16

Family

ID=40655795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007248935A Pending JP2009081251A (en) 2007-09-26 2007-09-26 Resistance change element, manufacturing method thereof, and resistance change type memory

Country Status (1)

Country Link
JP (1) JP2009081251A (en)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224778A (en) * 2008-03-13 2009-10-01 Samsung Electronics Co Ltd Nonvolatile memory device using resistance material and inner electrode, method of manufacturing the same, and processing system including the same
JP2011023645A (en) * 2009-07-17 2011-02-03 Sharp Corp Semiconductor storage element using nonvolatile variable-resistance element
JP2011204744A (en) * 2010-03-24 2011-10-13 Toshiba Corp Semiconductor memory device
KR101088487B1 (en) * 2009-04-23 2011-11-30 광주과학기술원 Method for manufacturing resistance change memory device array, electronics and device array with selection device and 3D structure resistance change memory device
JP2012060072A (en) * 2010-09-13 2012-03-22 Sharp Corp Non-volatile semiconductor memory device and manufacturing method of the same
JP2012256884A (en) * 2011-06-07 2012-12-27 Samsung Electronics Co Ltd Nonvolatile memory cell, nonvolatile memory device, and method for manufacturing nonvolatile memory device
JP2013510438A (en) * 2009-11-06 2013-03-21 ラムバス・インコーポレーテッド Three-dimensional memory array stack structure
US8431919B2 (en) 2010-02-26 2013-04-30 Kabushiki Kaisha Toshiba Resistive change non-volatile semiconductor memory device
JP2013531887A (en) * 2010-06-07 2013-08-08 マイクロン テクノロジー, インク. Memory array.
US8546861B2 (en) 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
JP2013218879A (en) * 2012-04-09 2013-10-24 Denso Corp Current measurement device
WO2014003396A1 (en) * 2012-06-28 2014-01-03 인텔렉추얼 디스커버리(주) Vertical resistive random access memory device, and method for manufacturing same
KR101355622B1 (en) 2012-06-28 2014-01-27 인텔렉추얼디스커버리 주식회사 Vertically stacked ReRAM device and manufacturing of the same
KR101375773B1 (en) 2012-07-31 2014-03-18 인텔렉추얼디스커버리 주식회사 Vertically stacked ReRAM device and manufacturing of the same
US8710484B2 (en) 2010-02-23 2014-04-29 Panasonic Corporation Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device
KR20140128877A (en) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device with metal-doped resistive switching layer
KR20140128876A (en) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device
US8883604B2 (en) 2010-10-21 2014-11-11 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US8963115B2 (en) 2013-04-12 2015-02-24 Kabushiki Kaisha Toshiba Memory device and method of manufacturing memory device
US8976566B2 (en) 2010-09-29 2015-03-10 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US9006793B2 (en) 2010-07-01 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US9036402B2 (en) 2010-04-22 2015-05-19 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells
US9034710B2 (en) 2010-12-27 2015-05-19 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US9093368B2 (en) 2011-01-20 2015-07-28 Micron Technology, Inc. Nonvolatile memory cells and arrays of nonvolatile memory cells
US9111788B2 (en) 2008-06-18 2015-08-18 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9117998B2 (en) 2010-11-01 2015-08-25 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cells
TWI506629B (en) * 2011-02-24 2015-11-01 Micron Technology Inc Memory cells, methods of forming memory cells, and methods of programming memory cells
US9184385B2 (en) 2011-04-15 2015-11-10 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP2015532789A (en) * 2012-08-31 2015-11-12 マイクロン テクノロジー, インク. 3D memory array architecture
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9343145B2 (en) 2008-01-15 2016-05-17 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9406878B2 (en) 2010-11-01 2016-08-02 Micron Technology, Inc. Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
US9444046B2 (en) 2012-08-31 2016-09-13 Micron Technology, Inc. Three dimensional memory array architecture
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
JP2017017321A (en) * 2015-06-30 2017-01-19 エイチジーエスティーネザーランドビーブイ Electroplating phase change switch
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells
US10461125B2 (en) 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays

Cited By (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393530B2 (en) 2008-01-15 2022-07-19 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US10790020B2 (en) 2008-01-15 2020-09-29 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US10262734B2 (en) 2008-01-15 2019-04-16 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9343145B2 (en) 2008-01-15 2016-05-17 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9805792B2 (en) 2008-01-15 2017-10-31 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP2009224778A (en) * 2008-03-13 2009-10-01 Samsung Electronics Co Ltd Nonvolatile memory device using resistance material and inner electrode, method of manufacturing the same, and processing system including the same
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells
US9111788B2 (en) 2008-06-18 2015-08-18 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9257430B2 (en) 2008-06-18 2016-02-09 Micron Technology, Inc. Semiconductor construction forming methods
US9559301B2 (en) 2008-06-18 2017-01-31 Micron Technology, Inc. Methods of forming memory device constructions, methods of forming memory cells, and methods of forming semiconductor constructions
US9666801B2 (en) 2008-07-02 2017-05-30 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8546861B2 (en) 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
KR101088487B1 (en) * 2009-04-23 2011-11-30 광주과학기술원 Method for manufacturing resistance change memory device array, electronics and device array with selection device and 3D structure resistance change memory device
JP2011023645A (en) * 2009-07-17 2011-02-03 Sharp Corp Semiconductor storage element using nonvolatile variable-resistance element
JP2013510438A (en) * 2009-11-06 2013-03-21 ラムバス・インコーポレーテッド Three-dimensional memory array stack structure
US8710484B2 (en) 2010-02-23 2014-04-29 Panasonic Corporation Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device
US8431919B2 (en) 2010-02-26 2013-04-30 Kabushiki Kaisha Toshiba Resistive change non-volatile semiconductor memory device
US9397144B2 (en) 2010-02-26 2016-07-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US8859327B2 (en) 2010-02-26 2014-10-14 Kabushiki Kaisha Toshiba Method for manufacturing a non-volatile semiconductor memory device
US8878254B2 (en) 2010-03-24 2014-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2011204744A (en) * 2010-03-24 2011-10-13 Toshiba Corp Semiconductor memory device
US8581305B2 (en) 2010-03-24 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor memory device
US9437656B2 (en) 2010-03-24 2016-09-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US9036402B2 (en) 2010-04-22 2015-05-19 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells
JP2013531887A (en) * 2010-06-07 2013-08-08 マイクロン テクノロジー, インク. Memory array.
US9412421B2 (en) 2010-06-07 2016-08-09 Micron Technology, Inc. Memory arrays
US10613184B2 (en) 2010-06-07 2020-04-07 Micron Technology, Inc. Memory arrays
US9697873B2 (en) 2010-06-07 2017-07-04 Micron Technology, Inc. Memory arrays
US9887239B2 (en) 2010-06-07 2018-02-06 Micron Technology, Inc. Memory arrays
US9989616B2 (en) 2010-06-07 2018-06-05 Micron Technology, Inc. Memory arrays
US10859661B2 (en) 2010-06-07 2020-12-08 Micron Technology, Inc. Memory arrays
US10241185B2 (en) 2010-06-07 2019-03-26 Micron Technology, Inc. Memory arrays
US10656231B1 (en) 2010-06-07 2020-05-19 Micron Technology, Inc. Memory Arrays
US10746835B1 (en) 2010-06-07 2020-08-18 Micron Technology, Inc. Memory arrays
US9006793B2 (en) 2010-07-01 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
JP2012060072A (en) * 2010-09-13 2012-03-22 Sharp Corp Non-volatile semiconductor memory device and manufacturing method of the same
US8976566B2 (en) 2010-09-29 2015-03-10 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8883604B2 (en) 2010-10-21 2014-11-11 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US9406878B2 (en) 2010-11-01 2016-08-02 Micron Technology, Inc. Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
US9117998B2 (en) 2010-11-01 2015-08-25 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9034710B2 (en) 2010-12-27 2015-05-19 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US9093368B2 (en) 2011-01-20 2015-07-28 Micron Technology, Inc. Nonvolatile memory cells and arrays of nonvolatile memory cells
US9424920B2 (en) 2011-02-24 2016-08-23 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
TWI506629B (en) * 2011-02-24 2015-11-01 Micron Technology Inc Memory cells, methods of forming memory cells, and methods of programming memory cells
US9257648B2 (en) 2011-02-24 2016-02-09 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US9184385B2 (en) 2011-04-15 2015-11-10 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP2012256884A (en) * 2011-06-07 2012-12-27 Samsung Electronics Co Ltd Nonvolatile memory cell, nonvolatile memory device, and method for manufacturing nonvolatile memory device
JP2013218879A (en) * 2012-04-09 2013-10-24 Denso Corp Current measurement device
WO2014003396A1 (en) * 2012-06-28 2014-01-03 인텔렉추얼 디스커버리(주) Vertical resistive random access memory device, and method for manufacturing same
KR101355622B1 (en) 2012-06-28 2014-01-27 인텔렉추얼디스커버리 주식회사 Vertically stacked ReRAM device and manufacturing of the same
KR101375773B1 (en) 2012-07-31 2014-03-18 인텔렉추얼디스커버리 주식회사 Vertically stacked ReRAM device and manufacturing of the same
JP2015532789A (en) * 2012-08-31 2015-11-12 マイクロン テクノロジー, インク. 3D memory array architecture
US9444046B2 (en) 2012-08-31 2016-09-13 Micron Technology, Inc. Three dimensional memory array architecture
US9595667B2 (en) 2012-08-31 2017-03-14 Micron Technology, Inc. Three dimensional memory array architecture
US9293704B2 (en) 2013-04-12 2016-03-22 Kabushiki Kaisha Toshiba Memory device and method of manufacturing memory device
US8963115B2 (en) 2013-04-12 2015-02-24 Kabushiki Kaisha Toshiba Memory device and method of manufacturing memory device
KR20140128876A (en) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device
KR102077778B1 (en) * 2013-04-29 2020-02-14 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device
KR20140128877A (en) * 2013-04-29 2014-11-06 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device with metal-doped resistive switching layer
KR102090221B1 (en) * 2013-04-29 2020-04-16 에이에스엠 아이피 홀딩 비.브이. Method of making a resistive random access memory device with metal-doped resistive switching layer
JP2014216646A (en) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. Method for manufacturing resistive random access memory device
JP2014216647A (en) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. Method for manufacturing resistive random access memory having metal-doped resistive switching layer
US10270030B2 (en) 2015-06-30 2019-04-23 Western Digital Technologies, Inc. Electroplated phase change switch
JP2017017321A (en) * 2015-06-30 2017-01-19 エイチジーエスティーネザーランドビーブイ Electroplating phase change switch
US10461125B2 (en) 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays
US10937829B2 (en) 2017-08-29 2021-03-02 Micron Technology, Inc. Three dimensional memory arrays
US11765912B2 (en) 2017-08-29 2023-09-19 Micron Technology, Inc. Three dimensional memory arrays

Similar Documents

Publication Publication Date Title
JP2009081251A (en) Resistance change element, manufacturing method thereof, and resistance change type memory
JP4699932B2 (en) Resistance change element, resistance change memory using the same, and manufacturing method thereof
US7791119B2 (en) Electro-resistance element and electro-resistance memory using the same
US9082479B2 (en) Nonvolatile memory element and nonvolatile memory device
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
JP4460646B2 (en) Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
KR101171065B1 (en) Memory element and memory device
JP5207894B2 (en) Method for manufacturing nonvolatile memory element
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
US8508976B2 (en) Nonvolatile memory element and nonvolatile memory device
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US20100195371A1 (en) Memory element and memory device
US7964869B2 (en) Memory element, memory apparatus, and semiconductor integrated circuit
CN103348472B (en) Non-volatile memory device and Nonvolatile memory devices
US8692222B2 (en) Nonvolatile memory element and method of manufacturing the nonvolatile memory element
JPWO2006028117A1 (en) Resistance change element and manufacturing method thereof
WO2007074642A1 (en) Variable resistance element, its fabrication method, and semiconductor storage device using the same
US20140225054A1 (en) Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device
JP2010199348A (en) Semiconductor memory and method for manufacturing the same
JP2008171870A (en) Resistance change memory and manufacturing method thereof