[go: up one dir, main page]

JP2009076530A - Method for forming wiring pattern - Google Patents

Method for forming wiring pattern Download PDF

Info

Publication number
JP2009076530A
JP2009076530A JP2007241907A JP2007241907A JP2009076530A JP 2009076530 A JP2009076530 A JP 2009076530A JP 2007241907 A JP2007241907 A JP 2007241907A JP 2007241907 A JP2007241907 A JP 2007241907A JP 2009076530 A JP2009076530 A JP 2009076530A
Authority
JP
Japan
Prior art keywords
liquid repellent
forming
liquid
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007241907A
Other languages
Japanese (ja)
Inventor
Toshimitsu Hirai
利充 平井
Takeshi Niidate
剛 新舘
Jun Yamada
山田　　純
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007241907A priority Critical patent/JP2009076530A/en
Publication of JP2009076530A publication Critical patent/JP2009076530A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82053—Bonding environment
    • H01L2224/82054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】スロープ部の樹脂材料の濡れ広がりを防止することで所望のスロープ部を形成し、段差構造を有する基板の高さの異なる面同士を良好に接続可能な配線パターンの形成方法を提供する。
【解決手段】段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、第１面と第２面とを接続する斜面を備えるスロープ部を形成する工程と、第１面と斜面と第２面に液滴吐出法を用いて配線パターンの形成材料を含む機能液を配置し、第１面と斜面と第２面にまたがる配線パターンを形成する工程と、を含み、スロープ部を形成する工程は、スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、撥液パターンに囲まれた領域にスロープ部の形成材料を配置する工程と、を含むことを特徴とする。
【選択図】図６Provided is a method of forming a wiring pattern in which a desired slope portion is formed by preventing spreading of a resin material in a slope portion, and surfaces having different steps and having different heights can be satisfactorily connected to each other. .
A wiring pattern forming method for connecting a first surface and a second surface arranged via a step, wherein a slope portion having a slope connecting the first surface and the second surface is formed. And a step of disposing a functional liquid containing a wiring pattern forming material on the first surface, the slope, and the second surface by using a droplet discharge method to form a wiring pattern that extends over the first surface, the slope, and the second surface. A step of forming the slope portion includes a step of forming a liquid repellent pattern by disposing a liquid material containing a liquid repellent material at a position surrounding the periphery of the slope portion using a droplet discharge method, And a step of disposing a slope portion forming material in a region surrounded by the pattern.
[Selection] Figure 6

Description

本発明は、配線パターンの形成方法に関するものである。   The present invention relates to a method for forming a wiring pattern.

段差構造を有する基板の異なる面同士を電気的に接続する方法として、ワイヤボンディング法が知られ一般的に用いられている。ここで言う段差構造を有する基板としては、３次元実装方式を採用した集積回路などが挙げられる。例えば、基板上に半導体チップを積層させて配置し、半導体チップと基板をワイヤボンディング法により形成した配線で接続し電気的に導通させる場合である。３次元実装方式を採用した集積回路は、積層構造をとることにより高密度実装を実現することができ、より高性能な集積回路とすることができる。   A wire bonding method is known and commonly used as a method for electrically connecting different surfaces of a substrate having a step structure. Examples of the substrate having a step structure here include an integrated circuit adopting a three-dimensional mounting method. For example, semiconductor chips are stacked and arranged on a substrate, and the semiconductor chip and the substrate are connected by wiring formed by a wire bonding method to be electrically connected. An integrated circuit adopting a three-dimensional mounting method can achieve high-density mounting by adopting a laminated structure, and can be a higher-performance integrated circuit.

しかし、近年の半導体チップの小型化・高集積化に伴い、半導体チップの外部接続端子は狭小化・狭ピッチ化される傾向にあり、それに伴い回路基板上に形成される配線パターンも狭ピッチ化される傾向にある。ワイヤボンディング法を用いた接続方法では、外部接続端子と配線パターンを物理的に１本ずつ接続する必要があるため、狭小化・狭ピッチ化に伴い工程数が多く、工程時間が長くなる。また、隣接するワイヤ同士の間隔が狭くなるため、ワイヤ同士が当接してしまう不具合が発生する懸念が増す。また、ワイヤボンディング法では、引き回し可能な配線形状が短い距離の平面視直線の形状に限られ、ワイヤの長さや形成した配線の形状に制限がある。更に、ボンディングを行う際の機械的な圧力により破損等の不良が発生する場合があることなど、小型化・複雑化する配線パターンの接続が困難な場合も多い。   However, with the recent miniaturization and high integration of semiconductor chips, the external connection terminals of semiconductor chips tend to be narrowed and narrowed, and the wiring patterns formed on the circuit board are also narrowed accordingly. Tend to be. In the connection method using the wire bonding method, it is necessary to physically connect the external connection terminals and the wiring patterns one by one. Therefore, the number of processes is increased and the process time is increased along with the narrowing and narrowing of the pitch. Moreover, since the space | interval of adjacent wires becomes narrow, concern that the malfunction which wires will contact | abut will generate | occur | produce will increase. Further, in the wire bonding method, the wiring shape that can be routed is limited to the shape of a straight line in a short distance, and the length of the wire and the shape of the formed wiring are limited. In addition, there are many cases where it is difficult to connect wiring patterns that are downsized and complicated, such as failure such as damage caused by mechanical pressure during bonding.

そのため、特許文献１にはワイヤボンディング代わる方法として、液滴吐出法を用いて配線パターンの形成材料を配置し、配線パターンを形成する方法を応用した配線形成方法が提案されている。詳細には、基板上に配置された電子素子の側面部に樹脂材料でスロープ部を形成してなだらかな斜面を設けた後に、基板上面、スロープ部の斜面、電子素子の上面にまたがる配線を形成するという方法である。このように、ワイヤボンディングに代わる方法で段差構造を有する基板の高さの異なる面同士を電気的に接続する方法が示されている。
特開２００６−１４７６５０号公報 Therefore, Patent Document 1 proposes a wiring forming method that applies a method of forming a wiring pattern by arranging a wiring pattern forming material using a droplet discharge method as an alternative to wire bonding. Specifically, after forming a gentle slope by forming a slope with a resin material on the side of the electronic element placed on the substrate, wiring that extends across the top of the board, the slope of the slope, and the top of the electronic element is formed. It is a method of doing. As described above, a method of electrically connecting surfaces having different heights of a substrate having a stepped structure by a method instead of wire bonding is shown.
JP 2006-147650 A

しかし上記方法によれば、スロープ部の形成工程においてディスペンサーで樹脂材料を配置することとしている。配置された樹脂材料は粘度に応じて濡れ広がることから、例えば線状に配置した樹脂材料の長手方向の中央部付近は高く盛り上がり、長手方向の端部は濡れ広がるため薄く配置される。このような、配置した樹脂材料の厚みの差を無くすため、上記方法では配置した樹脂材料の長手方向中央部付近の、樹脂材料が高く盛り上がった箇所でスロープ部を形成することとしている。また、濡れ広がる長手方向の端部は、基板上の配線パターンが配置されていない領域に樹脂溜まりを設けて配置することとしている。しかしこの方法では、樹脂溜まりが設けられた領域では配線パターンを形成することができず、配線の更なる配線の高密度化には差し障りがある。また、薄く濡れ広がる樹脂材料で厚いスロープ部を形成する場合には、複数回にわたり重ねてスロープ部を形成し厚みを出す必要があるため、作業工程が煩雑になる。   However, according to the above method, the resin material is arranged with the dispenser in the step of forming the slope portion. Since the arranged resin material wets and spreads according to the viscosity, for example, the vicinity of the central portion in the longitudinal direction of the resin material arranged in a linear shape rises high, and the longitudinal end portion is wet and spreads thinly. In order to eliminate such a difference in the thickness of the arranged resin material, in the above method, the slope portion is formed at a place where the resin material is raised in the vicinity of the central portion in the longitudinal direction of the arranged resin material. In addition, the end portion in the longitudinal direction, which spreads wet, is arranged by providing a resin reservoir in a region where the wiring pattern on the substrate is not arranged. However, in this method, a wiring pattern cannot be formed in the region where the resin reservoir is provided, and there is a problem in further increasing the wiring density of the wiring. Moreover, when forming a thick slope part with the resin material which spreads thinly and wetly, since it is necessary to form a slope part several times and to take out thickness, a work process becomes complicated.

本発明はこのような事情に鑑みてなされたものであって、スロープ部の樹脂材料の濡れ広がりを防止することで所望のスロープ部を形成し、段差構造を有する基板の高さの異なる面同士を良好に接続可能な配線パターンの形成方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and by forming the desired slope portion by preventing the wetting and spreading of the resin material of the slope portion, the surfaces having different heights of the substrates having a step structure are formed. An object of the present invention is to provide a method of forming a wiring pattern that can be connected to each other.

上記の課題を解決するため、本発明は段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、前記第１面と前記第２面とを接続する斜面を備えるスロープ部を形成する工程と、前記第１面と前記斜面と前記第２面に液滴吐出法を用いて前記配線パターンの形成材料を含む機能液を配置し、前記第１面と前記斜面と前記第２面にまたがる配線パターンを形成する工程と、を含み、前記スロープ部を形成する工程は、前記スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、前記撥液パターンに囲まれた領域に前記スロープ部の形成材料を配置する工程と、を含むことを特徴とする。   In order to solve the above-described problem, the present invention is a method of forming a wiring pattern that connects a first surface and a second surface arranged via a step, and connects the first surface and the second surface. Forming a slope portion having an inclined surface, disposing a functional liquid containing a material for forming the wiring pattern on the first surface, the inclined surface, and the second surface using a droplet discharge method; and And forming a wiring pattern extending across the slope and the second surface, and the step of forming the slope portion includes applying a liquid repellent material to a position surrounding the slope portion using a droplet discharge method. And a step of forming a liquid repellent pattern by disposing a liquid material, and a step of disposing a material for forming the slope portion in a region surrounded by the liquid repellent pattern.

この方法によれば、まずスロープ部を形成する領域の周囲を撥液パターンで囲み、その後にスロープ部の形成材料を配置することとしている。そのため、スロープ部の形成材料を撥液パターンで囲まれた領域に配置した際には、撥液パターンを超えて形成材料が濡れ広がることなく撥液パターンで囲まれた領域に留まる。したがって、容易に所望の形状のスロープ部を形成することができる。また、撥液パターンが無い場合には形成材料が薄く濡れ広がってしまうので、厚いスロープ部を形成するためには複数回にわたり重ね塗りをして、スロープ部の形成を繰り返す必要がある。しかし、本方法によれば濡れ広がらない分だけ厚み方向に樹脂が堆積するため、容易に厚いスロープ部を形成することが可能となる。
これらスロープ部の斜面、第１面、第２面にまたがる配線パターンを液滴吐出法にて形成することで、容易に段差構造を有する基板の高さの異なる面同士を接続することができる。 According to this method, first, the region where the slope portion is formed is surrounded by the liquid repellent pattern, and then the slope portion forming material is disposed. For this reason, when the forming material of the slope portion is disposed in the region surrounded by the liquid repellent pattern, the forming material does not spread over the liquid repellent pattern and remains in the region surrounded by the liquid repellent pattern. Therefore, a slope portion having a desired shape can be easily formed. In addition, when there is no liquid repellent pattern, the forming material spreads thinly and wets. Therefore, in order to form a thick slope portion, it is necessary to repeatedly apply the coating several times and repeat the formation of the slope portion. However, according to this method, since the resin is deposited in the thickness direction as much as it does not spread out, a thick slope portion can be easily formed.
By forming a wiring pattern extending over the slope, first surface, and second surface of the slope portion by a droplet discharge method, the surfaces having different heights of the substrate having a step structure can be easily connected.

本発明においては、前記配線パターンは、前記第１面に配置された第１導電接続部と、前記第２面に配置された第２導電接続部と、に接続しており、前記配線パターンを形成する工程の前に、前記第１導電接続部と前記第２導電接続部の前記配線パターンが接続する領域に、液滴吐出法を用いて前記撥液材料を含む液状体を各々に配置し撥液部を形成する工程と、次いで、前記第１面と前記第２面とを含む領域であって前記撥液部を形成した領域を除く領域に、液滴吐出法を用いて絶縁材料を含む液状体を配置し絶縁層を形成する工程と、を備えることが望ましい。
この方法によれば、第１及び第２導電接続部に配置された撥液部の領域では、次いで塗布される絶縁材料を含む液状体がはじかれるため、配置された撥液部を避けて絶縁層が形成される。そのため絶縁層には、撥液部の大きさで開口部が形成される。次いで、配線パターンを形成し、この開口部を介して配線パターンと第１及び第２導電接続部を接続させることにより、撥液部の大きさの導電ポストで接続された層構造を容易に形成することができる。 In the present invention, the wiring pattern is connected to a first conductive connection portion arranged on the first surface and a second conductive connection portion arranged on the second surface, and the wiring pattern is connected to the first conductive connection portion. Prior to the forming step, a liquid material containing the liquid repellent material is disposed in each of the regions where the wiring patterns of the first conductive connection portion and the second conductive connection portion are connected using a droplet discharge method. Forming a liquid repellent portion; and then, applying an insulating material to the region including the first surface and the second surface, excluding the region where the liquid repellent portion is formed, using a droplet discharge method. And a step of forming an insulating layer by disposing a liquid material.
According to this method, in the region of the liquid repellent portion disposed in the first and second conductive connection portions, the liquid material containing the insulating material to be applied next is repelled. A layer is formed. Therefore, an opening is formed in the insulating layer with the size of the liquid repellent portion. Next, a wiring pattern is formed, and the wiring pattern is connected to the first and second conductive connection portions through the opening, thereby easily forming a layer structure connected by conductive posts having a liquid repellent size. can do.

本発明においては、前記撥液部は、前記液滴吐出法にて吐出される１滴の前記液状体が含む前記撥液材料で形成されることが望ましい。
配線パターンと導電接続部とを小口径の導電ポストで接続することができる。 In the present invention, it is preferable that the liquid repellent portion is formed of the liquid repellent material included in one drop of the liquid material discharged by the droplet discharge method.
The wiring pattern and the conductive connection portion can be connected by a small-diameter conductive post.

本発明においては、前記撥液部を形成する工程の前に、前記スロープ部の周囲を囲む位置に配置された前記撥液パターンを除去することが望ましい。
この方法によれば、絶縁層を形成する材料が撥液パターンにはじかれることなく、確実に配置して絶縁層を形成することができる。また、形成した絶縁層が撥液パターンの領域から剥離してしまうことなく、第１面と第２面に定着した絶縁層とすることができる。 In the present invention, it is desirable to remove the liquid repellent pattern arranged at a position surrounding the periphery of the slope portion before the step of forming the liquid repellent portion.
According to this method, the insulating layer can be formed by reliably arranging the material forming the insulating layer without being repelled by the liquid repellent pattern. In addition, the insulating layer formed can be an insulating layer fixed on the first surface and the second surface without peeling off from the region of the liquid repellent pattern.

本発明においては、前記撥液材料は、シラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むことが望ましい。
この方法によれば、撥液材料として必要な撥液性を十分に確保し、良好な撥液パターン及び撥液部を形成することが出来る。 In the present invention, the liquid repellent material preferably contains at least one of a silane compound or a compound containing a fluoroalkyl group.
According to this method, sufficient liquid repellency required as the liquid repellent material can be secured, and a good liquid repellent pattern and liquid repellent portion can be formed.

本発明においては、前記撥液材料は、前記撥液材料を配置した面で自己組織化膜を形成することが望ましい。
この方法によれば、撥液材料を塗布すると自己組織化により即座に塗布面で単分子膜を形成し、良好な撥液性を発現することができる。そのため、容易に撥液パターン及び撥液部を形成することができる。 In the present invention, it is desirable that the liquid repellent material forms a self-assembled film on the surface on which the liquid repellent material is disposed.
According to this method, when a liquid repellent material is applied, a monomolecular film is immediately formed on the coated surface by self-organization, and good liquid repellency can be expressed. Therefore, a liquid repellent pattern and a liquid repellent part can be formed easily.

本発明においては、前記撥液パターン又は前記撥液部を構成する高分子の前駆体であり、前記撥液パターンを形成する工程又は前記撥液部を形成する工程は、前記撥液材料を加熱して重合させる操作を含むことが望ましい。
この方法によれば、前駆体を加熱して重合させることにより確実に撥液性を発現させることができる。 In the present invention, the liquid repellent pattern or the polymer precursor constituting the liquid repellent part is formed, and the step of forming the liquid repellent pattern or the step of forming the liquid repellent part includes heating the liquid repellent material. Thus, it is desirable to include an operation for polymerization.
According to this method, the liquid repellency can be surely exhibited by heating and polymerizing the precursor.

本発明においては、前記スロープ部の形成材料は絶縁性を備えた硬化性樹脂であることが望ましい。
この方法によれば、スロープ部が絶縁性を備えているので、形成した配線パターン同士が電気的に接続されることなく、互いに独立した良好な配線を形成することができる。 In the present invention, it is desirable that the material for forming the slope portion is a curable resin having an insulating property.
According to this method, since the slope portion has insulating properties, good wirings independent from each other can be formed without electrically connecting the formed wiring patterns.

本発明においては、前記スロープ部の形成材料は光硬化性樹脂であることが望ましい。
光硬化性樹脂は一般に硬化収縮が少ないため、所望の形状のスロープ部を容易に形成することができる。また、短時間の光照射により樹脂が硬化しスロープ部を形成することができるので、熱硬化性樹脂と比較して作業効率が良く生産性を向上させることができる。 In the present invention, the material for forming the slope portion is preferably a photocurable resin.
Since a photocurable resin generally has little curing shrinkage, a slope portion having a desired shape can be easily formed. In addition, since the resin can be cured and a slope portion can be formed by light irradiation for a short time, the working efficiency can be improved and the productivity can be improved as compared with the thermosetting resin.

以下、図１〜図１３を参照しながら、本発明に係る配線パターン形成方法の一実施形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。   Hereinafter, an embodiment of a wiring pattern forming method according to the present invention will be described with reference to FIGS. In all the drawings below, the film thicknesses and dimensional ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.

（液滴吐出装置）
まず、図１及び図２を用いて、本実施形態に係る配線パターン形成方法に用いる液滴吐出装置について説明する。図１は、液滴吐出装置の概略的な構成図である。本装置の説明においては、ＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。水平面内における所定方向をＸ軸方向、水平面内においてＸ軸方向と直交する方向をＹ軸方向、水平面の鉛直方向をＺ軸方向とする。本実施形態の場合、後述する液滴吐出ヘッドの非走査方向をＸ軸方向、液滴吐出ヘッドの走査方向をＹ軸方向としている。 (Droplet discharge device)
First, with reference to FIG. 1 and FIG. 2, a droplet discharge device used in the wiring pattern forming method according to the present embodiment will be described. FIG. 1 is a schematic configuration diagram of a droplet discharge device. In the description of this apparatus, the positional relationship of each member will be described with reference to an XYZ orthogonal coordinate system. A predetermined direction in the horizontal plane is defined as an X-axis direction, a direction orthogonal to the X-axis direction in the horizontal plane is defined as a Y-axis direction, and a vertical direction of the horizontal plane is defined as a Z-axis direction. In the present embodiment, the non-scanning direction of a droplet discharge head, which will be described later, is the X-axis direction, and the scanning direction of the droplet discharge head is the Y-axis direction.

液滴吐出装置３００は、液滴吐出ヘッド３０１から基板１２に対して液滴Ｌを吐出するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置３０６と、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。   The droplet discharge device 300 discharges droplets L from the droplet discharge head 301 to the substrate 12, and includes a droplet discharge head 301, an X-direction drive shaft 304, a Y-direction guide shaft 305, A control device 306, a stage 307, a cleaning mechanism 308, a base 309, and a heater 315 are provided.

液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、液滴吐出ヘッド３０１の形状の長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板１２に対し液状体の液滴Ｌが吐出される。本実施形態では、液状体は配線パターンの形成材料を含む機能液（機能液）であり、撥液材料を含む液状体（撥液インク）であり、絶縁材料を含む液状体（絶縁インク）である。   The droplet discharge head 301 is a multi-nozzle type droplet discharge head provided with a plurality of discharge nozzles, and the longitudinal direction of the shape of the droplet discharge head 301 coincides with the X-axis direction. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head 301 in the X-axis direction at regular intervals. A liquid droplet L is discharged from the discharge nozzle of the droplet discharge head 301 to the substrate 12 supported by the stage 307. In this embodiment, the liquid is a functional liquid (functional liquid) containing a wiring pattern forming material, a liquid containing liquid repellent material (liquid repellent ink), and a liquid (insulating ink) containing an insulating material. is there.

Ｘ方向駆動軸３０４は、基台３０９に対して動かないように固定されており、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置３０６からＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。   The X-direction drive shaft 304 is fixed so as not to move with respect to the base 309, and an X-direction drive motor 302 is connected thereto. The X-direction drive motor 302 is a stepping motor or the like, and rotates the X-direction drive shaft 304 when an X-direction drive signal is supplied from the control device 306. When the X-direction drive shaft 304 rotates, the droplet discharge head 301 moves in the X-axis direction.

Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されており、Ｙ方向駆動モータ３０３を介してステージ３０７が接続されている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置３０６からＹ方向の駆動信号が供給されると、Ｙ方向ガイド軸３０５に沿ってステージ３０７をＹ方向に移動させる。   The Y direction guide shaft 305 is fixed so as not to move with respect to the base 309, and a stage 307 is connected via a Y direction drive motor 303. The Y direction drive motor 303 is a stepping motor or the like, and when a drive signal in the Y direction is supplied from the control device 306, the stage 307 is moved in the Y direction along the Y direction guide shaft 305.

制御装置３０６は、液滴吐出ヘッド３０１に液滴Ｌの吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２には液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にはステージ３０７のＹ方向の移動を制御する駆動パルス信号を、それぞれ供給する。また、後述のヒータ３１５の電源投入及び遮断も制御する。   The control device 306 supplies a voltage for controlling the ejection of the droplet L to the droplet ejection head 301. The X direction drive motor 302 has a drive pulse signal for controlling movement of the droplet discharge head 301 in the X direction, and the Y direction drive motor 303 has a drive pulse signal for controlling movement of the stage 307 in the Y direction. Supply. It also controls power on and off of a heater 315, which will be described later.

ステージ３０７は、この液滴吐出装置３００により液状体を配置するために後述する基板１２を支持するものであって、基板１２を基準位置に固定する不図示の固定機構を備えている。また、ステージ３０７は基板１２を固定する面とは反対の面に先述のＹ方向駆動モータ３０３を備えている。   The stage 307 supports a substrate 12 (to be described later) in order to place a liquid material by the droplet discharge device 300, and includes a fixing mechanism (not shown) that fixes the substrate 12 to a reference position. The stage 307 includes the Y-direction drive motor 303 described above on the surface opposite to the surface on which the substrate 12 is fixed.

クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置３０６により制御される。   The cleaning mechanism 308 is for cleaning the droplet discharge head 301. The cleaning mechanism 308 includes a Y-direction drive motor (not shown). The cleaning mechanism moves along the Y-direction guide shaft 305 by driving the Y-direction drive motor. The movement of the cleaning mechanism 308 is also controlled by the control device 306.

ヒータ３１５は、ここではランプアニールにより基板１２を熱処理する手段であり、基板１２上に塗布された液状体に含まれる溶媒の蒸発及び乾燥を行う。   Here, the heater 315 is means for heat-treating the substrate 12 by lamp annealing, and performs evaporation and drying of the solvent contained in the liquid material applied on the substrate 12.

液滴吐出装置３００は、液滴吐出ヘッド３０１と基板１２を支持するステージ３０７とを相対的に走査しつつ基板１２に対して液状体を吐出する。本実施形態では、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＸ方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド３０１は、基板１２の進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板１２の進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板１２とノズル面との距離を任意に調節することが出来るようにしてもよい。   The droplet discharge device 300 discharges a liquid material onto the substrate 12 while relatively scanning the droplet discharge head 301 and the stage 307 that supports the substrate 12. In the present embodiment, the discharge nozzles of the droplet discharge head 301 are provided side by side at regular intervals in the X direction, which is the non-scanning direction. In FIG. 1, the droplet discharge head 301 is disposed at a right angle to the traveling direction of the substrate 12, but the angle of the droplet discharge head 301 is adjusted so as to intersect the traveling direction of the substrate 12. It may be. In this way, the pitch between the nozzles can be adjusted by adjusting the angle of the droplet discharge head 301. Further, the distance between the substrate 12 and the nozzle surface may be arbitrarily adjusted.

図２は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液状体を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液状体を収容する材料タンクを含む液状体供給系３２３を介して液状体が供給される。 FIG. 2 is a cross-sectional view of the droplet discharge head 301.
The droplet discharge head 301 is provided with a piezo element 322 adjacent to a liquid chamber 321 that stores a liquid material. The liquid material is supplied to the liquid chamber 321 via a liquid material supply system 323 including a material tank that stores the liquid material.

ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形して内圧が高まり、ノズル３２５から液状体の液滴Ｌが吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御し、液状体の吐出量を制御する。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御する。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。   The piezo element 322 is connected to the drive circuit 324. By applying a voltage to the piezo element 322 via the drive circuit 324 and deforming the piezo element 322, the liquid chamber 321 is deformed to increase the internal pressure, and the nozzle A liquid droplet L is ejected from 325. In this case, the amount of distortion of the piezo element 322 is controlled by changing the value of the applied voltage, and the discharge amount of the liquid material is controlled. Further, the strain rate of the piezo element 322 is controlled by changing the frequency of the applied voltage. Since the droplet discharge by the piezo method does not apply heat to the material, it has an advantage of hardly affecting the composition of the material.

なお、液滴吐出法の吐出技術としては、上記の電気機械変換式の他に、帯電制御方式、加圧振動方式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。 In addition to the electromechanical conversion method, the droplet discharge method includes a charge control method, a pressure vibration method, an electrothermal conversion method, an electrostatic suction method, and the like. In the charge control method, a charge is applied to a material by a charging electrode, and the flight direction of the material is controlled by a deflection electrode and discharged from a nozzle. In addition, the pressure vibration method is a method in which an ultra-high pressure of, for example, about 30 kg / cm 2 is applied to the material and the material is discharged to the nozzle tip side. When no control voltage is applied, the material moves straight from the nozzle. When discharged and a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered and are not discharged from the nozzle.

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。   In the electrothermal conversion method, a material is rapidly vaporized by a heater provided in a space in which the material is stored to generate bubbles, and the material in the space is discharged by the pressure of the bubbles. In the electrostatic attraction method, a minute pressure is applied in a space in which the material is stored, a meniscus of the material is formed on the nozzle, and an electrostatic attractive force is applied in this state before the material is drawn out. In addition to this, techniques such as a system that uses a change in the viscosity of a fluid due to an electric field and a system that uses a discharge spark are also applicable. The droplet discharge method has an advantage that the use of the material is less wasteful and a desired amount of the material can be accurately disposed at a desired position. The amount of one drop of the liquid material (fluid) discharged by the droplet discharge method is, for example, 1 to 300 nanograms.

続いて、図３には液滴吐出法による塗布パターンの形成方法を示す概略図を示す。液滴吐出ヘッド３０１から連続的に吐出された液滴Ｌは、基板１２の表面に着弾する。このとき液滴Ｌは、隣接する液滴同士で重なり合う位置に吐出・塗布される。これにより、液滴吐出ヘッド３０１と基板１２との１回の走査で、塗布した液滴Ｌが描く塗布パターンが、途切れることなく形成されることになる。また、吐出される液滴Ｌの吐出量及び隣接する液滴Ｌとのピッチにより所望の塗布パターンの制御が可能である。図では塗布パターンは線状になる場合を示しているが、隣接する塗布パターンの隙間（図に示す幅Ｗ）を無くすことで、面状に液滴Ｌを塗布することもできる。   FIG. 3 is a schematic view showing a method for forming a coating pattern by a droplet discharge method. The droplets L ejected continuously from the droplet ejection head 301 land on the surface of the substrate 12. At this time, the droplet L is ejected and applied to a position where adjacent droplets overlap each other. As a result, the application pattern drawn by the applied droplets L can be formed without interruption by one scan of the droplet discharge head 301 and the substrate 12. Further, a desired coating pattern can be controlled by the ejection amount of the ejected droplets L and the pitch with the adjacent droplets L. Although the drawing shows a case where the coating pattern is linear, it is also possible to apply the droplet L in a planar shape by eliminating a gap (width W shown in the drawing) between adjacent coating patterns.

（撥液材料）
上記のような液滴吐出法を用いて撥液材料を含む液状体（撥液インク）を所定の領域に塗布すると撥液パターン又は撥液部を形成することができる。この撥液材料としては、シラン化合物、フルオロアルキル基を有する化合物、フッ素樹脂（フッ素を含む樹脂）、及びこれらの混合物を用いることができる。シラン化合物としては、一般式（１）
Ｒ１ＳｉＸ１Ｘ２Ｘ３ …（１）
（式中、Ｒ１ は有機基を表し、Ｘ１ は−ＯＲ２ ，−Ｃｌを表し、Ｘ２及びＸ３は−ＯＲ２ ，−Ｒ３，−Ｃｌを表し、Ｒ２ は炭素数１から４のアルキル基を表し、Ｒ３は水素原子または炭素数１から４のアルキル基を表す。Ｘ１，Ｘ２，Ｘ３は同一でも異なっても良い）
で表される１種又は２種以上のシラン化合物を用いることができる。 (Liquid repellent material)
When a liquid (liquid repellent ink) containing a liquid repellent material is applied to a predetermined region by using the droplet discharge method as described above, a liquid repellent pattern or a liquid repellent portion can be formed. As the liquid repellent material, a silane compound, a compound having a fluoroalkyl group, a fluororesin (a resin containing fluorine), and a mixture thereof can be used. As a silane compound, general formula (1)
R 1 SiX 1 X 2 X 3 (1)
(Wherein R 1 Represents an organic group, X 1 Is -OR 2 , —Cl, X 2 and X 3 are —OR 2 , -R 3 , -Cl, R 2 Represents an alkyl group having 1 to 4 carbon atoms, and R 3 represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms. X 1 , X 2 and X 3 may be the same or different)
1 type, or 2 or more types of silane compounds represented by these can be used.

一般式（１）で表されるシラン化合物は、シラン原子に有機基が置換し、残りの結合手にアルコキシ基またはアルキル基または塩素基が置換したものである。有機基Ｒ１の例としては、例えば、フェニル基、ベンジル基、フェネチル基、ヒドロキシフェニル基、クロロフェニル基、アミノフェニル基、ナフチル基、アンスレニル基、ピレニル基、チエニル基、ピロリル基、シクロヘキシル基、シクロヘキセニル基、シクロペンチル基、シクロペンテニル基、ピリジニル基、メチル基、エチル基、ｎ−プロピル基、イソプロピル基、ｎ−ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基、オクタデシル基、ｎ−オクチル基、クロロメチル基、メトキシエチル基、ヒドロキシエチル基、アミノエチル基、シアノ基、メルカプトプロピル基、ビニル基、アリル基、アクリロキシエチル基、メタクリロキシエチル基、グリシドキシプロピル基、アセトキシ基等を例示できる。 In the silane compound represented by the general formula (1), an organic group is substituted on the silane atom, and an alkoxy group, an alkyl group, or a chlorine group is substituted on the remaining bonds. Examples of the organic group R 1 include, for example, phenyl group, benzyl group, phenethyl group, hydroxyphenyl group, chlorophenyl group, aminophenyl group, naphthyl group, anthrenyl group, pyrenyl group, thienyl group, pyrrolyl group, cyclohexyl group, cyclohexane Hexenyl, cyclopentyl, cyclopentenyl, pyridinyl, methyl, ethyl, n-propyl, isopropyl, n-butyl, isobutyl, sec-butyl, tert-butyl, octadecyl, n- Octyl group, chloromethyl group, methoxyethyl group, hydroxyethyl group, aminoethyl group, cyano group, mercaptopropyl group, vinyl group, allyl group, acryloxyethyl group, methacryloxyethyl group, glycidoxypropyl group, acetoxy group Etc. can be illustrated.

−ＯＲ２で示されるアルコキシ基及び塩素基は、Ｓｉ−Ｏ−Ｓｉ結合を形成するための官能基であり、水で加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、ｓｅｃ−ブトキシ基、ｔｅｒｔ−ブトキシ基等を挙げることができる。アルコキシ基の炭素数は、脱離するアルコールの分子量が比較的小さく除去が容易であり、形成される膜の緻密性の低下を抑制できるという観点から、１から４の範囲であることが好ましい。 The alkoxy group and chlorine group represented by —OR 2 are functional groups for forming a Si—O—Si bond, and are hydrolyzed with water and eliminated as alcohol or acid. Examples of the alkoxy group include a methoxy group, an ethoxy group, an n-propoxy group, an isopropoxy group, an n-butoxy group, an isobutoxy group, a sec-butoxy group, and a tert-butoxy group. The number of carbon atoms of the alkoxy group is preferably in the range of 1 to 4 from the viewpoint that the molecular weight of the alcohol to be eliminated is relatively small and can be easily removed, and the decrease in the denseness of the formed film can be suppressed.

一般式（Ｉ）で表されるシラン化合物としては、ジメチルジメトキシシラン、ジエチルジエトキシシラン、１−プロペニルメチルジクロロシラン、プロピルジメチルクロロシラン、プロピルメチルジクロロシラン、プロピルトリクロロシラン、プロピルトリエトキシシラン、プロピルトリメトキシシラン、スチリルエチルトリメトキシシラン、テトラデシルトリクロロシラン、３−チオシアネートプロピルトリエトキシシラン、ｐ−トリルジメチルクロロシラン、ｐ−トリルメチルジクロロシラン、ｐ−トリルトリクロロシラン、ｐ−トリルトリメトキシシラン、ｐ−トリルトリエトキシシラン、ジ−ｎ−プロピルジ−ｎ−プロポキシシラン、ジイソプロピルジイソプロポキシシラン、ジ−ｎ−ブチルジ−ｎ−ブチロキシシラン、ジ−ｓｅｃ−ブチルジ−ｓｅｃ−ブチロキシシラン、ジ−ｔ−ブチルジ−ｔ−ブチロキシシラン、オクタデシルトリクロロシラン、オクタデシルメチルジエトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリメトキシシラン、オクタデシルジメチルクロロシラン、オクタデシルメチルジクロロシラン、オクタデシルメトキシジクロロシラン、７−オクテニルジメチルクロロシラン、７−オクテニルトリクロロシラン、７−オクテニルトリメトキシシラン、オクチルメチルジクロロシラン、オクチルジメチルクロロシラン、オクチルトリクロロシラン、１０−ウンデセニルジメチルクロロシラン、ウンデシルトリクロロシラン、ビニルジメチルクロロシラン、メチルオクタデシルジメトキシシラン、メチルドデシルジエトキシシラン、メチルオクタデシルジメトキシシラン、メチルオクタデシルジエトキシシラン、ｎ−オクチルメチルジメトキシシラン、ｎ−オクチルメチルジエトキシシラン、トリアコンチルジメチルクロロシラン、トリアコンチルトリクロロシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−ｎ−プロポキシシラン、メチルイソプロポキシシラン、メチル−ｎ−ブチロキシシラン、メチルトリ−ｓｅｃ−ブチロキシシラン、メチルトリ−ｔ−ブチロキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリ−ｎ−プロポキシシラン、エチルイソプロポキシシラン、エチル−ｎ−ブチロキシシラン、エチルトリ−ｓｅｃ−ブチロキシシラン、エチルトリ−ｔ−ブチロキシシラン、ｎ−プロピルトリメトキシシラン、イソブチルトリメトキシシラン、ｎ−ヘキシルトリメトキシシラン、ヘキサデシルトリメトキシシラン、ｎ−オクチルトリメトキシシラン、ｎ−ドデシルトリメトキシシラン、ｎ−オクタデシルトリメトキシシラン、ｎ−プロピルトリエトキシシラン、イソブチルトリエトキシシラン、ｎ−ヘキシルトリエトキシシラン、ヘキサデシルトリエトキシシラン、ｎ−オクチルトリエトキシシラン、ｎ−ドデシルトリメトキシシラン、ｎ−オクタデシルトリエトキシシラン、２−〔２−（トリクロロシリル）エチル〕ピリジン、４−〔２−（トリクロロシリル）エチル〕ピリジン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、１，３−（トリクロロシリルメチル）ヘプタコサン、ジベンジルジメトキシシラン、ジベンジルジエトキシシラン、フェニルトリメトキシシラン、フェニルメチルジメトキシシラン、フェニルジメチルメトキシシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルメチルジエトキシシラン、フェニルジメチルエトキシシラン、ベンジルトリエトキシシラン、ベンジルトリメトキシシラン、ベンジルメチルジメトキシシラン、ベンジルジメチルメトキシシラン、ベンジルジメトキシシラン、ベンジルジエトキシシラン、ベンジルメチルジエトキシシラン、ベンジルジメチルエトキシシラン、ベンジルトリエトキシシラン、ジベンジルジメトキシシラン、ジベンジルジエトキシシラン、３−アセトキシプロピルトリメトキシシラン、３−アクリロキシプロピルトリメトキシシラン、アリルトリメトキシシラン、アリルトリエトキシシラン、４−アミノブチルトリエトキシシラン、（アミノエチルアミノメチル）フェネチルトリメトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、６−（アミノヘキシルアミノプロピル）トリメトキシシラン、ｐ−アミノフェニルトリメトキシシラン、ｐ−アミノフェニルエトキシシラン、ｍ−アミノフェニルトリメトキシシラン、ｍ−アミノフェニルエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシシラン、ω−アミノウンデシルトリメトキシシラン、アミルトリエトキシシラン、ベンゾオキサシレピンジメチルエステル、５−（ビシクロヘプテニル）トリエトキシシラン、ビス（２−ヒドロキシエチル）−３−アミノプロピルトリエトキシシラン、８−ブロモオクチルトリメトキシシラン、ブロモフェニルトリメトキシシラン、３−ブロモプロピルトリメトキシシラン、ｎ−ブチルトリメトキシシラン、２−クロロメチルトリエトキシシラン、クロロメチルメチルジエトキシシラン、クロロメチルメチルジイソプロポキシラン、ｐ−（クロロメチル）フェニルトリメトキシシラン、クロロメチルトリエトキシシラン、クロロフェニルトリエトキシシラン、３−クロロプロピルメチルジメトキシシラン、３−クロロプロピルトリエトキシシラン、３−クロロプロピルトリメトキシシラン、２−（４−クロロスルフォニルフェニル）エチルトリメトキシシラン、２−シアノエチルトリエトキシシラン、２−シアノエチルトリメトキシシラン、シアノメチルフェネチルトリエトキシシラン、３−シアノプロピルトリエトキシシラン、２−（３−シクロヘキセニル）エチルトリメトキシシラン、２−（３−シクロヘキセニル）エチルトリエトキシシラン、３−シクロヘキセニルトリクロロシラン、２−（３−シクロヘキセニル）エチルトリクロロシラン、２−（３−シクロヘキセニル）エチルジメチルクロロシシラン、２−（３−シクロヘキセニル）エチルメチルジクロロシシラン、シクロヘキシルジメチルクロロシラン、シクロヘキシルエチルジメトキシシラン、シクロヘキシルメチルジクロロシラン、シクロヘキシルメチルジメトキシシラン、（シクロヘキシルメチル）トリクロロシラン、シクロヘキシルトリクロロシラン、シクロヘキシルトリメトキシシラン、シクロオクチルトリクロロシラン、（４−シクロオクテニル）トリクロロシラン、シクロペンチルトリクロロシラン、シクロペンチルトリメトキシシラン、１，１−ジエトキシ−１−シラシクロペンタ−３−エン、等が挙げられる。   Examples of the silane compound represented by the general formula (I) include dimethyldimethoxysilane, diethyldiethoxysilane, 1-propenylmethyldichlorosilane, propyldimethylchlorosilane, propylmethyldichlorosilane, propyltrichlorosilane, propyltriethoxysilane, propyltriethoxysilane. Methoxysilane, styrylethyltrimethoxysilane, tetradecyltrichlorosilane, 3-thiocyanatepropyltriethoxysilane, p-tolyldimethylchlorosilane, p-tolylmethyldichlorosilane, p-tolyltrichlorosilane, p-tolyltrimethoxysilane, p- Tolyltriethoxysilane, di-n-propyldi-n-propoxysilane, diisopropyldiisopropoxysilane, di-n-butyldi-n-butoxysilane, di-sec Butyldi-sec-butyroxysilane, di-t-butyldi-t-butoxyoxysilane, octadecyltrichlorosilane, octadecylmethyldiethoxysilane, octadecyltriethoxysilane, octadecyltrimethoxysilane, octadecyldimethylchlorosilane, octadecylmethyldichlorosilane, octadecylmethoxydichlorosilane, 7-octenyldimethylchlorosilane, 7-octenyltrichlorosilane, 7-octenyltrimethoxysilane, octylmethyldichlorosilane, octyldimethylchlorosilane, octyltrichlorosilane, 10-undecenyldimethylchlorosilane, undecyltrichlorosilane, vinyldimethyl Chlorosilane, methyloctadecyldimethoxysilane, methyldodecyldiethoxysilane, L-octadecyldimethoxysilane, methyloctadecyldiethoxysilane, n-octylmethyldimethoxysilane, n-octylmethyldiethoxysilane, triacontyldimethylchlorosilane, triaconyltrichlorosilane, methyltrimethoxysilane, methyltriethoxysilane, methyltri-n -Propoxy silane, methyl isopropoxy silane, methyl-n-butoxy silane, methyl tri-sec-butoxy silane, methyl tri-t-butoxy silane, ethyl trimethoxy silane, ethyl triethoxy silane, ethyl tri-n-propoxy silane, ethyl isopropoxy silane, ethyl -N-Butyloxysilane, Ethyltri-sec-Butyloxysilane, Ethyltri-t-Butyloxysilane, n-Propyltrimethoxysilane Run, isobutyltrimethoxysilane, n-hexyltrimethoxysilane, hexadecyltrimethoxysilane, n-octyltrimethoxysilane, n-dodecyltrimethoxysilane, n-octadecyltrimethoxysilane, n-propyltriethoxysilane, isobutyltri Ethoxysilane, n-hexyltriethoxysilane, hexadecyltriethoxysilane, n-octyltriethoxysilane, n-dodecyltrimethoxysilane, n-octadecyltriethoxysilane, 2- [2- (trichlorosilyl) ethyl] pyridine, 4- [2- (trichlorosilyl) ethyl] pyridine, diphenyldimethoxysilane, diphenyldiethoxysilane, 1,3- (trichlorosilylmethyl) heptacosane, dibenzyldimethoxysilane, dibenzyldi Toxisilane, phenyltrimethoxysilane, phenylmethyldimethoxysilane, phenyldimethylmethoxysilane, phenyldimethoxysilane, phenyldiethoxysilane, phenylmethyldiethoxysilane, phenyldimethylethoxysilane, benzyltriethoxysilane, benzyltrimethoxysilane, benzylmethyldimethoxy Silane, benzyldimethylmethoxysilane, benzyldimethoxysilane, benzyldiethoxysilane, benzylmethyldiethoxysilane, benzyldimethylethoxysilane, benzyltriethoxysilane, dibenzyldimethoxysilane, dibenzyldiethoxysilane, 3-acetoxypropyltrimethoxysilane 3-acryloxypropyltrimethoxysilane, allyltrimethoxysilane, allyltri Toxisilane, 4-aminobutyltriethoxysilane, (aminoethylaminomethyl) phenethyltrimethoxysilane, N- (2-aminoethyl) -3-aminopropylmethyldimethoxysilane, N- (2-aminoethyl) -3-amino Propyltrimethoxysilane, 6- (aminohexylaminopropyl) trimethoxysilane, p-aminophenyltrimethoxysilane, p-aminophenylethoxysilane, m-aminophenyltrimethoxysilane, m-aminophenylethoxysilane, 3-amino Propyltrimethoxysilane, 3-aminopropyltriethoxysilane, ω-aminoundecyltrimethoxysilane, amyltriethoxysilane, benzooxasilepin dimethyl ester, 5- (bicycloheptenyl) triethoxysilane Bis (2-hydroxyethyl) -3-aminopropyltriethoxysilane, 8-bromooctyltrimethoxysilane, bromophenyltrimethoxysilane, 3-bromopropyltrimethoxysilane, n-butyltrimethoxysilane, 2-chloromethyltri Ethoxysilane, chloromethylmethyldiethoxysilane, chloromethylmethyldiisopropoxysilane, p- (chloromethyl) phenyltrimethoxysilane, chloromethyltriethoxysilane, chlorophenyltriethoxysilane, 3-chloropropylmethyldimethoxysilane, 3- Chloropropyltriethoxysilane, 3-chloropropyltrimethoxysilane, 2- (4-chlorosulfonylphenyl) ethyltrimethoxysilane, 2-cyanoethyltriethoxysilane, 2-cyanoethyl Rutrimethoxysilane, cyanomethylphenethyltriethoxysilane, 3-cyanopropyltriethoxysilane, 2- (3-cyclohexenyl) ethyltrimethoxysilane, 2- (3-cyclohexenyl) ethyltriethoxysilane, 3-cyclohexenyltri Chlorosilane, 2- (3-cyclohexenyl) ethyltrichlorosilane, 2- (3-cyclohexenyl) ethyldimethylchlorosilane, 2- (3-cyclohexenyl) ethylmethyldichlorosilane, cyclohexyldimethylchlorosilane, cyclohexylethyldimethoxysilane Cyclohexylmethyldichlorosilane, cyclohexylmethyldimethoxysilane, (cyclohexylmethyl) trichlorosilane, cyclohexyltrichlorosilane, cyclohexyltrimethoxysilane Orchid, cyclooctyltrichlorosilane, (4-cyclooctenyl) trichlorosilane, cyclopentyltrichlorosilane, cyclopentyltrimethoxysilane, 1,1-diethoxy-1-silacyclopent-3-ene, and the like.

他にも、３−（２，４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、（ジメチルクロロシリル）メチル−７，７−ジメチルノルピナン、（シクロヘキシルアミノメチル）メチルジエトキシシラン、（３−シクロペンタジエニルプロピル）トリエトキシシラン、Ｎ，Ｎ−ジエチル−３−アミノプロピル）トリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、（フルフリルオキシメチル）トリエトキシシラン、２−ヒドロキシ−４−（３−トリエトキシプロポキシ）ジフェニルケトン、３−（ｐ−メトキシフェニル）プロピルメチルジクロロシラン、３−（ｐ−メトキシフェニル）プロピルトリクロロシラン、ｐ−（メチルフェネチル）メチルジクロロシラン、ｐ−（メチルフェネチル）トリクロロシラン、ｐ−（メチルフェネチル）ジメチルクロロシラン、３−モルフォリノプロピルトリメトキシシラン、（３−グリシドキシプロピル）メチルジエトキシシラン、３−グリシドキシプロピルトリメトキシシラン、１，２，３，４，７，７，−ヘキサクロロ−６−メチルジエトキシシリル−２−ノルボルネン、１，２，３，４，７，７，−ヘキサクロロ−６−トリエトキシシリル−２−ノルボルネン、３−ヨードプロピルトリメトキシラン、３−イソシアネートプロピルトリエトキシシラン、（メルカプトメチル）メチルジエトキシシラン、３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルジメトキシシラン、３−メルカプトプロピルトリエトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、メチル｛２−（３−トリメトキシシリルプロピルアミノ）エチルアミノ｝−３−プロピオネート、７−オクテニルトリメトキシシラン、Ｒ−Ｎ−α−フェネチル−Ｎ’−トリエトキシシリルプロピルウレア、Ｓ−Ｎ−α−フェネチル−Ｎ’−トリエトキシシリルプロピルウレア、フェネチルトリメトキシシラン、フェネチルメチルジメトキシシラン、フェネチルジメチルメトキシシラン、フェネチルジメトキシシラン、フェネチルジエトキシシラン、フェネチルメチルジエトキシシラン、フェネチルジメチルエトキシシラン、フェネチルトリエトキシシラン、（３−フェニルプロピル）ジメチルクロロシラン、（３−フェニルプロピル）メチルジクロロシラン、Ｎ−フェニルアミノプロピルトリメトキシシラン、Ｎ−（トリエトキシシリルプロピル）ダンシルアミド、Ｎ−（３−トリエトキシシリルプロピル）−４，５−ジヒドロイミダゾール、２−（トリエトキシシリルエチル）−５−（クロロアセトキシ）ビシクロヘプタン、（Ｓ）−Ｎ−トリエトキシシリルプロピル―Ｏ―メントカルバメート、３−（トリエトキシシリルプロピル）−ｐ−ニトロベンズアミド、３−（トリエトキシシリル）プロピルサクシニック無水物、Ｎ−〔５−（トリメトキシシリル）−２−アザ−１−オキソ−ペンチル〕カプロラクタム、２−（トリメトキシシリルエチル）ピリジン、Ｎ−（トリメトキシシリルエチル）ベンジル−Ｎ，Ｎ，Ｎ−トリメチルアンモニウムクロライド、フェニルビニルジエトキシシラン、３−チオシアナートプロピルトリエトキシシラン、（トリデカフロオロ−１，１，２，２，−テトラヒドロオクチル）トリエトキシシラン、Ｎ−｛３−（トリエトキシシリル）プロピル｝フタルアミド酸、（３，３，３−トリフルオロプロピル）メチルジメトキシシシラン、（３，３，３−トリフルオロプロピル）トリメトキシシシラン、１−トリメトキシシリル−２−（クロロメチル）フェニルエタン、２−（トリメトキシシリル）エチルフェニルスルホニルアジド、β−トリメトキシシリルエチル−２−ピリジン、トリメトキシシリルプロピルジエチレントリアミン、Ｎ−（３−トリメトキシシリルプロピル）ピロール、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリブチルアンモニウムブロマイド、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリブチルアンモニウムクロライド、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリメチルアンモニウムクロライド、ビニルメチルジエトキシラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルメチルジメトキシシラン、ビニルジメチルメトキシシラン、ビニルジメチルエトキシシラン、ビニルメチルジクロロシラン、ビニルフェニルジクロロシラン、ビニルフェニルジエトキシシラン、ビニルフェニルジメチルシラン、ビニルフェニルメチルクロロシラン、ビニルトリス−ｔ−ブトキシシラン、アダマンチルエチルトリクロロシラン、アリルフェニルトリクロロシラン、（アミノエチルアミノメチル）フェネチルトリメトキシシラン、３−アミノフェノキシジメチルビニルシラン、フェニルトリクロロシラン、フェニルジメチルクロロシラン、フェニルメチルジクロロシラン、ベンジルトリクロロシラン、ベンジルジメチルクロロシラン、ベンジルメチルジクロロシラン、フェネチルジイソプロピルクロロシラン、フェネチルトリクロロシラン、フェネチルジメチルクロロシラン、フェネチルメチルジクロロシラン、５−（ビシクロヘプテニル）トリクロロシラン、５−（ビシクロヘプテニル）トリエトキシシラン、２−（ビシクロヘプチル）ジメチルクロロシラン、２−（ビシクロヘプチル）トリクロロシラン、１，４−ビス（トリメトキシシリルエチル）ベンゼン、ブロモフェニルトリクロロシラン、３−フェノキシプロピルジメチルクロロシラン、３−フェノキシプロピルトリクロロシラン、ｔ−ブチルフェニルクロロシラン、ｔ−ブチルフェニルメトキシシラン、ｔ−ブチルフェニルジクロロシラン、ｐ−（ｔ−ブチル）フェネチルジメチルクロロシラン、ｐ−（ｔ−ブチル）フェネチルトリクロロシラン、１，３−（クロロジメチルシリルメチル）ヘプタコサン、（（クロロメチル）フェニルエチル）ジメチルクロロシラン、（（クロロメチル）フェニルエチル）メチルジクロロシラン、（（クロロメチル）フェニルエチル）トリクロロシラン、（（クロロメチル）フェニルエチル）トリメトキシシラン、クロロフェニルトリクロロシラン、２−シアノエチルトリクロロシラン、２−シアノエチルメチルジクロロシラン、３−シアノプロピルメチルジエトキシシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルジメチルエトキシシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルトリクロロシラン、等が挙げられる。   In addition, 3- (2,4-dinitrophenylamino) propyltriethoxysilane, (dimethylchlorosilyl) methyl-7,7-dimethylnorpinane, (cyclohexylaminomethyl) methyldiethoxysilane, (3-cyclopenta Dienylpropyl) triethoxysilane, N, N-diethyl-3-aminopropyl) trimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, 2- (3,4-epoxycyclohexyl) ethyltri Ethoxysilane, (furfuryloxymethyl) triethoxysilane, 2-hydroxy-4- (3-triethoxypropoxy) diphenyl ketone, 3- (p-methoxyphenyl) propylmethyldichlorosilane, 3- (p-methoxyphenyl) Propyltrichlorosilane, p- (meth Phenethyl) methyldichlorosilane, p- (methylphenethyl) trichlorosilane, p- (methylphenethyl) dimethylchlorosilane, 3-morpholinopropyltrimethoxysilane, (3-glycidoxypropyl) methyldiethoxysilane, 3-glycid Xylpropyltrimethoxysilane, 1,2,3,4,7,7, -hexachloro-6-methyldiethoxysilyl-2-norbornene, 1,2,3,4,7,7, -hexachloro-6-tri Ethoxysilyl-2-norbornene, 3-iodopropyltrimethoxylane, 3-isocyanatopropyltriethoxysilane, (mercaptomethyl) methyldiethoxysilane, 3-mercaptopropylmethyldimethoxysilane, 3-mercaptopropyldimethoxysilane, 3-mercapto Propyl Liethoxysilane, 3-methacryloxypropylmethyldiethoxysilane, 3-methacryloxypropyltrimethoxysilane, methyl {2- (3-trimethoxysilylpropylamino) ethylamino} -3-propionate, 7-octenyltrimethoxy Silane, RN-α-phenethyl-N′-triethoxysilylpropylurea, SN-α-phenethyl-N′-triethoxysilylpropylurea, phenethyltrimethoxysilane, phenethylmethyldimethoxysilane, phenethyldimethylmethoxysilane , Phenethyldimethoxysilane, phenethyldiethoxysilane, phenethylmethyldiethoxysilane, phenethyldimethylethoxysilane, phenethyltriethoxysilane, (3-phenylpropyl) dimethylchlorosilane, (3 Phenylpropyl) methyldichlorosilane, N-phenylaminopropyltrimethoxysilane, N- (triethoxysilylpropyl) dansilamide, N- (3-triethoxysilylpropyl) -4,5-dihydroimidazole, 2- (triethoxy Silylethyl) -5- (chloroacetoxy) bicycloheptane, (S) -N-triethoxysilylpropyl-O-ment carbamate, 3- (triethoxysilylpropyl) -p-nitrobenzamide, 3- (triethoxysilyl) Propyl succinic anhydride, N- [5- (trimethoxysilyl) -2-aza-1-oxo-pentyl] caprolactam, 2- (trimethoxysilylethyl) pyridine, N- (trimethoxysilylethyl) benzyl-N , N, N-Trimethylammonium chlora Id, phenylvinyldiethoxysilane, 3-thiocyanatopropyltriethoxysilane, (tridecafluoro-1,1,2,2, -tetrahydrooctyl) triethoxysilane, N- {3- (triethoxysilyl) propyl} phthalamide Acid, (3,3,3-trifluoropropyl) methyldimethoxysilane, (3,3,3-trifluoropropyl) trimethoxysilane, 1-trimethoxysilyl-2- (chloromethyl) phenylethane, 2 -(Trimethoxysilyl) ethylphenylsulfonyl azide, β-trimethoxysilylethyl-2-pyridine, trimethoxysilylpropyldiethylenetriamine, N- (3-trimethoxysilylpropyl) pyrrole, N-trimethoxysilylpropyl-N, N , N-Tributylammonium Romide, N-trimethoxysilylpropyl-N, N, N-tributylammonium chloride, N-trimethoxysilylpropyl-N, N, N-trimethylammonium chloride, vinylmethyldiethoxylane, vinyltriethoxysilane, vinyltrimethoxy Silane, vinylmethyldimethoxysilane, vinyldimethylmethoxysilane, vinyldimethylethoxysilane, vinylmethyldichlorosilane, vinylphenyldichlorosilane, vinylphenyldiethoxysilane, vinylphenyldimethylsilane, vinylphenylmethylchlorosilane, vinyltris-t-butoxysilane, Adamantylethyltrichlorosilane, allylphenyltrichlorosilane, (aminoethylaminomethyl) phenethyltrimethoxysilane, 3-aminopheno Xydimethylvinylsilane, phenyltrichlorosilane, phenyldimethylchlorosilane, phenylmethyldichlorosilane, benzyltrichlorosilane, benzyldimethylchlorosilane, benzylmethyldichlorosilane, phenethyldiisopropylchlorosilane, phenethyltrichlorosilane, phenethyldimethylchlorosilane, phenethylmethyldichlorosilane, 5- ( Bicycloheptenyl) trichlorosilane, 5- (bicycloheptenyl) triethoxysilane, 2- (bicycloheptyl) dimethylchlorosilane, 2- (bicycloheptyl) trichlorosilane, 1,4-bis (trimethoxysilylethyl) benzene, bromo Phenyltrichlorosilane, 3-phenoxypropyldimethylchlorosilane, 3-phenoxypropyltrichlorosilane , T-butylphenylchlorosilane, t-butylphenylmethoxysilane, t-butylphenyldichlorosilane, p- (t-butyl) phenethyldimethylchlorosilane, p- (t-butyl) phenethyltrichlorosilane, 1,3- (chloro Dimethylsilylmethyl) heptacosane, ((chloromethyl) phenylethyl) dimethylchlorosilane, ((chloromethyl) phenylethyl) methyldichlorosilane, ((chloromethyl) phenylethyl) trichlorosilane, ((chloromethyl) phenylethyl) trimethoxy Silane, chlorophenyltrichlorosilane, 2-cyanoethyltrichlorosilane, 2-cyanoethylmethyldichlorosilane, 3-cyanopropylmethyldiethoxysilane, 3-cyanopropylmethyldichlorosilane, 3-sia Propyl methyl dichlorosilane, 3-cyanopropyl dimethyl ethoxy silane, 3-cyanopropyl methyl dichlorosilane, 3-cyanopropyl trichloro silane, and the like.

撥液材料としてシラン化合物を用いることにより、配置した箇所にシラン化合物の自己組織化膜が形成されるので、膜の表面に優れた撥液性を付与することができる。   By using a silane compound as the liquid repellent material, a self-assembled film of the silane compound is formed at the place where the liquid repellent material is disposed, so that excellent liquid repellency can be imparted to the film surface.

シラン化合物の中でも、Ｓｉと直接結合するアルキル基にフッ素を含有する含フッ素アルキルシラン化合物は、ＣｎＦ２ｎ＋１で表されるパ−フルオロアルキル構造を有するものが好適に用いられる。これには、下記の一般式（２）
ＣｎＦ２ｎ＋１（ＣＨ２）ｍＳｉＸ１Ｘ２Ｘ３ …（２）
（式（２）中、ｎは１から１８の整数を、ｍは２から６までの整数をそれぞれ表している。Ｘ１ は−ＯＲ２ ，−Ｃｌを表し、Ｘ２及びＸ３は−ＯＲ２ ，−Ｒ３，−Ｃｌを表し、Ｒ２ は炭素数１から４のアルキル基を表し、Ｒ３は水素原子または炭素数１から４のアルキル基を表す。Ｘ１，Ｘ２，Ｘ３は同一でも異なっても良い）
で表される化合物を例示することができる。 Among the silane compounds, those having a perfluoroalkyl structure represented by C n F 2n + 1 are preferably used as the fluorine-containing alkylsilane compound containing fluorine in the alkyl group directly bonded to Si. This includes the following general formula (2):
C n F 2n + 1 (CH 2) m SiX 1 X 2 X 3 ... (2)
(In the formula (2), n represents an integer from 1 to 18, and m represents an integer from 2 to 6. X 1 Is -OR 2 , —Cl, X 2 and X 3 are —OR 2 , -R 3 , -Cl, R 2 Represents an alkyl group having 1 to 4 carbon atoms, and R 3 represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms. X 1 , X 2 and X 3 may be the same or different)
The compound represented by these can be illustrated.

−ＯＲ２で示されるアルコキシ基及び塩素基は、Ｓｉ−Ｏ−Ｓｉ結合を形成するための官能基であり、水で加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、ｓｅｃ−ブトキシ基、ｔｅｒｔ−ブトキシ基等を挙げることができる。アルコキシ基の炭素数は、脱離するアルコールの分子量が比較的小さく除去が容易であり、形成される膜の緻密性の低下を抑制できるという観点から、１から４の範囲であることが好ましい。 The alkoxy group and chlorine group represented by —OR 2 are functional groups for forming a Si—O—Si bond, and are hydrolyzed with water and eliminated as alcohol or acid. Examples of the alkoxy group include a methoxy group, an ethoxy group, an n-propoxy group, an isopropoxy group, an n-butoxy group, an isobutoxy group, a sec-butoxy group, and a tert-butoxy group. The number of carbon atoms of the alkoxy group is preferably in the range of 1 to 4 from the viewpoint that the molecular weight of the alcohol to be eliminated is relatively small and can be easily removed, and the decrease in the denseness of the formed film can be suppressed.

上記のような含フッ素アルキルシラン化合物を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向して自己組織化膜が形成されるので、膜の表面に優れた撥液性を付与することができる。   By using the fluorine-containing alkylsilane compound as described above, each compound is oriented so that the fluoroalkyl group is located on the surface of the film, and a self-assembled film is formed. Sex can be imparted.

より具体的には、ＣＦ３−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）３−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）５−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）５−ＣＨ２ＣＨ２−Ｓｉ（ＯＣ２Ｈ５）３、ＣＦ３（ＣＦ２）７−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）１１−ＣＨ２ＣＨ２−Ｓｉ（ＯＣ２Ｈ５）３、ＣＦ３（ＣＦ２）３−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣＨ３）２、ＣＦ３（ＣＦ２）７−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣＨ３）２、ＣＦ３（ＣＦ２）８−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２、ＣＦ３（ＣＦ２）８−ＣＨ２ＣＨ２−Ｓｉ（Ｃ２Ｈ５）（ＯＣ２Ｈ５）２等が挙げられる。 More specifically, CF 3 —CH 2 CH 2 —Si (OCH 3 ) 3 , CF 3 (CF 2 ) 3 —CH 2 CH 2 —Si (OCH 3 ) 3 , CF 3 (CF 2 ) 5 —CH 2 CH 2 —Si (OCH 3 ) 3 , CF 3 (CF 2 ) 5 —CH 2 CH 2 —Si (OC 2 H 5 ) 3 , CF 3 (CF 2 ) 7 —CH 2 CH 2 —Si (OCH 3) ) 3 , CF 3 (CF 2 ) 11 —CH 2 CH 2 —Si (OC 2 H 5 ) 3 , CF 3 (CF 2 ) 3 —CH 2 CH 2 —Si (CH 3 ) (OCH 3 ) 2 , CF 3 (CF 2) 7 -CH 2 CH 2 -Si (CH 3) (OCH 3) 2, CF 3 (CF 2) 8 -CH 2 CH 2 -Si (CH 3) (OC 2 H 5) 2, CF 3 (CF 2 ) 8 —CH 2 CH 2 —Si (C 2 H 5 ) (OC 2 H 5 ) 2 and the like.

また、撥液材料としてフッ素樹脂を用いる場合には、所定量のフッ素樹脂を所定溶媒に溶解させたものが用いられる。具体的には、住友スリーエム株式会社製「ＥＧＣ１７２０」（ＨＦＥ（ハイドロフルオロエーテル）溶媒にフッ素樹脂を０．１ｗｔ％溶解させたもの）を用いることができる。この場合、ＨＦＥにアルコール系、炭化水素系、ケトン系、エーテル系、エステル系の溶剤を適宜混合することにより、液滴吐出ヘッド３０１から安定して吐出可能に調整可能である。この他に、フッ素樹脂としては、旭硝子株式会社製「ルミフロン」（各種溶媒に溶解可能）、ダイキン工業株式会社製「オプツール」（溶媒；ＰＦＣ、ＨＦＥ等）、大日本インキ化学工業株式会社製「ディックガード」（溶媒；トルエン、水・エチレングリコール）等を用いることができる。更に、フッ素を含む樹脂としては、側鎖にＦ基、−ＣＦ３、−（ＣＦ２）ｎＣＦ３が含まれるものや、主鎖に−ＣＦ２−、−ＣＦ２ＣＦ３、−ＣＦ２ＣＦＣｌ−が含まれるものを用いることが可能である。また、撥液性の発現のために加熱・重合の必要があるものについては、必要に応じて例えば１５０℃から２００℃の加熱を行って塗布したフッ素を含む樹脂を重合させ、撥液性を発現させることができる。
本実施形態では、撥液部を形成する材料にオクタデシルトリメトキシシラン（ＯＤＳ）を用いる。 When a fluororesin is used as the liquid repellent material, a solution obtained by dissolving a predetermined amount of fluororesin in a predetermined solvent is used. Specifically, “EGC1720” manufactured by Sumitomo 3M Limited (0.1% by weight of a fluororesin dissolved in an HFE (hydrofluoroether) solvent) can be used. In this case, it is possible to adjust the droplet discharge head 301 so that it can be stably discharged by mixing HFE with an alcohol, hydrocarbon, ketone, ether, or ester solvent as appropriate. In addition, as a fluororesin, “Lumiflon” manufactured by Asahi Glass Co., Ltd. (dissolvable in various solvents), “OPTOOL” manufactured by Daikin Industries, Ltd. (solvent: PFC, HFE, etc.), “manufactured by Dainippon Ink & Chemicals, Inc.” “Dick guard” (solvent: toluene, water / ethylene glycol) or the like can be used. Further, the resin containing fluorine, F group in the side chain, -CF 3, - (CF 2 ) nCF 3 shall include or, -CF 2 in the main chain -, - CF 2 CF 3, -CF 2 CFCl It is possible to use those including-. For those that require heating and polymerization for the development of liquid repellency, for example, a fluorine-containing resin that has been applied by heating at 150 ° C. to 200 ° C., for example, is polymerized as necessary. Can be expressed.
In this embodiment, octadecyltrimethoxysilane (ODS) is used as a material for forming the liquid repellent portion.

（配線パターンの形成材料）
また、前述のような液滴吐出法を用いて配線パターンの形成材料を含む機能液（機能液）を所定の領域に塗布すると配線を形成することができる。この機能液は、例えば金、銀、銅、パラジウム、ニッケル及びＩＴＯうちのいずれか、及びこれらの酸化物、並びに導電性ポリマーや超電導体などを含む導電性微粒子を分散媒に分散させた分散液である。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。 (Wiring pattern forming material)
Further, wiring can be formed by applying a functional liquid (functional liquid) containing a wiring pattern forming material to a predetermined region using the droplet discharge method as described above. This functional liquid is, for example, a dispersion liquid in which conductive fine particles containing any one of gold, silver, copper, palladium, nickel, and ITO, and their oxides, and conductive polymers and superconductors are dispersed in a dispersion medium. It is. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性の点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。     The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferable from the viewpoint of fine particle dispersibility and dispersion stability, and more preferable dispersion media include water and hydrocarbon compounds. Can do.

配置された後には、機能液の液滴に含まれる分散媒あるいはコーティング剤を除去するため熱処理及び／又は光処理を行い、配線を形成する。詳しくは、基板１２上に配置された機能液の分散媒を除去し、導電性微粒子間を接触または融着させて配線を形成する。導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も合わせて除去する。本実施形態では電気炉（不図示）による加熱により熱処理を行い、配線を形成する。   After the arrangement, heat treatment and / or light treatment is performed to remove the dispersion medium or coating agent contained in the droplets of the functional liquid to form wiring. Specifically, the dispersion medium of the functional liquid disposed on the substrate 12 is removed, and the conductive fine particles are contacted or fused to form a wiring. If the surface of the conductive fine particles is coated with a coating agent such as an organic substance in order to improve dispersibility, the coating agent is also removed. In this embodiment, heat treatment is performed by heating with an electric furnace (not shown) to form wiring.

熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。     The heat treatment and / or light treatment is usually performed in the air, but may be performed in an inert gas atmosphere such as nitrogen, argon, or helium as necessary. The treatment temperature of the heat treatment and / or the light treatment depends on the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as the dispersibility and oxidation of the fine particles, the presence and amount of the coating agent, It is determined appropriately in consideration of the heat resistant temperature.

例えば、有機物からなるコーティング剤を除去するためには、約３００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。本実施形態では２５０℃、６０分で焼成する。     For example, in order to remove the coating agent made of organic matter, it is necessary to bake at about 300 ° C. Moreover, when using a board | substrate, such as a plastics, it is preferable to carry out at room temperature or more and 100 degrees C or less. In this embodiment, baking is performed at 250 ° C. for 60 minutes.

熱処理及び／又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。上記熱処理及び／又は光処理により、微粒子間の電気的接触が確保され配線が形成される。   The heat treatment and / or light treatment may be performed using lamp annealing in addition to general heat treatment using a heating means such as a hot plate or an electric furnace. The light source used for lamp annealing is not particularly limited, but excimer laser such as infrared lamp, xenon lamp, YAG laser, argon laser, carbon dioxide laser, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. Can be used. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient. By the heat treatment and / or light treatment, electrical contact between the fine particles is ensured and wiring is formed.

[配線パターンの形成方法]
次に、これまでに説明してきた液滴吐出法を用いた本実施形態の配線パターンの成形方法について図４から図１３を参照しながら説明する。 [Wiring pattern formation method]
Next, the wiring pattern forming method of the present embodiment using the droplet discharge method described so far will be described with reference to FIGS.

（配線基板）
図４は、本実施形態の配線パターンの形成方法で配線を形成する配線基板１である。図４（ａ）は斜視図を示し、図４（ｂ）は図４（ａ）中の線分Ａ−Ａでの断面図（一部省略）を示す。図を見やすくするために、図４（ａ）では主要な基板、配線、導電接続部のみを示している。 (Wiring board)
FIG. 4 shows a wiring board 1 on which wiring is formed by the wiring pattern forming method of this embodiment. 4A is a perspective view, and FIG. 4B is a cross-sectional view (partially omitted) taken along line AA in FIG. In order to make the drawing easy to see, FIG. 4A shows only main substrates, wirings, and conductive connection portions.

まず図４（ａ）に示すように、配線基板１は基板１２と、基板１２上に配置された平面視方形の第１半導体チップ１２４と、第１半導体１２４上に配置された平面視方形の第２半導体チップ１２６と、基板１２と第１半導体チップ１２４とを電気的に接続する複数の第１配線１４からなる第１配線部１４Ｌと、基板１２と第２半導体チップ１２６とを電気的に接続する複数の第２配線１６からなる第２配線部１６Ｌとを備えている。また、第１半導体チップ１２４の側面には第１スロープ部２０Ａが、また第２半導体チップ１２６の側面には第２スロープ部２０Ｂが設けられている。   First, as shown in FIG. 4A, the wiring substrate 1 includes a substrate 12, a first semiconductor chip 124 having a planar view disposed on the substrate 12, and a square having a planar view disposed on the first semiconductor 124. The second semiconductor chip 126, the first wiring portion 14L including the plurality of first wirings 14 that electrically connect the substrate 12 and the first semiconductor chip 124, and the substrate 12 and the second semiconductor chip 126 are electrically connected. And a second wiring portion 16L composed of a plurality of second wirings 16 to be connected. A first slope portion 20A is provided on the side surface of the first semiconductor chip 124, and a second slope portion 20B is provided on the side surface of the second semiconductor chip 126.

基板１２と第１半導体チップ１２４と第２半導体チップ１２６は、この順に積層されており、また同順に平面視で小さくなっている。更に、基板１２と第１半導体チップ１２４と第２半導体チップ１２６は、それぞれの重心が平面的に重なるように配置され、且つ近接する互いの辺が平行になるように配置されている。   The substrate 12, the first semiconductor chip 124, and the second semiconductor chip 126 are stacked in this order, and are smaller in the same order in plan view. Further, the substrate 12, the first semiconductor chip 124, and the second semiconductor chip 126 are arranged so that the respective centers of gravity overlap in a plane, and the adjacent sides are arranged in parallel.

基板１２はガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料、及びこれら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものを用いてなる。また、これら各種の素材基板が積層して層構造を備えていても良い。基板１２の形状は、図４（ａ）では平面視方形の板状の形状として示しているが、これに限定されない。   The substrate 12 is made of various materials such as glass, quartz glass, Si wafer, plastic film, and metal plate, and a semiconductor film, a metal film, a dielectric film, an organic film, and the like are formed on the surface of these various material substrates as an underlayer. Use things. Further, these various material substrates may be laminated to have a layer structure. Although the shape of the board | substrate 12 is shown as a plate-like shape of a planar view square in Fig.4 (a), it is not limited to this.

基板１２の第１半導体チップ１２４が配置されている面（第１面）には、４組の第１基板パット部１４Ａ（第１の第１導電接続部）及び４組の第２基板パット部１６Ａ（第２の第１導電接続部）が配置されている。第１基板パット部１４Ａは、後述する第１半導体チップ１２４上に設けられている第１電極端子部１４Ｂの数・配置に対応して形成されている。本実施形態では、第１電極端子部１４Ｂが平面視方形の第１半導体チップ１２４の４辺に沿って形成されているため、第１基板パット部１４Ａは、基板１２上に第１半導体チップ１２４の４辺に対して１組ずつ設けられている。   On the surface (first surface) of the substrate 12 where the first semiconductor chip 124 is disposed, four sets of first substrate pad portions 14A (first first conductive connection portions) and four sets of second substrate pad portions. 16A (second first conductive connection portion) is disposed. The first substrate pad portions 14A are formed corresponding to the number and arrangement of the first electrode terminal portions 14B provided on the first semiconductor chip 124 described later. In the present embodiment, since the first electrode terminal portion 14B is formed along the four sides of the first semiconductor chip 124 that is square in plan view, the first substrate pad portion 14A is formed on the substrate 12 on the first semiconductor chip 124. One set is provided for each of the four sides.

同様に、第２基板パット部１６Ａは、後述する第２半導体チップ１２６上に設けられている第２電極端子部１６Ｂの数・配置に対応して形成されている。本実施形態では、第２電極端子部１６Ｂが平面視方形の第２半導体チップ１２６の４辺に沿って形成されていることから、第２基板パット部１６Ａは、基板１２上に第２半導体チップ１２６の４辺に対して１組ずつ設けられている。また、第２基板パット部１６Ａは第１基板パット部１４Ａよりも基板１２の外縁に近い箇所に配置されている。   Similarly, the second substrate pad portions 16A are formed corresponding to the number and arrangement of second electrode terminal portions 16B provided on the second semiconductor chip 126 described later. In the present embodiment, since the second electrode terminal portion 16B is formed along four sides of the second semiconductor chip 126 having a square shape in plan view, the second substrate pad portion 16A is formed on the substrate 12 on the second semiconductor chip. One set is provided for four sides of 126. Further, the second substrate pad portion 16A is disposed closer to the outer edge of the substrate 12 than the first substrate pad portion 14A.

第１半導体チップ１２４はフェースアップ実装方式を採用して基板１２上に配置されている。また、第１半導体チップ１２４の基板１２と対向しない面（第１の第２面）は、第１半導体チップの回路が形成されている面（能動面）となっている。   The first semiconductor chip 124 is disposed on the substrate 12 using a face-up mounting method. Further, the surface (first second surface) that does not face the substrate 12 of the first semiconductor chip 124 is a surface (active surface) on which a circuit of the first semiconductor chip is formed.

第１半導体チップ１２４の能動面には、複数の第１電極端子１４ｂからなる第１電極端子部１４Ｂ（第１の第２導電接続部）が４辺に沿って４辺の中央部にそれぞれ１組ずつ設けられている。第１電極端子１４ｂは、各第１電極端子部１４Ｂ間で同数ずつ含まれている。前述の第１基板パット１４ａの設置数は、この第１電極端子１４ｂの設置数に応じた数になっており、第１基板パット１４ａと第１電極端子１４ｂとは同数になっている。   On the active surface of the first semiconductor chip 124, a first electrode terminal portion 14 </ b> B (first second conductive connection portion) composed of a plurality of first electrode terminals 14 b is arranged at the center of the four sides along the four sides. One set is provided. The same number of first electrode terminals 14b are included between the first electrode terminal portions 14B. The number of the first substrate pads 14a is the number corresponding to the number of the first electrode terminals 14b, and the number of the first substrate pads 14a and the first electrode terminals 14b is the same.

第２半導体チップ１２６は、第１半導体チップ１２４と同じくフェースアップ実装方式を採用して第１半導体チップ１２４上に配置されている。第２半導体チップ１２６の第１半導体チップ１２４と対向しない面（第２の第２面）は、第２半導体チップ１２６の能動面となっている。   The second semiconductor chip 126 is disposed on the first semiconductor chip 124 by using the face-up mounting method in the same manner as the first semiconductor chip 124. A surface (second second surface) of the second semiconductor chip 126 that does not face the first semiconductor chip 124 is an active surface of the second semiconductor chip 126.

第２半導体チップ１２６の能動面には、複数の第２電極端子１６ｂからなる第２電極端子部１６Ｂ（第２の第２導電接続部）が４辺に沿って４辺の中央部にそれぞれ１組ずつ設けられている。第２電極端子１６ｂは、各第２電極端子部１６Ｂ間で同数ずつ含まれている。前述の第２基板パット１６ａの設置数は、この第２電極端子１６ｂの設置数に応じた数になっており、第２基板パット１６ａと第２電極端子１６ｂとは同数になっている。   On the active surface of the second semiconductor chip 126, a second electrode terminal portion 16 </ b> B (second second conductive connection portion) made up of a plurality of second electrode terminals 16 b is provided at the center of the four sides along the four sides. One set is provided. The same number of second electrode terminals 16b is included between the second electrode terminal portions 16B. The number of the second substrate pads 16a is the number corresponding to the number of the second electrode terminals 16b, and the number of the second substrate pads 16a and the second electrode terminals 16b is the same.

第１半導体チップ１２４の能動面の４辺の中央部には、側面を一部覆うように第１スロープ部２０Ａが形成されており、同様に、第２半導体チップ１２６の能動面の４辺の中央部には、側面を一部覆うように第２スロープ部２０Ｂが形成されている。各スロープ部は樹脂材料で形成され、硬化性樹脂が好適に用いられる。硬化性樹脂の中でも光硬化性樹脂であればなお良い。第１スロープ部２０Ａは、基板１２の上面から第１半導体チップ１２４の上面に至るスロープを形成しており、第２スロープ部２０Ｂは、第１半導体チップ１２４の上面から第２半導体チップ１２６の上面にいたるスロープを形成している。これらの各スロープ部の形成方法については、後で詳細に説明する。   A first slope portion 20A is formed at the center of the four sides of the active surface of the first semiconductor chip 124 so as to partially cover the side surface. Similarly, the four sides of the active surface of the second semiconductor chip 126 A second slope portion 20B is formed at the center portion so as to partially cover the side surface. Each slope portion is formed of a resin material, and a curable resin is preferably used. Of the curable resins, a photocurable resin is more preferable. The first slope portion 20A forms a slope extending from the upper surface of the substrate 12 to the upper surface of the first semiconductor chip 124, and the second slope portion 20B is formed from the upper surface of the first semiconductor chip 124 to the upper surface of the second semiconductor chip 126. It forms a slope that leads to A method for forming each of these slope portions will be described in detail later.

第１配線部１４Ｌは、第１基板パット部１４Ａ及び第１電極端子部１４Ｂと対応して４組設けられている。各第１配線群１４Ｌは複数の第１配線１４で構成されており、第１半導体チップ１２４上に設けられた第１電極端子１４ｂ、若しくは基板１２上に設けられた第１基板パット１４ａと同数設けられている。これらの第１電極端子１４ｂと第１基板パット１４ａとを、第１配線１４は１：１で接続している。隣接する第１配線１４同士は、互いに接することなく配置されており、また第１配線１４は、第１スロープ部２０Ａに平面的に重なるように形成されている。   Four sets of the first wiring portions 14L are provided corresponding to the first substrate pad portions 14A and the first electrode terminal portions 14B. Each first wiring group 14 </ b> L includes a plurality of first wirings 14, and the same number as the first electrode terminals 14 b provided on the first semiconductor chip 124 or the first substrate pads 14 a provided on the substrate 12. Is provided. The first wiring 14 is connected 1: 1 to the first electrode terminals 14b and the first substrate pads 14a. Adjacent first wirings 14 are arranged without contacting each other, and the first wirings 14 are formed so as to overlap the first slope portion 20A in a plane.

第２配線部１６Ｌは、第２基板パット部１６Ａ及び第２電極端子部１６Ｂと対応して４組設けられている。各第２配線群１６Ｌは複数の第２配線１６で構成されており、第２半導体チップ１２６上に設けられた第２電極端子１６ｂ、若しくは基板１２上に設けられた第２基板パット１６ａと同数設けられている。これらの第２電極端子１６ｂと第２基板パット１６ａとを、第１配線１２は１：１で接続している。隣接する第２配線１６同士は、互いに接することなく配置されており、また第２配線１６は、第１スロープ部２０Ａ及び第２スロープ部２０Ｂに平面的に重なるように形成されている。また、第２配線部１６Ｌに含まれる第２配線１６は、第１配線部１４Ｌに含まれる第１配線１４と一部平面的に重なって配置されている。   Four sets of the second wiring portions 16L are provided corresponding to the second substrate pad portions 16A and the second electrode terminal portions 16B. Each of the second wiring groups 16L is composed of a plurality of second wirings 16, and the same number as the second electrode terminals 16b provided on the second semiconductor chip 126 or the second substrate pads 16a provided on the substrate 12. Is provided. The first wiring 12 is connected 1: 1 between the second electrode terminals 16b and the second substrate pads 16a. Adjacent second wirings 16 are arranged so as not to contact each other, and the second wirings 16 are formed to overlap the first slope portion 20A and the second slope portion 20B in a plane. Further, the second wiring 16 included in the second wiring portion 16L is disposed so as to partially overlap with the first wiring 14 included in the first wiring portion 14L.

次いで、図４（ｂ）の断面図を用いた説明に移る。図４（ｂ）では図を見やすくするために、図４（ａ）の線分Ａ−Ａでの断面図の一端側のみを示し、他端側を省略して図示してある。配線基板１には、基板１２と第１半導体チップ１２４と第２半導体チップ１２６がこの順に積層されており、接着剤３０で互いに接着されている。また前述の通り、基板１２と第１半導体チップ１２４と第２半導体チップ１２６はこの順に平面視で小さくなっているので、図４（ｂ）に示すようにそれぞれが階段状に積み重なっている。   Next, the description will be made with reference to the cross-sectional view of FIG. FIG. 4B shows only one end side of the cross-sectional view taken along line AA in FIG. 4A and omits the other end side for easy viewing. On the wiring substrate 1, the substrate 12, the first semiconductor chip 124 and the second semiconductor chip 126 are laminated in this order, and are bonded to each other with an adhesive 30. As described above, since the substrate 12, the first semiconductor chip 124, and the second semiconductor chip 126 are smaller in this order in plan view, they are stacked stepwise as shown in FIG. 4B.

基板１２上の第１半導体チップ１２４と重ならない領域には、第１基板パット１４ａ及び第２基板パット１６ａが配置されている。このうち第１基板パット１４ａは、第２基板パット１６ａと第１半導体チップ１２４の間に配置されている。また基板１２には、第１基板パット１４ａと接続する位置に第１コンタクトホール１４ｃが、第２基板パット１６ａと接続する位置に第２コンタクトホール１６ｃがそれぞれ設けられている。第１コンタクトホール１４ｃ及び第２コンタクトホール１６ｃは基板１２を貫通して設けられており、これら第１コンタクトホール１４ｃ及び第２コンタクトホール１６ｃを介して、基板１２の第１半導体チップ１２４と対向しない面と電気的に導通させることができる。   A first substrate pad 14a and a second substrate pad 16a are arranged in a region that does not overlap the first semiconductor chip 124 on the substrate 12. Among these, the first substrate pad 14 a is disposed between the second substrate pad 16 a and the first semiconductor chip 124. The substrate 12 is provided with a first contact hole 14c at a position connecting to the first substrate pad 14a and a second contact hole 16c at a position connecting to the second substrate pad 16a. The first contact hole 14c and the second contact hole 16c are provided through the substrate 12, and do not face the first semiconductor chip 124 of the substrate 12 via the first contact hole 14c and the second contact hole 16c. It can be electrically connected to the surface.

第１半導体チップ１２４上の第２半導体チップ１２６と重ならない領域には、第１電極端子１４ｂが配置されており、第２半導体チップ１２６上には第２電極端子１６ｂが配置されている。   A first electrode terminal 14 b is disposed in a region of the first semiconductor chip 124 that does not overlap the second semiconductor chip 126, and a second electrode terminal 16 b is disposed on the second semiconductor chip 126.

第１半導体チップ１２４の端部近傍であって、第１基板パット１４ａと第１電極端子１４ｂとの間の領域には、基板１２の上面の一部、第１半導体チップ１２４の側面及び上面の一部を覆うように第１スロープ部２０Ａが形成されている。   Near the end of the first semiconductor chip 124 and between the first substrate pad 14a and the first electrode terminal 14b, a part of the upper surface of the substrate 12, the side surface and the upper surface of the first semiconductor chip 124 are provided. First slope portion 20A is formed so as to cover a part.

同様に、第２半導体チップ１２６の端部であって、第１電極端子１４ｂと第２電極端子１６ｂとの間の領域には、第１半導体チップ１２４の上面の一部、第２半導体チップ１２６の側面及び上面の一部を覆うように第２スロープ部２０Ｂが形成されている。   Similarly, in the region between the first electrode terminal 14 b and the second electrode terminal 16 b at the end of the second semiconductor chip 126, a part of the upper surface of the first semiconductor chip 124, the second semiconductor chip 126. A second slope portion 20B is formed so as to cover a part of the side surface and the upper surface of the first slope portion.

上記の基板１２、第１半導体チップ１２４、第２半導体チップ１２６、第１及び第２基板パット１４ａ，１６ａ、第１及び第２電極端子１４ｂ，１６ｂ、第１及び第２スロープ部２０Ａ，２０Ｂの上面及び側面を覆うように、第１絶縁層２４が形成されている。第１絶縁層２４には、後述する方法にて開口部２３ａ，２３ｂ，２３ｃ，２３ｄが形成されており、開口部２３ａは第１基板パット１４ａに、開口部２３ｂは第１電極端子１４ｂに、開口部２３ｃは第２基板パット１６ａに、開口部２３ｄは第２電極端子１６ｂにそれぞれ接続している。   The substrate 12, the first semiconductor chip 124, the second semiconductor chip 126, the first and second substrate pads 14a and 16a, the first and second electrode terminals 14b and 16b, and the first and second slope portions 20A and 20B. A first insulating layer 24 is formed so as to cover the upper surface and side surfaces. Openings 23a, 23b, 23c, and 23d are formed in the first insulating layer 24 by a method described later. The opening 23a is formed in the first substrate pad 14a, the opening 23b is formed in the first electrode terminal 14b, The opening 23c is connected to the second substrate pad 16a, and the opening 23d is connected to the second electrode terminal 16b.

第１絶縁層２４上には第１配線１４が形成されており、開口部２３ａ及び開口部２３ｂを介して第１基板パット１４ａと第１電極端子１４ｂとを接続している。   A first wiring 14 is formed on the first insulating layer 24, and connects the first substrate pad 14a and the first electrode terminal 14b via the opening 23a and the opening 23b.

第１絶縁層２４及び第１配線１４を覆うように、第２絶縁層２６が形成され積層している。第２絶縁層２６には、後述する方法にて開口部２３ｃ及び開口部２３ｄが形成されている。これら開口部２３ｃ，２３ｄは、第１絶縁層２４に設けられた開口部２３ｃ，２３ｄと一体となり連続している。この第２絶縁層２６が形成されると、第１配線１４は第１絶縁層２４及び第２絶縁層２６に挟まれ、各々の配線同士が電気的に絶縁される。   A second insulating layer 26 is formed and laminated so as to cover the first insulating layer 24 and the first wiring 14. An opening 23c and an opening 23d are formed in the second insulating layer 26 by a method described later. The openings 23c and 23d are continuous with the openings 23c and 23d provided in the first insulating layer 24. When the second insulating layer 26 is formed, the first wiring 14 is sandwiched between the first insulating layer 24 and the second insulating layer 26, and the respective wirings are electrically insulated from each other.

第２絶縁層２６上には、第２配線１６が形成されており、開口部２３ｃ及び開口部２３ｄを介して第２基板パット１６ａと第２電極端子１６ｂとを接続している。   A second wiring 16 is formed on the second insulating layer 26 and connects the second substrate pad 16a and the second electrode terminal 16b through the opening 23c and the opening 23d.

第２絶縁層２６及び第２配線１６を覆うように、第３絶縁層２８が形成され積層している。この第３絶縁層２８が形成されると、第２配線１６は第２絶縁層２６及び第３絶縁層２８に挟まれ、各々の配線同士が電気的に絶縁される。第１、第２、第３絶縁層は、絶縁性を備えた樹脂材料で形成され、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリイミドなどの材料で形成される。   A third insulating layer 28 is formed and laminated so as to cover the second insulating layer 26 and the second wiring 16. When the third insulating layer 28 is formed, the second wiring 16 is sandwiched between the second insulating layer 26 and the third insulating layer 28, and the respective wirings are electrically insulated from each other. The first, second, and third insulating layers are formed of an insulating resin material, and are formed of, for example, an acrylic resin, an epoxy resin, a silicone resin, a polyimide, or the like.

（パターン形成方法）
続いて、前述の液滴吐出装置３００を用いて配線パターンを形成し上記の配線基板１を形成する方法について、図５から図１３を参照して説明する。図５から図１３は配線パターン形成に係る工程概略図である。図５から図１３では、（ａ）が配線パターン周辺の平面概略図、（ｂ）が図５（ａ）の線分Ｂ−Ｂにおける断面図、及び対応する断面図を示す。 (Pattern formation method)
Next, a method for forming a wiring pattern by using the above-described droplet discharge device 300 and forming the wiring substrate 1 will be described with reference to FIGS. FIG. 5 to FIG. 13 are process schematic diagrams relating to wiring pattern formation. 5 to 13, (a) is a schematic plan view around the wiring pattern, (b) is a sectional view taken along line BB in FIG. 5 (a), and a corresponding sectional view.

図５(ａ)に示すように、まず液滴吐出法を用いて撥液インクを塗布し、撥液材料にて第１撥液パターン１８Ａと第２撥液パターン１８Ｂを配置する。この際、第１撥液パターン１８Ａに囲まれた領域１９Ａが、第１半導体チップ１２４の上面、端部、基板１２の上面にまたがって形成されるように第１撥液パターン１８Ａを形成する。同様に、第２撥液パターン１８Ｂに囲まれた領域１９Ｂが、第２半導体チップ１２６の上面、端部、第１半導体チップ１２４の上面にまたがって形成されるように第２撥液パターン１８Ｂを配置する。また、領域１９Ａと領域１９Ｂが当接しないように各々の撥液パターンを形成する。   As shown in FIG. 5A, first, liquid repellent ink is applied using a droplet discharge method, and the first liquid repellent pattern 18A and the second liquid repellent pattern 18B are arranged with a liquid repellent material. At this time, the first liquid repellent pattern 18A is formed so that the region 19A surrounded by the first liquid repellent pattern 18A is formed across the upper surface and end portions of the first semiconductor chip 124 and the upper surface of the substrate 12. Similarly, the second liquid repellent pattern 18B is formed so that the region 19B surrounded by the second liquid repellent pattern 18B extends over the upper surface and end portions of the second semiconductor chip 126 and the upper surface of the first semiconductor chip 124. Deploy. Further, each liquid repellent pattern is formed so that the region 19A and the region 19B do not contact each other.

図５（ｂ）に示すように、ここでは第１撥液パターン１８Ａは、第１基板パット１４ａと第１電極端子１４ｂに重なって形成されている。また、第２撥液パターン１８Ｂは、第１電極端子１４ｂに重なり、第２電極端子１６ｂに接して形成されている。これらの撥液パターンは、一度の撥液インクの塗布で形成しても良く、複数回に分けて撥液インクを塗布し形成しても良い。   As shown in FIG. 5B, here, the first liquid repellent pattern 18A is formed to overlap the first substrate pad 14a and the first electrode terminal 14b. The second liquid repellent pattern 18B overlaps with the first electrode terminal 14b and is formed in contact with the second electrode terminal 16b. These liquid repellent patterns may be formed by applying the liquid repellent ink once, or may be formed by applying the liquid repellent ink in a plurality of times.

次いで、図６（ａ）に示すように、領域１９Ａ及び１９Ｂに光硬化性樹脂を配置して硬化させ、領域１９Ａに第１スロープ部２０Ａを、領域１９Ｂに第２スロープ部２０Ｂをそれぞれ形成する。樹脂の配置には、液滴吐出法やディスペンサー法などの方法を用いることができる。硬化前の樹脂を配置すると樹脂は自重により濡れ広がるが、領域１９Ａ及び１９Ｂの周囲は各々の撥液パターン１８Ａ及び１８Ｂで囲まれているため各々の撥液パターンの撥液性によりはじかれ、各撥液パターンを越えて濡れ広がることが無い。そのため、各々の第１スロープ部２０Ａ及び第２スロープ部２０Ｂが形成されている領域を各々の撥液パターン１８Ａ，１８Ｂで制御することができ、所望の領域にのみスロープ部を形成することができる。また、本来濡れ広がる樹脂を撥液パターン１８Ａ，１８Ｂで堰き止め、領域１９Ａ，１９Ｂの内部にとどめておくことになるため、領域１９Ａ，１９Ｂでは樹脂が高さ方向（厚み方向）に堆積することになる。そのため、撥液パターン１８Ａ，１８Ｂを形成しない場合と比べ、スロープ部の厚みを出すことが容易になる。   Next, as shown in FIG. 6A, the photocurable resin is disposed and cured in the regions 19A and 19B, and the first slope portion 20A is formed in the region 19A, and the second slope portion 20B is formed in the region 19B. . For the arrangement of the resin, a method such as a droplet discharge method or a dispenser method can be used. When the uncured resin is placed, the resin spreads out due to its own weight, but the areas 19A and 19B are surrounded by the respective liquid repellent patterns 18A and 18B, so that they are repelled by the liquid repellency of each liquid repellent pattern. It does not spread over the liquid repellent pattern. Therefore, the region where the first slope portion 20A and the second slope portion 20B are formed can be controlled by the liquid repellent patterns 18A and 18B, and the slope portion can be formed only in a desired region. . In addition, since the resin that originally spreads is dammed by the liquid repellent patterns 18A and 18B and remains inside the regions 19A and 19B, the resin is deposited in the height direction (thickness direction) in the regions 19A and 19B. become. Therefore, it is easier to increase the thickness of the slope portion than when the liquid repellent patterns 18A and 18B are not formed.

図６（ｂ）に示すように、第１スロープ部２０Ａ及び第２スロープ部２０Ｂは、緩やかなスロープで基板１２と第１半導体チップ１２４とを接続し、また第１半導体チップ１２４と第２半導体チップ１２６とを接続する。形成される各々のスロープ部により、第１半導体チップ１２４の端部、及び第２半導体チップ１２６の端部の段差が緩和される。本実施形態では、各々のスロープ部を形成する樹脂には光硬化性樹脂を用いている。一般に光硬化性樹脂は、熱硬化性樹脂と比較して硬化収縮が小さい。そのため、所望の形状のスロープ部を容易に形成することが可能となる。   As shown in FIG. 6B, the first slope portion 20A and the second slope portion 20B connect the substrate 12 and the first semiconductor chip 124 with a gentle slope, and the first semiconductor chip 124 and the second semiconductor chip. The chip 126 is connected. By the respective slope portions that are formed, the steps of the end portions of the first semiconductor chip 124 and the end portions of the second semiconductor chip 126 are alleviated. In the present embodiment, a photocurable resin is used as the resin forming each slope portion. In general, a photocurable resin has a smaller curing shrinkage than a thermosetting resin. Therefore, it is possible to easily form a slope portion having a desired shape.

次いで、図７（ａ）（ｂ）に示すように、撥液パターン１８Ａ，１８Ｂを除去する。撥液パターンの除去は、例えば放電ガスにキセノンを用いたエキシマＵＶランプを用い、１７２ｎｍの波長の紫外線を照射することにより行うことができる。   Next, as shown in FIGS. 7A and 7B, the liquid repellent patterns 18A and 18B are removed. The removal of the liquid repellent pattern can be performed, for example, by using an excimer UV lamp using xenon as a discharge gas and irradiating ultraviolet rays having a wavelength of 172 nm.

次いで、図８（ａ）に示すように、液滴吐出法を用いて撥液インクを塗布し、全ての第１基板パット１４ａ、第２基板パット１６ａ、第１電極端子１４ｂ、第２電極端子１６ｂに撥液部２２を形成する。液滴吐出ヘッド３０１から撥液インクが吐出されると、着弾位置で略円形状に濡れ広がるが、撥液部２２の面積はこの１滴分の撥液インクが濡れ広がる面積があればよい。図８（ｂ）では撥液部２２は厚みを持たせて図示しているが、撥液部２２の厚みは数ｎｍから１００ｎｍ程度である。   Next, as shown in FIG. 8A, liquid repellent ink is applied using a droplet discharge method, and all the first substrate pads 14a, the second substrate pads 16a, the first electrode terminals 14b, and the second electrode terminals are applied. The liquid repellent part 22 is formed on 16b. When the liquid repellent ink is ejected from the droplet ejection head 301, the liquid repellent portion 22 only needs to have an area in which the liquid repellent ink for one drop spreads out. In FIG. 8B, the lyophobic portion 22 is illustrated with a thickness, but the lyophobic portion 22 has a thickness of about several nm to 100 nm.

次いで、図９（ａ）に示すように、液滴吐出法を用いて絶縁インクを塗布し、撥液部２２の形成領域を除く基板１２の全面に第１絶縁層２４を形成する。この際、絶縁インクが撥液部２２に着弾したとしても、撥液部２２の撥液性により絶縁インクがはじかれるため、撥液部２２を避けて第１絶縁層２４が形成される。図９（ｂ）に示すように、撥液部２２を避けて第１絶縁層２４が形成された結果として、第１絶縁層２４の撥液部２２と重なる領域には、開口部２３ａ，２３ｂ，２３ｃ，２３ｄが形成される。   Next, as shown in FIG. 9A, an insulating ink is applied by using a droplet discharge method, and a first insulating layer 24 is formed on the entire surface of the substrate 12 excluding a region where the liquid repellent portion 22 is formed. At this time, even if the insulating ink lands on the liquid repellent part 22, the insulating ink is repelled by the liquid repellency of the liquid repellent part 22, so that the first insulating layer 24 is formed avoiding the liquid repellent part 22. As shown in FIG. 9B, as a result of the formation of the first insulating layer 24 while avoiding the liquid repellent portion 22, openings 23a and 23b are formed in regions overlapping the liquid repellent portion 22 of the first insulating layer 24. , 23c, 23d are formed.

次いで、図１０（ａ）に示すように、液滴吐出法を用いて機能液を塗布し、第１基板パット１４ａと第１電極端子１４ｂとを接続する第１配線１４を配置して、第１配線部１４Ｌを形成する。この際、第１基板パット１４ａと第１電極端子１４ｂとに配置された撥液部の上から機能液を塗布し、開口部２３ａ，２３ｂを介して第１配線１４を形成する。撥液部の厚みは数ｎｍから１００ｎｍ程度と微少量であるので、前述の配線パターン形成のための熱処理を行うことによる撥液部の部分的な分解、または微粒子同士の融着等の反応により、第１配線１４は第１基板パット１４ａ及び第１電極端子１４ｂと導通を確保して形成される。第１配線１４を形成すると、開口部２３ａ，２３ｂは第１配線１４により埋没し、第１絶縁層２４を介して第１基板パット１４ａと第１電極端子１４ｂに第１配線１４を接続するコンタクトホールとして機能する。図１０（ｂ）に示すように、第１配線１４は第１スロープ部２０Ａと平面的に重なって配置される。第１スロープ部２０Ａが配置されているため、第１配線１４はなだらかな斜面を介して第１基板パット１４ａ及び第１電極端子１４ｂを導通させることができる。   Next, as shown in FIG. 10A, the functional liquid is applied using a droplet discharge method, and the first wiring 14 that connects the first substrate pad 14a and the first electrode terminal 14b is disposed, One wiring portion 14L is formed. At this time, the functional liquid is applied from above the liquid repellent portion disposed on the first substrate pad 14a and the first electrode terminal 14b, and the first wiring 14 is formed through the openings 23a and 23b. Since the thickness of the liquid repellent part is as small as several nanometers to about 100 nm, it is caused by a reaction such as partial decomposition of the liquid repellent part by performing the heat treatment for forming the wiring pattern described above, or fusion of fine particles. The first wiring 14 is formed while ensuring electrical continuity with the first substrate pad 14a and the first electrode terminal 14b. When the first wiring 14 is formed, the openings 23 a and 23 b are buried by the first wiring 14, and the contact connecting the first wiring 14 to the first substrate pad 14 a and the first electrode terminal 14 b through the first insulating layer 24. Functions as a hall. As shown in FIG. 10B, the first wiring 14 is disposed so as to overlap the first slope portion 20A in a plan view. Since the first slope portion 20A is arranged, the first wiring 14 can conduct the first substrate pad 14a and the first electrode terminal 14b through a gentle slope.

次いで、図１１（ａ）に示すように、液滴吐出法を用いて再度絶縁インクを塗布し、第２基板パット１６ａ及び第２電極端子１６ｂに配置された撥液部２２の形成領域を除く基板１２の全面に第２絶縁層２６を形成する。第１絶縁層２４の形成時と同様に、撥液部２２を避けて第２絶縁層２６が形成されるため、開口部２３ｃ，２３ｄは第２絶縁層２６で埋没せずに第２絶縁層２６にも延長される。また、図１１（ｂ）に示すように、第２絶縁層２６は第１配線１４を覆うように形成される。したがって、第１配線１４は第１絶縁層２４と第２絶縁層２６に挟持されることになり、各々の第１配線１４は電気的に絶縁される。   Next, as shown in FIG. 11A, the insulating ink is applied again using the droplet discharge method, and the formation region of the liquid repellent portion 22 disposed on the second substrate pad 16a and the second electrode terminal 16b is removed. A second insulating layer 26 is formed on the entire surface of the substrate 12. Similarly to the formation of the first insulating layer 24, since the second insulating layer 26 is formed avoiding the liquid repellent portion 22, the openings 23c and 23d are not buried in the second insulating layer 26 and the second insulating layer 26 is not buried. 26. As shown in FIG. 11B, the second insulating layer 26 is formed so as to cover the first wiring 14. Therefore, the first wiring 14 is sandwiched between the first insulating layer 24 and the second insulating layer 26, and each first wiring 14 is electrically insulated.

次いで、図１２（ａ）に示すように、液滴吐出法を用いて再度機能液を塗布し、第１配線部１４Ｌの形成工程と同様に第２基板パット１６ａと第２電極端子１６ｂとを接続する第２配線１６を配置して、第２配線部１６Ｌを形成する。図１２（ｂ）に示すように、第２配線１６は第１スロープ部２０Ａ及び第２スロープ部２０Ｂと平面的に重なって配置されるため、なだらかな斜面を介して第２基板パット１６ａ及び第２電極端子１６ｂを導通させることができる。開口部２３ｃ，２３ｄは第２配線１６により埋没し、第２絶縁層２６を介して第２基板パット１６ａと第２電極端子１６ｂに第２配線１６を接続するコンタクトホールとして機能する。   Next, as shown in FIG. 12A, the functional liquid is applied again by using the droplet discharge method, and the second substrate pad 16a and the second electrode terminal 16b are formed in the same manner as in the formation process of the first wiring portion 14L. The second wiring 16 to be connected is arranged to form the second wiring portion 16L. As shown in FIG. 12B, the second wiring 16 is disposed so as to overlap the first slope portion 20A and the second slope portion 20B in a plan view, and therefore, the second substrate pad 16a and the second substrate pad 16a and the second slope 16 are arranged through gentle slopes. The two-electrode terminal 16b can be made conductive. The openings 23 c and 23 d are buried by the second wiring 16 and function as contact holes for connecting the second wiring 16 to the second substrate pad 16 a and the second electrode terminal 16 b through the second insulating layer 26.

次いで、図１３（ａ）に示すように、液滴吐出法を用いて再度絶縁インクを基板１２の全面に塗布し、第３絶縁層２８を形成する。図１３（ｂ）に示すように、第２配線１６は第２絶縁層２６と第３絶縁層２８に挟持されることになり、各々の第２配線１６は電気的に絶縁される。以上説明した一連の工程により、段差構造を備えた面同士を配線で接続する配線パターンを備えた配線基板１が完成する。   Next, as shown in FIG. 13A, an insulating ink is again applied to the entire surface of the substrate 12 by using a droplet discharge method to form a third insulating layer 28. As shown in FIG. 13B, the second wiring 16 is sandwiched between the second insulating layer 26 and the third insulating layer 28, and each second wiring 16 is electrically insulated. Through the series of steps described above, the wiring board 1 having the wiring pattern for connecting the surfaces having the step structure by wiring is completed.

以上のような構成の配線パターンの形成方法によれば、まず第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成する領域の周囲を撥液パターンで囲み、その後に各々のスロープ部の形成材料である光硬化性樹脂を撥液パターンで囲った領域に配置することとしている。そのため、スロープ部の形成材料を領域１９Ａ，１９Ｂに配置した際には、撥液パターン１８Ａ，１８Ｂを超えて形成材料が濡れ広がることなく領域１９Ａ，１９Ｂに留まる。したがって、容易に所望の形状の第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成することができる。また、撥液パターン１８Ａ，１８Ｂが無い場合には形成材料が薄く濡れ広がってしまうため、厚いスロープ部を形成するためには複数回にわたり重ね塗りをして、スロープ部の形成を繰り返す必要がある。しかし、本方法によれば濡れ広がらない分だけ厚み方向に樹脂が堆積するため、容易に厚い第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成することが可能となる。   According to the method for forming a wiring pattern having the above-described configuration, first, the area where the first slope portion 20A and the second slope portion 20B are formed is surrounded by a liquid repellent pattern, and thereafter, the forming material of each slope portion is used. A certain photocurable resin is arranged in a region surrounded by a liquid repellent pattern. Therefore, when the forming material of the slope portion is disposed in the regions 19A and 19B, the forming material does not spread over the liquid repellent patterns 18A and 18B and remains in the regions 19A and 19B. Therefore, it is possible to easily form the first slope portion 20A and the second slope portion 20B having desired shapes. Further, in the absence of the liquid-repellent patterns 18A and 18B, the forming material is thinly spread and wet. Therefore, in order to form a thick slope portion, it is necessary to repeatedly apply the coating several times and repeat the formation of the slope portion. . However, according to this method, since the resin is deposited in the thickness direction as much as it does not spread, the thick first slope portion 20A and the second slope portion 20B can be easily formed.

次いで基板１２の上面、第１スロープ部２０Ａの斜面、第１半導体チップ１２４の上面にまたがる第１配線部１４Ｌを液滴吐出法にて形成する。また、第１半導体チップ１２４の上面、第１スロープ部２０Ａと第２スロープ部２０Ｂの斜面、第２半導体チップ１２６の上面にまたがる第２配線部１６Ｌの配線パターンを液滴吐出法にて形成する。こうすることで、容易に段差構造を有する基板の高さの異なる面同士を接続することができる。   Next, a first wiring portion 14L that extends over the upper surface of the substrate 12, the slope of the first slope portion 20A, and the upper surface of the first semiconductor chip 124 is formed by a droplet discharge method. In addition, the wiring pattern of the second wiring portion 16L extending over the upper surface of the first semiconductor chip 124, the slopes of the first slope portion 20A and the second slope portion 20B, and the upper surface of the second semiconductor chip 126 is formed by a droplet discharge method. . By doing so, it is possible to easily connect the surfaces having different steps of the substrate having the step structure.

また本実施形態では、配線パターンを描く第１配線部１４Ｌは、基板１２に配置された第１基板パット部１４Ａと第１半導体チップ１２４に配置された第１電極端子部１４Ｂに接続しており、配線パターンを描く第２配線部１６Ｌは、基板１２に配置された第２基板パット部１６Ａと第２半導体チップ１２６に配置された第２電極端子部１６Ｂに接続している。また、各々の配線を形成する前に全ての第１基板パット１４ａ、第２基板パット１６ａ、第１電極端子１４ｂ、第２電極端子１６ｂに撥液部２２を形成し、次いで撥液部２２を除く領域に絶縁層を形成することとしている。撥液部２２の配置された領域では、塗布される絶縁インクがはじかれるため、配置された撥液部２２を避けて絶縁層が形成される。そのため絶縁層には、撥液部２２の大きさで開口部２３が形成される。次いで、開口部２３を介して各々の配線と各々の基板パット及び電極端子とを接続させることにより、撥液部２２の大きさの導電ポストで接続された層構造を容易に形成することができる。   Further, in the present embodiment, the first wiring part 14L that draws a wiring pattern is connected to the first substrate pad part 14A arranged on the substrate 12 and the first electrode terminal part 14B arranged on the first semiconductor chip 124. The second wiring portion 16L for drawing a wiring pattern is connected to the second substrate pad portion 16A disposed on the substrate 12 and the second electrode terminal portion 16B disposed on the second semiconductor chip 126. Further, before forming each wiring, the liquid repellent portion 22 is formed on all the first substrate pads 14a, the second substrate pads 16a, the first electrode terminals 14b, and the second electrode terminals 16b, and then the liquid repellent portions 22 are formed. An insulating layer is formed in the excluded region. In the region where the liquid repellent part 22 is disposed, the insulating ink to be applied is repelled, so that the insulating layer is formed avoiding the liquid repellent part 22 disposed. Therefore, an opening 23 is formed in the insulating layer with the size of the liquid repellent portion 22. Next, by connecting each wiring to each substrate pad and electrode terminal through the opening 23, a layer structure connected by a conductive post having the size of the liquid repellent portion 22 can be easily formed. .

また本実施形態では、撥液部２２は、液滴吐出法にて吐出される１滴の撥液インクが含む撥液材料で形成されることとしている。液滴吐出法により吐出した液滴１滴は着弾位置で略円形状に広がる。この液滴１滴分の面積があれば、各々の配線と各々の基板パット及び電極端子とを接続し十分に導通させることができるため、小口径の導電ポストで接続された層構造を容易に形成することができる。   In the present embodiment, the liquid repellent portion 22 is formed of a liquid repellent material including one drop of liquid repellent ink ejected by the droplet ejection method. One droplet discharged by the droplet discharge method spreads in a substantially circular shape at the landing position. If there is an area corresponding to one droplet, each wiring and each substrate pad and electrode terminal can be connected and sufficiently conducted, so that a layer structure connected by a small-diameter conductive post can be easily formed. Can be formed.

また本実施形態では、第１絶縁層２４を形成する工程の前に撥液パターン１８Ａ，１８Ｂを除去することとしている。そのため、第１絶縁層２４を形成する絶縁インクが各撥液パターンにはじかれることなく、確実に配置して第１絶縁層２４を形成することができる。また、形成した第１絶縁層２４が各撥液パターンの領域で剥離してしまうことなく、基板１２表面に定着した第１絶縁層２４とすることができる。   In the present embodiment, the liquid repellent patterns 18A and 18B are removed before the step of forming the first insulating layer 24. Therefore, the insulating ink forming the first insulating layer 24 can be reliably arranged and formed without being repelled by each liquid repellent pattern. Further, the first insulating layer 24 formed on the surface of the substrate 12 can be formed without peeling off the formed first insulating layer 24 in each liquid repellent pattern region.

また本実施形態では、撥液材料はシラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むこととしている。そのため、撥液材料として必要な撥液性を十分に確保し、良好な撥液パターン１８Ａ，１８Ｂ及び撥液部２２を形成することが出来る。   In the present embodiment, the liquid repellent material includes at least one of a silane compound or a compound containing a fluoroalkyl group. Therefore, sufficient liquid repellency required as the liquid repellent material can be secured, and the excellent liquid repellent patterns 18A and 18B and the liquid repellent portion 22 can be formed.

また本実施形態では、撥液材料は撥液材料を配置した面で自己組織化膜を形成することとしている。そのため、撥液材料を塗布すると自己組織化により即座に塗布面で単分子膜を形成し、良好な撥液性を発現することができる。そのため、容易に撥液パターン１８Ａ，１８Ｂ及び撥液部２２を形成することができる。   In this embodiment, the liquid repellent material forms a self-assembled film on the surface where the liquid repellent material is disposed. Therefore, when a liquid repellent material is applied, a monomolecular film is immediately formed on the coated surface by self-organization, and good liquid repellency can be expressed. Therefore, the liquid repellent patterns 18A and 18B and the liquid repellent part 22 can be easily formed.

また本実施形態では、各々のスロープ部の形成材料は絶縁性を備えた硬化性樹脂であることとしている。各々のスロープ部が絶縁性を備えているので、形成した配線同士が電気的に接続されることなく、互いに独立した良好な配線を形成することができる。   Moreover, in this embodiment, the forming material of each slope part is supposed to be curable resin provided with insulation. Since each slope portion is provided with insulating properties, good wirings independent from each other can be formed without electrically connecting the formed wirings.

また本実施形態では、各々のスロープ部の形成材料は光硬化性樹脂であることとしている。光硬化性樹脂は一般に硬化収縮が少ないため、所望の形状のスロープ部を容易に形成することができる。また、短時間の光照射により樹脂が硬化しスロープ部形成することができるので、熱硬化性樹脂と比較して作業効率が良く生産性を向上させることができる。   In the present embodiment, the forming material of each slope portion is a photo-curable resin. Since a photocurable resin generally has little curing shrinkage, a slope portion having a desired shape can be easily formed. In addition, since the resin can be cured and a slope portion can be formed by light irradiation for a short time, the working efficiency can be improved and the productivity can be improved as compared with the thermosetting resin.

なお、本実施形態においては、撥液材料は自己組織化膜を形成するシラン化合物としたが、撥液材料は撥液部を構成する高分子の前駆体であっても構わない。このような前駆体として、例えばフッ素樹脂が挙げられる。その場合には、各撥液パターンを形成する工程又は撥液部を形成する工程には、配置した撥液材料を加熱して重合させる操作を含む。この方法によれば、フッ素樹脂を加熱して重合させることにより確実に撥液性を発現させることができる。   In this embodiment, the lyophobic material is a silane compound that forms a self-assembled film, but the lyophobic material may be a precursor of a polymer that constitutes the lyophobic portion. An example of such a precursor is a fluororesin. In that case, the step of forming each liquid repellent pattern or the step of forming the liquid repellent portion includes an operation of heating and polymerizing the arranged liquid repellent material. According to this method, the liquid repellency can be surely expressed by heating and polymerizing the fluororesin.

また、本実施形態においては、各々のスロープ部の形成材料は光硬化性樹脂であることとしたが、熱硬化性樹脂を用いても構わない。その場合は、硬化収縮による体積変化分だけ樹脂を重ねて成形し、所望のスロープ部の形状とすることが望ましい。   Moreover, in this embodiment, although the forming material of each slope part was a photocurable resin, you may use a thermosetting resin. In that case, it is desirable that the resin is overlapped and molded by a volume change due to curing shrinkage to obtain a desired slope portion shape.

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、撥液パターンを形成する前に、あらかじめ基板１２と第１半導体チップ１２４と第２半導体チップ１２６との表面に対してエキシマＵＶ洗浄を行い、親液性を高める洗浄処理（親液処理）を実施しておいても良い。親液処理により基板１２の表面に付着する不純物が除去されることで、配置する機能液や液状体への親液性を高め、所定の位置に容易に配置することができる。その他洗浄処理としては、低圧水銀灯洗浄、Ｏ２プラズマ洗浄、ＨＦや硫酸等を用いた酸洗浄、アルカリ洗浄、超音波洗浄、メガソニック洗浄、コロナ処理、グロー洗浄、スクラブ洗浄、オゾン洗浄、水素水洗浄、マイクロバブル洗浄、フッ素系洗浄等を用いることができる。また、洗浄処理の他にも、配置する機能液や液状体に対して親液性を示すシランカップリング剤やチタンカップリング剤を塗布しておく構成や、酸化チタン微粒子を塗布しておく構成を採ることも可能である。 For example, before forming the liquid repellent pattern, excimer UV cleaning is performed on the surfaces of the substrate 12, the first semiconductor chip 124, and the second semiconductor chip 126 in advance to improve the lyophilicity (lyophilic process). You may carry out. By removing the impurities adhering to the surface of the substrate 12 by the lyophilic treatment, the lyophilicity to the functional liquid or liquid material to be arranged can be improved and the lyophilic treatment can be easily arranged at a predetermined position. Other cleaning processes include low pressure mercury lamp cleaning, O 2 plasma cleaning, acid cleaning using HF, sulfuric acid, etc., alkali cleaning, ultrasonic cleaning, megasonic cleaning, corona processing, glow cleaning, scrub cleaning, ozone cleaning, hydrogen water Cleaning, microbubble cleaning, fluorine-based cleaning, and the like can be used. In addition to the cleaning treatment, a configuration in which a silane coupling agent or a titanium coupling agent showing lyophilicity is applied to the functional liquid or liquid to be disposed, or a configuration in which titanium oxide fine particles are applied It is also possible to adopt.

液滴吐出装置の概略的な構成図である。It is a schematic block diagram of a droplet discharge apparatus. 液滴吐出装置に備わる液滴吐出ヘッドの断面図である。It is sectional drawing of the droplet discharge head with which a droplet discharge apparatus is equipped. 液滴吐出法によるパターン形成方法を示す概略図である。It is the schematic which shows the pattern formation method by a droplet discharge method. 本実施形態で製造する配線基板を示す図である。It is a figure which shows the wiring board manufactured by this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment. 本実施形態の配線パターン形成方法を示す工程図である。It is process drawing which shows the wiring pattern formation method of this embodiment.

符号の説明Explanation of symbols

１４…第１配線、１４Ｌ…第１配線部（配線パターン）、１４ａ…第１基板パット（第１導電接続部）、１４ｂ…第１電極端子（第２導電接続部）、１６…第２配線、１６Ｌ…第２配線部（配線パターン）、１６ａ…第２基板パット（第１導電接続部）、１６ｂ…第２電極端子（第２導電接続部）、１８Ａ，１８Ｂ…撥液パターン、１９Ａ，１９Ｂ…領域（撥液パターンに囲まれた領域）２０Ａ…第１スロープ部、２０Ｂ…第２スロープ部、２２…撥液部、２４…第１絶縁層、２６…第２絶縁層、２８…第３絶縁層 DESCRIPTION OF SYMBOLS 14 ... 1st wiring, 14L ... 1st wiring part (wiring pattern), 14a ... 1st board | substrate pad (1st conductive connection part), 14b ... 1st electrode terminal (2nd conductive connection part), 16 ... 2nd wiring , 16L ... second wiring portion (wiring pattern), 16a ... second substrate pad (first conductive connecting portion), 16b ... second electrode terminal (second conductive connecting portion), 18A, 18B ... liquid repellent pattern, 19A, 19B: Region (region surrounded by liquid repellent pattern) 20A: First slope portion, 20B: Second slope portion, 22: Liquid repellent portion, 24: First insulating layer, 26: Second insulating layer, 28: First 3 insulation layers

Claims (9)

段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、
前記第１面と前記第２面とを接続する斜面を備えるスロープ部を形成する工程と、
前記第１面と前記斜面と前記第２面に液滴吐出法を用いて前記配線パターンの形成材料を含む機能液を配置し、前記第１面と前記斜面と前記第２面にまたがる配線パターンを形成する工程と、を含み、
前記スロープ部を形成する工程は、
前記スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、
前記撥液パターンに囲まれた領域に前記スロープ部の形成材料を配置する工程と、を含むことを特徴とする配線パターンの形成方法。 A method of forming a wiring pattern that connects a first surface and a second surface arranged via a step,
Forming a slope portion having a slope connecting the first surface and the second surface;
A wiring pattern extending over the first surface, the inclined surface, and the second surface by disposing a functional liquid containing the wiring pattern forming material on the first surface, the inclined surface, and the second surface using a droplet discharge method. Forming a step, and
The step of forming the slope portion includes
Forming a liquid repellent pattern by disposing a liquid material containing a liquid repellent material at a position surrounding the periphery of the slope portion using a droplet discharge method;
And a step of disposing a material for forming the slope portion in a region surrounded by the liquid repellent pattern. 前記配線パターンは、前記第１面に配置された第１導電接続部と、前記第２面に配置された第２導電接続部と、に接続しており、
前記配線パターンを形成する工程の前に、
前記第１導電接続部と前記第２導電接続部の前記配線パターンが接続する領域に、液滴吐出法を用いて前記撥液材料を含む液状体を各々に配置し撥液部を形成する工程と、
次いで、前記第１面と前記第２面とを含む領域であって前記撥液部を形成した領域を除く領域に、液滴吐出法を用いて絶縁材料を含む液状体を配置し絶縁層を形成する工程と、を備えることを特徴とする請求項１に記載の配線パターン形成方法。 The wiring pattern is connected to a first conductive connection portion disposed on the first surface and a second conductive connection portion disposed on the second surface,
Before the step of forming the wiring pattern,
A step of forming a liquid repellent portion by disposing a liquid material containing the liquid repellent material in a region where the wiring patterns of the first conductive connection portion and the second conductive connection portion are connected to each other using a droplet discharge method; When,
Next, a liquid material containing an insulating material is disposed using a droplet discharge method in a region including the first surface and the second surface, excluding a region where the liquid repellent portion is formed, and an insulating layer is formed. And forming the wiring pattern according to claim 1. 前記撥液部は、前記液滴吐出法にて吐出される１滴の前記液状体が含む前記撥液材料で形成されることを特徴とする請求項２に記載の配線パターン形成方法。   3. The wiring pattern forming method according to claim 2, wherein the liquid repellent portion is formed of the liquid repellent material included in one drop of the liquid discharged by the droplet discharge method. 前記撥液部を形成する工程の前に、前記スロープ部の周囲を囲む位置に配置された前記撥液パターンを除去することを特徴とする請求項２に記載の配線パターン形成方法。   The wiring pattern forming method according to claim 2, wherein the liquid repellent pattern disposed at a position surrounding the periphery of the slope portion is removed before the step of forming the liquid repellent portion. 前記撥液材料は、シラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むことを特徴とする請求項１または請求項２に記載の配線パターン形成方法。   The wiring pattern forming method according to claim 1, wherein the liquid repellent material includes at least one of a silane compound or a compound containing a fluoroalkyl group. 前記撥液材料は、配置した面で自己組織化膜を形成することを特徴とする請求項５に記載のパターン形成方法。   The pattern forming method according to claim 5, wherein the liquid repellent material forms a self-assembled film on the arranged surface. 前記撥液材料は、前記撥液パターン又は前記撥液部を構成する高分子の前駆体であり、
前記撥液パターンを形成する工程又は前記撥液部を形成する工程は、前記撥液材料を加熱して重合させる操作を含むことを特徴とする請求項５に記載のパターン形成方法。 The liquid repellent material is a polymer precursor constituting the liquid repellent pattern or the liquid repellent portion,
6. The pattern forming method according to claim 5, wherein the step of forming the liquid repellent pattern or the step of forming the liquid repellent portion includes an operation of heating and polymerizing the liquid repellent material. 前記スロープ部の形成材料は、絶縁性を備えた硬化性樹脂であることを特徴とする請求項１に記載の配線パターン形成方法。   The wiring pattern forming method according to claim 1, wherein a material for forming the slope portion is a curable resin having an insulating property. 前記スロープ部の形成材料は、光硬化性樹脂であることを特徴とする請求項８に記載の配線パターン形成方法。   The wiring pattern forming method according to claim 8, wherein a material for forming the slope portion is a photocurable resin.
JP2007241907A 2007-09-19 2007-09-19 Method for forming wiring pattern Withdrawn JP2009076530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007241907A JP2009076530A (en) 2007-09-19 2007-09-19 Method for forming wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241907A JP2009076530A (en) 2007-09-19 2007-09-19 Method for forming wiring pattern

Publications (1)

Publication Number Publication Date
JP2009076530A true JP2009076530A (en) 2009-04-09

Family

ID=40611261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241907A Withdrawn JP2009076530A (en) 2007-09-19 2007-09-19 Method for forming wiring pattern

Country Status (1)

Country Link
JP (1) JP2009076530A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009653A (en) * 2009-06-29 2011-01-13 Seiko Epson Corp Semiconductor device and method of manufacturing the same
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies
CN106537570A (en) * 2014-09-26 2017-03-22 德州仪器公司 Printed interconnects for semiconductor packages
CN111354699A (en) * 2018-12-24 2020-06-30 华邦电子股份有限公司 Semiconductor device with a plurality of semiconductor chips
JP2020529734A (en) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ Electronic equipment package with integrated interconnection structure and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009653A (en) * 2009-06-29 2011-01-13 Seiko Epson Corp Semiconductor device and method of manufacturing the same
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies
US9331051B2 (en) 2011-11-04 2016-05-03 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
CN106537570A (en) * 2014-09-26 2017-03-22 德州仪器公司 Printed interconnects for semiconductor packages
EP3198632A4 (en) * 2014-09-26 2018-05-09 Texas Instruments Incorporated Printed interconnects for semiconductor packages
JP2020529734A (en) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ Electronic equipment package with integrated interconnection structure and its manufacturing method
JP7343477B2 (en) 2017-08-03 2023-09-12 ゼネラル・エレクトリック・カンパニイ Electronics package with integrated interconnect structure and method for manufacturing the same
CN111354699A (en) * 2018-12-24 2020-06-30 华邦电子股份有限公司 Semiconductor device with a plurality of semiconductor chips
CN111354699B (en) * 2018-12-24 2021-10-22 华邦电子股份有限公司 semiconductor element

Similar Documents

Publication Publication Date Title
KR101008792B1 (en) Contact hole forming method, conductive post forming method, wiring pattern forming method, multilayer wiring board manufacturing method, and electronic device manufacturing method
JP4375466B2 (en) Conductive post forming method, multilayer wiring board manufacturing method, and electronic device manufacturing method
CN101330801B (en) Pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
US20080311285A1 (en) Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, electro-optical device producing method, and electronic apparatus producing method
JP2005005676A (en) Pattern forming method and pattern forming apparatus, device manufacturing method, electro-optical apparatus, and electronic apparatus
CN1753600A (en) Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
CN100447974C (en) Bonding pad and manufacturing method thereof, electronic device and manufacturing method thereof
JP2009076530A (en) Method for forming wiring pattern
JP4424400B2 (en) Manufacturing method of multilayer wiring board
JP2009076529A (en) PATTERN FORMING METHOD, WIRING BOARD AND ELECTRONIC DEVICE
CN101071788A (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
CN100438989C (en) Formation method of chemical adsorption film and chemical adsorption film
JP2009072654A (en) Film pattern forming method and wiring board
KR100769636B1 (en) Multilayered structure forming method
JP3928638B2 (en) Wiring board manufacturing method and electronic device
JP5082706B2 (en) Method for manufacturing printed wiring board
JP2009006229A (en) Pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2009006228A (en) Pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2009006295A (en) Pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2009000619A (en) Multilayer pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2009071239A (en) Printed wiring board manufacturing method and printed wiring board
JP2008307448A (en) Pattern forming method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2008021843A (en) Wiring board manufacturing method, multilayer wiring board manufacturing method
JP2004349639A (en) Pattern forming method and pattern forming apparatus, device manufacturing method, electro-optical device, and electronic apparatus
JP4453651B2 (en) Active matrix substrate manufacturing method, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111212