JP2009071185A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2009071185A JP2009071185A JP2007239967A JP2007239967A JP2009071185A JP 2009071185 A JP2009071185 A JP 2009071185A JP 2007239967 A JP2007239967 A JP 2007239967A JP 2007239967 A JP2007239967 A JP 2007239967A JP 2009071185 A JP2009071185 A JP 2009071185A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- bending
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体装置に関するものである。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device.
近年、半導体装置の高速化は目覚しいものがある。その高速化の大きな一因として、半導体装置の微細化の進歩は目覚ましいものがある。 In recent years, there has been a remarkable increase in the speed of semiconductor devices. One of the major reasons for this increase in speed is the remarkable progress in miniaturization of semiconductor devices.
しかしながら、この半導体装置の微細化により、半導体製造プロセス技術が複雑になり、半導体チップごとのMOSFET特性がばらつくという問題があった。そのMOSFET特性のばらつきの原因として、半導体製造プロセスがある。例えば、半導体製造プロセスでは、不純物プロファイル揺らぎやパターン形状、寸法などに起因して、MOSFET特性がばらつく。 However, the miniaturization of the semiconductor device complicates the semiconductor manufacturing process technology, and there is a problem that the MOSFET characteristics vary from one semiconductor chip to another. As a cause of the variation in the MOSFET characteristics, there is a semiconductor manufacturing process. For example, in the semiconductor manufacturing process, MOSFET characteristics vary due to impurity profile fluctuations, pattern shapes, dimensions, and the like.
そこで、この半導体チップごとのMOSFET特性のばらつきを考慮に入れて、半導体の製造を行うが、半導体装置の微細化にともない、ばらつきの許容範囲があまり大きくとれなくなってきている。また、半導体チップごとのMOSFET特性のばらつきを解消するために、性能の劣る半導体チップ上にストレス膜を成膜し、半導体チップの性能向上を図り、半導体チップのMOSFET特性のばらつきを押さえることも考えられるが、半導体製造プロセスが複雑化してしまう。 Therefore, semiconductors are manufactured in consideration of the variation in MOSFET characteristics for each semiconductor chip. However, as the semiconductor device is miniaturized, the allowable range of variation has become too large. In addition, in order to eliminate variations in MOSFET characteristics from one semiconductor chip to another, a stress film may be formed on a semiconductor chip with inferior performance to improve the performance of the semiconductor chip and to suppress variations in MOSFET characteristics of the semiconductor chip. However, the semiconductor manufacturing process becomes complicated.
なお、この種の関連技術として、半導体装置及びその製造方法の一例が開示されている(例えば、特許文献1参照。)。
本発明は、半導体チップの特性ばらつきによる影響を小さくすることができる半導体装置の製造方法及び半導体装置を提供する。 The present invention provides a method of manufacturing a semiconductor device and a semiconductor device that can reduce the influence of variations in characteristics of semiconductor chips.
上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、半導体チップを準備する工程と、前記半導体チップを湾曲可能な基板に実装する工程と、前記半導体チップの性能が向上する方向に前記基板を湾曲させるとともに、前記半導体チップを湾曲させる工程と、を備えることを特徴としている。 In order to achieve the above object, a method for manufacturing a semiconductor device of one embodiment of the present invention includes a step of preparing a semiconductor chip, a step of mounting the semiconductor chip on a bendable substrate, and an improvement in the performance of the semiconductor chip. A step of bending the substrate in a direction to be bent and bending the semiconductor chip.
また、本発明の他の態様の半導体装置は、半導体チップと、前記半導体チップを実装する、湾曲可能な基板と、を備え、前記半導体チップ及び前記基板は、前記半導体チップの性能が向上する方向に湾曲していることを特徴としている。 According to another aspect of the present invention, there is provided a semiconductor device including a semiconductor chip and a bendable substrate on which the semiconductor chip is mounted. The semiconductor chip and the substrate are improved in performance of the semiconductor chip. It is characterized by being curved.
本発明によれば、半導体チップの特性ばらつきによる影響を小さくすることができる半導体装置の製造方法及び半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a semiconductor device and a semiconductor device which can reduce the influence by the characteristic variation of a semiconductor chip can be provided.
以下、本発明の実施例について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の実施例1に係る半導体装置の構造を模式的に示した半導体装置の断面図である。図2は、本発明の実施例1に係る半導体装置のパッケージ基板に実装された状態を模式的に表した半導体装置の断面図である。図3は、本発明の実施例1に係る半導体装置のボード上に実装された状態を模式的に表した半導体装置の断面図である。 FIG. 1 is a cross-sectional view of a semiconductor device schematically showing the structure of the semiconductor device according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view of the semiconductor device schematically showing a state where the semiconductor device according to the first embodiment of the present invention is mounted on the package substrate. FIG. 3 is a cross-sectional view of a semiconductor device schematically showing a state where the semiconductor device according to the first embodiment of the present invention is mounted on a board.
図1に示すように、本発明の実施例1に係る半導体装置は、所定の機能を有する半導体チップ10と、半導体チップ10を内部に実装し、湾曲可能な材料からなるパッケージ基板20を有する。また、半導体チップ10は、バンプなどを介して、基板配線30に接続される。基板配線30は、パッケージ基板20外部と電気的接続が可能であり、パッケージ基板20外部から半導体チップ10へ制御信号などの電気信号の入出力を行うことができる。
As shown in FIG. 1, the semiconductor device according to the first embodiment of the present invention includes a
ここで、半導体チップ10は、前工程を終え、ダイシングにより個片化されたパッケージングを行う前の半導体チップを表している。また、パッケージ基板20は、例えば、プラスティック基板20などからなり、プラスティック基板20を湾曲させることにより、半導体チップ10も湾曲させることが可能である。
Here, the
つまり、図2に示すように、パッケージ基板20に半導体チップ10をパッケージングした後に、半導体チップ10を湾曲させることができる。例えば、半導体チップ10の半導体素子形成面全体に引張応力を加えたいときは、図2(a)に示すように、パッケージ基板20を凸状に湾曲させる。逆に、半導体チップ10の半導体素子形成面全体に圧縮応力を加えたいときは、図2(b)に示すように、パッケージ基板20を凹状に湾曲させる。
That is, as shown in FIG. 2, the
このように、半導体チップ10の半導体素子表面全体に応力を加えることにより、個々の半導体素子であるMOSFETに応力を加えることができる。例えば、NMOSトランジスタに対しては、引張応力を加えることにより、NMOSトランジスタの動作速度を向上させることができる。また、PMOSトランジスタには、圧縮応力を加えることにより、PMOSトランジスタの動作速度を向上させることができる。
As described above, by applying stress to the entire surface of the semiconductor element of the
半導体チップ10には、NMOSトランジスタ及びPMOSトランジスタが混在しているため、半導体チップ10全体に応力を加えたところで、どちらか一方のトランジスタしか動作速度が向上しない。しかしながら、通常、半導体チップ10に引張応力を加えたとき、NMOSトランジスタの動作速度の変化と、PMOSトランジスタの動作速度の変化は、NMOSトランジスタの動作速度の向上度の方が大きい。そのため、たとえ、半導体チップ10に引張応力を加えても、半導体チップ10全体で動作速度を向上させることが可能となる。また、プラスティック基板20に実装前に、半導体チップ10を湾曲させ、半導体チップ10の動作速度の変化を測定し、それに応じて、プラスティック基板20を湾曲させることも可能である。
Since the
上記のようにパッケージ基板20を湾曲させた状態で、ボードに固定する。具体的には、半導体チップ10を実装したプラスティック基板20を実装するためのボードを準備する。ボードには、プラスティック基板20を湾曲させるために、凹凸形状を設けておく。その凹凸形状をしたボート上にプラスティック基板20を実装することにより、半導体チップ10に引張応力および圧縮応力を加えることができる。
The
また、プラスティック基板20内の半導体チップ10とボード上の配線40とは、電気的に接続されている。
Further, the
また、半導体チップ10は、図3に示すように、凹凸形状を有するセラミック基板50に実装することによっても、半導体チップ10に引張応力若しくは圧縮応力を加えることができる。具体的には、予めを半導体チップ10の動作速度の測定などから半導体チップの湾曲量を見積もり、半導体チップ10をどのように湾曲させるか決定する。そのあと、引張応力を半導体チップ10に加える場合には、図3(a)に示すように、凸形状を有するセラミック基板50に実装する。また、圧縮応力を半導体チップ10に加える場合には、図3(b)に示すように、凹形状を有するセラミック基板50に実装する。
Further, as shown in FIG. 3, the
ここで、セラミック基板50には、外部信号とのやり取りを行うための配線40が設けられており、半導体チップ10の各端子と電気的に接続されている。また、セラミック基板50上には、半導体チップ10を固定するための樹脂60が封止されている。
Here, the
以上より構成される本発明の実施例1に係る半導体装置は、以下の製造方法で形成することができる。図4は、その本発明の実施例1に係る半導体装置の製造方法をフローチャートで示したものである。以下、図1乃至図4を用いて説明を行う。 The semiconductor device according to the first embodiment of the present invention configured as described above can be formed by the following manufacturing method. FIG. 4 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention. Hereinafter, description will be made with reference to FIGS.
まず、前工程を終え、ダイシングにより個片化された半導体チップ10を準備する(S11)。次に、TEG、D/S、F/Tにより、半導体チップ10の動作スピードなどのテストを行う(S12)。このとき、半導体チップ10のばらつきを少なくするために、動作スピードが遅いものについては、動作スピードを上がるようにパッケージ基板20を湾曲させる方向及び湾曲させる量を見積もる。また、動作スピードが過剰なものについては、動作スピードが落ちるようにパッケージ基板20の湾曲させる方向及び湾曲させる量を見積もる。また、半導体チップ10自体を湾曲させ、個々の半導体チップ10の動作速度の変化を測定し、個々の半導体チップ10同士の動作速度のばらつきが小さくなるように、パッケージ基板20の湾曲させる方向および湾曲させる量を見積もってもよい。
First, the pre-process is finished, and the
次に、半導体チップ10をプラスティック基板などのパッケージ基板20に実装する(S13)。次に、半導体チップ10を実装したパッケージ基板20をボード上に載置する(S14)。このとき、半導体チップ10のテストで見積もったパッケージ基板20の湾曲させる方向および湾曲させる量に応じて、パッケージ基板20を湾曲させ、ボード上に固定する。
Next, the
ここで、半導体チップ10の湾曲により、ばらつきを少なくする方向へ個々の半導体チップ10を湾曲させていたが、個々の半導体チップ10が全体として期待していた動作スピードに達していないときは、個々の半導体チップ10全てを動作速度が上がる方向に湾曲させても構わない。そのとき、動作速度のばらつきが少なくなるように半導体チップの湾曲量を調整してもよい。
Here, the
また、セラミック基板50を用いる場合は、ステップS12で半導体チップ10の湾曲量を見積もったあと、パッケージ基板20に実装せずに、湾曲方向、湾曲量に応じた凹凸形状を有するセラミック基板50に半導体チップ10を実装し、樹脂封止すればよい。
Further, when the
以上より、本発明の実施例1に係る半導体装置は、半導体チップをプラスティック基板に実装させ、プラスティック基板を湾曲させた状態でボード上に固定することにより、または、凹凸形状を有するセラミック基板に実装させることにより、半導体チップに引張応力もしくは圧縮応力を加えることができるので、半導体チップの特性ばらつきによる影響を小さくすることができる。 As described above, the semiconductor device according to the first embodiment of the present invention is mounted on a plastic substrate by mounting a semiconductor chip on a plastic substrate and fixing the plastic substrate on a curved surface, or on a ceramic substrate having an uneven shape. By doing so, a tensile stress or a compressive stress can be applied to the semiconductor chip, so that it is possible to reduce the influence of variations in characteristics of the semiconductor chip.
図5は、本発明の実施例2に係る半導体装置の構造を模式的に示した半導体装置のブロック図である。 FIG. 5 is a block diagram of a semiconductor device schematically showing the structure of the semiconductor device according to the second embodiment of the present invention.
本発明の実施例2に係る半導体装置と実施例1に係る半導体装置の違いは、実施例1では、出荷前に半導体チップ10を湾曲させ、半導体チップ10の特性ばらつきによる影響を小さくしていたが、実施例2では、出荷後に半導体チップ10の動作速度を調整することができる機構を備えている点である。以下に具体的に説明を行う。
The difference between the semiconductor device according to the second embodiment of the present invention and the semiconductor device according to the first embodiment is that, in the first embodiment, the
図5に示すように、本発明の実施例2に係る半導体装置は、湾曲可能なパッケージ基板20に実装された半導体チップ10と、半導体チップ10の湾曲量を調整することができる湾曲調整装置70と、半導体チップ10の動作速度を測定し、その動作速度に応じて半導体チップ10の湾曲量を見積もり、湾曲調整装置70に制御信号を送る制御装置80とを備えている。
As shown in FIG. 5, the semiconductor device according to the second embodiment of the present invention includes a
半導体チップ10を実装したパッケージ基板20は、ボード上に固定される。湾曲調整装置70は、制御装置80からの制御信号に応じて、半導体チップ10に応力を加えることができる。ここで、パッケージ基板20には、実装時にすでに所定の応力を加えておいてもよい。
The
また、制御装置80は、定期的に半導体チップ10の動作速度を測定し、半導体チップ10の使用により動作速度が劣化している場合に、半導体チップ10の動作速度が上昇する方向に半導体チップ10を湾曲させるよう湾曲調整装置70に制御信号を送る。
In addition, the
以上より構成される本発明の実施例2に係る半導体装置は、以下の動作方法で半導体装置の動作速度を調整することができる。図6は、その本発明の実施例2に係る半導体装置の動作方法をフローチャートで示したものである。以下、図5及び図6を用いて説明を行う。 The semiconductor device according to the second embodiment of the present invention configured as described above can adjust the operation speed of the semiconductor device by the following operation method. FIG. 6 is a flowchart showing an operation method of the semiconductor device according to the second embodiment of the present invention. Hereinafter, description will be made with reference to FIGS. 5 and 6.
まず、所定の時間に、制御装置80は、半導体チップ10の動作速度の測定を行う(S21)。次に、制御装置80は、その半導体チップ10の動作速度に応じて、半導体チップ10の湾曲量を見積もる(S22)。例えば、半導体チップ10の動作速度が、劣化している場合は、半導体チップ10の動作速度が上昇する方向に半導体チップ10の湾曲量を見積もる。
First, at a predetermined time, the
次に、半導体チップ10の湾曲量の見積もりが終了すると、制御装置80は、湾曲調整装置70に半導体チップ10を湾曲させるための制御信号を送る。これにより、湾曲調整装置70は、半導体チップ10の動作速度が上昇する方向に半導体チップ10を湾曲させる(S23)。
Next, when the estimation of the bending amount of the
これらの動作は、所定の時間になったときに、定期的に行い、湾曲量を調整する。 These operations are performed periodically when a predetermined time comes, and the amount of bending is adjusted.
以上より、本発明の実施例2に係る半導体装置は、出荷後においても、半導体チップの動作速度を調整することができ、半導体チップの劣化に伴う動作速度の低下を防ぐことができる。また、半導体チップの所定の動作速度を長い間維持することができるので、半導体チップの耐久性を向上させることができる。 As described above, the semiconductor device according to the second embodiment of the present invention can adjust the operating speed of the semiconductor chip even after shipment, and can prevent the operating speed from being lowered due to deterioration of the semiconductor chip. Moreover, since the predetermined operation speed of the semiconductor chip can be maintained for a long time, the durability of the semiconductor chip can be improved.
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲内で種々変形して実施することができる。 Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the invention.
10 半導体チップ
20 パッケージ基板
30 基板配線
40 配線
50 セラミック基板
60 樹脂
70 湾曲調整装置
80 制御装置
DESCRIPTION OF
Claims (5)
前記半導体チップを湾曲可能な基板に実装する工程と、
前記半導体チップの性能が向上する方向に前記基板を湾曲させるとともに、前記半導体チップを湾曲させる工程と、
を備えることを特徴とする半導体装置の製造方法。 A step of preparing a semiconductor chip;
Mounting the semiconductor chip on a bendable substrate;
Bending the substrate in a direction in which the performance of the semiconductor chip is improved, and bending the semiconductor chip;
A method for manufacturing a semiconductor device, comprising:
前記半導体チップを実装する、湾曲可能な基板と、
を備え、前記半導体チップ及び前記基板は、前記半導体チップの性能が向上する方向に湾曲していることを特徴とする半導体装置。 A semiconductor chip;
A bendable substrate on which the semiconductor chip is mounted;
And the semiconductor chip and the substrate are curved in a direction in which the performance of the semiconductor chip is improved.
前記半導体チップの性能を検査する検査機構と、
を備え、前記湾曲調整機構は、前記検査機構の結果に応じて、前記半導体チップ及び前記基板の湾曲量を調整することを特徴とする請求項3記載の半導体装置。 A bending adjustment mechanism for adjusting a bending amount of the semiconductor chip and the substrate;
An inspection mechanism for inspecting the performance of the semiconductor chip;
4. The semiconductor device according to claim 3, wherein the bending adjustment mechanism adjusts a bending amount of the semiconductor chip and the substrate according to a result of the inspection mechanism.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007239967A JP2009071185A (en) | 2007-09-14 | 2007-09-14 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007239967A JP2009071185A (en) | 2007-09-14 | 2007-09-14 | Semiconductor device manufacturing method and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009071185A true JP2009071185A (en) | 2009-04-02 |
Family
ID=40607101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007239967A Pending JP2009071185A (en) | 2007-09-14 | 2007-09-14 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009071185A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9349684B2 (en) | 2014-08-28 | 2016-05-24 | Samsung Electronics Co., Ltd. | Semiconductor package and electronic apparatus including the same |
-
2007
- 2007-09-14 JP JP2007239967A patent/JP2009071185A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9349684B2 (en) | 2014-08-28 | 2016-05-24 | Samsung Electronics Co., Ltd. | Semiconductor package and electronic apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7192789B2 (en) | semiconductor equipment | |
| WO2007120891A3 (en) | Method for forming bit line contacts and bit lines during the formation of a flash memory device, and devices including the bit lines awd bit line contacts | |
| US20140291812A1 (en) | Semiconductor packages having an electric device with a recess | |
| KR20150015617A (en) | Semiconductor chip die structure for improving warpage and method thereof | |
| US7714629B2 (en) | Delay circuit and delay time adjustment method | |
| EP1544912A3 (en) | Package for mounting an optical element and a method of manufacturing the same | |
| JP2009071185A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP5538697B2 (en) | Semiconductor device test method | |
| JP2010028025A (en) | Electronic device | |
| US10720418B2 (en) | Resistance circuit, oscillation circuit, and in-vehicle sensor apparatus | |
| US8304260B2 (en) | Method of manufacturing semiconductor device | |
| US9417384B2 (en) | Opto-electric hybrid module | |
| EP2230688A1 (en) | Fan out semiconductor package and manufacturing method | |
| CN103346753B (en) | The method for reducing of SAW (Surface Acoustic Wave) device chip package thermal strain | |
| KR101794178B1 (en) | Hybrid semiconductor package controlling radius of curvature by adjusting rigidity of mold | |
| JP2004260065A (en) | Hybrid integrated circuit device | |
| US20100283134A1 (en) | High Power Ceramic on Copper Package | |
| US20100187673A1 (en) | Adhesive tape and semiconductor package using the same | |
| US20180337162A1 (en) | Semiconductor package and method for fabricating the same | |
| KR100924346B1 (en) | Skew signal generation circuit and semiconductor memory device using same | |
| JP4466057B2 (en) | Semiconductor device | |
| KR101634765B1 (en) | Integrated circuit device package and Wire bonding type package and Flip bonding type package having the same | |
| JP2009267756A (en) | Camera device | |
| JP2008300375A (en) | Semiconductor device | |
| Chan et al. | Challenges of Scaling Down High-Power Performance Flip Chip Ball Grid Array (FCBGA) Package |