JP2009065003A - Resistance change element and manufacturing method thereof - Google Patents
Resistance change element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009065003A JP2009065003A JP2007232327A JP2007232327A JP2009065003A JP 2009065003 A JP2009065003 A JP 2009065003A JP 2007232327 A JP2007232327 A JP 2007232327A JP 2007232327 A JP2007232327 A JP 2007232327A JP 2009065003 A JP2009065003 A JP 2009065003A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance change
- barrier layer
- tunnel barrier
- ferritin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明はナノ粒子を利用した抵抗変化素子および、タンパク質-無機ナノ粒子複合体を利用した前記素子の作製方法に関するものである。 The present invention relates to a resistance change element using nanoparticles and a method for producing the element using a protein-inorganic nanoparticle composite.
抵抗変化型のメモリ素子は、新たな不揮発メモリの一つとして期待されているが、しばしばフォーミング工程(forming process、素子作製後に高電圧を印加して素子特性を初期化する工程)が必要であったり、素子間の特性バラツキが大きかったりする問題があった。フォーミング工程は、素子内部に局所的な電流経路を形成する工程と考えられており、形成される電流経路の状態のちがいが特性バラツキの原因と考えられる。 The resistance change type memory element is expected as one of new nonvolatile memories, but often requires a forming process (a process for initializing element characteristics by applying a high voltage after the element is manufactured). Or there is a problem that the characteristic variation between elements is large. The forming process is considered to be a process of forming a local current path inside the device, and the difference in the state of the formed current path is considered to be a cause of characteristic variation.
この問題を改善するため、これまでに素子内部に予め局所的な電流経路を形成して電流を狭窄したり、電流経路形成の契機となる微細構造を配置したりする技術が既に報告されている。 In order to improve this problem, a technique has been reported so far in which a local current path is formed in the element in advance to narrow the current, or a fine structure that triggers the formation of the current path is arranged. .
特許文献1には、抵抗変化膜と電極の界面に凹部あるいは凸部を設けた構造が開示されている。また、凸部の上端に金属微粒子を配置した構造(図2)が開示されている。特許文献1によれば、抵抗変化に必要な電気パルスの電圧を低減でき、電気パルスの幅のバラツキを抑制できる。 Patent Document 1 discloses a structure in which a concave portion or a convex portion is provided at the interface between the resistance change film and the electrode. Further, a structure (FIG. 2) in which metal fine particles are arranged at the upper end of the convex portion is disclosed. According to Patent Document 1, it is possible to reduce the voltage of an electric pulse necessary for resistance change, and it is possible to suppress variations in the width of the electric pulse.
特許文献2には、ナノチップ(超微細突起)を備えた第1電極と第2電極の間に抵抗変化膜を設けた構造が開示されている。また、ナノチップと抵抗変化膜の間に、異種材料を設けた構造(図3)が開示されている。特許文献2によれば、双極性スイッチングの特性が促進され、低電圧で弱い電気パルスを用いることができる。
特許文献3には、抵抗変化膜が2つの電極の間にあり、一方の電極が突起状電極物を備えた構造が開示されている。特許文献3によれば、書込・消去時の消費電力が低減でき、低抵抗による書込み不能の起きない安定したスイッチング動作のメモリ素子を再現性良く形成できる。 Patent Document 3 discloses a structure in which a resistance change film is provided between two electrodes, and one electrode includes a protruding electrode object. According to Patent Document 3, it is possible to reduce power consumption during writing / erasing, and to form a memory element having a stable switching operation that does not cause writing failure due to low resistance with good reproducibility.
非特許文献1には、下部電極上に、部分的に細孔を有する絶縁層(mazelike nanogap insulator)を形成し、その上に抵抗変化膜および上部電極を配置した構造が開示されている。非特許文献1によれば、フォーミング工程無しに高速の書き込み・消去ができる。 Non-Patent Document 1 discloses a structure in which an insulating layer (mazelike nanogap insulator) partially having pores is formed on a lower electrode, and a resistance change film and an upper electrode are disposed thereon. According to Non-Patent Document 1, high-speed writing / erasing can be performed without a forming process.
上記電流経路の制御とは異なるが、抵抗変化材料の結晶界面の領域を増加させ、結晶の大きさを均一にすることにより、抵抗変化率を増加させ、またそのバラツキを抑制させる技術も既に報告されている。 Although it is different from the current path control, a technology that increases the rate of resistance change and suppresses the variation by increasing the crystal interface region of the variable resistance material and making the crystal size uniform has already been reported. Has been.
特許文献4には、抵抗変化膜および抵抗変化膜と異なる電気抵抗率を有する積層膜が交互に積層された構造が開示されている。また、電極上の金属粒子を結晶核として成長した抵抗変化膜の結晶を配置する構造(図4)が開示されている。電極上にトンネル効果を有する表面張力調整膜を介して金属粒子(島状成長核)を配置する構造(図5)が開示されている。特許文献4によれば、接合界面を多く配備することにより、高抵抗状態と低抵抗状態の電気抵抗率の比(CER値)を高めることができ、また結晶の大きさを均一に揃えることで、CER値のバラツキを抑制できる。
この他、抵抗変化材料とタンパク質を利用した微粒子配置を組み合わせる技術も報告されている。 In addition, a technique for combining a resistance change material and a fine particle arrangement using protein has been reported.
特許文献5には、フェリチンを利用して、誘電体中に埋め込まれた柱状導電体上に微粒子を配置した構造が開示されている。特許文献5によれば、上部と下部の電極間の絶縁に関する信頼性が高まる。
大容量のメモリ素子を得るには、微細化された均質な抵抗変化素子を多数配置する必要がある。 In order to obtain a large-capacity memory element, it is necessary to arrange a large number of miniaturized uniform variable resistance elements.
特許文献1−3および非特許文献1には、電流経路の狭窄技術が示されているが、これらの技術により均質かつ微細な構造を得るには、以下の特殊で高精度なプロセス技術が要求される。特許文献1では界面に高精度に凹部あるいは凸部を設ける技術、特許文献2ではナノチップ形成技術、特許文献3では突起状電極物形成技術、非特許文献1では部分的に細孔を有する絶縁層の形成技術が要求される。これらのプロセス技術の精度が不十分であれば、微細化された素子の作製は困難である。またナノ構造作製の再現性が低いと、各素子間のバラツキが増大する。例えば、非特許文献1で報告されている電流経路のサイズは50〜100nm程度あり、不定形な形状を呈しているので、100nm以下の微細な素子には適用できない。
Patent Documents 1-3 and Non-Patent Document 1 show current path narrowing techniques. To obtain a homogeneous and fine structure by these techniques, the following special and high-precision process techniques are required. Is done. Patent Document 1 discloses a technique for providing a concave or convex portion with high accuracy at the interface,
ここで、特許文献1には、図2の構造が示されている。特許文献1の段落番号0036によると、基板60および下部電極61上に形成された情報記憶層62の表面に凸部66があり、微粒子64は、情報記憶層62の凸部66上で上部電極63内に埋め込まれる。情報記憶層62は、その下面68には凹部も凸部も有しないが、その上面69には凸部66を有する。この例示では、上部電極63の表面には、微粒子64の上方に凸部63bが形成される。
Here, Patent Document 1 shows the structure of FIG. According to Paragraph No. 0036 of Patent Document 1, there are
図2には、エッチングマスクとして用いる微粒子64が示されている。しかし、微粒子64は上部電極63に埋め込まれており、特許文献1の段落番号0037によると、微粒子64が金属等の導電性材料である場合、微粒子64は電極63の一部として機能する。さらに微粒子64の周囲には本発明の構成要件であるトンネル障壁層の存在が示されていない。したがって図2の構成では、本発明で記載する電流狭窄の効果は得られない。
FIG. 2 shows
また特許文献2には、図3の構造が示されている。特許文献2によると、第1電極102は、ナノチップ104を備え、メモリセル材料106はナノチップ104の間に存在する。また特許文献2の段落番号0029によると材料500は材料106とは異なるメモリ抵抗体材料、もしくはメモリ抵抗特性を持たない誘電体である。一態様において、材料500は結晶化したI r である。
ここで、材料500が本発明におけるトンネル障壁層ではないことは明らかであるが、仮に材料500がトンネル障壁層であったと仮定しても、材料500はメモリ抵抗材料106とナノチップ104の間に配置されているので本発明の構造と異なる。したがって、図3の構成では本発明で記載する電流狭窄の効果は得られない。
Here, it is clear that the
特許文献4には、電流経路の狭窄技術が示されていない。また特許文献4でも高精度なプロセス技術として、金属粒子(島状成長核)からの抵抗変化膜の結晶成長技術が要求される。
特許文献4のプロセス工程を示す図には、図4および図5の構造が示されている。図4および図5では、半導体基板11上に、電極膜12aが配置され、金属の島状結晶核14、抵抗変化型記憶膜を構成する材料から成長したシード15、抵抗変化型記憶膜13、電極膜12bが配置されている。図5では、上記に加えて、トンネル効果で電流を流せる表面張力調整膜16aと電極膜12cが示されている。
In the figure showing the process steps of
しかし、特許文献4の段落番号0072によると、図では説明上、明示的に島状成長核14やシード15が描かれているが、この島状成長核14やシード15は、真空製膜法により形成された後の抵抗変化型記憶膜13の一部として同一の結晶となっている。したがって図4および図5の構成では、本発明で記載する電流狭窄の効果は得られない。
However, according to paragraph number 0072 of
特許文献5には、電流経路の狭窄技術が示されていない。また特許文献5でも高精度なプロセス技術として、柱状導電体の形成技術が要求される。 Patent Document 5 does not disclose a current path narrowing technique. Patent Document 5 also requires a columnar conductor forming technique as a highly accurate process technique.
本発明は前記従来の課題を解決するもので、単純かつ容易な工程で実現できる電流経路を備え、微細化可能な抵抗変化素子の提供を目的とするものであり、またその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and aims to provide a variable resistance element having a current path that can be realized by a simple and easy process, and provides a manufacturing method thereof. For the purpose.
上記課題を解決する本発明に係る抵抗変化素子は、第1電極と、前記第1電極上に形成されたトンネル障壁層と、前記トンネル障壁層上に配置された直径2nm以上10nm以下の金属ナノ粒子と、前記トンネル障壁層上および前記金属ナノ粒子上に形成された、印加電圧に応じて抵抗が変化する抵抗変化層と、前記抵抗変化層上に形成された第2電極を備える。 The variable resistance element according to the present invention for solving the above-described problems includes a first electrode, a tunnel barrier layer formed on the first electrode, and a metal nanoparticle having a diameter of 2 nm to 10 nm disposed on the tunnel barrier layer. Particles, a resistance change layer whose resistance changes in accordance with an applied voltage, and a second electrode formed on the resistance change layer, formed on the tunnel barrier layer and the metal nanoparticles.
前記トンネル障壁層がシリコン酸化膜からなり、膜厚が1nm以上3nm以下であることが好ましい。 It is preferable that the tunnel barrier layer is made of a silicon oxide film and has a thickness of 1 nm to 3 nm.
上記課題を解決する本発明に係る抵抗変化素子の作製方法は、表面に第1電極を備えた基板上に、トンネル障壁層を形成する工程と、前記トンネル障壁層上に、金属化合物コアを含有するフェリチンを配置する工程と、前記フェリチンのタンパク質を除去して前記金属化合物コアを金属ナノ粒子に改質する工程と、前記トンネル障壁層上および前記金属ナノ粒子上に、印加電圧に応じて抵抗が変化する抵抗変化層を形成する工程と、前記抵抗変化層上に、第2電極を形成する工程を有する。 A method of manufacturing a variable resistance element according to the present invention that solves the above problems includes a step of forming a tunnel barrier layer on a substrate having a first electrode on a surface thereof, and a metal compound core on the tunnel barrier layer. Arranging a ferritin to be removed, removing the ferritin protein to modify the metal compound core into metal nanoparticles, and applying resistance on the tunnel barrier layer and the metal nanoparticles according to an applied voltage. Forming a variable resistance layer in which the resistance changes, and forming a second electrode on the variable resistance layer.
前記トンネル障壁層がシリコン酸化膜からなり、膜厚が1nm以上3nm以下であることが好ましい。 It is preferable that the tunnel barrier layer is made of a silicon oxide film and has a thickness of 1 nm to 3 nm.
本発明の抵抗変化素子によれば、単純かつ容易な工程で実現できる電流経路を備え、微細化可能な抵抗変化素子が可能となる。 According to the variable resistance element of the present invention, it is possible to provide a variable resistance element that has a current path that can be realized by a simple and easy process and can be miniaturized.
基板としては、シリコン基板を用いることができる。 A silicon substrate can be used as the substrate.
シリコン基板表面を熱酸化することにより、トンネル障壁層となる高品質のシリコン酸化膜を形成できる。 By thermally oxidizing the surface of the silicon substrate, a high-quality silicon oxide film serving as a tunnel barrier layer can be formed.
フェリチンは球状のタンパク質であり、内部には金属化合物を内包している。なお、内部に金属化合物を内包せず、当該内部が空洞になっている場合には、「アポフェリチン」と呼ばれる。アポフェリチンは、24個のタンパク質サブユニットにより構成されている。本発明のアポフェリチンとしては、ウマ由来アポフェリチンが利用できる。 Ferritin is a globular protein that contains a metal compound inside. In addition, when a metal compound is not included in the interior and the interior is hollow, it is called “apoferritin”. Apoferritin is composed of 24 protein subunits. As the apoferritin of the present invention, horse-derived apoferritin can be used.
(実施の形態)
まず本発明の抵抗変化素子の製造方法について説明する。
(Embodiment)
First, a method for manufacturing a variable resistance element according to the present invention will be described.
本実施の形態は、図6および図7に示すように、“第1電極を備えた基板の準備”において、表面に第1電極203を備えた基板202を準備した後(図7(a))、“トンネル障壁層形成工程”において、前記第1電極203上にトンネル障壁層204を形成し(図7(b))、“フェリチン配置工程”において、前記トンネル障壁層204上に、金属化合物コア205aとその外側のタンパク質205bにより構成されるフェリチン205を配置し(図7(c))、“タンパク質除去・コア改質工程”において前記フェリチン205の外側のタンパク質205bを除去して前記金属化合物コア205aを金属ナノ粒子206に改質し(図7(d))、“抵抗変化層形成工程”において前記トンネル障壁層204上および前記金属ナノ粒子206上に、印加電圧に応じて抵抗が変化する抵抗変化層207を形成し(図7(e))、“第2電極形成工程”において前記抵抗変化層207上に、第2電極208を形成する工程を備えている。
In this embodiment, as shown in FIGS. 6 and 7, after preparing the
本実施の形態ではフェリチン内部の金属化合物コアから金属ナノ粒子を形成する。アポフェリチンの内部空間のサイズが均一であるため、金属化合物コアのサイズも均一となり、結果として容易に粒子サイズの揃った金属ナノ粒子を配置できるという特徴がある。また大面積基板上でも均一な密度の金属ナノ粒子を配置でき、さらに吸着時の溶液条件を変化させることで、容易に金属ナノ粒子の吸着密度を制御できる利点も有る。 In the present embodiment, metal nanoparticles are formed from a metal compound core inside ferritin. Since the size of the internal space of apoferritin is uniform, the size of the metal compound core is also uniform, and as a result, metal nanoparticles having a uniform particle size can be easily arranged. In addition, metal nanoparticles having a uniform density can be arranged even on a large-area substrate, and there is also an advantage that the adsorption density of metal nanoparticles can be easily controlled by changing the solution conditions during adsorption.
次に、本発明の抵抗変化素子の構造について説明する。 Next, the structure of the variable resistance element of the present invention will be described.
図1の断面構造図に示すように、本発明の抵抗変化素子201は、基板202上の第1電極203と、前記第1電極203上に形成されたトンネル障壁層204と、前記トンネル障壁層204上に配置された直径2〜10nmの金属ナノ粒子206と、前記トンネル障壁層204上および前記金属ナノ粒子206上に形成された、印加電圧に応じて抵抗が変化する抵抗変化層207と、前記抵抗変化層207上に形成された第2電極208を備える。
As shown in the cross-sectional structure diagram of FIG. 1, the
ここで、トンネル障壁層204を介して流れるトンネル電流密度は、トンネル障壁層204を挟む材料のフェルミ準位付近の状態密度に大きく依存する。金属のフェルミ準位付近の電子の状態密度は、抵抗変化材料のフェルミ準位付近の電子の状態密度に比較して大きいので、同じ電位差を印加した場合、金属ナノ粒子206と第1電極203の間の電流密度は、金属ナノ粒子が無い領域における抵抗変化膜207と第1電極203の間の電流密度に比較して高くなる。言い換えると、金属ナノ粒子206と第1電極203の間のトンネル抵抗は、抵抗変化膜207と第1電極203の間のトンネル抵抗に比較して低くなり、金属ナノ粒子206の直下に仮想的な電流経路が形成されたのと同じ効果を与える。この結果、金属ナノ粒子206の上部の抵抗変化膜207における電界強度は、金属ナノ粒子206が存在しない領域の抵抗変化膜207における電界強度より大きくなり、金属ナノ粒子206表面への電界集中が起きる。
Here, the density of the tunnel current flowing through the
従来技術で開示されている形状効果による電界集中を引き起こすには、アスペクト比の高い、鋭利な突起形状を形成する必要があり、また電界集中の程度が突起先端の形状(曲率半径)の微妙な変化に敏感に依存して大きく変動するので、多数の素子で均質な特性を得るには、高い精度や再現性の高いプロセス技術が要求された。 In order to cause electric field concentration due to the shape effect disclosed in the prior art, it is necessary to form a sharp protrusion shape with a high aspect ratio, and the degree of electric field concentration is subtle in the shape of the protrusion tip (curvature radius). Since it fluctuates greatly depending on the sensitivity to changes, a process technology with high precision and high reproducibility is required to obtain uniform characteristics with a large number of elements.
本発明における電界集中は、突起物先端における形状効果に起因するものではなく、抵抗変化膜と金属ナノ粒子の間の電子の状態密度の違いによるトンネル抵抗の相違を利用するので、鋭利な突起形状を高精度で作りこむ必要がない。本発明では、単純なプロセスで、微小領域に集中した電界を形成でき、結果として微小な電流経路を形成することができる。 The electric field concentration in the present invention is not caused by the shape effect at the tip of the protrusion, but utilizes the difference in tunnel resistance due to the difference in the state density of electrons between the resistance change film and the metal nanoparticle, so that the sharp protrusion shape There is no need to make a high precision. In the present invention, an electric field concentrated on a minute region can be formed by a simple process, and as a result, a minute current path can be formed.
金属ナノ粒子としては、例えば金や白金で構成されたナノ粒子を用いることができる。 As the metal nanoparticles, for example, nanoparticles composed of gold or platinum can be used.
金属ナノ粒子の直径は、10nm以下であることにより、将来的に要求される25nmの微細化された抵抗変化セルにおいても複数のナノ粒子を配置することができるので好ましい。複数のナノ粒子がセルに配置されることにより、仮に一部の電流経路が動作しなくても、他の電流経路が機能を担うことができるので、信頼性が確保できる。 It is preferable that the diameter of the metal nanoparticles is 10 nm or less because a plurality of nanoparticles can be arranged even in a 25 nm fine resistance change cell required in the future. By arranging a plurality of nanoparticles in the cell, even if some of the current paths do not operate, other current paths can assume the function, and thus reliability can be ensured.
また金属ナノ粒子の直径は、2nm以上であることにより、コロイド粒子を用いて用意に均一なナノ粒子を配置できるので好ましい。さらに、金属ナノ粒子の直径は、3nm以上、5nm以下であることにより、リステリアフェリチンや、フェリチン等のカゴ状タンパク質を用いて容易に作製できるので、好ましい。 The diameter of the metal nanoparticles is preferably 2 nm or more because uniform nanoparticles can be prepared using colloidal particles. Furthermore, since the diameter of the metal nanoparticle is 3 nm or more and 5 nm or less, it can be easily produced using a cage protein such as Listeria ferritin or ferritin, which is preferable.
トンネル障壁層としては、例えば酸化シリコン層を利用できる。 For example, a silicon oxide layer can be used as the tunnel barrier layer.
トンネル障壁層の膜厚は、3nm以下であることにより、効率よくトンネル電流を透過できるので、好ましい。 It is preferable that the thickness of the tunnel barrier layer is 3 nm or less because the tunnel current can be efficiently transmitted.
またトンネル障壁層の膜厚は、1nm以上であることにより、金属ナノ粒子が存在しない領域でのリーク電流を抑制できるので好ましい。 The thickness of the tunnel barrier layer is preferably 1 nm or more because leakage current in a region where no metal nanoparticles exist can be suppressed.
(実施例1)
以下に、本実施例1の抵抗変化素子の製造方法について詳細に説明する。
Example 1
Below, the manufacturing method of the resistance change element of the present Example 1 is demonstrated in detail.
(アポフェリチン内部への金硫化物コアの導入)
まず、アポフェリチン内部の空洞に、金硫化物コアを導入するための操作を以下で説明する。
(Introduction of gold sulfide core into apoferritin)
First, the operation for introducing the gold sulfide core into the cavity inside the apoferritin will be described below.
まず、20mM塩化金酸カリウム(KAuCl4)溶液1mLに対して17mgのチオウレア(thiourea)を加えて混合した。 First, 17 mg of thiourea was added to 1 mL of a 20 mM potassium chloroaurate (KAuCl4) solution and mixed.
数分後、Au(III) イオンの黄色溶液がAu(I)- チオウレア錯体の無色透明に変化したので、これを20mM 金チオウレア錯体溶液とした。 A few minutes later, the yellow solution of Au (III) ions changed to colorless and transparent Au (I) -thiourea complex, and this was used as a 20 mM gold thiourea complex solution.
次に、リン酸緩衝液(pH8)に、精製したウマ由来アポフェリチン溶液と、上記の金チオウレア錯体溶液を混合した。 Next, the purified horse-derived apoferritin solution and the gold thiourea complex solution were mixed in a phosphate buffer (pH 8).
ここで最終混合溶液のリン酸緩衝液濃度が50mM、チオウレア濃度が3mM、ウマ由来アポフェリチン濃度が0.5mg/mLとなるようにした。 Here, the phosphate buffer concentration of the final mixed solution was 50 mM, the thiourea concentration was 3 mM, and the equine-derived apoferritin concentration was 0.5 mg / mL.
金硫化物のアポフェリチン内部への取り込み反応を完了させるため、混合溶液をそのまま一晩放置した。 In order to complete the reaction of incorporating gold sulfide into apoferritin, the mixed solution was allowed to stand overnight.
この操作により、アポフェリチンの保持部に金硫化物が導入され、金硫化物フェリチン(アポフェリチンと金硫化物微粒子の複合体)が生成された。 By this operation, gold sulfide was introduced into the apoferritin holding part, and gold sulfide ferritin (a complex of apoferritin and gold sulfide fine particles) was generated.
次に、混合溶液を容器に入れ、遠心分離機を用いて毎分10,000回転、15―30分の条件で遠心分離し、沈殿を除去した。続いて、沈殿を除去した後の上澄み液をさらに毎分10,000回転、30分の条件で遠心分離した。 Next, the mixed solution was put in a container and centrifuged using a centrifuge at 10,000 rpm for 15-30 minutes to remove precipitates. Subsequently, the supernatant after removing the precipitate was further centrifuged at 10,000 rpm for 30 minutes.
このとき、溶解可能な金硫化物フェリチンは上澄み液中に分散し、凝集した金硫化物フェリチンは集合体となって沈殿する。 At this time, soluble gold sulfide ferritin is dispersed in the supernatant, and the aggregated gold sulfide ferritin precipitates as an aggregate.
(金コア導入フェリチンの精製)
上記により得られた、金属硫化物を内包するフェリチン溶液の上澄み液の溶媒を限外ろ過膜[アミコンウルトラ-15(NMWL:50,000)]を用いて濃縮し、この濃縮されたフェリチン画分をさらに25℃下、50mmol/LのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)緩衝液(pH8)で平衡化されたSephacryl S-300(ゲルろ過カラム)に流してカラムクロマトグラフィを行なうことにより精製した。
(Purification of gold core-introduced ferritin)
The solvent of the supernatant of the ferritin solution containing metal sulfide obtained as described above is concentrated using an ultrafiltration membrane [Amicon Ultra-15 (NMWL: 50,000)], and this concentrated ferritin fraction is further purified. Column chromatography by flowing through Sephacryl S-300 (gel filtration column) equilibrated with 50 mmol / L Tris (2-Amino-2- (hydroxymethyl) -1,3-propanediol) buffer (pH 8) at 25 ° C Was purified by performing
これにより、ゲルろ過カラムによりフェリチン粒子の凝集体が除かれた、溶出液を得た。 Thereby, the eluate from which the aggregate of the ferritin particle was removed by the gel filtration column was obtained.
溶出液は、さらに限外ろ過膜と超遠心分離装置を用いて溶液中のフェリチンを濃縮し、次に、20mMのMES(2-(4-Morpholino) ethanesulfonic acid)および6mMのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)を含有するpH5.8の緩衝液により希釈した。この濃縮および希釈の操作を3回ないし7回繰り返し、最終的にタンパク質濃度として0.2mg/mLのフェリチンが水中に分散したフェリチン溶液を得た。 For the eluate, ferritin in the solution is further concentrated using an ultrafiltration membrane and an ultracentrifugation device, and then 20 mM MES (2- (4-Morpholino) ethanesulfonic acid) and 6 mM Tris (2-Amino) are concentrated. Dilution was carried out with a pH 5.8 buffer solution containing -2- (hydroxymethyl) -1,3-propanediol). This concentration and dilution operation was repeated 3 to 7 times to finally obtain a ferritin solution in which 0.2 mg / mL ferritin as a protein concentration was dispersed in water.
(第1電極を備えた基板の準備、およびトンネル障壁層形成工程)
抵抗率3mΩcm以下の低抵抗n型シリコン基板を基板202として用いる。またn型シリコン基板は導電性を有するので、その表面近傍を第1電極203として用いる。(図7(a))
このn型シリコン基板の表面を硫酸・過酸化水素水洗浄およびアンモニア水・過酸化水素水洗浄により清浄化し、フッ酸エッチングにより表面の自然酸化膜を除去した。清浄化した基板を800℃で酸化し、基板表面にトンネル絶縁膜204として厚さ2nmのシリコン酸化膜を形成した。(図7(b))
(フェリチン配置工程)
上記基板をサムコ社製のUV光/オゾン処理装置を用いて10分間、基板温度110℃でUV光を照射しつつ酸素およびオゾンガスを供給してトンネル絶縁膜204の表面を親水化した。
(Preparation of substrate with first electrode and tunnel barrier layer forming step)
A low resistance n-type silicon substrate having a resistivity of 3 mΩcm or less is used as the
The surface of the n-type silicon substrate was cleaned by washing with sulfuric acid / hydrogen peroxide solution and ammonia water / hydrogen peroxide solution, and the natural oxide film on the surface was removed by hydrofluoric acid etching. The cleaned substrate was oxidized at 800 ° C., and a 2 nm thick silicon oxide film was formed as a
(Ferritin placement process)
The surface of the
前述のフェリチンの精製により作製した、フェリチン溶液を、上記の基板上に滴下し、室温にて30分間静置した。これにより、フェリチン205が基板表面に吸着した。上記の後、基板を純水の流水中で5分間洗浄することにより、吸着していない余剰のフェリチンを除去した。洗浄後の基板を乾燥し、110℃で3分間ベーキングして吸着したフェリチン205を基板上に固定した。(図7(c))フェリチン205の表面密度は4×1010particles/cm2であった。
The ferritin solution prepared by the above-described purification of ferritin was dropped onto the above substrate and allowed to stand at room temperature for 30 minutes. Thereby,
(タンパク質除去・コア改質工程)
フェリチンを配置した基板をサムコ社製のUV光/オゾン処理装置に入れ、基板温度110℃でUV光を照射しつつ酸素およびオゾンガスを供給して20分間保持した。これによりフェリチンの外側タンパク質205aが除去された。また同時に、フェリチンの内部の直径6nmの金硫化物コア205bが還元し、直径5nmの金ナノ粒子206が形成された。(図7(d)
(抵抗変化層形成工程)
上記基板を電子ビーム蒸着装置に入れて装置内部を真空引きし、電子ビーム蒸着法により、基板上に膜厚1.8nmの金属チタン膜を形成した。その後、電子ビーム蒸着装置の内部に大気を導入し、基板を取り出すことで、蒸着した金属チタン膜が空気に触れて酸化し、抵抗変化層207である膜厚約3.5nmの酸化チタン層が形成した(図7(e))。
(Protein removal / core modification process)
The substrate on which ferritin was placed was placed in a UV light / ozone treatment apparatus manufactured by Samco Co., and oxygen and ozone gas were supplied for 20 minutes while being irradiated with UV light at a substrate temperature of 110 ° C. This removed the
(Resistance change layer forming process)
The substrate was placed in an electron beam evaporation apparatus, the inside of the apparatus was evacuated, and a 1.8 nm-thick metal titanium film was formed on the substrate by an electron beam evaporation method. Thereafter, the atmosphere is introduced into the electron beam evaporation apparatus and the substrate is taken out, so that the deposited metal titanium film is oxidized by contact with the air, and the titanium oxide layer having a thickness of about 3.5 nm as the
(第2電極形成工程)
基板表面に、直径100μmのパターンを有するメタルマスクを設置し、再度電子ビーム蒸着装置に導入した。装置内部を真空引きし、電子ビーム蒸着法により、基板上に第1の第2電極208aとして膜厚4nmの金属チタン膜を形成した。また引き続き電子ビーム蒸着法により、基板上に第2の第2電極208bとして膜厚100nmの金膜を形成した。(図7(f))。
(Second electrode forming step)
A metal mask having a pattern with a diameter of 100 μm was placed on the substrate surface, and again introduced into the electron beam evaporation apparatus. The inside of the apparatus was evacuated, and a metal titanium film having a thickness of 4 nm was formed as a first
上記の工程により、以下に記載される抵抗変化素子が形成できた。 The resistance change element described below could be formed by the above process.
本実施例1では、抵抗率3mΩcm以下の低抵抗n型シリコンを基板202として用いる。n型シリコンは導電性を有し、その表面近傍は第1電極203として機能する。すなわち本実施例1において、基板202と第1電極203はいずれもn型シリコンにより構成されており、両者の間に境界はない。
In the first embodiment, low resistance n-type silicon having a resistivity of 3 mΩcm or less is used as the
前記第1電極203の上には、トンネル障壁層204として膜厚2nmのシリコン酸化膜層が形成されている。このトンネル障壁層204の上には、金属ナノ粒子206として直径5nmの金ナノ粒子が面内密度4×1010particles/cm2で配置されている。これらのトンネル障壁層204および金属ナノ粒子206の上部には、印加電圧に応じて抵抗が変化する抵抗変化層207として、膜厚3.5nmの酸化チタン層が形成されている。さらに抵抗変化層207の上部には、第2電極208が形成されている。本実施例では、第2電極は直径100μmの円形を呈している。また第2電極208は、第1の第2電極208aと第2の第2電極208bにより構成されている。第1の第2電極208aは、膜厚4nmの金属チタン層であり、第2の第2電極208bは、膜厚100nmの金層である。
A silicon oxide film layer having a thickness of 2 nm is formed as a
図8に、本実施例1の抵抗変化素子を−4Vから+5Vの電圧範囲で掃引した際の電気特性を示す。 FIG. 8 shows electrical characteristics when the variable resistance element of Example 1 is swept in the voltage range of −4V to + 5V.
図8に明瞭に示されるように、本実施例1の抵抗変化素子は、電圧印加に対して素子の抵抗が変化するメモリ特性を示した。 As clearly shown in FIG. 8, the variable resistance element of Example 1 exhibited memory characteristics in which the resistance of the element varied with voltage application.
また、本実施例1の抵抗変化素子は、初期的に高電圧印加するフォーミング操作を行う必要がなかった。 In addition, the variable resistance element of Example 1 did not need to perform a forming operation for applying a high voltage initially.
(実施例2)
以下に、本実施例2の抵抗変化素子の製造方法について詳細に説明する。
(Example 2)
Below, the manufacturing method of the resistance change element of the present Example 2 is demonstrated in detail.
(アポフェリチン内部への白金硫化物コアの導入)
アポフェリチンへ白金硫化物コアを導入するための操作を以下で説明する。
(Introduction of platinum sulfide core into apoferritin)
The operation for introducing the platinum sulfide core into apoferritin is described below.
まず、100mg/mLのチオウレア(thiourea)溶液0.85mL と、100mMの塩化白金(II)酸カリウム(K2(PtCl4))溶液1mL、および純水0.15mLを混合し、これを50mM 白金チオウレア錯体溶液とした。 First, 0.85 mL of 100 mg / mL thiourea solution, 1 mL of 100 mM potassium platinum (II) chloride (K2 (PtCl4)) solution, and 0.15 mL of pure water were mixed, and this was mixed with 50 mM platinum thiourea complex solution. did.
次に、リン酸緩衝液(pH8)に、精製したウマ由来アポフェリチン溶液と、上記の白金チオウレア錯体溶液を混合した。 Next, the purified horse-derived apoferritin solution and the above platinum thiourea complex solution were mixed in a phosphate buffer (pH 8).
ここで最終混合溶液のリン酸緩衝液濃度が50mM、チオウレア濃度が3mM、ウマ由来アポフェリチン濃度が0.5mg/mLとなるようにした。 Here, the phosphate buffer concentration of the final mixed solution was 50 mM, the thiourea concentration was 3 mM, and the equine-derived apoferritin concentration was 0.5 mg / mL.
白金硫化物のアポフェリチン内部への取り込み反応を完了させるため、混合溶液をそのまま一晩放置した。 In order to complete the reaction of incorporating the platinum sulfide into apoferritin, the mixed solution was allowed to stand overnight.
この操作により、アポフェリチンの保持部に白金硫化物が導入され、白金硫化物フェリチン(アポフェリチンと白金硫化物微粒子の複合体)が生成された。 By this operation, platinum sulfide was introduced into the holding portion of apoferritin, and platinum sulfide ferritin (a complex of apoferritin and platinum sulfide fine particles) was generated.
次に、混合溶液を容器に入れ、遠心分離機を用いて毎分10,000回転、15―30分の条件で遠心分離し、沈殿を除去した。続いて、沈殿を除去した後の上澄み液をさらに毎分10,000回転、30分の条件で遠心分離した。 Next, the mixed solution was put in a container and centrifuged using a centrifuge at 10,000 rpm for 15-30 minutes to remove precipitates. Subsequently, the supernatant after removing the precipitate was further centrifuged at 10,000 rpm for 30 minutes.
このとき、溶解可能な白金硫化物フェリチンは上澄み液中に分散し、凝集した白金硫化物フェリチンは集合体となって沈殿する。 At this time, the dissolvable platinum sulfide ferritin is dispersed in the supernatant, and the aggregated platinum sulfide ferritin precipitates as an aggregate.
(白金コア導入フェリチンの精製)
上記により得られた、白金硫化物を内包するフェリチン溶液の上澄み液の溶媒を限外ろ過膜[アミコンウルトラ-15 (NMWL:50,000)]を用いて濃縮し、この濃縮されたフェリチン画分をさらに25℃下、50mmol/LのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)緩衝液(pH8)で平衡化されたSephacryl S-300(ゲルろ過カラム)に流してカラムクロマトグラフィを行なうことにより精製した。
(Purification of platinum core ferritin)
The solvent of the supernatant of the ferritin solution containing platinum sulfide obtained as described above is concentrated using an ultrafiltration membrane [Amicon Ultra-15 (NMWL: 50,000)], and the concentrated ferritin fraction is further purified. Column chromatography by flowing through Sephacryl S-300 (gel filtration column) equilibrated with 50 mmol / L Tris (2-Amino-2- (hydroxymethyl) -1,3-propanediol) buffer (pH 8) at 25 ° C Was purified by performing
これにより、ゲルろ過カラムによりフェリチン粒子の凝集体が除かれた、溶出液を得た。 Thereby, the eluate from which the aggregate of the ferritin particle was removed by the gel filtration column was obtained.
溶出液は、さらに限外ろ過膜と超遠心分離装置を用いて溶液中のフェリチンを濃縮し、次に、20mMのMES(2-(4-Morpholino) ethanesulfonic acid)および6mMのTris(2-Amino-2-(hydroxymethyl)-1,3-propanediol)を含有するpH5.8の緩衝液により希釈した。この濃縮および希釈の操作を3回ないし7回繰り返し、最終的にタンパク質濃度として0.2mg/mLのフェリチンが水中に分散したフェリチン溶液を得た。 For the eluate, ferritin in the solution is further concentrated using an ultrafiltration membrane and an ultracentrifugation device, and then 20 mM MES (2- (4-Morpholino) ethanesulfonic acid) and 6 mM Tris (2-Amino) are concentrated. Dilution was carried out with a pH 5.8 buffer solution containing -2- (hydroxymethyl) -1,3-propanediol). This concentration and dilution operation was repeated 3 to 7 times to finally obtain a ferritin solution in which 0.2 mg / mL ferritin as a protein concentration was dispersed in water.
上記の後、実施例1に記載している、第1電極を備えた基板の準備、トンネル障壁層形成工程、フェリチン配置工程、タンパク質除去・コア改質工程、抵抗変化層形成工程、第2電極形成工程の各行程を実施した。
フェリチン配置工程におけるフェリチンの表面密度は1×1010particles/cm2であった。またタンパク質除去・コア改質工程では、直径5nmの白金ナノ粒子が形成された。
After the above, preparation of the substrate provided with the first electrode, tunnel barrier layer forming step, ferritin placement step, protein removal / core reforming step, resistance change layer forming step, second electrode described in Example 1 Each step of the forming process was performed.
The surface density of ferritin in the ferritin arranging step was 1 × 10 10 particles / cm 2 . In the protein removal / core modification step, platinum nanoparticles having a diameter of 5 nm were formed.
上記の工程により、以下に記載される抵抗変化素子が形成できた。 The resistance change element described below could be formed by the above process.
実施例2の抵抗変化素子も、実施例1の抵抗変化素子とほぼ同一の構造を有するが、金属ナノ粒子206として、金ナノ粒子ではなく白金ナノ粒子を配置した。白金ナノ粒子の直径は5nm、面内密度は1×1010particles/cm2である。
The resistance change element of Example 2 also has almost the same structure as the resistance change element of Example 1, but platinum nanoparticles instead of gold nanoparticles were disposed as the
図9に、本実施例2の抵抗変化素子を−4.4Vから+5.5Vの電圧範囲で掃引した際の電気特性を示す。 FIG. 9 shows electrical characteristics when the variable resistance element of Example 2 is swept in the voltage range of −4.4V to + 5.5V.
図9に明瞭に示されるように、本実施例1の抵抗変化素子は、電圧印加に対して素子の抵抗が変化するメモリ特性を示した。 As clearly shown in FIG. 9, the resistance change element of Example 1 exhibited memory characteristics in which the resistance of the element changed with voltage application.
また、本実施例2の抵抗変化素子は、初期的に高電圧印加するフォーミング操作を行う必要がなかった。 In addition, the variable resistance element of Example 2 did not need to perform a forming operation for applying a high voltage initially.
(比較例1)
比較例1の抵抗変化素子も、実施例1の抵抗変化素子とほぼ同一の構造を有するが、金属ナノ粒子206を配置しない構成とした。
(Comparative Example 1)
The resistance change element of Comparative Example 1 also has substantially the same structure as the resistance change element of Example 1, but the
図10に、比較例1の抵抗変化素子を−4Vから+5Vの電圧範囲で掃引した際の電気特性を示す。 FIG. 10 shows electrical characteristics when the resistance change element of Comparative Example 1 is swept in the voltage range of −4V to + 5V.
図10に明瞭に示されるように、金属ナノ粒子206を配置しない比較例1の抵抗変化素子では、メモリ特性が得られなかった。
As clearly shown in FIG. 10, in the resistance change element of Comparative Example 1 in which the
本発明にかかる抵抗変化素子およびその製造方法は、メモリ素子として有用であり、特に微細化した大容量不揮発性メモリに有用である。 The resistance change element and the manufacturing method thereof according to the present invention are useful as a memory element, and particularly useful for a miniaturized large-capacity nonvolatile memory.
11 半導体基板
12a 電極膜
12b 電極膜
13 抵抗変化型記憶膜
14 島状成長核
15 シード
16a 表面張力調整膜
60 基板
61 下部電極
62 情報記憶層
63 上部電極
63b 上部電極の表面の凸部
64 微粒子
66 情報記憶層の表面の凸部
68 情報記憶層の下面
69 情報記憶層の上面
102 第1電極
104 ナノチップ
106 メモリセル材料
201 抵抗変化素子
202 基板
203 第1電極
204 トンネル障壁層
205 フェリチン
205a フェリチンの外側タンパク質
205b フェリチン内部の金属硫化物
206 金属ナノ粒子
207 抵抗変化層
208 第2電極
208a 第1の第2電極
208b 第2の第2電極
500 材料
DESCRIPTION OF
Claims (4)
前記トンネル障壁層上に、金属化合物コアを含有するフェリチンを配置する工程と、
前記フェリチンのタンパク質を除去して前記金属化合物コアを金属ナノ粒子に改質する工程と、
前記トンネル障壁層上および前記金属ナノ粒子上に、印加電圧に応じて抵抗が変化する抵抗変化層を形成する工程と、
前記抵抗変化層上に、第2電極を形成する工程と
を含む抵抗変化素子の作製方法。 Forming a tunnel barrier layer on a substrate having a first electrode on its surface;
Disposing ferritin containing a metal compound core on the tunnel barrier layer;
Removing the ferritin protein to modify the metal compound core into metal nanoparticles;
Forming a resistance change layer whose resistance changes according to an applied voltage on the tunnel barrier layer and the metal nanoparticles;
Forming a second electrode on the variable resistance layer;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007232327A JP2009065003A (en) | 2007-09-07 | 2007-09-07 | Resistance change element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007232327A JP2009065003A (en) | 2007-09-07 | 2007-09-07 | Resistance change element and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009065003A true JP2009065003A (en) | 2009-03-26 |
Family
ID=40559315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007232327A Pending JP2009065003A (en) | 2007-09-07 | 2007-09-07 | Resistance change element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009065003A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009344A (en) * | 2009-06-24 | 2011-01-13 | Sharp Corp | Forming method of nonvolatile variable resistance element |
| JP2011096714A (en) * | 2009-10-27 | 2011-05-12 | Nara Institute Of Science & Technology | Resistive random access memory having metal nano particle |
| JP2011176041A (en) * | 2010-02-23 | 2011-09-08 | Nara Institute Of Science & Technology | Resistance change memory by single metal oxide nanoparticle, and method of manufacturing the same |
| KR101139851B1 (en) | 2009-04-23 | 2012-05-02 | 광주과학기술원 | Nonvolatile resistance random access memory device and method for fabricating the same |
-
2007
- 2007-09-07 JP JP2007232327A patent/JP2009065003A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139851B1 (en) | 2009-04-23 | 2012-05-02 | 광주과학기술원 | Nonvolatile resistance random access memory device and method for fabricating the same |
| JP2011009344A (en) * | 2009-06-24 | 2011-01-13 | Sharp Corp | Forming method of nonvolatile variable resistance element |
| JP2011096714A (en) * | 2009-10-27 | 2011-05-12 | Nara Institute Of Science & Technology | Resistive random access memory having metal nano particle |
| JP2011176041A (en) * | 2010-02-23 | 2011-09-08 | Nara Institute Of Science & Technology | Resistance change memory by single metal oxide nanoparticle, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366449B2 (en) | Resistance variable nonvolatile memory element and method of manufacturing the same | |
| TWI241687B (en) | Electromechanical memory having cell selection circuitry constructed with nanotube technology | |
| Liang et al. | Single CuO x nanowire memristor: forming-free resistive switching behavior | |
| JP3610293B2 (en) | Structure having pores and device using the structure having pores | |
| KR101198301B1 (en) | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device | |
| CN1556996A (en) | Nanotube films and articles | |
| CN108389964B (en) | Method for preparing resistive random access memory by using nano shielding layer to perform ion positioning injection | |
| JP2008211208A (en) | Non-volatile memory electronic device having nanowire channel and nanoparticle-floating gate node and manufacturing method thereof | |
| CN1557016A (en) | Electromechanical memory array using nanotube ribbons and method of making the same | |
| JP2011096714A (en) | Resistive random access memory having metal nano particle | |
| KR101985347B1 (en) | Nanodevice and manufacturing method for same | |
| JP2009065003A (en) | Resistance change element and manufacturing method thereof | |
| KR20150132123A (en) | Resistive memory cell with reduced bottom electrode | |
| CN108565337B (en) | Preparation method of resistive memory with nano-shielding layer for positioning plasma treatment | |
| CN112490359B (en) | Sb single element nanoparticle phase change memory based on AAO template and preparation method thereof | |
| CN107195773B (en) | Hole type semiconductor heterojunction Hall bar, its preparation and use method and application | |
| KR101948638B1 (en) | An oxide-based resistive switching memory device using a single nano-pore structure and method for fabricating the device | |
| CN112331766B (en) | Memristor based on molybdenum telluride, preparation method thereof and nonvolatile memory | |
| CN207068864U (en) | The automatically controlled quantum dot device of P-type semiconductor and device | |
| JP2011176041A (en) | Resistance change memory by single metal oxide nanoparticle, and method of manufacturing the same | |
| JP2005222952A (en) | Field emitter manufacturing method | |
| CN117677281B (en) | A memristor with adjustable memristive behavior and a control method thereof | |
| JP4097224B2 (en) | Nanostructure and electron-emitting device | |
| CN105144388A (en) | Logical operation element | |
| US11990517B2 (en) | Electronic device and method of manufacturing the same |