JP2009059820A - Spin transistor, and semiconductor memory - Google Patents
Spin transistor, and semiconductor memory Download PDFInfo
- Publication number
- JP2009059820A JP2009059820A JP2007224630A JP2007224630A JP2009059820A JP 2009059820 A JP2009059820 A JP 2009059820A JP 2007224630 A JP2007224630 A JP 2007224630A JP 2007224630 A JP2007224630 A JP 2007224630A JP 2009059820 A JP2009059820 A JP 2009059820A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- source electrode
- spin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 230000005415 magnetization Effects 0.000 claims abstract description 102
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 18
- 230000005294 ferromagnetic effect Effects 0.000 claims description 43
- 230000005291 magnetic effect Effects 0.000 claims description 34
- 230000003068 static effect Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910018979 CoPt Inorganic materials 0.000 claims description 3
- 229910020068 MgAl Inorganic materials 0.000 claims description 3
- 229910017028 MnSi Inorganic materials 0.000 claims description 3
- 229910005811 NiMnSb Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 230000010287 polarization Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 12
- 238000005036 potential barrier Methods 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910001291 heusler alloy Inorganic materials 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910017090 AlO 2 Inorganic materials 0.000 description 1
- -1 CoFeO Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 230000005285 magnetism related processes and functions Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、スピントランジスタ及び半導体メモリに関する。 The present invention relates to a spin transistor and a semiconductor memory.
近年、スピンエレクトロニクスに対する研究が注目されている。スピントランジスタは、電子のスピンを利用したトランジスタであり、新技術のイノベーションを起こすものとして期待されている。スピントランジスタは、新たな構造の記憶素子(特許文献1、特許文献2参照)や、多機能の論理回路(特許文献3参照)として利用することもでき、また、磁性体プロセスを用いて製造されることから、磁性素子の制御素子としての利用も考えられる。
In recent years, research on spin electronics has attracted attention. Spin transistors are transistors that use electron spin, and are expected to cause innovations in new technologies. The spin transistor can be used as a memory element having a new structure (see
特に、特許文献1においては、様々な構造のスピントランジスタが提案されており、特に、特許文献1の図11においては、ソース電極及びドレイン電極を構成する2つの強磁性金属(FM)間に、非磁性の半導体層を設け、この半導体層上に、ゲート絶縁層を介してゲート電極を設けたスピントランジスタが開示されている。ソース電極及びドレイン電極と半導体層との界面には、ショットキー接触が形成されている。
In particular, in
スピン偏極した電子は、ソース電極からショットキー障壁を通過して半導体層に注入される。半導体層に注入される電子のスピンの偏極の方向は、ソース電極の磁化方向に依存し、半導体層に注入されるキャリアのスピン偏極率はソース電極のスピン偏極率に依存する。 Spin-polarized electrons are injected from the source electrode through the Schottky barrier into the semiconductor layer. The direction of spin polarization of electrons injected into the semiconductor layer depends on the magnetization direction of the source electrode, and the spin polarization rate of carriers injected into the semiconductor layer depends on the spin polarization rate of the source electrode.
半導体層のチャネルを通ってドレイン内に注入される電子は、その偏極の方向に依存して散乱される。換言すれば、ソース電極からショットキー障壁をトンネルして半導体チャネルに注入された電子は、ドレイン電極側でスピン依存散乱する。ソース電極とドレイン電極の磁化の向きが平行の場合には、ソース・ドレイン電極間の抵抗は小さくなり、反平行の場合にはその抵抗は大きくなる。
スピントランジスタの記憶素子等への応用を考えた場合、上述のようなソース電極とドレイン電極のそれぞれの磁化の向きが平行の場合と反平行の場合における、ソース・ドレイン電極間の磁気抵抗変化率は大きい程好ましい。そして、このソース・ドレイン電極間の磁気抵抗変化率は、ソース電極から半導体層に注入される電子のスピン偏極率に依存、即ち、ソース電極のスピン偏極率に依存する。 When considering the application of a spin transistor to a storage element, etc., the rate of change in magnetoresistance between the source and drain electrodes when the magnetization directions of the source electrode and the drain electrode are parallel and antiparallel as described above. Is larger the better. The rate of change in magnetoresistance between the source and drain electrodes depends on the spin polarization rate of electrons injected from the source electrode into the semiconductor layer, that is, on the spin polarization rate of the source electrode.
しかしながら、ソース電極として一般的に使用される強磁性金属材料のスピン偏極率は、50%程度であるため、十分なスピン偏極率を有する電子をソース電極から半導体層に注入することはできない。ソース電極としてスピン偏極率が理想的には100%であるハーフメタルを使用することも考えられるが、そのような理想的な状態のハーフメタルを作成することは現状では技術上困難とされている。そのため、ソース・ドレイン間の磁気抵抗変化率が十分大きなスピントランジスタを得ることができないという問題があった。 However, since the spin polarization of a ferromagnetic metal material generally used as a source electrode is about 50%, electrons having a sufficient spin polarization cannot be injected from the source electrode into the semiconductor layer. . Although it is conceivable to use a half metal with a spin polarization of ideally 100% as the source electrode, it is technically difficult to create a half metal in such an ideal state at present. Yes. Therefore, there has been a problem that a spin transistor having a sufficiently large magnetoresistance change rate between the source and drain cannot be obtained.
本発明は、このような課題に鑑みてなされたものであり、ソース電極とドレイン電極の磁気抵抗変化率が十分大きなスピントランジスタ及びこのようなスピントランジスタを使用した半導体メモリを提供することを目的とする。 The present invention has been made in view of such a problem, and an object thereof is to provide a spin transistor having a sufficiently large magnetoresistance change rate between a source electrode and a drain electrode and a semiconductor memory using such a spin transistor. To do.
上述の課題を解決するため、本発明に係るスピントランジスタは、強磁性体からなるソース電極層と、強磁性体からなるドレイン電極層と、ソース電極層及びドレイン電極層が設けられ、ソース電極層にショットキー接触した半導体と、半導体上に直接又はゲート絶縁層を介して設けられたゲート電極層と、半導体上にソース電極層を介して設けられ、ソース電極層を構成する強磁性体の磁化方向と同方向にスピン偏極した電子を注入するスピンフィルタ層とを備えることを特徴とする。 In order to solve the above-described problem, a spin transistor according to the present invention includes a source electrode layer made of a ferromagnetic material, a drain electrode layer made of a ferromagnetic material, and a source electrode layer and a drain electrode layer. A semiconductor in Schottky contact, a gate electrode layer provided directly on the semiconductor or via a gate insulating layer, and a magnetization of a ferromagnetic material provided on the semiconductor via a source electrode layer and constituting the source electrode layer And a spin filter layer that injects spin-polarized electrons in the same direction as the direction.
本発明のスピントランジスタによれば、ゲート電極層に正電位を印加することにより、この正電位に対応して半導体内にn型のチャネルが形成されると同時に、ソース電極層と半導体との間のショットキー接触によって形成されたポテンシャル障壁の厚みが減少し、半導体のチャネル内に流れ込む電子が増加する。この際、ソース電極層内には、スピンフィルタ層によって、ソース電極層の磁化方向と同方向にスピン偏極した電子が注入される。そして、ソース電極層内に注入されたスピン偏極電子は、そのスピン偏極方向と同方向に磁化しているソース電極層の作用でさらにスピン偏極率が増加し、半導体内に注入される。 According to the spin transistor of the present invention, by applying a positive potential to the gate electrode layer, an n-type channel is formed in the semiconductor corresponding to the positive potential, and at the same time, between the source electrode layer and the semiconductor. The thickness of the potential barrier formed by the Schottky contact decreases, and the number of electrons flowing into the semiconductor channel increases. At this time, spin-polarized electrons are injected into the source electrode layer by the spin filter layer in the same direction as the magnetization direction of the source electrode layer. Then, the spin-polarized electrons injected into the source electrode layer further increase in the spin polarization rate by the action of the source electrode layer magnetized in the same direction as the spin-polarized direction, and are injected into the semiconductor. .
そのため、ドレイン電極層の磁化の向きがソース電極層とは逆向きの場合、半導体内に注入されたスピン偏極電子は半導体とドレイン電極層の界面において大部分が反射され、ドレイン電極層には流れ込まない。一方、ドレイン電極層の磁化の向きがソース電極層と同一の場合、半導体内に注入されたスピン偏極電子は半導体とドレイン電極層の界面を大部分が通過し、ドレイン電極層に流れ込む。従って、ドレイン電極層の磁化の向きに応じたドレイン電極層に流れ込む電子量の変化率、即ち、ソース電極層とドレイン電極層間の磁気抵抗変化率が従来よりも大きいスピントランジスタが得られる。 Therefore, when the magnetization direction of the drain electrode layer is opposite to that of the source electrode layer, most of the spin-polarized electrons injected into the semiconductor are reflected at the interface between the semiconductor and the drain electrode layer. Do not flow. On the other hand, when the magnetization direction of the drain electrode layer is the same as that of the source electrode layer, most of the spin-polarized electrons injected into the semiconductor pass through the interface between the semiconductor and the drain electrode layer and flow into the drain electrode layer. Therefore, a spin transistor can be obtained in which the rate of change of the amount of electrons flowing into the drain electrode layer according to the direction of magnetization of the drain electrode layer, that is, the rate of change in magnetoresistance between the source electrode layer and the drain electrode layer is larger than that of the conventional one.
さらに、スピンフィルタ層は、第一の非磁性層と、第一の非磁性層と接するように第一の非磁性層のソース電極層とは反対側に設けられ、ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第一の強磁性層とを有することが好ましい。これにより、第一の強磁性層内でスピン偏極電子が生成され、ソース電極層内にスピン偏極電子が注入される。 Further, the spin filter layer is provided on the opposite side of the first nonmagnetic layer and the source electrode layer of the first nonmagnetic layer so as to be in contact with the first nonmagnetic layer, and the spin filter layer includes It is preferable to have a first ferromagnetic layer magnetized in the same direction as the magnetization direction of the magnetic material. As a result, spin-polarized electrons are generated in the first ferromagnetic layer, and spin-polarized electrons are injected into the source electrode layer.
さらに、スピンフィルタ層は、第一の非磁性層と接するように第一の非磁性層のソース電極層側に設けられ、ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第二の強磁性層をさらに有することが好ましい。これにより、第一の強磁性層内で生成されたスピン偏極電子は、第二の強磁性層内でさらにスピン偏極率が増加し、ソース電極層に注入される。 Furthermore, the spin filter layer is provided on the source electrode layer side of the first nonmagnetic layer so as to be in contact with the first nonmagnetic layer, and is magnetized in the same direction as the magnetization direction of the ferromagnetic material constituting the source electrode layer. It is preferable to further have a second ferromagnetic layer. As a result, spin-polarized electrons generated in the first ferromagnetic layer further increase in spin-polarization rate in the second ferromagnetic layer and are injected into the source electrode layer.
さらに、ソース電極層、第一の強磁性層及び第二の強磁性層のうち少なくとも一つは、Co、Fe、Ni、(La1−XSrX)MnO3(ただし、0.07≦X≦0.46)、SrFeMoO6、NiMnSb及びCo2MnSiからなる群から選ばれた少なくとも1種を含むことが好ましい。このような材料をソース電極層、第一の強磁性層及び第二の強磁性層に用いることにより、スピンフィルタ層内及びソース電極層内において、スピン偏極した電子が生成され、ソース電極層内に注入される。 Furthermore, at least one of the source electrode layer, the first ferromagnetic layer, and the second ferromagnetic layer is made of Co, Fe, Ni, (La 1-X Sr X ) MnO 3 (where 0.07 ≦ X ≦ 0.46), preferably including at least one selected from the group consisting of SrFeMoO 6 , NiMnSb and Co 2 MnSi. By using such a material for the source electrode layer, the first ferromagnetic layer, and the second ferromagnetic layer, spin-polarized electrons are generated in the spin filter layer and the source electrode layer, and the source electrode layer Injected into.
さらに、スピンフィルタ層は、第二の強磁性層に接するように第二の強磁性層のソース電極層側に設けられた第二の非磁性層をさらに有することが好ましい。これにより、第一の強磁性層内及び第二の強磁性層内において生成したスピン偏極電流を、第二の非磁性層を介してソース電極層内に注入することができる。 Furthermore, the spin filter layer preferably further includes a second nonmagnetic layer provided on the source electrode layer side of the second ferromagnetic layer so as to be in contact with the second ferromagnetic layer. As a result, the spin-polarized current generated in the first ferromagnetic layer and the second ferromagnetic layer can be injected into the source electrode layer through the second nonmagnetic layer.
さらに、第一の非磁性層及び第二の非磁性層のうちの少なくとも一方は、MgO、Al2O3、MgAl2O4、ZnO、Cu/ZnO/Cu、TiO2、HfO2、Cu及びRuからなる群から選ばれた少なくとも1種を含むことが好ましい。このような材料を第一の非磁性層及び第二の非磁性層に用いることにより、第一の強磁性層内や第二の強磁性層内において生成されたスピン偏極電子を、トンネル伝導やオーミック伝導によってソース電極層内に注入することができる。 Furthermore, at least one of the first nonmagnetic layer and the second nonmagnetic layer includes MgO, Al 2 O 3 , MgAl 2 O 4 , ZnO, Cu / ZnO / Cu, TiO 2 , HfO 2 , Cu and It is preferable to include at least one selected from the group consisting of Ru. By using such a material for the first nonmagnetic layer and the second nonmagnetic layer, the spin-polarized electrons generated in the first ferromagnetic layer and the second ferromagnetic layer are tunneled. Or can be injected into the source electrode layer by ohmic conduction.
さらに、ソース電極層と半導体との間に、スピン抵抗値を調整するためのスピン抵抗調整層をさらに備えることが好ましい。これにより、適切なスピン抵抗値を有し、スピン偏極電子の注入効率の高いスピントランジスタが得られる。 Furthermore, it is preferable to further include a spin resistance adjustment layer for adjusting the spin resistance value between the source electrode layer and the semiconductor. Accordingly, a spin transistor having an appropriate spin resistance value and high injection efficiency of spin-polarized electrons can be obtained.
さらに、ソース電極層に対してソース電極層の膜面方向に離間した位置に一対設けられ、ソース電極層及びスピンフィルタ層に対して、残留磁化によって発生した静磁界をソース電極層の方向と同方向に印加するバイアス磁界印加層をさらに備えることが好ましい。これにより、一対のバイアス磁界印加層によって印加されるバイアス磁界によって、ソース電極層及びスピンフィルタ層の磁化方向が安定化されるため、スピントランジスタの動作が安定化される。また、バイアス磁界印加層の残留磁化を利用しているため、バイアス磁界発生させるために他の部材は必要なく、スピントランジスタの小型化を図ることができる。 Further, a pair is provided at a position spaced apart from the source electrode layer in the film surface direction of the source electrode layer, and the static magnetic field generated by the residual magnetization is the same as the direction of the source electrode layer with respect to the source electrode layer and the spin filter layer. It is preferable to further include a bias magnetic field application layer applied in the direction. Accordingly, the magnetization direction of the source electrode layer and the spin filter layer is stabilized by the bias magnetic field applied by the pair of bias magnetic field application layers, and thus the operation of the spin transistor is stabilized. Further, since the residual magnetization of the bias magnetic field application layer is used, no other member is required to generate the bias magnetic field, and the spin transistor can be reduced in size.
さらに、バイアス磁界印加層として、CoPt、CoPtTa及びCoCrTaからなる群から選ばれた少なくとも1種を含むことが好ましい。このような硬磁性材料でバイアス磁界印加層を構成することにより、バイアス磁界印加層の残留磁化によって静磁界が発生し、この静磁界をバイアス磁界としてソース電極層及びスピンフィルタ層に印加することができる。 Further, the bias magnetic field application layer preferably contains at least one selected from the group consisting of CoPt, CoPtTa, and CoCrTa. By forming the bias magnetic field application layer with such a hard magnetic material, a static magnetic field is generated by the residual magnetization of the bias magnetic field application layer, and this static magnetic field can be applied as a bias magnetic field to the source electrode layer and the spin filter layer. it can.
さらに、スピン注入磁化反転によってドレイン電極層の磁化方向を反転させるための磁化反転電極層が半導体にさらに設けられていることが好ましい。これにより、容易にドレイン電極層の磁化方向を反転させることが可能になるため、ソース電極層とドレイン電極層間の磁気抵抗変化を利用したスピントランジスタが得られる。また、ドレイン電極層の磁化方向を外部磁界によって反転させるための機構が不要となるため、スピントランジスタの小型化が図れる。 Further, it is preferable that the semiconductor is further provided with a magnetization switching electrode layer for switching the magnetization direction of the drain electrode layer by spin injection magnetization switching. As a result, the magnetization direction of the drain electrode layer can be easily reversed, so that a spin transistor using a change in magnetoresistance between the source electrode layer and the drain electrode layer can be obtained. Further, since a mechanism for reversing the magnetization direction of the drain electrode layer by an external magnetic field is not required, the spin transistor can be reduced in size.
また、本発明に係る半導体メモリは、上述のスピントランジスタを備え、ソース電極層の磁化方向と、ドレイン電極層の磁化方向とが平行の状態及び反平行の状態の2状態を1ビットに対応させたことを特徴とする。 In addition, a semiconductor memory according to the present invention includes the above-described spin transistor, and associates two states of a state in which the magnetization direction of the source electrode layer and the magnetization direction of the drain electrode layer are parallel and anti-parallel with one bit. It is characterized by that.
本発明の半導体メモリによれば、スピントランジスタは半導体メモリとして必要なスイッチング機能と情報記憶機能を兼ね備えているため、高性能の半導体メモリを実現することができる。 According to the semiconductor memory of the present invention, since the spin transistor has both a switching function and an information storage function necessary for a semiconductor memory, a high-performance semiconductor memory can be realized.
本発明によれば、ソース電極とドレイン電極の磁気抵抗変化率が十分大きなスピントランジスタ及びこのようなスピントランジスタを使用した半導体メモリが提供される。 According to the present invention, a spin transistor having a sufficiently large magnetoresistance change rate between a source electrode and a drain electrode and a semiconductor memory using such a spin transistor are provided.
以下、実施の形態に係るスピントランジスタについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
(第一実施形態)
Hereinafter, the spin transistor according to the embodiment will be described. Note that the same reference numerals are used for the same elements, and redundant description is omitted.
(First embodiment)
図1は、第一実施形態に係るスピントランジスタ1の縦断面構成を示す図である。
スピントランジスタ1は、強磁性体からなるソース電極層Sと、強磁性体からなるドレイン電極層Dと、ソース電極層S及びドレイン電極層Dが設けられソース電極層Sにショットキー接触した半導体SUBと、半導体SUB上にソース電極層Sを介して設けられたスピンフィルタ層Fと、半導体SUB上にゲート絶縁層GIを介して設けられたゲート電極層GEとを備えている。
FIG. 1 is a diagram showing a longitudinal sectional configuration of a
The
各スピンフィルタ層F、ドレイン電極層D、ゲート電極層GE上には、それぞれ、バイアス電圧印加用のコンタクト層S1、D1、G1が電気的に接触して設けられている。コンタクト層S1、D1を介してソース電極層Sとドレイン電極層Dとの間にはドレイン電圧VDSが印加され、コンタクト層S1、G1を介してソース電極層Sとゲート電極層GEとの間にはゲート電圧VGSが印加される。ドレイン電圧VDS及びゲート電圧VGSの印加の有無は、それぞれ、ドレイン電極層Dとソース電極層Sとの間に介在するSW2及びゲート電極層GEとソース電極層Sとの間に介在するスイッチSW1によって決定される。 On each spin filter layer F, drain electrode layer D, and gate electrode layer GE, contact layers S1, D1, and G1 for applying a bias voltage are provided in electrical contact with each other. A drain voltage VDS is applied between the source electrode layer S and the drain electrode layer D via the contact layers S1, D1, and between the source electrode layer S and the gate electrode layer GE via the contact layers S1, G1. A gate voltage V GS is applied to. The presence / absence of application of the drain voltage V DS and the gate voltage V GS depends on the switch SW2 interposed between the drain electrode layer D and the source electrode layer S and the switch interposed between the gate electrode layer GE and the source electrode layer S, respectively. Determined by SW1.
従来の半導体MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)においては、通常、キャリアの発生する方を「ソース」と定義しており、ゲート直下の半導体の導電型はソースの導電型とは異なっている。 In a conventional semiconductor MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), the direction of carrier generation is usually defined as “source”, and the conductivity type of the semiconductor directly under the gate is different from the conductivity type of the source. Yes.
本発明の実施形態のスピントランジスタにおいては、キャリアはスピン偏極した電子または正孔であり、半導体SUBの導電型に拘わらず、キャリアが半導体SUBに流れ込む方をソースとする。なお、ソースから注入されるのが正孔の場合には、正孔の保持するスピンとしては、抜けた電子の電子状態のスピンと反対のスピンを保持しているものとする。 In the spin transistor of the embodiment of the present invention, the carrier is a spin-polarized electron or hole, and the carrier flows into the semiconductor SUB regardless of the conductivity type of the semiconductor SUB. Note that in the case where holes are injected from the source, the spins held by the holes are assumed to hold spins opposite to the spins of the electrons that have escaped.
同図では、ソース電極層Sの磁化の向きSMは、X軸の正方向を向いており、ドレイン電極層Dの磁化の向きDMは、X軸の負方向を向いている。半導体SUBの厚み方向はZ軸方向である。 In the figure, the magnetization direction SM of the source electrode layer S faces the positive direction of the X axis, and the magnetization direction DM of the drain electrode layer D faces the negative direction of the X axis. The thickness direction of the semiconductor SUB is the Z-axis direction.
ソース電極層S及びドレイン電極層Dを構成する材料としては、例えば、Co、Fe、Niのうちの少なくとも一つを含む合金又はそのような合金にBを添加したものや、ハーフメタルや、強磁性層と非磁性層を交互に多数積層させた人工格子型金属多層膜を用いることができる。ハーフメタルの具体例としては、(La1−XSrX)MnO3(ただし、0.07≦X≦0.46、好ましくは、0.18≦X≦0.46)等のペロブスカイト型Mn酸化物、SrFeMoO6等のダブルペロブスカイト型Mn酸化物、NiMnSb等のハーフホイスラー合金、Co2MnSi等のフルホイスラー合金、及びガーネット系酸化物を挙げることができる。また、人工格子型金属多層膜としては、例えば、Cr層とFe層を交互に多数積層させたものが挙げられる。 Examples of the material constituting the source electrode layer S and the drain electrode layer D include, for example, an alloy containing at least one of Co, Fe, and Ni, or an alloy obtained by adding B to such an alloy, half metal, strong An artificial lattice type metal multilayer film in which a large number of magnetic layers and nonmagnetic layers are alternately laminated can be used. Specific examples of the half metal include perovskite type Mn oxidation such as (La 1-X Sr X ) MnO 3 (where 0.07 ≦ X ≦ 0.46, preferably 0.18 ≦ X ≦ 0.46). And a double perovskite type Mn oxide such as SrFeMoO 6 , a half-Heusler alloy such as NiMnSb, a full Heusler alloy such as Co 2 MnSi, and a garnet-based oxide. Moreover, as an artificial lattice type | mold metal multilayer film, what laminated | stacked many Cr layers and Fe layers alternately is mentioned, for example.
ゲート電極層GE及びコンタクト層S1、D1、G1を構成する材料としては、Al、Cu、W等の金属やこれらの金属のシリサイド又はポリシリコンを用いることができ、ゲート絶縁層GIを構成する材料としては、SiO2、AlO2、NiO、CoFeO、MnO、ZnO等の酸化物を用いることができる。また、半導体SUBを構成する材料としては、SiやGaAs等の化合物半導体を用いることができる。 As a material constituting the gate electrode layer GE and the contact layers S1, D1, and G1, metals such as Al, Cu, and W, silicide of these metals, or polysilicon can be used, and a material that constitutes the gate insulating layer GI. For example, oxides such as SiO 2 , AlO 2 , NiO, CoFeO, MnO, and ZnO can be used. Further, as a material constituting the semiconductor SUB, a compound semiconductor such as Si or GaAs can be used.
次に、スピンフィルタ層Fの詳細について、図2を用いて説明する。図2は、図1におけるスピントランジスタ1のスピンフィルタ層F付近の拡大図である。
Next, details of the spin filter layer F will be described with reference to FIG. FIG. 2 is an enlarged view of the vicinity of the spin filter layer F of the
図2に示すように、スピンフィルタ層Fは、コンタクト層S1と接触する強磁性層F1(第一の強磁性層)と、強磁性層F1のソース電極層S側に接するように設けられた非磁性層F2(第一の非磁性層)と、非磁性層F2とソース電極層Sとの間にこれらの層と接するように設けられた強磁性層F3(第二の強磁性層)とからなる。そして、強磁性層F1の磁化の向きF1Mと強磁性層F3の磁化の向きF3Mは、それぞれソース電極層Sの磁化の向きSMと同方向(X軸の正方向)となっている。 As shown in FIG. 2, the spin filter layer F is provided so as to be in contact with the ferromagnetic layer F1 (first ferromagnetic layer) in contact with the contact layer S1 and the source electrode layer S side of the ferromagnetic layer F1. A nonmagnetic layer F2 (first nonmagnetic layer) and a ferromagnetic layer F3 (second ferromagnetic layer) provided between the nonmagnetic layer F2 and the source electrode layer S so as to be in contact with these layers; Consists of. The magnetization direction F1M of the ferromagnetic layer F1 and the magnetization direction F3M of the ferromagnetic layer F3 are the same direction as the magnetization direction SM of the source electrode layer S (the positive direction of the X axis).
スピントランジスタ1にドレイン電流が流れる場合、コンタクト層S1からスピンフィルタ層F内に電子が注入される。注入された電子は、スピンフィルタ層Fの強磁性層F1及びF3の作用によって、強磁性層F1及びF3の磁化の向きF1M及びF2Mと同方向にスピン偏極し、その後ソース電極層S内に注入される。そして、ソース電極層S内に注入された電子emは、ソース電極層Sの磁化の向きSMと同方向にさらにスピン偏極した後に後述のように半導体SUBのチャネル内に注入される。従って、本実施形態のスピントランジスタ1によれば、スピンフィルタ層Fを備えていない従来のスピントランジスタと比較して、半導体SUBのチャネル内に注入された電子esのスピン偏極率をより大きくすることができる。特に本実施形態においては、スピンフィルタ層Fは2つの強磁性層(強磁性層F1及びF3)を有しているため、スピンフィルタ層Fからソース電極層S内に注入された電子emのスピン偏極率は特に高くなっている。その結果、ソース電極層Sから半導体SUBに注入された電子esのスピン偏極率も特に高くすることが可能である。
When a drain current flows through the
強磁性層F1及びF3を構成する材料としては、ソース電極層Sと同様の材料を用いることができる。また、非磁性層F2を構成する材料としては、例えば、MgO、Al2O3、MgAl2O、Cu/ZnO/Cu、TiO、HfO2等の酸化物や、Cu、Ru等の金属を用いることができる。 As the material constituting the ferromagnetic layers F1 and F3, the same material as that of the source electrode layer S can be used. Further, as a material constituting the nonmagnetic layer F2, for example, an oxide such as MgO, Al 2 O 3 , MgAl 2 O, Cu / ZnO / Cu, TiO, or HfO 2 or a metal such as Cu or Ru is used. be able to.
従って、スピンフィルタ層Fを通過する電子は、非磁性層F2を構成する材料に応じて、非磁性層F2内をトンネル伝導や、オーミック伝導することとなる。また、非磁性層F2内における電子の散乱が無視できるような理想的な場合には、スピンフィルタ層Fを通過する電子は非磁性層F2内をバリスティック伝導することとなる。また、非磁性層F2を金属材料で構成した場合、非磁性層F2を介した交換結合により、強磁性層F1とF3の磁化の向きF1MとF3Mを互いに平行になるように結合させてもよい。 Therefore, electrons passing through the spin filter layer F are tunnel-conducted or ohmic-conducted in the nonmagnetic layer F2, depending on the material constituting the nonmagnetic layer F2. In an ideal case where the scattering of electrons in the nonmagnetic layer F2 is negligible, electrons passing through the spin filter layer F conduct ballistic conduction in the nonmagnetic layer F2. When the nonmagnetic layer F2 is made of a metal material, the magnetization directions F1M and F3M of the ferromagnetic layers F1 and F3 may be coupled to be parallel to each other by exchange coupling via the nonmagnetic layer F2. .
次に、上述のスピントランジスタ1の動作について説明する。
Next, the operation of the above-described
図3は、図1に示したスピントランジスタ1のゲート電極層GE直下の半導体SUB及びこれに隣接するソース電極層S及びドレイン電極層Dのエネルギーバンド図である。同図では、半導体SUBの導電型がn型であって、図1のスイッチSW1を切断してゲート電極層GEに電圧を印加せず、スイッチSW2を接続してドレイン電極層Dに電圧を印加した場合を示している。なお、エネルギーバンド図においては、縦の正方向に大きいほどエネルギーが高く、縦の負方向に大きいほど電位が高い。
FIG. 3 is an energy band diagram of the semiconductor SUB immediately below the gate electrode layer GE of the
強磁性体金属のソース電極層Sに注入された電子emは、ソース電極層Sの磁化の向きSMと同じ方向(但し、電子の符号は負)の偏極スピンを有する。ソース電極層Sと半導体SUBとの間のショットキー接触SJによって形成されたポテンシャル障壁(空乏層)PBの厚みtは、トンネル効果が生じる厚みよりも大きく、ソース電極層S内の電子emは半導体SUB内には注入されない。なお、同図中のEcは半導体SUBの伝導帯の下端のエネルギー準位、Evは価電子帯の上端のエネルギー準位を示している。 The electrons em injected into the ferromagnetic metal source electrode layer S have polarized spins in the same direction as the magnetization direction SM of the source electrode layer S (however, the sign of the electrons is negative). The thickness t of the potential barrier (depletion layer) PB formed by the Schottky contact SJ between the source electrode layer S and the semiconductor SUB is larger than the thickness at which the tunnel effect occurs, and the electrons em in the source electrode layer S are the semiconductor. It is not injected into the SUB. In the figure, Ec represents the energy level at the lower end of the conduction band of the semiconductor SUB, and Ev represents the energy level at the upper end of the valence band.
図4は、スピントランジスタ1の図2と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層Dに電圧を印加した場合を示している。
FIG. 4 is an energy band diagram of the same portion as that of FIG. 2 of the
図1のゲート電極層GEに正電位を印加することにより、この正電位に対応して半導体SUB内にゲート電極層GEの直下にn型のチャネルが形成されると同時に、ソース電極層Sと半導体SUBとの間のショットキー接触SJによって形成されたポテンシャル障壁PBの厚みtが減少し、半導体SUBのチャネル内に流れ込む電子esが増加する。 By applying a positive potential to the gate electrode layer GE in FIG. 1, an n-type channel is formed in the semiconductor SUB immediately below the gate electrode layer GE corresponding to the positive potential. The thickness t of the potential barrier PB formed by the Schottky contact SJ with the semiconductor SUB decreases, and the electrons es flowing into the channel of the semiconductor SUB increase.
なお、上述のようにソース電極層Sから半導体SUB内に注入された電子esは、ソース電極層Sと同方向にスピン偏極している。また、磁化の向きSMに平行なスピンの電子の状態密度と、反平行なスピンの状態密度との比は、磁化の向きSMに平行な電子の数と、反平行な電子の数との比となる。 As described above, the electrons es injected from the source electrode layer S into the semiconductor SUB are spin-polarized in the same direction as the source electrode layer S. The ratio of the density of states of spin electrons parallel to the magnetization direction SM and the density of states of antiparallel spins is the ratio of the number of electrons parallel to the magnetization direction SM to the number of antiparallel electrons. It becomes.
ドレイン電極層Dの磁化の向きDMがソース電極層Sの磁化の向きSMとは逆向きの場合、この電子esは、磁気抵抗効果によって半導体SUBとドレイン電極層Dの界面で大部分が反射され、ドレイン電極層Dにはほとんど流れ込まない。 When the magnetization direction DM of the drain electrode layer D is opposite to the magnetization direction SM of the source electrode layer S, most of the electrons es are reflected at the interface between the semiconductor SUB and the drain electrode layer D due to the magnetoresistance effect. The drain electrode layer D hardly flows.
図5は、スピントランジスタ1の図3と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層Dに電圧を印加し、且つ、ドレインDの磁化の向きDMを反転させた状態を示している。
FIG. 5 is an energy band diagram of the same portion of the
図5に示す状態の場合、ドレイン電極層Dの磁化の向きDMがソース電極層Sの磁化の向きSMと同一となるため、半導体SUB内に注入された電子esは、磁気抵抗効果によって半導体SUBとドレイン電極層Dの界面で反射されることはなく、大部分がドレイン電極層Dに流れ込む。 In the state shown in FIG. 5, since the magnetization direction DM of the drain electrode layer D is the same as the magnetization direction SM of the source electrode layer S, the electrons es injected into the semiconductor SUB are converted into the semiconductor SUB by the magnetoresistance effect. Is not reflected at the interface between the drain electrode layer D and most of it flows into the drain electrode layer D.
なお、ドレイン電極層Dを構成する強磁性体とは、自発磁化を有するものであり、外部磁場が存在しないときにおいても磁気モーメントを有するものである。磁気モーメントの方向に平行なスピンを持つ電子の状態と、反平行なスピンを持つ電子の状態では、エネルギーが異なる。そのため、スピンの向きによって伝導する電子の数が異なる。 The ferromagnetic material constituting the drain electrode layer D has spontaneous magnetization, and has a magnetic moment even when no external magnetic field is present. The energy differs between an electron state having a spin parallel to the direction of the magnetic moment and an electron state having an antiparallel spin. Therefore, the number of electrons conducted varies depending on the direction of spin.
また、上述のように半導体SUBからドレイン電極層Dに電子が流れ込む場合には、磁気抵抗効果が生じる。即ち、電子が半導体SUBとドレイン電極層Dの界面を通過して強磁性体のドレイン電極層Dに移動するときにおいては、電子のスピンの方向と、強磁性体の磁化の方向DMとの相対方向に依存して、電子が半導体SUBとドレイン電極層Dの界面を通過する確率が変化する。即ち、電子のスピンの方向はソース電極層Sの磁化の向きSMで決定するため、ソース電極層Sとドレイン電極層D間の抵抗値が磁気抵抗変化する。この際の磁気抵抗変化率は、ソース電極層Sから半導体SUB内に注入された電子esのスピン偏極率に依存する。 In addition, when electrons flow from the semiconductor SUB to the drain electrode layer D as described above, a magnetoresistive effect is generated. That is, when electrons pass through the interface between the semiconductor SUB and the drain electrode layer D and move to the drain electrode layer D of the ferromagnetic material, the relative direction between the spin direction of the electrons and the magnetization direction DM of the ferromagnetic material. Depending on the direction, the probability that electrons pass through the interface between the semiconductor SUB and the drain electrode layer D changes. That is, since the direction of electron spin is determined by the magnetization direction SM of the source electrode layer S, the resistance value between the source electrode layer S and the drain electrode layer D changes in magnetoresistance. The magnetoresistance change rate at this time depends on the spin polarization rate of electrons es injected from the source electrode layer S into the semiconductor SUB.
本実施形態のスピントランジスタ1においては、上述のようにスピンフィルタ層Fの作用によって、半導体SUBのチャネル内に注入される電子esのスピン偏極率が従来のスピントランジスタにおける場合と比較して高くなっている。従って、ドレイン電極層Dの磁化の向きDMに応じてドレイン電極層Dに流れ込む電子量の変化率、すなわち、スピントランジスタ1のソース電極層Sとドレイン電極層Dの磁気抵抗変化率は従来に比べて大きくなる。
In the
以上のように、上述のスピントランジスタ1では、ソース電極層Sは強磁性体金属であり、半導体SUBの導電型はn型であり、この強磁性体金属の仕事関数φm、及び半導体SUBの仕事関数φsは、φm>φsの関係を満たしている。
As described above, in the above-described
すなわち、ソース電極層Sと半導体SUBとはショットキー接触SJを形成しており、ショットキー接触SJにより形成されるポテンシャル障壁PBの厚みtは、ゲート電極層GEへ印加される電位に応じてトンネル効果が生じる厚み以下に減少可能である。 That is, the source electrode layer S and the semiconductor SUB form a Schottky contact SJ, and the thickness t of the potential barrier PB formed by the Schottky contact SJ depends on the potential applied to the gate electrode layer GE. It can be reduced below the thickness where the effect occurs.
仕事関数がφm>φsの関係を満たす場合には、ソース電極層Sと半導体SUBとの間にスパイク状のポテンシャル障壁PBが形成される。このポテンシャル障壁PBにより、ゲート電極層GEに正電位(ソース・ゲート間に正電圧)を印加するまでは、平衡状態においては(図3)、ソース電極層Sから半導体SUB内には電子emが流れ込みにくくなるが、ゲート電位を上昇させた場合には(図4、図5)、印加された電位に応じて半導体SUBのエネルギーが低下するため、スパイク状のポテンシャル障壁PBの厚みtが減少し、トンネル効果によってソース電極層Sから半導体SUB内に電子emが流れ込むことができる。 When the work function satisfies the relationship φm> φs, a spike-like potential barrier PB is formed between the source electrode layer S and the semiconductor SUB. Until the positive potential (positive voltage between the source and the gate) is applied to the gate electrode layer GE by this potential barrier PB, in the equilibrium state (FIG. 3), electrons em are transferred from the source electrode layer S to the semiconductor SUB. However, when the gate potential is increased (FIGS. 4 and 5), the energy of the semiconductor SUB decreases according to the applied potential, and the thickness t of the spike-like potential barrier PB decreases. Electrons em can flow from the source electrode layer S into the semiconductor SUB due to the tunnel effect.
また、図3〜図5を参照すると、ドレイン電極層Dを構成する金属のフェルミ準位EFと、これに隣接する半導体SUBの伝導帯ECの下端との間には、電位差φDが存在している。ゲート電圧の印加により、半導体SUBのエネルギーバンドが曲がる結果、ポテンシャル障壁PBが薄くなるので、電子emがソース電極層Sから半導体の伝導帯にトンネルするようになり、スピントランジスタ1に電流が流れる。ドレイン電極層Dでは、拡散伝導または、全く散乱が無い理想的な場合にはバリスティック伝導により、半導体SUBからドレイン電極層Dに電子esが移動し、この結果としてドレイン電極層Dと半導体SUBとの界面での電位差φDが定まる。
3 to 5, a potential difference φD exists between the Fermi level EF of the metal constituting the drain electrode layer D and the lower end of the conduction band EC of the semiconductor SUB adjacent thereto. Yes. By applying the gate voltage, the energy band of the semiconductor SUB is bent. As a result, the potential barrier PB is thinned, so that the electrons em tunnel from the source electrode layer S to the semiconductor conduction band, and a current flows through the
次に、半導体SUBの導電型がp型である場合について説明する。この場合のスピントランジスタ1の構造は図1に示したものと同一である。
Next, a case where the conductivity type of the semiconductor SUB is p-type will be described. The structure of the
図6は、図1に示したスピントランジスタ1のゲート電極層GE直下の半導体SUB及びこれに隣接するソース電極層S及びドレイン電極層Dのエネルギーバンド図である。同図では、半導体SUBの導電型がp型であって、図1のスイッチSW1を切断してゲート電極層GEに電圧を印加せず、スイッチSW2を接続してドレイン電極層Dに電圧を印加した場合を示している。
FIG. 6 is an energy band diagram of the semiconductor SUB immediately below the gate electrode layer GE of the
ソース電極層Sと半導体SUBと界面はショットキー接触SJを形成しており、ゲート電圧を印加しないときには、半導体SUB内の正孔はソース電極層S及びドレイン電極層Dのいずれにも注入されず、ソース電極層S内の電子emは、半導体SUBのエネルギーバンドの曲がりの山を越えられないため、半導体SUB内には注入されない。 The interface between the source electrode layer S and the semiconductor SUB forms a Schottky contact SJ. When no gate voltage is applied, holes in the semiconductor SUB are not injected into either the source electrode layer S or the drain electrode layer D. The electrons em in the source electrode layer S cannot be injected into the semiconductor SUB because they cannot cross the peak of the energy band of the semiconductor SUB.
図7は、スピントランジスタ1の図6と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層Dに電圧を印加した場合を示している。
FIG. 7 is an energy band diagram of the same portion of the
図1のゲート電極層GEに正電位を印加することにより、この正電位に対応して半導体SUB内にゲート電極層GEの直下にn型のチャネルが形成されると同時に、半導体SUBのエネルギーバンドの山の高さ(エネルギー)が低下し、ソース電極層S内の電子emは、半導体SUB内に注入される。ソース電極層Sは強磁性体からなるため、ソース電極層Sから半導体SUB内に注入された電子esは、一方向のスピンを有している。 By applying a positive potential to the gate electrode layer GE of FIG. 1, an n-type channel is formed in the semiconductor SUB immediately below the gate electrode layer GE corresponding to the positive potential, and at the same time, the energy band of the semiconductor SUB. As a result, the height (energy) of the peaks decreases and the electrons em in the source electrode layer S are injected into the semiconductor SUB. Since the source electrode layer S is made of a ferromagnetic material, the electrons es injected from the source electrode layer S into the semiconductor SUB have a unidirectional spin.
ドレイン電極層Dの磁化の向きDMが、ソース電極層Sの磁化の向きSMとは逆向きの場合、この電子esは、磁気抵抗効果によって半導体SUBとドレイン電極層Dの界面において大部分が反射され、ドレイン電極層Dには流れ込まない。 When the magnetization direction DM of the drain electrode layer D is opposite to the magnetization direction SM of the source electrode layer S, most of the electrons es are reflected at the interface between the semiconductor SUB and the drain electrode layer D due to the magnetoresistive effect. However, it does not flow into the drain electrode layer D.
図8は、スピントランジスタ1の図6と同じ箇所のエネルギーバンド図である。同図では、図1のスイッチSW1及びSW2を接続してゲート電極層GE及びドレイン電極層Dに電圧を印加し、且つ、ドレインDの磁化の向きDMを反転させた状態を示している。
FIG. 8 is an energy band diagram of the same portion of the
図8に示す状態の場合、ドレイン電極層Dの磁化の向きDMがソース電極層Sと磁化の向きSMと同一となるため、半導体SUBの反転チャネル内に注入された電子esは、半導体SUBとドレイン電極層Dの界面を通過して、ドレイン電極層Dに流れ込む。なお、ドレイン界面に生じる電位差φDは、ドレイン電極層Dの磁化の向きDMがソース電極層Sの磁化の向きSMと平行の場合には、反平行の場合よりも小さい。 In the state shown in FIG. 8, since the magnetization direction DM of the drain electrode layer D is the same as the magnetization direction SM of the source electrode layer S, the electrons es injected into the inversion channel of the semiconductor SUB are separated from the semiconductor SUB. It passes through the interface of the drain electrode layer D and flows into the drain electrode layer D. The potential difference φD generated at the drain interface is smaller when the magnetization direction DM of the drain electrode layer D is parallel to the magnetization direction SM of the source electrode layer S than when anti-parallel.
以上のように、半導体SUBの導電型がp型のスピントランジスタ1では、ソース電極層Sは強磁性体金属であり、ソース電極層Sを構成する強磁性体金属の仕事関数φm、及び半導体SUBの仕事関数φsは、φm<φsの関係を満たしており、ソース電極層Sと半導体SUBとはショットキー接触しており、半導体SUBの伝導帯の下端の電位は、ゲート電極層GEへ印加される電位に応じて、ソース電極層Sから半導体SUBへ電子が流れるように上昇可能である。
As described above, in the
仕事関数がφm<φsの関係を満たす場合には、価電子帯の上端Evと金属との間には、正孔に対するポテンシャル障壁PBが生じる一方で、半導体SUBの金属との界面の近傍には電子emに対する緩やかなエネルギー障壁EPが存在するため(図6参照)、キャリアの移動は生じず、平衡状態においては、ソース電極層Sから半導体SUB内には電子は流れ込まない。ゲート電位を上昇させた場合には、ゲート電位の上昇に応じてゲート電極層GEの直下に電子が集まってくるが、これと共に、印加された電位に応じて緩やかなエネルギー障壁EPは低下し、換言すれば、伝導帯Ecの下端の電位が上昇し、ソース電極層Sから半導体SUB内に電子emが流れ込むことができるようになる。 When the work function satisfies the relationship of φm <φs, a potential barrier PB against holes is generated between the upper end Ev of the valence band and the metal, while in the vicinity of the interface with the metal of the semiconductor SUB. Since there is a gradual energy barrier EP with respect to the electrons em (see FIG. 6), no carrier movement occurs and no electrons flow from the source electrode layer S into the semiconductor SUB in an equilibrium state. When the gate potential is raised, electrons are gathered immediately below the gate electrode layer GE as the gate potential is raised. At the same time, the gentle energy barrier EP is lowered according to the applied potential. In other words, the potential at the lower end of the conduction band Ec increases, and electrons em can flow from the source electrode layer S into the semiconductor SUB.
なお、本実施形態は上述の構成以外にも様々な変形態様が可能である。 Note that the present embodiment can be modified in various ways other than the above-described configuration.
例えば、図9に示すように、スピンフィルタ層Fは、一つの強磁性層F1を有していてもよい。この場合であっても、スピンフィルタ層Fがない場合と比較して、ソース電極層Sから半導体SUBに注入された電子esのスピン偏極率を従来のスピントランジスタよりも高くすることが可能である。 For example, as shown in FIG. 9, the spin filter layer F may have one ferromagnetic layer F1. Even in this case, it is possible to make the spin polarization rate of the electrons es injected from the source electrode layer S into the semiconductor SUB higher than that of the conventional spin transistor as compared with the case without the spin filter layer F. is there.
また、図10に示すように、図2の構成のスピンフィルタ層Fに対して、強磁性層F3とソース電極層Sの間に非磁性層F4(第二の非磁性層)をさらに設けたスピンフィルタ層Fの構成も可能である。この場合であっても、図2の構成のスピンフィルタ層Fを用いた場合と同様の理由により、ソース電極層Sから半導体SUBに注入された電子esのスピン偏極率を従来のスピントランジスタよりも高くすることが可能である。 As shown in FIG. 10, a nonmagnetic layer F4 (second nonmagnetic layer) is further provided between the ferromagnetic layer F3 and the source electrode layer S with respect to the spin filter layer F having the configuration of FIG. A configuration of the spin filter layer F is also possible. Even in this case, the spin polarization rate of the electrons es injected from the source electrode layer S into the semiconductor SUB is higher than that of the conventional spin transistor for the same reason as when the spin filter layer F having the configuration of FIG. 2 is used. Can also be increased.
また、図11に示すように、スピンフィルタ層Fと半導体SUBの間に、スピン抵抗値を調整するためのスピン抵抗調整層SRをさらに備えるスピントランジスタも可能である。 As shown in FIG. 11, a spin transistor further including a spin resistance adjustment layer SR for adjusting a spin resistance value between the spin filter layer F and the semiconductor SUB is also possible.
ソース電極層Sから半導体SUBへスピン偏極電子を高効率に注入するには、ソース電極層Sと半導体SUBとの界面のスピン抵抗値を適切に調整する必要があることが知られている。そのため、図11に示すように、ソース電極層Sと半導体SUBとの界面にスピン抵抗調整層SRを設けることにより、半導体SUBへスピン偏極電子を高効率に注入することが可能となる。スピン抵抗調整層SRを構成する材料としては、例えば、MgO、ZnO、HfO2、TiO2等を用いることができる。 It is known that in order to inject spin-polarized electrons from the source electrode layer S to the semiconductor SUB with high efficiency, it is necessary to appropriately adjust the spin resistance value at the interface between the source electrode layer S and the semiconductor SUB. Therefore, as shown in FIG. 11, by providing the spin resistance adjustment layer SR at the interface between the source electrode layer S and the semiconductor SUB, spin-polarized electrons can be injected into the semiconductor SUB with high efficiency. As a material constituting the spin resistance adjustment layer SR, for example, MgO, ZnO, HfO 2 , TiO 2 or the like can be used.
また、図12に示すように、上述のスピントランジスタの構成に加えて、さらに一対のバイアス磁界印加層Hを設けた態様も可能である。一対のバイアス磁界印加層Hは、ソース電極層Sに対してソース電極層Sの膜面方向(XY平面方向)の一つであるX方向に離間した位置に設けられている。即ち、一対のバイアス磁界印加層Hがソース電極層Sを挟むように配置されている。一対のバイアス磁界印加層Hは、硬磁性層で構成されており、その残留磁化HMは、ソース電極層Sの磁化の向きSMと平行となっている。そのため、一対のバイアス磁界印加層Hの残留磁化HMから発生する静磁界HMSは、スピンフィルタ層Fとソース電極層Sに対して、磁化の向きF1M、F3M及びSMと同方向に印加される。そのため、スピンフィルタ層F及びソース電極層Sの磁化の向きF1M、F3M及びSMが安定化されるため、スピントランジスタの動作が安定化される。また、バイアス磁界印加層Hの残留磁化HMを利用しているため、静磁界HMSを発生させるために他の部材は必要なく、スピントランジスタの小型化が図られている。 Further, as shown in FIG. 12, in addition to the above-described configuration of the spin transistor, a mode in which a pair of bias magnetic field application layers H is further provided is possible. The pair of bias magnetic field application layers H are provided at positions separated from the source electrode layer S in the X direction, which is one of the film surface directions (XY plane direction) of the source electrode layer S. That is, the pair of bias magnetic field application layers H are arranged so as to sandwich the source electrode layer S. The pair of bias magnetic field application layers H is composed of a hard magnetic layer, and the residual magnetization HM is parallel to the magnetization direction SM of the source electrode layer S. Therefore, the static magnetic field HMS generated from the residual magnetization HM of the pair of bias magnetic field application layers H is applied to the spin filter layer F and the source electrode layer S in the same direction as the magnetization directions F1M, F3M, and SM. Therefore, since the magnetization directions F1M, F3M, and SM of the spin filter layer F and the source electrode layer S are stabilized, the operation of the spin transistor is stabilized. In addition, since the residual magnetization HM of the bias magnetic field application layer H is used, no other member is required to generate the static magnetic field HMS, and the spin transistor is downsized.
なお、バイアス磁界印加層Hを構成する材料としては、例えば、CoPt、CoPtTa、CoCrTa等を用いることができる。 As a material constituting the bias magnetic field application layer H, for example, CoPt, CoPtTa, CoCrTa, or the like can be used.
また、本実施形態においてゲート電極層GEは、ゲート絶縁層GIを介して半導体SUB上に設けられているが(図1参照)、ゲート絶縁層GIを設けずにゲート電極層GEと半導体SUBとをショットキー接触させてもよい。これは、ゲート絶縁層GIを構成する材料の仕事関数を、半導体SUBを構成する材料の仕事関数よりも大きくなるように、それぞれの材料を選択すればよい。この場合、ゲート電極層GEと半導体SUBとのショットキー接触によって生じたショットキー障壁が、ゲート絶縁層GIの代わりとなる。
(第二実施形態)
In the present embodiment, the gate electrode layer GE is provided on the semiconductor SUB via the gate insulating layer GI (see FIG. 1). However, the gate electrode layer GE, the semiconductor SUB, and the gate insulating layer GI are not provided. May be brought into Schottky contact. For this, each material may be selected so that the work function of the material constituting the gate insulating layer GI is larger than the work function of the material constituting the semiconductor SUB. In this case, the Schottky barrier generated by the Schottky contact between the gate electrode layer GE and the semiconductor SUB serves as the gate insulating layer GI.
(Second embodiment)
次に、本発明の第二実施形態に係る半導体メモリについて、図13を用いて説明する。 Next, a semiconductor memory according to a second embodiment of the present invention will be described with reference to FIG.
本実施形態の半導体メモリ10は、第一実施形態のスピントランジスタの構成に加えて、スピン注入磁化反転によってドレイン電極層Dの磁化の向きDMを反転させるための磁化反転電極層Rと、磁化反転電極層Rにバイアス電圧を印加するためのコンタクト層R1を備えている。コンタクト層R1は磁化反転電極層Rに電気的に接触しており、磁化反転電極層Rとドレイン電極層Dの間には、スイッチSW3によって選択された磁化反転電圧VRD1又はVRD2を印加することが可能となっている。
In addition to the configuration of the spin transistor of the first embodiment, the
図13のようにドレイン電極層Dの磁化の向きDMと磁化反転電極層Rの磁化の向きRMが反平行の場合、ドレイン電極層Dの磁化の向きDMを反転させるためには、スイッチSW1とSW2を切断し、スイッチSW3をVRD1側に接続する。すると、磁化反転電極層Rの磁化の向きRMの方向にスピン偏極した電子が磁化反転電極層Rからドレイン電極層Dに注入される。これにより、ドレイン電極層Dの磁化の向きDMは、磁化の向きRMと平行になるように回転するトルクを受け、磁化の向きDMが反転し、ドレイン電極層Dの磁化の向きDMは磁化反転電極層Rの磁化の向きRMと平行となる。逆に、ドレイン電極層Dの磁化の向きDMと磁化反転電極層Rの磁化の向きRMが平行の場合には、スイッチSW1とSW2を切断し、スイッチSW3をVRD2側に接続する。これにより、ドレイン電極層Dの磁化の向きDMは、磁化反転電極層Rの磁化の向きRMと反平行になるように回転するトルクを受け、磁化の向きDMが反転し、ドレイン電極層Dの磁化の向きDMは磁化反転電極層Rの磁化の向きRMと反平行となる。 When the magnetization direction DM of the drain electrode layer D and the magnetization direction RM of the magnetization switching electrode layer R are antiparallel as shown in FIG. 13, in order to reverse the magnetization direction DM of the drain electrode layer D, the switch SW1 and SW2 is disconnected and the switch SW3 is connected to the VRD1 side. Then, electrons spin-polarized in the direction of magnetization RM of the magnetization switching electrode layer R are injected from the magnetization switching electrode layer R into the drain electrode layer D. As a result, the magnetization direction DM of the drain electrode layer D receives torque that rotates to be parallel to the magnetization direction RM, the magnetization direction DM is reversed, and the magnetization direction DM of the drain electrode layer D is reversed. This is parallel to the magnetization direction RM of the electrode layer R. Conversely, when the magnetization direction DM of the drain electrode layer D and the magnetization direction RM of the magnetization switching electrode layer R are parallel, the switches SW1 and SW2 are disconnected, and the switch SW3 is connected to the VRD2 side. As a result, the magnetization direction DM of the drain electrode layer D receives torque that rotates so as to be anti-parallel to the magnetization direction RM of the magnetization switching electrode layer R, and the magnetization direction DM is reversed. The magnetization direction DM is antiparallel to the magnetization direction RM of the magnetization switching electrode layer R.
上述のように、ドレイン電極層Dの磁化の向きに応じて、ドレイン電極層Dに流れ込む電子量が変化する。このため、ソース電極層Sの磁化の向きSMと、ドレイン電極層Dの磁化の向きDMとが平行の状態及び反平行の状態の2状態を1ビットに対応させれば、1ビットの半導体メモリとなる。そして、本実施形態の半導体メモリは、半導体メモリとして必要なスイッチング機能と情報記憶機能を兼ね備えているスピントランジスタを利用したものであるため、簡単な構成で高性能の半導体メモリを実現することができる。さらにこのような半導体メモリをN個集積して、Nビットのメモリとすることもできる。 As described above, the amount of electrons flowing into the drain electrode layer D changes according to the direction of magnetization of the drain electrode layer D. For this reason, if the two states of the magnetization direction SM of the source electrode layer S and the magnetization direction DM of the drain electrode layer D are parallel and anti-parallel, one bit corresponds to one bit. It becomes. The semiconductor memory according to the present embodiment uses a spin transistor that has both a switching function and an information storage function necessary as a semiconductor memory, and thus a high-performance semiconductor memory can be realized with a simple configuration. . Further, N such semiconductor memories can be integrated to form an N-bit memory.
なお、磁化反転電極層Rを構成する材料としては、第一実施形態におけるソース電極層Sやドレイン電極層Dと同様の材料とすることができる。ただし、上述のドレイン電極層Dの磁化の向きDMの磁化反転を有効に生じさせる観点から、磁化反転電極層Rの膜厚はドレイン電極層Dよりも厚いことが好ましい。また、コンタクト層R1を構成する材料としては、第一実施形態におけるコンタクト層S1、D1、G1と同様の材料とすることができる。 In addition, as a material which comprises the magnetization reversal electrode layer R, it can be set as the material similar to the source electrode layer S and the drain electrode layer D in 1st embodiment. However, the film thickness of the magnetization switching electrode layer R is preferably larger than that of the drain electrode layer D from the viewpoint of effectively causing the magnetization reversal of the magnetization direction DM of the drain electrode layer D described above. Moreover, as a material which comprises contact layer R1, it can be set as the material similar to contact layer S1, D1, G1 in 1st embodiment.
1・・・スピントランジスタ、D・・・ドレイン電極層、F・・・スピンフィルタ層、GE・・・ゲート電極層、GI・・・ゲート絶縁層、S・・・ソース電極層、em,es・・・スピン偏極電子。
DESCRIPTION OF
Claims (11)
強磁性体からなるドレイン電極層と、
前記ソース電極層及び前記ドレイン電極層が設けられ、前記ソース電極層にショットキー接触した半導体と、
前記半導体上に直接又はゲート絶縁層を介して設けられたゲート電極層と、
前記半導体上に前記ソース電極層を介して設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向にスピン偏極した電子を注入するスピンフィルタ層と、
を備えることを特徴とするスピントランジスタ。 A source electrode layer made of a ferromagnetic material;
A drain electrode layer made of a ferromagnetic material;
A semiconductor provided with the source electrode layer and the drain electrode layer, and in Schottky contact with the source electrode layer;
A gate electrode layer provided directly or via a gate insulating layer on the semiconductor;
A spin filter layer that is provided on the semiconductor via the source electrode layer and injects spin-polarized electrons in the same direction as the magnetization direction of the ferromagnetic material forming the source electrode layer;
A spin transistor comprising:
第一の非磁性層と、
前記第一の非磁性層と接するように前記第一の非磁性層の前記ソース電極層とは反対側に設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第一の強磁性層と、
を有することを特徴とする請求項1に記載のスピントランジスタ。 The spin filter layer is
A first nonmagnetic layer;
Provided on the opposite side of the first nonmagnetic layer from the source electrode layer so as to be in contact with the first nonmagnetic layer, and magnetized in the same direction as the magnetization direction of the ferromagnetic material constituting the source electrode layer A first ferromagnetic layer;
The spin transistor according to claim 1, comprising:
前記第一の非磁性層と接するように前記第一の非磁性層の前記ソース電極層側に設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第二の強磁性層をさらに有することを特徴とする請求項2に記載のスピントランジスタ。 The spin filter layer is
The second non-magnetic layer is provided on the source electrode layer side of the first non-magnetic layer so as to be in contact with the first non-magnetic layer, and is magnetized in the same direction as the magnetization direction of the ferromagnetic material constituting the source electrode layer. The spin transistor according to claim 2, further comprising a ferromagnetic layer.
前記第二の強磁性層に接するように前記第二の強磁性層の前記ソース電極層側に設けられた第二の非磁性層をさらに有することを特徴とする請求項3又は4に記載のスピントランジスタ。 The spin filter layer is
5. The method according to claim 3, further comprising a second nonmagnetic layer provided on the source electrode layer side of the second ferromagnetic layer so as to be in contact with the second ferromagnetic layer. Spin transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007224630A JP5082688B2 (en) | 2007-08-30 | 2007-08-30 | Spin transistor and semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007224630A JP5082688B2 (en) | 2007-08-30 | 2007-08-30 | Spin transistor and semiconductor memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009059820A true JP2009059820A (en) | 2009-03-19 |
| JP5082688B2 JP5082688B2 (en) | 2012-11-28 |
Family
ID=40555315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007224630A Expired - Fee Related JP5082688B2 (en) | 2007-08-30 | 2007-08-30 | Spin transistor and semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5082688B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010074001A (en) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | Spin mos field-effect transistor |
| JP2010192766A (en) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | Method of manufacturing semiconductor device |
| JP2010226063A (en) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | Spin MOSFET and reconfigurable logic circuit |
| US8335059B2 (en) * | 2008-01-11 | 2012-12-18 | Kabushiki Kaisha Toshiba | Tunneling magnetoresistive effect element and spin MOS field-effect |
| JP2019145560A (en) * | 2018-02-16 | 2019-08-29 | 日本電信電話株式会社 | Magnetic material and magnetic element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286726A (en) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | Spin injection FET |
-
2007
- 2007-08-30 JP JP2007224630A patent/JP5082688B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286726A (en) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | Spin injection FET |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8335059B2 (en) * | 2008-01-11 | 2012-12-18 | Kabushiki Kaisha Toshiba | Tunneling magnetoresistive effect element and spin MOS field-effect |
| JP2010074001A (en) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | Spin mos field-effect transistor |
| JP2010192766A (en) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | Method of manufacturing semiconductor device |
| JP2010226063A (en) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | Spin MOSFET and reconfigurable logic circuit |
| JP2019145560A (en) * | 2018-02-16 | 2019-08-29 | 日本電信電話株式会社 | Magnetic material and magnetic element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5082688B2 (en) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11587708B2 (en) | Magnetic device with a hybrid free layer stack | |
| JP4996390B2 (en) | Spin FET and magnetoresistance effect element | |
| JP4455558B2 (en) | Spin MOSFET | |
| JP4703660B2 (en) | Spin MOS field effect transistor | |
| JP5451840B2 (en) | Field effect transistor having spin-dependent transfer characteristics and non-volatile memory using the same | |
| JP2007194300A (en) | Spin FET and spin memory | |
| JP2004179483A (en) | Non-volatile magnetic memory | |
| JP2010166050A (en) | Spin field effect logic element | |
| JP5017135B2 (en) | Semiconductor device | |
| JP2009054960A (en) | Spin transistor and magnetic memory | |
| JP2007081359A (en) | Spin transistor using spin-orbit coupling induced magnetic field | |
| CN101127352B (en) | Semiconductor circuit and semiconductor device using same | |
| JP2015061045A (en) | Spin MOSFET | |
| JP5082688B2 (en) | Spin transistor and semiconductor memory | |
| JP2009064826A (en) | Spin transistor and manufacturing method thereof | |
| US8233249B2 (en) | Magnetic tunnel junction transistor device | |
| JP4997194B2 (en) | Spin transistor and reconfigurable logic circuit | |
| JP5075863B2 (en) | Spin transistor, reconfigurable logic circuit including the spin transistor, and magnetic memory | |
| JP5649605B2 (en) | Spin transistor and memory | |
| JP4956514B2 (en) | Semiconductor device | |
| JP2009105285A (en) | Spin filter effect element, and spin transistor | |
| JP2009238918A (en) | Spin filter effect element and spin transistor | |
| KR101417956B1 (en) | Lateral spin device using spin torque | |
| JP5092626B2 (en) | Spin transistor | |
| JP3932356B2 (en) | Recording method for nonvolatile solid-state magnetic memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5082688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |