JP2009055692A - スナバ回路及びこれを備える電力変換回路 - Google Patents

Abstract

【課題】回路の大型化を回避しつつ、供給電圧へ重畳されるノイズ又はサージ等を極力排除し、併せて、製造コストの高騰を抑え得るスナバ回路を提供する。
【解決手段】陽極側に配置される電圧制御回路Ｃｖと陰極側に配置される保護抵抗Ｒｈとが直列に接続された直列回路Ｃｄと、直列回路Ｃｄの両接続端と電圧制御回路Ｃｖ及び保護抵抗Ｒｈの間とにそれぞれ接続されたスイッチング素子Ｓｓとを少なくとも備え、かかるスイッチング素子Ｓｓは、陽極側から陰極側へ向けて透過電流Ｉｓが流れる配置とされているスナバ回路。
【選択図】図１

Description

本発明は、スナバ回路及びこれを備える電力変換回路に関する。

電源ラインに接続されたスイッチング素子では、スイッチング動作によってターンオフする際、当該電源ラインの寄生リアクタンスが作用し、スイッチング素子へ印加される供給電圧にノイズ又はサージ（以下、ノイズ等と呼ぶ）を重畳させる。当該スイッチング素子では、ノイズ等の発生状態に応じて供給電圧が変動し、供給電圧が最大定格電圧を上回ると、当該素子が破壊されてしまう。

そこで、かかるスイッチング素子を保護すべく、電源ラインまたは当該スイッチング素子にスナバ回路を接続させ、供給電圧に重畳されるノイズ等を吸収させる技術が広く用いられている。例えば、ＣＲＤ型スナバ回路は、コンデンサと整流素子と放電抵抗とから構成されており、整流素子のカソード側がコンデンサに直列接続され、放電抵抗が整流素子に並列接続された回路構成とされている。ＣＲＤ型スナバ回路では、スイッチング素子がターンオフされると、かかる動作によって生じたノイズ等をコンデンサの電荷量として蓄積し、その後、スイッチング素子がターンオンされると、コンデンサの電荷量が放電抵抗を介して外部へと放電される。

しかし、かかるコンデンサは、電気容量の低い素子を用いると、周波数特性の共振点が低周波側に現われるため、高周波で発生するノイズを吸収する場面に適さないとの問題が生じる。一方、コンデンサの電気容量が大きく設定される場合、当該コンデンサの体格が必然的に大きくなるので、ＣＲＤスナバ回路の大型化を招き、これに応じて、スイッチング素子等によって構成される電力変換回路の大型化を招来させるとの問題を生じる。

かかる問題を回避すべく、特開２００２−０９５２３８号公報（特許文献１）では、コンデンサを構成部品から排除させたスナバ回路の技術が紹介されている。かかるスナバ回路は、ＩＧＢＴ（特許請求の範囲におけるスイッチング素子）とツェナーダイオードと整流素子と保護抵抗とから構成される。そして、ＩＧＢＴでは、保護抵抗の両端がエミッタ端子とゲート端子とに接続され、ツェナーダイオードのカソード側がコレクタ端子に接続され、アノード側が整流素子を介してゲート端子に接続されている。かかる構成とされたスナバ回路では、供給電圧にノイズ等が重畳されると、ツェナーダイオードを降伏させ、ＩＧＢＴにゲート電位が印加される。これにより、ＩＧＢＴでは、コレクタ端子〜エミッタ端子間に電流（実施の形態における透過電流）を透過させ、供給電圧のノイズ等に係る成分が吸収される。

特開２００２−０９５２３８号公報

しかしながら、特許文献１の技術では、スイッチング素子に印加される電圧がツェナーダイオードのブレークダウン電圧に至らなければ、当該スイッチング素子がオン状態に切替わらないので、所定の電圧値に対してノイズ等の吸収効果が得られないとの不都合が生じる。このとき、電源ラインでは供給電圧にノイズ等が慢性的に重畳されることとされ、かかる如く生じた高周波ノイズは、電源ラインを介して周辺機器に電磁波障害を及ぼすとの問題が生じる。

また、特許文献１の技術では、供給電圧に重畳されるノイズ等の状態に応じて、個別具体的にツェナーダイオードを変更しなければならないので、種々の変更に対する汎用性に欠き、製造コストの高騰に繋がるとの問題も懸念される。

本発明は上記課題に鑑み、回路の大型化を回避しつつ、供給電圧へ重畳されるノイズ又はサージ等を極力排除し、併せて、製造コストの高騰を抑え得るスナバ回路の提供を目的とする。

上記課題を解決するため、本発明では次のようなスナバ回路の構成とする。即ち、陽極側に配置される電圧制御回路と陰極側に配置される保護抵抗とが直列に接続された直列回路と、前記直列回路の両接続端と前記電圧制御回路及び前記保護抵抗の間とにそれぞれ接続されたスイッチング素子とを備え、前記スイッチング素子は、前記陽極側から前記陰極側へ向けて透過電流が流れる配置とされていることとする。

また、前記電圧制御回路は、少なくとも容量型素子を備えるのが好ましい。このとき、前記容量型素子は、コンデンサとされるのが好ましい。また、前記コンデンサは、セラミックコンデンサとされるのが好ましい。一方、前記容量型素子は、電界効果型スイッチング素子とされても良い。このとき、電界効果型スイッチング素子は、ゲート端子と出力端子との間に他の保護抵抗が接続されているのが好ましい。

また、前記電圧制御回路は、前記容量型素子と前記保護抵抗との間に接続された発振防止抵抗を備えるのが好ましい。

また、前記陽極側に配される陽極端子から前記直列回路を経由して前記陰極側に配される陰極端子に至る迄の区間に介挿される少なくとも一つの整流素子を備え、前記整流素子は、前記陽極側から前記陰極側の方向へ順方向に接続されるのが好ましい。

また、前記整流素子は、特に、前記陽極端子から前記直列回路に至る迄の区間に配置される陽極側整流素子であるのが好ましい。

また、前記直列回路へ並列に接続された第１放電抵抗を備えても良い。また、前記陽極側整流素子へ並列に接続された第２放電抵抗を備えても良い。また、前記整流素子は、特に、前記容量型素子と前記保護抵抗との間に配置される電圧制御部整流素子とされ、前記直列回路は、前記電圧制御部整流素子及び前記保護抵抗から成る回路に並列に接続された第３放電抵抗を備えても良い。また、前記整流素子は、特に、前記容量型素子と前記保護抵抗との間に配置される電圧制御部整流素子とされ、前記直列回路は、前記電圧制御部整流素子及び前記発振防止抵抗及び前記保護抵抗から成る回路に並列に接続された第３放電抵抗を備えても良い。

また、前記スイッチング素子は、前記電圧制御回路から前記保護抵抗迄の区間で電源供給ラインに接続されているのが好ましい。このとき、前記電源供給ラインは、前記スイッチング素子の駆動感度を調整させる調整電位が印加されているのが好ましい。

また、本発明では次のような電力変換回路の構成とする。即ち、上述した何れか一つのスナバ回路を備えることとする。このとき、前記スナバ回路は、一方が力率改善回路に接続され、他方がインバータ回路に接続されているのが好ましい。また、前記スナバ回路は、前記力率改善回路及び／又は前記インバータ回路と共に内蔵部品とされるのがより好ましい。

本発明に係るスナバ回路では、ノイズ等の波形成分の大半を透過電流によって吸収するため、制御電流の電流値が低く抑えられる。このとき、コンデンサ又は電界効果型スイッチング素子は、制御電流のみが流れる経路に組み込まれるので、当該コンデンサ又は電界効果型スイッチング素子における消費電力が抑制され、これによって素子体格を小さく抑えることが可能とされ、回路の大型化を防止することができる。

また、コンデンサ又は電界効果型スイッチング素子に蓄積される電荷量が幾分でも増加すると、かかる電荷量の増分に応じて制御電流が発生し、当該制御電流に応じてスイッチング素子が駆動されるので、供給電圧に重畳されるノイズ等の発生状態に関わらず当該ノイズ等が一掃されることとなる。これにより、電源ラインに印加される供給電圧の波形状態が常に安定するので、高周波ノイズの発生が抑制され、周辺機器の誤動作を防止することが可能となる。

更に、スイッチング素子を駆動制御させる電気的素子としてコンデンサ又は電界効果型スイッチング素子が採用されるので、制御電流の設定値が変更される場合であっても、一種類のコンデンサ又は電界効果型スイッチング素子によって幅広く対応することが可能とされ、これにより、製造コストの高騰を防止させることができる。

本発明に係る電力変換回路では、スナバ回路の小型化が図られるので、装置の小型化及び低コスト化が実現される。

以下、本発明に係る実施の形態につき図面を参照して説明する。図１乃至図４では本実施の形態に係るスナバ回路の構成が示されている。

先ず、図１（１ａ）を参照して、本実施の形態に係るスナバ回路の基本構成について説明する。図示の如く、スナバ回路１１ａは、直列回路Ｃｄとスイッチング素子Ｓｓとから構成される。また、スナバ回路１１ａは、一方に陽極端子Ｐが設けられ、他方に陰極端子Ｎが設けられている。ここで、陽極端子Ｐが配される方向を陽極側と呼び、陰極端子Ｎが配される方向を陰極側と呼ぶ。

直列回路Ｃｄは、陽極側に配置される電圧制御回路Ｃｖと陰極側に配置される保護抵抗Ｒｈとが直列に接続されている。

電圧制御回路Ｃｖには、少なくとも容量型素子Ｃｏ（図示なし）が設けられ、この他、電気的素子が必要に応じて適宜設けられる。電圧制御回路Ｃｖは、陽極端子Ｐから陰極端子Ｎ迄の区間に供給電圧が与えられる場合、容量型素子Ｃｏの両端に両端電圧Ｖｃが発生する。このとき、供給電圧が一定値に制御され電位の変動が無い場合、容量型素子の両端電圧Ｖｃは、規定両端電圧Ｖｃｄに維持される。一方、供給電圧にノイズ等が重畳される場合、このときの容量型素子の両端電圧Ｖｃは、ノイズ等に応じて増加電位ΔＶｎが加えられ、規定両端電圧Ｖｃｄ及び増加電位ΔＶｎの和から成る電位差へと変動する。

同図では、容量型素子ＣｏがコンデンサＣｓとされている。かかるコンデンサＣｓは、一端が陽極側接続端Ｘに接続され、他端が制御側接続端Ｚに接続されている。そして、上述した容量型素子の両端電圧Ｖｃは、コンデンサＣｓに帯電する電荷量に基づいて定められる。従って、供給電圧にノイズ等が重畳されると、コンデンサＣｓに帯電する電荷量が増加し、これにより、容量型素子の両端電圧Ｖｃでは、ノイズ等に応じて増加電位ΔＶｎが更に加えられる。そして、ノイズ成分が消失すると、電荷量は直ちに放電され、コンデンサの両端電圧Ｖｃは元の規定両端電圧Ｖｃｄに復帰する。かかるコンデンサＣｓでは、コンデンサの両端電圧Ｖｃに基づいて飽和状態とされた電荷量が帯電されるので、供給電圧が幾分でも変動すると、これに応じて、微量の制御電流を生成させる。即ち、供給電圧に微小なノイズ等が重畳される場合であっても、ノイズ等の状態に応じた制御電流が確実に流れる。

コンデンサＣｓは、フィルムコンデンサ又はセラミックコンデンサ等、設計条件に応じて適宜に選定される。尚、本実施の形態では、ノイズ成分を除去するために生じる電流の殆どが、透過電流Ｉｓとなってスイッチング素子Ｓｓを通過する。従って、コンデンサＣｓは、制御電流しか流れないので、消費電力が抑えられ、素子体格を小型化させることが可能となる。かかるコンデンサＣｓは、セラミックコンデンサとするのが好ましい。これにより、温度が１５０℃程度とされる環境下での使用が可能とされる。また、セラミックコンデンサを用いる場合、スナバ回路１１ａでは、高周波数における低インピーダンス化が実現される。尚、前述の如く、本実施の形態では、制御電流を低値に設定できるので、コンデンサＣｓは、電荷容量の維持及び素子の長寿命化が図られ、セラミックコンデンサを適用させることが可能とされる。

保護抵抗Ｒｈは、一端が制御側接続端Ｚに接続され、他端が陰極側接続端Ｙに接続されている。かかる保護抵抗Ｒｈは、制御側接続端Ｚからスイッチング素子Ｓｓを介して陰極側接続端Ｙに流れる電流の上昇を抑制し、制御側接続端Ｚ〜陰極側接続端Ｙ間の電位の上昇が抑えられ、これにより、スイッチング素子Ｓｓの破壊を防いでいる。

スイッチング素子Ｓｓは、ベース端子及びコレクタ端子及びエミッタ端子を備えるｎｐｎ型バイポーラトランジスタが用いられている。但し、設計条件に応じて、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）又は電界効果型トランジスタ（ＭＯＳＦＥＴ）等を適宜用いても良い。スイッチング素子Ｓｓは、直列回路Ｃｄの両接続端と電圧制御回路Ｃｖ及び保護抵抗Ｒｈの間とにそれぞれ接続されている。ここで、両接続端とは、陽極側接続端Ｘ及び陰極側接続端Ｙを指す。即ち、スイッチング素子Ｓｓは、コレクタ端子が陽極側接続端Ｘに導通され、エミッタ端子が陰極側接続端Ｙに導通され、ベース端子が制御側接続端Ｙに導通されている。これにより、スイッチング素子Ｓｓでは、図示の如く、陽極側から陰極側へ向けて透過電流Ｉｓが流れる配置とされる。

かかるスイッチング素子Ｓｓは、閾値電圧の低い素子を採用するのが好ましい。これにより、制御電流が微小値の場合であっても当該スイッチング素子が駆動され、供給電圧に重畳されるノイズ等をより効果的に排除できる。

かかる構成を具備するスナバ回路１１ａは以下の如く動作を行う。先ず、陽極端子Ｐから陰極端子Ｎ迄の区間に供給電圧が与えられる場合であって、当該供給電圧が一定値に制御され電位の変動が殆ど無い場合について説明する。かかる場合、コンデンサＣｓの電荷量は、略飽和状態とされるので、コンデンサの両端電圧Ｖｃが規定両端電圧Ｖｃｄとされる。このとき、スイッチング素子Ｓｓでは、制御側接続端Ｚから陰極側接続端Ｙに向けて、即ち、ベース端子からエミッタ端子に向けて電流が流れない。よって、ベース端子〜エミッタ端子間では電位差が発生しないので、スイッチング素子Ｓｓでは、コレクタ端子〜エミッタ端子間、即ち、陽極側から陰極側へ向けて透過電流Ｉｓが流れない状態とされる。

一方、供給電圧にノイズ等に基づく波形成分が重畳されると、陽極端子Ｐから陰極端子Ｎ迄の区間の電位差が若干増加する。かかる場合、コンデンサＣｓでは、かかる電位差の増加に応じて電荷量が増加し、陽極端子Ｐから制御側接続端Ｚに向けて制御電流が流れる。そして、制御電流は、当該制御電流が微量の場合であっても、ノイズ等の発生状態に応じて、ベース端子からエミッタ端子に向けて流れることとなる。これに応じて、ベース端子〜エミッタ端子の電位差が閾値電圧を上回ると、スイッチング素子Ｓｓは、コレクタ端子〜エミッタ端子、即ち、陽極側から陰極側へ向けて透過電流Ｉｓを通過させる。このとき、透過電流Ｉｓは制御電流と比較して十分大きい電流値とされるので、供給電圧の電圧値は、透過電流Ｉｓがスイッチング素子Ｓｓを経由して陰極側へ流れることにより、ノイズ等の波形成分が有効に排除されていく。供給電圧のノイズ成分が除去されると、コンデンサＣｓでは、電荷量が低下し、コンデンサの両端電圧Ｖｃは、規定両端電圧Ｖｃｄに近づく。かかる動作により、陽極端子Ｐ〜陰極端子Ｎ間の供給電圧は、元の電圧値に回復する。

上述の如く、図１（１ａ）に示されるスナバ回路１１ａによると、ノイズ等の波形成分の大半を透過電流Ｉｓによって吸収するため、制御電流の電流値が低く抑えられる。このとき、コンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴは、制御電流のみが流れる経路に組み込まれるので、当該コンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴにおける消費電力が抑制され、これによって素子体格を小さく抑えることが可能とされ、回路の大型化を防止することができる。

また、コンデンサＣｓに蓄積される電荷量が幾分でも増加すると、かかる電荷量の増分に応じて制御電流が発生し、当該制御電流に応じてスイッチング素子Ｓｓが駆動されるので、供給電圧に重畳されるノイズ等の発生状態に関わらず、当該ノイズ等が一掃されることとなる。これにより、供給電圧の波形状態が常に安定するので、高周波ノイズの発生を防止することが可能となる。

更に、スイッチング素子を駆動制御させる電気的素子としてコンデンサＣｓが採用されるので、制御電流の設定値が変更される場合であっても、一種類のコンデンサＣｓによって幅広く対応することが可能とされ、これにより、製造コストの高騰を防止させることができる。

尚、図１（１ｂ）に示す如く、上述したスナバ回路１１ａに整流素子を追加したスナバ回路１１ｂとするのが好ましい。具体的に説明すると、整流素子は、陽極側に配される陽極端子Ｐから直列回路Ｃｄを経由して陰極側に配される陰極端子Ｎに至る迄の区間に介挿され、且つ、陽極側から陰極側の方向へ順方向に接続されている。即ち、整流素子は、アノード端子を陽極側としカソード端子を陰極側として配置される。かかる構成とすることにより、陽極端子Ｐと陰極端子Ｎとの電位差が何らかの原因で逆転する場合であっても、陰極端子Ｎから陰極端子Ｐに向けて逆流電流が流れることはない。よって、スイッチング素子Ｓｓでは、エミッタ端子の電位がベース端子の電位より大きくならないように制御され、当該スイッチング素子Ｓｓの破壊から免れる。

かかる整流素子は、図１（１ｂ）に示す位置のみに限定するものではない。例えば、陽極側接続端ＸとコンデンサＣｓとの間に配されても良く、コンデンサＣＳと保護抵抗Ｒｈとの間に配されても良く、保護抵抗Ｒｈと陰極端子Ｎとの間に配されても良い。

また、整流素子は、陽極端子Ｐから陽極側接続端Ｘに至る迄の区間に配置されると、スイッチング素子Ｓｓの動作に起因して生じた逆流電流の流れをも阻止することが可能とされる。以下、陽極端子Ｐから直列回路Ｃｖに至る迄の区間に配置された整流素子を、陽極側整流素子Ｄｓと呼ぶ。

図１（２ａ）には、図１（１ａ）で説明したスナバ回路１１ａの変更例が示されている。かかるスナバ回路１２ａでは、発振防止抵抗Ｒｆが新たに追加されている。具体的には、電圧制御回路Ｃｖが容量型素子Ｃｏと発振防止抵抗Ｒｆとから構成され、当該振動保護抵抗Ｒｆが容量型素子Ｃｏと保護抵抗Ｒｈとの間に接続されている。尚、同図では、容量型素子ＣｏとしてコンデンサＣｓが用いられている。

かかる如く、振動保護抵抗Ｒｆが設けられると、電圧制御回路ＣｖがＲＣ回路によって構成されるので、制御電流の波形が安定する。

即ち、図１（２ａ）に示されるスナバ回路１２ａによると、ベース端子へ導かれる制御電流の波形が安定するので、スイッチング素子Ｓｓの動作がこれに応じて安定し、これにより、供給電圧に重畳されるノイズ成分は、振動波形を伴うことなく静的に減衰する。

尚、図１（２ｂ）に示す如く、整流素子を追加構成させたスナバ回路１２ｂとしても良い。かかるスナバ回路１２ｂでは、スナバ回路１２ａで発揮される効果と併せて、スナバ回路１１ｂにおける整流素子の機能に基づく同様の効果を奏する。

図１（３ａ）には、図１（１ａ）で説明したスナバ回路１１ａの更なる変更例が示されている。かかるスナバ回路１３ａでは、電源供給ラインＬｂが新たに設けられている。具体的には、電源供給ラインＬｂが電圧制御回路Ｃｖから保護抵抗Ｒｈ迄の区間に接続されている。より具体的には、電源供給ラインＬｂがコンデンサＣｓから保護抵抗Ｒｈ迄の区間に接続されている。

かかる構成により、電源供給ラインＬｂの他端に所定の電位が印加されると、制御側接続端Ｚの電位が上昇するので、これに応じて、スイッチング素子Ｓｓのベース端子の電位が上昇する。尚、かかる電源ラインＬｂの接続点は、制御側接続端Ｙに限定するものでなく、コンデンサＣｓから保護抵抗Ｒｈ迄の範囲であれば何れの場所に配置させても良い。

このとき、電源供給ラインＬｂの他端には、スイッチング素子Ｓｓの駆動感度を調整させる調整電位が印加されているのが好ましい。具体的に説明すると、かかる調整電位は、所定の正電位とされ、供給電圧にノイズ等の波形成分が重畳されない場合、スイッチング素子Ｓｓを駆動させない電位に設定される。尚、ここで用いられる調整電位は、例えば、プリント基板に実装されるレギュレータ又は制御ＩＣ等から適宜に導引される。

かかる構成により、スイッチング素子Ｓｓは、ベース端子に流れる制御電流が低電流値の場合であっても、感度良く駆動され、コレクタ端子からエミッタ端子へと透過電流Ｉｓを通過させる。即ち、かかる如く、スイッチング素子Ｓｓの駆動感度が調整されるので、供給電圧のノイズ波形が制御電流の電流値に大きく寄与しない場合であっても、スナバ回路１３ａでは、スイッチング素子Ｓｓが低電流値とされた制御電流によって適宜に駆動され、供給電圧のノイズ波形を確実に除去できる。

尚、図１（３ｂ）に示す如く、整流素子を追加構成させたスナバ回路１３ｂとしても良い。かかるスナバ回路１３ｂでは、スナバ回路１３ａで発揮される効果と併せて、上述した整流素子の機能に基づく同様の効果を奏する。

また、図１（４ａ）又は図１（４ｂ）に示す如く、電源ラインＬｂ及びこれに印加される調整電位をスナバ回路１２ａ又は１２ｂに適用させ、スナバ回路１４ａ又は１４ｂとしても良い。かかる構成とされたスナバ回路では、スナバ回路１２ａ又は１２ｂで発揮される効果と併せて、電源ラインＬｂ及びこれに印加される調整電位に基づく同様の効果を奏する。

図２（１ａ）には、図１（１ａ）で説明したスナバ回路１１ａの更なる変更例が示されている。かかるスナバ回路２１ａは、第１放電抵抗Ｒｓ１が新たに追加されている。具体的に説明すると、第１放電抵抗Ｒｓ１は、直列回路Ｃｄへ並列に接続される。尚、第１放電抵抗Ｒｓ１の接続点は、陽極側接続端Ｘ及び陰極側接続端Ｙに限定するものでなく、陽極側接続端Ｘにあっては陽極端子ＰからコンデンサＣｓ迄の範囲の何れの場所であっても良く、陰極側接続端Ｙにあっても陰極端子Ｙから保護抵抗Ｒｈ迄の何れの場所であっても良い。

かかる構成により、制御電流の電流値が減少しスイッチング素子Ｓｓの動作が停止すると、スナバ回路２１ａでは、スイッチング素子Ｓｓの停止期間において、コンデンサＣｓに蓄積された不要な電荷が放電され、放電によって生じた放電電流が、第１放熱抵抗Ｒｓ１を通過する際に熱となって消費される。これにより、コンデンサＣｓでは、不要な電荷量が放電され、コンデンサの両端電圧Ｖｃが元の規定両端電圧Ｖｃｄへと収束する。従って、スナバ回路の陽極端子Ｐ〜陰極端子Ｎ間に生じる電圧は、外部から供給される供給電圧に極めて近い電圧値にサーチレートされる。

尚、図２（１ｂ）に示す如く、整流素子を追加構成させたスナバ回路２１ｂとしても良い。かかるスナバ回路２１ｂでは、コンデンサＣｓに蓄積された電荷が放電される際、放電電流が陽極端子Ｐへ漏出することなく第１放電抵抗へと導かれるので、陽極端子Ｐの電位は、放電電流によって波形状態が毀損されることなく、安定した状態が維持される。尚、かかる場合にあっても、スナバ回路の陽極端子Ｐ〜陰極端子Ｎ間に生じる電圧は、外部から供給される供給電圧に極めて近い電圧値にサーチレートされることは言うまでも無い。

また、上述したスナバ回路１２ａ〜１４ａに第１放電抵抗Ｒｓ１を追加構成させ、スナバ回路２２ａ〜２４ａとしても良い。かかる構成とされたスナバ回路では、スナバ回路１２ａ〜１４ａのそれぞれに特有な効果が発揮されると共に、第１放電抵抗Ｒｓ１の機能に基づく同様の効果を奏する。

更に、上述したスナバ回路１２ｂ〜１４ｂに第１放電抵抗Ｒｓ１及び整流素子Ｄｓを追加構成させ、スナバ回路２２ｂ〜２４ｂと改変させても良い。かかる構成とされたスナバ回路では、スナバ回路１２ａ〜１４ａのそれぞれに特有な効果が発揮されると共に、第１放電抵抗Ｒｓ１及び整流素子Ｄｓの機能に基づく同様の効果を奏する。

図３（１ａ）には、スナバ回路１１ｂの更なる変更例が示されている。かかるスナバ回路３１ａには、第２放電抵抗Ｒｓ２が追加構成されている。具体的に説明すると、第２放電抵抗Ｒｓ２は、一端が陽極側整流素子Ｄｓのアノードと陽極端子Ｐとの間に接続され、他端が陽極側接続端Ｘに接続され、これにより、第２放電抵抗Ｒｓ２は、陽極側整流素子Ｄｓへ並列に接続された状態とされる。

かかる構成により、制御電流の電流値が減少しスイッチング素子Ｓｓの動作が停止すると、スナバ回路３１ａでは、コンデンサＣｓの電荷が第２放電抵抗Ｒｓ２によって消費され、スナバ回路の陽極端子Ｐ〜陰極端子Ｎ間に生じる電圧が、供給電圧に極めて近い電圧値にサーチレートされる。

また、第２放電抵抗Ｒｓ２及びコンデンサＣｓ及び保護抵抗Ｒｈが直列に配列され、コンデンサの両端電圧Ｖｃは供給電圧の大部分を担うこととすれば、陽極端子Ｐ〜陰極端子Ｎ間に供給電圧が印加されている時、第２放電抵抗Ｒｓ２では、消費される電力量を小さく抑えることが可能とされる。即ち、第２放電抵抗Ｒｓ２は、抵抗値を低く設定できるので、許容損失の低い抵抗素子の選択が可能とされ、これにより、素子体格の小型化が実現される。

尚、図３（１ｂ）に示す如く、発振防止抵抗Ｒｆを追加構成させたスナバ回路３１ｂとしても良い。かかるスナバ回路３１ｂでは、スイッチング素子Ｓｓの動作の安定化が図られると共に、上述したスナバ回路３１ａと同様の効果を奏する。

図３（２ａ）には、スナバ回路１１ｂの更なる変更例が示されている。かかるスナバ回路３２ａでは、第３放電抵抗Ｒｓ３が追加構成され、整流素子の位置が変更されている。具体的に説明すると、スナバ回路３２ａに設けられる整流素子は、容量型素子Ｃｖと保護抵抗Ｒｈとの間に配置されている。より具体的には、コンデンサＣｓと保護抵抗Ｒｈとの間に配置されている。尚、かかる如く配置される整流素子を電圧制御部整流素子Ｄｔと呼ぶ。更に、第３放電抵抗Ｒｓ３は、一端が電圧制御部整流素子Ｄｔのアノードに接続され、他端が保護抵抗Ｒｈの陰極側に接続され、これにより、電圧制御部整流素子Ｄｔ及び保護抵抗Ｒｈから成る回路に並列に接続されている。

かかる構成により、制御電流の電流値が減少しスイッチング素子Ｓｓの動作が停止すると、スナバ回路３２ａでは、コンデンサＣｓの電荷が第３放電抵抗Ｒｓ３によって消費され、スナバ回路の陽極端子Ｐ〜陰極端子Ｎ間に生じる電圧が、供給電圧に極めて近い電圧値にサーチレートされる。

また、第３放電抵抗Ｒｓ３及びコンデンサＣｓが直列に配列され、コンデンサの両端電圧Ｖｃは供給電圧の大部分を担うこととすれば、陽極端子Ｐ〜陰極端子Ｎ間に供給電圧が印加されている時、第３放電抵抗Ｒｓ３では、消費される電力量を小さく抑えることが可能とされる。即ち、第３放電抵抗Ｒｓ３では、第２放電抵抗Ｒｓ２と同様に、素子体格の小型化を実現できる。

更に、スナバ回路３２ａでは、コンデンサＣｓに蓄積される電荷量が飽和状態とされると、制御電流の流れはコンデンサＣｓによって遮断されるので、透過電流Ｉｓ及び制御電流が一切流れなくなり、電力量の消費が極めて効果的に抑えられる。

尚、図３（２ｂ）に示す如く、発振防止抵抗Ｒｆを追加構成させたスナバ回路３２ｂとしても良い。かかるスナバ回路３２ｂでは、スイッチング素子Ｓｓの動作の安定化が図られると共に、上述したスナバ回路３２ａと同様の効果を奏する。

また、上述したスナバ回路３１ａ又は３１ｂの構成を変更し、調整電位が印加された電源ラインＬｂを追加構成したスナバ回路３３ａ又は３３ｂとしても良い。かかるスナバ回路３３ａ又は３３ｂでは、スナバ回路３１ａ又は３１ｂで発揮される効果と併せて、電源ラインＬｂ及びこれに印加される調整電位に基づく同様の効果を奏する。

更に、上述したスナバ回路３２ａ又は３２ｂの構成を変更し、調整電位が印加された電源ラインＬｂを追加構成したスナバ回路３４ａ又は３４ｂとしても良い。かかるスナバ回路３４ａ又は３４ｂでは、スナバ回路３２ａ又は３２ｂで発揮される効果と併せて、電源ラインＬｂ及びこれに印加される調整電位に基づく同様の効果を奏する。

図４には、スナバ回路３２ｂの更なる変更例が示されている。かかるスナバ回路３４ｂは、容量型素子がコンデンサＣｓの替わりに電界効果型スイッチング素子ＦＥＴへと置換えられている。同図では、電界効果型スイッチング素子ＦＥＴとしてｎチャネル型ＭＯＳＦＥＴが用いられている。

電界効果型スイッチング素子ＦＥＴは、ゲート端子と出力端子との間に保護抵抗Ｒｍ（特許請求の範囲における他の保護抵抗）が接続されているのが好ましい。このとき、出力端子とは、電界効果型スイッチング素子ＦＥＴにおけるソース端子を指す。かかる保護抵抗Ｒｍは、ゲート端子〜ソース端子間の電位差の上昇を抑制させ、電界効果型スイッチング素子ＦＥＴの破壊を防止させる。

電界効果型スイッチング素子ＦＥＴでは、半導体の積層構造によって形成される寄生容量が存在し、かかる寄生容量は、ソース端子〜ドレイン端子間に配置されることとなる。即ち、かかる寄生容量は、上述したコンデンサＣｓと同一のレイアウトとされ、同様の機能を担う。従って、電界効果型スイッチング素子ＦＥＴを用いたスナバ回路４０にあっても、スナバ回路３２ｂと同様の効果を発揮する。尚、同図では、スナバ回路３２ｂの変更例が代表的に示されているが、電界効果型スイッチング素子ＦＥＴを適用できるスナバ回路はこれに限定されるものではない。即ち、図１乃至図３において説明した全てのスナバ回路で、容量型素子として当該電界効果型スイッチング素子ＦＥＴを適用させることが可能である。

上述の如く、本実施例に係るスナバ回路１１ａ〜４０によると、ノイズ等の波形成分の大半が透過電流Ｉｓによって吸収するため、制御電流の電流値が低く抑えられる。このとき、コンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴは、制御電流のみが流れる経路に組み込まれるので、当該コンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴにおける消費電力が抑制され、これによって素子体格を小さく抑えることが可能とされ、回路の大型化を防止することができる。

また、コンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴに蓄積される電荷量が幾分でも増加すると、かかる電荷量の増分に応じて制御電流が発生し、当該制御電流に応じてスイッチング素子Ｓｓが駆動されるので、供給電圧に重畳されるノイズ等の発生状態に関わらず、当該ノイズ等が一掃されることとなる。これにより、供給電圧の波形状態が常に安定するので、高周波ノイズの発生を防止することが可能となる。

更に、スイッチング素子Ｓｓを駆動制御させる電気的素子としてコンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴが採用されるので、制御電流の設定値が変更される場合であっても、一種類のコンデンサＣｓ又は電界効果型スイッチング素子ＦＥＴによって幅広く対応することが可能とされ、これにより、製造コストの高騰を防止させることができる。

図５には、上述したスナバ回路を適用させた電力変換回路が示されている。図示の如く、電力変換回路１００は、整流回路１２０と、力率改善回路１３０と、スナバ回路３２ｂと、インバータ回路１４０とから構成され、図示されないパワーモジュール内に格納されている。尚、同図には、かかる電力変換回路１００に接続される交流電源１１０及び制御モータ１５０が便宜的に示されている。ここで、交流電源１１０とは、商用電源から供給される交流の電源をいう。また、本実施例において、制御モータ１５０は、インバータ回路１４０によって駆動される交流３相モータとされる。但し、インバータ回路１４０の構成を変更することにより、単相モータ、他の複相モータを適用することができる。

整流回路１２０は、整流素子Ｄｒによってブリッジ回路が構成されている。また、ブリッジ回路は、交流電源１１０に接続されると共に、両電源ラインに接続されている。かかる電源ラインのうち、陽極側に配される電源ラインをハイサイドラインＬｈと呼び、陰極側に配される電源ラインをローサイドラインＬＬと呼ぶこととする。かかる整流回路１２０は、交流電源の負の成分を反転させ、これにより、交流電源を全波整流電源へと変換させる。尚、かかる全波整流電源は、電圧成分の位相と電流成分の位相とが異なるため、力率が低い状態とされている。

力率改善回路１３０は、リアクトルＬｗと、整流素子Ｄｗと、スイッチング素子Ｔｒｗと、コンデンサＣｗと、図示されないドライブ回路とから構成され、整流回路１２０に接続されている。力率改善回路１３０では、ドライブ回路によってスイッチング素子Ｔｒｗを適宜に断続させ、リアクトルＬｗを用いて全波整流電源を昇圧させつつコンデンサＣｗに供給させ、これにより、高力率に制御された電力へと変換させる。このとき、コンデンサＣｗの後段のでは、ハイサイドラインＬｈとローサイドラインＬＬとの間に、略一定値とされた供給電圧が印加されている。

スナバ回路３２ｂは、力率改善回路１３０に接続されている。スナバ回路３２ｂは、ハイサイドラインＬｈに重畳されるノイズ成分を吸収させる。かかるスナバ回路３２ｂは、力率改善回路１３０及びインバータ回路１４０と共に、パワーモジュール内に配置される内蔵部品とされるのが好ましい。かかる構成により、スナバ回路３２ｂでは、ノイズ発生源〜スナバ回路間の配線距離が短縮されるため、寄生インダクタンスの低減が図られ、ノイズ成分を効果的に吸収することが可能とされる。尚、同図に示されるスナバ回路３２ｂは、図３（２ｂ）に示されるスナバ回路であるが、電力変換装置１００には、この他、図１乃至図３に示した何れのスナバ回路も適用できる。

インバータ回路１４０は、一方がスナバ回路３２ｂに接続され、他方が制御モータ１５０に接続されている。かかるインバータ回路１４０は、トランジスタＴｒｉから成る３組の反転直列回路と、当該反転直列回路に各々設けられた電源供給ラインと、図示されない制御回路とが構成されている。当該制御回路は、反転直列回路に構成されるトランジスタＴｒｉを交互に駆動させ、電源供給ラインをハイサイドラインＬｈ又はローサイドラインＬＬの何れかに導通させる様に制御する。このとき、制御回路は、所定タイミングに従って、反転直列回路の制御状態をそれぞれ切替えることで、制御モータ１５０に導かれる電流の経路が適宜に変更される。これにより、インバータ回路１４０は、電源供給ラインから３相交流電源を生成し、制御モータ１５０を駆動させる。

かかる構成を具備する電力変換回路１００は以下の如く動作する。即ち、整流回路１２０は、交流電源を全波整流電源に変換し、力率改善回路１３０へ供給する。そして、力率改善回路１３０では、全波整流電源を昇圧し、スナバ回路３２ｂへと供給する。このとき、スナバ回路３２ｂでは、ハイサイドラインＬｈ〜ローサイドラインＬＬ間に電圧が印加されるので、コンデンサＣｓに電荷が飽和状態に迄チャージされ、コンデンサの両端電圧Ｖｃが規定両端電圧Ｖｃｄに達している。かかる場面では、コンデンサＣｓが飽和状態とされているので、スイッチング素子Ｓｓに透過電流Ｉｓが流れることもなく、放電抵抗Ｒｓ３に放電電流が流れ込むこともない。その後、インバータ回路１４０が駆動されると、トランジスタＴｒｉのターンオフ動作に応じて、ハイサイドラインＬｈの電位が急上昇するので、ハイサイドラインＬｈ側の電位にノイズ等の波形成分が重畳される。このとき、スナバ回路３２ｂでは、コンデンサの電荷量が飽和状態とされた電荷量よりも更に上昇するので、これに応じて、スイッチング素子Ｓｓのベース端子に制御電流が流れ込み、スイッチング素子Ｓｓを導通状態とさせる。このとき、スイッチング素子Ｓｓでは透過電流ＩｓがハイサイドラインＬｈからローサイドラインＬＬへと流れ込み、これにより、ノイズ等の波形成分が吸収される。かかる動作の後、スイッチング素子Ｓｓが非導通状態に切替わると、コンデンサＣｓでは蓄積された電荷量を放電させ、放電抵抗Ｒｓでは、これにより生じた放電電流をエネルギーとして消費させる。そして、コンデンサの両端電圧Ｖｃが規定両端電圧Ｖｃｄに回復すると、ハイサイドラインＬｈ〜ローサイドラインＬＬ迄の電位差と、スナバ回路３２ｂにおける接続端子Ｐａ〜接続端子Ｎａ迄の電位差とが一致する。然して、スナバ回路３２ｂでは、コンデンサＣｓの電荷量の放電が止まり、放電電流が流れなくなる。

上述の如く、本実施例に係る電力変換回路１００では、スナバ回路３２ｂの小型化が図られるので、装置の小型化及び低コスト化が実現される。

また、スナバ回路３２ｂにセラミックコンデンサを用いる場合、当該セラミックコンデンサは高周波域でインピーダンスを低下させる性質が優れているので、電力変換回路１００では、かかるスナバ回路３２ｂによって、インバータ回路１４０で発生する高周波ノイズが効果的に吸収され、動作の安定化が図られる。

更に、スナバ回路３２ｂにセラミックコンデンサを用いる場合、当該セラミックコンデンサは高温状態における使用範囲が拡大されるので、電力変換回路１００では、使用環境が高温状態とされる場合又は苛酷な使用条件により発熱する場合であっても、スナバ回路３２ｂが安定的に機能し、動作精度の維持が図られる。

以上の如く記された実施の形態は、あくまでも本発明の一つの実施形態であって、他の実施の形態を適用させることが可能である。例えば、本実施の形態では、電力変換回路として、ＡＣ−ＡＣコンバータを代表的に説明しているが、これに限らず、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータ等種々の電力変換回路に適用させることも可能である。また、本実施例にて用いられる用語の意義は、あくまで具体例について説明されるものであって、本発明の技術的範囲を限定的に解釈させてはならない。例えば、電力変換回路の用語の意義は、インバータ回路を具備する形態に限定するものでなく、直接交流型電力変換回路等、電力を変換する機能を備える回路を指すものとする。また、スナバ回路の用語の意義は、配線基板に実装された電気的素子の集合を指すことは勿論、この他、半導体基板に当該スナバ回路を形成させたワンチップスナバ回路、又は、他の半導体基板の一領域に当該スナバ回路を形成させたハイブリッド回路をも含むものとする。

実施の形態に係るスナバ回路の構成を示す図 実施の形態に係るスナバ回路の構成を示す図 実施の形態に係るスナバ回路の構成を示す図 実施の形態に係るスナバ回路の構成を示す図 実施例に係る電力変換回路の構成を示す図

符号の説明

１１ａ スナバ回路
Ｐ 陽極端子
Ｎ 陰極端子
Ｃｄ 直列回路
Ｃｖ 電圧制御回路
Ｃｏ 容量型素子
Ｃｓ コンデンサ
ＦＥＴ 電界効果型スイッチング素子
Ｒｈ 保護抵抗
Ｒｆ 発振防止抵抗
Ｘ 陽極側接続端
Ｙ 陰極側接続端
Ｚ 制御側接続端
Ｓｓ スイッチング素子
Ｒｍ 他の保護抵抗
Ｄｓ 陽極側整流素子
Ｄｔ 電圧制御部整流素子
Ｒｓ１ 第１放電抵抗
Ｒｓ２ 第２放電抵抗
Ｒｓ３ 第３放電抵抗
Ｌｂ 電源ライン
Ｅｂ 調整電位
１００ 電力変換回路
１３０ 力率改善回路
１４０ インバータ回路

Claims (18)

1. 陽極側に配置される電圧制御回路と陰極側に配置される保護抵抗とが直列に接続された直列回路と、前記直列回路の両接続端と前記電圧制御回路及び前記保護抵抗の間とにそれぞれ接続されたスイッチング素子とを備え、
   前記スイッチング素子は、前記陽極側から前記陰極側へ向けて透過電流が流れる配置とされていることを特徴とするスナバ回路。
2. 前記電圧制御回路は、少なくとも容量型素子を備えることを特徴とする請求項１に記載のスナバ回路。
3. 前記容量型素子は、コンデンサとされることを特徴とする請求項２に記載のスナバ回路。
4. 前記コンデンサは、セラミックコンデンサとされることを特徴とする請求項３に記載のスナバ回路。
5. 前記容量型素子は、電界効果型スイッチング素子とされることを特徴とする請求項２に記載のスナバ回路。
6. 電界効果型スイッチング素子は、ゲート端子と出力端子との間に他の保護抵抗が接続されていることを特徴とする請求項５に記載のスナバ回路。
7. 前記電圧制御回路は、前記容量型素子と前記保護抵抗との間に接続される発振防止抵抗を備えることを特徴とする請求項２乃至請求項６に記載のスナバ回路。
8. 前記陽極側に配される陽極端子から前記直列回路を経由して前記陰極側に配される陰極端子に至る迄の区間に介挿される少なくとも一つの整流素子を備え、
   前記整流素子は、前記陽極側から前記陰極側の方向へ順方向に接続されることを特徴とする請求項１乃至請求項７に記載のスナバ回路。
9. 前記整流素子は、特に、前記陽極端子から前記直列回路に至る迄の区間に配置される陽極側整流素子であることを特徴とする請求項８に記載のスナバ回路。
10. 前記直列回路へ並列に接続された第１放電抵抗を備えることを特徴とする請求項１乃至請求項９に記載のスナバ回路。
11. 前記陽極側整流素子へ並列に接続された第２放電抵抗を備えることを特徴とする請求項９に記載のスナバ回路。
12. 前記整流素子は、特に、前記容量型素子と前記保護抵抗との間に配置される電圧制御部整流素子とされ、
    前記直列回路は、前記電圧制御部整流素子及び前記保護抵抗から成る回路に並列に接続された第３放電抵抗を備えることを特徴とする請求項８に記載のスナバ回路。
13. 前記整流素子は、特に、前記容量型素子と前記保護抵抗との間に配置される電圧制御部整流素子とされ、
    前記直列回路は、前記電圧制御部整流素子及び前記発振防止抵抗及び前記保護抵抗から成る回路に並列に接続された第３放電抵抗を備えることを特徴とする請求項８に記載のスナバ回路。
14. 前記スイッチング素子は、前記電圧制御回路から前記保護抵抗迄の区間で電源供給ラインに接続されていることを特徴とする請求項１乃至請求項１３に記載のスナバ回路。
15. 前記電源供給ラインは、前記スイッチング素子の駆動感度を調整させる調整電位が印加されていることを特徴とする請求項１４に記載のスナバ回路。
16. 請求項１乃至請求項１５の何れか一項に記載のスナバ回路を備えることを特徴とする電力変換回路。
17. 前記スナバ回路は、一方が力率改善回路に接続され、他方がインバータ回路に接続されていることを特徴とする請求項１６に記載の電力変換回路。
18. 前記スナバ回路は、前記力率改善回路及び／又は前記インバータ回路と共に内蔵部品とされることを特徴とする請求項１７に記載の電力変換回路。

Images