[go: up one dir, main page]

JP2009055015A - 基板及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents

基板及びその製造方法、並びに半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009055015A
JP2009055015A JP2008192695A JP2008192695A JP2009055015A JP 2009055015 A JP2009055015 A JP 2009055015A JP 2008192695 A JP2008192695 A JP 2008192695A JP 2008192695 A JP2008192695 A JP 2008192695A JP 2009055015 A JP2009055015 A JP 2009055015A
Authority
JP
Japan
Prior art keywords
metal
resin
plating layer
substrate
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008192695A
Other languages
English (en)
Inventor
Masanori Shoji
正宣 庄司
Toru Fujita
透 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008192695A priority Critical patent/JP2009055015A/ja
Publication of JP2009055015A publication Critical patent/JP2009055015A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W74/111
    • H10W70/69
    • H10W46/00
    • H10W70/042
    • H10W70/457
    • H10W70/464
    • H10W74/019
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H10P72/7438
    • H10W72/0198
    • H10W72/073
    • H10W72/075
    • H10W72/5522
    • H10W72/59
    • H10W72/884
    • H10W72/952
    • H10W74/00
    • H10W90/724
    • H10W90/726
    • H10W90/736
    • H10W90/756
    • H10W99/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49224Contact or terminal manufacturing with coating

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】IC素子に課せられる制約を増やすことなく、IC素子を搭載する配線基板の仕様を共通化できるようにした基板及びその製造方法、並びに半導体装置及びその製造方法を提供する。
【解決手段】IC素子を固定してそのパッド端子を外部に引き出すために使用される基板であって、平面視で縦方向及び横方向に並んだ複数本のポスト5と、複数本のポスト5を表面から裏面に至る間の一部分で互いに連結する連結部6と、を備える。IC素子を搭載するためのダイパッドとして、又は、IC素子の外部端子として複数本のポスト5を利用することができ、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本のポスト5をダイパッド又は外部端子として使い分けることができる。
【選択図】図1

Description

本発明は、基板及びその製造方法、並びに半導体装置及びその製造方法に関する。
半導体パッケージは、外部端子をパッケージ周辺に配置したペリフェラル型と、外部端子をパッケージ下面に配置したエリア型とに大別される。ペリフェラル型とは、図20(a)〜(c)に示すように、DIP、SOP、QFPに代表されるパッケージのことである。図20(d)に示すように、ペリフェラル型は、ダイパッド201といわれるチップ搭載部にIC素子210を搭載し、IC素子210上の電極とリードフレームのリード203とを金線等で接続し、その後、リード203の外周部の一部を残し、それ以外の全てを樹脂封止することで製造される。リード203のうちの樹脂パッケージ内側の部分は内部端子と呼ばれ、樹脂パッケージ外側の部分は外部端子とも呼ばれている。
また、エリア型とは、図21(a)及び(b)、並びに、図22(a)及び(b)に示すように、BGAに代表されるパッケージのことであり、基板211の上にIC素子210を搭載し、金線もしくは半田、金のバンプにより基板211とIC素子210を電気的に接続させ、更にIC素子210等を樹脂封止することにより製造される。図21(a)及び(b)に示すように、基板211とIC素子210とが金線213で接続されているものは金線型BGAとも呼ばれている。
また、図22(a)及び(b)に示すように、基板211とIC素子210とがバンプ223で接続されているものはバンプ型BGAとも呼ばれている。特に、バンプ型BGAでは、図22(a)及び(b)に示すように樹脂封止を行わないタイプのものもある。図21(a)〜図22(b)に示すように、エリア型の外部端子はリードではなく、基板211の裏面に搭載された電極(又は、半田ボール19)225となっている。
さらに、近年では、図23(a)〜(i)に示すように、金属板231の上に電柱状の端子233及びダイパッド235を電気メッキで形成した後、ダイパッド235上にIC素子210を搭載し、金線213によるIC素子210と端子233との接続を行い、その後樹脂封止を行い、樹脂成型部236から金属板231を引き剥がして、個々の製品に切断するパッケージも作られている。
詳しく説明すると、図23(a)及び(b)では、まず始めに、金属板231の上にレジストを塗布し、これに露光現像処理を施してレジストパターン237を形成する。次に、図23(c)に示すように、レジストパターン237下から露出している金属板231の表面に例えば銅を電気メッキで形成し、電柱状の端子233及びダイパッド235を形成し、その後、図23(d)に示すようにレジストパターンを除去する。次に、図23(e)に示すように、電気メッキによって形成されたダイパッド235上にIC素子210を搭載し、ワイヤーボンディングを行う。そして、図23(f)に示すIように、IC素子210及び金線213等を樹脂封止する。次に、図23(g)に示すように、樹脂成型部236から金属板231を引き剥がす。そして、図23(h)及び(i)に示すように、樹脂成型部236を個々の製品に切断して、パッケージを完成させる。
また、特許文献1には、平板状のリードフレームの支持部の一方の面をハーフエッチングした後で、リードフレームのダイパッド上にIC素子を搭載し、続いて、ワイヤーボンディング及び樹脂封止を行い、その後、一方の面がハーフエッチされている支持部の他方の面を研削して支持部を除去することによって、ペリフェラル型パッケージを完成させる技術が開示されている。特許文献2には、平面視で基板の中心から外側へ放射状に配線を配置することで、エリア型パッケージの汎用性を高めようとする技術が開示されている。
特開平2−240940号公報 特開2004−281486号公報
従来の技術では、ペリフェラル型パッケージ、エリア型パッケージ、図23(a)〜(i)に示したパッケージ、特許文献1に記載のパッケージのいずれにおいても、IC素子搭載面としてダイパッドもしくは、インターポーザなどの基板を必要としており、IC素子の大きさ、IC素子からの外部出力数(即ち、リード数もしくはボール数)に応じて、固有のリードフレーム又は固有の基板、若しくは(電柱形成用の)固有のフォトマスクを必要としていた。特に、少量多品種の製品においては、製品の生産に合わせて多くのリードフレーム又は基板、若しくはフォトマスクを保有する必要があり、製造コスト低減の妨げとなっていた。
また、特許文献2では、基板の中心から外側へ放射状に配線を配置することで、大小のチップサイズに対応したエリア型パッケージを達成している。しかしながら、この技術では、基板中心から放射状に延びる配線と平面視で必ず重なるようにIC素子のパッド端子を配置する必要があるので、パッド端子のレイアウトに関して設計の自由度が低くなってしまう。つまり、パッケージの汎用性は高まるものの、一方で、IC素子に課せられる制約も増えてしまう。
そこで、この発明はこのような事情に鑑みてなされたものであって、IC素子に課せられる制約を増やすことなく、IC素子を搭載する配線基板の仕様を共通化できるようにした基板及びその製造方法、並びに半導体装置及びその製造方法の提供を目的とする。
〔発明1〕 上記目的を達成するために、発明1の基板は、IC素子を固定するための基板であって、第1の面及び前記第1の面とは反対側を向く第2の面を有し、平面視で縦方向及び横方向に並び、全て同一形状である複数本の金属支柱と、前記複数本の金属支柱を前記第1の面から前記第2の面に至る間の一部分で互いに連結する連結部と、を備えることを特徴とするものである。
ここで、本発明の「第1の面」は例えばIC素子のパッド端子と接続される側の面であり、「第2の面」は例えばマザーボードと接続される側の面である。また、本発明の「一部分」は第1の面と第2の面との間の中間部分であっても良いし、中間部分から第2の面に至る間であって当該第2の面を含む部分であっても良い。本発明の「一部分」が第2の面を含む場合は、「連結部」は中間部分と第2の面との間に形成され、例えばその下方の面は第2の面と面一となるように形成される。
また、半導体装置の製造工程では、例えば、第1の金属支柱の第1の面にIC素子を固定し、第2の金属支柱の第1の面とIC素子のパッド端子とを導電部材で接続することが可能である。次に、IC素子と導電部材及び金属支柱の第1の面側の部位を一括して樹脂封止することが可能である。そして、基板の第2の面側から連結部分をエッチングして除去することにより、各々の金属支柱を電気的に切り離すことが可能である。
発明1の基板によれば、全ての金属支柱が同一形状をなしているため、全ての金属支柱をIC素子を搭載するためのダイパッドとして、又は、IC素子の外部端子として複数本の金属支柱を利用することができ、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本の金属支柱をダイパッド又は外部端子として使い分けることができる。従って、IC素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板(インターポーザなど)を用意して半導体装置を組み立てる必要はない。多種類のIC素子に対して、そのパッド端子のレイアウト(配置位置)に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、基板の製造コストの低減に寄与することができる。
〔発明2〕 発明2の基板は、発明1の基板において、前記連結部は、前記金属支柱と同一の材料で構成されていることを特徴とするものである。
〔発明3〕 発明3の基板は、発明1又は発明2の基板において、前記複数本の金属支柱は、その各々が同一の寸法に形成されていることを特徴とするものである。
〔発明4〕 発明4の基板は、発明1から発明3の何れか一の基板において、前記複数本の金属支柱の側面は断面視で湾曲していることを特徴とするものである。このような構成であれば、例えばIC素子等を樹脂封止する際に、金属支柱の側面が湾曲していない(即ち、金属支柱の側面が第1、第2の面に対してそれぞれ垂直である)場合と比べて、樹脂と金属支柱の側面との接触面積を増やすことができ、樹脂と金属支柱との接合力を高めることができる。従って、樹脂封止後の金属支柱の脱落防止に寄与することができる。
〔発明5〕 発明5の基板は、発明4の基板において、前記複数本の金属支柱は断面視でくびれていることを特徴とするものである。ここで、「くびれている」とは、湾曲の一形態であり、中ほどが細くせばまっている形態をいう。
発明5の基板によれば、例えば金属支柱の第1の面側の部位等を樹脂封止する際に、くびれが第1の樹脂を掴むような形となるので、くびれによるアンカー効果を得ることができる。従って、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明6〕 発明6の基板は、発明1から発明5の何れか一の基板において、前記複数本の金属支柱の前記第1の面にそれぞれ形成された第1のメッキ層をさらに備え、前記第1のメッキ層は前記第1の面から外側へはみ出していることを特徴とするものである。
このような構成であれば、第1のメッキ層と金属支柱との断面視による形状があたかも「T」字型となり、金属支柱の第1の面側の部位を樹脂封止する際に、このT字が樹脂に引っかかる。従って、T字によるアンカー効果を得ることができ、樹脂封止後の金属支柱の脱落防止に寄与することができる。
〔発明7〕 発明7の基板の製造方法は、IC素子を固定するための基板を製造する方法であって、第1の面及び前記第1の面とは反対側を向く第2の面を有する金属板を少なくとも前記第1の面から部分的にエッチングし、平面視で縦方向及び横方向に並んだ複数本の金属支柱を形成する工程を含み、前記複数本の金属支柱を形成する工程では、前記複数本の金属支柱が全て同一形状をなし、且つ、前記複数本の金属支柱が前記第1の面と前記第2の面の間で互いに連結されるように、前記エッチングを行うことを特徴とするものである。
発明7の製造方法によれば、発明1〜3の基板を製造することができる。
〔発明8〕 発明8の基板の製造方法は、発明7の基板の製造方法において、前記複数本の金属支柱を形成する工程の前に、第1のメッキ層を前記第1の面の第1の領域に形成する工程をさらに有し、前記複数本の金属支柱を形成する工程では、前記エッチングとして、前記第1のメッキ層をマスクに前記金属板を前記第1の面からウェットエッチングすることにより前記複数本の金属支柱を形成することを特徴とするものである。
ここで、本発明の「第1のメッキ層」及び「第2のメッキ層」は、単層構造又は積層構造のどちらでも良い。また、「第1のメッキ層」及び「第2のメッキ層」は同一の構成であっても良いし、別々の構成であっても良い。積層構造を下層/中層/上層の順で表すと、「第1のメッキ層」及び「第2のメッキ層」は、例えば、Ni/Pd/Au、Ni/Au、又は、Agである。
発明8の製造方法によれば、金属支柱の側面を断面視で湾曲した形状に形成することができ、発明4の基板を製造することができる。なお、金属板のウェットエッチングはスプレー式で行うことも可能である。スプレー式では、エッチング溶液の噴霧角度を金属板表面に対して垂直に設定することで深さ方向へのエッチングを促進させることができ、斜めにすることで横方向へのエッチング(即ち、サイドエッチング)を促進させることができる。さらに、エッチング液の噴霧圧力を高めることにより、エッチング速度を高めることもできる。従って、例えば、金属板のエッチングをスプレー式で行うと共に、金属板表面に対するエッチング溶液の噴霧角度、噴霧圧力を調整することにより、金属支柱の側面を断面視でくびれ(即ち、中ほどが細くせばまっている)形状に形成することができる。これにより、発明5の基板を製造することもできる。
〔発明9〕 発明9の基板の製造方法は、発明8の基板の製造方法において、前記複数本の金属支柱を形成する工程の前に、第2のメッキ層を前記第2の面の第2の領域に形成する工程をさらに有し、前記複数本の金属支柱を形成する工程では、前記エッチングとして、前記第1のメッキ層をマスクに前記金属板を前記第1の面からウェットエッチングすると共に、前記第2のメッキ層をマスクに前記金属板を前記第2の面からウェットエッチングすることにより、前記複数本の金属支柱を形成することを特徴とするものである。
〔発明10〕 発明10の基板の製造方法は、発明8又は発明9の基板の製造方法において、前記複数本の金属支柱を形成する工程では、前記第1のメッキ層よりも前記金属板の方がエッチングされ易い条件で当該金属板を前記第1の面からウェットエッチングすることを特徴とするものである。ここで、本発明の「第1のメッキ層」が例えばNi/Pd/Au、Ni/Au、又はAgからなり、「金属板」が例えば銅板からなる場合、「第1のメッキ層よりも金属板の方がエッチングされ易い条件」の一例として、塩化第2鉄溶液、又は、アルカリ性の溶液(以下、アルカリ溶液という。)を用いたウェットエッチングが挙げられる。
発明10の製造方法によれば、第1のメッキ層をマスクに金属板を等方性エッチングすることができ、第1のメッキ層直下の金属支柱を細らせることができる。即ち、第1のメッキ層を金属支柱の第1の面から外側へはみ出させることができるので、発明6の基板を製造することができる。
〔発明11〕 発明11の半導体装置は、第1の面及び前記第1の面とは反対側を向く第2の面を有し、平面視で縦方向及び横方向に並び、全て同一形状をなす複数本の金属支柱であって、第1の金属支柱及び第2の金属支柱を有する前記複数本の金属支柱と、前記第1の金属支柱の前記第1の面に固定されたIC素子と、前記第2の金属支柱の前記第1の面と前記IC素子のパッド端子とを接続する第1の導電部材と、前記IC素子及び前記第1の導電部材と、前記複数本の金属支柱の一部を封止する第1の樹脂とを備え、前記複数本の金属支柱の前記第2の面は前記第1の樹脂から露出しており、前記複数本の金属支柱の側面は断面視で湾曲していることを特徴とするものである。
ここで、本発明の「パッド端子」と「第2の金属支柱」との電気的接続がワイヤーボンディング方式の場合は「第1の導電部材」は例えば金線である。また、フェイスダウン方式の場合は「第1の導電部材」は例えば金からなるスタッドバンプである。スタッドバンプの配置間隔(ピッチ)は、例えば、金属支柱のピッチの整数倍となっている。
発明11の半導体装置によれば、IC素子を搭載するためのダイパッドとして、又は、IC素子の外部端子として複数本の金属支柱を利用することができ、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本の金属支柱をダイパッド又は外部端子として使い分けることができる。従って、IC素子の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板(インターポーザなど)を用意して半導体装置を組み立てる必要はない。多種類のIC素子に対して、そのパッド端子のレイアウト(配置位置)に制約を課することなく、素子搭載及び外部端子として用いる基板の仕様を共通化できる。これにより、半導体装置の製造コストの低減に寄与することができる。
また、発明11の半導体装置によれば、従来のダイパッドのように金属が一箇所に集まっていない。ダイパッドや外部端子として機能する金属支柱は樹脂パッケージ内で分散して配置されているので、水分の凝集位置を分散することができ、水蒸気圧の集中を低減することができる。従って、吸湿及び加熱を伴う信頼性試験において樹脂パッケージの破裂を抑制することができ、半導体装置の信頼性を高めることができる。
さらに、発明11の半導体装置では、複数本の金属支柱の側面が断面視で湾曲している。これにより、当該側面が湾曲していない(即ち、金属支柱の側面が第1、第2の面に対して垂直である)場合と比べて、第1の樹脂と金属支柱の側面との接触面積を増やすことができ、第1の樹脂と金属支柱との接合力を高めることができる。従って、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明12〕 発明12の半導体装置は、発明11の半導体装置において、前記複数本の金属支柱は断面視でくびれていることを特徴とするものである。このような構成であれば、くびれが第1の樹脂を掴むような形となっているので、くびれによるアンカー効果を得ることができ、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明13〕 発明13の半導体装置は、発明11又は発明12の半導体装置において、前記複数本の金属支柱の前記第1の面にそれぞれ形成された第1のメッキ層をさらに備え、前記第1のメッキ層は前記第1の面から外側へはみ出していることを特徴とするものである。
このような構成であれば、第1のメッキ層と金属支柱との断面視による形状があたかも「T」字型となり、このT字が第1の樹脂に引っかかる。従って、T字によるアンカー効果を得ることができ、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明14〕 発明14の半導体装置は、発明11から発明13の何れか一の半導体装置において、前記複数本の金属支柱の前記第1の樹脂から露出している部位を封止する第2の樹脂、をさらに備え、前記複数本の金属支柱のそれぞれは、断面視で前記第1の面と前記第2の面との間において第1の幅を有する第1の部分と、第1の幅よりも広い第2の幅を有する第2の部分と、を有し、前記第2の部分は、前記第1の樹脂と前記第2の樹脂とにより断面視で挟まれていることを特徴とするものである。
このような構成であれば、第1の樹脂と第2の樹脂とに挟まれて第2の部分が固定されるので、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明15〕 発明15の半導体装置は、発明14の半導体装置において、前記複数本の金属支柱の前記第2の面にそれぞれ形成された第2のメッキ層と、前記第2のメッキ層の一部を覆うように形成された第2の導電部材、をさらに備え、前記第2のメッキ層の外周部を前記第2の樹脂が覆い、前記第2の樹脂の前記外周部を覆っている部分を前記第2の導電部材が覆っていることを特徴とするものである。
このような構成であれば、第2のメッキ層が形成された金属支柱を第2の樹脂で押さえることができ、この第2の樹脂を第2の導電部材で押さえることができるので、第1の樹脂からの金属支柱の脱落防止に寄与することができる。
〔発明16〕 発明16の半導体装置は、発明11から発明13の何れか一の半導体装置において、前記複数本の金属支柱がそれぞれ接続されたマザーボードと、前記複数本の金属支柱の前記第1の樹脂から露出している部位を、前記第1の樹脂と前記マザーボードとの間で封止する第3の樹脂と、をさらに備えることを特徴とするものである。ここで、本発明の「基板」は例えば一次実装用の基板であり、「マザーボード」は二次実装用の基板である。
発明16の半導体装置によれば、IC素子とマザーボードとの接続信頼性を高めることができる。
〔発明17〕 発明17の半導体装置は、発明11の半導体装置において、前記複数本の金属支柱は第3の金属支柱及び第4の金属支柱を有し、前記第3の金属支柱の前記第1の面に固定された受動部品と、前記第4の金属支柱の前記第1の面と前記受動部品の端子部とを接続する第3の導電部材と、をさらに備え、前記受動部品と、前記第3の導電部材とが前記第1の樹脂により封止されていることを特徴とするものである。
このような構成であれば、第1、第2の金属支柱と同様に、第3、第4の金属支柱の脱落を防止することができる。
〔発明18〕 発明18の半導体装置の製造方法は、第1の面及び前記第1の面とは反対側を向く第2の面を有する金属板を少なくとも前記第1の面から部分的にエッチングし、平面視で縦方向及び横方向に並んだ複数本の金属支柱を形成する工程であって、前記複数本の金属支柱を全て同一形状をなし、且つ、前記複数本の金属支柱が前記第1の面と前記第2の面の間で互いに連結部によって連結されるように、前記エッチングを行う前記複数本の金属支柱を形成する工程と、前記複数本の金属支柱のうちの第1の金属支柱の前記第1の面にIC素子を固定する工程と、前記複数本の金属支柱のうちの第2の金属支柱と前記IC素子のパッド端子とを第1の導電部材で接続する工程と、前記IC素子及び前記第1の導電部材と、前記複数本の金属支柱のうちの前記第1の面側の部位を第1の樹脂で封止する工程と、前記第1の樹脂による封止する工程の後で、前記連結部を前記第2の面からエッチングして取り除く工程と、を含むことを特徴とするものである。
ここで、基板に対するIC素子の固定を特にフェイスダウン方式で行う場合は、IC素子のパッド端子(例えば、金からなるスタッドバンプ、又は半田バンプ)のピッチが、金属支柱のピッチの整数倍となるように、IC素子を設計しておく。
発明18の製造方法によれば、発明11〜13の半導体装置を製造することができる。
なお、本発明の「第1の樹脂」は例えばモールド樹脂であり、「第2の樹脂」は例えばソルダーレジストである。さらに、「第3の樹脂」はアンダーフィルである。ここで、モールド樹脂の膨張率をα1、ソルダーレジストの膨張率をα2、アンダーフィルの膨張率をα3とすると、その大小関係は例えばα1<α3<α2である。膨張率が小さいほど伸びにくく、膨張率が大きいほど伸びやすい。即ち、モールド樹脂は、ソルダーレジストやアンダーフィルよりも伸びにくい。また、モールド樹脂の弾性率をβ1、ソルダーレジストの弾性率をβ2、アンダーフィルの弾性率をβ3とすると、その大小関係は例えばβ1>β3>β2である。弾性率が小さいほど柔らかく、弾性率が大きいほど硬い。即ち、モールド樹脂は、ソルダーレジストやアンダーフィルよりも硬い。
以下、本発明の実施の形態を図面を参照しながら説明する。
(1)第1実施形態
この第1実施形態では、まず始めに基板の製造方法について説明し、次に、この基板にIC素子を取り付けて半導体装置を製造する方法について説明する。なお、この第1実施形態では基板の製造方法の一例として、図1及び図2に示す二通りの製造方法を説明する。図1はセミアディティブ工法を応用した製造方法であり、図2はサブトラクティブ工法を応用した製造方法である。この二通りの製造方法について説明した後、図3においてIC素子の取り付け及び樹脂封止の工程を説明し、図4においてダイシング工程を説明する。
図1(a)〜(f)は、本発明の第1実施形態に係る基板10の製造方法(セミアディティブ工法)を示す断面図である。まず始めに、図1(a)に示すように銅板1を用意する。銅板1の平面視での縦、横の寸法は、銅板1から作成される半導体装置のパッケージ外形よりも大きいものであれば良い。また、銅板1の厚さは、例えば0.10〜0.30mm程度である。次に、図1(b)に示すように、銅板1の表面及び裏面にそれぞれフォトレジスト2a及び2bを塗布する。このフォトレジスト2a及び2bは例えばポジ型でも、ネガ型でも良い。
そして、図1(c)に示すように、フォトレジストを露光及び現像処理して、複数本の円筒状電極(以下、ポストという。)が形成される領域を露出し、それ以外の領域を覆うレジストパターン2a´及び2b´を形成する。ここでは、銅板1の表面にレジストパターン2a´を形成すると共に、銅板1の裏面にレジストパターン2b´を形成する。
次に、図1(d)に示すように、例えば電解メッキ法により、レジストパターン2a´及び2b´から露出している領域(即ち、ポストが形成される領域)の銅板1にメッキ層3a及び3bを形成する。ここでは、銅板1の表面にメッキ層3aを形成すると共に、銅板1の裏面にメッキ層3bを形成する。
なお、図1(d)ではメッキ層3a及び3bをそれぞれ2層構造で示しているが、メッキ層3a及び3bは2層以上の積層構造でも単層構造でも良い。例えば、メッキ層3a及び3bは、Ni(下層)/Pd(中層)/Au(上層)からなる3層構造、Ni(下層)/Au(上層)からなる2層構造、又は、Agからなる単層構造を採ることができる。メッキ層3a及び3bが上記のような構成を採る場合、Ni層又はAg層を厚く形成することが好ましい。
次に、図1(e)に示すように、銅板1の表面及び裏面からそれぞれレジストパターンを除去する。そして、図1(f)に示すように、メッキ層3aをマスクに銅板1を表面側からエッチングして凹部4aを形成する共に、メッキ層3bをマスクに銅板1を裏面側からエッチングして凹部4bを形成する。ここでは、銅板1を表面及び裏面からそれぞれハーフエッチングして、複数本のポスト5を形成すると共に、これらポスト5を断面視で横方向に連結する連結部6を形成する。即ち、複数本のポスト5間で銅板1が完全にエッチングされて無くなる前(即ち、貫通前)にエッチングを止める。そして、このようなハーフエッチングにより、銅板1の表面から裏面に至る間の一部分でポストが互いに連結された状態の基板10を完成させる。
図1(f)に示す銅板1のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。また、エッチング液には、例えば塩化第2鉄溶液、又は、アルカリ性のエッチング溶液(以下、アルカリ溶液という。)を用いる。
なお、メッキ層3a及び3bが例えばNi/Pd/Au、又は、Ni/Auからなる場合は、上記エッチング液にアルカリ溶液を用いることが好ましい。Niはアルカリ溶液に溶けにくいので、図1(f)のように、メッキ層3a及び3bをポスト5の表面及び裏面からそれぞれ外側へはみ出すように残すことができる。また同様に、メッキ層3a及び3bが例えばAgからなる場合は、上記エッチング液に塩化第2鉄溶液を用いることが好ましい。Agは塩化第2鉄溶液に溶けにくいので、図1(f)のように、メッキ層3a及び3bをポスト5の表面及び裏面からそれぞれ外側へはみ出すように残すことができる。
また、銅板1の表面及び裏面にそれぞれ形成する凹部4a及び4bは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式のウェットエッチングで凹部4a及び4bを形成する場合は、表面側のエッチング時間を裏面側のエッチング時間の2倍に設定する。これにより、表面側に例えば深さ0.1mmの凹部4aを形成すると共に、裏面側に深さ0.05mmの凹部4bを形成することができる。
また、図1(f)に示したハーフエッチングでは、エッチング液により銅板1の露出している面が酸化して黒ずむ場合がある。そこで、ハーフエッチング後に基板10を洗浄して黒ずんでいる酸化層を除去しても良い。このような洗浄処理により、銅板1の露出面から酸化層を除去することができ、銅板1に輝きを取り戻すことができる。また、この洗浄処理後に銅板1の露出面に酸化防止材を塗布しても良い。これにより、以降の組立工程で、銅板1の酸化を防止することができる。
また、図1(e)において、銅板1をエッチングする前に銅板1の表面及び裏面にそれぞれメッキ保護用のフォトレジスト(図示せず)を新たに形成しておいても良い。銅板1のエッチング工程では当該フォトレジストで覆われたメッキ層3a及び3bをマスクに銅板1をエッチングすることになるので、メッキ層3a及び3bをエッチング液から保護することができる。
また、このメッキ保護用のフォトレジストは、凹部4a及び4bを形成した後もそのまま残しておいても良い。これにより、以降の組立工程においても、メッキ層3a及び3bを保護し続けることができる。このメッキ保護用のフォトレジストは、メッキ層3a及び3bの両方に残しておいても良いし、メッキ層3bにのみ残しても良い。メッキ層3bにのみ残した場合、以降の組立工程においてもメッキ層3bを保護し続けることが出来る。
また、このようなメッキ保護用のフォトレジストは、銅板1のエッチング前ではなく、銅板1のエッチング後に形成しても良い。このような構成であっても、以降の組立工程においても、メッキ層3a及び3bを保護し続けることができる。
次に、もう一方の基板の製造方法について、図2を参照しながら説明する。
図2(a)〜(g)は、本発明の第1実施形態に係る基板10の製造方法(サブトラクティブ工法)を示す断面図である。図2において、図1と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
まず始めに、図2(a)に示すように銅板1を用意する。次に、図2(b)に示すように、例えば電解メッキ法により、銅板1の表面及び裏面にそれぞれメッキ層3a´及び3b´を形成する。図1と同様、図2(b)でもメッキ層3a´及び3b´をそれぞれ2層構造で示しているが、メッキ層3a´及び3b´は2層以上の積層構造でも単層構造でも良い。メッキ層3a´及び3b´は、例えばNi(下層)/Pd(中層)/Au(上層)からなる積層構造、Ni(下層)/Au(上層)からなる積層構造、又は、Agからなる単層構造を採ることができる。メッキ層3a´及び3b´が上記のような構成を採る場合、Ni層又はAg層を厚く形成することが好ましい。
次に、図2(c)に示すように、銅板1の表面及び裏面にそれぞれフォトレジスト7a及び7bを塗布する。そして、図2(d)に示すように、フォトレジスト7a及び7bを露光及び現像処理して、ポストが形成される領域を覆い、それ以外の領域を露出するレジストパターン7a´及び7b´を形成する。次に、レジストパターン7a´及び7b´をマスクにメッキ層3a´及び3b´をそれぞれエッチングして除去する。これにより、図2(e)に示すように、パターニングされたメッキ層3a及び3bが銅板1の表面と裏面とにそれぞれ形成される。
ここで、メッキ層3a及び3bが例えばNi/Pd/Au、又は、Ni/Auからなる場合は、メッキ層のエッチング液に例えば王水を使用する。また、メッキ層3a及び3bが例えばAgからなる場合は、エッチング液に例えば硝酸溶液を使用する。このようにメッキ層をエッチングした後で、図2(f)に示すように、レジストパターン7a´及び7b´と、これに覆われているメッキ層3a及び3bとをマスクに銅板1を表面側及び裏面側からそれぞれエッチングする。これにより、銅板1の表面側に凹部4aを形成する共に、その裏面側に凹部4bを形成する。
この図2に示す製造方法においても、図1に示した製造方法と同様、銅板1を表面及び裏面からそれぞれハーフエッチングして、複数本のポスト5を形成すると共に、これらポスト5を断面視で横方向に連結する連結部6を形成する。即ち、複数本のポスト5間で銅板1が完全にエッチングされて無くなる前(即ち、貫通前)にエッチングを止める。そして、このようなハーフエッチングにより、銅板1の表面から裏面に至る間の一部分でポスト5が互いに連結された状態の基板10を完成させる。図2(f)に示す銅板1のハーフエッチングは、例えばディップ式又はスプレー式のウェットエッチングで行う。エッチング液には、例えば塩化第2鉄溶液又はアルカリ溶液を用いる。
なお、メッキ層3a及び3bが例えばNi/Pd/Au、又は、Ni/Auからなる場合は、エッチング液にアルカリ溶液を用いることが好ましい。また、メッキ層3a及び3bが例えばAgからなる場合は、上記エッチング液に塩化第2鉄溶液を用いることが好ましい。このようなエッチング液の選択により、図2(f)のように、メッキ層3a及び3bをポスト5の表面及び裏面からそれぞれ外側へはみ出すように残すことができる。
また、表面及び裏面にそれぞれ形成する凹部4a及び4bは、それぞれ同じ深さに形成しても良いし、異なる深さに形成しても良い。例えば、スプレー式で凹部4a及び4bを形成する場合は、図1の製造方法と同様にウェットエッチングの所要時間を調整することで、表面側に例えば深さ0.1mmの凹部を形成すると共に、裏面側に深さ0.05mmの凹部を形成することができる。また、これら凹部4a及び4bの形成後に、図1の製造方法と同様、基板10を洗浄して黒ずんでいる酸化層を除去しても良い。これにより、銅板1に輝きを取り戻すことができる。さらに、この洗浄処理後に銅板1の露出面に酸化防止材を塗布しても良い。これにより、以降の銅板1の酸化を防止することができる。
その後、図2(g)に示すように、基板10からレジストパターンを除去する。
なお、図2(g)のレジスト除去工程は、本実施の形態において必須の工程ではない。本実施の形態では、基板10の両面にレジストパターンを残しておいても良い。また、図2(g)では、基板10の表面側のレジストパターンだけを取り除き、裏面側のレジストパターンはそのまま残しておいても良い。これにより、以降の組立工程においてレジストパターンをメッキ層3a及び3b、又はメッキ層3bの保護膜として利用することができる。
また、この図2に示す製造方法では、図2(c)〜(e)の工程をウェットエッチングのような化学的な加工ではなく、物理的な加工により行っても良い。例えば、サンドブラスト処理や切削工具を用いた処理により、メッキ層3a及び3bを部分的に除去することも可能である。サンドブラスト処理は、例えばガラス粒子を部分的に吹き付けてメッキ層3a及び3bを削る処理であるが、このときのガラス粒子の吹き付ける量と吹きつけ圧力等を調整することにより、図2(e)に示したようなメッキ層3a及び3bの加工が可能である。
図5は基板10の形状の一例を示す図である。図1(a)〜(f)に示す方法で形成された基板10の構成と、図2(a)〜(g)に示す方法で形成された基板10の構成は同じであり、その形状を立体的に見ると例えば図5に示す通りである。即ち、基板10は、縦方向及び横方向(縦方向に対して直角に交わる方向)に並んだ複数本のポスト5を備え、これらのポスト5は表面から裏面に至る間の一部分(例えば、厚さ方向の中間部分)で互いに連結された構造となっている。また、各ポスト5の側面は、表面又は裏面から中間部分にかけて当該ポスト5の径が徐々に広がるように(即ち、椀状に)湾曲している。
次に、この基板10にベア状態のIC素子を取り付けて半導体装置を製造する方法について説明する。
図3(a)〜(e)は、本発明の第1実施形態に係る半導体装置100の製造方法(認識マーク形成〜樹脂封止工程まで)を示す断面図である。図3(a)に示すように、まず始めに、基板10の表面に認識マーク8を形成する。ここで、基板10が有する複数本のポスト5は、例えばその各々が全て同一形状で同一寸法、且つ同一色である。また、例えば平面視で見たときの縦方向に沿って隣り合うポスト5間の距離(各ポスト5の中心同士の距離)は全て等しく、平面視で見たときの横方向に沿って隣り合うポスト5間の距離(各ポスト5の中心同士の距離)は全て等しくなっている。そのため、IC素子を基板10に取り付ける(固定する)際に、基板10におけるIC固定領域を認識することができず、IC素子をIC固定領域に精度良く位置合わせすることができないおそれがある。なお、このとき、縦方向に沿って隣り合うポスト5間の距離と、横方向に沿って隣り合うポスト5間の距離とも全て等しくなっていてもよい。
そこで、本実施の形態では、例えばインクジェット工法又はレーザーマークによって、所望の位置のポスト5表面(上面)を着色して認識マーク8を形成する。認識マーク8をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。
なお、異色メッキの場合は、インクジェット工法以外に、マスクをかけてメッキ処理することも可能である。但し、マスクを用いるこの方法では、認識マーク8を形成する所望の位置に応じて複数種類のマスク原版が必要となるので、製造コストの上昇を招くおそれもある。それゆえ、この認識マーク8の形成工程では、マスクをかけたメッキ処理を行うよりも、インクジェット工法又はレーザーマークによる処理を行う方が望ましい。また、認識マーク8は、ディスペンサーを用いて形成してもよいし、印刷法を用いて形成してもよい。
図6は、認識マーク8の配置位置の一例を示す図である。認識マーク8の配置位置は、IC素子を固定する領域(即ち、IC固定領域)の内側又はその外側のどちらでも良く、又は、内側及びその外側の両方にあっても良い。図6は、認識マーク8をIC固定領域の外側に配置する場合を示しており、IC固定領域(例えば、平面視で矩形である)の対角線の延長上に当該領域から一定の距離を置いて認識マーク8を形成している。認識マーク8の配置間隔(ピッチ)は例えば一定である。また、認識マーク8の色は、IC素子を基板10に取り付ける際にカメラ等で認識できる程度に着色されていれば良い。図6では、一例として、黒色の認識マーク8を形成する場合を示している。
なお、図6では、1つのIC固定領域に例えば2つの認識マーク8が対応しているが、IC素子と基板10との位置合わせ精度に余裕がある(即ち、それほど高精度が求められない)製品の場合は、1つのIC固定領域に1つの認識マーク8が対応していても良い。IC素子とポスト5との接続を例えばワイヤーボンディングで行うような製品では、位置合わせ精度に余裕がある(即ち、位置合わせにそれほど高精度が求められない)ものも多い。そのような製品については、1つのIC固定領域に対応する認識マーク8の数を少なく設定することも可能である。例えばIC固定領域の対角線の交点、又は、ダイシングラインの対角線の交点に認識マーク8を1つ形成しても良い。
また、IC素子とポスト5との接続を例えばフェイスダウンで行うような製品では、位置合わせ精度に余裕がない(即ち、位置合わせに高精度が求められる)ものも多い。そのような製品については、1つのIC固定領域に対応する認識マークの数を多く設定することも可能である。例えば、1つのIC固定領域に3つの認識マーク8が対応していても良い。このように、本実施の形態では、半導体装置の種類(機種)やその実装方式、位置合わせの要求精度等に合わせて、基板10に所望の数だけ認識マーク8を形成する。
次に、図3(b)に示すように、認識マーク8を目印にIC固定領域を認識する。例えば、認識マーク8から一定の方向(図3(b)では、断面視で右方向)に一定の距離だけ離れた位置にある領域がIC固定領域であると認識する。そして、認識したIC固定領域にIC素子11を位置合わせし、位置合わせした状態で、IC固定領域にある複数本のポスト5上にIC素子11を取り付ける。このような方法によれば、IC素子11をIC固定領域に精度良く位置合わせすることができ、IC素子11を基板10に位置ズレ少なく取り付けることができる。なお、このダイアタッチ工程では、IC素子11とポスト5とを接着剤12で取り付ける。使用する接着剤12は、例えば熱硬化ペースト又はシート状のものである。
次に、図3(c)に示すように、IC固定領域以外の領域(即ち、IC素子の直下から外れた領域)にあるポスト5の上面と、IC素子11の能動面に設けられているパッド端子とを例えば金線13で接続する。ここでは、認識マーク8を目印に、外部端子となるポスト5を認識し、認識したポスト5に金線13の一端を接続するようにしても良い。このような方法によれば、複数本のポスト5の中から外部端子となるポスト5を正しく認識することができ、認識したポスト5に金線13を精度良く取り付けることができる。なお、認識マーク8がポスト5又はメッキ層3aと同様に導電性を有する場合は、例えば、認識マーク8が形成されたポスト5に金線13を接続して当該ポスト5を外部端子として使用しても良い。
次に、図3(d)に示すように、IC素子11、金線13及びポスト5を含む基板10の上方全体をモールド樹脂14で封止する。モールド樹脂14は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、例えば、IC素子11を含む基板10の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂14を供給する。このような減圧下での樹脂供給により、キャビティ内にモールド樹脂14を充填性良く供給することができ、図3(d)に示すように、モールド樹脂14で凹部4aを隙間無く埋め込むことができる。
その後、ポスト5同士を連結している連結部6を裏面の側からエッチングして取り除く。この連結部6のエッチングは、凹部4a及び4bを形成したときと同様、例えば塩化第2鉄溶液又はアルカリ溶液を用いて行う。これにより、図3(e)に示すように、隣り合うポスト5同士を電気的に切り離すことができ、金線13に繋がるポスト5をそれぞれ電気的に独立した外部端子として使用することが可能となる。また、各ポスト5はモールド樹脂14によってその表面側の部位が固定されているので、連結部を取り除いた後もその位置が保持される。
なお、メッキ層3bの保護膜として裏面側に図示しないフォトレジストが残されている場合は、当該フォトレジストを連結部のエッチング後に除去する。
また、メッキ層3bがAgメッキの場合は、Agメッキを除去し、別のメッキ処理を行っても良い。即ち、Agメッキを除去し、その後、別種類のメッキをメッキ層3bとして付け直しても良い。別種類のメッキとしては、例えば、Ni/Pd/Au、又は、Ni/Au、半田などが挙げられる。このようなメッキ層3bの付け直しは、裏面側にフォトレジストが形成されている場合は当該フォトレジストを除去した後で行えば良く、また、裏面側にフォトレジストが形成されていない場合は連結部を除去した後で行えば良い。
次に、モールド樹脂14をダイシングして個片化する。このダイシング工程では、ダイシングラインに沿ってモールド樹脂14を個々の樹脂パッケージに分割すると共に、製品にならない樹脂の余白部分を切断して除去する。また、モールド樹脂14の切断は、例えば、ポスト5裏面の露出している部分を目印にして行う。このダイシング工程では、図4(a)に示すように端子サイズ以上のブレード15で端子部(即ち、ポスト5)をカットしても良いし、図4(b)に示すようにハーフエッチング幅サイズ以下のブレード15を用いて端子間(即ち、隣り合う一方のポスト5と他方のポスト5との間)をカットしても良い。また、図4(a)に示すように、認識マーク8が形成されたポスト5をカットしても良い。これにより、半導体装置100が完成する。
なお、認識マーク8が形成されたポスト5をカットした場合(即ち、ダイシングラインと認識マーク8とが重なり合う場合)は、この認識マーク8は半導体装置100の内部にもちろん残らない。また、認識マーク8がダイシングラインよりも内側にある場合にはダイシング後も半導体装置100の内部に認識マーク8が残り、認識マーク8がダイシングラインよりも外側にある場合にはダイシング後は半導体装置100の内部に認識マーク8が残らない。ダイシングラインと認識マーク8との位置関係により、認識マーク8が半導体装置100の内部に残る場合と、残らない場合とがある。
このように、本発明の第1実施形態によれば、IC素子11を搭載するためのダイパッドとして、又は、IC素子11の外部端子として複数本のポスト5を利用することができ、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本のポスト5をダイパッド又は外部端子として使い分けることができる。従って、IC素子11の種類毎に、固有のダイパッドや固有のリードフレーム、固有の基板10(インターポーザなど)を用意して半導体装置100を組み立てる必要はない。多種類のIC素子11に対して、そのパッド端子のレイアウト(配置位置)に制約を課することなく、素子搭載及び外部端子として用いる基板10の仕様を共通化できる。これにより、半導体装置の製造コストの低減に寄与することができる。
また、従来のダイパッドのように金属が一箇所に集まっていない。ダイパッドや外部端子として機能するポスト5は樹脂パッケージ内で分散して配置されているので、水分の凝集位置を分散することができ、水蒸気圧の集中を低減することができる。従って、吸湿及び加熱を伴う信頼性試験(即ち、モールド樹脂14からなる樹脂パッケージを湿度の高い雰囲気中に載置した状態で加熱処理を施して、樹脂パッケージに異常が生じないかどうかを検査する試験)において樹脂パッケージの破裂を抑制することができ、半導体装置100の信頼性を高めることができる。
さらに、半導体装置の種類(機種)やその実装方式、位置合わせの要求精度等に合わせて、基板10に所望の数だけ認識マーク8を形成する。そして、ダイアタッチ工程では、認識マーク8を目印にIC固定領域を認識する。このような方法によれば、IC固定領域を正しく認識することができる。従って、IC素子11をIC固定領域に精度良く位置合わせすることができ、IC固定領域にあるポスト5上にIC素子11を位置ズレ少なく取り付けることができる。
また、図7に示すように、ポスト5の側面が断面視で湾曲しており、隣り合うポスト5間の凹部4a及び4bは断面視で椀型となっている。これにより、ポスト5の側面が湾曲していない(即ち、ポスト5の側面が表面及び裏面に対して垂直である)場合と比べて、モールド樹脂14とポスト5側面との接触面積を増やすことができ、モールド樹脂14とポスト5との接合力を高めることができる。
さらに、各ポスト5の表面にそれぞれ形成されたメッキ層3aは、表面から外側へはみ出しており、図7の破線で示すように、メッキ層3aとポスト5との断面視による形状が「T」字型となっている。これにより、メッキ層3aのはみ出している部分がモールド樹脂14に引っかかり、メッキ層3aによるアンカー効果を得ることができる。
このように、本発明の第1実施形態によれば、下記a)、b)の2重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からポスト5が脱落してしまうことを防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
この第1実施形態では、銅板1が本発明の「金属板」に対応し、銅板1の表面が本発明の「第1の面」に対応し、銅板1の裏面が本発明の「第2の面」に対応している。また、ポスト5が本発明の「金属支柱」に対応し、IC素子11が取り付けられたポスト5が本発明の「第1の金属支柱」に対応し、メッキ層3aを介して金線13に接続されたポスト5が本発明の「第2の金属支柱」に対応している。さらに、金線13が本発明の「第1の導電部材」に対応し、モールド樹脂14が本発明の「第1の樹脂」に対応している。また、メッキ層3aが本発明の「第1のメッキ層」に対応し、メッキ層3bが本発明の「第2のメッキ層」に対応している。
(2)第2実施形態
図8(a)〜(c)は、本発明の第2実施形態に係る半導体装置110の製造方法を示す断面図である。ここでは、図3(e)に示した裏面貫通(即ち、連結部6の除去)後に、基板10の裏面側にある凹部4bをレジストで埋め込むと共に、裏面側のメッキ層3bとして、Ni/Pd/Au、Ni/Auを用いる又は裏面側のメッキ層3bに半田メッキを追加で形成する場合について説明する。なお、図8(a)〜(c)において、第1実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図8(a)において、裏面貫通工程までは第1実施形態と同じである。この第2実施形態では、裏面貫通後に基板10の裏面側にソルダーレジスト16を塗布して凹部4bを埋め込む。次に、このソルダーレジスト16を露光、現像処理してソルダーレジスト16を部分的に除去し、図8(b)に示すように、メッキ層3bを露出させると共に、凹部4b内にはソルダーレジスト16を残す。
ここでは、ソルダーレジスト16がポジ型の場合は、凹部4bが形成された領域のみを遮光するフォトマスク(図示せず)を用いてソルダーレジスト16を露光する。また、ソルダーレジスト16がネガ型の場合は、ポスト5が形成された領域のみを遮光するフォトマスク(図示せず)を用いてソルダーレジスト16を露光する。これにより、凹部4b内にソルダーレジスト16を残すことができる。
次に、図8(c)に示すように、露出したメッキ層3bの表面に半田メッキ等の端子部17を形成する。そして、モールド樹脂14をダイシングして個片化する。このダイシング工程は、図4(a)に示したように、端子サイズ以上のブレード15でポスト5をカットしても良いし、図4(b)に示すようにハーフエッチング幅サイズ以下のブレード15を用いてポスト5間をカットしても良い。ダイシングラインと認識マーク8との位置関係により、認識マーク8が半導体装置110の内部に残る場合と、残らない場合とがある。これにより、半導体装置110が完成する。
このように、本発明の第2実施形態によれば、凹部4bにはソルダーレジスト16が埋め込まれているので、第1実施形態と比べて、隣り合うポスト5同士の連結力が強い。また、ポスト5の厚さ方向の中間部分には円盤状の突起部18があり、この突起部18はソルダーレジスト16によってモールド樹脂14側に固定されている。この突起部18は、表面及び裏面側からそれぞれ進むウェットエッチングの境界部分である。この突起部18は例えば、ポスト5の断面視で他の部分よりも幅が広い部分と言ってもよい。
本発明の第2実施形態によれば、下記a)〜c)の3重の脱落防止対策を施しているので、ポストをモールド樹脂14側に押さえつけることができ、モールド樹脂14からのポストの脱落を防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
c)ソルダーレジスト16による脱落押さえ(突起部18の固定を含む)
この第2実施形態では、ソルダーレジスト16が本発明の「第2の樹脂」に対応している。その他の対応関係は第1実施形態と同じである。
(3)第3実施形態
図9(a)〜(c)は、本発明の第3実施形態に係る半導体装置120の製造方法を示す断面図である。ここでは、図3(e)の裏面貫通(即ち、連結部6の除去)後に、基板10の裏面側にある凹部4bをソルダーレジスト16で埋め込むと共に、メッキ層3bに半田ボール19を搭載する場合について説明する。なお、図9(a)〜(c)において、第1、第2実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図9(a)において、裏面貫通工程までは第1実施形態と同じである。この第3実施形態では、裏面貫通後に基板10の裏面にソルダーレジスト16を塗布して凹部4bを埋め込む。ここでは、第2実施形態よりもソルダーレジスト16を厚めに塗布しておく。次に、このソルダーレジスト16を露光、現像処理してソルダーレジスト16を部分的に除去し、図9(b)に示すように、メッキ層3bを露出させると共に、凹部4b内にはソルダーレジスト16を残す。ここでは、図9(b)に示すように、ソルダーレジスト16の(メッキ層3bを露出する)開口部を第2実施形態よりも小さく形成し、ソルダーレジスト16をポスト5側にオーバーハングさせる。
そして、図9(c)に示すように、ソルダーレジスト16から露出しているメッキ層3bに半田ボール19を搭載する。ここでは、ソルダーレジスト16によってメッキ層3bの露出面が狭くなっている(即ち、絞られている)ので、半田ボール19を盛り上げるように(即ち、断面視でキノコ型となるように)形成することができる。この半田ボール19により、安定した実装端子面積、高さ(コプラナリティ)が得られるので、二次実装性が有利となる。
その後、モールド樹脂14をダイシングして個片化する。このダイシング工程は、図4(a)又は図4(b)に示した通りである。即ち、図4(a)に示したように、端子サイズ以上のブレード15でポスト5をカットしても良いし、図4(b)に示すようにハーフエッチング幅サイズ以下のブレード15を用いて隣り合うポスト5間をカットしても良い。また、図4(a)に示すように、認識マーク8が形成されたポスト5をカットしても良い。ダイシングラインと認識マーク8との位置関係により、認識マーク8が半導体装置120の内部に残る場合と、残らない場合とがある。これにより、半導体装置120が完成する。
このように、本発明の第3実施形態によれば、第2実施形態と同様、凹部4bにはソルダーレジスト16が埋め込まれているので、第1実施形態と比べて、隣り合うポスト5同士の連結力が強い。また、図10に示すように、各々のポスト5の厚さ方向の中間部分には表面及び裏面側からのそれぞれのウェットエッチングにより形成された円盤状の突起部18があり、この突起部18はソルダーレジスト16によってモールド樹脂14側に固定されている。
さらに、凹部4bに埋め込まれているソルダーレジスト16はポスト5側にオーバーハングしており、このオーバーハングしている部分によってメッキ層3bの外周部は押さえられている。また、このソルダーレジスト16のポスト5側にオーバーハングしている部分は半田ボール19によって押さえられている。このような構成であれば、メッキ層3bが形成されたポスト5をソルダーレジスト16で押さえることができ、このソルダーレジスト16を半田ボール19で押さえることができる。
本発明の第3実施形態によれば、下記a)〜d)の4重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からのポスト5脱落を防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
c)ソルダーレジスト16による押さえ
(突起部18の固定とオーバーハング構造による下側からの押さえ、の両方を含む)
d)キノコ型半田ボール19による押さえ
この第3実施形態では、半田ボール19が本発明の「第2の導電部材」に対応している。その他の対応関係は第1、第2実施形態と同じである。
(4)第4実施形態
図11は本発明の第4実施形態に係る半導体装置130の構成例を示す断面図である。図11において、第1〜第3実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図11に示す半導体装置130は、第1実施形態においてダイシングした後の半導体装置100(図7参照)をマザーボード21に取り付け、モールド樹脂14とマザーボード21との間にアンダーフィル22を注入することにより形成されたものである。即ち、この半導体装置130は、ポスト5の裏面に設けられたメッキ層3bと、マザーボード21の表面に設けられた配線層23とが接合されており、モールド樹脂14とマザーボード21との間で、ポスト5のモールド樹脂14から露出した部分と、メッキ層3bと配線層23とがアンダーフィル22によって封止されたものである。このように、2次実装後にアンダーフィル22を注入することで、IC素子11とマザーボード21との接続信頼性を向上することができる。
この第4実施形態では、アンダーフィル22が本発明の「第3の樹脂」に対応している。その他の対応関係は第1実施形態と同じである。
(5)第5実施形態
上記の第1実施形態では、IC素子11を基板10に取り付けた後で連結部6をエッチングして取り除く場合について説明した。しかしながら、本発明では、IC素子11の取り付け前に連結部6をエッチングしても良い。第5実施形態では、このような方法について説明する。
図12(a)〜図13(d)は、本発明の第5実施形態に係る半導体装置140の製造方法を示す断面図である。図12及び図13において、第1〜第4実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図12(a)において、基板10は、例えば図1又は図2で説明した方法で製造したものである。基板10の裏面にソルダーレジスト16を塗布して凹部4bを埋め込む。ここでは、例えば第3実施形態と同様に、ソルダーレジスト16を厚めに塗布する。
そして、隣り合うポスト5同士を連結している連結部6を表面の側からエッチングして取り除く。この連結部6のエッチングは、例えば塩化第2鉄溶液又はアルカリ溶液を用いて行う。これにより、図12(b)に示すように、隣り合うポスト5同士を電気的に切り離すことができる。なお、この第5実施形態では、連結部をエッチングする際に凹部4bにソルダーレジスト16が埋め込まれている。このため、連結部を除去した後も、隣り合うポスト5同士はソルダーレジスト16によって連結状態が維持される。
次に、ソルダーレジスト16を露光、現像処理してソルダーレジスト16を部分的に除去し、図12(c)に示すように、メッキ層3bを露出させると共に、凹部4b内にソルダーレジスト16を残す。ここでは、例えば第3実施形態と同様に、ソルダーレジスト16をポスト5側にオーバーハングさせる。
次に、例えばインクジェット工法又はレーザーマークによって、基板10における所望の位置のポスト5表面(上面)を着色して認識マーク8を形成する。認識マーク8をインクジェット工法で形成する場合、その着色材料には例えば耐熱性異色インク、又は、異色メッキ等を採用することが可能である。なお、認識マーク8を形成する工程は、ソルダーレジスト16を部分的に除去する工程の前に行ってもよいが、ソルダーレジスト16を除去する工程や、その前の工程であって認識マーク8を形成する工程の後に行う工程において、形成した認識マーク8が傷つく若しくは除去されてしまうことを防ぐために、ソルダーレジスト16を除去する工程後、若しくは後述するダイアタッチ工程の直前に認識マーク8を形成することが望ましい。
次に、図13(a)に示すように、IC固定領域にある複数本のポスト5上に接着剤12を介してIC素子11を取り付ける。このダイアタッチ工程では、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子11を位置合わせする。そして、IC素子11をIC固定領域に位置合わせした状態で、IC固定領域にある複数本のポスト5上にIC素子11を取り付ける。このような方法によれば、IC素子11をIC固定領域に精度良く位置合わせすることができ、IC素子11を基板10に位置ズレ少なく取り付けることができる。
次に、図13(b)に示すように、IC固定領域以外の領域(即ち、IC素子11の直下から外れた領域)にあるポスト5の表面と、IC素子11の能動面に設けられているパッド端子とを例えば金線13で接続する。ここでは、認識マーク8を目印に、外部端子となるポスト5を認識し、認識したポスト5に金線13の一端を接続するようにしても良い。このような方法によれば、複数本のポスト5の中から外部端子となるポスト5を正しく認識することができ、認識したポスト5に金線13を精度良く取り付けることができる。
次に、図13(c)に示すように、IC素子11、金線13及びポスト5を含む基板10の上方全体をモールド樹脂14で封止する。モールド樹脂14は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、第1実施形態と同様に、例えば、IC素子11を含む基板10の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂14を供給する。このような減圧下での樹脂供給により、図13(c)に示すように、モールド樹脂14で凹部4aを隙間無く埋め込むことができる。
次に、図13(d)に示すように、ソルダーレジスト16から露出しているメッキ層の表面に半田ボール19を搭載する。ここでは、第3実施形態と同様に、ソルダーレジスト16によってメッキ層3bの露出面が狭くなっている(即ち、絞られている)ので、半田ボール19の断面視での形状をキノコ型にすることができる。その後、モールド樹脂14をダイシングして個片化する。このダイシング工程は、図4(a)又は図4(b)に示した通りであり、認識マーク8が形成されたポスト5をカットしても良い。ダイシングラインと認識マーク8との位置関係により、認識マーク8が半導体装置140の内部に残る場合と、残らない場合とがある。これにより、半導体装置140が完成する。
このように、本発明の第5実施形態によれば、第1実施形態と同様、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子11を位置合わせしている。従って、IC素子11をIC固定領域に精度良く位置合わせすることができ、IC固定領域にあるポスト5上にIC素子11を位置ズレ少なく取り付けることができる。また、本発明の第5実施形態によれば、下記a)〜d)の4重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からのポスト5脱落を防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
c)ソルダーレジスト16による脱落押さえ(突起部18の固定とオーバーハング構造を含む)
d)キノコ型半田ボール19による脱落押さえ
さらに、本発明の第5実施形態によれば、銅板からなる連結部6を除去した後も隣り合うポスト5同士の連結状態をソルダーレジスト16により維持することができる。このため、例えば、図12(c)に示した状態で基板10を流通させることが可能であり、銅板のエッチングや、ソルダーレジストの塗布、露光及び現像処理を行う装置を持たない組立工程(施設)においても、半導体装置140を組み立てることができる。
この第5実施形態では、連結部6及びソルダーレジスト16が本発明の「連結部」に対応している。その他の対応関係は、第3実施形態と同じである。
(6)第6実施形態
上記の第1実施形態では、図1及び図2に示したように、銅板1を表面及び裏面からそれぞれハーフエッチングして基板10を製造する場合について説明した。しかしながら、本発明に係る基板の製造方法はこれに限定されるものではない。例えば、銅板1の表面のみをハーフエッチングして基板を製造しても良い。第6実施形態では、この点について説明する。なお、この第6実施形態では基板の製造方法の一例として、図14及び図15に示す二通りの製造方法を説明する。図14はセミアディティブ工法を応用した製造方法であり、図15はサブトラクティブ工法を応用した製造方法である。この二通りの製造方法について説明した後、図16においてIC素子の取り付け及び樹脂封止の工程を説明する。
図14(a)〜(f)は、本発明の第6実施形態に係る基板20の製造方法(セミアディティブ工法)を示す断面図である。図14において、第1〜第5実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
まず始めに、図14(a)に示すように銅板1を用意する。次に、図14(b)に示すように、銅板1の表面及び裏面にそれぞれフォトレジスト2a及び2bを塗布する。そして、図14(c)に示すように、フォトレジスト2a及び2bを露光及び現像処理して、ポスト5が形成される領域を露出し、それ以外の領域を覆うレジストパターン2a´及び2b´を形成する。ここでは、銅板1の表面にレジストパターン2a´を形成すると共に、銅板1の裏面にレジストパターン2b´を形成する。
次に、図14(d)に示すように、例えば電解メッキ法により、レジストパターン2a´及び2b´から露出している領域(即ち、ポスト5が形成される領域)の銅板1にメッキ層3a及び3bを形成する。メッキ層3a及び3bを形成した後、図14(e)に示すように、銅板1の表面及び裏面からそれぞれレジストパターンを除去する。そして、図14(f)に示すように、メッキ層3aをマスクに銅板1を表面側からハーフエッチングして凹部4aを形成する。この図14(f)の工程では、銅板1を表面側からのみエッチングし、裏面側からはエッチングしない。このような片面のみのエッチングは、スプレー式のウェットエッチングにより実行可能である。例えば、エッチング液として例えば塩化第2鉄溶液又はアルカリ溶液を選択し、これを銅板1の表面側に噴霧することで凹部4aを形成する。
なお、凹部4aの深さは、銅板1の厚さの半分でも良いし、それよりも深くても浅くても良い。また、第1実施形態と同じ理由から、ハーフエッチング後に基板20を洗浄しても良いし、洗浄処理後に(凹部の内面を含む)銅板1の表裏面に酸化防止材を塗布しても良い。
また、図14(e)において、銅板1をエッチングする前に銅板1の表面及び裏面にそれぞれメッキ保護用のフォトレジスト(図示せず)を新たに形成しておいても良い。銅板1のエッチング工程では当該フォトレジストで覆われたメッキ層3aをマスクに銅板1を表面側からエッチングすることになる。従って、メッキ層3a及び3bをエッチング液から保護することができる。
また、このメッキ保護用のフォトレジストは、凹部4a及び4bを形成した後もそのまま残しておいても良い。これにより、以降の組立工程においても、メッキ層3a及び3bを保護し続けることができる。このメッキ保護用のフォトレジストは、メッキ層3a及び3bの両方に形成しても良いし、メッキ層3bにのみ残しても良い。
また、このようなメッキ保護用のフォトレジストは、銅板1のエッチング前ではなく、銅板1のエッチング後に形成しても良い。このような構成であっても、以降の組立工程においても、メッキ層3a及び3bを保護し続けることができる。
次に、もう一方の製造方法について、図15を参照しながら説明する。
図15(a)〜(g)は、本発明の第6実施形態に係る基板20の製造方法(サブトラクティブ工法)を示す断面図である。図15において、第1〜第5実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
まず始めに、図15(a)に示すように銅板1を用意する。次に、図15(b)に示すように、例えば電解メッキ法により、銅板1の表面及び裏面にそれぞれメッキ層3a´及び3b´を形成する。そして、図15(c)に示すように、銅板1の表面及び裏面にそれぞれフォトレジスト7a及び7bを塗布する。次に、図15(d)に示すように、フォトレジスト7a及び7bを露光及び現像処理して、ポストが形成される領域を覆い、それ以外の領域を露出するレジストパターン7a´及び7b´を銅板1の表面及び裏面にそれぞれ形成する。そして、図15(e)に示すように、レジストパターン7a´及び7b´をマスクにメッキ層3a´及び3b´をそれぞれエッチングして除去する。これにより、図15(e)に示すように、パターニングされたメッキ層3a及び3bが銅板1の表面と裏面とにそれぞれ形成される。
次に、図15(f)に示すように、レジストパターン7a´と、これに覆われているメッキ層3aとをマスクに銅板1を表面側からハーフエッチングする。これにより、銅板1の表面側に凹部4aを形成する。この図15(f)の工程では、銅板1の表面側からのみエッチングを行い、裏面側からはエッチングを行わない。このような表面側からのみのエッチングは、例えばスプレー式のウェットエッチングにより実行可能である。ここでは、エッチング液として例えば塩化第2鉄溶液又はアルカリ溶液を選択し、これを銅板1の表面側に噴霧することで凹部4aを形成する。
なお、銅板1の表面に形成する凹部の深さは、銅板1の厚さの半分でも良いし、それよりも深くても浅くても良い。また、第1実施形態と同じ理由から、ハーフエッチング後に基板20を洗浄しても良いし、洗浄処理後に(凹部の内面を含む)銅板1の表裏面に酸化防止材を塗布しても良い。
次に、図15(g)に示すように、基板20からレジストパターンを除去する。なお、図15(g)のレジスト除去工程は、本実施の形態において必須ではなく、一つの例である。本実施の形態では、基板20の両面にレジストパターンを残しておいても良い。また、図15(g)では、基板20の表面側のレジストパターンだけを取り除き、裏面側のレジストパターンはそのまま残しておいても良い。これにより、以降の組立工程においてレジストパターンをメッキ層3bの保護膜として利用することができる。
また、図15に示す製造方法では、図15(c)〜(e)の工程をウェットエッチングのような化学的な加工ではなく、物理的な加工により行っても良い。第1実施形態と同様、サンドブラスト処理や切削工具を用いた処理により、メッキ層を部分的に除去しても良い。
図16(a)〜(d)は、本発明の第6実施形態に係る半導体装置150の製造方法(認識マーク加工〜樹脂封止工程まで)を示す断面図である。図16において、第1〜第5実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図16(a)では、まず始めに、図14又は図15の方法により製造した基板20を用意し、この基板20の表面に認識マーク8を形成する。ここでは、第1実施形態と同様、例えばインクジェット工法又はレーザーマークによって、所望の位置のポスト5上面を着色して認識マーク8を形成する。次に、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子11を位置合わせする。そして、IC固定領域の複数本のポスト5上に接着剤12を介してIC素子11を取り付ける。
次に、図16(b)に示すように、IC固定領域以外の領域(即ち、IC素子11の直下から外れた領域)のポスト5の上面と、IC素子11の能動面に設けられているパッド端子とを例えば金線13で接続する。ここでは、認識マーク8を目印に、外部端子となるポスト5を認識し、認識したポスト5に金線13の一端を接続するようにしても良い。このような方法によれば、複数本のポスト5の中から外部端子となるポスト5を正しく認識することができ、認識したポスト5に金線13を精度良く取り付けることができる。
次に、図16(c)に示すように、IC素子11、金線13及びポスト5を含む基板20の上方全体をモールド樹脂14で封止する。モールド樹脂14は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、例えば、IC素子11を含む基板20の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂14を供給する。このような減圧下での樹脂供給により、キャビティ内にモールド樹脂14を充填性良く供給することができ、図16(c)に示すように、モールド樹脂14で凹部4aを隙間無く埋め込むことができる。
その後、メッキ層3bをマスクに基板20を裏面の側からエッチングして連結部6を取り除き、図16(d)に示すように、隣り合うポスト5同士を電気的に切り離す。この基板20のエッチングは、例えば塩化第2鉄溶液又はアルカリ溶液を用いて行う。これにより、金線13に繋がるポスト5をそれぞれ電気的に独立した外部端子として使用することが可能となる。
なお、メッキ層3bの保護膜として裏面側に図示しないフォトレジストが残されている場合は、当該フォトレジストを連結部のエッチング後に除去する。
また、メッキ層3bがAgメッキの場合は、Agメッキを除去し、別のメッキ処理を行っても良い。即ち、Agメッキを除去し、その後、別種類のメッキをメッキ層3bとして付け直しても良い。別種類のメッキとしては、例えば、Ni/Pd/Au、又は、Ni/Au、半田などが挙げられる。このようなメッキ層3bの付け直しは、裏面側にフォトレジストが形成されている場合は当該フォトレジストを除去した後で行えば良く、また、裏面側にフォトレジストが形成されていない場合は連結部を除去した後で行えば良い。
その後、モールド樹脂14をダイシングして個片化する。このダイシング工程は、図4(a)又は図4(b)に示した通りであり、認識マーク8が形成されたポスト5をカットしても良い。ダイシングラインと認識マーク8との位置関係により、認識マーク8が半導体装置150の内部に残る場合と、残らない場合とがある。これにより、半導体装置150が完成する。
このように、本発明の第6実施形態によれば、第1実施形態と同様、IC素子11を搭載するためのダイパッドとして、又は、IC素子11の外部端子として複数本のポスト5を利用することができ、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本のポスト5をダイパッド又は外部端子として使い分けることができる。従って、第1実施形態と同様、素子搭載及び外部端子として用いる基板20の仕様を共通化でき、半導体装置の製造コストの低減に寄与することができる。
また、本発明の第6実施形態によれば、第1実施形態と同様、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子11を位置合わせしている。従って、IC素子11をIC固定領域に精度良く位置合わせすることができ、IC固定領域にあるポスト5上にIC素子11を位置ズレ少なく取り付けることができる。
さらに、本発明の第6実施形態によれば、下記a)、b)の2重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からポスト5が脱落することを防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
第6実施形態における本発明との対応関係は、第1実施形態と同じである。
(7)第7実施形態
上記の第1〜第6実施形態では、複数本のポスト5を有する基板10又は20上にIC素子11を搭載する場合について説明した。しかしながら、本発明では、基板10又は20に搭載される素子はIC素子11に限定されるものではなく、例えば抵抗体素子、容量素子等の受動部品であっても良い。
図17(a)〜(c)は、本発明の第7実施形態に係る半導体装置160、170、180の構成例を示す断面図である。図17において、第1〜第6実施形態と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図17(a)に示す半導体装置160は、受動部品31がポスト5の表面に半田32で固定されると共に、この受動部品31とIC素子11との電気的接続(即ち、結線)がマザーボード(図示せず)側で行われるタイプの装置である。図17(a)において、この半導体装置160のポスト5の裏面側の部位はモールド樹脂14から露出しており、且つ、ポスト5の側面は断面視で湾曲している。また、半田32層は、例えば、受動部品31を実装する前にポスト5の表面にクリーム半田32が塗布され、実装時に当該クリーム半田32にリフロー処理が施されることにより形成されたものである。
図17(b)に示す半導体装置170は、受動部品31がポスト5に半田32で固定されると共に、この受動部品31とIC素子11との電気的接続が金線33等で行われるタイプの装置である。この半導体装置170においても、ポスト5の裏面側の部位はモールド樹脂14から露出しており、且つ、ポスト5の側面は断面視で湾曲している。また、受動部品31の端子部34はその表面がAu又はAgでメッキされており、端子部34とポスト5の表面とが金線33で接続されている。さらに、IC素子11に繋がる金線13の一部と、受動部品31に繋がる金線33の一部が同一のポスト5の表面に接続されており、金線13と、ポスト5と、金線33とを介してIC素子11と受動部品31とが電気的に接続されている。
図17(c)に示す半導体装置180は、受動部品31がポスト5に絶縁性樹脂35で固定されると共に、この受動部品31とIC素子11との電気的接続が金線33等で行われるタイプの装置である。この半導体装置180において、図17(b)に示した半導体装置170と異なる点は、受動部品31とポスト5とを接合する接合部材が、半田ではなく絶縁性樹脂35であるという点だけである。その他の構成は全て同じである。
このように、本発明の第7実施形態に係る半導体装置160、170、180は、IC素子11又は受動部品31を搭載するためのダイパッドとして、また、IC素子11又は受動部品31の外部端子として、複数本のポスト5をそれぞれ利用することができる。そして、任意に設定されるIC固定領域の形状及び大きさと、受動部品31を固定する領域の形状及び大きさとに応じて、複数本のポスト5をダイパッド又は外部端子として使い分けることができる。従って、第1実施形態と同様、基板10の仕様を共通化でき、半導体装置の製造コストの低減に寄与することができる。
また、本発明の第7実施形態では、ダイアタッチ工程において、認識マーク8を目印に受動部品31が取り付けられる領域(以下、所定領域という。)を認識し、認識した所定領域に受動部品31を位置合わせしても良い。このような方法によれば、受動部品31を所定領域に精度良く位置合わせすることができ、所定領域にある複数本のポスト5上に受動部品31を位置ズレ少なく取り付けることができる。また、ワイヤーボンディング工程において、認識マーク8を目印に、外部端子となるポスト5を認識し、認識したポスト5に金線13、33の一端をそれぞれ接続するようにしても良い。このような方法によれば、複数本のポスト5の中から外部端子となるポスト5を正しく認識することができ、認識したポスト5に金線13、33をそれぞれ精度良く取り付けることができる。
さらに、本発明の第7実施形態によれば、下記a)、b)の2重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からのポスト5の脱落を防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
この第7実施形態では、受動部品31が取り付けられたポスト5が本発明の「第3の金属支柱」に対応し、受動部品31と電気的に接続されたポスト5が本発明の「第4の金属支柱」に対応している。また、半田32又は金線33が本発明の「第3の導電部材」に対応している。その他の対応関係は第1実施形態と同じである。
(8)第8実施形態
上記の第1〜第7実施形態では、複数本のポスト5とIC素子11とを金線13を用いて電気的に接続する場合(即ち、ワイヤーボンディング方式)について説明した。しかしながら、本発明はワイヤーボンディング方式に限られることはなく、例えばフェイスダウン方式でも良い。第8実施形態では、この点について具体的に説明する。
図18(a)〜(e)は、本発明の第8実施形態に係る半導体装置190の製造方法を示す断面図である。図18において、第1〜第7実施形態で説明した各図と同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。
図18(a)では、まず始めに、図1又は図2の方法により製造した基板10を用意し、この基板10の表面に認識マーク8を形成する。ここでは、第1実施形態と同様、例えばインクジェット工法又はレーザーマークによって、所望の位置のポスト5上面を着色して認識マーク8を形成する。なお、ワイヤーボンディング方式と比べて、フェイスダウン方式ではIC素子41と基板10との位置合わせにより高精度が求められるので、例えば、1つのIC固定領域に対して2つ以上の認識マーク8を形成しておくと良い。
次に、図18(b)に示すように、IC素子41の能動面を基板10に向けた状態で、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子41を位置合わせする。そして、図18(c)に示すように、IC素子41をIC固定領域に位置合わせした状態で、IC素子41を基板10側に押し当てて、IC素子41の能動面に形成された複数個の電極42を、これらに各々対応する複数本のポスト5上面にそれぞれ接合する。ここで、電極42は例えば金からなるスタッドバンプであり、その配置間隔(ピッチ)は、ポスト5のピッチの整数倍となるように設計されている。これにより、IC素子41が基板10に取り付けられ、IC素子41の電極42とポスト5とが電気的に接続される。なお、電極42としては、電解メッキで形成した金からなるバンプや、半田バンプなどを用いてもよい。
次に、図18(d)に示すように、IC素子41を含む基板10の上方全体をモールド樹脂14で封止する。モールド樹脂14は、例えば熱硬化性のエポキシ樹脂等である。この樹脂封止工程では、例えば、IC素子41を含む基板10の表面側にキャビティを被せてその内側を減圧し、減圧されたキャビティ内にモールド樹脂14を供給する。これにより、キャビティ内にモールド樹脂14を充填性良く供給することができ、モールド樹脂14で凹部4aを隙間無く埋め込むことができる。
その後、ポスト5同士を連結している連結部6を裏面の側からエッチングして取り除く。これにより、図18(e)に示すように、隣り合うポスト5同士を電気的に切り離すことができ、ポスト5をそれぞれ電気的に独立した外部端子として使用することが可能となる。その後、モールド樹脂14をダイシングして個片化する。このダイシング工程は、図4(a)又は図4(b)に示した通りであり、認識マーク8が形成されたポスト5をカットしても良い。これにより、半導体装置190が完成する。
このように、本発明の第8実施形態によれば、ワイヤーボンディング方式と同様、任意に設定されるIC固定領域の形状及び大きさに応じて、複数本のポスト5をダイパッド又は外部端子として使い分けることができるので、第1実施形態と同様、素子搭載及び外部端子として用いる基板10の仕様を共通化でき、半導体装置の製造コストの低減に寄与することができる。
また、本発明の第8実施形態によれば、第1実施形態と同様、認識マーク8を目印にIC固定領域を認識し、認識したIC固定領域にIC素子41を位置合わせしている。従って、IC素子41をIC固定領域に精度良く位置合わせすることができ、IC固定領域にあるポスト5上にIC素子41を位置ズレ少なく取り付けることができる。
さらに、本発明の第8実施形態によれば、下記a)、b)の2重の脱落防止対策を施しているので、ポスト5をモールド樹脂14側に押さえつけることができ、モールド樹脂14からのポスト5の脱落を防ぐことができる。
a)ポスト5の側面の湾曲形状
b)メッキ層3aとポスト5とによるT字型のアンカー効果
この第8実施形態では、電極42が本発明の「第1の導電部材」に対応している。その他の対応関係は第1実施形態と同じである。
なお、上記の第1〜第8実施形態では、基板10に形成される凹部4a及び4bの断面視での形状(以下、断面形状という。)が腕型である場合を例に挙げて説明した。しかしながら、凹部4a及び4bの断面形状はこれに限られることはない。例えば、図19(a)〜(e)に示すように、凹部4a及び4bの断面形状は楕円を横に倒したしたような形状でも良い。このとき、凹部4a又は4bに面するポスト5の側面は、くびれ形状となる。
このような構成であれば、図19(d)において、IC素子11及び基板10の表面側の部位を樹脂封止する際にくびれがモールド樹脂14を掴むような形となる。従って、図19(d)以降の工程では、くびれによるアンカー効果を得ることができ、モールド樹脂14からのポスト5の脱落をより強固に防止することができる。
また、図19(a)〜(e)に示すくびれ形状は、例えばスプレー式のウェットエッチングにより形成することが可能である。スプレー式では、エッチング溶液の噴霧角度を銅板の表面に対して垂直に設定することで深さ方向へのエッチングを促進させることができ、斜めにすることで横方向へのエッチング(即ち、サイドエッチング)を促進させることができる。さらに、エッチング液の噴霧圧力を高めることにより、エッチング速度を高めることもできる。従って、例えば、銅板のエッチングをスプレー式で行うと共に、銅板の表面に対するエッチング溶液の噴霧角度、噴霧圧力をエッチング中に適宜変化させることにより、ポスト5の側面を断面視でくびれ形状にすることができる。
第1実施形態に係る基板10の製造方法を示す図。 第1実施形態に係る基板10の製造方法を示す図。 第1実施形態に係る半導体装置100の製造方法を示す図。 第1実施形態に係るダイシング工程を示す図。 基板10の形状の一例を示す図。 基板10における認識マーク8の形成位置の一例を示す図。 半導体装置100の断面形状の一例を示す図。 第2実施形態に係る半導体装置110の製造方法を示す図。 第3実施形態に係る半導体装置120の製造方法を示す図。 半導体装置120の断面形状の一例を示す図。 第4実施形態に係る半導体装置130の構成例を示す図。 第5実施形態に係る半導体装置140の製造方法を示す図。 第5実施形態に係る半導体装置140の製造方法を示す図。 第6実施形態に係る基板20の製造方法を示す図。 第6実施形態に係る基板20の製造方法(を示す図。 第6実施形態に係る半導体装置150の製造方法を示す図。 第7実施形態に係る半導体装置160等の構成例を示す図。 第8実施形態に係る半導体装置190の製造方法を示す図。 ポスト5の側面形状の他の例を示す図。 従来例を示す図。 従来例を示す図。 従来例を示す図。 従来例を示す図。
符号の説明
1 銅板、2a、2b フォトレジスト、2a´、2b´ レジストパターン、3a、3b メッキ層、3a´、3b´ (パターニング前の)メッキ層、4a、4b 凹部、5 ポスト、6 連結部、7a、7b フォトレジスト、7a´、7b´ レジストパターン、8 認識マーク、10、20 基板、11、41 IC素子、12 接着剤、13、33 金線、14 モールド樹脂、15 ブレード、16 ソルダーレジスト、17 端子部、18 突起部、19 半田ボール、21 マザーボード、22 アンダーフィル、配線層、31 受動部品、32 半田、34 端子部、35 絶縁性樹脂、42 電極、100、110、120、130、140、150、160、170、180、190 半導体装置

Claims (18)

  1. IC素子を固定するための基板であって、
    第1の面及び前記第1の面とは反対側を向く第2の面を有し、平面視で縦方向及び横方向に並び、全て同一形状である複数本の金属支柱と、
    前記複数本の金属支柱を前記第1の面から前記第2の面に至る間の一部分で互いに連結する連結部と、を備えることを特徴とする基板。
  2. 前記連結部は、前記金属支柱と同一の材料で構成されていることを特徴とする請求項1に記載の基板。
  3. 前記複数本の金属支柱は、その各々が同一の寸法に形成されていることを特徴とする請求項1又は請求項2に記載の基板。
  4. 前記複数本の金属支柱の側面は断面視で湾曲していることを特徴とする請求項1から請求項3の何れか一項に記載の基板。
  5. 前記複数本の金属支柱は断面視でくびれていることを特徴とする請求項4に記載の基板。
  6. 前記複数本の金属支柱の前記第1の面にそれぞれ形成された第1のメッキ層をさらに備え、
    前記第1のメッキ層は前記第1の面から外側へはみ出していることを特徴とする請求項1から請求項5の何れか一項に記載の基板。
  7. IC素子を固定するための基板を製造する方法であって、
    第1の面及び前記第1の面とは反対側を向く第2の面を有する金属板を少なくとも前記第1の面から部分的にエッチングし、平面視で縦方向及び横方向に並んだ複数本の金属支柱を形成する工程を含み、
    前記複数本の金属支柱を形成する工程では、前記複数本の金属支柱が全て同一形状をなし、且つ、前記複数本の金属支柱が前記第1の面と前記第2の面の間で互いに連結されるように、前記エッチングを行うことを特徴とする基板の製造方法。
  8. 前記複数本の金属支柱を形成する工程の前に、
    第1のメッキ層を前記第1の面の第1の領域に形成する工程をさらに有し、
    前記複数本の金属支柱を形成する工程では、前記エッチングとして、前記第1のメッキ層をマスクに前記金属板を前記第1の面からウェットエッチングすることにより前記複数本の金属支柱を形成することを特徴とする請求項7に記載の基板の製造方法。
  9. 前記複数本の金属支柱を形成する工程の前に、
    第2のメッキ層を前記第2の面の第2の領域に形成する工程をさらに有し、
    前記複数本の金属支柱を形成する工程では、前記エッチングとして、前記第1のメッキ層をマスクに前記金属板を前記第1の面からウェットエッチングすると共に、前記第2のメッキ層をマスクに前記金属板を前記第2の面からウェットエッチングすることにより、前記複数本の金属支柱を形成することを特徴とする請求項8に記載の基板の製造方法。
  10. 前記複数本の金属支柱を形成する工程では、前記第1のメッキ層よりも前記金属板の方がエッチングされ易い条件で当該金属板を前記第1の面からウェットエッチングすることを特徴とする請求項8又は請求項9に記載の基板の製造方法。
  11. 第1の面及び前記第1の面とは反対側を向く第2の面を有し、平面視で縦方向及び横方向に並び、全て同一形状をなす複数本の金属支柱であって、第1の金属支柱及び第2の金属支柱を有する前記複数本の金属支柱と、
    前記第1の金属支柱の前記第1の面に固定されたIC素子と、
    前記第2の金属支柱の前記第1の面と前記IC素子のパッド端子とを接続する第1の導電部材と、
    前記IC素子及び前記第1の導電部材と、前記複数本の金属支柱の一部を封止する第1の樹脂とを備え、
    前記複数本の金属支柱の前記第2の面は前記第1の樹脂から露出しており、
    前記複数本の金属支柱の側面は断面視で湾曲していることを特徴とする半導体装置。
  12. 前記複数本の金属支柱は断面視でくびれていることを特徴とする請求項11に記載の半導体装置。
  13. 前記複数本の金属支柱の前記第1の面にそれぞれ形成された第1のメッキ層をさらに備え、
    前記第1のメッキ層は前記第1の面から外側へはみ出していることを特徴とする請求項11又は請求項12に記載の半導体装置。
  14. 前記複数本の金属支柱の前記第1の樹脂から露出している部位を封止する第2の樹脂、をさらに備え、
    前記複数本の金属支柱のそれぞれは、断面視で前記第1の面と前記第2の面との間において第1の幅を有する第1の部分と、第1の幅よりも広い第2の幅を有する第2の部分と、を有し、
    前記第2の部分は、前記第1の樹脂と前記第2の樹脂とにより断面視で挟まれていることを特徴とする請求項11から請求項13の何れか一項に記載の半導体装置。
  15. 前記複数本の金属支柱の前記第2の面にそれぞれ形成された第2のメッキ層と、
    前記第2のメッキ層の一部を覆うように形成された第2の導電部材、をさらに備え、
    前記第2のメッキ層の外周部を前記第2の樹脂が覆い、前記第2の樹脂の前記外周部を覆っている部分を前記第2の導電部材が覆っていることを特徴とする請求14に記載の半導体装置。
  16. 前記複数本の金属支柱がそれぞれ接続されたマザーボードと、
    前記複数本の金属支柱の前記第1の樹脂から露出している部位を、前記第1の樹脂と前記マザーボードとの間で封止する第3の樹脂と、をさらに備えることを特徴とする請求項11から請求項13の何れか一項に記載の半導体装置。
  17. 前記複数本の金属支柱は第3の金属支柱及び第4の金属支柱を有し、
    前記第3の金属支柱の前記第1の面に固定された受動部品と、
    前記第4の金属支柱の前記第1の面と前記受動部品の端子部とを接続する第3の導電部材と、をさらに備え、
    前記受動部品と、前記第3の導電部材とが前記第1の樹脂により封止されていることを特徴とする請求項11に記載の半導体装置。
  18. 第1の面及び前記第1の面とは反対側を向く第2の面を有する金属板を少なくとも前記第1の面から部分的にエッチングし、平面視で縦方向及び横方向に並んだ複数本の金属支柱を形成する工程であって、前記複数本の金属支柱を全て同一形状をなし、且つ、前記複数本の金属支柱が前記第1の面と前記第2の面の間で互いに連結部によって連結されるように、前記エッチングを行う前記複数本の金属支柱を形成する工程と、
    前記複数本の金属支柱のうちの第1の金属支柱の前記第1の面にIC素子を固定する工程と、
    前記複数本の金属支柱のうちの第2の金属支柱と前記IC素子のパッド端子とを第1の導電部材で接続する工程と、
    前記IC素子及び前記第1の導電部材と、前記複数本の金属支柱のうちの前記第1の面側の部位を第1の樹脂で封止する工程と、
    前記第1の樹脂による封止する工程の後で、前記連結部を前記第2の面からエッチングして取り除く工程と、を含むことを特徴とする半導体装置の製造方法。
JP2008192695A 2007-07-31 2008-07-25 基板及びその製造方法、並びに半導体装置及びその製造方法 Withdrawn JP2009055015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008192695A JP2009055015A (ja) 2007-07-31 2008-07-25 基板及びその製造方法、並びに半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007199566 2007-07-31
JP2008192695A JP2009055015A (ja) 2007-07-31 2008-07-25 基板及びその製造方法、並びに半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009055015A true JP2009055015A (ja) 2009-03-12

Family

ID=40332039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192695A Withdrawn JP2009055015A (ja) 2007-07-31 2008-07-25 基板及びその製造方法、並びに半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7807498B2 (ja)
JP (1) JP2009055015A (ja)
KR (1) KR101014505B1 (ja)
CN (1) CN101359641A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283147A (ja) * 2009-06-04 2010-12-16 Seiko Epson Corp 半導体装置の製造方法、基板の製造方法及び基板
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
JP2012514326A (ja) * 2008-12-24 2012-06-21 エルジー イノテック カンパニー リミテッド 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
JP2015181202A (ja) * 2009-10-29 2015-10-15 日亜化学工業株式会社 発光装置及びその製造方法
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法
JP2017054845A (ja) * 2015-09-07 2017-03-16 Shマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
JP2017103301A (ja) * 2015-11-30 2017-06-08 Shマテリアル株式会社 Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2018018864A (ja) * 2016-07-25 2018-02-01 Shマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JPWO2019111744A1 (ja) * 2017-12-08 2021-04-30 日本電産リード株式会社 Mi素子の製造方法、及び、mi素子
JP2023051512A (ja) * 2021-09-30 2023-04-11 日亜化学工業株式会社 ディスプレイ用基板、ディスプレイ用基板を用いた発光装置及びそれらの製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025467A (en) * 2008-12-25 2010-07-01 United Test Ct Inc Ball implantation method and ball implantation system applying the method
US8803300B2 (en) * 2009-10-01 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with protective coating and method of manufacture thereof
US20110108966A1 (en) * 2009-11-11 2011-05-12 Henry Descalzo Bathan Integrated circuit packaging system with concave trenches and method of manufacture thereof
EP2337068A1 (en) * 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US8138595B2 (en) * 2010-03-26 2012-03-20 Stats Chippac Ltd. Integrated circuit packaging system with an intermediate pad and method of manufacture thereof
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
TWI419290B (zh) 2010-10-29 2013-12-11 日月光半導體製造股份有限公司 四方扁平無引腳封裝及其製作方法
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8617933B2 (en) * 2011-05-27 2013-12-31 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
KR20140050387A (ko) * 2012-10-19 2014-04-29 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
US9202712B2 (en) * 2013-01-24 2015-12-01 Asm Technology Singapore Pte Ltd. Lead frame and a method of manufacturing thereof
TWI502657B (zh) * 2013-04-18 2015-10-01 矽品精密工業股份有限公司 半導體封裝件之製法
WO2015059915A1 (ja) * 2013-10-22 2015-04-30 凸版印刷株式会社 Icモジュール及びicカード、icモジュール基板
JP2015146384A (ja) * 2014-02-03 2015-08-13 イビデン株式会社 プリント配線板
CN103874321B (zh) * 2014-02-27 2017-11-07 京东方科技集团股份有限公司 电路板及其制造方法
US20160307799A1 (en) * 2015-04-15 2016-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor substrates, semiconductor packages and processes of making the same
CN105161425A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
CN105161424A (zh) * 2015-07-30 2015-12-16 南通富士通微电子股份有限公司 半导体叠层封装方法
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
CN110045445B (zh) * 2018-01-15 2021-06-29 茂邦电子有限公司 具高深宽比光导孔阵列的光导板及其制造方法
DE102019110191A1 (de) * 2019-04-17 2020-10-22 Infineon Technologies Ag Package aufweisend einen Identifizierer auf und/oder in einem Träger
JP2021089928A (ja) * 2019-12-03 2021-06-10 ソニーグループ株式会社 電子部品および電子部品の製造方法
CN114937718A (zh) * 2022-04-26 2022-08-23 江西新菲新材料有限公司 基板的制造方法、基板、显示面板及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210743A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置及びその製造方法
JP2001274183A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005332999A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 回路装置およびその製造方法、板状体
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JP3420709B2 (ja) * 1998-11-09 2003-06-30 新光電気工業株式会社 Locタイプのリードフレーム及びその製造方法
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
JP3780122B2 (ja) * 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
TW548816B (en) * 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
TW544784B (en) * 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP2004281486A (ja) 2003-03-13 2004-10-07 Rohm Co Ltd 半導体パッケージ及び同パッケージを用いた半導体装置
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
JP4441282B2 (ja) * 2004-02-02 2010-03-31 富士フイルム株式会社 蒸着マスク及び有機el表示デバイスの製造方法
WO2006035321A2 (en) * 2004-05-06 2006-04-06 United Test And Assembly Center, Ltd. Structurally-enhanced integrated circuit package and method of manufacture
TWI244370B (en) * 2004-07-30 2005-11-21 Ind Tech Res Inst Bonding structure of heat sink fin and heat spreader

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210743A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置及びその製造方法
JP2001274183A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005332999A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 回路装置およびその製造方法、板状体
JP2007048981A (ja) * 2005-08-10 2007-02-22 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514326A (ja) * 2008-12-24 2012-06-21 エルジー イノテック カンパニー リミテッド 多列リード型リードフレーム及びこれを用いた半導体パッケージの製造方法
US8956919B2 (en) 2008-12-24 2015-02-17 Lg Innotek Co., Ltd. Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
US8125062B2 (en) 2009-06-01 2012-02-28 Seiko Epson Corporation Lead frame, lead frame fabrication, and semiconductor device
JP2010283147A (ja) * 2009-06-04 2010-12-16 Seiko Epson Corp 半導体装置の製造方法、基板の製造方法及び基板
JP2015181202A (ja) * 2009-10-29 2015-10-15 日亜化学工業株式会社 発光装置及びその製造方法
US9088262B2 (en) 2011-03-03 2015-07-21 Seiko Epson Corporation Vibrating device, method for manufacturing vibrating device, and electronic apparatus
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法
JP2017054845A (ja) * 2015-09-07 2017-03-16 Shマテリアル株式会社 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法
JP2017103301A (ja) * 2015-11-30 2017-06-08 Shマテリアル株式会社 Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2018018864A (ja) * 2016-07-25 2018-02-01 Shマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2019075496A (ja) * 2017-10-18 2019-05-16 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7039245B2 (ja) 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JPWO2019111744A1 (ja) * 2017-12-08 2021-04-30 日本電産リード株式会社 Mi素子の製造方法、及び、mi素子
JP2023051512A (ja) * 2021-09-30 2023-04-11 日亜化学工業株式会社 ディスプレイ用基板、ディスプレイ用基板を用いた発光装置及びそれらの製造方法
JP7769190B2 (ja) 2021-09-30 2025-11-13 日亜化学工業株式会社 ディスプレイ用基板、ディスプレイ用基板を用いた発光装置及びそれらの製造方法

Also Published As

Publication number Publication date
US7807498B2 (en) 2010-10-05
KR20090013138A (ko) 2009-02-04
US20090032943A1 (en) 2009-02-05
CN101359641A (zh) 2009-02-04
KR101014505B1 (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
JP2009055015A (ja) 基板及びその製造方法、並びに半導体装置及びその製造方法
KR101018520B1 (ko) 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
US9362138B2 (en) IC package and method for manufacturing the same
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP4483969B2 (ja) 基板及びその製造方法、半導体装置の製造方法
JP4270282B2 (ja) 半導体装置の製造方法
TWI576962B (zh) 半導體基板結構與半導體封裝及其製造方法
JP2009302095A (ja) 半導体装置及び半導体装置の製造方法
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
US10643934B2 (en) Wiring substrate and electronic component device
JP7182374B2 (ja) リードフレーム及びその製造方法
CN108074903B (zh) 引线框架和电子元件装置
JP4821803B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010153751A (ja) 半導体パッケージ
JP2010027678A (ja) 半導体装置の製造方法、基板及びその製造方法
JP5131206B2 (ja) 半導体装置
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
JP2003338666A (ja) プリント配線板
JP2877122B2 (ja) 半導体装置及びリードフレーム
JP2004214494A (ja) 半導体装置およびチップサイズパッケージの封止方法
JPH1074797A (ja) 半導体パッケージ及びリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130306