JP2009049188A - Semiconductor device, method for manufacturing the same, and electronic device - Google Patents
Semiconductor device, method for manufacturing the same, and electronic device Download PDFInfo
- Publication number
- JP2009049188A JP2009049188A JP2007213809A JP2007213809A JP2009049188A JP 2009049188 A JP2009049188 A JP 2009049188A JP 2007213809 A JP2007213809 A JP 2007213809A JP 2007213809 A JP2007213809 A JP 2007213809A JP 2009049188 A JP2009049188 A JP 2009049188A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- substrate
- resin protrusion
- wiring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/012—
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】本発明は、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することを目的とする。
【解決手段】電子デバイスは、半導体装置と、複数の基板電極40を有する配線パターン36が形成されて半導体装置が搭載された配線基板34と、を有する。複数の配線24と複数の基板電極40とが対向して電気的に接続する。樹脂突起18は、半導体装置と配線基板34の対向方向に圧縮されて、露出部28が基板電極40に密着する。樹脂突起18の表面は、複数の第1の領域20と、複数の第1の領域20よりも低くなった複数の第2の領域22と、を交互に有する。それぞれの第1の領域20は、いずれかの配線24が載る支持部26と、支持部26及び第2の領域22の間で配線24から露出する露出部28と、を含む。
【選択図】図7An object of the present invention is to ensure electrical insulation reliability without depending on the characteristics of an adhesive.
An electronic device includes a semiconductor device and a wiring substrate on which a wiring pattern having a plurality of substrate electrodes is formed and the semiconductor device is mounted. The plurality of wirings 24 and the plurality of substrate electrodes 40 face each other and are electrically connected. The resin protrusion 18 is compressed in the facing direction of the semiconductor device and the wiring substrate 34, and the exposed portion 28 is in close contact with the substrate electrode 40. The surface of the resin protrusion 18 has a plurality of first regions 20 and a plurality of second regions 22 that are lower than the plurality of first regions 20 alternately. Each first region 20 includes a support portion 26 on which one of the wirings 24 is mounted, and an exposed portion 28 exposed from the wiring 24 between the support portion 26 and the second region 22.
[Selection] Figure 7
Description
本発明は、半導体装置及びその製造方法並びに電子デバイスに関する。 The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic device.
特許文献1に示すように樹脂をコアとしたバンプを、接着剤を用いて、特許文献2に示すように基板に実装する際に、接着剤によっては実装工程の高生産性を実現するためには数秒〜十数秒で硬化するものがある。そういった接着剤では、半導体装置、実装基板、実装装置の加熱治具、環境の組み合わせによっては熱の伝達にバラ付きが生じ硬化度合いにバラつきが生じる。硬化が不十分である接着剤は、本来の硬化膜の特性が発揮できず、十分な接続信頼性の確保が困難となる。特に絶縁信頼性が劣化する。このように短時間硬化の生産性と両立を実現するのは困難であった。
本発明は、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することを目的とする。 An object of this invention is to ensure electrical insulation reliability, without depending on the characteristic of an adhesive agent.
(1)本発明に係る電子デバイスは、
半導体装置であって、集積回路が形成された半導体基板と、前記半導体基板に形成され、前記集積回路に電気的に接続された複数のパッドと、それぞれの前記パッドの少なくとも一部を露出させる開口を有して前記半導体基板上に形成されたパッシベーション膜と、前記パッシベーション膜上に配置された樹脂突起と、前記複数のパッド上から前記樹脂突起上に至るように延び、前記樹脂突起上では相互に間隔をあけて配置されている複数の配線と、を有し、前記樹脂突起の表面は、複数の第1の領域と、前記複数の第1の領域よりも低くなった複数の第2の領域と、を交互に有し、それぞれの前記第1の領域は、いずれかの前記配線が載る支持部と、前記支持部及び前記第2の領域の間で前記配線から露出する露出部と、を含む半導体装置と、
複数の基板電極を有する配線パターンが形成され、前記半導体装置が搭載された配線基板と、
を有し、
前記複数の配線と前記複数の基板電極とが対向して電気的に接続し、
前記樹脂突起は、前記半導体装置と前記配線基板の対向方向に圧縮されて、前記露出部が前記基板電極に密着する。本発明によれば、樹脂突起の露出部が、基板電極に密着することでシール部材として機能する。これにより、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することが可能になる。
(2)この電子デバイスにおいて、
それぞれの前記第1の領域の、両隣の一対の前記第2の領域間方向の第1の幅は、それぞれの前記基板電極の、前記第1の幅と平行方向の第2の幅よりも広くてもよい。
(3)この電子デバイスにおいて、
前記樹脂突起の前記露出部は、前記配線基板の前記基板電極の端部上から前記基板電極の外側に至るように密着してもよい。
(4)この電子デバイスにおいて、
前記半導体装置と前記配線基板とを接着する接着剤をさらに有し、前記接着剤は、前記樹脂突起の前記第2の領域と前記配線基板との間に至るように配置されていてもよい。
(5)本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
前記半導体基板に形成され、前記集積回路に電気的に接続された複数のパッドと、
それぞれの前記パッドの少なくとも一部を露出させる開口を有して前記半導体基板上に形成されたパッシベーション膜と、
前記パッシベーション膜上に配置された樹脂突起と、
前記複数のパッド上から前記樹脂突起上に至るように延び、前記樹脂突起上では相互に間隔をあけて配置されている複数の配線と、
を有し、
前記樹脂突起の表面は、複数の第1の領域と、前記複数の第1の領域よりも低くなった複数の第2の領域と、を交互に有し、
それぞれの前記第1の領域は、いずれかの前記配線が載る支持部と、前記支持部及び前記第2の領域の間で前記配線から露出する露出部と、を含む。本発明によれば、樹脂突起の露出部をシール部材として機能させることができるので、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することが可能になる。
(6)本発明に係る半導体装置の製造方法は、
集積回路が形成された半導体基板であって、前記集積回路に電気的に接続された複数のパッドが形成され、それぞれの前記パッドの少なくとも一部を露出させる開口を有するパッシベーション膜が形成された半導体基板の、前記パッシベーション膜上に樹脂突起を形成する工程と、
前記複数のパッド上から前記樹脂突起上に至るように、かつ、前記樹脂突起上では相互に間隔をあけて配置されるように、複数の金属層を形成する工程と、
前記複数の金属層をマスクとして、前記樹脂突起の表面を、前記複数の金属層に覆われた複数の第1の領域と、前記複数の金属層から露出して前記複数の第1の領域よりも低くなった複数の第2の領域と、を交互に有するように、エッチングする工程と、
前記複数の金属層を、幅が狭くなるようにエッチングして、複数の配線を形成する工程と、
を含み、
前記複数の金属層がエッチングされることで、それぞれの前記第1の領域は、いずれかの前記配線が載る支持部と、前記支持部及び前記第2の領域の間で前記配線から露出する露出部と、を含む。本発明によれば、樹脂突起の露出部をシール部材として機能させることができるので、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することが可能になる。
(1) An electronic device according to the present invention includes:
A semiconductor device, a semiconductor substrate on which an integrated circuit is formed, a plurality of pads formed on the semiconductor substrate and electrically connected to the integrated circuit, and an opening exposing at least a part of each of the pads A passivation film formed on the semiconductor substrate, a resin protrusion disposed on the passivation film, and extending from the plurality of pads to the resin protrusion. A plurality of wirings arranged at intervals, and the surface of the resin protrusion has a plurality of first regions and a plurality of second regions that are lower than the plurality of first regions. And each of the first regions includes a support part on which any of the wirings is mounted, and an exposed part exposed from the wiring between the support part and the second region, Semiconductor device including ,
A wiring pattern having a plurality of substrate electrodes is formed, and a wiring substrate on which the semiconductor device is mounted;
Have
The plurality of wirings and the plurality of substrate electrodes are opposed and electrically connected,
The resin protrusion is compressed in the facing direction of the semiconductor device and the wiring substrate, and the exposed portion is in close contact with the substrate electrode. According to the present invention, the exposed portion of the resin protrusion functions as a seal member by being in close contact with the substrate electrode. This makes it possible to ensure electrical insulation reliability without depending on the characteristics of the adhesive.
(2) In this electronic device,
The first width of each of the first regions in the direction between the pair of adjacent second regions is wider than the second width of each of the substrate electrodes in a direction parallel to the first width. May be.
(3) In this electronic device,
The exposed portion of the resin protrusion may be in close contact with the outside of the substrate electrode from an end portion of the substrate electrode of the wiring board.
(4) In this electronic device,
The semiconductor device may further include an adhesive that bonds the semiconductor device and the wiring board, and the adhesive may be disposed so as to reach between the second region of the resin protrusion and the wiring board.
(5) A semiconductor device according to the present invention includes:
A semiconductor substrate on which an integrated circuit is formed;
A plurality of pads formed on the semiconductor substrate and electrically connected to the integrated circuit;
A passivation film formed on the semiconductor substrate having an opening exposing at least a part of each of the pads;
A resin protrusion disposed on the passivation film;
A plurality of wirings extending from above the plurality of pads to the resin projections, and arranged on the resin projections at intervals from each other;
Have
The surface of the resin protrusion alternately includes a plurality of first regions and a plurality of second regions that are lower than the plurality of first regions,
Each of the first regions includes a support part on which any one of the wirings is mounted, and an exposed part exposed from the wirings between the support part and the second region. According to the present invention, since the exposed portion of the resin protrusion can function as a sealing member, it is possible to ensure electrical insulation reliability without depending on the characteristics of the adhesive.
(6) A method for manufacturing a semiconductor device according to the present invention includes:
A semiconductor substrate on which an integrated circuit is formed, wherein a plurality of pads electrically connected to the integrated circuit are formed, and a passivation film having an opening exposing at least a part of each of the pads is formed. Forming a resin protrusion on the passivation film of the substrate;
Forming a plurality of metal layers so as to reach the resin protrusions from the plurality of pads and to be spaced apart from each other on the resin protrusions;
Using the plurality of metal layers as a mask, the surface of the resin protrusion is exposed from the plurality of first regions covered by the plurality of metal layers and from the plurality of first regions. Etching to alternately have a plurality of second regions that have been lowered, and
Etching the plurality of metal layers so that the width is reduced to form a plurality of wirings;
Including
The plurality of metal layers are etched so that each of the first regions is exposed from the wiring between the support portion on which any of the wirings is mounted and the support portion and the second region. Part. According to the present invention, since the exposed portion of the resin protrusion can function as a sealing member, it is possible to ensure electrical insulation reliability without depending on the characteristics of the adhesive.
図1は、本発明の実施の形態に係る半導体装置を示す平面図である。図2は、図1に示す半導体装置の一部を拡大した斜視図である。図3は、図1に示す半導体装置のIII-III線断面図であり、図4は、図1に示す半導体装置のIV-IV線断面図である。 FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention. FIG. 2 is an enlarged perspective view of a part of the semiconductor device shown in FIG. 3 is a cross-sectional view taken along the line III-III of the semiconductor device shown in FIG. 1, and FIG. 4 is a cross-sectional view taken along the line IV-IV of the semiconductor device shown in FIG.
半導体装置は、半導体基板10を有する。半導体基板10は、それが半導体チップであれば矩形の面を有しており、それが半導体ウエハであれば半導体チップとなる各領域が矩形の面である。半導体基板10(1つの半導体チップ又は半導体チップとなる各領域)には、集積回路12(トランジスタ等)が形成されている。半導体基板10には、集積回路12に電気的に接続されるように、パッド14が形成されている。パッド14は、1列又は複数列(平行な複数列)に並んでいる。パッド14は、半導体基板10の矩形の面の辺に沿って(平行に)並んでいる。パッド14は、内部配線(図示せず)を介して集積回路12に電気的に接続されている。
The semiconductor device has a
半導体基板10には、パッド14の少なくとも一部が露出する様に、保護膜としてのパッシベーション膜16が形成されている。パッシベーション膜16は、例えば、SiO2やSiN等の無機材料のみで形成されていてもよい。パッシベーション膜16は、集積回路12の上方に形成されている。
A
半導体基板10(パッシベーション膜16上)には、樹脂突起18が設けられている。図1には、半導体基板10の矩形の面の辺に沿って(平行に)延びる樹脂突起18が示されており、複数の樹脂突起18が平行に配列されている。樹脂突起18の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、アクリル樹脂、シリコーン樹脂、フェノール樹脂等の樹脂を用いてもよい。
樹脂突起18は長尺形状である。樹脂突起18の表面(半導体基板10とは反対側を向く面)は、凸曲面になっている。詳しくは、樹脂突起18の表面は、樹脂突起18の長手軸又はそれと平行な直線を回転軸として、長手軸の周囲に位置する線(直線又は折れ線)を回転させて描かれる回転面である。樹脂突起18の表面は、複数の第1の領域20と、複数の第2の領域22と、を交互に有する。つまり、一対の第1の領域20の間に1つの第2の領域22があり、一対の第2の領域22の間に1つの第1の領域20がある。第1の領域20は、円柱を中心軸に平行な平面で切断して得られた形状の曲面(円柱の回転面の一部)の形状をなしている。第2の領域22も、円柱を中心軸に平行な平面で切断して得られた形状の曲面(円柱の回転面の一部)の形状をなしている。ただし、第2の領域22は、第1の領域20よりも低く(半導体基板10に近く)なっている。また、第2の領域22は、長手軸に交差する方向の幅も、第1の領域20のそれよりも小さい。このように第2の領域22を低くすることで、配線24の外部端子となる部分を高くして、電気的な接続を図りやすくすることができる。
The
半導体基板10には、複数の配線24が形成されている。配線24の材料として、Au、Ti、TiW、W、Cr、Ni、Al、Cu、Pd又は鉛フリーはんだ等を使用することができる。配線24は、1層又は複数層で形成する。複数の配線24は、パッド14上から樹脂突起18上に至るように形成されている。複数の配線24は、隣同士の間隔をあけて樹脂突起18の上面に形成されている。1つの樹脂突起18上に複数の配線24が形成されている。配線24は、樹脂突起18の長手軸に交差するように延びる。配線24は、パッド14上から、パッシベーション膜16上を通って、樹脂突起18上に至る。配線24とパッド14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。配線24は、樹脂突起18の、パッド14とは反対側の端部を越えて、パッシベーション膜16上に至るように形成されている。
A plurality of
樹脂突起18の第1の領域20は、いずれかの配線24が載る支持部26と、支持部26及び第2の領域22の間で配線24から露出する露出部28と、を含む。第1の領域20では、一対の露出部28の間に1つの支持部26があり、支持部26に配線24が位置している。配線24は、その厚み分、露出部28よりも高くなっている。
The
図5(A)〜図5(C)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、上述した半導体基板10のパッシベーション膜16上に樹脂突起18を形成する。例えば、パッシベーション膜16上に、スピンコートなどによって、感光性の樹脂前駆体層を形成し、マスクを用いて樹脂前駆体層を露光し、現像してパターニングし、さらに、熱によって溶融して表面張力によって曲率を有する表面形状にして再硬化する。そして、図5(A)に示すように、曲率を有する表面形状の樹脂突起18を形成する。
5A to 5C are diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention. In the present embodiment,
続いて、パッシベーション膜16上及び樹脂突起18上に、スパッタリングなどによって金属膜を形成し、リソグラフィを適用して、金属膜をパターニングする。こうして、図5(B)に示すように、複数のパッド14上から樹脂突起18上に至るように、かつ、樹脂突起18上では相互に間隔をあけて配置されるように、複数の金属層30を形成する。
Subsequently, a metal film is formed on the
続いて、図5(C)に示すように、複数の金属層30をマスクとして、樹脂突起18の表面を、複数の金属層30に覆われた複数の第1の領域20と、複数の金属層30から露出して複数の第1の領域20よりも低くなった複数の第2の領域22と、を交互に有するように、エッチングする。エッチングにはプラズマ(例えばO2プラズマ)を使用してもよい。
Subsequently, as shown in FIG. 5C, with the plurality of
その後、複数の金属層30を、幅が狭くなるようにエッチングして、複数の配線24を形成する(図2参照)。複数の金属層30がエッチングされることで、それぞれの第1の領域20は、いずれかの配線24が載る支持部26と、支持部26及び第2の領域22の間で配線24から露出する露出部28と、を含む。
Thereafter, the plurality of
図6は、本発明の実施の形態に係る電子デバイスの製造方法を説明する図である。なお、図6に示す半導体装置の断面は、図4に示す断面に対応する。 FIG. 6 is a diagram for explaining a method for manufacturing an electronic device according to an embodiment of the present invention. Note that the cross section of the semiconductor device illustrated in FIG. 6 corresponds to the cross section illustrated in FIG.
本実施の形態では、上述した半導体装置(ただし、半導体基板10は半導体チップ)を、熱硬化性の接着樹脂前駆体32を介して、配線基板34上に配置する。配線基板34には、配線パターン36が形成されており、配線パターン36の一部を露出させるように、保護膜としてのパッシベーション膜38が形成されている。パッシベーション膜38は、例えば、SiO2やSiN等の無機材料のみで形成されていてもよい。配線パターン36のパッシベーション膜38から露出する部分が基板電極40である。配線基板34は、液晶パネル又は有機EL(Electrical Luminescence)パネルの一部であってもよい。配線基板34はガラス又はセラミックスのいずれであってもよい。
In the present embodiment, the above-described semiconductor device (wherein the
半導体装置は、樹脂突起18上の配線24が基板電極40に対向するように配置する。また、樹脂突起18の露出部28を基板電極40に対向させる。詳しくは、樹脂突起18の露出部28は、配線基板34の基板電極40の端部上から基板電極40の外側(パッシベーション膜38の基板電極40に隣接する部分又はパッシベーション膜38を形成しない場合には配線基板34の表面)に至るように対向させる。なお、樹脂突起18の第1の領域20の、両隣の一対の第2の領域22間方向の第1の幅W1は、それぞれの基板電極40の、第1の幅W1と平行方向の第2の幅W2よりも広い。
The semiconductor device is disposed so that the
そして、半導体装置及び配線基板34の間に押圧力及び熱を加える。押圧力によって、樹脂突起18上の複数の配線24を基板電極40に電気的に接続(圧接)させ、露出部28を基板電極40の一部に密着させる。樹脂突起18が圧縮されるので、配線24が樹脂突起18にめり込む。
Then, a pressing force and heat are applied between the semiconductor device and the
樹脂突起18は、第2の領域22が第1の領域20よりも低くなって凹部を形成しているので、樹脂突起18を交差する方向に接着樹脂前駆体32を流動させることができる。したがって、接着樹脂前駆体32を押し広げ、気泡を除去することができる。
In the
そして、熱によって、接着樹脂前駆体32を硬化収縮させる。接着樹脂前駆体32が硬化するまで押圧力を加えたまま維持する。接着樹脂前駆体32が硬化したら押圧力を解除する。こうして、電子デバイスを製造する。
Then, the
図7は、本発明の実施の形態に係る電子デバイスを説明する図である。電子デバイスは、上述した半導体装置(ただし、半導体基板10は半導体チップ)と、複数の基板電極40を有する配線パターン36が形成された配線基板34と、を有する。半導体装置は、樹脂突起18(その上端部)上の配線24が基板電極40に対向するように、配線基板34に搭載されている。複数の配線24と基板電極40が電気的に接続している。配線基板34は、液晶パネル又は有機EL(Electrical Luminescence)パネルの一部であってもよい。配線パターン36はガラス又はセラミックスのいずれであってもよい。
FIG. 7 is a diagram illustrating an electronic device according to an embodiment of the present invention. The electronic device includes the above-described semiconductor device (where the
樹脂突起18は、半導体装置及び配線基板34の対向方向に圧縮された状態で配置されている。樹脂突起18の露出部28が基板電極40に密着している。詳しくは、樹脂突起18の露出部28は、配線基板34の基板電極40の端部上から基板電極40の外側(パッシベーション膜38の基板電極40に隣接する部分又はパッシベーション膜38を形成しない場合には配線基板34の表面)に至るように密着している。例えば、基板電極40の中央部と配線24の一部が接触(密着)し、その周囲を完全に囲むように露出部28が、基板電極40の周縁部に密着している。樹脂突起18が圧縮されることで、配線24が樹脂突起18にめりこみ、配線24の表面と、露出部28の少なくとも配線24と隣接する部分の表面が面一になっている。
The
本実施の形態によれば、樹脂突起18の露出部28が基板電極40に密着することでシール部材として機能する。これにより、隣同士の配線24の絶縁性が確保されるので、接着剤42の特性に依存せずに電気的な絶縁信頼性を確保することが可能になる。
According to the present embodiment, the exposed
半導体基板10と配線基板34の間には、硬化した接着剤42が介在する。接着剤42は、樹脂突起18の第2の領域22と配線基板34との間に至る。接着剤42は硬化収縮している。接着剤42は、硬化時の収縮による残存ストレスを内在している。
A cured
電子デバイスは、表示デバイス(パネルモジュール)であってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。図8には、表示デバイスとして構成された電子デバイス1000を示す。電子デバイス1000に使用される半導体装置1は、表示デバイスを制御するドライバICである。また、電子デバイス1000を有する電子機器として、図9にはノート型パーソナルコンピュータ2000を、図10には携帯電話3000を、それぞれ示す。
The electronic device may be a display device (panel module). The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. FIG. 8 shows an
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
10…半導体基板、 12…集積回路、 14…パッド、 16…パッシベーション膜、 18…樹脂突起、 20…第1の領域、 22…第2の領域、 24…配線、 26…支持部、 28…露出部、 30…金属層、 32…接着樹脂前駆体、 34…配線基板、 36…配線パターン、 38…パッシベーション膜、 40…基板電極、 42…接着剤
DESCRIPTION OF
Claims (6)
複数の基板電極を有する配線パターンが形成され、前記半導体装置が搭載された配線基板と、
を有し、
前記複数の配線と前記複数の基板電極とが対向して電気的に接続し、
前記樹脂突起は、前記半導体装置と前記配線基板の対向方向に圧縮されて、前記露出部が前記基板電極に密着する電子デバイス。 A semiconductor device, a semiconductor substrate on which an integrated circuit is formed, a plurality of pads formed on the semiconductor substrate and electrically connected to the integrated circuit, and an opening exposing at least a part of each of the pads A passivation film formed on the semiconductor substrate, a resin protrusion disposed on the passivation film, and extending from the plurality of pads to the resin protrusion. A plurality of wirings arranged at intervals, and the surface of the resin protrusion has a plurality of first regions and a plurality of second regions that are lower than the plurality of first regions. And each of the first regions includes a support part on which any of the wirings is mounted, and an exposed part exposed from the wiring between the support part and the second region, Semiconductor device including ,
A wiring pattern having a plurality of substrate electrodes is formed, and a wiring substrate on which the semiconductor device is mounted;
Have
The plurality of wirings and the plurality of substrate electrodes are opposed and electrically connected,
The resin protrusion is compressed in the facing direction of the semiconductor device and the wiring substrate, and the exposed portion is in close contact with the substrate electrode.
それぞれの前記第1の領域の、両隣の一対の前記第2の領域間方向の第1の幅は、それぞれの前記基板電極の、前記第1の幅と平行方向の第2の幅よりも広い電子デバイス。 The electronic device according to claim 1,
The first width of each of the first regions in the direction between the pair of adjacent second regions is wider than the second width of each of the substrate electrodes in a direction parallel to the first width. Electronic devices.
前記樹脂突起の前記露出部は、前記配線基板の前記基板電極の端部上から前記基板電極の外側に至るように密着する電子デバイス。 The electronic device according to claim 1 or 2,
The exposed portion of the resin protrusion is an electronic device that is in close contact with the outside of the substrate electrode from an end portion of the substrate electrode of the wiring board.
前記半導体装置と前記配線基板とを接着する接着剤をさらに有し、前記接着剤は、前記樹脂突起の前記第2の領域と前記配線基板との間に至るように配置されてなる電子デバイス。 The electronic device according to any one of claims 1 to 3,
The electronic device further comprising an adhesive that bonds the semiconductor device and the wiring board, and the adhesive is disposed between the second region of the resin protrusion and the wiring board.
前記半導体基板に形成され、前記集積回路に電気的に接続された複数のパッドと、
それぞれの前記パッドの少なくとも一部を露出させる開口を有して前記半導体基板上に形成されたパッシベーション膜と、
前記パッシベーション膜上に配置された樹脂突起と、
前記複数のパッド上から前記樹脂突起上に至るように延び、前記樹脂突起上では相互に間隔をあけて配置されている複数の配線と、
を有し、
前記樹脂突起の表面は、複数の第1の領域と、前記複数の第1の領域よりも低くなった複数の第2の領域と、を交互に有し、
それぞれの前記第1の領域は、いずれかの前記配線が載る支持部と、前記支持部及び前記第2の領域の間で前記配線から露出する露出部と、を含む半導体装置。 A semiconductor substrate on which an integrated circuit is formed;
A plurality of pads formed on the semiconductor substrate and electrically connected to the integrated circuit;
A passivation film formed on the semiconductor substrate having an opening exposing at least a part of each of the pads;
A resin protrusion disposed on the passivation film;
A plurality of wirings extending from above the plurality of pads to the resin projections, and arranged on the resin projections at intervals from each other;
Have
The surface of the resin protrusion alternately includes a plurality of first regions and a plurality of second regions that are lower than the plurality of first regions,
Each of the first regions includes a support part on which any of the wirings is mounted, and an exposed part exposed from the wirings between the support part and the second region.
前記複数のパッド上から前記樹脂突起上に至るように、かつ、前記樹脂突起上では相互に間隔をあけて配置されるように、複数の金属層を形成する工程と、
前記複数の金属層をマスクとして、前記樹脂突起の表面を、前記複数の金属層に覆われた複数の第1の領域と、前記複数の金属層から露出して前記複数の第1の領域よりも低くなった複数の第2の領域と、を交互に有するように、エッチングする工程と、
前記複数の金属層を、幅が狭くなるようにエッチングして、複数の配線を形成する工程と、
を含み、
前記複数の金属層がエッチングされることで、それぞれの前記第1の領域は、いずれかの前記配線が載る支持部と、前記支持部及び前記第2の領域の間で前記配線から露出する露出部と、を含む半導体装置の製造方法。 A semiconductor substrate on which an integrated circuit is formed, wherein a plurality of pads electrically connected to the integrated circuit are formed, and a passivation film having an opening exposing at least a part of each of the pads is formed. Forming a resin protrusion on the passivation film of the substrate;
Forming a plurality of metal layers so as to reach the resin protrusions from the plurality of pads and to be spaced apart from each other on the resin protrusions;
Using the plurality of metal layers as a mask, the surface of the resin protrusion is exposed from the plurality of first regions covered by the plurality of metal layers and from the plurality of first regions. Etching to alternately have a plurality of second regions that have been lowered, and
Etching the plurality of metal layers so that the width is reduced to form a plurality of wirings;
Including
The plurality of metal layers are etched so that each of the first regions is exposed from the wiring between the support portion on which any of the wirings is mounted and the support portion and the second region. And a method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007213809A JP2009049188A (en) | 2007-08-20 | 2007-08-20 | Semiconductor device, method for manufacturing the same, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007213809A JP2009049188A (en) | 2007-08-20 | 2007-08-20 | Semiconductor device, method for manufacturing the same, and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009049188A true JP2009049188A (en) | 2009-03-05 |
Family
ID=40501144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007213809A Withdrawn JP2009049188A (en) | 2007-08-20 | 2007-08-20 | Semiconductor device, method for manufacturing the same, and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009049188A (en) |
-
2007
- 2007-08-20 JP JP2007213809A patent/JP2009049188A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005175019A (en) | Semiconductor device and stacked semiconductor device | |
| CN101359638B (en) | Electronic device, method of manufacturing the same, and semiconductor device | |
| CN1316309C (en) | Electronic device and its mfg. method | |
| TWI495022B (en) | Semiconductor device and method of manufacturing same | |
| US8138612B2 (en) | Semiconductor device | |
| CN100380635C (en) | Semiconductor device and manufacturing method thereof, electronic device and manufacturing method thereof | |
| US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
| TWI430412B (en) | Semiconductor module and method of manufacturing same | |
| JP4888650B2 (en) | Semiconductor device and method for manufacturing electronic device | |
| JP4061506B2 (en) | Manufacturing method of semiconductor device | |
| JP4145902B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009049188A (en) | Semiconductor device, method for manufacturing the same, and electronic device | |
| KR100927749B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4873144B2 (en) | Electronic device manufacturing method and semiconductor device | |
| JP5088489B2 (en) | Semiconductor module and manufacturing method thereof | |
| JP2008171942A (en) | Electronic device and manufacturing method thereof | |
| JP4858161B2 (en) | Semiconductor device and method for manufacturing electronic device | |
| JP5019060B2 (en) | Manufacturing method of semiconductor device | |
| JP2008109024A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
| JP2009212209A (en) | Semiconductor module and manufacturing method thereof | |
| JP5299626B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE MANUFACTURING METHOD | |
| JP5263485B2 (en) | Manufacturing method of semiconductor module | |
| JP2009049189A (en) | Electronic devices | |
| JP2008091691A (en) | Semiconductor device, electronic device, and manufacturing method of electronic device | |
| JP2010171191A (en) | Semiconductor device, and semiconductor module and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101102 |