JP2009044561A - アンテナ整合回路 - Google Patents

Abstract

【課題】アンテナ整合回路のＱ値を改善できると共に周波数可変範囲を拡張すること。
【解決手段】このアンテナ整合回路１０は、アンテナ素子の給電端となるＲＦ回路の入力端子１１とアンテナ素子（放射導体）の回路側端部１２との間に設けられ、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に、２つのチップインダクタ１３，１４を直列に接続している。２つのチップインダクタ１３，１４間に第１のバラクタダイオード１５を接続し、アンテナ素子側のチップインダクタ１４とアンテナ素子の回路側端部１２との間に第２のバラクタダイオード１６を接続している。第１及び第２のバラクタダイオード１５，１６の各カソードに対してチューニング帯域を制御するチューニング電圧Ｖｔを印加するように構成される。第１のチップインダクタ１３のＲＦ回路の一端部とグランドとの間にインダクタンス素子１７が接続されている。
【選択図】図１

Description

本発明は、デジタルテレビジョン放送受信用のチューナブルアンテナに適用可能なアンテナ整合回路に関する。

デジタルテレビジョン放送信号のように広帯域の電波を携帯電話機等のモバイル機器で受信可能にしたチューナブルアンテナが提案されている（例えば、特許文献１参照）。チューナブルアンテナに備えたアンテナ整合回路では、可変容量素子及びインダクタンス素子を組み合わせてデジタルテレビジョン放送信号の周波数帯域（４７０ＭＨｚから７７０ＭＨｚ）において周波数可変とすると共に後段回路との整合をとって信号損失を抑制している。

図７は特許文献１に記載されたアンテナ整合回路の回路構成図である。アンテナ素子１と伝送線路２との間にアンテナ整合回路３が設けられている。アンテナ整合回路３は、アンテナ素子１と直列に接続された第１可変容量素子４と、アンテナ素子１と並列に接続された第２可変容量素子５、アンテナ素子１と直列に接続された第１インダクタ６と、アンテナ素子１と並列に接続された第２インダクタ７とを有する。

このように構成されたアンテナ整合回路では、第１可変容量素子４は、周波数に拘らずアンテナ整合回路３のＱ値を略一定にすると共に、第２可変容量素子５による共振周波数の可変範囲を拡張する。第２可変容量素子５は、アンテナ整合回路３の共振周波数を可変する。第１インダクタ６は、容量性リアクタンスを打ち消すと共に、第２インダクタ７とのタップダウン効果により伝送線路２の負荷抵抗と整合をとる。
特開２００７−１５９０８３号公報

ところで、チューナブルアンテナのアンテナ特性は、アンテナ利得及び周波数可変範囲が問題となるが、アンテナ利得にはアンテナ整合回路での回路損失が大きく影響するのでアンテナ整合回路のＱ値の改善が望まれる。また、周波数可変範囲については容量可変範囲およびインダクタンス値を変えずにアンテナ整合回路での可変範囲を拡張することが望まれる。

本発明は、かかる点に鑑みてなされたものであり、回路のＱ値を改善できると共に周波数可変範囲を拡張可能なアンテナ整合回路を提供することを目的とする。

本発明のアンテナ整合回路は、アンテナ素子と当該アンテナ素子への給電点との間に設けられ、可変容量素子と第１のインダクタンス素子とが直列接続された直列回路を有するアンテナ整合回路であって、前記第１のインダクタンス素子を複数のチップインダクタで構成したことを特徴とする。

この構成によれば、可変容量素子と直列回路を構成する第１のインダクタンス素子を、複数のチップインダクタで構成したことにより、それぞれの自己共振周波数を使用周波数から遠ざけることができ、回路損失を低減できると共にチューニング帯域を高域側に拡張することができる。

上記アンテナ整合回路において、前記給電点とグランドとの間に第２のインダクタンス素子を接続するものとした。これにより、第２のインダクタンス素子のインダクタンス値を調整することにより後段の回路との整合調整が可能になる。

本発明によれば、アンテナ整合回路のＱ値を改善できると共に周波数可変範囲を拡張でき、チューナブルアンテナのアンテナ特性を改善することができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係るアンテナ整合回路の構成図である。本実施の形態のアンテナ整合回路１０は、アンテナ素子の給電端となるＲＦ回路の入力端子１１とアンテナ素子（放射導体）の回路側端部１２との間に設けられている。アンテナ整合回路１０は、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に、第１のインダクタンス素子を構成する２つのチップインダクタ１３，１４を直列に接続している。２つのチップインダクタ１３，１４間に可変容量素子としての第１のバラクタダイオード１５を接続し、アンテナ素子側のチップインダクタ１４とアンテナ素子の回路側端部１２との間に可変容量素子としての第２のバラクタダイオード１６を接続している。第１及び第２のバラクタダイオード１５，１６の各カソードに対してチューニング帯域を制御するチューニング電圧Ｖｔが抵抗Ｒ１を介して印加されるように構成されている。チップインダクタ１３のＲＦ回路の一端部とグランドとの間に第２のインダクタンス素子としてのインダクタンス素子１７が接続されている。なお、アンテナ素子の回路側端部１２とグランドとの間には抵抗１８が接続され、ＲＦ回路の入力端子１１とチップインダクタ１３の一端部との間には直流カットコンデンサ１９が設けられている。

図２は上記アンテナ整合回路１０を備えたチューナブルアンテナの概略図である。チューナブルアンテナ２０は、アンテナ部２１と回路部２２とからなる。アンテナ部２１は誘電体又は磁性体からなる基体２３の外周に放射導体２４を巻回してアンテナ素子を構成している。回路部２２は、基体２３の一面上に設けられており、上記アンテナ整合回路１０を備えている。

以上のように構成されたアンテナ整合回路１０では、第１のインダクタンス素子を構成する複数のチップインダクタ１３，１４のインダクタンス値と第１及び第２のバラクタダイオード１５，１６の可変容量とで決まる共振周波数を中心周波数とするバンドパスフィルタを構成して所望周波数を通過させる。第１及び第２のバラクタダイオード１５，１６のカソードに印加するチューニング電圧Ｖｔを制御して第１及び第２のバラクタダイオード１５，１６の容量を制御することで共振周波数を所望の周波数に設定することができる。また、複数のチップインダクタ１３，１４及び並列接続されたインダクタンス素子１７により後段の受信回路との整合調整が行われ、少ない回路損失で信号を受信回路へ伝搬させる。

さらに本実施の形態は、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に直列接続される第１のインダクタンス素子を複数のチップインダクタ（本例では２つのチップインダクタ１３，１４）に分割したことにより、次のような作用効果を奏することができる。

図３に示すアンテナ整合回路３０との対比で、本実施の形態の作用効果を説明する。アンテナ整合回路３０は、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に直列に挿入される第１のインダクタンス素子として１つのチップインダクタ３１を用いている。チップインダクタ３１は、アンテナ整合回路３０において整合及びチューニングに必要なインダクタンス値であるとする。したがって、１つのチップインダクタ３１は、２つのチップインダクタ１３，１４のインダクタンス値の合計とほぼ同じインダクタンス値となっている。

図４（ａ）（ｂ）に示す回路モデルに基づいてインダクタンス素子のＱ値に関する周波数特性をシミュレーションした。１個のチップインダクタＬ１と２個のチップインダクタＬ２、Ｌ３との関係は、Ｌ１のインダクタンス値とＬ２＋Ｌ３のインダクタンス値とを略同一にしている。

図５はインダクタンス素子の周波数特性のシミュレーション結果を示す図である。アンテナ整合回路において直列に挿入されるインダクタンスとして９０ｎＨ必要であるとする。１個のチップインダクタＬ１（９０ｎＨ）で構成する場合の周波数特性はＭ１であり、自己共振周波数が２．８ＧＨｚ近傍である。これに対して、必要なインダクタンスを２個のチップインダクタＬ２（４７ｎＨ）、Ｌ３（４３ｎＨ）に分割した場合の周波数特性はＭ２であり、自己共振周波数が３．７５ＧＨｚ近傍となっている。このように自己共振周波数を使用周波数から遠ざけることで、回路損失及びチューニング帯域において良好な特性を得ることができる。

図５のシミュレーション結果では、使用周波数が１ＧＨｚの場合には、１個のチップインダクタＬ１はＱ値＝８０．２３であるのに対して、２個のチップインダクタＬ２、Ｌ３に分割した場合はＱ値＝８６．４４となっており、Ｑ値が６改善されている。したがって、Ｑ値に優れた２つのチップインダクタ１３，１４を挿入するアンテナ整合回路１０（図１）は、１つのチップインダクタ３１を直列接続したアンテナ整合回路３０（図３）に比べてＱ値が改善され、アンテナ整合回路１０での回路損失を低減することができる。

図６はインダクタンスの周波数特性を示す特性図である。１個のチップインダクタによる周波数特性をＴ１、２個のチップインダクタによる周波数特性をＴ２で表わしている。例えば、チューナブルアンテナのチューニング帯域を４７０ＭＨｚから７５０ＭＨｚとした場合、チューニング帯域の最低周波数（４７０ＭＨｚ）では両者のインダクタンス値は同じであっても、周波数が高くなるのに応じて両者のインダクタンス値に開きが生じていき、２個のチップインダクタによる方のインダクタンス値が小さくなっている。アンテナ整合回路１０における共振周波数ｆは、チップインダクタ１３，１４によるインダクタンス値をＬ、バラクタダイオード１５，１６による容量をＣとして次式より決まる。
ｆ＝１／（２π（ＬＣ）^１／２）
したがって、バラクタダイオード１５，１６による容量可変範囲が同一とすれば、本実施の形態のように周波数特性Ｔ２によるものの方が高域側のチューニング帯域が拡張されることになる。

このように本実施の形態によれば、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に挿入されるインダクタンス素子を２つのチップインダクタ１３，１４に分割したので、それぞれの自己共振周波数を使用周波数から遠ざけることができ、回路損失を低減できると共にチューニング帯域を高域側に拡張することができる。

以上の説明では、２つのチップインダクタ１３，１４の間に第１のバラクタダイオード１５を接続しているが、必ずしも２つのチップインダクタ１３，１４の間に可変容量素子を接続する必要はない。また、ＲＦ回路の入力端子１１とアンテナ素子の回路側端部１２との間に挿入されるインダクタンス素子は３つ以上に分割することもできる。

本発明は、チューナブルアンテナのアンテナ整合回路に適用可能である。

本発明の一実施の形態に係るアンテナ整合回路の構成図 アンテナ整合回路を備えたチューナブルアンテナの概略図 アンテナ整合回路の比較例の構成図 （ａ）１個のチップインダクタのシミュレーションモデルの回路図、（ｂ）２個のチップインダクタのシミュレーションモデルの回路図 図４（ａ）（ｂ）に示す回路モデルでのＱ値の周波数特性を示す図 １個のチップインダクタ及び２個のチップインダクタによるアンテナ整合回路でのインダクタンス値の周波数特性を示す図 従来のアンテナ整合回路の構成図

符号の説明

１…アンテナ素子
２…伝送線路
３…アンテナ整合回路
４…第１可変容量素子
５…第２可変容量素子
６…第１インダクタ
７…第２インダクタ
１０…アンテナ整合回路
１１…入力端子
１２…回路側端部
１３、１４…チップインダクタ
１５…第１のバラクタダイオード
１６…第２のバラクタダイオード
１７…インダクタンス素子（第２のインダクタンス素子）
１８…抵抗
１９…直流カットコンデンサ
２０…チューナブルアンテナ
２１…アンテナ部
２２…回路部
２３…基体
２４…放射導体

Claims (2)

1. アンテナ素子と当該アンテナ素子への給電点との間に設けられ、可変容量素子と第１のインダクタンス素子とが直列接続された直列回路を有するアンテナ整合回路であって、前記第１のインダクタンス素子を複数のチップインダクタで構成したことを特徴とするアンテナ整合回路。
2. 前記給電点とグランドとの間に第２のインダクタンス素子を接続したことを特徴とする請求項１記載のアンテナ整合回路。
   

Images