[go: up one dir, main page]

JP2009043962A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009043962A
JP2009043962A JP2007207617A JP2007207617A JP2009043962A JP 2009043962 A JP2009043962 A JP 2009043962A JP 2007207617 A JP2007207617 A JP 2007207617A JP 2007207617 A JP2007207617 A JP 2007207617A JP 2009043962 A JP2009043962 A JP 2009043962A
Authority
JP
Japan
Prior art keywords
release layer
ultraviolet light
semiconductor device
light
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007207617A
Other languages
English (en)
Inventor
Hirohito Miyazaki
廣仁 宮▲崎▼
Takeshi Ogawa
剛 小川
Hirokazu Nakayama
浩和 中山
Namiko Takeshima
奈美子 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007207617A priority Critical patent/JP2009043962A/ja
Publication of JP2009043962A publication Critical patent/JP2009043962A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】簡易かつ安価に製造することの可能な半導体装置の製造方法を提供する。
【解決手段】まず、紫外光に対して透明な支持ウェハ100上に、紫外光を吸収可能な剥離層110を形成したのち、剥離層110の表面の所定の領域上に、紫外光を吸収可能な接着層130と、チップ11,12とを剥離層110側からこの順に積層配置する。剥離層110には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量である材料を用い、剥離層130には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量よりも小さな第2光量である材料を用いる。次に、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな紫外光L1を、支持ウェハ100側から支持ウェハ100および剥離層110を介して接着層130に照射する。
【選択図】図2

Description

本発明は、複数のチップを積層配置する際に好適な半導体装置の製造方法に関する。
近年の小型化や高周波化に伴い、複数のチップを積層配置した3次元集積化モジュールをウェハレベルで製造するケースが多くなってきている。この3次元集積化モジュールは、典型的には、以下のようにして製造することができる。
まず、支持ウェハ上に、紫外光を吸収する剥離層と、熱硬化性樹脂からなる接着層を支持ウェハ側から順に形成したのち、この接着層上に複数のチップを配置する。次に、接着層に対して熱を加えて各チップを支持ウェハに固定する。次に、各チップの表面上に層間絶縁膜を形成すると共に、その層間絶縁膜内に、各チップと電気的に接続された配線層およびビアを形成し、その上に更に複数のチップを積層する。そして、このプロセスを必要なだけ繰り返すことにより、チップの3次元集積化を行う。次に、支持ウェハの裏面側から紫外光を照射して剥離層を劣化させる。最後に、剥離層を剥離して各チップを支持ウェハから分離する。
このようにして3次元集積化モジュールを製造することが可能ではあるが、熱硬化性樹脂からなる接着層に熱を加えた場合には、熱硬化性樹脂からガスが発生し、熱硬化性樹脂内に気泡が形成されるなど、種々の問題が生じることがある。
そこで、熱硬化性樹脂の代わりに紫外線硬化性樹脂を用いることが考えられる。しかし、その場合には、接着層の直下の剥離層も紫外線硬化性樹脂により構成されているので、支持ウェハの裏面側から紫外光を照射した場合には、その紫外光は接着層の直下の剥離層で吸収されてしまい、接着層にまで到達しないので、接着層を硬化することができないという問題がある。
そこで、そのような問題を解決するために、剥離層に対して紫外光を照射しないで、チップを支持ウェハから分離する技術が多くの文献において開示されている。例えば、特許文献1,2では、剥離層として支持ウェハとの密着力の低い材料を用い、外部から力を加えるだけで、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献3〜5では、剥離層として金属材料を用い、剥離層をケミカルウエットエッチングすることにより、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献6〜9では、剥離層としてシリコン材料を用い、剥離層をハロゲン化フッ素ガスを含む雰囲気中に曝してエッチングすることにより、チップを支持ウェハから分離する技術が開示されている。また、例えば、特許文献10では、剥離層として熱発泡粘着材料を用い、熱発泡粘着材の発泡開始温度以上の温度に加熱することにより、チップを支持ウェハから分離する技術が開示されている。
特開2002−343923号広報 特許3583396号広報 特許3773896号広報 特許3861669号広報 特許3116085号広報 特許3579492号広報 特開2001−272923号広報 特開2004−153290号広報 特許3406893号広報 特許3892774号広報
しかし、特許文献1,2の技術では、製造過程で剥離が発生し易いという問題がある。また、特許文献3〜5の技術では、選択性の高い金属材料およびエッチャントを用いることが必要となり、また、選択性が悪い場合には、保護膜を付けておくことが必要となるという問題がある。特許文献6〜9の技術では、剥離層のコストが高く、製造コストが高くなるという問題がある。また、剥離層が除去しきれなかった場合には、特殊な工程を追加することが必要となるという問題がある。また、特許文献10の技術では、材料が限定されてしまい、製造しにくいという問題がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、安定、簡易かつ安価に製造することの可能な半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、まず、配置工程において、紫外光に対して透明な支持基板上に、紫外光を吸収可能な剥離層を形成したのち、剥離層の表面の所定の領域上に、紫外光を吸収可能な接着層と、チップとを剥離層側からこの順に積層配置する。ただし、剥離層には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量である材料を用い、接着層には、紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量よりも小さな第2光量である材料を用いる。次に、照射工程において、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光を、支持基板側から支持基板および剥離層を介して接着層に照射する。
本発明の半導体装置の製造方法では、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光が、支持基板側から支持基板および剥離層を介して接着層に照射される。これにより、例えばチップが位置ずれを起こさない程度に接着層を硬化させることができる。このように、本方法では、新たな不具合を発生させる材料や方法を用いておらず、また、特殊な材料や方法を用いる必要がない。また、接着層を硬化させた後に、剥離層に対して、第1光量よりも大きな紫外光を支持基板側から支持基板を介して照射し、剥離層を劣化させることにより、事後的に剥離層と支持基板との密着性を低下させる場合には、剥離層として支持基板との密着力の高い材料を用いることができる。これにより、製造過程において支持基板が剥離する虞をなくすることが可能である。
本発明の半導体装置の製造方法によれば、単位面積当たりの光量が第1光量よりも小さく第2光量よりも大きな第1紫外光を、支持基板側から支持基板および剥離層を介して接着層に照射するようにしたので、安定、簡易かつ安価な方法で半導体装置を製造することが可能である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る半導体装置1の断面構成の一例を表したものである。なお、図1は模式的に表したものであり、実際の寸法、形状とは異なっている。
この半導体装置1は、例えば、封止層10、層間絶縁膜20、封止層30をこの順に重ねあわせてなる積層構造を備えている。この半導体装置1は、その積層構造内にチップ11,12,31が埋め込まれた3次元集積化モジュールであり、例えばシリコン基板などの支持基板をなくして薄型化したものである。
封止層10内には、チップ11,12が機能面11A,11Bを層間絶縁膜20側に向けて埋め込まれている。これらのチップ11,12のそれぞれの機能面11A,11Bは封止層10と層間絶縁膜20との界面と同一の面内に配置されている。また、チップ11,12のうち機能面11A,11Bとは反対側の面が封止層10の表面(半導体装置1の底面)に露出している。また、封止層10のうちチップ11,12の周囲には、複数の金属層13が配置されており、各金属層13の一の面がチップ11,12の機能面11A,11Bと同一の面内に配置されている。
封止層30内には、チップ31が機能面31Aを層間絶縁膜20側に向けて埋め込まれている。このチップ31の機能面は封止層30と層間絶縁膜20との界面と同一の面内に配置されており、チップ11の機能面と対向配置されている。また、チップ31のうち機能面とは反対側の面が封止層30の表面(半導体装置1の上面)に露出している。
層間絶縁膜20内には、複数の金属層21と、複数のビア22とが埋め込まれている。複数の金属層21のうち2つの金属層21が封止層10との界面に形成されており、そのうちの一方の金属層21はチップ11に電気的に接続されており、他方の金属層21はチップ12に電気的に接続されている。また、チップ12と電気的に接続された金属層21と対向する部位にも金属層21が形成されている。
また、複数のビア22のうち1つのビア22は、層間絶縁膜20を貫通して形成されており、チップ11に電気的に接続された金属層21とチップ31の機能面とを互いに電気的に接続している。また、チップ12と電気的に接続された金属層21と、チップ12と電気的に接続された金属層21と対向する部位に形成された金属層21との間に、これらを電気的に接続する複数のビア22が形成されている。さらに、チップ12と電気的に接続された金属層21と対向する部位に形成された金属層21と、封止層30との界面との間にも複数のビア22が形成されている。
ここで、封止層10,30は、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる。層間絶縁膜20は、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる。また、チップ11,12、31は、例えば、DRAM(Dynamic Random Access Memory)、ロジックIC(Integrated Circuit)、フェライト、DSP(Digital Signal Processor)または受動チップ部品である。金属層21は、例えば、銅、チタン、アルミニウムまたは金からなり、ビア22は、例えば、銅、スズ、金または半田系の物質からなる。
次に、本実施の形態の半導体装置1の製造方法の一例について説明する。
図2(A)〜(E)は半導体装置1の製造方法の一例について説明するための断面構成を表したものである。図3(A)〜(D)は図2(E)に続く工程について説明するための断面構成を、図4(A)〜(D)は図3(D)に続く工程について説明するための断面構成をそれぞれ表したものである。なお、図2ないし図4は模式的に表したものであり、実際の寸法、形状とは異なっている。
まず、透明な支持ウェハ100の表面全体に剥離層110を形成する(図2(A))。
ここで、支持ウェハ100は、紫外光に対して透明な材料、例えば石英ガラスなどからなる。また、剥離層110は、紫外光を吸収可能な材料であって、かつ、同一波長帯(例えば355nmを含む波長帯)において、紫外光照射により硬化するのに必要な単位面積当たりの光量α(第1光量)が後述の接着層120のそれより大きな材料からなる。
なお、本実施の形態において「硬化」とは、硬化反応率がおおむね90%以上に達することを指す。
次に、必要であれば剥離層110に対して熱を加えて、剥離層110を熱硬化させたのち、必要であれば配線層などの金属層120や、チップを実装するためのアライメントマーク(図示せず)を形成する(図2(B))。
ここで、金属層120は、例えば、チタンからなる金属層120Aと、銅からなる金属層120Bとを剥離層110側から順に積層したものである。
次に、チップ11,12を配置することとなる領域に接着層130を形成する(図2(C))。
ここで、接着層130は、紫外光を吸収可能な材料であって、かつ、紫外光照射により硬化するのに必要な単位面積当たりの光量β(第2光量)が剥離層110のそれよりも小さな材料からなり、例えば、フェノール樹脂、エポキシ樹脂、アルキド樹脂、ポリイミド樹脂、ノボラック樹脂、アクリル樹脂、アクリレート樹脂、スチレン樹脂またはABS(アクリロニトリル−ブタジエン−スチレン)樹脂を含んで構成されている。
次に、接着層130および金属層120の表面上に、チップ11,12を配置したのち、以下の式(1)に示したように、単位面積当たりの光量γが剥離層110の単位面積当たりの光量αよりも小さく、接着層130の単位面積当たりの光量βよりも大きな紫外光L1を、支持ウェハ100側から支持ウェハ100および剥離層110を介して接着層130に照射する(図2(D))。例えば、LD励起YVOレーザを用いて、波長がLD励起YVOレーザの3倍波の355nmの紫外光L1を支持ウェハ100の裏面全体に渡って一度に照射する。これにより、紫外光L1が支持ウェハ100および剥離層110を高透過率(例えば80%程度)で透過すると共に接着層130に吸収されるので、例えばチップが位置ずれを起こさない程度に接着層130を効率的に硬化することができる。なお、図2(E)において、硬化後の接着層130を接着層130Aとして表記した。
β<γ<α…式(1)
このように、本方法では、接着層130を硬化させる際に、新たな不具合を発生させるような材料や方法を用いていない。また、特殊な材料や方法を用いる必要がない。
次に、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる封止材料でチップ11,12を封止したのち、必要であればバックグラインドを行って、表面を平坦化する(図3(A))。これにより、表面にチップ11の表面が露出した封止層10が形成される。
次に、封止層10上に、剥離層140および支持ウェハ150を貼り合わせたのち、以下の式(2)に示したように、単位面積当たりの光量δが剥離層110の単位面積当たりの光量αよりも大きな紫外光L2を、支持ウェハ100側から支持ウェハ100を介して剥離層110に照射する(図3(B))。例えば、LD励起YVOレーザを用いて、波長がLD励起YVOレーザの3倍波の355nmの紫外光L1をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射する。つまり、接着層130を硬化する際の紫外光の波長と同一の波長成分を含む紫外光(すなわち、同一光源からの紫外光)を照射する。
α<δ…式(2)
このとき、紫外光L2が剥離層110を高透過率(例えば80%程度)で透過してしまうが、単位面積当たりの光量δが大きいことから、剥離層110を十分に劣化させることができる。これにより、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させることができる。なお、図3(C)には、劣化後の剥離層110を剥離層110Aと表記した。
なお、剥離層140および支持ウェハ150を貼り合わせる前に、紫外光L2を照射するようにしてもよい。
このように、本方法では、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させるために、剥離層110に紫外光L2を照射している。そのため、剥離層110として支持ウェハ100および接着層130Aとの密着力の低い材料を用いなくても、事後的に、剥離層110による支持ウェハ100と接着層130Aとの密着性を低下させることができるので、剥離層110として支持ウェハ100および接着層130Aとの密着力の高い材料を用いることができる。
次に、剥離層110を支持ウェハ100から剥離して、剥離層110を含むこれよりも上に積層された各層からなるウェハ170を支持ウェハ100から分離する(図3(D))。
次に、ウェハ170の表面に付着している剥離層110を除去したのち、バックグラインドを行って、表面を平坦化する(図4(A))。これにより、ウェハ170の表面に、チップ11,12の機能面や、金属層13の表面が露出する。
次に、ウェハ170の表面上に、層間絶縁膜10、金属層21およびビア22を所定の位置に形成したのち、その表面上の所定の位置にチップ31を配置する(図4(B))。
次に、例えば、エポキシ樹脂、シリコーン樹脂またはポリイミド樹脂からなる封止材料でチップ31を封止したのち、必要であればバックグラインドを行って、表面を平坦化する(図4(C))。これにより、表面にチップ31の表面が露出した封止層30が形成される。
次に、図3(B)の工程と同様にして、単位面積当たりの光量δが剥離層140の単位面積当たりの光量αよりも大きな紫外光L3を、支持ウェハ150側から支持ウェハ150を介して剥離層140に照射する(図4(C))。例えば、LD励起YVOレーザを用いて、波長がLD励起YVOレーザの4倍波の266nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ150の表面を掃引して剥離層140に照射する。なお、エキシマレーザを用いて、波長が248nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ150の表面を掃引して剥離層140に照射してもよい。これにより、剥離層140が劣化するので、剥離層140による支持ウェハ150と封止層10との密着性を低下させることができる。なお、図4(D)には、劣化後の剥離層140を剥離層140Aと表記した。
このように、本方法では、剥離層140による支持ウェハ150と封止層10等との密着性を低下させるために、剥離層140に紫外光L3を照射している。そのため、剥離層140として支持ウェハ150および封止層10等との密着力の低い材料を用いなくても、事後的に、剥離層140による支持ウェハ150と封止層10等との密着性を低下させることができるので、剥離層140として支持ウェハ100および封止層10等との密着力の高い材料を用いることができる。
次に、剥離層140を支持ウェハ150から剥離して、剥離層140を含むこれよりも上に積層された各層からなるウェハ180を支持ウェハ150から分離する(図4(D))。
次に、ウェハ180の表面に付着している剥離層140を除去して、チップ11表面を露出させる(図1)。このようにして、本実施の形態の半導体装置1が製造される。
このように、本実施の形態の半導体1の製造方法では、単位面積当たりの光量γが剥離層110の単位面積当たりの光量αよりも小さく、接着層130の単位面積当たりの光量βよりも大きな紫外光L1を、支持ウェハ100側から支持ウェハ100および剥離層110を介して接着層130に照射するようにしたので、接着層130を硬化させる際に、新たな不具合を発生させるような材料や方法を用いたり、また、特殊な材料や方法を用いることなく、接着層130を効率的に硬化することができる。これにより、安定、簡易かつ安価な方法で半導体装置1を製造することができる。
また、本実施の形態の半導体1の製造方法では、紫外光L1を集光することにより紫外光L1と同一波長であって、かつ高光量の紫外光L2,L3を照射するようにしたので、光源を共通化することができる。これにより、新たな不具合を発生させるような材料や方法を用いたり、また、特殊な材料や方法を用いることなく、剥離層110,140を確実に劣化させることができるので、剥離層110,140として密着力の高い材料を用いることができる。その結果、安定、簡易かつ安価な方法で半導体装置1を製造することができる。
[変形例]
上記実施の形態では、紫外光L1と、紫外光L2,L3との波長が互いに同一となっていたが、これらが互いに異なっていてもよい。
例えば、図3(B)において、LD励起YVOレーザを用いて、波長がLD励起YVOレーザの4倍波の266nmの紫外光(紫外光L1の波長成分よりも小さな波長成分を含む紫外光)をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射することが可能である。また、例えば、エキシマレーザを用いて、波長が248nmの紫外光(紫外光L1の波長成分よりも小さな波長成分を含む紫外光)をレンズ160で集光すると共に、集光された紫外光L2を、支持ウェハ100の表面を掃引して剥離層110に照射してもよい。
同様に、例えば、図4(C)において、LD励起YVOレーザを用いて、波長がLD励起YVOレーザの4倍波の266nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ100の表面を掃引して剥離層140に照射する。また、例えば、エキシマレーザを用いて、波長が248nmの紫外光をレンズ160で集光すると共に、集光された紫外光L3を、支持ウェハ100の表面を掃引して剥離層140に照射してもよい。
このように、紫外光L1と、紫外光L2,L3との波長を互いに異ならせた場合には、複数の光源を用意することが必要となるが、剥離層110,140の材料として安価な材料、例えば、エポキシ樹脂や、エポキシ樹脂に硬化剤を添加したものを用いることが可能となる。
このエポキシ樹脂は、紫外線硬化性だけでなく、熱硬化性の性質も有する樹脂であり、紫外線硬化と熱硬化の二段階硬化が可能な樹脂である。また、このエポキシ樹脂は、極薄に膜硬化することが可能な樹脂であり、厚さを変えることにより紫外光透過率を調整することが可能な樹脂である。なお、上記したエポキシ樹脂と同様の性質を有する樹脂であれば剥離層110に対して適用することはもちろん可能である。
このように、本変形例においても、新たな不具合を発生させるような材料や方法を用いたり、特殊な材料や方法を用いることなく、剥離層110,140を確実に劣化させることができるので、剥離層110,140として密着力の高い材料を用いることができる。その結果、安定、簡易かつ安価な方法で半導体装置1を製造することができる。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形可能である。
本発明の一実施の形態に係る半導体装置の断面図である。 図1の半導体装置の製造方法について説明するための断面図である。 図2に続く工程について説明するための断面図である。 図3に続く工程について説明するための断面図である。
符号の説明
1…半導体装置、10,30…封止層、11,12,31…チップ、11A,12A,31A…機能面、13,21,120,120A,120B…金属層、20…層間絶縁膜、22…ビア、100,150…支持ウェハ、110,110A…剥離層、130,130A,140,140A…接着層、160…レンズ、L1,L2,L3…紫外光。

Claims (9)

  1. 紫外光に対して透明な支持基板上に、紫外光を吸収可能であって、かつ紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量である剥離層を形成したのち、前記剥離層の表面の所定の領域上に紫外光を吸収可能であって、かつ紫外光照射により硬化するのに必要な単位面積当たりの光量が第1光量よりも小さな第2光量である接着層と、チップとを前記剥離層側からこの順に積層配置する配置工程と、
    単位面積当たりの光量が前記第1光量よりも小さく前記第2光量よりも大きな第1紫外光を、前記支持基板側から前記支持基板および前記剥離層を介して前記接着層に照射する照射工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記剥離層は、紫外線硬化性だけでなく、熱硬化性の性質も有する樹脂を含む
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記剥離層は、エポキシ樹脂、またはエポキシ樹脂に硬化剤を添加したものを含む
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記配置工程において、前記接着層を積層する前に、前記剥離層に対してあらかじめ熱を加えて硬化させておく
    ことを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。
  5. 前記接着層は、フェノール樹脂、エポキシ樹脂、アルキド樹脂、ポリイミド樹脂、ノボラック樹脂、アクリル樹脂、アクリレート樹脂、スチレン樹脂またはABS(アクリロニトリル−ブタジエン−スチレン)樹脂を含む
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記第1光量以上の第2紫外レーザ光を前記支持基板側から前記支持基板を介して前記剥離層に照射して前記剥離層を劣化させたのち、前記剥離層を剥離して、前記チップを前記支持基板から分離する分離工程
    を含むことを特徴とする請求項1ないし請求項5のいずれか一項に記載の半導体装置の製造方法。
  7. 前記分離工程において、前記支持基板の表面を掃引して、前記第2紫外レーザ光を前記剥離層に照射する
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記第1紫外光および前記第2紫外光は、同一波長成分を含む
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
  9. 前記第2紫外光は、前記第1紫外光の波長成分よりも小さな波長成分を含む
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2007207617A 2007-08-09 2007-08-09 半導体装置の製造方法 Ceased JP2009043962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207617A JP2009043962A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207617A JP2009043962A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009043962A true JP2009043962A (ja) 2009-02-26

Family

ID=40444375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207617A Ceased JP2009043962A (ja) 2007-08-09 2007-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009043962A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010270316A (ja) * 2009-04-20 2010-12-02 Denki Kagaku Kogyo Kk 接着部材の解体方法
CN102812546A (zh) * 2010-03-31 2012-12-05 Ev集团E·索尔纳有限责任公司 制造双面装备有芯片的晶片的方法
JP2015170767A (ja) * 2014-03-07 2015-09-28 富士通株式会社 回路基板の製造方法
JP2016048768A (ja) * 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法
US9437831B2 (en) 2013-12-02 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017209178A1 (ja) * 2016-06-02 2017-12-07 富士フイルム株式会社 パターン製造方法、半導体装置の製造方法および積層体
JP2023036132A (ja) * 2021-09-02 2023-03-14 東京エレクトロン株式会社 レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010270316A (ja) * 2009-04-20 2010-12-02 Denki Kagaku Kogyo Kk 接着部材の解体方法
KR101856429B1 (ko) * 2010-03-31 2018-05-09 에베 그룹 에. 탈너 게엠베하 양면에 칩이 장착되는 웨이퍼를 제작하기 위한 방법
CN102812546A (zh) * 2010-03-31 2012-12-05 Ev集团E·索尔纳有限责任公司 制造双面装备有芯片的晶片的方法
JP2013524493A (ja) * 2010-03-31 2013-06-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 二面上にチップを備えたウェハを製造するための方法
US9224630B2 (en) 2010-03-31 2015-12-29 Ev Group E. Thallner Gmbh Method for producing a wafer provided with chips
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US12048207B2 (en) 2013-12-02 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2016189005A (ja) * 2013-12-02 2016-11-04 株式会社半導体エネルギー研究所 加工装置
JP2016189004A (ja) * 2013-12-02 2016-11-04 株式会社半導体エネルギー研究所 表示装置の作製方法
US9559317B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559316B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2017040924A (ja) * 2013-12-02 2017-02-23 株式会社半導体エネルギー研究所 加工装置
JP2017040923A (ja) * 2013-12-02 2017-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2017040922A (ja) * 2013-12-02 2017-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9437831B2 (en) 2013-12-02 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2015170767A (ja) * 2014-03-07 2015-09-28 富士通株式会社 回路基板の製造方法
JP2016048768A (ja) * 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法
JPWO2017209178A1 (ja) * 2016-06-02 2019-03-22 富士フイルム株式会社 パターン製造方法、半導体装置の製造方法および積層体
WO2017209178A1 (ja) * 2016-06-02 2017-12-07 富士フイルム株式会社 パターン製造方法、半導体装置の製造方法および積層体
JP2023036132A (ja) * 2021-09-02 2023-03-14 東京エレクトロン株式会社 レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置
JP7708514B2 (ja) 2021-09-02 2025-07-15 東京エレクトロン株式会社 レーザーリフトオフ用の積層基板、基板処理方法、及び基板処理装置

Similar Documents

Publication Publication Date Title
TWI834012B (zh) 封裝核心組件及製造方法
JP5161732B2 (ja) 半導体装置の製造方法
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
JP2009043962A (ja) 半導体装置の製造方法
KR101143797B1 (ko) 반도체 기판을 얇게 하는 방법
JP5426364B2 (ja) 光学マーキングを用いた素子、製造方法、及び使用
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
JP2012069919A (ja) 半導体装置の製造方法
US7863750B2 (en) Semiconductor device capable of suppressing warping in a wafer state and manufacturing method thereof
JP2008290102A (ja) レーザー加工方法、および、それを用いた半導体装置の製造方法
TW201030862A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
CN100468612C (zh) 半导体器件及其制造方法
US20110127666A1 (en) Chip package and fabrication method thereof
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
JP5803276B2 (ja) 半導体装置の製造方法
US7622804B2 (en) Semiconductor device and method of manufacturing the same
CN110828444A (zh) 半导体装置及其制造方法
JP4862986B2 (ja) 半導体装置の製造方法
JP4238998B2 (ja) 電気デバイス
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2013026604A (ja) 接合基板の製造方法
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
JP4008931B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130528