JP2009043880A - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

Abstract

【課題】同一のオーミック電極形成条件であっても、ｎ型不純物領域では特性を改善させ、ｐ型不純物領域ではオーミック特性を維持することができる炭化珪素半導体装置の製造方法、炭化珪素半導体装置を提供すること。
【解決手段】リンを含む第１層間絶縁膜１２を用いる場合に、ｐ型不純物領域７上にリンを含まない第２層間絶縁膜を形成することによって第１層間絶縁膜１２をｐ型不純物領域７に直接的に接触させないことができるので、第１層間絶縁膜１２からｐ型不純物領域７へのリンの拡散を防止することにより、ｐ型コンタクトのオーミック性を劣化させることない。また、ｎ型不純物領域５にリンを含む第１層間絶縁膜１２を接触させて熱処理することにより、ｎ型不純物領域５にリンを拡散させたリン拡散不純物領域１３を形成でき、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。
【選択図】図１

Description

本発明は、炭化珪素半導体装置に関し、特にｎ型及びｐ型オーミック電極を有する炭化珪素半導体装置及びその製造方法に関する。

パワーエレクトロニクス用のデバイスとして、シリコン（Ｓｉ）半導体を用いたパワーデバイスが従来、用いられている。パワーエレクトロニクス用のデバイスは、より高周波かつ大電流で動作することが求められており、さまざまな研究開発により、シリコンパワーデバイスの性能向上が図られてきた。

しかし、近年、シリコンパワーデバイスの性能は、理論限界に近づきつつある。また、パワーデバイスは、高温や放射線等の悪環境下における動作が求められる場合があるが、シリコン半導体は、このような悪環境下には適していない。このため、シリコンに替わる半導体材料を用いたデバイスの研究がなされている。

種々の半導体の中で、炭化珪素半導体は、広い禁制帯幅（４Ｈ型の場合、３．２６ｅＶ）を持ち、高温での電気伝導制御や耐放射線性に優れる。また、シリコンより約１桁高い絶縁破壊電界を有し、高耐圧化に優れる。またシリコンの約２倍の電子の飽和ドリフト速度を有し、高周波大電力制御を可能とする。これらの半導体としての物性から、炭化珪素は、より高周波かつ大電流で動作するパワーデバイス用の半導体材料として期待されている。

炭化珪素（ＳｉＣ）を用いて、ＭＩＳＦＥＴ等の素子が形成する場合、ｎ型及びｐ型炭化珪素上にオーミック電極の形成が必要となる。特にｐ型の不純物濃度を高濃度化した上で、ニッケル（Ｎｉ）またはチタン（Ｔｉ）を用いて、１０００℃前後の高温での合金化が必須となる。また、層間膜材料にＰＳＧや、ＢＳＧを用いて、ＭＯＳＦＥＴやバイポーラＴｒ等の素子特性改善を実現するものは、特許文献１や特許文献２に開示されている。
特開昭５９−１４７４５４号公報 特開昭６１−１７６１５４号公報

図９は、オーミック電極を有する従来の炭化珪素半導体装置の構造の一部を模式的に示している。図９に示すように、ｎ型不純物領域１０５とｐ型不純物領域１０７が近接するようなコンタクト構造の場合、同一金属材料、構造のオーミック電極１１５の形成が一般的である。また、ＰＳＧからなる層間絶縁膜１１２は炭化珪素層１０２を覆うようにゲート１１０の上に形成されている。

本発明者は、鋭意研究の結果、リンを含む層間絶縁層１１２から炭化珪素層１０２（ｎ型不純物領域１０５やｐ型不純物領域１０７）へリンが比較的低温な熱処理条件下で拡散する現象を新たに発見した。本発明は、上述発見に基づきなされたものであって、同一のオーミック電極形成条件であっても、ｎ型不純物領域１０５では特性を改善させ、ｐ型不純物領域１０７ではオーミック特性を維持することを目的とする。

上記課題を解決するために、本願発明の炭化珪素半導体装置の製造方法は、炭化珪素層を有する炭化珪素基板と、前記炭化珪素層の表面に接するように前記炭化珪素層中に設けられたｎ型不純物を含むｎ型不純物領域と、前記ｎ型不純物領域に近接するように設けられたｐ型不純物を含む不純物領域と、前記炭化珪素層の表面を覆うリンを含むシリコン酸化膜からなる第１層間絶縁膜と、前記ｎ型不純物領域及び前記ｐ型不純物領域上に設けられたオーミック電極と、備える半導体装置の製造方法であって、前記炭化珪素層を含む炭化珪素半導体基板を用意する工程（ａ）と、前記ｐ型不純物領域上にのみリンを含まない第２層間絶縁膜を形成する工程（ｂ）と、前記ｎ型不純物領域に接触させ、かつ、前記炭化珪素層及び前記第２層間絶縁膜を覆うように前記第１層間絶縁膜を形成し、熱処理によりｎ型不純物領域の表面上にリンを拡散する工程（ｃ）と、前記第１層間絶縁膜の前記ｎ型不純物領域及び前記ｐ型不純物領域上にコンタクトを形成してオーミック電極を形成する工程（ｄ）と、を含む。

好適な実施形態として、前記工程（ｂ）において、前記ｐ型不純物領域上にのみに前記第２層間絶縁膜が設けられるように、不要な部分の除去をドライエッチングする。

好適な実施形態として、前記熱処理を８５０℃以上１０００℃以下の温度で行う。

好適な実施形態として、前記工程（ｄ）において、オーミック電極材料にニッケルを用いて、不要な部分をパターニングにより除去した後、熱処理によりニッケルシリサイド層を形成する。

好適な実施形態として、前記工程（ｄ）において、オーミック電極材料にニッケルを用いて、熱処理により、ニッケルシリサイド層を形成した後、未反応ニッケル層をウェットエッチングにより選択的に除去して形成する。

好適な実施形態として、前記工程（ｄ）において、オーミック電極材料にチタンを用いて、不要な部分をパターニングにより除去した後、熱処理により、チタンシリサイド層及び窒化チタン層を形成する。

好適な実施形態として、前記工程（ｄ）において、オーミック電極材料にチタンを用いて、熱処理により、チタンシリサイド層を形成した後、未反応チタン層及び窒化チタン層をウェットエッチングにより選択的に除去して形成する。

本願発明の炭化珪素半導体装置は、炭化珪素層を有する炭化珪素基板と、前記炭化珪素層の表面に接するように、前記炭化珪素層中に設けられたｎ型不純物を含む不純物領域と、前記ｎ型不純物領域の表面に設けられたリンを含む高濃度ｎ型不純物領域と、前記ｎ型不純物領域に近接するように設けられたｐ型不純物を含む不純物領域と、前記炭化珪素層の表面を覆う、リンを含むシリコン酸化膜からなる層間絶縁膜と前記ｎ型不純物領域及び前記ｐ型不純物領域上に設けられたオーミック電極と、を備える。

好適な実施形態として、前記高濃度ｎ型不純物領域におけるリンが、前記層間絶縁膜から拡散したリンを含む。

好適な実施形態として、前記ｐ型不純物領域中には、リンを含まない。

好適な実施形態として、前記オーミック電極は、ニッケルシリサイド層、チタンシリサイド層、窒化チタン層の群から選択された少なくとも１つの材料を含む。

本発明の炭化珪素半導体装置の製造方法及び炭化珪素半導体装置によれば、リンを含む第１層間絶縁膜を用いる場合に、ｐ型不純物領域上にリンを含まない第２層間絶縁膜を形成することによって第１層間絶縁膜をｐ型不純物領域に直接的に接触させないことができるので、第１層間絶縁膜からｐ型不純物領域へのリンの拡散を防止することにより、ｐ型コンタクトのオーミック性を劣化させることない。また、ｎ型不純物領域にリンを含む第１層間絶縁膜を接触させて熱処理することにより、ｎ型不純物領域にリンを拡散させることができ、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。

本発明者は、炭化珪素（ＳｉＣ）半導体において、比較的低温な熱処理条件下（１０００℃前後）においても、従来技術である図９におけるリンを含む層間絶縁層１１２から炭化珪素層１０２上に形成されてたｎ型不純物領域１０５やｐ型不純物領域１０７へ、リンが拡散する現象を新たに発見した。更に、このリンの拡散によってオーミック特性に影響を及ぼすことを発見した。以下に、詳しく説明する。

図２は、層間絶縁膜としてリンを含むＰＳＧを用いた場合とリンを含まないシリコン酸化膜（ｐ−ＳｉＯ_２）を用いた場合において、ｎ型またはｐ型不純物領域上に、ニッケル膜を１００ｎｍ蒸着し、９５０℃、２分の高温熱処理により、ニッケルシリサイド層を形成した場合のコンタクトの電流電圧特性の層間膜材料比較を示している。なお、図２（ａ）はｎ型不純物領域の場合のグラフであって、ｎ型不純物領域は窒素イオン注入（不純物濃度：５×１０^１９ｃｍ^−３）により形成した。図２（ｂ）はｐ型不純物領域の場合のグラフであって、ｐ型不純物領域は、アルミイオン注入（不純物濃度：８×１０^２０ｃｍ^−３）により形成した。それぞれ、横軸は電圧、縦軸は電流である。

図２に示すように、９５０℃という炭化珪素半導体では比較的低温な熱処理条件下において、層間膜材料にＰＳＧを用いた場合に、リンを含まないシリコン酸化膜（ｐ−ＳｉＯ_２）を用いた場合と比較して、オーミック電極形成条件が同一であっても、ｎ型では特性が改善することがわかる。一方、ｐ型ではオーミック特性であったのが、非オーミック特性に劣化することが分かる。これは、ＰＳＧ堆積後の高温熱処理（今回の場合、９５０℃、３０分）により、ｎ型、ｐ型不純物領域の表面にリンが拡散し、ｎ型では表面の実効的な不純物濃度が増加し、ｐ型では低下したためである。

以下、上述発見に基づいた実施形態について説明する。

（第１の実施形態）
以下、本発明による炭化珪素半導体装置の製造方法を説明する。本実施形態は、第１の実施形態に係る炭化珪素半導体装置の製造方法であり、図３（ａ）〜（ｌ）は、その製造工程での断面図である。

まず、図３（ａ）に示すように、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つ炭化珪素基板１を用意する。炭化珪素基板１には、ｎ型不純物が８×１０^１８ｃｍ^−３程度ドープされている。熱ＣＶＤ等により、炭化珪素基板１の主面上に炭化珪素基板１よりも低濃度のｎ型不純物を含む高抵抗の炭化珪素層２をエピタキシャル成長させる。このとき、例えば、原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）を、キャリアガスとして水素（Ｈ_２）を、ドーパントガスとして窒素（Ｎ_２）をそれぞれ用いる。例えば１４００Ｖの耐圧を備えたＭＩＳＦＥＴを製造する場合には、高抵抗の炭化珪素層２の不純物濃度は１×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３であることが望ましく、その厚さは１０μｍ以上であることが望ましい。

次に炭化珪素層２の一部に、ｐ型不純物（アルミニウム，ホウ素など）をイオン注入によりドープして、ｐウェル領域４を形成する。ｐウェル領域４の形成の際には、まず、注入マスクとなる厚さ３μｍ程度のシリコン酸化膜（図示せず）を炭化珪素層２の上面上に堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｐウェル領域４を形成する部分のみに開口を設ける。その後、注入欠陥を低減するために、基板温度を５００℃以上の高温に保ってアルミニウムまたはボロンのイオン注入を行ない、イオン注入の後、マスクとして用いたシリコン酸化膜をフッ酸水溶液によって除去する。ｐウェル領域４におけるｐ型不純物の濃度は、通常１×１０^１７ｃｍ^−３前後から１×１０^１８ｃｍ^−３であり、ｐウェル領域４の深さはピンチオフしないように１μｍ前後とする。

次にｐウェル領域４の表面部の一部に高濃度のｎ型不純物（窒素等）をイオン注入によってドープして、ｎ型不純物領域５を形成する。その際、基板上に、注入マスク３となる厚さ１μｍ程度のシリコン酸化膜を堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｎ型不純物領域５を形成する部分のみに開口を設ける。そして、注入欠陥を低減するために、基板温度を５００℃以上の高温に保って、イオン注入を行ない、イオン注入の後、マスクとして用いたシリコン酸化膜をふっ酸によって除去する。このｎ型不純物領域５は、ＭＩＳＦＥＴのソースとして機能する。なお、ｎ型不純物領域５における不純物濃度がｐ型不純物領域７の不純物濃度と同程度の場合には、ｎ型不純物領域５形成のための注入マスクがｐ型不純物領域７を覆っている必要がある。また、ソース領域４の深さは、ｐ型不純物領域７の深さよりは浅く、例えば２００ｎｍ程度である。

次に、図３（ｂ）に示すよう、マスク６を用いて、ｐウェル領域４と後に形成されるオーミック電極１５とのコンタクトをとるために、ｐウェル領域４の表面部の一部にｐ型不純物をイオン注入によって高濃度でドープして、ｐ型不純物領域７を形成する。ｐ型不純物領域７の厚みは２００ｎｍ前後で、不純物の濃度は約５×１０^１９ｃｍ^−３以上であり、好ましくは、２×１０^２０ｃｍ^−３以上である。このとき、イオン注入の方法は、ｐウェル領域４の形成と同じである。

次に注入された不純物を活性化するために、アルゴンなどの不活性ガスの雰囲気中で、１７００℃、３０分の活性化アニールを施す。このとき、炭化珪素層２、ｐウェル領域４、ｐ型不純物領域７及びｎ型不純物領域５の露出している表面には、高さ１０ｎｍ〜１００ｎｍ程度のマクロステップや、ヒロックが生じ、表面粗さが大きくなり、表面の平滑性が悪化する。

次に、図３（ｃ）に示すように、たとえば熱ＣＶＤにより、炭化珪素層２，ｐウェル領域４，ｎ型不純物領域５及びｐ型不純物領域７の上にチャネル層８をエピタキシャル成長させる。チャネル層８の形成の際には、例えば、原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）を、キャリアガスとして水素（Ｈ_２）を、ドーパントガスとして窒素（Ｎ_２）をそれぞれ用いる。その後、チャネル層８のうちｎ型不純物領域５，ｐ型不純物領域７の上方に位置する部分を、例えばＲＩＥなどによって除去して、コンタクトホールを設ける。

次に、チャネル層８，ｎ型不純物領域５及びｐ型不純物領域７の露出している表面を熱酸化して、シリコン酸化膜からなるゲート絶縁膜９を形成する。例えば、石英管中で基板を保持し、酸素を流量２．５（ｌ／ｍｉｎ）で石英管中に導入し、石英管内の温度を１１８０℃に保って２．５時間、熱酸化することで厚み約７０ｎｍの熱酸化膜を形成できる。

次に、減圧ＣＶＤにより、厚さ５００ｎｍのポリシリコン膜を堆積し、例えば、ＲＩＥなどにより、ゲート電極１０のうちコンタクトホール内及びその周囲に位置する部分を除去することにより、ゲート絶縁膜９上にポリシリコン層１０を形成する。

次に、図３（ｄ）に示すように、プラズマＣＶＤにより、炭化珪素層２の表面及びゲート電極１０を覆う、リンを含まないシリコン酸化膜からなる第２層間絶縁膜１１を１００ｎｍ前後成長させる。

次に、図３（ｅ）に示すように、ここで、通常のフォトリソグラフィー、ＲＩＥにより、第２層間絶縁膜１１のうち、ｐ型不純物領域７以外の部分を除去する。

次に、図３（ｆ）に示すように、ｎ型不純物領域５に接触し、かつ、炭化珪素層２の表面及びゲート電極１０を覆う第１層間絶縁膜１２として厚さ１μｍ程度のリンを含むシリコン酸化膜（ＰＳＧ）を堆積する。

次に、図３（ｇ）に示すように、平坦化のため、窒素、アルゴンなどの不活性ガス中で９５０℃前後の温度で、３０分以上の熱処理を施す。炭化珪素半導体では比較的低い熱処理にも関わらず、ＰＳＧからのリン拡散により、ｎ型不純物領域５の表面には、リン拡散不純物領域１３が形成できる。この一方、ｐ型不純物領域７上は、第２層間絶縁膜１１でカバーすることにより、リン拡散を抑制できる。

次に、図３（ｈ）に示すように、ＲＩＥ等により、第１層間絶縁膜１２を貫通してリン拡散不純物領域１３及びｐ型不純物領域７に達するコンタクトホールを形成する。

次に、図３（ｉ）に示すように、オーミック用金属膜１４（ニッケルまたはチタン）で真空蒸着などによって、第１層間絶縁膜１２上、及び第１層間絶縁膜１２が除去されている領域（オーミック電極１５が形成される部分）に堆積する。堆積する金属膜厚は、１００ｎｍ前後、好ましくは、５０ｎｍ以上２００ｎｍ以下であることが望ましい。

次に、図３（ｊ）に示すように、第１層間絶縁膜１２上のオーミック用金属膜１４をオーミック電極１５となる部分以外をＲＩＥのドライエッチングまたはウェットエッチングにより除去する。ウェットエッチングによる除去の場合、オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液またはフッ酸水溶液を用いる。

次に、図３（ｋ）に示すように、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているリン拡散不純物領域１３及びｐ型不純物領域７の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。より好ましくは、９００℃以上９５０℃以下である。

その後、図３（ｌ）に示すように、厚さ３μｍ程度のアルミニウム膜を真空蒸着等で堆積し、通常のフォトリソグラフィー，エッチングによってパタ−ニングすることにより、パッド用電極１６を形成する。その後、ドレイン電極１７として、Ｔｉ，Ｎｉ，Ａｕ，Ａｇ，Ｐｔ等のいずれか１つまたは積層膜を真空蒸着等で堆積し、裏面電極を形成する。

このようにして、二重注入型ＭＩＳＦＥＴが完成する。このＭＩＳＦＥＴのチャネル移動度は３０ｃｍ^２／Ｖｓｅｃ以上と高く、オフ耐圧１０００Ｖでオン抵抗は５ｍΩ・ｃｍ^２以下であった。

以下の工程により、二重注入型ＭＩＳＦＥＴが完成する。作製したＭＩＳＦＥＴの特性は以下の通りであった。

・チャネル移動度：３０ｃｍ^２／Ｖｓｅｃ以上（Ｖｄｓ＝１Ｖ）
・オフ耐圧：１４００Ｖ以上
・オン抵抗：５ｍΩｃｍ^２以下
・ｎ型コンタクト抵抗：１×１０^−５Ωｃｍ^２以下（従来：４×１０^−５Ωｃｍ^２）
・ｐ型コンタクト抵抗：１×１０^−３Ωｃｍ^２以下（従来の非オーミック特性）
なお、測定条件は、ゲート電圧：２０Ｖ、ドレイン電圧：１Ｖである。

このように、リンを含む第１層間絶縁膜１２を用いる場合に、ｐ型不純物領域７上にリンを含まない第２層間絶縁膜１１を形成することによって第１層間絶縁膜１２をｐ型不純物領域７に直接的に接触させないことができるので、第１層間絶縁膜１２からｐ型不純物領域７へのリンの拡散を防止することにより、ｐ型コンタクトのオーミック性を劣化させることない。また、ｎ型不純物領域５にリンを含む第１層間絶縁膜を接触させて熱処理することにより、ｎ型不純物領域５にリンを拡散させたリン拡散不純物領域１３を形成することができ、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。

また、本発明のオーミック電極は、電極材料（ニッケルやチタン等）を問わない。ＭＩＳＦＥＴにおいて、ｐ型のオーミック電極形成によるコンタクト抵抗低減は、スイッチング（ターンオフ）特性を向上させることができ、またｎ型コンタクト抵抗の低減により、オン抵抗を低減することができる。

（第２の実施形態）
本実施形態では、第１の実施形態の製造方法で完成した炭化珪素半導体装置の完成物の構成について説明する。

以下、本発明による半導体装置の実施形態を説明する。図１（ａ）は、本発明による半導体装置の一実施形態を示す模式的断面図である。まず、図１（ａ）の半導体装置の構造を概略的に説明する。

本発明による半導体装置は、炭化珪素層２を有する炭化珪素半導体基板１を備える。炭化珪素半導体基板１は、例えば、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つオフ基板である。炭化珪素半導体基板１は、窒素、リン、砒素などのｎ型不純物が例えば、１×１０^１８ｃｍ^−３以上の濃度でドープされており、低抵抗である。炭化珪素層２は、炭化珪素半導体基板１上にエピタキシャル成長によって設けられている。炭化珪素層２は、窒素などのｎ型不純物が１×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３程度にドープされている高抵抗であることが好ましい。

炭化珪素層２には、炭化珪素層２の表面に接するようにｐウェル領域４が設けられ、さらにｐウェル領域４内において、炭化珪素層２の表面から内部にかけてｎ型不純物領域５が形成されている。ｎ型不純物領域５は、ソースとして機能する。またｎ型不純物領域５に接するように、ｐ型不純物領域７が炭化珪素層２の表面から内部にかけて形成されている。例えば、ｐウェル領域４、ｎ型不純物領域５、ｐ型不純物領域７の不純物濃度は、１×１０^１６ｃｍ^−３〜１×１０^１８ｃｍ^−３、約５×１０^１９ｃｍ^−３、約２×１０^２０ｃｍ^−３である。ｎ型不純物領域５の表面には、リン拡散不純物領域１３が形成され、リン拡散不純物領域１３及びｐ型不純物領域７上には、オーミック電極１５が設けられている。

ｐウェル領域４が設けられていない炭化珪素２の表面、炭化珪素２の表面において露出したｐウェル領域４の一部及びｎ型不純物領域５の一部を覆うようにチャネル層８が設けられている。チャネル層８は、急峻な濃度勾配を示す複数の高濃度ドープ層（δドープ層）を低濃度ドープ層）と交互に積層した構造であり、エピタキシャル成長により形成されている。

チャネル層８の上にゲート絶縁膜９が設けられ、ゲート絶縁膜９上にゲート電極１０が設けられている。以下において説明するように、ゲート電極１０は、例えば、リンなどのｎ型不純物ドープされたポリシリコンを減圧ＣＶＤ法により形成されている。第１層間絶縁膜１２は、ゲート電極１０及びオーミック電極１５を除く炭化珪素層２の表面を覆っている。第１層間絶縁膜１２上には、パッド用電極１６が設けられている。パッド用電極１６は、アルミニウム、シリコン、チタン、銅のいずれか１つまたはいくつかの合金から構成され、第１層間絶縁膜１２に設けられたコンタクトホールを介してオーミック電極１５と電気的に接続している。

炭化珪素半導体基板１の炭化珪素層２が設けられていない主面には、ドレイン電極に対応する他のオーミック電極１７が設けられている。

本発明による半導体装置は、ゲート電極１０に印加する電圧を変化させることにより、チャネル層８内で形成されるチャネル領域を通過する電流を制御することができる。これにより、オーミック電極１７、炭化珪素半導体基板１、炭化珪素層２、チャネル層８、ｎ型不純物領域５、リン拡散不純物領域１３及びオーミック電極１５によって形成される経路を流れる電流を調節することができる。

本発明の炭化珪素半導体装置は、第１の実施形態の通りに作られているので、第１層間絶縁膜１２に接するｎ型不純物領域５には、比較的低い温度条件下の熱処理によって、リン拡散不純物領域１３が形成されている。また、リン拡散不純物領域１３の形成の際には、ｐ型不純物領域７の上にリンを含まないシリコン酸化膜である第２層間絶縁膜が形成され、その上にリンを含むＰＳＧの第１層間絶縁膜が形成されているので、熱処理によってリンはｐ型不純物層に拡散しない。

このように、本発明による半導体装置によれば、リンを含む第１層間絶縁膜１２を用いる場合に、ｐ型不純物領域７上にリンを含まない第２層間絶縁膜１１を形成することによって第１層間絶縁膜１２をｐ型不純物領域７に直接的に接触させないことができるので、第１層間絶縁膜１２からｐ型不純物領域７へのリンの拡散を防止することにより、ｐ型コンタクトのオーミック性を劣化させることない。また、ｎ型不純物領域５にリンを含む第１層間絶縁膜を接触させて熱処理することにより、ｎ型不純物領域５にリンを拡散させたリン拡散不純物領域１３を形成することができ、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。

また本発明のオーミック電極は、電極材料（ニッケルやチタン等）を問わない。ＭＩＳＦＥＴにおいて、ｐ型のオーミック電極形成によるコンタクト抵抗低減は、スイッチング（ターンオフ）特性を向上させることができ、またｎ型コンタクト抵抗の低減により、オン抵抗を低減することができる。さらに、ｎ型不純物の高濃度注入が不要となるため、製造コストの低減、製造に要する時間の短縮などを達成することもできる。

また、本実施形態では、エピタキシャル成長によるチャネル層を備えているが、上述の説明から明らかなように、本発明の効果は、チャネル領域の位置や構造に依存しない。このため、種々のチャネル構造と上述したオーミック電極を組み合わせた半導体装置として本発明を実現してもよい。例えば、チャネル層８の代わりに、ゲート電極１０に印加する電圧によって、ｐウェル領域４内の炭化珪素層２の表面部分に形成される反転層をチャネル領域として用いるＭＩＳＦＥＴにも本発明は好適に用いることができる。

また、本実施形態では、熱酸化によるゲート絶縁膜を備えているが、必ずしも熱酸化膜ある必要はなく、ＣＶＤ等によって堆積されたシリコン酸化膜でもよい。あるいは、ゲート絶縁膜が熱酸化膜と堆積膜との積層構造を有していてもよい。また、ゲート絶縁膜がシリコン酸化膜である必要はなく、シリコン窒化膜、シリコン酸窒化膜や酸化タンタル膜、酸化ハフニウム膜などの金属酸化物膜でもよい。

また、本実施形態では、ゲート電極をｎ型不純物ドープされたポリシリコンを減圧ＣＶＤ法により形成しているが、必ずしもポリシリコンである必要はなく、蒸着やスパッタ等によって堆積されたアルミニウムやモリブデン等の金属膜でもよい。

（第３の実施形態）
第１の実施形態の変形実施例として、図４（ａ）〜（ｌ）を参照しながら、オーミック用金属膜１４のパターニングを行わないで、オーミック電極１５を形成する工程を含む半導体装置の製造方法を説明する。

まず、図３（ａ）〜（ｉ）は、図４（ａ）〜（ｉ）の工程と同様であり、説明を省略する。こらの工程により、図４（ｉ）に示すように、第１層間絶縁膜１２が除去されているオーミック電極１５が形成される部分及び、第１層間絶縁膜１２の上面にオーミック用金属膜１４が堆積されたものが得られる。

次に、図４（ｊ）に示すように、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているリン拡散不純物領域１３及びｐ型不純物領域７の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。この時、第１層間絶縁膜１２とニッケルまたはチタンとは実質的に反応しない。

次に、図４（ｋ）に示すように、第１層間絶縁膜１２上のシリサイドを形成せず、そのまま残っているオーミック用金属膜１４をウェットエッチングにより、選択的に除去する。オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液を用いる。これにより不要なオーミック用金属膜１４が除去され、オーミック電極１５が形成される。

このように、図４（ａ）〜（ｌ）の製造方法によれば、オーミック用金属膜１４をパターニングする必要がないため、半導体装置の製造工程の数を減らし、製造コストの低減や製造に要する時間の短縮を図ることができる。

（第４の実施形態）
本発明の着想点である、炭化珪素においてリンを含む層間絶縁膜からリンが炭化珪素へ比較的低温の熱処理で拡散する物理現象を利用した応用実施形態である「ｎ型コンタクト」の製造方法を説明する。図５（ａ）〜（ｆ）は、本発明によるｎ型コンタクトの製造途中を示す断面図である。

まず、図５（ａ）に示すように、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つ炭化珪素基板１を用意する。炭化珪素基板１には、ｎ型不純物が８×１０^１８ｃｍ^−３程度ドープされている。熱ＣＶＤ等により、炭化珪素基板１の主面上に炭化珪素基板１よりも低濃度のｎ型またはｐ型不純物を含む高抵抗の炭化珪素層２をエピタキシャル成長させる。

次に炭化珪素層２の一部に、高濃度のｎ型不純物（窒素等）をイオン注入によってドープして、ｎ型不純物領域５を形成する。その際、基板上に、注入マスク３となる厚さ１μｍ程度のシリコン酸化膜を堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｎ型不純物領域５を形成する部分のみに開口を設ける。そして、注入欠陥を低減するために、基板温度を５００℃以上の高温に保って、イオン注入を行ない、イオン注入の後、マスクとして用いたシリコン酸化膜をフッ酸によって除去する。

その後、注入された不純物を活性化するために、アルゴンなどの不活性ガスの雰囲気中で、１７００℃、３０分の活性化アニールを施す。

次に、図５（ｂ）に示すように、基板上に、第２層間絶縁膜１１となる厚さ１００ｎｍ程度の不純物を含まないシリコン酸化膜を堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｎ型不純物領域５を形成する部分のみに開口を設ける。また、本実施形態では、第２層間絶縁膜１１は、不純物を含まないシリコン酸化膜を用いているが、不純物としてボロンを含むシリコン酸化膜（ＢＳＧ）でもよい。第２層間絶縁膜１１のパターン形成後、炭化珪素層２の開口部及び第２層間絶縁膜１１を覆う第１層間絶縁膜１２として厚さ１μｍ程度のリンを含むシリコン酸化膜（ＰＳＧ）を堆積する。ＰＳＧのリン濃度については、好ましくは、１ｗｔ％以上２０ｗｔ％以下、より好ましくは、５ｗｔ％以上１５ｗｔ％以下である。さらに、窒素、アルゴンなどの不活性ガス中で、炭化珪素では比較的低い温度である９５０℃の温度で、３０分以上の熱処理を施す。熱処理によるＰＳＧからのリン拡散により、ｎ型不純物領域５の表面には、リン拡散不純物領域１３が形成される。

次に、図５（ｃ）に示すように、ＲＩＥ等により、第１層間絶縁膜１２を貫通してリン拡散不純物領域１３に達するコンタクトホールを形成する。

次に、図５（ｄ）に示すように、オーミック用金属膜１４（ニッケルまたはチタン）で真空蒸着などによって、第１層間絶縁膜１２上、及び第１層間絶縁膜１２が除去されている領域（オーミック電極１５が形成される部分）に堆積する。堆積する金属膜厚は、１００ｎｍ前後、好ましくは、５０ｎｍ以上２００ｎｍ以下であることが望ましい。

次に、図５（ｅ）に示すように、第１層間絶縁膜１２上のオーミック用金属膜１４をオーミック電極１５となる部分以外をＲＩＥのドライエッチングまたはウェットエッチングにより除去する。ウェットエッチングによる除去の場合、オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液またはフッ酸水溶液を用いる。

その後、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているリン拡散不純物領域１３の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。より好ましくは、９００℃以上９５０℃以下である。

次に、図５（ｆ）に示すように、厚さ３μｍ程度のアルミニウム膜を真空蒸着等で堆積し、通常のフォトリソグラフィー，エッチングによってパタ−ニングすることにより、パッド用電極１６を形成する。

このようにして、ｎ型コンタクトが形成できる。このｎ型コンタクトのコンタクト抵抗は１×１０^−５Ω・ｃｍ^２以下であった（リン拡散不純物領域１３が無い従来のコンタクト抵抗値は４×１０^−５Ω・ｃｍ^２）。

このように、リンを含む第１層間絶縁膜１２の材料（例えば、ＰＳＧ）を用いる場合に、特にｎ型不純物領域５の表面にＰＳＧからのリン拡散によりリン拡散不純物領域１３を形成し、製造コストや製造に要する時間を増大させる高ドーズ注入をすることなく、高濃度ｎ型不純物領域を形成し、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。また本発明のオーミック電極は、電極材料（ニッケルやチタン等）を問わない。

（第５の実施形態）
第４の実施形態の変形実施形態について、図６（ａ）〜（ｆ）を参照しながら説明する。本実施形態は、オーミック用金属膜１４のパターニングを行わないで、オーミック電極１５を形成する工程を含む半導体装置の製造方法である。

まず、図５（ａ）〜（ｃ）は、図６（ａ）〜（ｃ）と同様な工程であり、説明を省略する。図６（ｃ）に示すように、ＲＩＥ等により、第１層間絶縁膜１２を貫通してリン拡散不純物領域１３に達するコンタクトホールが開口されたものが得られる。

次に、図６（ｄ）に示すように、オーミック用金属膜１４（ニッケルまたはチタン）で真空蒸着などによって、第１層間絶縁膜１２上、及び第１層間絶縁膜１２が除去されている領域（オーミック電極１５が形成される部分）に堆積する。堆積する金属膜厚は、１００ｎｍ前後、好ましくは、５０ｎｍ以上２００ｎｍ以下であることが望ましい。

その後、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているリン拡散不純物領域１３の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。この時、第２の層間絶縁膜１２とニッケルまたはチタンとは実質的に反応しない。

次に、図６（ｅ）に示すように、第１層間絶縁膜１２上のシリサイドを形成せず、そのまま残っているオーミック用金属膜１４をウェットエッチングにより、選択的に除去する。オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液を用いる。これにより不要なオーミック用金属膜１４が除去され、オーミック電極１５が形成される。

このように、図６（ａ）〜（ｆ）の製造方法によれば、オーミック用金属膜１４をパターニングする必要がないため、半導体装置の製造工程の数を減らし、製造コストの低減や製造に要する時間の短縮を図ることができる。

（第６の実施形態）
本発明の着想点である、炭化珪素においてリンを含む層間絶縁膜からリンが炭化珪素へ比較的低温の熱処理で拡散する物理現象を利用した応用実施形態である「ｐ型コンタクト」の製造方法を説明する。図７（ａ）〜（ｆ）は、本発明によるｐ型コンタクトの製造途中を示す断面図である。

まず、図７（ａ）に示すように、４Ｈ−ＳｉＣの（０００１）面から８度のオフ角を持つ炭化珪素基板１を用意する。炭化珪素基板１には、ｎ型不純物が８×１０^１８ｃｍ^−３程度ドープされている。熱ＣＶＤ等により、炭化珪素基板１の主面上に炭化珪素基板１よりも低濃度のｎ型またはｐ型不純物を含む高抵抗の炭化珪素層２をエピタキシャル成長させる。

次に炭化珪素層２の一部に、高濃度のｐ型不純物（アルミニウム，ホウ素など）をイオン注入によってドープして、ｐ型不純物領域７を形成する。その際、基板上に、注入マスク６となる厚さ１μｍ程度のシリコン酸化膜を堆積し、フォトリソグラフィーおよびドライエッチングによって、シリコン酸化膜のうちｐ型不純物領域７を形成する部分のみに開口を設ける。そして、注入欠陥を低減するために、基板温度を５００℃以上の高温に保って、イオン注入の後、マスクとして用いたシリコン酸化膜をフッ酸によって除去する。

その後、注入された不純物を活性化するために、アルゴンなどの不活性ガスの雰囲気中で、１７００℃、３０分の活性化アニールを施す。このとき、炭化珪素層２、ｐ型不純物領域７の露出している表面には、高さ１０ｎｍ〜１００ｎｍ程度のマクロステップや、ヒロックが生じ、表面粗さが大きくなり、表面の平滑性が悪化する。

次に、図７（ｂ）に示すように、基板上に、第２層間絶縁膜１１となる厚さ１００ｎｍ程度のシリコン酸化膜を堆積する。さらに、第２層間絶縁膜１１を覆うように、第１層間絶縁膜１２として厚さ１μｍ程度のリンを含むシリコン酸化膜（ＰＳＧ）を堆積する。さらに、平坦化のため、窒素、アルゴンなどの不活性ガス中で、炭化珪素では比較的低い温度である９５０℃の温度で３０分以上の熱処理を施す。第２層間絶縁膜１１でカバーすることにより、熱処理によるＰＳＧからのリン拡散を抑制する。

次に、図７（ｃ）に示すように、ＲＩＥ等により、第１層間絶縁膜１２を貫通してｐ型不純物領域７に達するコンタクトホールを形成する。

次に、図７（ｄ）に示すように、オーミック用金属膜１４（ニッケルまたはチタン）で真空蒸着などによって、第１層間絶縁膜１２上、及び第１層間絶縁膜１２が除去されている領域（オーミック電極１５が形成される部分）に堆積する。堆積する金属膜厚は、１００ｎｍ前後、好ましくは、５０ｎｍ以上２００ｎｍ以下であることが望ましい。

次に、図７（ｅ）に示すように、第１層間絶縁膜１２上のオーミック用金属膜１４をオーミック電極１５となる部分以外をＲＩＥのドライエッチングまたはウェットエッチングにより除去する。ウェットエッチングによる除去の場合、オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液またはフッ酸水溶液を用いる。

その後、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているｐ型不純物領域７の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。より好ましくは、９００℃以上９５０℃以下である。

次に、図７（ｆ）に示すように、厚さ３μｍ程度のアルミニウム膜を真空蒸着等で堆積し、通常のフォトリソグラフィー，エッチングによってパタ−ニングすることにより、パッド用電極１６を形成する。

このようにして、ｐ型コンタクトが形成できる。このｐ型コンタクトのコンタクト抵抗は１×１０^−３Ω・ｃｍ^２以下であった（リン拡散不純物領域１３がある従来のコンタクト特性は非オーミック特性であった。）。

このように、第１層間絶縁膜１２の材料にＰＳＧを用いる場合に、特にｐ型不純物領域７上にＰＳＧからのリン拡散を防止することにより、ｐ型コンタクトの特性を劣化させることなく、オーミック特性を実現することができる。また本発明のオーミック電極は、電極材料（ニッケルやチタン等）を問わない。

（第７の実施形態）
第６の実施形態の変形実施形態について、図８（ａ）〜（ｆ）を参照しながら説明する。本実施形態は、オーミック用金属膜１４のパターニングを行わないで、オーミック電極１５を形成する工程を含む半導体装置の製造方法である。

まず、図７（ａ）〜（ｃ）は、図８（ａ）〜（ｃ）と同様な工程であり、説明を省略する。図８（ｃ）に示すように、ＲＩＥ等により、第１層間絶縁膜１２を貫通してｐ型不純物領域７に達するコンタクトホールが開口されたものが得られる。

次に、図８（ｄ）に示すように、オーミック用金属膜１４（ニッケルまたはチタン）で真空蒸着などによって、第１層間絶縁膜１２上、及び第１層間絶縁膜１２が除去されている領域（オーミック電極１５が形成される部分）に堆積する。堆積する金属膜厚は、１００ｎｍ前後、好ましくは、５０ｎｍ以上２００ｎｍ以下であることが望ましい。

その後、窒素、アルゴンなどの不活性ガス中で１分以上の熱処理を施す。この熱処理によって、第１層間絶縁膜１２が除去されているリン拡散不純物領域１３及びｐ型不純物領域７の上に、オーミック用金属膜１４のニッケルまたはチタンと炭化珪素中のシリコンが選択的に反応し、シリサイド層を含むオーミック電極１５が形成される。熱処理温度は、ニッケルまたはチタンと炭化珪素中のシリコンがシリサイド反応し、かつ層間膜材料として使用するＳｉＯ_２等の材料の変質や変形を防止するため、８５０℃以上１０００℃以下が望ましい。この時、第２の層間絶縁膜１２とニッケルまたはチタンとは実質的に反応しない。

次に、図８（ｅ）に示すように、第１層間絶縁膜１２上のシリサイドを形成せず、そのまま残っているオーミック用金属膜１４をウェットエッチングにより、選択的に除去する。オーミック用金属膜１４がニッケルの場合は、燐酸系エッチング薬液を用い、チタンの場合は、過酸化水素水を含む燐酸系エッチング薬液を用いる。これにより不要なオーミック用金属膜１４が除去され、オーミック電極１５が形成される。

このように、図８（ａ）〜（ｆ）の製造方法によれば、オーミック用金属膜１４をパターニングする必要がないため、半導体装置の製造工程の数を減らし、製造コストの低減や製造に要する時間の短縮を図ることができる。

本発明の炭化珪素半導体装置の製造方法及び炭化珪素半導体装置は、特にパワーデバイス用の炭化珪素半導体装置に好適に用いることができる。

（ａ）は本発明の半導体装置の一実施形態の構成を示す断面構造図、（ｂ）はオーミック電極近傍の拡大図 （ａ）はｎ型炭化珪素基板の熱処理後の炭化珪素／ニッケル界面の電流電圧特性図、（ｂ）はｐ型炭化珪素基板上の同様の電流電圧特性図 （ａ）〜（ｌ）は、本発明の第１の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）〜（ｌ）は、本発明の第３の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）〜（ｆ）は、本発明の第４の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）〜（ｆ）は、本発明の第５の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）〜（ｆ）は、本発明の第６の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）〜（ｆ）は、本発明の第７の実施形態の炭化珪素半導体装置の製造途中の構造を示す断面図 （ａ）は従来の半導体装置の一実施形態の構成を示す断面構造図、（ｂ）はオーミック電極近傍の拡大図

符号の説明

１，１０１ 炭化珪素基板
２，１０２ 高抵抗炭化珪素層
３，１０３ ｎ型不純物注入マスク
４，１０４ ｐウェル領域
５，１０５ ｎ型不純物領域
６ ｐ型不純物注入マスク
７，１０７ ｐ型不純物領域
８，１０８ チャネル層
９，１０９ ゲート絶縁膜
１０，１１０ ゲート電極
１１，１１１ 第２層間絶縁膜
１２，１１２ 第１層間絶縁膜
１３ リン拡散不純物領域
１４，１１４ オーミック用金属膜
１５，１１５ オーミック電極
１６，１１６ パッド用電極
１７，１１７ ドレイン電極

Claims (11)

1. 炭化珪素層を有する炭化珪素基板と、前記炭化珪素層の表面に接するように前記炭化珪素層中に設けられたｎ型不純物を含むｎ型不純物領域と、前記ｎ型不純物領域に近接するように設けられたｐ型不純物を含む不純物領域と、前記炭化珪素層の表面を覆うリンを含むシリコン酸化膜からなる第１層間絶縁膜と、前記ｎ型不純物領域及び前記ｐ型不純物領域上に設けられたオーミック電極と、備える半導体装置の製造方法であって、
   前記炭化珪素層を含む炭化珪素半導体基板を用意する工程（ａ）と、
   前記ｐ型不純物領域上にのみリンを含まない第２層間絶縁膜を形成する工程（ｂ）と、
   前記ｎ型不純物領域に接触させ、かつ、前記炭化珪素層及び前記第２層間絶縁膜を覆うように前記第１層間絶縁膜を形成し、熱処理によりｎ型不純物領域の表面上にリンを拡散する工程（ｃ）と、
   前記第１層間絶縁膜の前記ｎ型不純物領域及び前記ｐ型不純物領域上にコンタクトを形成してオーミック電極を形成する工程（ｄ）と、
   を含む炭化珪素半導体装置の製造方法。
2. 前記工程（ｂ）において、前記ｐ型不純物領域上にのみに前記第２層間絶縁膜が設けられるように、不要な部分の除去をドライエッチングする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記工程（ｃ）において、前記熱処理を８５０℃以上１０００℃以下の温度で行う請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記工程（ｄ）において、オーミック電極材料にニッケルを用いて、不要な部分をパターニングにより除去した後、熱処理によりニッケルシリサイド層を形成する請求項１に記載の炭化珪素半導体装置の製造方法。
5. 前記工程（ｄ）において、オーミック電極材料にニッケルを用いて、熱処理により、ニッケルシリサイド層を形成した後、未反応ニッケル層をウェットエッチングにより選択的に除去して形成する請求項１に記載の炭化珪素半導体装置の製造方法。
6. 前記工程（ｄ）において、オーミック電極材料にチタンを用いて、不要な部分をパターニングにより除去した後、熱処理により、チタンシリサイド層及び窒化チタン層を形成する請求項１に記載の炭化珪素半導体装置の製造方法。
7. 前記工程（ｄ）において、オーミック電極材料にチタンを用いて、熱処理により、チタンシリサイド層を形成した後、未反応チタン層及び窒化チタン層をウェットエッチングにより選択的に除去して形成する請求項１に記載の炭化珪素半導体装置の製造方法。
8. 炭化珪素層を有する炭化珪素基板と、
   前記炭化珪素層の表面に接するように、前記炭化珪素層中に設けられたｎ型不純物を含む不純物領域と、
   前記ｎ型不純物領域の表面に設けられたリンを含む高濃度ｎ型不純物領域と、
   前記ｎ型不純物領域に近接するように設けられたｐ型不純物を含む不純物領域と、
   前記炭化珪素層の表面を覆う、リンを含むシリコン酸化膜からなる層間絶縁膜と
   前記ｎ型不純物領域及び前記ｐ型不純物領域上に設けられたオーミック電極と、を備える、炭化珪素半導体装置。
9. 前記高濃度ｎ型不純物領域におけるリンが、前記層間絶縁膜から拡散したリンを含む、請求項８に記載の炭化珪素半導体装置。
10. 前記ｐ型不純物領域中には、リンを含まない請求項８記載の炭化珪素半導体装置。
11. 前記オーミック電極は、ニッケルシリサイド層、チタンシリサイド層、窒化チタン層の群から選択された少なくとも１つの材料を含む請求項８に記載の炭化珪素半導体装置。

Images