[go: up one dir, main page]

JP2009043052A - Printed-circuit board design support device, method, and program - Google Patents

Printed-circuit board design support device, method, and program Download PDF

Info

Publication number
JP2009043052A
JP2009043052A JP2007207656A JP2007207656A JP2009043052A JP 2009043052 A JP2009043052 A JP 2009043052A JP 2007207656 A JP2007207656 A JP 2007207656A JP 2007207656 A JP2007207656 A JP 2007207656A JP 2009043052 A JP2009043052 A JP 2009043052A
Authority
JP
Japan
Prior art keywords
signal via
ground
information
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007207656A
Other languages
Japanese (ja)
Other versions
JP5223263B2 (en
Inventor
Takeshi Morishita
健 森下
Shigeki Hoshino
茂樹 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007207656A priority Critical patent/JP5223263B2/en
Publication of JP2009043052A publication Critical patent/JP2009043052A/en
Application granted granted Critical
Publication of JP5223263B2 publication Critical patent/JP5223263B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To easily design an arrangement of a ground via so as to suppress unwanted electromagnetic radiation from between a power supply and a ground layers which is caused by a signal via penetrating a power supply plane and a ground plane of a printed-circuit board. <P>SOLUTION: Signal via information showing a configuration of a signal via which penetrates two ground planes clamping a power supply plane corresponding to extracted power supply plane information is extracted from layout information. An inter-via distance calculation part 105 calculates a distance between a signal via and the ground via shown in the signal via information extracted by a signal via extraction part 104 according to an approximation stored in an emission suppression quantity storage part 102. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プリント基板の電源プレーンとグラウンドプレーンを貫通する信号ビアに起因して電源プレーンとグラウンドプレーン間から生じる不要電磁放射を抑制するためのグラウンドビアの配置に関する設計を支援するプリント基板設計支援装置及び方法並びにプログラムに関する。   The present invention provides a printed circuit board design support for supporting a design related to arrangement of ground vias for suppressing unnecessary electromagnetic radiation generated between a power plane and a ground plane due to a signal via penetrating the power plane and the ground plane of the printed circuit board. The present invention relates to an apparatus, a method, and a program.

LSIやICを搭載したプリント基板から放射される不要な電磁波は、放送や通信に障害を及ぼし、また、他の電子機器に誤動作を引き起こす原因となる。このため、プリント基板からの不要な電磁放射は、低く抑える必要がある。プリント基板からの主な電磁放射として、電源プレーンとグラウンドプレーンで構成される電源供給系からの放射がある。具体的には、電源プレーンとグラウンドプレーン間に生じた電圧変動により、両プレーンが平行平板アンテナとなって電磁波が放射される。この電源プレーンとグラウンドプレーン間に電圧変動を生じる原因の1つに、これら両プレーンを貫通して配置された信号ビアが一般に知られている。   Unnecessary electromagnetic waves radiated from a printed circuit board on which an LSI or IC is mounted cause troubles in broadcasting and communication, and may cause malfunctions in other electronic devices. For this reason, unnecessary electromagnetic radiation from the printed circuit board must be kept low. The main electromagnetic radiation from a printed circuit board is radiation from a power supply system composed of a power plane and a ground plane. Specifically, due to voltage fluctuations generated between the power plane and the ground plane, both planes become parallel plate antennas, and electromagnetic waves are radiated. One of the causes of voltage fluctuations between the power plane and the ground plane is generally known as a signal via disposed through both planes.

図23は、信号ビア2301が電源プレーン2302とグラウンドプレーン2303を貫通して配置されることを示すプリント基板2304の構成を模式的に示す断面図である。プリント基板2304の表面裏面には、信号配線2305が形成され、プリント基板2304の内部には、電源プレーン2302とグラウンドプレーン2303との間の層に内部信号配線2306が配置されている。   FIG. 23 is a cross-sectional view schematically showing the configuration of the printed circuit board 2304 showing that the signal via 2301 is disposed through the power plane 2302 and the ground plane 2303. A signal wiring 2305 is formed on the front and back surfaces of the printed board 2304, and an internal signal wiring 2306 is arranged in a layer between the power plane 2302 and the ground plane 2303 inside the printed board 2304.

信号配線2305を流れる電流は、電源プレーン2302もしくはグラウンドプレーン2303の一方をリターンパスの経路とする。電源プレーン2302とグラウンドプレーン2303を貫通する信号ビア2301においては、信号電流に対するリターンパスが不連続となり、これにより両プレーン間に電圧変動を生じる。信号ビア2302は、異なる層に配線された信号配線2305を電気的に接続するため必要であるが、不要な電磁放射を増加させる原因となるため、なるべく設けないことが望ましい。しかし、電子機器の小型化や高密度実装化に伴い、プリント基板上で信号配線を配線する領域は限定されており、信号ビアの配置は避けられなくなっている。   The current flowing through the signal wiring 2305 uses either the power plane 2302 or the ground plane 2303 as a return path. In the signal via 2301 penetrating the power plane 2302 and the ground plane 2303, the return path for the signal current becomes discontinuous, thereby causing a voltage variation between the two planes. The signal via 2302 is necessary for electrically connecting the signal wirings 2305 wired in different layers, but it is preferable to avoid the signal vias 2302 as much as possible because it increases unnecessary electromagnetic radiation. However, with downsizing and high-density mounting of electronic devices, the area for wiring signal wiring on a printed circuit board is limited, and the arrangement of signal vias is inevitable.

このような電源プレーンとグラウンドプレーンからの不要電磁放射を抑制するため、信号ビアの近傍にリターンパスとして電源プレーンとグラウンドプレーン間にキャパシタを配置することや、グラウンドプレーン同士を接続するグラウンドビアを配置することが行われている。このキャパシタやグラウンドビアが、不要電磁放射を抑制するために適切な位置に配置されているかをチェックする方法が提案されている(特許文献1,特許文献2参照)。   To suppress unnecessary electromagnetic radiation from the power plane and ground plane, a capacitor is placed between the power plane and the ground plane as a return path in the vicinity of the signal via, and a ground via that connects the ground planes is placed. To be done. There has been proposed a method for checking whether or not the capacitor and the ground via are arranged at an appropriate position in order to suppress unnecessary electromagnetic radiation (see Patent Document 1 and Patent Document 2).

特許文献1では、電源プレーンとグラウンドプレーン間の電圧変動を抑制する観点から、信号ビアとキャパシタとの距離が許容可能な範囲よりも大きい場合に警告を発することで電圧変動を抑制し、不要電磁放射を抑制している。
特許文献2では、信号ビアに対して指定された範囲内にリターンパスとなる経路が存在するかを判定することで不要電磁波放射を抑制している。
In Patent Document 1, from the viewpoint of suppressing the voltage fluctuation between the power plane and the ground plane, the voltage fluctuation is suppressed by issuing a warning when the distance between the signal via and the capacitor is larger than the allowable range. Radiation is suppressed.
In Patent Document 2, unnecessary electromagnetic wave emission is suppressed by determining whether or not a path serving as a return path exists within a range specified for a signal via.

WO2004/111890号公報WO2004 / 111890 特開2007−011629号公報JP 2007-011629 A

しかしながら、これらの技術にはいくつかの問題がある。まず、特許文献1の方法ではキャパシタにより信号電流のリターンパスを確保しているが、キャパシタ自体が持つインダクタンス、及び実装時のパッドによるインダクタンスがあるため、高周波の信号電流に対してキャパシタがリターンパスとならない。また、キャパシタの配置により電源供給系の共振周波数が高周波側にシフトし、予期しない共振による不要電磁放射を生じることがある。このため、信号ビアの近傍にキャパシタを配置することで広い周波数帯の不要電磁放射を抑制することは困難である。   However, there are several problems with these techniques. First, in the method of Patent Document 1, a signal current return path is secured by a capacitor. However, since there is an inductance of the capacitor itself and an inductance by a pad at the time of mounting, the capacitor has a return path for a high-frequency signal current. Not. In addition, the resonance frequency of the power supply system may shift to the high frequency side due to the placement of the capacitor, and unnecessary electromagnetic radiation due to unexpected resonance may occur. For this reason, it is difficult to suppress unnecessary electromagnetic radiation in a wide frequency band by arranging a capacitor in the vicinity of the signal via.

一方でグラウンドビアは、実装にパッドを必要としないためインダクタンス成分が小さく、高周波までリターンパスとして機能する有効な手段である。また、信号電流のリターンパスという観点では、信号ビアに対してグラウンドビアを近傍に配置するほど、電源供給系からの不要電磁放射を抑制することができる。   On the other hand, the ground via is an effective means that does not require a pad for mounting and has a small inductance component and functions as a return path up to a high frequency. Further, from the viewpoint of the return path of the signal current, the unnecessary electromagnetic radiation from the power supply system can be suppressed as the ground via is arranged closer to the signal via.

特許文献2の方法では、このグラウンドビアが信号ビア周囲の指定範囲内に存在するかをチェックしているが、不要電磁放射の抑制量を定量的に把握できないという問題点があった。このため、不要電磁放射を十分低く抑制できずに、プリント基板の製造後に設計変更や対策部品の追加が必要となる場合がある。または、不要電磁放射を十分に抑制できているにもかかわらず、信号ビアのさらに近傍にグラウンドビアを追加して配置するよう設計者が判断してしまう場合がある。このことは、プリント基板設計の自由度を低下させることになるため、電子機器の小型化、高密度実装化を実現するためのプリント基板方法として望ましくない。   In the method of Patent Document 2, it is checked whether or not the ground via exists within a specified range around the signal via, but there is a problem that the amount of suppression of unnecessary electromagnetic radiation cannot be quantitatively grasped. For this reason, unnecessary electromagnetic radiation cannot be suppressed sufficiently low, and it may be necessary to change the design or add countermeasure parts after the printed circuit board is manufactured. Alternatively, although the unnecessary electromagnetic radiation can be sufficiently suppressed, the designer may decide to add and place a ground via near the signal via. This lowers the degree of freedom of printed circuit board design, and is not desirable as a printed circuit board method for realizing downsizing and high-density mounting of electronic devices.

本発明は、以上のような問題点を解決するためになされたものであり、プリント基板の電源プレーンとグラウンドプレーンを貫通して配置された信号ビアに起因する電源−グラウンド層間からの不要電磁放射を抑制可能とする設計を、より容易にできるようにすることを目的としている。   The present invention has been made to solve the above-described problems. Unnecessary electromagnetic radiation from the power-ground layer caused by signal vias arranged through the power plane and the ground plane of the printed circuit board is provided. The purpose of this is to make it possible to more easily perform a design that can suppress the above.

本発明に係るプリント基板設計支援装置は、グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶手段と、電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式を記憶する放射抑制量記憶手段と、レイアウト情報より、2つのグラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出手段と、レイアウト情報より、電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出手段と、近似式により、信号ビア情報で示される信号ビアとグラウンドビアとの距離を算出するビア間距離算出手段とを少なくとも備えるようにしたものである。   A printed circuit board design support apparatus according to the present invention includes layout information storage means for storing layout information including at least information indicating a ground plane structure, a power plane structure, and a signal via structure, and a power plane and a ground plane. Radiation suppression amount storage means for storing an approximate expression indicating the relationship between the amount of suppression of unnecessary electromagnetic radiation generated from the configured power supply system and the distance between the signal via and the ground via connecting the two ground planes, and layout information Power plane extraction means for extracting power plane information indicating the structure of the power plane arranged between the two ground planes, and two ground planes sandwiching the power plane corresponding to the power plane information from the layout information Signal to extract signal via information indicating the structure of signal via And A extraction means, the approximate expression is obtained by a via distance calculation means for calculating the distance between the signal via and ground vias represented by signal vias information as provided at least.

また、本発明に係るプリント基板支援方法は、グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶ステップと、電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式が記憶する放射抑制量記憶ステップと、レイアウト情報より、2つのグラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出ステップと、レイアウト情報より、電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出ステップと、近似式により、信号ビア情報で示される信号ビアとグラウンドビアとの距離を算出するビア間距離算出ステップとを少なくとも備えるようにしたものである。   Also, the printed circuit board support method according to the present invention includes a layout information storing step for storing layout information including at least information indicating a ground plane structure, a power plane structure, and a signal via structure, and a power plane and a ground plane. A radiation suppression amount storage step stored by an approximate expression indicating a relationship between a suppression amount of unnecessary electromagnetic radiation generated from a power supply system configured by the distance between a signal via and a ground via connecting two ground planes, and layout information From the layout information, the power plane extraction step for extracting power plane information indicating the structure of the power plane arranged between the two ground planes, and the two ground planes sandwiching the power plane corresponding to the power plane information from the layout information. Signal via information indicating the structure of the signal via A signal via extracting, by the approximate expression is obtained by a via distance calculation step of calculating a distance between the signal via and ground vias represented by signal vias information as provided at least.

また、本発明に係るプログラムは、コンピュータに、グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶機能と、電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式が記憶する放射抑制量記憶機能と、レイアウト情報より、2つのグラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出機能と、レイアウト情報より、電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出機能と、近似式により、信号ビア情報で示される信号ビアとグラウンドビアとの距離を算出するビア間距離算出機能とを少なくとも実現させるためのものである。   In addition, the program according to the present invention includes a layout information storage function for storing layout information including at least information indicating a ground plane structure, a power plane structure, and a signal via structure, a power plane, and a ground plane. A radiation suppression amount storage function stored by an approximate expression indicating a relationship between a suppression amount of unnecessary electromagnetic radiation generated from a power supply system configured by the distance between a signal via and a distance of a ground via connecting two ground planes, and layout information From the layout information, the power plane extraction function that extracts the power plane information indicating the structure of the power plane arranged between the two ground planes, and the two ground planes sandwiching the power plane corresponding to the power plane information from the layout information Extract signal via information indicating the structure of the signal via A signal via extraction function that, by approximate expression is intended for causing the at least achieve a via distance calculation function of calculating a distance between the signal via and ground vias represented by signal vias information.

以上説明したように、本発明によれば、記憶されている近似式により、信号ビア抽出手段で抽出された信号ビア情報で示される信号ビアとグラウンドビアとの距離を算出するようにしたので、プリント基板の電源プレーンとグラウンドプレーンを貫通して配置された信号ビアに起因する電源−グラウンド層間からの不要電磁放射を抑制可能とする設計が、より容易にできるようになるという優れた効果が得られる。   As described above, according to the present invention, the distance between the signal via indicated by the signal via information extracted by the signal via extraction unit and the ground via is calculated by the stored approximate expression. A design that can suppress unnecessary electromagnetic radiation from the power-ground layer caused by signal vias that are arranged through the power plane and ground plane of the printed circuit board can be more easily achieved. It is done.

以下、本発明の実施例について図を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

[実施例1]
始めに、本発明に係る実施例1について説明する。図1は、本発明の実施例1におけるプリント基板設計支援装置の構成例を示す構成図である。本装置は、レイアウト情報記憶部101、放射抑制量記憶部102、電源プレーン抽出部103、信号ビア抽出部104、及びビア間距離算出部105を備える。
[Example 1]
First, Example 1 according to the present invention will be described. FIG. 1 is a configuration diagram illustrating a configuration example of a printed circuit board design support apparatus in Embodiment 1 of the present invention. This apparatus includes a layout information storage unit 101, a radiation suppression amount storage unit 102, a power plane extraction unit 103, a signal via extraction unit 104, and a via distance calculation unit 105.

レイアウト情報記憶部101は、プリント基板を構成しているグラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報(レイアウト情報)を記憶している。放射抑制量記憶部102は、プリント基板の電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式を記憶している。放射抑制量記憶部102には、例えば、所望とする不要電磁放射量の抑制量が記憶されている。   The layout information storage unit 101 stores information (layout information) indicating the structure of the ground plane, the structure of the power supply plane, and the structure of the signal via constituting the printed circuit board. The radiation suppression amount storage unit 102 is a relationship between a suppression amount of unnecessary electromagnetic radiation generated from a power supply system including a power plane and a ground plane of a printed circuit board and a distance between a signal via and a ground via connecting two ground planes. Is stored. In the radiation suppression amount storage unit 102, for example, a desired amount of suppression of unnecessary electromagnetic radiation is stored.

また、電源プレーン抽出部103は、レイアウト情報記憶部101に記憶されているレイアウト情報から、2つのグラウンドプレーンの間に形成された電源プレーンの構造を示す電源プレーン情報を抽出する。信号ビア抽出部104は、上記レイアウト情報より、抽出した電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する。ビア間距離算出部105は、放射抑制量記憶部102に記憶されている近似式により、信号ビア抽出部104で抽出された信号ビア情報で示される信号ビアとグラウンドビアとの距離を算出する。   The power plane extraction unit 103 also extracts power plane information indicating the structure of the power plane formed between the two ground planes from the layout information stored in the layout information storage unit 101. The signal via extraction unit 104 extracts signal via information indicating the structure of the signal via passing through the two ground planes sandwiching the power plane corresponding to the extracted power plane information from the layout information. The via distance calculation unit 105 calculates the distance between the signal via indicated by the signal via information extracted by the signal via extraction unit 104 and the ground via by the approximate expression stored in the radiation suppression amount storage unit 102.

なお、実施例1におけるプリント基板設計支援装置は、例えば、CPUと主記憶装置と外部記憶装置とネットワーク接続装置となどを備えたコンピュータ機器であり、主記憶装置に展開されたプログラムによりCPUが動作することで、上述した各機能が実現される。また、各機能は、複数のコンピュータ機器に分散させるようにしてもよい。   The printed circuit board design support apparatus according to the first embodiment is, for example, a computer device including a CPU, a main storage device, an external storage device, a network connection device, and the like. The CPU operates according to a program developed in the main storage device. By doing so, the above-described functions are realized. Each function may be distributed among a plurality of computer devices.

本実施例1におけるプリント基板設計支援装置では、ビア間距離算出部105が算出する距離は、設定されている抑制量に不要電磁放射が抑制される状態になる、信号ビアとグラウンドビアとの距離である。従って、対象となるプリント基板の信号ビアに対し、ビア間距離算出部105により算出された距離以上離れた所にグラウンドビアを配置すれば、不要電磁放射量を所望とする値に抑制できるようになる。このように、本実施例1によれば、プリント基板の電源プレーンとグラウンドプレーンを貫通して配置された信号ビアに起因する電源−グラウンド層間からの不要電磁放射を抑制可能とする設計が、より容易にできるようになる。   In the printed circuit board design support apparatus according to the first embodiment, the distance calculated by the inter-via distance calculation unit 105 is the distance between the signal via and the ground via that causes the unnecessary electromagnetic radiation to be suppressed to the set suppression amount. It is. Therefore, if the ground via is arranged at a distance greater than the distance calculated by the inter-via distance calculation unit 105 with respect to the signal via of the target printed circuit board, the amount of unnecessary electromagnetic radiation can be suppressed to a desired value. Become. As described above, according to the first embodiment, the design that can suppress unnecessary electromagnetic radiation from the power-ground layer due to the signal vias arranged through the power plane and the ground plane of the printed circuit board is more improved. It will be easy.

[実施例2]
次に、本発明に係る実施例2について説明する。図2は、本発明の実施例2におけるプリント基板設計支援装置の主要部の構成を示すブロック図である。本プリント基板設計支援装置201は、レイアウト情報入力部202、放射抑制量入力部203、電源プレーン抽出部204、信号ビア抽出部205、放射抑制量データベース206、ビア間距離算出部207、グラウンドビア抽出部208、及び表示部209を有する。
[Example 2]
Next, a second embodiment according to the present invention will be described. FIG. 2 is a block diagram illustrating a configuration of a main part of the printed circuit board design support apparatus according to the second embodiment of the present invention. The printed circuit board design support apparatus 201 includes a layout information input unit 202, a radiation suppression amount input unit 203, a power plane extraction unit 204, a signal via extraction unit 205, a radiation suppression amount database 206, a via distance calculation unit 207, and a ground via extraction. A unit 208 and a display unit 209;

レイアウト情報入力部202は、例えば利用者(設計者)による本装置の操作により入力されたプリント基板のレイアウト情報の入力を受け付けて記憶する。放射抑制量入力部203は、例えば設計者による本装置の操作により入力された、電源供給系から生じる不要電磁放射の抑制量の入力を受け付けて記憶する。電源プレーン抽出部204は、レイアウト情報入力部202から入力されたレイアウト情報から2つ以上のグラウンドプレーンの間に形成された電源プレーンを抽出する。   The layout information input unit 202 receives and stores input of layout information of a printed circuit board input by, for example, a user (designer) operating the apparatus. The radiation suppression amount input unit 203 receives and stores an input of a suppression amount of unnecessary electromagnetic radiation generated from the power supply system, which is input by, for example, an operation of the apparatus by a designer. The power plane extraction unit 204 extracts power planes formed between two or more ground planes from the layout information input from the layout information input unit 202.

信号ビア抽出部205は、電源プレーン抽出部204で抽出された電源プレーンを貫通して配置された信号ビアを抽出する。放射抑制量データベース206は、信号ビアとグラウンドビア間の距離に対する不要電磁放射の抑制量の関係近似式及び定数(比例係数)が格納されている。ビア間距離算出部207は、放射抑制量データベース206に蓄積されている近似式を用いて、放射抑制量入力部203から入力された放射抑制量を満足するための信号ビアとグラウンドビア間の距離を算出する。   The signal via extraction unit 205 extracts signal vias arranged through the power supply plane extracted by the power supply plane extraction unit 204. The radiation suppression amount database 206 stores a relational approximate expression and a constant (proportional coefficient) of the amount of suppression of unnecessary electromagnetic radiation with respect to the distance between the signal via and the ground via. The via-to-via distance calculation unit 207 is a distance between a signal via and a ground via for satisfying the radiation suppression amount input from the radiation suppression amount input unit 203 using the approximate expression stored in the radiation suppression amount database 206. Is calculated.

グラウンドビア抽出部208は、信号ビア抽出部205で抽出された信号ビアを中心として、ビア間距離算出部207で算出されたビア間距離を半径とする円内に配置されたグラウンドビアを抽出する。表示部209は、レイアウト情報入力部202で入力されたプリント基板のレイアウト情報、電源プレーン抽出部204で抽出された電源プレーン、信号ビア抽出部205で抽出された信号ビアを表示する。   The ground via extraction unit 208 extracts ground vias arranged in a circle having the radius between the via distances calculated by the inter-via distance calculation unit 207 with the signal vias extracted by the signal via extraction unit 205 as the center. . The display unit 209 displays the printed circuit board layout information input by the layout information input unit 202, the power plane extracted by the power plane extraction unit 204, and the signal via extracted by the signal via extraction unit 205.

また、電源プレーン抽出部204で抽出対象となる電源プレーンが存在しない場合や、信号ビア抽出部205で抽出対象となる信号ビアが存在しない場合に、レイアウト情報の中に本設計支援装置が対象とするレイアウトが存在しないことを表示する。また、グラウンドビア抽出部208でグラウンドビアが抽出されなかった場合に警告を表示する。   In addition, when there is no power plane to be extracted by the power plane extraction unit 204 or when there is no signal via to be extracted by the signal via extraction unit 205, the design support apparatus is targeted in the layout information. That no layout exists. Further, a warning is displayed when a ground via is not extracted by the ground via extraction unit 208.

図3に、図2に示したプリント基板設計支援装置1の各機能ブロックを実現するためのコンピュータ機器のハードウェア構成を示す構成図である。図3を参照すると、プリント基板設計支援装置101は、プリント基板設計支援プログラムや、この支援プログラムにおける計算に必要な各種データが記憶された記憶媒体301と、プリント基板設計支援装置本体302とを有する。   FIG. 3 is a block diagram showing a hardware configuration of a computer device for realizing each functional block of the printed circuit board design support apparatus 1 shown in FIG. Referring to FIG. 3, the printed circuit board design support apparatus 101 includes a printed circuit board design support program, a storage medium 301 in which various data necessary for calculation in the support program are stored, and a printed circuit board design support apparatus main body 302. .

記憶媒体301は、例えばCD−ROMやDVDに代表される記憶媒体である。記憶媒体301には、電源プレーンの抽出、信号ビアの抽出、ビア間距離の算出、グラウンドビアの抽出に使用するプログラム、及び信号ビアとグラウンドビア間の距離と不要電磁放射の抑制量との関係を表す近似式が格納されている。また、記憶媒体には、この近似式に含まれる複数の係数値が格納されている。   The storage medium 301 is a storage medium represented by, for example, a CD-ROM or a DVD. The storage medium 301 includes a power plane extraction, a signal via extraction, a calculation of a distance between vias, a program used for ground via extraction, and a relationship between a distance between a signal via and a ground via and a suppression amount of unnecessary electromagnetic radiation. Is stored. The storage medium stores a plurality of coefficient values included in this approximate expression.

プリント基板設計支援装置本体302は、データの入出力を行う入出力装置303と、記憶媒体301から読み込まれたプログラムや入出力装置303にて入力されたデータなどを記憶する記憶装置304と、装置全体の制御及び計算を行う演算装置(CPU)305、及び処理の状況や警告を表示するための表示装置306を有する。記憶媒体301に対してデータの読み出しや書き込みを行う装置(不図示)、入出力装置303、記憶装置304、演算装置305及び表示装置306は、バス307により相互に接続されている。   The printed circuit board design support apparatus main body 302 includes an input / output device 303 for inputting / outputting data, a storage device 304 for storing a program read from the storage medium 301, data input by the input / output device 303, and the like. An arithmetic unit (CPU) 305 that performs overall control and calculation, and a display unit 306 for displaying processing status and warnings are provided. A device (not shown) that reads / writes data from / to the storage medium 301, an input / output device 303, a storage device 304, an arithmetic device 305, and a display device 306 are connected to each other via a bus 307.

入出力装置303は、図2に示したレイアウト情報入力部202及び放射抑制量入力部203に対応する。演算装置305は、図2に示した電源プレーン抽出部204、信号ビア抽出部205、ビア間距離算出部207、グラウンドビア抽出部208といった複数の機能部を有する。各機能部は、記憶媒体301に格納されたプログラムをCPUが実行することで提供される。表示装置306は、図2に示した表示部209に対応する。   The input / output device 303 corresponds to the layout information input unit 202 and the radiation suppression amount input unit 203 illustrated in FIG. The arithmetic device 305 includes a plurality of functional units such as the power plane extraction unit 204, the signal via extraction unit 205, the via distance calculation unit 207, and the ground via extraction unit 208 illustrated in FIG. Each functional unit is provided by the CPU executing a program stored in the storage medium 301. The display device 306 corresponds to the display unit 209 illustrated in FIG.

図3に示したハードウェア構成において、入出力装置303にて、プリント基板のレイアウト情報、不要電磁放射の抑制量が入力される。この入力情報は、入力装置33からバス307を介して記憶装置304に格納される。記憶装置304には、記憶媒体301から読み込んだプログラムも格納される。演算装置305では、記憶装置304に格納された情報(プリント基板のレイアウト情報、不要電磁放射の抑制量)やプログラムを使用して、信号ビアに対するグラウンドビアが不要電磁放射の抑制量を満足するように配置されていることをチェックする。この結果は、表示装置306に表示される。   In the hardware configuration illustrated in FIG. 3, the layout information of the printed circuit board and the amount of suppression of unnecessary electromagnetic radiation are input by the input / output device 303. This input information is stored in the storage device 304 from the input device 33 via the bus 307. The storage device 304 also stores a program read from the storage medium 301. The arithmetic device 305 uses the information (printed circuit board layout information, suppression amount of unnecessary electromagnetic radiation) and a program stored in the storage device 304 so that the ground via for the signal via satisfies the suppression amount of unnecessary electromagnetic radiation. Check that it is placed in. This result is displayed on the display device 306.

次に、本実施例のプリント基板設計支援装置101の動作について詳細に説明する。図4は、図2に示したプリント基板設計支援装置201の動作を示すフローチャートである。以下、図2から図4を参照して動作説明を行う。プリント基板設計支援装置101が起動すると、演算装置305が、記憶装置304に格納されているプログラムを読み込んで実行する。これにより、図2に示した各機能ブロックが実現される。   Next, the operation of the printed circuit board design support apparatus 101 of this embodiment will be described in detail. FIG. 4 is a flowchart showing the operation of the printed circuit board design support apparatus 201 shown in FIG. The operation will be described below with reference to FIGS. When the printed circuit board design support apparatus 101 is activated, the arithmetic device 305 reads and executes a program stored in the storage device 304. Thereby, each functional block shown in FIG. 2 is realized.

プリント基板設計支援装置101が起動した後、設計者の操作により、レイアウト情報入力部202に、電源プレーンとグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサの搭載位置などのプリント基板のレイアウトに関するデータ(レイアウト情報)が入力される(ステップS401)。また、レイアウト情報入力部202は、入力されたレイアウト情報を記憶する。この入力データは、レイアウト情報入力部202から電源プレーン抽出部204に出力される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウトの画像が生成され、表示部209に出力される。   After the printed circuit board design support apparatus 101 is activated, a printed circuit board such as a structure of a power plane and a ground plane, an electronic device such as an LSI or an IC, and a mounting position of a decoupling capacitor is input to the layout information input unit 202 by a designer's operation. The data (layout information) relating to the layout is input (step S401). The layout information input unit 202 stores the input layout information. This input data is output from the layout information input unit 202 to the power plane extraction unit 204. Also, based on the coordinates and connection information included in the layout information, an image of the printed circuit board layout is generated and output to the display unit 209.

次に、設計者の操作により、放射抑制量入力部203に、信号ビアに対してリターンパスとなるグラウンドビアを配置することによる不要電磁放射の抑制量が入力される(ステップS402)。この入力データは、ビア間距離算出部207に出力される。   Next, the amount of suppression of unnecessary electromagnetic radiation by placing a ground via serving as a return path with respect to the signal via is input to the radiation suppression amount input unit 203 by the operation of the designer (step S402). This input data is output to via distance calculation section 207.

次に、電源プレーン抽出部204が、レイアウト情報入力部202から供給されたレイアウト情報から、2つ以上のグラウンドプレーンの間に形成された電源プレーンを抽出する(ステップS403)。これは、グラウンドビアは、2つ以上のグラウンドプレーンを接続するものであること、及び、このグラウンドビアにより信号電流のリターンパスを形成して電源供給系からの不要電磁放射を抑制するためには、電源プレーンは2つ以上のグラウンドプレーンの間に形成されていることが必要となるためである。   Next, the power plane extraction unit 204 extracts power planes formed between two or more ground planes from the layout information supplied from the layout information input unit 202 (step S403). This is because ground vias connect two or more ground planes, and in order to suppress unnecessary electromagnetic radiation from the power supply system by forming a return path for signal current by the ground vias. This is because the power plane needs to be formed between two or more ground planes.

この電源プレーン抽出部204による抽出で、2つ以上のグラウンドプレーンの間に形成された電源プレーンが存在して抽出されると(ステップS404)、抽出された電源プレーンに関する情報は、信号ビア抽出部205に出力される。一方、電源プレーンが存在していない場合(ステップS404)、表示部209に対象となる電源プレーンが存在しないことを表示する(ステップS411)。   When extraction by the power plane extraction unit 204 includes a power plane formed between two or more ground planes (step S404), information about the extracted power plane is obtained as a signal via extraction unit. It is output to 205. On the other hand, when the power plane does not exist (step S404), the display unit 209 displays that the target power plane does not exist (step S411).

次に、信号ビア抽出部205が、電源プレーン抽出部204から供給された電源プレーンの情報から、この電源プレーンを貫通して配置されている信号ビアを抽出する(ステップS405)。ここで、電源プレーンを貫通して配置される信号ビアが存在して抽出されると(ステップS406)、信号ビア抽出部205は、抽出した情報をグラウンドビア抽出部208に出力する。一方、信号ビアが抽出されない場合には(ステップS406)、表示部209に問題となる信号ビアが存在しないことを表示する(ステップS411)。   Next, the signal via extraction unit 205 extracts signal vias arranged through the power plane from the information of the power plane supplied from the power plane extraction unit 204 (step S405). Here, when a signal via arranged through the power supply plane exists and is extracted (step S406), the signal via extraction unit 205 outputs the extracted information to the ground via extraction unit 208. On the other hand, when the signal via is not extracted (step S406), it is displayed on the display unit 209 that there is no problematic signal via (step S411).

次に、ステップS407で、ビア間距離算出部207が、入力された不要電磁放射の抑制量を満足するための信号ビアとグラウンドビアの距離を、以下に示すように算出する。   Next, in step S407, the inter-via distance calculation unit 207 calculates the distance between the signal via and the ground via for satisfying the input suppression amount of unnecessary electromagnetic radiation as shown below.

まず、放射抑制量データベース206に、ビア間距離と不要電磁放射の抑制量との関係を表す以下の式(1)に示す近似式と、式(1)に含まれる複数の係数値(A,B)が設定されている。
d=exp(ΔE−B)/A・・・(1)
ここで、dは信号ビアとグラウンドビアの距離であり、ΔEは不要電磁放射の抑制量を示す。
First, in the radiation suppression amount database 206, an approximate expression shown in the following equation (1) representing the relationship between the distance between vias and the suppression amount of unnecessary electromagnetic radiation, and a plurality of coefficient values (A, B) is set.
d = exp (ΔE−B) / A (1)
Here, d is the distance between the signal via and the ground via, and ΔE indicates the amount of suppression of unnecessary electromagnetic radiation.

ビア間距離算出部207では、上記式(1)を用い、不要電磁放射の抑制量を満足する信号ビアとグラウンドビア間の距離を算出する。この算出の結果は、グラウンドビア抽出部208に出力されるとともに、表示部209に表示出力される。   The via-to-via distance calculation unit 207 calculates the distance between the signal via and the ground via that satisfies the suppression amount of unnecessary electromagnetic radiation using the above formula (1). The calculation result is output to the ground via extraction unit 208 and also displayed on the display unit 209.

以上のようにすることで、入力された不要電磁放射の抑制量を満足するための信号ビアとグラウンドビアの距離が算出されると、グラウンドビア抽出部208では、信号ビア抽出部205から出力された信号ビアの情報と、ビア間距離算出部207から出力されたビア間距離に関する情報に基づいて信号ビアの周囲に配置されたグラウンドビアを抽出する(ステップS408)。すなわち、ビア間距離を半径として、信号ビアを中心とする円内に配置されたグラウンドビアを抽出する。   As described above, when the distance between the signal via and the ground via for satisfying the input suppression amount of unnecessary electromagnetic radiation is calculated, the ground via extraction unit 208 outputs the distance from the signal via extraction unit 205. The ground vias arranged around the signal vias are extracted based on the information on the signal vias and the information on the via distance output from the via distance calculation unit 207 (step S408). That is, ground vias arranged in a circle centered on a signal via are extracted with a distance between vias as a radius.

ここで、対象となるグラウンドビアが抽出された場合には(ステップS409)、表示部209に対して問題となる信号ビアは存在しないことを出力する(ステップS411)。一方、グラウンドビアが抽出されなかった場合には、表示部209に対して該当する信号ビアの名前や配置位置に関する情報を出力する(ステップS411)。さらに、上記グラウンドビアが抽出されなかった信号ビアを中心として、ビア間距離算出部207から出力されたビア間距離を半径とする円を、表示部209に表示されているプリント基板のレイアウト画像中に追加して生成する。   If a target ground via is extracted (step S409), the display unit 209 is notified that there is no problematic signal via (step S411). On the other hand, if the ground via is not extracted, information on the name and arrangement position of the corresponding signal via is output to the display unit 209 (step S411). Further, a circle whose radius is the distance between vias output from the via distance calculation unit 207 centered on the signal via from which the ground via has not been extracted is displayed in the layout image of the printed circuit board displayed on the display unit 209. Generate by adding to.

以上のように、本実施の形態のプリント基板設計支援装置201によれば、不要電磁放射の抑制量を満足するように信号ビアに対するグラウンドビアが配置されていることを、設計段階で確認することが可能となる。特に、不要電磁放射の抑制量を定量的に指定してグラウンドビアの配置を確認できるため、信号配線の配線レイアウトや部品配置の高密度実装化と不要電磁放射の抑制を同時に考慮しながら設計を行うことが可能となる。また、グラウンドビアが適切に配置されていない場合にも、放射抑制量を満足するグラウンドビアの配置範囲がレイアウト画像中に表示されるため、不要電磁放射を抑制するための修正が容易に行える。   As described above, according to the printed circuit board design support apparatus 201 of the present embodiment, it is confirmed at the design stage that the ground via for the signal via is arranged so as to satisfy the amount of suppression of unnecessary electromagnetic radiation. Is possible. In particular, the amount of unwanted electromagnetic radiation that can be suppressed can be specified quantitatively, and the layout of ground vias can be confirmed.Therefore, the design should be made while simultaneously considering high-density mounting of signal wiring and component placement and suppression of unnecessary electromagnetic radiation. Can be done. Even when the ground via is not properly arranged, the arrangement range of the ground via that satisfies the radiation suppression amount is displayed in the layout image, so that correction for suppressing unnecessary electromagnetic radiation can be easily performed.

また、本発明におけるビア間距離の算出は、近似式を用いているため、算出に費やす時間は非常に短くできることから、設計最適化のプロセスを容易かつ短時間で行うことが可能となる。   In addition, since the calculation of the distance between vias in the present invention uses an approximate expression, the time spent for the calculation can be very short, so that the design optimization process can be performed easily and in a short time.

ここで、不要電磁放射の抑制量から、これを満足する信号ビアとグラウンドビア間の距離を算出する近似式を導出するために行った3次元電磁界シミュレーションと実測の結果について説明する。   Here, the results of the three-dimensional electromagnetic field simulation and the actual measurement performed to derive an approximate expression for calculating the distance between the signal via and the ground via satisfying this from the amount of suppression of unnecessary electromagnetic radiation will be described.

図5は、プリント基板設計支援装置201によるシミュレーションに用いたモデルの構成を示す平面図である。また、図6は、図5のA−A’断面を示し、図7は、図5のB−B’断面を示している。本例では、図示するように、モデルのプリント基板は、誘電体基板501に2つのグラウンドプレーン502,グラウンドプレーン503と、1つの電源プレーン504とを備えている。誘電体基板501は、一般に使用されているFR−4を模擬して比誘電率を4.3とした。   FIG. 5 is a plan view showing the configuration of the model used for the simulation by the printed circuit board design support apparatus 201. 6 shows the A-A ′ cross section of FIG. 5, and FIG. 7 shows the B-B ′ cross section of FIG. 5. In this example, as shown in the figure, the model printed board includes a dielectric substrate 501 having two ground planes 502, a ground plane 503, and one power supply plane 504. The dielectric substrate 501 has a relative dielectric constant of 4.3 by simulating FR-4 which is generally used.

プリント基板は、これを貫通する信号ビア505を備え、また、2つのグラウンドプレーン502,グラウンドプレーン503を接続するグラウンドビアA506及びグラウンドビアB507を備えた。また、また、プリント基板の表面には、信号ビア505に接続する、特性インピーダンスが50Ωの信号配線508を配置し、信号配線508には、入力電力が全ての周波数で1mWに正規化された信号源509を接続した。信号配線508は、特性インピーダンスを50Ωとした。また、プリント基板の裏面には、信号ビア505に接続する信号配線510を配置し、信号配線510には50Ωの終端抵抗511を接続して終端した。   The printed board includes a signal via 505 penetrating the printed circuit board, and also includes a ground via A 506 and a ground via B 507 connecting the two ground planes 502, the ground plane 503. Further, a signal wiring 508 having a characteristic impedance of 50Ω connected to the signal via 505 is arranged on the surface of the printed circuit board, and the signal power 508 has a signal whose input power is normalized to 1 mW at all frequencies. A source 509 was connected. The signal wiring 508 has a characteristic impedance of 50Ω. A signal wiring 510 connected to the signal via 505 is disposed on the back surface of the printed board, and the signal wiring 510 is terminated by connecting a 50Ω termination resistor 511.

また、通常のプリント基板は筐体と接続するためのネジ穴が設けられることを考慮して、基板外周の6箇所のグラウンドプレーン接続点512で2つのグラウンドプレーン502,503を相互に接続した。なお、グラウンドビアA506及びグラウンドビアB507は、信号ビア505からd(mm)離れた位置に配置した。このようにモデル化することで、信号ビアを流れる電流により電源プレーンとグラウンドプレーン間に電圧変動が誘起され、両プレーンを平行平板アンテナとする電磁放射を算出することができる。   In consideration of the fact that a normal printed circuit board is provided with screw holes for connection to a housing, two ground planes 502 and 503 are connected to each other at six ground plane connection points 512 on the outer periphery of the substrate. Note that the ground via A 506 and the ground via B 507 were arranged at a position d (mm) away from the signal via 505. By modeling in this way, voltage fluctuation is induced between the power plane and the ground plane by the current flowing through the signal via, and electromagnetic radiation using both planes as parallel plate antennas can be calculated.

このシミュレーションでは、a)グラウンドビアを配置しないとき、b)グラウンドビアAもしくはグラウンドビアBのいずれか一方を配置したとき、c)2つのグラウンドビアを配置したとき、の3つの例について3m点での放射電界強度を計算した。シミュレーション結果の一例を図8に示す。図8では、横軸に周波数、縦軸に3m点での放射電界強度の最大値をとり、実線がグラウンドビアを配置しないとき、破線がグラウンドビアAをd=1mmの位置に配置したときの計算結果を示している。また、図8において、黒丸は、電源プレーンとグラウンドプレーンの共振により放射電界強度がピークとなる点を示しており、ここでは4つの放射ピークが観測されている。   In this simulation, there are 3m points for three examples: a) when no ground via is placed, b) when either ground via A or ground via B is placed, and c) when two ground vias are placed. The radiated electric field strength of was calculated. An example of the simulation result is shown in FIG. In FIG. 8, the horizontal axis represents the frequency and the vertical axis represents the maximum value of the radiated electric field intensity at the point of 3 m. When the solid line does not arrange the ground via, the broken line shows the case where the ground via A is arranged at the position of d = 1 mm. The calculation results are shown. In FIG. 8, black circles indicate points where the radiation electric field intensity peaks due to resonance between the power plane and the ground plane. Here, four radiation peaks are observed.

図8から、グラウンドビアを配置することで放射電界強度が抑制されていることが確認できる。また、4つの放射ピークの変化に着目すると、各々10dB程度抑制されていることがわかる。このことから、グラウンドビアの配置により、周波数にほとんど依存せずに放射電界強度が抑制できることが確認できた。また、グラウンドビアを配置することで共振周波数が高周波側に移動しているが、この変化は小さいことも確認できた。   From FIG. 8, it can be confirmed that the radiation electric field intensity is suppressed by arranging the ground via. Further, when attention is paid to changes in the four radiation peaks, it can be seen that each is suppressed by about 10 dB. From this, it was confirmed that the arrangement of the ground via can suppress the radiation electric field intensity almost independent of the frequency. Moreover, although the resonant frequency has moved to the high frequency side by arrange | positioning a ground via, it has also confirmed that this change was small.

図9は、横軸に信号ビアとグラウンドビアの距離、縦軸に不要電磁放射の抑制量をとり、ビア間距離に対する不要電磁放射の抑制量を計算した結果、及びビア間距離に対する不要電磁放射の抑制量の関係を示す近似式を示す図である。図9において、まず、黒四角は、グラウンドビアAのみを配置したとき、黒三角はグラウンドビアA及びグラウンドビアBの両方を配置したときの結果を示している。実線及び破線については、後述する。電源プレーンとグラウンドプレーンからの放射電磁波が最も顕著に観測されるのは、両プレーンの共振によって生じる放射ピークである。このことから、ここでは、グラウンドビアの配置による放射ピーク強度の変動量を不要電磁放射の抑制量とした。   In FIG. 9, the horizontal axis represents the distance between the signal via and the ground via, the vertical axis represents the amount of suppression of unnecessary electromagnetic radiation, the calculation result of the amount of suppression of unnecessary electromagnetic radiation with respect to the distance between vias, and the unnecessary electromagnetic radiation with respect to the distance between vias. It is a figure which shows the approximate expression which shows the relationship of the suppression amount of. In FIG. 9, first, the black square indicates the result when only the ground via A is disposed, and the black triangle indicates the result when both the ground via A and the ground via B are disposed. The solid line and the broken line will be described later. The electromagnetic wave radiated from the power plane and the ground plane is most prominently observed at the radiation peak caused by the resonance of both planes. For this reason, here, the fluctuation amount of the radiation peak intensity due to the arrangement of the ground via is defined as the amount of suppression of unnecessary electromagnetic radiation.

なお、通常のプリント基板では、図8において説明したように複数の放射ピークを生じるが、グラウンドビアの配置による各々の放射ピークの抑制量はほぼ一定とみなせる。ここでは、複数生じた放射ピークの変動量の平均値を、不要電磁放射の抑制量としている。ところで、このシミュレーションではグラウンドビアBのみを配置した場合にも、グラウンドビアAのみを配置したときと同様の結果が得られることを確認している。   Note that a normal printed circuit board generates a plurality of radiation peaks as described with reference to FIG. 8, but the amount of suppression of each radiation peak due to the arrangement of ground vias can be regarded as substantially constant. Here, the average value of the fluctuation amounts of a plurality of generated radiation peaks is used as the suppression amount of unnecessary electromagnetic radiation. By the way, in this simulation, even when only the ground via B is arranged, it is confirmed that the same result as that obtained when only the ground via A is arranged can be obtained.

図9から、信号ビアとグラウンドビア間の距離が近いほど不要電磁放射が大きく抑制されることがわかる。また、グラウンドビアAのみを配置した場合と比較して、グラウンドビアA及びBの両方を配置した方が不要電磁放射は大きく抑制されることがわかる。   FIG. 9 shows that unnecessary electromagnetic radiation is greatly suppressed as the distance between the signal via and the ground via is shorter. Further, it can be seen that unnecessary electromagnetic radiation is greatly suppressed when both the ground vias A and B are arranged, compared to the case where only the ground via A is arranged.

このビア間距離と不要電磁放射の抑制量との関係は、ビア間距離の対数値に対して1次関数で近似でき、放射抑制量をΔE(dB)、ビア間距離をd(mm)とすると、これらの関係は次に示す式(2)で表すことができる。
ΔE=A・ln(d)+B・・・(2)
The relationship between the distance between vias and the amount of suppression of unnecessary electromagnetic radiation can be approximated by a linear function with respect to the logarithmic value of the distance between vias, and the amount of radiation suppression is ΔE (dB) and the distance between vias is d (mm). Then, these relationships can be expressed by the following formula (2).
ΔE = A · ln (d) + B (2)

この式(2)に示す1次関数(関係近似式)の係数(定数)は、上述したシミュレーション結果より決定することができ、また、測定によって予め決定しておくことができる。図9には、このようにして決定された近似直線も示している。図9の実線がグラウンドビアAのみを配置したとき、破線がグラウンドビアA及びグラウンドビアBの両方を配置したときの放射抑制量に対する近似直線である。式(2)をビア間距離dについて解くことで式(1)が得られ、予め入力された放射抑制量を満足するビア間距離を算出することができる。図9より、ビア間距離が近いほど不要電磁放射を大きく抑制できるので、信号ビアを中心として式(1)で得られたビア間距離dを半径とする円内にグラウンドビアが配置されていれば、予め決められた不要電磁放射の抑制量が満足されることは明らかである。   The coefficient (constant) of the linear function (relational approximate expression) shown in this equation (2) can be determined from the above-described simulation result, and can be determined in advance by measurement. FIG. 9 also shows the approximate straight line determined in this way. When the solid line of FIG. 9 arranges only the ground via A, the broken line is an approximate straight line for the radiation suppression amount when both the ground via A and the ground via B are arranged. By solving the equation (2) for the inter-via distance d, the equation (1) is obtained, and the distance between vias that satisfies the radiation suppression amount inputted in advance can be calculated. As FIG. 9 shows, the shorter the distance between vias, the more the unnecessary electromagnetic radiation can be suppressed. Therefore, ground vias are arranged in a circle whose radius is the distance d between vias obtained by Equation (1) with the signal via as the center. For example, it is clear that a predetermined amount of suppression of unnecessary electromagnetic radiation is satisfied.

なお、前述したように、電源プレーンとグラウンドプレーンから生じる放射電磁波は、両プレーンの共振モードに対応した複数の放射ピークを有する。グラウンドビアの配置による各放射ピークの変動量はほぼ一定とみなせるが、各変動量の微少な差を考慮する必要がある場合や、不要電磁放射の抑制量にマージンを見込んで設計する場合には、式(1)の係数A,Bに所定の幅(範囲)を持たせればよい。   As described above, the radiated electromagnetic waves generated from the power plane and the ground plane have a plurality of radiation peaks corresponding to the resonance modes of both planes. The amount of fluctuation of each radiation peak due to the arrangement of ground vias can be considered to be almost constant.However, when it is necessary to take into account the slight difference between each fluctuation amount, or when designing with an allowance for the amount of suppression of unwanted electromagnetic radiation The coefficients A and B in equation (1) may have a predetermined width (range).

次に、このシミュレーション結果を確認するために、プリント基板を試作して実測による評価を行った結果について説明する。図10は、試作したプリント基板の構成を模式的に示す平面図である。また、図11は、図10のA−A’断面を示し、図12は、図10のB−B’断面を示している。このプリント基板は、図5,図6,及び図7を用いて説明した先述のシミュレーションモデルとほぼ同様の構成であり、誘電体基板(FR−4)1001に2つのグラウンドプレーン1002,グラウンドプレーン1003,及び1つの電源プレーン1004を有している。   Next, in order to confirm the simulation result, a result obtained by making a prototype of a printed board and performing evaluation by actual measurement will be described. FIG. 10 is a plan view schematically showing the configuration of a prototype printed circuit board. 11 shows the A-A ′ cross section of FIG. 10, and FIG. 12 shows the B-B ′ cross section of FIG. 10. This printed circuit board has substantially the same configuration as that of the above-described simulation model described with reference to FIGS. 5, 6, and 7, and includes two ground planes 1002 and 1003 on a dielectric substrate (FR-4) 1001. , And one power plane 1004.

また、基板外周の6箇所に設けられたネジ穴1012で2つのグラウンドプレーン1002,1003が接続されている。この基板1001では、電源プレーン1004とグラウンドプレーン1002,1003を貫通する信号ビア1005,1015が2箇所に設けられている。これらの信号ビア1005,1015に対し、次の3種類の基板を作製した。   Further, two ground planes 1002 and 1003 are connected by screw holes 1012 provided at six locations on the outer periphery of the substrate. In the substrate 1001, signal vias 1005 and 1015 penetrating the power plane 1004 and the ground planes 1002 and 1003 are provided at two locations. For these signal vias 1005 and 1015, the following three types of substrates were prepared.

まず、グラウンドビアが配置されていない試作基板1を作製した。また、グラウンドビアA1006及びグラウンドビアA’1016のみが配置された試作基板2を作製した。加えて、グラウンドビアA1006,グラウンドビアA’1016,グラウンドビアB1007,及びグラウンドビアB’1017が配置された試作基板3を作成した。   First, a prototype substrate 1 in which no ground via was arranged was produced. In addition, the prototype substrate 2 on which only the ground via A1006 and the ground via A′1016 were arranged was produced. In addition, the prototype substrate 3 on which the ground via A1006, the ground via A'1016, the ground via B1007, and the ground via B'1017 are arranged is produced.

ここで、グラウンドビアA1006及びグラウンドビアA’1016のみを配置することは、信号ビア1005,1015に対してグラウンドビアを1つのみ配置することであり、先述のシミュレーションモデルを示す図5において、グラウンドビアAのみを配置することと同じ効果が得られる。また、グラウンドビアA1006,グラウンドビアA’1016,グラウンドビアB1007,及びグラウンドビアB’1017を配置することは、信号ビア1005,1015に対して各々グラウンドビアを2つ配置することであり、図5においてグラウンドビアA及びグラウンドビアBの両方を配置することと同じ効果が得られる。   Here, arranging only the ground via A1006 and the ground via A′1016 means arranging only one ground via for the signal vias 1005 and 1015. In FIG. The same effect as arranging only the via A can be obtained. In addition, the arrangement of the ground via A1006, the ground via A′1016, the ground via B1007, and the ground via B′1017 means that two ground vias are arranged for each of the signal vias 1005 and 1015. FIG. The same effect as that of arranging both the ground via A and the ground via B in FIG.

ビア間距離dは1mm及び5mmの2種類とした。信号配線1008,1010,1018は、特性インピーダンス50Ωであり、一方の端にはSMAコネクタ1013を取り付け、もう一方の端は50Ωの抵抗1023で終端した。SMAコネクタ1013を介して信号源を接続し、6面電波暗室にて3m点での放射電界強度を測定した。なお、信号源からの入力電力はシミュレーションと同様に、各測定周波数において1mWである。   There are two types of via distances d of 1 mm and 5 mm. The signal wirings 1008, 1010, and 1018 have a characteristic impedance of 50Ω, an SMA connector 1013 is attached to one end, and the other end is terminated with a resistor 1023 of 50Ω. A signal source was connected via the SMA connector 1013, and the radiated electric field intensity at a point of 3 m was measured in a six-sided anechoic chamber. Note that the input power from the signal source is 1 mW at each measurement frequency, as in the simulation.

測定結果の一例を図13に示す。図13は、横軸に周波数、縦軸に3m点での放射電界強度の最大値をとり、実線がグラウンドビアを配置しないとき、破線がグラウンドビアA’1016,グラウンドビアB1007,及びグラウンドビアB’1017を、信号ビア1005,1015に対してd=1mmの位置に配置したときの測定結果を示している。また、図13において、黒丸は、電源プレーンとグラウンドプレーンの共振により放射電界強度がピークとなる点を示している。図13に示すように、試作基板を用いた実測による評価測定の結果、シミュレーションとほぼ同様の放射電界強度が観測された。   An example of the measurement result is shown in FIG. In FIG. 13, when the horizontal axis indicates the frequency and the vertical axis indicates the maximum value of the radiated electric field intensity at the point of 3 m, the solid line indicates no ground via, and the broken lines indicate the ground via A′1016, the ground via B 1007, and the ground via B. The measurement result when '1017 is arranged at the position of d = 1 mm with respect to the signal vias 1005 and 1015 is shown. In FIG. 13, black circles indicate points where the radiation electric field intensity peaks due to resonance between the power plane and the ground plane. As shown in FIG. 13, as a result of evaluation measurement by actual measurement using a prototype substrate, a radiation electric field strength almost the same as that in the simulation was observed.

シミュレーションと試作基板では、図5と図10からわかるように、信号配線とグラウンドプレーン間の距離が異なる。このため、信号配線からの電磁波放射の強度に差が生じ、図8に示したシミュレーション結果と、図13に示した測定結果における放射電界強度の絶対値が異なっている。信号電流の影響による放射電界強度の差はあるものの、電源プレーンとグラウンドプレーンの共振によって生じる放射ピークについては、シミュレーションと試作基板による実測結果とにおいて同様の結果が得られている。すなわち、信号ビアから1mmの位置にグラウンドビアを配置することによって、放射ピークにおける電界強度は10dB程度抑制されている。   As can be seen from FIG. 5 and FIG. 10, the distance between the signal wiring and the ground plane is different between the simulation and the prototype board. For this reason, a difference occurs in the intensity of electromagnetic wave radiation from the signal wiring, and the absolute value of the radiation electric field strength in the simulation result shown in FIG. 8 and the measurement result shown in FIG. 13 is different. Although there is a difference in the intensity of the radiated electric field due to the influence of the signal current, the same result is obtained in the simulation and the actual measurement result of the prototype board with respect to the radiation peak caused by the resonance between the power plane and the ground plane. That is, by arranging the ground via at a position 1 mm from the signal via, the electric field intensity at the radiation peak is suppressed by about 10 dB.

図14は、横軸に信号ビアとグラウンドビアの距離、縦軸に不要電磁放射の抑制量をとり、ビア間距離に対する不要電磁放射の抑制量の測定結果を示している。図14において、まず、黒四角は、グラウンドビアA1006及びグラウンドビアA’1016のみを配置したとき、黒三角は、グラウンドビアA1006,グラウンドビアA’1016,グラウンドビアB1007,及びグラウンドビアB’1017を配置したときの結果を示している。   FIG. 14 shows the measurement result of the amount of suppression of unnecessary electromagnetic radiation with respect to the distance between vias, where the horizontal axis represents the distance between the signal via and the ground via, and the vertical axis represents the amount of suppression of unnecessary electromagnetic radiation. In FIG. 14, first, when only the ground via A1006 and the ground via A′1016 are arranged in the black square, the black triangle shows the ground via A1006, the ground via A′1016, the ground via B1007, and the ground via B′1017. The result when arranged is shown.

また、図9において、実線及び破線は先述のシミュレーションで求めたビア間距離と放射抑制量の関係近似式を示すものであり、実線はグラウンドビアA1006及びグラウンドビアA’1016のみを配置したとき、破線はグラウンドビアA1006,グラウンドビアA’1016,グラウンドビアB1007,及びグラウンドビアB’1017の両方を配置したときの近似式を示している。   Further, in FIG. 9, the solid line and the broken line indicate a relational approximate expression between the distance between vias and the amount of radiation suppression obtained in the above-described simulation, and the solid line indicates that when only the ground via A1006 and the ground via A′1016 are arranged, A broken line indicates an approximate expression when both the ground via A1006, the ground via A′1016, the ground via B1007, and the ground via B′1017 are arranged.

図14より、プリント基板の測定結果より求めた放射抑制量は、先のシミュレーションにより求めた近似式と1dB以内の差で良好に一致していることが確認できる。   From FIG. 14, it can be confirmed that the radiation suppression amount obtained from the measurement result of the printed circuit board is in good agreement with the approximate expression obtained by the previous simulation with a difference within 1 dB.

以上の結果から、信号ビアとグラウンドビア間の距離に対する不要電磁放射の抑制量は、シミュレーションや実測により決定される近似式及びその係数を用いて計算可能であることがわかる。層構成や基板材の誘電率などの組み合わせを変化させ、上記説明したように近似式及びその係数を決定してデータベースに蓄積しておくことで、さまざまなプリント基板において不要電磁放射を抑制するための信号ビアとグラウンドビア間の距離が計算可能となる。   From the above results, it can be seen that the amount of suppression of unnecessary electromagnetic radiation with respect to the distance between the signal via and the ground via can be calculated using an approximate expression determined by simulation or actual measurement and its coefficient. In order to suppress unwanted electromagnetic radiation on various printed circuit boards by changing the combination of the layer configuration and the dielectric constant of the board material, etc., and determining the approximate expression and its coefficient as described above and storing them in the database The distance between the signal via and the ground via can be calculated.

本発明の実施例2における放射抑制量データベース206は、グラウンドビアを複数個配置した場合のビア間距離に対する放射抑制量の関係近似式を蓄積してもよい。例えば、上記シミュレーションと同様に、信号ビアに対してグラウンドビアを1個及び2個配置したときの、ビア間距離に対する放射抑制量の近似直線とこの近似直線(近似式)の係数を算出し、これらを放射抑制量データベース206に蓄積する。このとき、ビア間距離算出部207では、放射抑制量入力部203から入力された放射抑制量を満足するために必要なビア間距離を、グラウンドビアの配置個数ごとに算出し、グラウンドビア抽出部208に出力する。グラウンドビア抽出部208では、信号ビア抽出部205で抽出された信号ビアを中心として、グラウンドビアの配置個数に対応したビア間距離を半径とした円内に配置されたグラウンドビアの総数を抽出する。   The radiation suppression amount database 206 according to the second embodiment of the present invention may store a relational approximate expression of the radiation suppression amount with respect to the distance between vias when a plurality of ground vias are arranged. For example, as in the above simulation, when one and two ground vias are arranged with respect to the signal via, an approximate straight line of the radiation suppression amount with respect to the distance between vias and a coefficient of this approximate straight line (approximate expression) are calculated. These are stored in the radiation suppression amount database 206. At this time, the via distance calculation unit 207 calculates the distance between vias required for satisfying the radiation suppression amount input from the radiation suppression amount input unit 203 for each number of ground vias arranged, and the ground via extraction unit. It outputs to 208. The ground via extraction unit 208 extracts the total number of ground vias arranged in a circle centered on the signal vias extracted by the signal via extraction unit 205 and having a radius between vias corresponding to the number of ground vias arranged. .

具体的には、グラウンドビアが1個配置されたときの関係近似式より求めたビア間距離をd1、グラウンドビアが2個配置されたときの関係近似式より求めたビア間距離をd2とする。始めに、信号ビア抽出部205で抽出された信号ビアを中心とした半径d1の円内に1個以上のグラウンドビアが抽出された場合には、表示部209に問題となる信号ビアは無いことを出力して処理を終了する。グラウンドビアが抽出されない場合には、次のステップとして信号ビアを中心として半径d2の円内に配置されたグラウンドビアを抽出し、この総数が2個以上であれば表示部209に問題となる信号ビアは無いことを出力して処理を終了する。この処理においても放射量を抑制するために必要な個数のグラウンドビアが抽出されない場合には、表示部209に対して該当する信号ビアの名前や配置位置に関する情報を出力する。   Specifically, the distance between vias obtained from the relational approximate expression when one ground via is arranged is d1, and the distance between vias obtained from the relational approximate expression when two ground vias are arranged is d2. . First, when one or more ground vias are extracted in a circle having a radius d1 centered on the signal via extracted by the signal via extraction unit 205, there is no signal via that causes a problem in the display unit 209. Is output and the process is terminated. If ground vias are not extracted, the next step is to extract ground vias arranged in a circle having a radius d2 with the signal via as the center. Outputs that there are no vias and ends the process. Even in this processing, when the number of ground vias necessary for suppressing the radiation amount is not extracted, information on the name and arrangement position of the corresponding signal via is output to the display unit 209.

[実施例3]
次に、本発明に係る実施例3について説明する。図15は、本発明に係る実施例3におけるプリント基板設計支援装置1501の主要部の構成を示す構成図である。本実施例3のプリント基板設計支援装置1501は、前述の実施例2の装置に対し、レイアウト情報変更部210を新たに追加したものである。レイアウト情報変更部210は、レイアウト情報入力部202から出力されたプリント基板のレイアウトに関する情報を変更し、変更した情報を電源プレーン抽出部204に出力する。なお、図15中、図2に示した構成と同じものには同じ符号を付しており、ここでは、その説明は省略する。
[Example 3]
Next, a third embodiment according to the present invention will be described. FIG. 15 is a configuration diagram showing the configuration of the main part of the printed circuit board design support apparatus 1501 according to the third embodiment of the present invention. A printed circuit board design support apparatus 1501 according to the third embodiment is obtained by adding a layout information changing unit 210 to the apparatus according to the second embodiment described above. The layout information changing unit 210 changes the information related to the layout of the printed circuit board output from the layout information input unit 202, and outputs the changed information to the power plane extraction unit 204. In FIG. 15, the same components as those shown in FIG. 2 are denoted by the same reference numerals, and description thereof is omitted here.

本実施例のプリント基板設計支援装置のハードウェア構成は、図3に示した構成と基本的に同じである。レイアウト情報入力部10は、入出力装置303に備えられる。他の機能部は、実施例2の場合と同様である。   The hardware configuration of the printed circuit board design support apparatus of the present embodiment is basically the same as the configuration shown in FIG. The layout information input unit 10 is provided in the input / output device 303. Other functional units are the same as those in the second embodiment.

次に、本実施例のプリント基板設計支援装置1501の動作について詳細に説明する。図16は、本実施例3におけるプリント基板設計支援装置1501の動作例を示すフローチャートである。以下、図15及び図16を参照して動作説明を行う。   Next, the operation of the printed circuit board design support apparatus 1501 of this embodiment will be described in detail. FIG. 16 is a flowchart illustrating an operation example of the printed circuit board design support apparatus 1501 according to the third embodiment. The operation will be described below with reference to FIGS.

プリント基板設計支援装置1501が起動した後、設計者の操作により、レイアウト情報入力部202に、電源プレーンとグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサの搭載位置などのプリント基板のレイアウトに関するデータ(レイアウト情報)が入力される(ステップS1601)。また、レイアウト情報入力部202は、入力されたレイアウト情報を記憶する。この入力データは、レイアウト情報入力部202からレイアウト情報変更部210に供給される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウトの画像が生成され、表示部209に出力される。   After the printed circuit board design support device 1501 is activated, a printed circuit board such as the layout of the power plane and ground plane, the mounting position of an electronic device such as an LSI or an IC, and a decoupling capacitor is input to the layout information input unit 202 by the operation of the designer. Data relating to the layout (layout information) is input (step S1601). The layout information input unit 202 stores the input layout information. This input data is supplied from the layout information input unit 202 to the layout information change unit 210. Also, based on the coordinates and connection information included in the layout information, an image of the printed circuit board layout is generated and output to the display unit 209.

次に、設計者の操作により、レイアウト情報変更部210において、電源プレーンとグラウンドプレーン間の電圧変動を抑制するため、電源プレーンやグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置の変更、信号配線の配線経路の変更、及びグラウンドビアの追加や削除、配置位置の変更など、レイアウトに関する変更が施される(ステップS1602)。変更が施されたレイアウト情報は、電源プレーン抽出部204に供給される。また、この変更されたレイアウト情報に基づいて、プリント基板のレイアウトの画像が生成され、表示部209に出力される。   Next, in order to suppress voltage fluctuation between the power supply plane and the ground plane in the layout information changing unit 210 by the operation of the designer, the structure of the power supply plane and the ground plane, electronic devices such as LSI and IC, and decoupling capacitors, etc. The layout is changed, such as changing the mounting position, changing the wiring path of the signal wiring, adding or deleting the ground via, and changing the arrangement position (step S1602). The changed layout information is supplied to the power plane extraction unit 204. Further, based on the changed layout information, an image of the printed circuit board layout is generated and output to the display unit 209.

次に、設計者の操作により、放射抑制量入力部203に、信号ビアに対してリターンパスとなるグラウンドビアを配置することによる不要電磁放射の抑制量が入力される(ステップS1602)。この入力データは、ビア間距離算出部207に出力される。   Next, the amount of suppression of unnecessary electromagnetic radiation by placing a ground via serving as a return path with respect to the signal via is input to the radiation suppression amount input unit 203 by the operation of the designer (step S1602). This input data is output to via distance calculation section 207.

次に、電源プレーン抽出部204が、レイアウト情報変更部210から供給されたレイアウト情報から、2つ以上のグラウンドプレーンの間に形成された電源プレーンを抽出する(ステップS1603)。この電源プレーン抽出部204による抽出で、2つ以上のグラウンドプレーンの間に形成された電源プレーンが存在して抽出されると(ステップS1604)、抽出された電源プレーンに関する情報は、信号ビア抽出部205に出力される。一方、電源プレーンが存在していない場合(ステップS1604)、表示部209に対象となる電源プレーンが存在しないことを表示する(ステップS1612)。   Next, the power plane extraction unit 204 extracts a power plane formed between two or more ground planes from the layout information supplied from the layout information change unit 210 (step S1603). When extraction by the power plane extraction unit 204 includes a power plane formed between two or more ground planes (step S1604), information about the extracted power plane is obtained as a signal via extraction unit. It is output to 205. On the other hand, if there is no power plane (step S1604), the display unit 209 displays that there is no target power plane (step S1612).

次に、信号ビア抽出部205が、電源プレーン抽出部204から供給された電源プレーンの情報から、この電源プレーンを貫通して配置されている信号ビアを抽出する(ステップS1605)。ここで、電源プレーンを貫通して配置される信号ビアが存在して抽出されると(ステップS1606)、信号ビア抽出部205は、抽出した情報をグラウンドビア抽出部208に出力する。一方、信号ビアが抽出されない場合には(ステップS1606)、表示部209に問題となる信号ビアが存在しないことを表示する(ステップS1612)。   Next, the signal via extraction unit 205 extracts signal vias arranged through the power plane from the information of the power plane supplied from the power plane extraction unit 204 (step S1605). Here, when a signal via arranged through the power supply plane exists and is extracted (step S1606), the signal via extraction unit 205 outputs the extracted information to the ground via extraction unit 208. On the other hand, if no signal via is extracted (step S1606), it is displayed on the display unit 209 that there is no problematic signal via (step S1612).

次に、ステップS1607で、ビア間距離算出部207が、ステップS1602で入力された不要電磁放射の抑制量を満足するための、信号ビアとグラウンドビアの距離を算出する。まず、ビア間距離と不要電磁放射の抑制量との関係を表す近似式(式(1))と式(1)に含まれる複数の係数値(A,B)が設定される。式(1)と複数の係数値(A,B)は、放射抑制量データベース206に予め格納されているものである。式(1)を用いて、不要電磁放射の抑制量を満足する信号ビアとグラウンドビア間の距離を算出し、この算出結果がグラウンドビア抽出部208に出力するとともに、表示部209に表示出力する。   In step S1607, the via distance calculation unit 207 calculates the distance between the signal via and the ground via to satisfy the suppression amount of unnecessary electromagnetic radiation input in step S1602. First, an approximate expression (Expression (1)) and a plurality of coefficient values (A, B) included in Expression (1) representing the relationship between the distance between vias and the amount of suppression of unnecessary electromagnetic radiation are set. Expression (1) and the plurality of coefficient values (A, B) are stored in advance in the radiation suppression amount database 206. Using Equation (1), the distance between the signal via and the ground via that satisfies the suppression amount of unnecessary electromagnetic radiation is calculated, and the calculation result is output to the ground via extraction unit 208 and displayed on the display unit 209. .

グラウンドビア抽出部208では、信号ビア抽出部205から出力された信号ビアの情報と、ビア間距離算出部207から出力されたビア間距離に関する情報に基づいて信号ビアの周囲に配置されたグラウンドビアを抽出する(ステップS1608)。すなわち、ビア間距離を半径として、信号ビアを中心とする円内に配置されたグラウンドビアを抽出する。   In the ground via extraction unit 208, ground vias arranged around the signal via based on the information on the signal via output from the signal via extraction unit 205 and the information on the inter-via distance output from the inter-via distance calculation unit 207. Is extracted (step S1608). That is, ground vias arranged in a circle centered on a signal via are extracted with a distance between vias as a radius.

ここで、対象となるグラウンドビアが抽出された場合には(ステップS1609)、表示部209に対して問題となる信号ビアは存在しないことを出力する(ステップS1612)。一方、グラウンドビアが抽出されなかった場合には、表示部209に対して該当する信号ビアの名前や配置位置に関する情報を出力する(ステップS1610)。さらに、上記グラウンドビアが抽出されなかった信号ビアを中心として、ビア間距離算出部207から出力されたビア間距離を半径とする円を、表示部209に表示されているプリント基板のレイアウト画像中に追加して生成する。   If a target ground via is extracted (step S1609), the display unit 209 is output that there is no problematic signal via (step S1612). On the other hand, when the ground via is not extracted, information on the name and arrangement position of the corresponding signal via is output to the display unit 209 (step S1610). Further, a circle whose radius is the distance between vias output from the via distance calculation unit 207 centered on the signal via from which the ground via has not been extracted is displayed in the layout image of the printed circuit board displayed on the display unit 209. Generate by adding to.

この後、設計者は、表示部209に表示された結果に基づいて、レイアウトの変更が必要かどうかの判断を行う。ここで、不要電磁放射を抑制するために問題となる信号ビアが存在しない、または、グラウンドビアが適切に配置されていると判断した場合は、本装置に対してレイアウト情報の変更は不必要である旨を入力する。この入力により、プリント基板設計支援装置1501は、全ての工程を終了する(ステップS1611)。一方、信号ビアに対してグラウンドビアが適切に配置されておらず、レイアウトを変更する必要があると判断した場合には、レイアウト情報の変更が必要である旨が入力される。この入力により、プリント基板設計支援装置1501は、ステップS1602に戻る(ステップS1611)。   Thereafter, the designer determines whether the layout needs to be changed based on the result displayed on the display unit 209. Here, if it is determined that there are no signal vias that pose a problem in order to suppress unnecessary electromagnetic radiation, or that ground vias are appropriately arranged, there is no need to change the layout information for this device. Enter a message. With this input, the printed circuit board design support apparatus 1501 ends all the processes (step S1611). On the other hand, if it is determined that the ground via is not properly arranged with respect to the signal via and it is necessary to change the layout, it is input that the layout information needs to be changed. With this input, the printed circuit board design support apparatus 1501 returns to step S1602 (step S1611).

本実施例3のプリント基板設計支援装置1501によれば、電源プレーンとグラウンドプレーンから生じる不要電磁放射を抑制するために、レイアウト情報変更部210にて、電源プレーン、グラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置の変更、信号配線の配線経路の変更、または、グラウンドビアの追加や削除、配置位置の変更を実施することが可能である。これにより、電源プレーンとグラウンドプレーンからの不要電磁放射を抑制するための対策の効果を確認しながら設計を行うことができる。これにより、不要電磁放射を抑制したプリント基板を設計することができる。   According to the printed circuit board design support apparatus 1501 of the third embodiment, in order to suppress unnecessary electromagnetic radiation generated from the power plane and the ground plane, the layout information changing unit 210 performs the structure of the power plane and ground plane, LSI, and IC. It is possible to change the mounting position of the electronic device and the decoupling capacitor, change the wiring path of the signal wiring, add or delete the ground via, and change the arrangement position. As a result, the design can be performed while confirming the effect of measures for suppressing unnecessary electromagnetic radiation from the power plane and the ground plane. Thereby, the printed circuit board which suppressed the unnecessary electromagnetic radiation can be designed.

[実施例4]
次に、本発明に係る実施例4について説明する。図17は、本発明に係る実施例4におけるプリント基板設計支援装置1701の主要部の構成を示す構成図である。本実施例4のプリント基板設計支援装置1701は、図2に示した構成において、グラウンドビア抽出部208を信号ビア選択部1708に変更したものである。信号ビア選択部1708は、信号ビア抽出部205から出力された信号ビアの情報に基づいて、設計者により選択された任意の信号ビアを中心としたレイアウト画像を生成し、ビア間距離算出部207から供給された信号ビアとグラウンドビア間の距離を半径とした円をレイアウト画像中にさらに生成し、表示部209に出力する。なお、図17中、図2に示した構成と同じものには同じ符号を付しており、ここでは、その説明は省略する。
[Example 4]
Next, a fourth embodiment according to the present invention will be described. FIG. 17 is a configuration diagram showing the configuration of the main part of the printed circuit board design support apparatus 1701 according to the fourth embodiment of the present invention. The printed circuit board design support apparatus 1701 of the fourth embodiment is obtained by changing the ground via extraction unit 208 to a signal via selection unit 1708 in the configuration shown in FIG. Based on the signal via information output from the signal via extraction unit 205, the signal via selection unit 1708 generates a layout image centered on an arbitrary signal via selected by the designer, and an inter-via distance calculation unit 207. A circle whose radius is the distance between the signal via and the ground via supplied from is further generated in the layout image and output to the display unit 209. In FIG. 17, the same components as those shown in FIG.

本実施例4のプリント基板設計支援装置1701のハードウェア構成は、図3に示した構成と基本的に同じである。信号ビア選択部1708は、入出力装置303に備えられる。他の機能部は、実施例2の場合と同様である。   The hardware configuration of the printed circuit board design support apparatus 1701 of the fourth embodiment is basically the same as the configuration shown in FIG. The signal via selection unit 1708 is provided in the input / output device 303. Other functional units are the same as those in the second embodiment.

次に、本実施例のプリント基板設計支援装置1701の動作について詳細に説明する。図18は、図17に示したプリント基板設計支援装置1701の動作例を示すフローチャートである。以下、図17及び図18を参照して動作説明を行う。   Next, the operation of the printed circuit board design support apparatus 1701 of this embodiment will be described in detail. FIG. 18 is a flowchart showing an operation example of the printed circuit board design support apparatus 1701 shown in FIG. The operation will be described below with reference to FIGS.

プリント基板設計支援装置1701が起動した後、設計者の操作により、レイアウト情報入力部202に、電源プレーンとグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサの搭載位置などのプリント基板のレイアウトに関するデータ(レイアウト情報)が入力される(ステップS1801)。また、レイアウト情報入力部202は、入力されたレイアウト情報を記憶する。この入力データは、レイアウト情報入力部202から電源プレーン抽出部204に供給される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウトの画像が生成され、表示部209に出力される。   After the printed circuit board design support device 1701 is activated, a printed circuit board such as the layout of the power plane and the ground plane, the mounting position of an electronic device such as an LSI or IC, and a decoupling capacitor is input to the layout information input unit 202 by a designer's operation. Data relating to the layout (layout information) is input (step S1801). The layout information input unit 202 stores the input layout information. This input data is supplied from the layout information input unit 202 to the power plane extraction unit 204. Also, based on the coordinates and connection information included in the layout information, an image of the printed circuit board layout is generated and output to the display unit 209.

次に、設計者の操作により、放射抑制量入力部203に、信号ビアに対してリターンパスとなるグラウンドビアを配置することによる不要電磁放射の抑制量が入力される(ステップS1802)。この入力データは、ビア間距離算出部207に出力される。   Next, an amount of suppression of unnecessary electromagnetic radiation by arranging a ground via serving as a return path with respect to the signal via is input to the radiation suppression amount input unit 203 by the operation of the designer (step S1802). This input data is output to via distance calculation section 207.

次に、電源プレーン抽出部204が、レイアウト情報入力部202から供給されたレイアウト情報から、2つ以上のグラウンドプレーンの間に形成された電源プレーンを抽出する(ステップS1803)。
この電源プレーン抽出部204による抽出で、2つ以上のグラウンドプレーンの間に形成された電源プレーンが存在して抽出されると(ステップS1804)、抽出された電源プレーンに関する情報は、信号ビア抽出部205に出力される。一方、電源プレーンが存在していない場合(ステップS1804)、表示部209に対象となる電源プレーンが存在しないことを表示する(ステップS1810)。
Next, the power plane extraction unit 204 extracts power planes formed between two or more ground planes from the layout information supplied from the layout information input unit 202 (step S1803).
When extraction by the power plane extraction unit 204 includes a power plane formed between two or more ground planes (step S1804), information about the extracted power plane is obtained as a signal via extraction unit. It is output to 205. On the other hand, if there is no power plane (step S1804), the display unit 209 displays that there is no target power plane (step S1810).

次に、信号ビア抽出部205が、電源プレーン抽出部204から供給された電源プレーンの情報から、この電源プレーンを貫通して配置されている信号ビアを抽出する(ステップS1805)。ここで、電源プレーンを貫通して配置される信号ビアが存在して抽出されると(ステップS1806)、信号ビア抽出部205は、抽出した情報を信号ビア選択部1708に出力する(ステップS1807)。また、抽出された信号ビアに関する情報をリスト形式にして表示部209に出力する。表示部209では、この信号ビアに関する情報を、操作者の操作可能な状態で表示する。一方、信号ビアが抽出されない場合には(ステップS1806)、表示部209に対象となる信号ビアが存在しないことを表示する(ステップS1810)。   Next, the signal via extraction unit 205 extracts signal vias arranged through the power plane from the information of the power plane supplied from the power plane extraction unit 204 (step S1805). Here, when a signal via arranged through the power plane exists and is extracted (step S1806), the signal via extraction unit 205 outputs the extracted information to the signal via selection unit 1708 (step S1807). . Further, the extracted information about the signal via is output in a list format to the display unit 209. The display unit 209 displays the information about the signal via in a state that can be operated by the operator. On the other hand, if no signal via is extracted (step S1806), the display unit 209 displays that there is no target signal via (step S1810).

次に、ステップS1808で、ビア間距離算出部207が、ステップS1802で入力された不要電磁放射の抑制量を満足するための、信号ビアとグラウンドビアの距離を算出する。まず、ビア間距離と不要電磁放射の抑制量との関係を表す近似式(式(1))と式(1)に含まれる複数の係数値(A,B)が設定される。式(1)と複数の係数値(A,B)は、放射抑制量データベース206に予め格納されているものである。式(1)を用いて、不要電磁放射の抑制量を満足する信号ビアとグラウンドビア間の距離を算出し、この算出結果がグラウンドビア抽出部208に出力するとともに、表示部209に表示出力する。   Next, in step S1808, the via distance calculation unit 207 calculates the distance between the signal via and the ground via to satisfy the suppression amount of unnecessary electromagnetic radiation input in step S1802. First, an approximate expression (Expression (1)) and a plurality of coefficient values (A, B) included in Expression (1) representing the relationship between the distance between vias and the amount of suppression of unnecessary electromagnetic radiation are set. Expression (1) and the plurality of coefficient values (A, B) are stored in advance in the radiation suppression amount database 206. Using Equation (1), the distance between the signal via and the ground via that satisfies the suppression amount of unnecessary electromagnetic radiation is calculated, and the calculation result is output to the ground via extraction unit 208 and displayed on the display unit 209. .

次に、操作者が表示部209に表示された信号ビアのリストから任意の信号ビアを選択すると、信号ビア選択部1708において、信号ビア抽出部205から入力された信号ビアに関する情報のうち、操作者が選択した信号ビアを抽出する。そして、この信号ビアを中心として、ビア間距離算出部207から供給されたビア間距離を半径とする円を、表示部209に表示されているプリント基板のレイアウト画像中に追加する(ステップS19809)。   Next, when the operator selects an arbitrary signal via from the list of signal vias displayed on the display unit 209, the signal via selection unit 1708 selects an operation from among the information about the signal via input from the signal via extraction unit 205. The signal via selected by the user is extracted. Then, a circle whose radius is the distance between vias supplied from the via distance calculation unit 207 with this signal via as the center is added to the layout image of the printed circuit board displayed on the display unit 209 (step S19809). .

本実施例4のプリント基板設計支援装置1701によれば、電源プレーンとグラウンドプレーンから生じる不要電磁放射を抑制するために、設計者が選択した任意の信号ビアに対して、グラウンドビアを配置するべき範囲を表示することができる。これにより、設計者はグラウンドビアの配置が適切であるかを確認するとともに、例えば、不要電磁放射を抑制しつつ高密度に信号配線や部品を配置できるように、グラウンドビアの配置位置を適宜調整することができる。これにより、プリント基板のレイアウト設計における自由度が高くなり、高密度な実装と不要電磁放射の抑制を両立したプリント基板を設計することができるようになる。   According to the printed circuit board design support apparatus 1701 of the fourth embodiment, in order to suppress unnecessary electromagnetic radiation generated from the power plane and the ground plane, the ground via should be arranged for any signal via selected by the designer. A range can be displayed. As a result, the designer checks whether the arrangement of the ground vias is appropriate, and adjusts the arrangement positions of the ground vias appropriately so that, for example, signal wiring and components can be arranged at high density while suppressing unnecessary electromagnetic radiation. can do. As a result, the degree of freedom in the layout design of the printed circuit board is increased, and a printed circuit board that achieves both high-density mounting and suppression of unnecessary electromagnetic radiation can be designed.

次に、本発明の実施例2におけるプリント基板設計支援装置201によるシミュレーション例について説明する。以下では、図19に示すプリント基板を対象とする。このプリント基板は平面視145mm×210mmの寸法に形成されている。また、図20の一部断面図にも示すように、誘電体基板1901に2つのグラウンドプレーン1902,グラウンドプレーン1903と、1つの電源プレーン1904とを備えている。グラウンドプレーン1902,グラウンドプレーン1903,及び電源プレーン1904は、プリント基板と同様に、145mm×210mmの広さとされている。   Next, a simulation example by the printed circuit board design support apparatus 201 according to the second embodiment of the present invention will be described. In the following, the printed circuit board shown in FIG. This printed circuit board has a size of 145 mm × 210 mm in plan view. Further, as shown in a partial cross-sectional view of FIG. 20, the dielectric substrate 1901 includes two ground planes 1902, a ground plane 1903, and one power supply plane 1904. The ground plane 1902, the ground plane 1903, and the power plane 1904 have a size of 145 mm × 210 mm, like the printed circuit board.

また、プリント基板は、これを貫通する信号ビア1905a,1905bを備え、また、2つのグラウンドプレーン1902,グラウンドプレーン1903を接続するグラウンドビア1906を備える。また、プリント基板の表面には、第1LSI1909及び第1LSI1910が実装され、第1LSI1909と信号ビア1905aとを接続する幅1.8mmの信号配線1908a,及び信号ビア1905bと第2LSI1910とを接続する幅1.8mmの信号配線1908bを備える。一方、プリント基板の裏面には、信号ビア1905aと信号ビア1905bとを接続する裏面信号配線1911を備える。また、プリント基板は筐体と接続するためのネジ穴が設けられることを考慮して、基板外周の6箇所のネジ穴1912で2つのグラウンドプレーン1902,1903を相互に接続した。   The printed circuit board includes signal vias 1905a and 1905b penetrating therethrough, and also includes a ground via 1906 that connects the two ground planes 1902 and 1903. The first LSI 1909 and the first LSI 1910 are mounted on the surface of the printed circuit board, the signal wiring 1908a having a width of 1.8 mm for connecting the first LSI 1909 and the signal via 1905a, and the width 1 for connecting the signal via 1905b and the second LSI 1910. .8 mm signal wiring 1908b. On the other hand, the back surface of the printed circuit board is provided with back surface signal wiring 1911 that connects the signal via 1905a and the signal via 1905b. In consideration of the fact that the printed board is provided with screw holes for connecting to the housing, the two ground planes 1902 and 1903 are connected to each other through six screw holes 1912 on the outer periphery of the board.

以上のように構成したプリント基板を用意し、まず、実施例2のプリント基板設計支援装置201において、設計者の操作により、レイアウト情報入力部202に、プリント基板の寸法(145mm×210mm)、誘電体基板1901の基板材の誘電率(4.3)、電源プレーン1904の平面寸法(145mm×210mm)、2つのグラウンドプレーン1902,1903の平面寸法(145mm×210mm)、信号配線1908a,1908b,裏面信号配線1911の幅(1.8mm)とこれら配線経路に関する情報、ネジ穴1912(基板外周6箇所)、グラウンドビア1906、及びこれらの位置関係と第1LSI1909及び第2LSI1910の搭載位置を示すレイアウト情報を入力する。このレイアウト情報が入力されると、入力された情報に基づいて生成されたレイアウト画像が表示部209に表示された。   A printed circuit board configured as described above is prepared. First, in the printed circuit board design support apparatus 201 according to the second embodiment, the layout information input unit 202 is input with the dimensions (145 mm × 210 mm) of the printed circuit board and the dielectric by the designer's operation. The dielectric constant of the substrate material of the body substrate 1901 (4.3), the plane dimensions of the power plane 1904 (145 mm × 210 mm), the plane dimensions of the two ground planes 1902 and 1903 (145 mm × 210 mm), the signal wirings 1908a and 1908b, and the back surface Information on the width (1.8 mm) of the signal wiring 1911 and these wiring routes, screw holes 1912 (six locations on the outer periphery of the substrate), ground vias 1906, and layout information indicating the positional relationship between them and the mounting positions of the first LSI 1909 and the second LSI 1910. input. When this layout information is input, a layout image generated based on the input information is displayed on the display unit 209.

次に、電源プレーン抽出部204により、2つのグラウンドプレーン1902,1903の間に形成された電源プレーン1904が抽出され、抽出された情報が信号ビア抽出部205に出力された。信号ビア抽出部205では、この電源プレーンを貫通して配置された信号ビアとして、信号ビア1905a及び信号ビア1905bが抽出され、抽出された情報がグラウンドビア抽出部208に出力された。   Next, the power plane extraction unit 204 extracts the power plane 1904 formed between the two ground planes 1902 and 1903, and the extracted information is output to the signal via extraction unit 205. In the signal via extraction unit 205, the signal via 1905 a and the signal via 1905 b are extracted as signal vias arranged through the power supply plane, and the extracted information is output to the ground via extraction unit 208.

次に、設計者の操作により、放射抑制量入力部203に不要電磁放射の抑制量として−10dBが入力されると、入力された抑制量がビア間距離算出部207に出力された。次に、入力されたプリント基板のレイアウト情報に対応する複数の係数を有する近似式が放射抑制量データベース206から取り出され、ビア間距離算出部207において不要電磁放射の抑制量である−10dBを満足するための信号ビア1905bとグラウンドビア1906との距離が算出された。この結果算出されたビア間距離は、1個のグラウンドビアを配置するとき1.2mm、2個のグラウンドビアを配置するとき6.3mmとして表示された。これらのグラウンドビアの配置個数とビア間距離のデータがグラウンドビア抽出部208に出力された。   Next, when −10 dB was input as a suppression amount of unnecessary electromagnetic radiation to the radiation suppression amount input unit 203 by the operation of the designer, the input suppression amount was output to the via distance calculation unit 207. Next, an approximate expression having a plurality of coefficients corresponding to the input layout information of the printed circuit board is extracted from the radiation suppression amount database 206, and the via distance calculation unit 207 satisfies −10 dB which is the suppression amount of unnecessary electromagnetic radiation. The distance between the signal via 1905b and the ground via 1906 was calculated. The distance between vias calculated as a result was displayed as 1.2 mm when arranging one ground via and 6.3 mm when arranging two ground vias. Data on the number of ground vias arranged and the distance between vias is output to the ground via extraction unit 208.

次に、グラウンドビア抽出部208では、始めに信号ビア1905aを中心として、半径1.2mmの円内に配置されたグラウンドビアを検索した。この結果、グラウンドビアは抽出されなかったため、半径6.3mmの円内に配置されたグラウンドビアを検索した。ここでもグラウンドビアが抽出されなかったため、表示部209に信号ビア1905aの情報を表示出力した。さらに、図21に示すように、信号ビア1905aを中心として半径1.2mmの円2101及び半径6.3mmの円2102がレイアウト画像2110の中に追加して生成され、これらが表示部209に表示された。   Next, the ground via extraction unit 208 first searches for ground vias arranged in a circle having a radius of 1.2 mm with the signal via 1905a as the center. As a result, ground vias were not extracted, and ground vias arranged in a circle with a radius of 6.3 mm were searched. Here, since the ground via was not extracted, the information of the signal via 1905a was displayed and output on the display unit 209. Further, as shown in FIG. 21, a circle 2101 having a radius of 1.2 mm and a circle 2102 having a radius of 6.3 mm are generated in addition to the layout image 2110 around the signal via 1905a, and these are displayed on the display unit 209. It was done.

次に、グラウンドビア抽出部208では、信号ビア1905bを中心として、半径1.2mmの円内に配置されたグラウンドビアを検索した。この結果、グラウンドビアは抽出されなかったため、半径6.3mmの円内に配置されたグラウンドビアを検索した。この結果、抽出されたグラウンドビアは1個であり、また、半径6.3mmの円内にグラウンドビアは2個以上配置されていないため、表示部209に信号ビア1905bの情報を出力した。さらに、図22に示すように、信号ビア1905bを中心として半径1.2mmの円2201及び半径6.3mmの円2202がレイアウト画像2210の中に追加して生成され、これらが表示部209に表示された。   Next, the ground via extraction unit 208 searches for ground vias arranged in a circle having a radius of 1.2 mm with the signal via 1905b as the center. As a result, ground vias were not extracted, and ground vias arranged in a circle with a radius of 6.3 mm were searched. As a result, the number of extracted ground vias is one, and since two or more ground vias are not arranged in a circle with a radius of 6.3 mm, the information of the signal via 1905b is output to the display unit 209. Further, as shown in FIG. 22, a circle 2201 having a radius of 1.2 mm and a circle 2202 having a radius of 6.3 mm are generated in addition to the layout image 2210 around the signal via 1905b, and these are displayed on the display unit 209. It was done.

以上の結果、放射抑制量−10dBに対して、信号ビア1905a及び信号ビア1905bともに適切にグラウンドビアが配置されていないことが確認された。   As a result of the above, it was confirmed that the ground vias were not properly disposed in both the signal via 1905a and the signal via 1905b with respect to the radiation suppression amount −10 dB.

さらに、放射抑制量を−6dBとして上記と同様の操作を行ったところ、ビア間距離算出部207で算出されたビア間距離は、グラウンドビア1個を配置するとき3.7mm、グラウンドビアを2個配置するとき13.1mmとして表示された。グラウンドビア抽出部208では、始めに信号ビア1905aを中心として、半径3.7mmの円内に配置されたグラウンドビアを抽出した。この結果、グラウンドビアは抽出されなかったため、半径13.1mmの円内に配置されたグラウンドビアを抽出した。ここでもグラウンドビアが抽出されなかったため、表示部209に信号ビア1905aの情報を表示出力した。さらに、信号ビア1905aを中心として半径3.7mm及び半径6.3mmの円がレイアウト画像中にさらに生成され、表示部209に表示された。次に、信号ビア1905bを中心として、半径3.7mmの円内に配置されたグラウンドビアを抽出した。この結果、グラウンドビアが1個抽出されたため、処理を終了した。   Further, when the same operation as described above was performed with the radiation suppression amount set to −6 dB, the via distance calculated by the via distance calculation unit 207 was 3.7 mm when one ground via was arranged, and 2 ground vias were arranged. When placed individually, it was displayed as 13.1 mm. The ground via extraction unit 208 first extracts ground vias arranged in a circle having a radius of 3.7 mm with the signal via 1905a as the center. As a result, no ground via was extracted, and therefore, a ground via arranged in a circle having a radius of 13.1 mm was extracted. Here, since the ground via was not extracted, the information of the signal via 1905a was displayed and output on the display unit 209. Further, a circle having a radius of 3.7 mm and a radius of 6.3 mm around the signal via 1905 a is further generated in the layout image and displayed on the display unit 209. Next, ground vias arranged in a circle having a radius of 3.7 mm with the signal via 1905b as the center were extracted. As a result, since one ground via was extracted, the processing was terminated.

次に本発明の実施例4におけるプリント基板設計支援装置1701によるシミュレーション例について説明する。前述同様に、図19に示すプリント基板を対象とする。   Next, a simulation example by the printed circuit board design support apparatus 1701 in the fourth embodiment of the present invention will be described. As described above, the printed circuit board shown in FIG.

まず、プリント基板設計支援装置1701のレイアウト情報入力部202にプリント基板の寸法(145mm×210mm)、誘電体基板1901の基板材の誘電率(4.3)、電源プレーン1904の平面寸法(145mm×210mm)、2つのグラウンドプレーン1902,1903の平面寸法(145mm×210mm)、信号配線1908a,1908b,裏面信号配線1911の幅(1.8mm)とこれら配線経路に関する情報、ネジ穴1912(基板外周6箇所)、グラウンドビア1906、及びこれらの位置関係と第1LSI1909及び第2LSI1910の搭載位置を示すレイアウト情報を入力する。このレイアウト情報が入力されると、入力された情報に基づいて生成されたレイアウト画像が表示部209に表示された。   First, in the layout information input unit 202 of the printed circuit board design support apparatus 1701, the dimensions of the printed circuit board (145 mm × 210 mm), the dielectric constant of the substrate material of the dielectric substrate 1901 (4.3), and the planar dimensions of the power plane 1904 (145 mm × 210 mm), the plane dimensions (145 mm × 210 mm) of the two ground planes 1902 and 1903, the widths (1.8 mm) of the signal wirings 1908 a and 1908 b and the back surface signal wiring 1911, information on these wiring paths, screw holes 1912 (board periphery 6 ), Ground vias 1906, and layout information indicating the positional relationship between them and the mounting positions of the first LSI 1909 and the second LSI 1910. When this layout information is input, a layout image generated based on the input information is displayed on the display unit 209.

次に、電源プレーン抽出部204により、2つのグラウンドプレーン1902,1903の間に形成された電源プレーン1904が抽出され、抽出された情報が信号ビア抽出部205に出力された。信号ビア抽出部205では、この電源プレーンを貫通して配置された信号ビアとして、信号ビア1905a及び信号ビア1905bが抽出され、抽出された情報が信号ビア選択部1708に出力された。また、抽出された信号ビア1905a及び信号ビア1905bに関する情報がリスト形式にされ、操作可能な状態で表示部209に出力された。   Next, the power plane extraction unit 204 extracts the power plane 1904 formed between the two ground planes 1902 and 1903, and the extracted information is output to the signal via extraction unit 205. In the signal via extraction unit 205, the signal via 1905 a and the signal via 1905 b are extracted as signal vias arranged through the power supply plane, and the extracted information is output to the signal via selection unit 1708. In addition, information regarding the extracted signal via 1905a and the signal via 1905b is converted into a list format and output to the display unit 209 in an operable state.

次に、設計者の操作により、放射抑制量入力部203に不要電磁放射の抑制量として−10dBが入力されると、入力された抑制量がビア間距離算出部207に出力された。次に、入力されたプリント基板のレイアウト情報に対応する複数の係数を有する近似式が放射抑制量データベース206から取り出され、ビア間距離算出部207において不要電磁放射の抑制量である−10dBを満足するための信号ビアとグラウンドビアの距離が算出された。この結果算出されたビア間距離は、1個のグラウンドビアを配置するとき1.2mm、2個のグラウンドビアを配置するとき6.3mmとして表示された。これらのグラウンドビアの配置個数とビア間距離のデータが信号ビア選択部1708に出力された。   Next, when −10 dB was input as a suppression amount of unnecessary electromagnetic radiation to the radiation suppression amount input unit 203 by the operation of the designer, the input suppression amount was output to the via distance calculation unit 207. Next, an approximate expression having a plurality of coefficients corresponding to the input layout information of the printed circuit board is extracted from the radiation suppression amount database 206, and the via distance calculation unit 207 satisfies −10 dB which is the suppression amount of unnecessary electromagnetic radiation. The distance between the signal via and the ground via was calculated. The distance between vias calculated as a result was displayed as 1.2 mm when arranging one ground via and 6.3 mm when arranging two ground vias. Data on the number of ground vias arranged and the distance between the vias was output to the signal via selection unit 1708.

次に、設計者の操作により、表示部209に表示された信号ビアのリストから、信号ビア1905aが選択されると、信号ビア選択部1708において、信号ビア1905aが抽出され、図21に示すように、レイアウト画像2110の中に信号ビア1905aを中心として半径1.2mmの円2101及び半径6.3mmの円2102が追加して生成され、これらが表示部209に表示された。   Next, when the signal via 1905a is selected from the list of signal vias displayed on the display unit 209 by the operation of the designer, the signal via 1905a is extracted by the signal via selection unit 1708, as shown in FIG. In addition, a circle 2101 having a radius of 1.2 mm and a circle 2102 having a radius of 6.3 mm centered on the signal via 1905 a are generated in the layout image 2110, and these are displayed on the display unit 209.

次に、設計者の操作により、表示部209に表示された信号ビアのリストから、信号ビア1905bが選択されると、信号ビア選択部1708において、信号ビア1905bが抽出され、図22に示すように、レイアウト画像2210中に信号ビア1905bを中心として半径1.2mmの円2201及び半径6.3mmの円2202が追加して生成され、これらが表示部209に表示された。   Next, when the signal via 1905b is selected from the list of signal vias displayed on the display unit 209 by the operation of the designer, the signal via 1905b is extracted by the signal via selection unit 1708, as shown in FIG. In addition, a circle 2201 having a radius of 1.2 mm and a circle 2202 having a radius of 6.3 mm are additionally generated in the layout image 2210 with the signal via 1905 b as the center, and these are displayed on the display unit 209.

これにより、信号ビア1905a及び信号ビア1905bにおいて、放射抑制量−10dBを満足するグラウンドビアの配置範囲が確認できた。また、信号ビア1905bにおいては、現在配置されているグラウンドビアを信号ビアに近づける、または、信号ビアから6.3mm以内にグラウンドビアを1個追加することで放射抑制量を満足できることがわかった。   Thereby, in the signal via 1905a and the signal via 1905b, the arrangement range of the ground via satisfying the radiation suppression amount −10 dB was confirmed. Further, it was found that the signal via 1905b can satisfy the radiation suppression amount by bringing the currently disposed ground via close to the signal via or adding one ground via within 6.3 mm from the signal via.

本発明の実施例1におけるプリント基板設計支援装置の構成例を示す構成図である。It is a block diagram which shows the structural example of the printed circuit board design assistance apparatus in Example 1 of this invention. 本発明の実施例2におけるプリント基板設計支援装置の主要部の構成を示すブロック図である。It is a block diagram which shows the structure of the principal part of the printed circuit board design assistance apparatus in Example 2 of this invention. 本発明の実施例2におけるプリント基板設計支援装置の主要部の構成を示すブロック図である。It is a block diagram which shows the structure of the principal part of the printed circuit board design assistance apparatus in Example 2 of this invention. 図2に示したプリント基板設計支援装置201の動作を示すフローチャートである。3 is a flowchart showing an operation of the printed circuit board design support apparatus 201 shown in FIG. プリント基板設計支援装置201によるシミュレーションに用いたモデルの構成を示す平面図である。3 is a plan view illustrating a configuration of a model used for simulation by the printed circuit board design support apparatus 201. FIG. 図5のA−A’断面を示す断面図である。It is sectional drawing which shows the A-A 'cross section of FIG. 図5のB−B’断面を示す断面図である。It is sectional drawing which shows the B-B 'cross section of FIG. プリント基板設計支援装置201によるシミュレーションにより放射電界強度を計算した結果を示す特性図である。It is a characteristic view showing the result of having calculated the radiation electric field intensity by the simulation by the printed circuit board design support apparatus 201. ビア間距離に対する不要電磁放射の抑制量を計算した結果、及びビア間距離に対する不要電磁放射の抑制量の関係を示す近似式を示す説明図である。It is explanatory drawing which shows the approximate expression which shows the result of having calculated the suppression amount of the unnecessary electromagnetic radiation with respect to the distance between vias, and the relationship of the suppression amount of the unnecessary electromagnetic radiation with respect to the distance between vias. 試作したプリント基板の構成を模式的に示す平面図である。It is a top view which shows typically the structure of the prototype printed circuit board. 図10のA−A’断面を示す断面図である。It is sectional drawing which shows the A-A 'cross section of FIG. 図10のB−B’断面を示す断面図である。It is sectional drawing which shows the B-B 'cross section of FIG. プリント基板設計支援装置201による、試作したプリント基板の放射電界強度を計算した結果を示す特性図である。It is a characteristic view showing the result of having calculated the radiated electric field strength of the trial printed circuit board by the printed circuit board design support apparatus 201. 試作したプリント基板による、ビア間距離に対する不要電磁放射の抑制量を計算した結果、及びビア間距離に対する不要電磁放射の抑制量の関係を示す近似式を示す説明図である。It is explanatory drawing which shows the approximate expression which shows the result of calculating the suppression amount of the unnecessary electromagnetic radiation with respect to the distance between vias by the prototype printed circuit board, and the relationship of the suppression amount of the unnecessary electromagnetic radiation with respect to the distance between vias. 本発明に係る実施例3におけるプリント基板設計支援装置1501の主要部の構成を示す構成図である。It is a block diagram which shows the structure of the principal part of the printed circuit board design assistance apparatus 1501 in Example 3 which concerns on this invention. 本実施例3におけるプリント基板設計支援装置1501の動作例を示すフローチャートである。10 is a flowchart illustrating an operation example of a printed circuit board design support apparatus 1501 according to the third embodiment. 本発明に係る実施例4におけるプリント基板設計支援装置1701の主要部の構成を示す構成図である。It is a block diagram which shows the structure of the principal part of the printed circuit board design assistance apparatus 1701 in Example 4 which concerns on this invention. 図17に示したプリント基板設計支援装置1701の動作例を示すフローチャートである。18 is a flowchart illustrating an operation example of the printed circuit board design support apparatus 1701 illustrated in FIG. 17. プリント基板設計支援装置201によるシミュレーションの対象のプリント基板の構成を示す平面図である。3 is a plan view showing a configuration of a printed circuit board to be simulated by the printed circuit board design support apparatus 201. FIG. 図19の一部断面を示す断面図である。It is sectional drawing which shows the partial cross section of FIG. プリント基板設計支援装置201により表示される表示例を示す説明図である。6 is an explanatory diagram illustrating a display example displayed by the printed circuit board design support apparatus 201. FIG. プリント基板設計支援装置201により表示される表示例を示す説明図である。6 is an explanatory diagram illustrating a display example displayed by the printed circuit board design support apparatus 201. FIG. 信号ビア2301が電源プレーン2302とグラウンドプレーン2303を貫通して配置されることを示すプリント基板2304の構成を模式的に示す断面図である。FIG. 11 is a cross-sectional view schematically showing a configuration of a printed circuit board 2304 showing that signal vias 2301 are disposed through a power plane 2302 and a ground plane 2303.

符号の説明Explanation of symbols

101…レイアウト情報記憶部、102…放射抑制量記憶部、103…電源プレーン抽出部、104…信号ビア抽出部、105…ビア間距離算出部、201…プリント基板設計支援装置、202…レイアウト情報入力部、203…放射抑制量入力部、204…電源プレーン抽出部、205…信号ビア抽出部、206…放射抑制量データベース、207…ビア間距離算出部、208…グラウンドビア抽出部、209…表示部。   DESCRIPTION OF SYMBOLS 101 ... Layout information storage part, 102 ... Radiation suppression amount storage part, 103 ... Power supply plane extraction part, 104 ... Signal via extraction part, 105 ... Via distance calculation part, 201 ... Printed circuit board design support apparatus, 202 ... Layout information input , 203 ... Radiation suppression amount input unit, 204 ... Power plane extraction unit, 205 ... Signal via extraction unit, 206 ... Radiation suppression amount database, 207 ... Inter-via distance calculation unit, 208 ... Ground via extraction unit, 209 ... Display unit .

Claims (12)

グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶手段と、
電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式を記憶する放射抑制量記憶手段と、
前記レイアウト情報より、2つの前記グラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出手段と、
前記レイアウト情報より、前記電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出手段と、
前記近似式により、前記信号ビア情報で示される信号ビアと前記グラウンドビアとの距離を算出するビア間距離算出手段と
を少なくとも備えることを特徴とするプリント基板設計支援装置。
Layout information storage means for storing layout information including at least information indicating a structure of a ground plane, a structure of a power plane, and a structure of a signal via;
Radiation suppression amount storage for storing an approximate expression indicating the relationship between the suppression amount of unnecessary electromagnetic radiation generated from a power supply system composed of a power plane and a ground plane and the distance between a signal via and a ground via connecting two ground planes Means,
Power plane extraction means for extracting power plane information indicating the structure of the power plane disposed between the two ground planes from the layout information;
A signal via extraction means for extracting signal via information indicating a structure of a signal via penetrating two ground planes sandwiching a power plane corresponding to the power plane information from the layout information;
A printed circuit board design support apparatus comprising at least via distance calculation means for calculating a distance between the signal via indicated by the signal via information and the ground via by the approximate expression.
請求項1記載のプリント基板設計支援装置において、
前記信号ビア情報で示される信号ビアに対し、前記ビア間距離算出手段が算出した距離以内に配置されているグランドビアの構造を示すグランドビア情報を、前記レイアウト情報より抽出するグラウンドビア抽出手段
を備えることを特徴とするプリント基板設計支援装置。
The printed circuit board design support apparatus according to claim 1,
Ground via extraction means for extracting, from the layout information, ground via information indicating the structure of ground vias arranged within the distance calculated by the inter-via distance calculation means for the signal via indicated by the signal via information. A printed circuit board design support apparatus comprising:
請求項1又は2記載のプリント基板設計支援装置において、
前記信号ビア情報で示される信号ビアを中心として前記ビア間距離算出手段が算出した距離を半径とする円を、前記レイアウト情報より生成されるレイアウト図と共に表示する表示手段
を備えることを特徴とするプリント基板設計支援装置。
In the printed circuit board design support device according to claim 1 or 2,
Display means for displaying a circle whose radius is the distance calculated by the inter-via distance calculation means centered on the signal via indicated by the signal via information together with a layout diagram generated from the layout information. Printed circuit board design support device.
請求項3記載のプリント基板設計支援装置において、
入力された指示の対象となる前記信号ビア情報を選択する信号ビア選択手段を備え、
前記表示手段は、前記信号ビア選択手段が選択した信号ビア情報に対応する前記円を表示する
ことを特徴とするプリント基板設計支援装置。
In the printed circuit board design support device according to claim 3,
Comprising a signal via selection means for selecting the signal via information to be input instruction;
The printed circuit board design support apparatus, wherein the display unit displays the circle corresponding to the signal via information selected by the signal via selection unit.
グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶ステップと、
電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式が記憶する放射抑制量記憶ステップと、
前記レイアウト情報より、2つの前記グラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出ステップと、
前記レイアウト情報より、前記電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出ステップと、
前記近似式により、前記信号ビア情報で示される信号ビアと前記グラウンドビアとの距離を算出するビア間距離算出ステップと
を少なくとも備えることを特徴とするプリント基板設計支援方法。
A layout information storage step for storing layout information including at least information indicating a structure of a ground plane, a structure of a power plane, and a structure of a signal via;
Radiation suppression amount storage stored by an approximate expression indicating the relationship between the suppression amount of unnecessary electromagnetic radiation generated from a power supply system composed of a power plane and a ground plane and the distance between the signal via and the ground via connecting the two ground planes Steps,
A power plane extraction step for extracting power plane information indicating a structure of a power plane arranged between the two ground planes from the layout information;
A signal via extraction step for extracting signal via information indicating a structure of a signal via penetrating two ground planes sandwiching a power plane corresponding to the power plane information from the layout information;
A printed circuit board design support method comprising at least an inter-via distance calculating step of calculating a distance between the signal via indicated by the signal via information and the ground via by the approximate expression.
請求項5記載のプリント基板設計支援方法において、
前記信号ビア情報で示される信号ビアに対し、前記ビア間距離算出ステップで算出した距離以内に配置されているグランドビアの構造を示すグランドビア情報を、前記レイアウト情報より抽出するグラウンドビア抽出ステップ
を備えることを特徴とするプリント基板設計支援方法。
The printed circuit board design support method according to claim 5,
A ground via extraction step for extracting, from the layout information, ground via information indicating a structure of a ground via disposed within the distance calculated in the inter-via distance calculation step with respect to the signal via indicated by the signal via information. A printed circuit board design support method, comprising:
請求項5又は6記載のプリント基板設計支援方法において、
前記信号ビア情報で示される信号ビアを中心として前記ビア間距離算出ステップが算出した距離を半径とする円を、前記レイアウト情報より生成されるレイアウト図と共に表示する表示ステップ
を備えることを特徴とするプリント基板設計支援方法。
The printed circuit board design support method according to claim 5 or 6,
A display step of displaying a circle having a radius of the distance calculated by the inter-via distance calculation step centered on the signal via indicated by the signal via information together with a layout diagram generated from the layout information. Printed circuit board design support method.
請求項7記載のプリント基板設計支援方法において、
入力された指示の対象となる前記信号ビア情報を選択する信号ビア選択ステップを備え、
前記表示ステップでは、前記信号ビア選択ステップが選択した信号ビア情報に対応する前記円を表示する
ことを特徴とするプリント基板設計支援方法。
The printed circuit board design support method according to claim 7,
A signal via selection step for selecting the signal via information to be input instruction;
In the display step, the circle corresponding to the signal via information selected in the signal via selection step is displayed.
コンピュータに、
グラウンドプレーンの構造,電源プレーンの構造,及び信号ビアの構造を示す情報を少なくとも備えたレイアウト情報を記憶するレイアウト情報記憶機能と、
電源プレーンとグラウンドプレーンで構成される電源供給系から生じる不要電磁放射の抑制量と、信号ビア及び2つのグラウンドプレーンを接続するグラウンドビアの距離との関係を示す近似式が記憶する放射抑制量記憶機能と、
前記レイアウト情報より、2つの前記グラウンドプレーンの間に配置された電源プレーンの構造を示す電源プレーン情報を抽出する電源プレーン抽出機能と、
前記レイアウト情報より、前記電源プレーン情報に対応する電源プレーンを挟む2つのグラウンドプレーンを貫通する信号ビアの構造を示す信号ビア情報を抽出する信号ビア抽出機能と、
前記近似式により、前記信号ビア情報で示される信号ビアと前記グラウンドビアとの距離を算出するビア間距離算出機能と
を少なくとも実現させるためのプログラム。
On the computer,
A layout information storage function for storing layout information including at least information indicating a structure of a ground plane, a structure of a power plane, and a structure of a signal via;
Radiation suppression amount storage stored by an approximate expression indicating the relationship between the suppression amount of unnecessary electromagnetic radiation generated from a power supply system composed of a power plane and a ground plane and the distance between the signal via and the ground via connecting the two ground planes Function and
A power plane extraction function that extracts power plane information indicating a structure of a power plane arranged between the two ground planes from the layout information;
A signal via extraction function for extracting signal via information indicating a structure of a signal via penetrating two ground planes sandwiching a power plane corresponding to the power plane information from the layout information;
A program for realizing at least an inter-via distance calculation function for calculating a distance between a signal via indicated by the signal via information and the ground via by the approximate expression.
請求項9記載のプログラムにおいて、
前記信号ビア情報で示される信号ビアに対し、前記ビア間距離算出機能で算出した距離以内に配置されているグランドビアの構造を示すグランドビア情報を、前記レイアウト情報より抽出するグラウンドビア抽出機能
を備えることを特徴とするプログラム。
The program according to claim 9, wherein
A ground via extraction function for extracting, from the layout information, ground via information indicating a structure of a ground via disposed within a distance calculated by the inter-via distance calculation function with respect to the signal via indicated by the signal via information; A program characterized by comprising.
請求項9又は10記載のプログラムにおいて、
前記信号ビア情報で示される信号ビアを中心として前記ビア間距離算出機能が算出した距離を半径とする円を、前記レイアウト情報より生成されるレイアウト図と共に表示する表示機能
を備えることを特徴とするプログラム。
The program according to claim 9 or 10,
A display function for displaying a circle whose radius is the distance calculated by the inter-via distance calculation function centered on the signal via indicated by the signal via information together with a layout diagram generated from the layout information. program.
請求項11記載のプログラムにおいて、
入力された指示の対象となる前記信号ビア情報を選択する信号ビア選択機能を備え、
前記表示機能では、前記信号ビア選択機能が選択した信号ビア情報に対応する前記円を表示する
ことを特徴とするプログラム。
The program according to claim 11, wherein
Provided with a signal via selection function for selecting the signal via information to be input instructions,
In the display function, the circle corresponding to the signal via information selected by the signal via selection function is displayed.
JP2007207656A 2007-08-09 2007-08-09 Printed circuit board design support apparatus, method, and program Expired - Fee Related JP5223263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207656A JP5223263B2 (en) 2007-08-09 2007-08-09 Printed circuit board design support apparatus, method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207656A JP5223263B2 (en) 2007-08-09 2007-08-09 Printed circuit board design support apparatus, method, and program

Publications (2)

Publication Number Publication Date
JP2009043052A true JP2009043052A (en) 2009-02-26
JP5223263B2 JP5223263B2 (en) 2013-06-26

Family

ID=40443732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207656A Expired - Fee Related JP5223263B2 (en) 2007-08-09 2007-08-09 Printed circuit board design support apparatus, method, and program

Country Status (1)

Country Link
JP (1) JP5223263B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004111890A1 (en) * 2003-06-16 2004-12-23 Nec Corporation Printed circuit wiring board designing support device, printed circuit board designing method, and its program
JP2007011629A (en) * 2005-06-29 2007-01-18 Toshiba Corp Printed circuit board return path check system
JP2007041867A (en) * 2005-08-03 2007-02-15 Elpida Memory Inc Inductance analysis system, method and program
JP2008305074A (en) * 2007-06-06 2008-12-18 Nec Corp Electronic device design support apparatus and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004111890A1 (en) * 2003-06-16 2004-12-23 Nec Corporation Printed circuit wiring board designing support device, printed circuit board designing method, and its program
JP2007011629A (en) * 2005-06-29 2007-01-18 Toshiba Corp Printed circuit board return path check system
JP2007041867A (en) * 2005-08-03 2007-02-15 Elpida Memory Inc Inductance analysis system, method and program
JP2008305074A (en) * 2007-06-06 2008-12-18 Nec Corp Electronic device design support apparatus and program

Also Published As

Publication number Publication date
JP5223263B2 (en) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5396502B2 (en) Wiring board design system, design data analysis method and analysis program
JP3348709B2 (en) Printed circuit board design support apparatus and control program recording medium
JP3838328B2 (en) Design support apparatus and computer-readable recording medium recording a program to be executed by a computer included in the design support apparatus
JP5407632B2 (en) Printed circuit board test support apparatus, printed circuit board test support method, and printed circuit board test support program
US20160314231A1 (en) Full wave modeling and simulations of the waveguide behavior of printed circuit boards using a broadband green&#39;s function technique
Huang et al. Analytical design of via lattice for ground planes noise suppression and application on embedded planar EBG structures
US20150234972A1 (en) Board design method and board design device
WO2014080610A1 (en) Circuit substrate design system, circuit substrate design method, and program recording medium
JP5223263B2 (en) Printed circuit board design support apparatus, method, and program
JP3840883B2 (en) Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus
JP4780318B2 (en) Printed board mounting case analysis system and method, printed board mounting case structure, program, and recording medium
JP2018088056A (en) Via model generation program, via model generation method, and information processing apparatus
JP4671173B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP5241371B2 (en) Wiring display device for multilayer printed circuit board
JP5082793B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP2005251223A (en) Method for evaluating characteristic of printed circuit board, and storage medium
JP4768380B2 (en) Wiring board design system, design data analysis method and analysis program
JP2001274558A (en) Printed wiring board
JP2006293726A (en) Design method of electronic component
JP2009151363A (en) Board design equipment
CN113016106B (en) Antenna Design Hardware
JP4848799B2 (en) Circuit board having junction current or voltage detection and adjustment function, and electronic device mounted with the same
JP3885830B2 (en) Printed circuit board design support apparatus, design support method, and recording medium recording program used in design support apparatus
Archambeault et al. Modeling the effectiveness of decoupling capacitors for multilayer PCBs
JP4760622B2 (en) Electromagnetic radiation analysis apparatus, analysis method, and analysis program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

R150 Certificate of patent or registration of utility model

Ref document number: 5223263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees