JP2009042404A - カラー画像用の液晶表示装置およびその駆動方法 - Google Patents

Abstract

【課題】カラー画像用の液晶表示装置において、水平方向に並ぶ偶数個の副画素を含む副画素群で各画素が構成されるカラー画像を表示し、かつ、ベタ画面表示の場合等において反転駆動に起因して発生する横筋を簡単な構成で抑制する。
【解決手段】カラー画像用の液晶表示装置において、水平方向において液晶への印加電圧の極性が偏らないように入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを修正する逆極性追加回路１００を備える。この逆極性追加回路１００は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉの値が非零か否かを画素毎に検出し、その検出結果に基づき、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのうち副画素形成部の液晶への印加電圧の極性が同一となる入力原色信号のみが非零である場合に、当該同一極性と逆の極性の副画素形成部に対応する入力原色信号の値を零から当該非零の入力原色信号の値の１／１６に変更する。
【選択図】図１

Description

本発明は、カラー画像用の液晶表示装置に関するものであり、更に詳しくは、各画素が偶数個の副画素で構成されるカラー画像をいわゆるドット反転駆動方式またはソース反転駆動方式により表示する液晶表示装置に関する。

表示装置におけるカラー画像の表示は、通常、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色の加法混色により実現される。すなわち、カラー表示画像における各画素は、赤、緑、青にそれぞれ対応するＲ副画素、Ｇ副画素、Ｂ副画素から構成される。したがって、カラー表示用の液晶パネルでは、１つの画素を形成するための画素形成部が、赤、緑、青の光の透過量をそれぞれ制御するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部から構成されている。ここで、Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部の実現に際しては、通常、カラーフィルタが使用される。

一方、カラー表示画像における各画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）にそれぞれ対応するＲ副画素、Ｇ副画素、Ｂ副画素、Ｗ副画素からなる構成も提案されている。この場合、液晶パネルの背面側に配置されたバックライトからは白色光が発せられ、Ｗ副画素形成部には、カラーフィルタが配置されないか、または、無色もしくはほぼ無色のカラーフィルタが配置される。この構成によれば、カラー画像用の液晶表示装置において、輝度の向上または消費電力の低減を図ることができる。また、表示画像における各画素が、赤、緑、青の３原色に白以外の他の原色を加えた４つ以上の原色の副画素で構成される場合もある。

このように各画素が４つ以上の原色に対応する４つ以上の副画素からなる構成（以下「多原色構成」という）として、下記のような例が知られている（以下では、各構成例において１画素がどのような副画素から構成されるかを示している）。
ａ）赤、緑、青、白の４原色による構成：
Ｒ副画素、Ｇ副画素、Ｂ副画素、Ｗ副画素
ｂ）赤、緑、青、シアン、イエローの５原色による構成：
Ｒ副画素、Ｇ副画素、Ｂ副画素、Ｃ副画素、Ｙ副画素
ｃ）赤、緑、青、シアン、マゼンタ、イエローの６原色による構成：
Ｒ副画素、Ｇ副画素、Ｂ副画素、Ｃ副画素、Ｍ副画素、Ｙ副画素
ｄ）赤、緑、青、シアン、マゼンタ、イエロー、白の７原色による構成：
Ｒ副画素、Ｇ副画素、Ｂ副画素、Ｃ副画素、Ｍ副画素、Ｙ副画素、Ｗ副画素

なお、下記の特許文献１には本願発明に関連する技術が記載されている。すなわち、特許文献１には、白（Ｗ）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の４種類の色の複数のサブピクセルを当該４種類の色が行方向（第１方向）に繰り返し並ぶように２次元的にマトリクス配列した液晶パネルを含む液晶表示装置が開示されており、この液晶表示装置は、ドット反転駆動と実質的に同等の反転駆動方式を採用しつつ、同一行の同一色のサブピクセル（副画素）の液晶に対し異なる極性の電圧が印加されるように構成されている。
国際公開第２００７／０６３６２０号パンフレット

液晶表示装置では、液晶の劣化を防止するために液晶への印加電圧の極性を所定期間毎に反転する反転駆動が行われる。この反転駆動方式として、表示品質を重視する場合には、各フレーム内で１副画素毎に液晶への印加電圧の極性が異なるドット反転駆動方式が採用される。上記のような４原色構成の液晶パネルを備えるカラー画像用の液晶表示装置においてドット反転駆動方式を採用した場合、液晶パネルにおける液晶への印加電圧の極性は、図９に示すようなパターンとなる。なお図９において、“Ｒ”，“Ｇ”，“Ｂ”，“Ｗ”が付された縦長の矩形は、液晶パネルにおける赤、緑、青、白の副画素形成部をそれぞれ示し、各矩形内に付された“＋”または“−”は、当該矩形が表す副画素形成部の液晶への印加電圧の極性を示すものとする。

しかし、４原色構成の液晶パネルを使用する液晶表示装置において、例えば全画面が同色で表示される場合すなわちベタ画面表示の場合には、ドット反転駆動方式を採用しても、実際に表示されている画素（表示階調が“０”でない画素）については、印加電圧の極性が同一の画素が各表示ラインに並ぶことになる。したがって、この場合には、ドット反転駆動方式を採用しているにも関わらず、同一表示ラインの液晶に対し同一極性の電圧が印加されるライン反転駆動方式と実質的に同様の表示となる。

例えば、各画素がＲ副画素とＧ副画素とＢ副画素とＷ副画素からなる４原色構成（ＲＧＢＷの４画素構成）の液晶パネルを使用しドット反転駆動方式が採用されている液晶表示装置において、赤（Ｒ）のベタ画面表示が行われる場合には、図１０に示すように、同一表示ラインにおける全てのＲ副画素形成部の液晶（または画素容量）に同一極性の電圧が印加される。したがって、ドット反転駆動方式が採用されているにも拘わらず、ライン反転駆動方式が採用されている場合のように横筋が視認されることがある。なお図１０は、図９に示す液晶パネルと同一の画素構成および極性パターンを有する液晶パネルを示しているが、Ｒ副画素、Ｇ副画素、Ｂ副画素のうち実際に表示されない副画素を形成する副画素形成部を示す矩形には“＋”または“−”に代えて“０”が付されている。

上記のような問題は、一般に、水平方向に並ぶ偶数個の副画素を含む１組の副画素群で１画素が構成されるカラー画像を表示する液晶表示装置において、水平方向に隣接する任意の２画素につき液晶への印加電圧の極性が異なる場合（ドット反転駆動またはソース反転駆動の場合）に生じる。例えば各画素がＲ副画素、Ｇ副画素、Ｂ副画素、Ｃ副画素、Ｍ副画素、Ｙ副画素からなる６原色構成（ＲＧＢＣＭＹの６画素構成）の場合においても、このような問題が生じる。

これに対し、上記特許文献１に記載の構成によれば、ドット反転駆動と実質的に同等の反転駆動方式を採用しつつ上記問題を解消することができる。しかし、この構成では、各副画素形成部（各サブピクセル）にデータ信号を伝達するための信号線への電圧印加の極性パターンが従来とは異なる特有のパターンとなることから、それに応じた新たな構成要素を必要としコスト増を招く。

そこで本発明の目的は、水平方向に並ぶ偶数個の副画素を含む副画素群で各画素が構成されるカラー画像を表示し、かつ、ベタ画面表示の場合等において反転駆動に起因して発生する上記横筋を簡単な構成で抑制できる液晶表示装置を提供することである。

第１の発明は、カラー画像を表示するための液晶表示装置であって、
それぞれが画素容量を有し当該画素容量への印加電圧に応じた階調値の副画素を形成するマトリクス状に配置された複数の副画素形成部を含み、所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する表示部と、
表示すべき画像を表す入力画像信号を受け取り、当該入力画像信号に基づいて駆動用画像信号を出力する信号処理回路と、
前記駆動用画像信号に基づき、前記所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように前記表示部を駆動する駆動回路とを備え、
前記信号処理回路は、同一画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一にはならないように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値を修正し、当該修正後の入力画像信号を前記駆動用画像信号として出力することを特徴とする。

第２の発明は、第１の発明において、
前記入力画像信号は、各画素を形成する前記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含み、
前記信号処理回路は、
前記偶数個の原色信号にそれぞれ対応して設けられ、それぞれは対応する原色信号の値が“０”であるか否かを検出する偶数個の比較器と、
前記偶数個の比較器の検出結果に基づき、同一画素を形成する前記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該同一画素を形成する前記偶数個の副画素形成部のうち印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値を零近傍の非零値に変更する信号修正部とを含むことを特徴とする。

第３の発明は、第１の発明において、
前記信号処理回路は、各画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である前記偶数個の副画素形成部が当該同一の極性で前記所定方向に連続する数が所定の上限値よりも小さくなるように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値を修正し、当該修正後の入力画像信号を前記駆動用画像信号として出力することを特徴とする。

第４の発明は、第３の発明において、
前記上限値は、２以上であって前記表示すべき画像の前記所定方向の画素数の１／２以下であることを特徴とする。

第５の発明は、第４の発明において、
前記上限値は、前記表示すべき画像の前記所定方向の画素数の１／２の平方根であることを特徴とする。

第６の発明は、第３の発明において、
前記入力画像信号は、各画素を形成する前記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含み、
前記信号処理回路は、
前記偶数個の原色信号にそれぞれ対応して設けられ、それぞれは対応する原色信号の値が“０”であるか否かを画素単位で検出する偶数個の比較器と、
前記偶数個の比較器により同一の検出結果が得られる画素が前記表示すべき画像の同一表示ラインにおいて前記上限値以上連続して現れ、かつ、当該連続して現れる画素のそれぞれを形成する前記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該連続して現れる画素につき、印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値を零近傍の非零値に変更する信号修正部とを含むことを特徴とする。

第７の発明は、第２または第６の発明において、
前記信号修正部は、前記逆極性信号値を変更する場合には、前記非零信号値の１／８の値に変更することを特徴とする。

第８の発明は、第２または第６の発明において、
前記信号修正部は、前記逆極性信号値を変更する場合には、前記非零信号値の１／１６の値に変更することを特徴とする。

第９の発明は、それぞれが画素容量を有し当該画素容量への印加電圧に応じた階調値の副画素を形成するマトリクス状に配置された複数の副画素形成部を含み、所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する表示部を備えるカラー画像用の液晶表示装置の駆動方法であって、
表示すべき画像を表す入力画像信号を受け取り、当該入力画像信号に基づいて駆動用画像信号を出力する信号処理ステップと、
前記駆動用画像信号に基づき、前記所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように前記表示部を駆動する駆動ステップとを備え、
前記信号処理ステップでは、同一画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一にはならないように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値が修正され、当該修正後の入力画像信号が前記駆動用画像信号として出力されることを特徴とする。

第１０の発明は、第９の発明において、
前記信号処理ステップでは、各画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である前記偶数個の副画素形成部が当該同一の極性で前記所定方向に連続する数が所定の上限値よりも小さくなるように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値が修正され、当該修正後の入力画像信号が前記駆動用画像信号として出力されることを特徴とする。

上記第１または第９の発明によれば、表示部は、所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように駆動され、当該所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する。この反転駆動に使用される駆動用画像信号は、表示すべき画像を表す入力画像信号を次のように修正することにより得られる。すなわち入力画像信号は、同一画素を形成する上記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一にはならないように修正される。したがって、ベタ画面表示を行う場合であっても、上記所定方向に配置される副画素形成部の画素容量への印加電圧（すなわち液晶への印加電圧）の極性が正または負の一方に偏ることがない。その結果、反転駆動に起因して発生する上記所定方向の縞模様を抑制することができ、例えば上記所定方向を画面の水平方向とした場合には、反転駆動に起因する横筋の発生を防止することができる。

上記第２の発明によれば、カラー画像用の液晶表示装置において、表示部は、所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように駆動され、当該所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する。この反転駆動に使用される駆動用画像信号は、表示すべき画像を表す入力画像信号を次のように修正することにより得られる。すなわち入力画像信号は、各画素を形成する上記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含んでおり、同一画素を形成する上記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該同一画素を形成する上記偶数個の副画素形成部のうち印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値が零近傍の非零値に変更される。原色信号に対するこのような修正により上記駆動用画像信号が得られることから、ベタ画面表示を行う場合であっても、上記所定方向に配置される副画素形成部の画素容量への印加電圧（すなわち液晶への印加電圧）の極性が正または負の一方に偏ることがなく、上記第１の発明と同様の効果が得られる。

上記第３または第１０の発明によれば、表示部は、所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように駆動され、当該所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する。この反転駆動に使用される駆動用画像信号は、表示すべき画像を表す入力画像信号を次のように修正することにより得られる。すなわち入力画像信号は、各画素を形成する上記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である上記偶数個の副画素形成部が当該同一の極性で上記所定方向に連続する数が所定の上限値よりも小さくなるように修正される。これにより、表示画像において発生する上記所定方向の縞模様（例えば横筋）を抑制しつつ、入力画像信号にできるだけ忠実に画像を表示することができる。

上記第４の発明によれば、上記第３の発明における上記所定の上限値を２以上であって表示画像の上記所定方向の画素数の１／２以下とすることで、表示画像において発生する上記所定方向の縞模様（例えば横筋）の抑制と入力画像信号に忠実な画像表示とを両立させることができる。

上記第５の発明によれば、上記第３の発明における上記所定の上限値を表示画像の上記所定方向の画素数の１／２の平方根とすることで、表示画像において発生する上記所定方向の縞模様（例えば横筋）の抑制と入力画像信号に忠実な画像表示とをより適切に両立させることができる。

上記第６の発明によれば、カラー画像用の液晶表示装置において、表示部は、所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように駆動され、上記所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する。この反転駆動に使用される駆動用画像信号は、表示すべき画像を表す入力画像信号を次のように修正することにより得られる。すなわち入力画像信号は、各画素を形成する上記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含んでおり、これらの原色信号の値が“０”であるか否かが画素単位で検出される。これにより同一の検出結果が得られる画素が同一表示ラインにおいて所定の上限値以上連続して現れ、かつ、当該連続して現れる画素のそれぞれにを形成する上記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該連続して現れる画素につき、印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値が零近傍の非零値に変更される。したがって、画素容量への同一極性の電圧印加により形成される副画素のみからなる副画素群が１つの表示ラインで連続する数が所定の上限値以上である場合にのみ、極性の偏りを抑制するために入力画像信号が修正される。これにより、上記第３の発明と同様、表示画像において発生する上記所定方向の縞模様（例えば横筋）を抑制しつつ、入力画像信号にできるだけ忠実に画像を表示することができる。

上記第７の発明によれば、上記第２または６の発明において逆極性信号値が変更される場合には、非零信号値の１／８の値に変更される。これにより、逆極性信号値の変更によって上記所定方向の縞模様（例えば横筋）の発生を抑制しつつ、当該変更による階調変化の視認を回避することができる。また、１／８は２のべき乗であることから、非零信号値の１／８の値を生成するための回路が簡素化される。

上記第８の発明によれば、上記第２または６の発明において逆極性信号値が変更される場合には、非零信号値の１／８の値に変更される。これにより、逆極性信号値の変更によって上記所定方向の縞模様（例えば横筋）の発生を抑制しつつ、当該変更による階調変化の視認をより確実に回避することができる。また、１／１６は２のべき乗であることから、非零信号値の１／１６の値を生成するための回路が簡素化される。

以下、本発明の実施形態について添付図面を参照しつつ説明する。
＜１．第１の実施形態＞
＜１．１ 全体構成＞
図１は、本発明の第１の実施形態に係るカラー画像用の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、アクティブマトリクス型のカラー液晶パネルを含む表示部５００と、この表示部５００を駆動するための駆動信号を生成する駆動制御回路３００とを備えている。

表示部５００は、カラーフィルタ５０１と液晶パネル本体５０２とバックライト５０３とからなり、ノーマリブラック方式によりカラー画像を表示するように構成されているが、後述のように、ノーマリホワイト方式によりカラー画像を表示するように構成されていてもよい。液晶パネル本体５０２には、複数のデータ信号線Ｌｓと当該複数のデータ信号線Ｌｓに交差する複数の走査信号線Ｌｇとが形成されており、この液晶パネル本体５０２とカラーフィルタ５０１とにより、マトリクス状に配置された複数の画素形成部を含むカラー液晶パネルが構成される。各画素形成部は、後述のように、カラー画像の表示のための原色数に等しい個数の副画素形成部から構成されており、各副画素形成部は、上記複数のデータ信号線Ｌｓと上記複数の走査信号線Ｌｇとの交差点のいずれかに対応している。また、液晶パネル本体５０２には、各走査信号線Ｌｇに平行に配置された補助容量線が設けられると共に、全ての副画素形成部に共通する共通電極が設けられている。

バックライト５０３は、冷陰極蛍光管等で構成される面状照明装置であり、図示しない駆動回路によって駆動されることにより液晶パネル本体５０２の裏面に白色光を照射する。

図２は、表示部５００の構成を模式的に示す図である。この図２に示すように、表示部５００における各画素形成部２０は、赤、緑、青、白にそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部からなり（いずれの副画素形成部も参照符号“１０”で示すものとする）、この表示部５００によって表示されるカラー画像の各画素は、赤、緑、青、白にそれぞれ対応するＲ副画素、Ｇ副画素、Ｂ副画素、Ｗ副画素からなる。すなわち、表示すべきカラー画像の各画素は、水平方向（走査信号線Ｌｇの延びる方向）に並ぶ４個の副画素形成部（Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部）によって形成される。なお後述のように、本発明を適用可能な画素構成はこれに限定されるものではない。

各副画素形成部１０は、図３（Ａ）および（Ｂ）に示すように構成されている。ここで、図３（Ａ）は、表示部５００における１つの副画素形成部１０の電気的構成を示す模式図であり、図３（Ｂ）は、当該副画素形成部１０の電気的構成を示す等価回路図である。これらの図３（Ａ）（Ｂ）に示すように、各副画素形成部１０は、それに対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続されると共に当該交差点を通過するデータ信号線Ｌｓにソース端子が接続されたスイッチング素子としての薄膜トランジスタ（Thin Film Transistor。以下「ＴＦＴ」と略記する。）１２と、そのＴＦＴ１２のドレイン端子に接続された画素電極１４と、その画素電極１４との間に補助容量Ｃｃｓが形成されるように配置された補助電極１６とを含んでいる。また、各副画素形成部１０は、全ての副画素形成部１０に共通に設けられた共通電極Ｅｃｏｍと、全ての副画素形成部１０に共通に設けられ画素電極１４と共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とを含んでおり、画素電極１４と共通電極Ｅｃｏｍとそれらにより挟持された液晶層とによって液晶容量Ｃｌｃが形成されている。以下では、液晶容量Ｃｌｃを「画素容量」ともいい、記号“Ｃｐ”で示すものとするが、液晶容量Ｃｌｃと補助容量Ｃｃｓとの和の容量を「画素容量」と呼んでもよい。

駆動制御回路３００は、表示制御回路２００とデータ信号線駆動回路３１０と走査信号線駆動回路３２０とを備えている。表示制御回路２００は、本液晶表示装置の外部からデータ信号ＤＡＴとタイミング制御信号ＴＳを受け取り、デジタル画像信号ＤＶ、データスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫ等を出力する。

本実施形態では、表示部５００の各画素形成部２０が、図２に示すように、赤、緑、青、白にそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部からなり、表示制御回路２００に外部から与えられるデータ信号ＤＡＴは、赤、緑、青、白の４原色にそれぞれ対応する４つの原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１からなる（以下、これれら４つの原色信号を「第１原色信号」という）。表示制御回路２００は、表示部５００における副画素形成部１０の画素容量Ｃｐへの印加電圧の極性の空間的な分布（表示画面上の分布）を調整するための信号処理回路として逆極性追加回路１００を備えている。外部から与えられる第１原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１は、タイミングを調整された後に入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉとして逆極性追加回路１００に入力され、それらの入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉに対して上記調整のための処理が施されることにより出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏが生成される。これらの出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏは、上記デジタル画像信号ＤＶを構成する第２原色信号Ｒ２，Ｇ２，Ｂ２，Ｗ２として表示制御回路２００から出力される。このデジタル画像信号ＤＶは、表示部５００に表示すべきカラー画像を表す駆動用画像信号である。また、上記のデータスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫ等は、表示部５００に画像を表示するタイミングを制御するためのタイミング信号である。

データ信号線駆動回路３１０は、表示制御回路２００から出力されたデジタル画像信号ＤＶ（Ｒ２，Ｇ２，Ｂ２，Ｗ２）、データスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各副画素形成部１０における画素容量Ｃｐを充電するためにデータ信号電圧Ｖｓを駆動信号として各データ信号線Ｌｓに印加する。このとき、データ信号線駆動回路３１０では、データクロック信号ＳＣＫのパルスが発生するタイミングで、各データ信号線Ｌｓに印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換され、データ信号電圧Ｖｓとして表示部５００における全てのデータ信号線Ｌｓに一斉に印加される。ここでデータ信号線駆動回路３１０は、デジタル画像信号ＤＶを構成する原色信号Ｒ２，Ｇ２，Ｂ２，Ｗ２に応じたアナログ電圧をデータ信号電圧Ｖｓとして生成し、Ｒ副画素形成部１０に接続されるデータ信号線Ｌｓには赤の原色信号Ｒ２に応じたデータ信号電圧Ｖｓを印加し、Ｇ副画素形成部１０に接続されるデータ信号線Ｌｓには緑の原色信号Ｇ２に応じたデータ信号電圧Ｖｓを印加し、Ｂ副画素形成部１０に接続されるデータ信号線Ｌｓには青の原色信号Ｂ２に応じたデータ信号電圧Ｖｓを印加し、Ｗ副画素形成部１０に接続されるデータ信号線Ｌｓには白の原色信号Ｗ２に応じたデータ信号電圧Ｖｓを印加する。

走査信号線駆動回路３２０は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づき、各フレーム期間において、表示部５００における走査信号線Ｌｇにアクティブな走査信号（ＴＦＴ１２をオンさせる走査信号電圧Ｖｇ）を順次印加する。

駆動制御回路３００は、図示しない補助電極駆動回路および共通電極駆動回路をも含んでいる。補助電極駆動回路から各補助容量線Ｌｃｓに所定の補助電極電圧Ｖｃｓが印加され、共通電極駆動回路から共通電極Ｅｃｏｍに所定の共通電圧Ｖｃｏｍが印加される。なお、補助電極電圧Ｖｃｓと共通電圧Ｖｃｏｍとを同一の電圧とし、補助電極駆動回路と共通電極駆動回路を共通化してもよい。

以上のようにして表示部５００において、データ信号線Ｌｓにはデータ信号電圧Ｖｓが、走査信号線Ｌｇには走査信号電圧Ｖｇが、共通電極Ｅｃｏｍには共通電圧Ｖｃｏｍが、補助容量線Ｌｃｓには補助電極電圧Ｖｃｓがそれぞれ印加される。これにより、各副画素形成部１０の画素容量Ｃｐにはデジタル画像信号ＤＶに応じた電圧が保持されて当該電圧が液晶層に印加され、その結果、デジタル画像信号ＤＶの表すカラー画像が表示部５００に表示される。なお、このとき、各Ｒ副画素形成部１０は、その内部の画素容量Ｃｐに保持される電圧に応じて赤色光の透過量を制御し、各Ｇ副画素形成部１０は、その内部の画素容量Ｃｐに保持される電圧に応じて緑色光の透過量を制御し、各Ｂ副画素形成部１０は、その内部の画素容量Ｃｐに保持される電圧に応じて青色光の透過量を制御し、各Ｗ副画素形成部１０は、その画素容量Ｃｐに保持される電圧に応じて白色光の透過量を制御する。

＜１．２ 反転駆動＞
上記のようにしてカラー画像を表示部５００に表示する際に各副画素形成部１０の画素容量Ｃｐに印加される電圧の極性すなわち液晶への印加電圧の極性は、液晶の劣化防止のために１フレーム期間毎に反転する。また本実施形態では、フリッカや横筋等を抑制して表示品質を高めるために、各フレーム期間において、水平方向または垂直方向に隣接する任意の２つの副画素形成部１０につきそれらの画素容量Ｃｐへの印加電圧の極性（副画素形成部における液晶への印加電圧の極性）が異なるように表示部５００が駆動される。すなわち本実施形態では、ドット反転駆動方式が採用されており、図９に示すように、液晶への印加電圧の極性が、１フレーム期間毎に反転し、かつ、各フレーム内において水平方向および垂直方向に１副画素形成部毎に反転する。このようなドット反転駆動を行うために、データ信号線駆動回路３１０は、表示部５００における複数のデータ信号線Ｌｓに印加すべきデータ信号電圧Ｖｓの極性を、１フレーム期間毎かつ１水平期間毎に反転させると共に、同一水平期間においてデータ信号線Ｌｓ毎に反転させる。

しかし、このようなドット反転駆動方式が採用されている場合においても、既述のように、画面全体が同一色で表示される場合すなわちベタ画面表示の場合には、実際に表示されている画素（表示階調が０でない画素）に着目すると、液晶への印加電圧が同一極性となる画素が各表示ラインに並ぶことになる。例えば赤（Ｒ）のベタ画面表示が行われる場合には、図１０に示すように、同一の表示ラインでは、全てのＲ副画素形成部の液晶（または画素容量Ｃｐ）に同一極性の電圧が印加され、他の副画素形成部の液晶（または画素容量Ｃｐ）には実質的に電圧が印加されない。したがって、ドット反転駆動方式が採用されているにも拘わらず、ライン反転駆動方式が採用されている場合のように横筋が視認されることがある。このような横筋の視認に関する問題は、緑のベタ画面表示の場合や、青のベタ画面表示の場合、白のベタ画面表示の場合にも生じ、また、画面全体が赤と青のみで表示される場合や、画面全体が緑と白のみで表示される場合にも生じる。

このような問題を解消すべく、例えば図４（Ａ）に示すように、各画素について４原色（赤、緑、青、白）のうち赤の階調値のみが非零（１．０）で他の色の階調値がいずれも零（０．０）である場合に、Ｒ副画素形成部の液晶への印加電圧（画素容量Ｃｐへの印加電圧）の極性（正）とは逆極性（負）の電圧が液晶に印加されるべきＧ画素形成部およびＷ画素形成部に与えるべきデータ信号電圧の大きさを変更すること、すなわち、４原色のうち赤と逆極性の関係となる緑と白の階調値を非零に変更することが考えられる。ここで、このような階調値の変更の視認を回避する観点から、変更後の非零の階調値（変更後の原色信号の値）は零近傍の値であることが必要である。そして、このような副画素の階調値の零から非零への変更後において隣接する副画素の階調値が１０倍程度以上異なれば、そのような変更は視認されにくいと判断される。したがって、図４（Ｂ）に示すように、４原色のうちの緑と白の階調値を０．０から０．１へ変更すればよい。この場合、赤の階調値を示す原色信号Ｒ２の値の１／１０の値を計算することが必要となる。

ここで、上記のように赤と逆極性の関係にある緑および白の階調値を零から非零に変更するために非零である赤の階調値に乗ずべき係数（以下「逆極性係数」という）を、“１／１０”から２のべき乗である“１／１６”に代えれば、その計算のための回路が簡素化される。この逆極性係数が１／１６である場合、図４（Ａ）に示す例については、赤の階調値を示す原色信号Ｒ２を右方向に４ビットだけシフトさせた信号の値を、緑および白の階調値を示す原色信号Ｇ２，Ｗ２の値とすればよい。これにより、緑および白の階調値が赤の階調値の１／１６に変更される。

なお、上記の逆極性係数として、回路設計上の観点から、２のべき乗である１／３２を採用してもよいが、赤と逆極性の関係にある緑および白の変更後の階調値が小さいと、その変更による横筋の発生防止の改善効果が小さい。このため、逆極性係数としては１／３２よりも１／１６を選択する方がよい。また、逆極性係数は、階調値変更の視認を回避する観点からは１／１０程度以下であればよく、回路設計上の観点から、２のべき乗であって１／１０に近い値である１／８を逆極性係数として採用することも考えられる。この場合、階調値の零から非零への変更による横筋の発生防止の改善効果は大きくなるが、赤と逆極性の関係にある緑および白が、逆極性係数が１／１６の場合に比べて見えやすくなる。以上より、逆極性係数として１／８または１／１６を選択するのが好ましく、これらのうち１／１６がより好ましいと言える。以下では逆極性係数が１／１６であるとして説明を進める。

＜１．３ 逆極性追加回路＞
図５は、上記のような考え方に基づき入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉに極性調整のための処理を施すことにより出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏを生成する逆極性追加回路１００の構成を示すブロック図である。この逆極性追加回路１００は、赤、緑、青、白の４原色に対応する４個の比較器２１ｒ，２１ｇ，２１ｂ，２１ｗと、タイミング調整用遅延回路２２と、シフトレジスタ２４と、メモリ２６と、選択回路２８とを備えており、外部から与えられる第１原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１に相当する入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを画素単位のシリアル信号として受け取る。

４個の比較器２１ｒ，２１ｇ，２１ｂ，２１ｗは、それぞれ、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを定数“０”と比較し、その比較結果を示す信号として非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓを出力する。すなわち、各比較器２１ｘ（ｘ＝ｒ，ｇ，ｂ，ｗ）は、入力原色信号Ｘｉが“０”であれば非零検出信号Ｘｓとして“０”出力し、入力原色信号Ｘｉが“０”でなければ非零検出信号Ｘｓとして“１”出力する（Ｘ＝Ｒ，Ｇ，Ｂ，Ｗ）。これらの非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓはタイミング調整用遅延回路２２に入力される。タイミング調整用遅延回路２２は、非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓと、後述のようにメモリ２６から出力される入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉおよび逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６との間でタイミングを調整するための遅延回路である。非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓは、このタイミング調整用遅延回路２２を通過した後、選択回路２８に制御信号として入力される。

シフトレジスタ２４は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのそれぞれを右に４ビットだけシフトすることによりそれらの信号値を１／１６とし、当該シフト後の原色信号を逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６として出力する。

メモリ２６は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉと共に上記の逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６を受け取って一時的に記憶し、その後、これらの入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉおよび逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６をタイミングを揃えて選択回路２８に対して出力する。

選択回路２８は、制御信号として入力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓに基づき入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉおよび逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６から４つの信号を選択し、当該選択された４つの信号を出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏとして出力する。図６は、この選択回路２８の選択動作を示している。この図６において、記号“Ｓ”は、非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって表現される４ビットの数値（Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓの順に上位から下位に並んだ４ビットの数値）であり、次式で表される（以下、この式により決まる値を「非零検出値」という）。なお、次式において“＊”は乗算を表すものとする。
Ｓ＝８＊Ｒｓ＋４＊Ｇｓ＋２＊Ｂｓ＋Ｗｓ …（１）

図６からわかるように、Ｓ＝“３”，“６”，“７”，“９”，“１１”，“１２”，“１３”，“１４”，“１５”のいずれの場合においても、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉは、対応する副画素形成部の画素容量Ｃｐへの印加電圧の極性（これは当該副画素形成部の液晶への印加電圧の極性でもあり、以下、これを「対応極性」という）が互いに異なり且つ値が非零である複数の原色信号を含んでいる。例えばＳ＝“７”の場合、緑の入力原色信号Ｇｉと青の入力原色信号Ｂｉとは、対応極性が互いに異なり且つ値が非零（Ｇｓ＝Ｂｓ＝１）である。このような場合、選択回路２８は、入力原色信号Ｘｉをそのまま出力原色信号Ｘｏとして出力する（Ｘ＝Ｒ，Ｇ，Ｂ，Ｗ）。また、Ｓ＝“０”の場合は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉの値はいずれも“０”であるので、逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６による修正は不要である。したがって、この場合にも、選択回路２８は、入力原色信号Ｘｉをそのまま出力原色信号Ｘｏとして出力する（Ｘ＝Ｒ，Ｇ，Ｂ，Ｗ）。

一方、図６からわかるように、Ｓ＝“１”，“２”，“４”，“５”，“８”，“１０”の場合には、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのうち値が非零の信号は１つだけであるか、または、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのうち値が非零の信号についての対応極性は互いに同一である（本明細書では入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのうち値が非零の信号は１つだけの場合をも「対応極性は互いに同一である」として表現することにする）。このような場合、選択回路２８は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのうち、値が非零の入力原色信号Ｘｉをそのまま出力原色信号Ｘｏとして出力し、値が零の入力原色信号については、逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６による修正を行う。すなわち、当該零の入力原色信号のうち、対応極性が上記非零の入力原色信号Ｘｉの対応極性とは異なる入力原色信号Ｙｉについては、その入力原色信号Ｙｉの代わりに、上記非零の入力原色信号Ｘｉの値の１／１６の値の原色信号すなわち逆極性付加用原色信号Ｘｉ／１６を出力原色信号Ｙｏとして出力する（入力原色信号Ｙｉを逆極性付加用原色信号Ｘｉ／１６によって修正することにより出力原色信号Ｙｏを得る）。ここで、Ｘ，Ｙは、Ｒ，Ｇ，Ｂのいずれかであるが、ＸとＹとは一致しないものとする。なお、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉが、零の入力原色信号であって対応極性が上記非零の入力原色信号Ｘｉの対応極性とは異なる入力原色信号Ｙｉを複数含む場合には、それらの少なくとも１つの入力原色信号Ｙｉを逆極性付加用原色信号Ｘｉ／１６によって修正すればよいが、それらの複数の入力原色信号Ｙｉの全てを逆極性付加用原色信号Ｘｉ／１６によって修正するのが好ましい。

例えば、Ｓ＝“１”の場合、白の入力原色信号Ｗｉのみが非零であるので、選択回路２８は、対応極性が入力原色信号Ｗｉとは異なる入力原色信号Ｒｉ，Ｂｉについては、そのまま出力原色信号Ｒｏ，Ｂｏとして出力するのではなく、白についての逆極性付加用原色信号Ｗｉ／１６を出力原色信号Ｒｏ，Ｂｏとして出力する。また例えば、Ｓ＝“５”の場合、緑と白の入力原色信号Ｇｉ，Ｗｉのみが非零で、かつ、これらの入力原色信号Ｇｉ，Ｗｉの対応極性は同一である。この場合、選択回路２８は、対応極性がこれらの入力原色信号Ｇｉ，Ｗｉとは異なる入力原色信号Ｒｉ，Ｂｉについては、これらに代えて逆極性付加用原色信号を出力する。すなわち選択回路２８は、緑の入力原色信号Ｇｉに基づく逆極性付加用原色信号Ｇｉ／１６を赤の出力原色信号Ｒｏとして出力し、白の入力原色信号Ｗｉに基づく逆極性付加用原色信号Ｗｉ／１６を青の出力原色信号Ｂｏとして出力する。

上記のようにして、選択回路２８は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉが非零か否かについての画素毎の検出結果を示す非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓに基づき、図６に示すように出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏを出力する。既述のように、これらの出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏは、デジタル画像信号ＤＶを構成する第２原色信号Ｒ２，Ｇ２，Ｂ２，Ｗ２としてデータ信号線駆動回路３１０に与えられる。データ信号線駆動回路３１０は、この駆動用画像信号としてのデジタル画像信号ＤＶに基づきドット反転駆動方式により表示部５００の各データ信号線Ｌｓを駆動し、これにより、上記の出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏによって表されるカラー画像が表示部５００に表示される。なお以上の説明からわかるように、シフトレジスタ２４とメモリ２６と選択回路２８とは、液晶への印加電圧の極性が偏る場合に逆極性を付加すべく入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを修正する信号修正部を構成する。

＜１．４ 効果＞
上記のような本実施形態によれば、第１原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１または入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉがベタ画面表示の画像を表す場合であっても、図６にしたがって出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏが得られるので、水平方向（走査信号線Ｌｇの延びる方向）において液晶への印加電圧の極性が異なる副画素が表示され、横筋の発生が抑制される。

例えば、第１原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１または入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉが、画面全体が赤一色の画像（赤のベタ画面）を表す場合、従来は図１０に示すような極性パターンの画面であったが、本実施形態によれば、図７に示すような極性パターンの画面が得られる。この図７において、“Ｒ”，“Ｇ”，“Ｂ”，“Ｗ”が付された縦長の矩形は、液晶パネルにおける赤、緑、青、白の副画素形成部をそれぞれ示し、各矩形内に付された“＋”または“−”は、当該矩形が表す副画素形成部の液晶への印加電圧（画素容量Ｃｐへの印加電圧）の極性を示し、実際に表示されない副画素を形成する副画素形成部（液晶に電圧が実質的に印加されない副画素形成部）を示す矩形には“＋”または“−”に代えて“０”が付されている。また、副画素形成部を示す矩形に付された“（＋）”は、逆極性付加用原色信号に基づく正極性電圧が当該副画素形成部の液晶に印加されることを示し、副画素形成部を示す矩形に付された“（−）”は、逆極性付加用原色信号に基づく負極性電圧が当該副画素形成部の液晶に印加されることを示している。なお、ここで「正極性」（“＋”もしくは“（＋）”で示される極性）とは、画素電極１４の電位が共通電極Ｅｃｏｍの電位よりも高いことを意味し、「負極性」（“−”または“（−）”で示される極性）とは、画素電極１４の電位が共通電極Ｅｃｏｍの電位よりも低いことを意味する。

図７を図１０と比較すればわかるように、本実施形態によれば、赤のベタ画面等のベタ画面表示の場合であっても、液晶への印加電圧の極性の水平方向における偏りが抑制されるので、横筋が視認されにくくなる。また、逆極性付加用原色信号の値は、同一画素内の副画素の階調値を示す非零の原色信号の値の１／１６であるので、逆極性付加用原色信号に基づく副画素が表示されても、人間の目には、第１原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１の表す画像と第２の原色信号Ｒ２，Ｇ２，Ｂ２，Ｗ２の表す画像との間における差異は認識されない。

＜２．第２の実施形態＞
上記第１の実施形態では、図５に示す逆極性追加回路１００において、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉが非零か否かが画素毎に検出され、その検出結果を示す非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓに基づき、選択回路２８によって図６に示すように入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを画素毎に修正することにより、出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏが得られる。しかし、非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓにより決まる非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかであっても、非零検出値Ｓがこれらのいずれかとなる画素が（水平方向に）連続しない場合または当該画素の連続数が少ない場合には、表示品質上、横筋の視認は問題とはならない。そこで、非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかとなる画素が所定数Ｋ以上連続する場合にのみ、その連続するＫ個の画素に対応する入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを図６に示すように逆極性付加用原色信号を用いて修正することで、出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏを生成するようにしてもよい。具体的には、各表示ラインを構成する画素に順次着目し、１つの画素に着目する毎に下記のような処理（１）〜（４）を行う。

（１）着目画素に対応する入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのそれぞれの値が“０”か否かを判定し、その判定結果を示す非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓを生成する。その後（２）へ進む。
（２）上記非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって表現される４ビットの数値である非零検出値Ｓ（上記式（１）および図６参照）が直前の画素についての非零検出値Ｓと一致するか否かを判定する。その判定の結果、一致する場合には（３）へ進み、一致しない場合には、予め用意されたカウンタを“０”に初期化し、当該着目画素についての処理を終了する。
（３）着目画素についての非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかであるか否か、すなわち、着目画素が逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６による逆極性付加のための入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉの修正の対象となり得る画素（以下「逆極性付加画素候補」という）か否かを判定する。その結果、着目画素が逆極性付加画素候補であると判定されれば、（４）へ進み、逆極性付加画素候補ではないと判定されれば、上記カウンタを“０”に初期化し、当該着目画素についての処理を終了する。
（４）上記カウンタによる計数値Ｎｃｎが所定数Ｋ（例えば１０）よりも大きいか否かを判定する。その判定の結果、Ｎｃｎ≦Ｋであれば、計数値Ｎｃｎを“１”だけ増やし、Ｎｃｋ＞Ｋであれば、上記カウンタを“０”に初期化すると共に、直前のＫ個の画素につき逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６による入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉの修正を行う（逆極性付加のための修正）。その後、当該着目画素についての処理を終了する。

以下、各表示ラインにつき上記のような処理を実行する逆極性追加回路を備えたカラー画像用の液晶表示装置を第２の実施形態として説明する。ただし、この第２の実施形態における逆極性追加回路以外の構成および動作については、上記第１の実施形態の構成と実質的に同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する（図１〜図３参照）。

図８は、本実施形態における逆極性追加回路１００の構成を示すブロック図である。この逆極性追加回路１００は、上記第１の実施形態と同様に（図５参照）、赤、緑、青、白の４原色に対応する４個の比較器２１ｒ，２１ｇ，２１ｂ，２１ｗと、シフトレジスタ２４と、メモリ２６と、選択回路２８とを備えており、外部から与えられる原色信号Ｒ１，Ｇ１，Ｂ１，Ｗ１に相当する入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを受け取る。ここで、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉは、所定のクロック信号（これはデータクロック信号ＳＣＫに相当する信号であって、以下「画素クロック信号」という）に同期した画素単位のシリアル信号として逆極性追加回路１００に入力される。このような構成に加えて、本実施形態における逆極性追加回路１００は、単位遅延回路３０と、第１比較器３１と、第２比較器３２と、ＡＮＤゲート３３と、ＯＲゲート３８，４３と、インバータ３４，３５と、カウンタ３６と、連続遅延回路４０と、レジスタ４５とを備えている。このような逆極性追加回路１００の構成要素のうち、シフトレジスタ２４とメモリ２６と選択回路２８と単位遅延回路３０と比較器３１，３２とカウンタ３６と連続遅延回路４０とレジスタ４５とＡＮＤゲート３３とＯＲゲート３８，４３とインバータ３４，３５とは、液晶への印加電圧の極性が偏る場合に逆極性を付加すべく入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを修正する信号修正部を構成する。

本実施形態においても、上記第１の実施形態と同様の非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓが比較器２１ｒ，２１ｇ，２１ｂ，２１ｗからそれぞれ出力される。単位遅延回路３０は、これらの非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓを、画素クロック信号ＤＣＫの１周期に相当する時間だけ遅延させ、遅延後の非零検出信号を遅延非零検出信号Ｒｓｄ，Ｇｓｄ，Ｂｓｄ，Ｗｓｄとして出力する。第１比較器３１は、これらの遅延非零検出信号Ｒｓｄ，Ｇｓｄ，Ｂｓｄ，Ｗｓｄと比較器２１ｒ，２１ｇ，２１ｂ，２１ｗの出力信号としての非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓとを比較し、両者が互いに一致すれば（Ｒｓ＝Ｒｓｄ，Ｇｓ＝Ｇｓｄ，Ｂｓ＝Ｂｓｄ，Ｗｓ＝Ｗｓｄの場合）論理値“１”を第１比較結果信号Ｓｍ１として出力し、一致しなければ論理値“０”を第１比較結果信号Ｓｍ１として出力する。第２比較器３２は、上記の非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって決まる４ビットの数値である非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかに一致すれば、論理値“１”を第２比較結果信号Ｓｍ２として出力し、その非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれとも一致しなければ、論理値“０”を第２比較結果信号Ｓｍ２として出力する。なお、第１比較器３１において同一の比較結果が続く場合には、第１比較結果信号Ｓｍ１の信号レベルは変化せず、第２比較器３２において同一の比較結果が続く場合には第２比較結果信号Ｓｍ２の信号レベルは変化しないものとする。ＡＮＤゲート３３は、画素クロックＤＣＫと第１比較結果信号Ｓｍ１と第２比較結果信号Ｓｍ２との論理積を示す信号を出力する。この論理積信号はカウンタ３６に入力パルス信号として入力される。

カウンタ３６は、リセット端子Ｒへの入力が論理値“０”（Ｌｏｗレベル）である間、入力パルス信号として入力される上記論理積信号のパルスを計数し、その計数値Ｎｃｎが所定数Ｋに達したときに、第１出力端子Ｏｕｔ１から１個のパルスを出力し（以下、このパルスを「計数終了パルス」といい、第１出力端子Ｏｕｔ１からの出力信号を「計数終了パルス信号Ｃｎｔ」という）、その計数値ＮｃｎがＫ＋１に達したときに、第２出力端子Ｏｕｔ１から１個のパルスを出力する。このカウンタ３６は、リセット端子Ｒに論理値“１”（Ｈｉｇｈレベル）が入力されると、計数値Ｎｃｎが“０”に初期化される。このリセット端子Ｒには、ＯＲゲート３８の出力信号が入力され、このＯＲゲート３８には、上記の第１比較結果信号Ｓｍ１をインバータ３４で論理反転した信号と、上記の第２比較結果信号Ｓｍ２をインバータ３５で論理反転した信号と、カウンタ３６の第２出力端子Ｏｕｔ２から出力される信号と、水平同期信号ＨＳＹとが入力される。ここで、水平同期信号ＨＳＹは、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉにおける１水平期間毎に所定期間だけＨｉｇｈレベル（論理値“１”）となる信号であり、外部からのタイミング制御信号ＴＳに基づき表示制御回路２００内で生成される。

したがって、カウンタ３６は、非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって決まる現時点の非零検出値Ｓ（着目画素の非零検出値Ｓ）が遅延非零検出信号Ｒｓｄ，Ｇｓｄ，Ｂｓｄ，Ｗｓｄによって決まる非零検出値Ｓ（直前の画素の非零検出値Ｓ）と一致し（Ｓｍ１＝“１”）、かつ、着目画素の非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれか（Ｓｍ２＝“１”）である場合に、画素クロック信号ＤＣＫのパルスを計数し、この計数値Ｎｃｎが所定数Ｋに達すれば第１出力端子Ｏｕｔ１から１個のパルスを計数終了パルスとして出力し、この計数値ＮｃｎがＫ＋１に達すれば第２出力端子Ｏｕｔ２から１個のパルスを出力する。そしてカウンタ３６は、第２出力端子Ｏｕｔ２からパルスが出力されると初期化される。また、カウンタ３６は、水平同期信号ＨＳＹのパルスをＯＲゲート３８を介して与えられたときや、着目画素の非零検出値Ｓが直前の画素の非零検出値Ｓと一致しないとき（Ｓｍ１＝“０”）、着目画素の非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれでもないとき（Ｓｍ２＝“０”）にも、初期化される。

レジスタ４５では、そのデータ入力端子に上記非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓが入力され、そのクロック端子ＣＫに上記計数終了パルス信号Ｃｎｔが入力される。したがって、レジスタ４５は、そのリセット端子Ｒへの入力が論理値“０”（Ｌｏｗレベル）である間に、クロック端子ＣＫに計数終了パルスが入力されると、その計数終了パルスの立ち上がり時点に比較器２１ｒ〜２１ｗから出力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓを読み込んで保持する。そしてレジスタ４５は、保持している非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓを出力する。このようにしてレジスタ４５から出力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓは、選択回路２８に制御信号として入力される。

上記計数終了パルス信号Ｃｎｔは、連続遅延回路４０にも入力される。連続遅延回路４０は、入力された計数終了パルス信号Ｃｎｔを、画素クロック信号ＤＣＫのＫ周期分（Ｋクロック分）の期間だけ遅延させる。その遅延後の計数終了パルス信号ＣｎｔはＯＲゲート４３に入力される。このＯＲゲート４３には上記水平同期信号ＨＳＹも入力され、このＯＲゲート４３の出力信号はレジスタ４５のリセット端子Ｒに入力される。したがって、カウンタ３６から計数終了パルスが出力されると、レジスタ４５は、着目画素の非零検出値Ｓ（非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって決まる非零検出値Ｓ）を読み込んで画素クロック信号ＤＣＫのＫ周期分の期間だけ保持し、当該Ｋ周期分の期間が経過した時に初期化される。また、レジスタ４５は、ＯＲゲート４３を介して水平同期信号ＨＳＹのパルスを与えられたときにも初期化される。なおレジスタ４５は、初期化されると、その保持信号が全て“０”となる。

選択回路２８には、上記第１の実施形態と同様、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉと共に逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６がメモリ２６から与えられる。ここで、メモリ２６は、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉを逆極性追加回路１００への入力タイミングに対して画素クロック信号ＤＣＫのＫ周期分だけ遅延させると共に、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉと逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６とをタイミングを揃えて選択回路２８に出力する。

選択回路２８は、制御信号としてレジスタ４５から入力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓに基づき入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉおよび逆極性付加用原色信号Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６から４つの信号を選択し、当該選択された４つの信号を出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏとして出力する。この選択回路２８の動作は上記第１の実施形態と同様である（図６参照）。したがって、レジスタから入力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓによって決まる非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかである場合には、出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏにおいて、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉに対し逆極性付加用原色信号が図６に示すように付加されている。上記のような非零検出値Ｓ（非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓ）がレジスタ４５に読み込まれると、その非零検出値Ｓは画素クロック信号ＤＣＫのＫ周期分の期間保持されるので、その間、選択回路２８は同一の選択動作を継続する。なお、レジスタ４５が初期化されると、制御信号として選択回路２８に入力される非零検出信号Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓの値（非零検出値Ｓ）はいずれも“０”となり、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉがそのまま出力原色信号Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏとして選択回路２８から出力される。

上記のような逆極性追加回路１００では、非零検出値Ｓが“１”，“２”，“４”，“５”，“８”，“１０”のいずれかであって非零検出値Ｓが同一となる画素が１つの表示ラインにおいて所定数Ｋだけ連続することが検出されると、すなわち、１つの表示ラインにおいて印加電圧極性が所定程度以上偏ることが検出されると、それらの連続する画素に対応する入力原色信号（Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉのいずれか）に対し当該偏る印加電圧極性と逆の極性の信号（Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６のいずれか）が付加される（図６参照）。

したがって、本実施形態によれば、逆極性付加用原色信号（Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６）を付加すべきか否かが画素毎に判定されていた第１の実施形態（図５）とは異なり、１つの表示ラインにおいて同一極性の原色信号による画素（画素容量Ｃｐへの同一極性の電圧印加によって形成される副画素からなる画素）が所定数Ｋだけ連続した場合にのみ逆極性付加用原色信号が付加される。したがって、印加電圧極性の偏りが少なく横筋の視認が問題にならないような場合には、本来の原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉに基づきカラー画像表示が行われる。これにより、表示画像における横筋の発生を防止しつつ、入力原色信号Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉにできるだけ忠実に画像を表示することができる。すなわち、下記のように所定数Ｋを適切に設定することにより、表示画像における横筋発生の抑制と入力画像信号に忠実な画像表示とを両立させることができる。

なお、逆極性付加用原色信号を付加すべきか否かの判定基準となる上記所定数Ｋは、“２”から水平画素数の１／２までの範囲内のいずれかの値に設定するのが好ましい。例えば水平画素数が１９２０の場合、所定数Ｋは２〜９６０の範囲のいずれかの値に設定するのが好ましい。この場合、現実的には、上記所定数Ｋを√（９６０）≒１０程度の値に設定すれば、横筋の発生防止に対し、表示画像に影響が少ない好適な対策を行うことができる。

＜３．変形例＞
上記第１および第２の実施形態では、赤、緑、青、白からなる４原色に基づいてカラー画像が表示され、各画素形成部２０は、図１１（Ａ）に示すように、赤、緑、青、白にそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部から構成され、これらの４個の副画素形成部は水平方向（走査信号線Ｌｇの延びる方向）に並んでいる。しかし、本発明はこれに限定されるものではなく、水平方向に隣接する任意の２つの副画素形成部の画素容量Ｃｐに互いに異なる極性の電圧が印加されるように表示部５００が駆動される反転駆動方式（いわゆるドット反転駆動方式またはソース反転駆動方式）を前提とし、水平方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって各画素が形成される構成であれば、本発明を適用することができる。

例えば、赤、緑、青、シアン、マゼンタ、イエローからなる６原色に基づいてカラー画像が表示され、各画素形成部は、図１１（Ｂ）に示すように、赤、緑、青、シアン、マゼンタ、イエローにそれぞれ対応するＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｃ副画素形成部、Ｍ副画素形成部、Ｙ副画素形成部からなり、これらの６個の副画素形成部が水平方向に並ぶように構成されていてもよい。また、各画素形成部において偶数個の副画素形成部が水平方向ではなく垂直方向に並んでいてもよい。ただし、この場合、垂直方向に隣接する任意の２つの副画素形成部の画素容量Ｃｐに互いに異なる極性の電圧が印加されるように表示部５００が駆動される反転駆動方式が前提となる。さらに、各画素形成部を構成する副画素形成部が２方向に偶数個ずつ並ぶ構成であってもよい。例えば、図１１（Ｃ）に示すように、各画素形成部がＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部からなり、１つの画素形成部を構成する副画素形成部を水平方向に２個並べると共に垂直方向（データ信号線Ｌｓの延びる方向）にも２個並べることで２×２のマトリクス状に配置する構成としてもよい。

また、１つ画素形成部２０を構成する副画素形成部の配置順すなわち原色の配置順も、図１１（Ａ）〜（Ｃ）に示すものに限定されない（ただし、原色の配置順はいずれの画素形成部２０においても同一であることが前提となる）。例えば図１１（Ａ）に示す画素形成部２０を構成する４つの副画素形成部（Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部）は、水平方向に「ＲＧＢＷ」という順番で配置されているが、これに代えて、当該４つの副画素形成部が水平方向に「ＢＧＲＷ」という順番で配置されるようにしてもよい。また、１つ画素形成部２０を構成する副画素形成部を図１１（Ｃ）に示すように２方向に並べる場合においても、それら副画素形成部の配置順は限定されない。例えば、１つ画素形成部２０を構成する４つの副画素形成部（Ｒ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部、Ｗ副画素形成部）を、図１１（Ｃ）に示す配置順に代えて図１１（Ｄ）に示すように配置してもよい。通常、Ｒ画素形成部およびＢ画素形成部に比べてＧ画素形成部およびＷ画素形成部の輝度が平均的に高くなるので、図１１（Ｄ）等に示すように、Ｇ画素形成部とＷ画素形成部とを隣接させずに離して配置する方が配置構成としてバランスがよいと言える。

なお、上記第１および第２の実施形態では、ノーマリブラック方式の採用を前提としており、データ信号線駆動回路３１０に与えられるデジタル画像信号ＤＶを構成する原色信号の値（階調値）が“０”の場合には、その原色信号の値に対応する副画素形成部の画素容量Ｃｐには電圧が印加されない（印加電圧が実質的に“０”）。これに対し、ノーマリホワイト方式が採用されている場合において、原色信号の値（階調値）が“０”のときには、その原色信号の値に対応する副画素形成部の画素容量Ｃｐへの印加電圧の絶対値は比較的大きなものとなる。しかし、値（階調値）が“０”の原色信号に対応する副画素は、ノーマリブラック方式の場合と同様、実際には表示されない。したがって、ノーマリホワイト方式の場合においても、液晶への印加電圧の極性が偏っているか否かは、値（階調値）が“０”の原色信号に対応する副画素を除外して判定すればよい。よって、上記第１および第２の実施形態において、表示部５００は、ノーマリホワイト方式によりカラー画像を表示するように構成されていてもよい。

本発明の第１の実施形態に係るカラー画像用の液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態における表示部の構成を模式的に示す図である。 上記第１の実施形態における表示部の１つの画素形成部の電気的構成を示す模式図（Ａ）および等価回路図（Ｂ）である。 上記第１の実施形態において液晶印加電圧の逆極性追加のための階調値の修正を説明するための図である。 上記第１の実施形態における逆極性追加回路の構成を示すブロック図である。 上記逆極性追加回路における選択回路の動作を説明するための図である。 上記第１の実施形態において赤のベタ画面表示を行った場合の画面の極性パターンを示す図である。 本発明の第２の実施形態に係るカラー画像用の液晶表示装置における逆極性追加回路の構成を示すブロック図である。 ドット反転駆動方式の液晶表示装置における液晶への印加電圧の正規の極性パターンを示す図である。 ドット反転駆動方式の液晶表示装置において赤のベタ画面表示を行う場合の液晶への印加電圧の極性パターンを示す図である。 本発明の適用が可能な画素構成を示す図である。

符号の説明

１０ …副画素形成部
１２ …ＴＦＴ（薄膜トランジスタ）
１４ …画素電極
２０ …画素形成部
２１ｒ，２１ｇ，２１ｂ，２１ｗ …比較器
２４ …シフトレジスタ
２６ …メモリ
２８ …選択回路
３０ …単位遅延回路
３１，３２ …比較器
３６ …カウンタ
４０ …連続遅延回路
４５ …レジスタ
１００ …逆極性追加回路（信号処理回路）
２００ …表示制御回路
３００ …駆動制御回路
３１０ …データ信号線駆動回路（駆動回路）
３２０ …走査信号線駆動回路
５００ …表示部
５０１ …カラーフィルタ
５０２ …液晶パネル本体
５０３ …バックライト
Ｌｓ …データ信号線
Ｌｇ …走査信号線
Ｌｃｓ …補助容量線
Ｃｃｓ …補助容量
Ｅｃｏｍ …共通電極
Ｖｃｓ …補助電極電圧
Ｖｃｏｍ …共通電圧
Ｖｇ …走査信号電圧
Ｖｓ …データ信号電圧
ＤＶ …デジタル画像信号
Ｒｉ，Ｇｉ，Ｂｉ，Ｗｉ …入力原色信号
Ｒｏ，Ｇｏ，Ｂｏ，Ｗｏ …出力原色信号
Ｒｓ，Ｇｓ，Ｂｓ，Ｗｓ …非零検出信号
Ｒｉ／１６，Ｇｉ／１６，Ｂｉ／１６，Ｗｉ／１６ …逆極性付加用原色信号

Claims (10)

1. カラー画像を表示するための液晶表示装置であって、
   それぞれが画素容量を有し当該画素容量への印加電圧に応じた階調値の副画素を形成するマトリクス状に配置された複数の副画素形成部を含み、所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する表示部と、
   表示すべき画像を表す入力画像信号を受け取り、当該入力画像信号に基づいて駆動用画像信号を出力する信号処理回路と、
   前記駆動用画像信号に基づき、前記所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように前記表示部を駆動する駆動回路とを備え、
   前記信号処理回路は、同一画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一にはならないように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値を修正し、当該修正後の入力画像信号を前記駆動用画像信号として出力することを特徴とする、液晶表示装置。
2. 前記入力画像信号は、各画素を形成する前記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含み、
   前記信号処理回路は、
   前記偶数個の原色信号にそれぞれ対応して設けられ、それぞれは対応する原色信号の値が“０”であるか否かを検出する偶数個の比較器と、
   前記偶数個の比較器の検出結果に基づき、同一画素を形成する前記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該同一画素を形成する前記偶数個の副画素形成部のうち印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値を零近傍の非零値に変更する信号修正部と
   を含むことを特徴とする、請求項１に記載の液晶表示装置。
3. 前記信号処理回路は、各画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である前記偶数個の副画素形成部が当該同一の極性で前記所定方向に連続する数が所定の上限値よりも小さくなるように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値を修正し、当該修正後の入力画像信号を前記駆動用画像信号として出力することを特徴とする、請求項１に記載の液晶表示装置。
4. 前記上限値は、２以上であって前記表示すべき画像の前記所定方向の画素数の１／２以下であることを特徴とする、請求項３に記載の液晶表示装置。
5. 前記上限値は、前記表示すべき画像の前記所定方向の画素数の１／２の平方根であることを特徴とする、請求項４に記載の液晶表示装置。
6. 前記入力画像信号は、各画素を形成する前記偶数個の副画素形成部にそれぞれ対応する偶数個の原色信号を含み、
   前記信号処理回路は、
   前記偶数個の原色信号にそれぞれ対応して設けられ、それぞれは対応する原色信号の値が“０”であるか否かを画素単位で検出する偶数個の比較器と、
   前記偶数個の比較器により同一の検出結果が得られる画素が前記表示すべき画像の同一表示ラインにおいて前記上限値以上連続して現れ、かつ、当該連続して現れる画素のそれぞれを形成する前記偶数個の副画素形成部に対応する原色信号の値のうち“０”でない原色信号の値である非零信号値に対応する全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である場合に、当該連続して現れる画素につき、印加電圧の極性が当該同一の極性とは異なる画素容量を有する副画素形成部に対応する原色信号の値である逆極性信号値を零近傍の非零値に変更する信号修正部と
   を含むことを特徴とする、請求項３に記載の液晶表示装置。
7. 前記信号修正部は、前記逆極性信号値を変更する場合には、前記非零信号値の１／８の値に変更することを特徴とする、請求項２または６に記載の液晶表示装置。
8. 前記信号修正部は、前記逆極性信号値を変更する場合には、前記非零信号値の１／１６の値に変更することを特徴とする、請求項２または６に記載の液晶表示装置。
9. それぞれが画素容量を有し当該画素容量への印加電圧に応じた階調値の副画素を形成するマトリクス状に配置された複数の副画素形成部を含み、所定方向に並ぶ偶数個の副画素形成部を含む１組の副画素形成部群によって表示画像の各画素を形成する表示部を備えるカラー画像用の液晶表示装置の駆動方法であって、
   表示すべき画像を表す入力画像信号を受け取り、当該入力画像信号に基づいて駆動用画像信号を出力する信号処理ステップと、
   前記駆動用画像信号に基づき、前記所定方向に隣接する任意の２つの副画素形成部の画素容量に互いに異なる極性の電圧が印加されるように前記表示部を駆動する駆動ステップとを備え、
   前記信号処理ステップでは、同一画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一にはならないように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値が修正され、当該修正後の入力画像信号が前記駆動用画像信号として出力されることを特徴とする、駆動方法。
10. 前記信号処理ステップでは、各画素を形成する前記偶数個の副画素形成部のうち形成すべき副画素の階調値が“０”でない全ての副画素形成部の画素容量への印加電圧の極性が互いに同一である前記偶数個の副画素形成部が当該同一の極性で前記所定方向に連続する数が所定の上限値よりも小さくなるように、形成すべき副画素の階調値が“０”である副画素形成部に対応する前記入力画像信号の値が修正され、当該修正後の入力画像信号が前記駆動用画像信号として出力されることを特徴とする、請求項９に記載の駆動方法。

Images