JP2008511361A - 特にインプラント用の多極電極におけるカソード間電力分配装置 - Google Patents

Abstract

ｎを２以上として、少なくとも１つの多極刺激電極（ＥＭ）のｎ本のカソード（Ｋｉ）間において電力を分配する装置（ＥＳ）が、少なくとも１本のアノード（Ａ）を備える。前記装置（ＥＳ）は、それぞれ該ｎ本のカソード（Ｋｉ）に接続可能なｎ個の出力（Ｋ’ｉ）を備え、かつ刺激のほぼ一定の空間位置を実施するために制御電流の振幅変動においてほぼ一定であるそれぞれの選択値を有する制御電流のｎ個の相補分数をｎ個の出力（Ｋ’ｉ）に供給する再構成可能電流ミラー（ＭＣ）を備える。
【選択図】図６

Description

本発明は、少なくとも１本のアノードおよび少なくとも２本のカソードを備えた多極電極であって、具体的には、脳のゾーン、平滑筋または横紋筋、遠心性神経または求心性神経、感知器官、あるいはより一般的には、人または動物の神経系の要素などを興奮または刺激するために使用するインプラントの一部を形成する多極電極の、給電の分野に関する。

ある特定の分野では、事前に確定されたモデルに従って１つまたは複数のゾーンを有効に興奮させるために、多極電極を使用することが必要不可欠である。これは例えば、機能電気刺激の分野の場合であり、現在、麻痺した四肢に対する回復運動の主要な方法である。この刺激は、電気刺激を使用する神経の直接局所刺激および／または間接刺激によって１つまたは複数の筋肉を活性化させることを意図する。

現在、このタイプの刺激は、体内に取り付けられた中央インプラントを使用して実施される。運動を管理する手段が高度に複雑であるために、電極をインプラントの制御電子機器に接続するために様々な刺激電極が使用されなければならず、同時に多数のワイヤが必要である。これらのワイヤは、しばしば関節を通さねばならないので、埋め込みに必要な外科手術は特に難しく、これにより刺激ゾーンの数が限定される。さらに、ワイヤが存在することにより、インプラントは弱くなり、制御することができる電極の数も限定される。さらに、形態およびパラメータ、特に電気刺激を画定する時間パラメータを監視することに、特に注意が必要である。

したがって、本発明の目的は、この状況を改善することである。

よって、本発明は、具体的には、ｎを２以上として、少なくとも１つの多極刺激電極のｎ本のカソード間において電力分配をするためのものであって、少なくとも１本のアノードをさらに備える装置（または出力ステージ）を提案する。この装置は、ｎ本のカソードにそれぞれ連結され、かつ、刺激のほぼ一定の空間配置を可能にするために、制御電流の振幅変動が存在する状態でほぼ一定である個別選択値を有する制御電流のｎ個の相補分数をこれらのｎ個の出力に供給するように構成された、ｎ個の出力を備える再構成可能電流ミラーを備えることを特徴とする。

「相補分数」という用語は、本文脈では、和が制御電流値（Ｉｄａｃ）に等しくなるもの、例えば、Ｉｄａｃ／３，Ｉｄａｃ／６，Ｉｄａｃ／６およびＩｄａｃ／３といった分数を指す。

本発明による装置は、別々にまたは組み合わせて取り入れることができる更なる特徴を備えることができ、具体的には、
−再構成可能複数出力電流ミラーは、モジュール式とすることができ、
その場合、再構成可能複数出力電流ミラーは、プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器に連結された電流／電圧変換器を備えることができ、
ｉ）電流／電圧変換器は、電流を吸収する役割を担う少なくとも１つの入力端子、接地端子、および出力端子を備えることができ、吸収電流の関数として、出力端子と接地端子の間に選択電位差を確立するように構成することができ、
ｉｉ）プログラム可能相互コンダクタンスを有する各電圧／電流変換器は、少なくとも１つの入力端子、接地端子、電流を吸収する役割を担う出力端子、および論理信号を受信する役割を担う制御バスを備えることができ、
ｉｉｉ）電流／電圧変換器の入力端子は次に、モジュール式再構成可能複数出力電流ミラーの入力端子に接続され、
ｉｖ）電流／電圧変換器の接地端子およびプログラム可能相互コンダクタンスを有するｐ個の電圧／電力変換器の接地端子は、モジュール式再構成可能複数出力電流ミラーの接地端子Ｍに接続され、
ｖ）プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器のそれぞれの入力端子は、電流／電圧変換器の出力端子に接続され、
ｖｉ）プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器のそれぞれの出力端子は、モジュール式再構成可能複数出力電流ミラーの出力の１つに接続され、
ｖｉｉ）プログラム可能相互コンダクタンスを有する各電圧／電流変換器のそれぞれの制御バスは、モジュール式再構成可能複数出力電流ミラーの制御サブバスに接続され、
電流／電圧変換器およびプログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器は、整合されたアーキテクチャを有することが好ましく、
―再構成可能複数出力電流ミラーは、「分配装置」タイプとして既知のものとすることができ、
その場合、再構成可能複数出力電流ミラーは、電圧／電流変換器に連結された電流／電圧変換と、ｍ個の出力を有する制御可能平衡電流分配装置とに連結された電流／電圧変換器を備えることができ、
ｉ）その場合、電流／電圧変換器は、電流を吸収する役割を担う少なくとも１つの入力端子、接地端子、および出力端子を備え、吸収電流の関数として、出力端子と接地端子の間に選択電位差を確立するように構成することができ、
ｉｉ）電圧／電流変換器は、少なくとも１つの入力端子、接地端子、および電流を吸収することができる出力端子を備えることができ、
ｉｉｉ）制御可能平衡電流分配装置は、電流を供給する役割を担う少なくとも１つの入力端子、それぞれが電流を吸収する出力のバス、および論理信号を受信する制御バスを備えることができ、
ｉｖ）電流／電圧変換器の入力端子は次に、分配装置タイプの再構成可能複数出力電流ミラーの入力端子に接続され、
ｖ）電流／電圧変換器の接地端子および電圧／電流変換器の接地端子、ならびに制御可能平衡電流分配装置は、分配装置タイプの再構成可能複数出力電流ミラーの接地端子に接続され、
ｖｉ）制御可能平衡電流分配装置の入力端子は、電圧／電流変換器の出力端子に接続され、
ｖｉｉ）制御可能平衡電流分配装置の制御バスは、分配装置タイプの再構成可能複数出力電流ミラーの制御バスに接続され、
ｖｉｉｉ）制御可能平衡電流分配装置の出力バスは、分配装置タイプの再構成可能複数出力電流ミラーの出力バスに接続され、
電流／電圧変換器および電圧／電流変換器は、整合されたアーキテクチャを有することが好ましく、
・アノードを循環する電流（電流ミラーの出力に供給される電流の和に等しい）と制御電流の比は、構成可能または構成不可能とすることができ、
・１セットのｎ個のキャパシタが、それぞれ、出力の１つをカソードの１つに連結することができ、
・電圧監視装置を出力に接続することができ、この電圧監視装置は、電流ミラーの出力にそれぞれ存在する電圧を測定する役割を担うことができ、電圧監視装置により、高電圧供給モジュールを介して多極電極のアノード極性を調節することが可能になり、
電圧監視装置は、アナログ／デジタル変換器のネットワーク、または、共通基準電圧に対して電流ミラーの出力におけるｎ種の電圧を比較する役割をそれぞれが担うｎ個の電圧比較装置のネットワーク、あるいは、共通基準電圧に対して電流ミラーの出力におけるｎ種の電圧を比較するために対で構成された２ｎ個の電圧比較装置のネットワークを備えることができ、
・放電制御装置を電流ミラーの出力およびアノードに連結することができ、この放電制御装置は、刺激の終了時に、カソードからアノードまでのｎ種の放電電流の循環を誘起するように、電流ミラーの各出力とアノードの間に伝導経路を確立する役割を担うことができ、
これらのｎ種の放電電流は、セットのｎ個のキャパシタによってそれぞれ蓄積されているｎ種のエネルギーを起源とすることができ、
電圧監視装置は、各放電電流を関連する出力に供給された刺激電流の最大値の端数に限定する役割を担うことができる。

このタイプの電流分配装置（または出力ステージ）は、少なくとも１本のアノードおよび少なくとも２本のカソードを備える少なくとも１つの多極電極の制御電子機器の一部を形成することができることが有利である。その場合、これらの制御電子機器は、ｉ）電流振幅基準値を制御アナログ信号に変換する役割を担い、かつ電流分配装置に制御電流を供給するために電流分配装置に連結されたデジタル／アナログ変換器、および、ｉｉ）少なくともアノードに連結され、かつ選択電圧下でアノードを分極させる役割を担い、それにより各カソードに与えられた電流が電流分配装置を介して循環するのを可能にする高電圧供給モジュールをさらに備える。

デジタル／アナログ変換器は、変換機能の単調性を保証する「単位電流源」アーキテクチャとして既知であるものを有することができる。

高電圧供給モジュールは、「ＤＣ／ＤＣ」タイプの変換器とすることができる。この場合、これは、誘導性蓄積チョッパ（例えば「ブースト」タイプ）の形態で構成することができ、または、例えばディクソン（Ｄｉｃｋｓｏｎ）・ポンプのような、任意選択でマルチプレクサに連結された容量型蓄積チャージポンプを備えることができる。最後のケースの場合、高電圧供給モジュールは、連続的または断続的に動作することができる。

本発明は、少なくとも１つの多極電極を備え、少なくとも１本のアノードおよび少なくとも２本のカソード、ならびに上記で提示されたタイプの少なくとも１つの制御電子機器を備える、例えばインプラントなどの分散刺激ユニット（ＵＳＲ）にも関する。

分散刺激ユニットは、電流振幅基準値を供給する役割を担い、かつ再構成可能複数出力電流ミラーの出力に供給された電流端数の値を確定するためのデジタル制御装置（ＣＮ）を備えることができる。この場合、デジタル制御装置および制御電子機器（ＥＣ）は、例えば、混合タイプＡＳＩＣのデジタル部分およびアナログ部分をそれぞれ構成することができる。

さらに、デジタル制御装置は、アノードの分極を制御するために、与えられた刺激電流の値から、高電圧供給モジュールの出力電圧から、および再構成可能複数出力電流ミラーの出力端子において電圧監視装置によって実施された電圧測定から、各電極のインピーダンスを推測する役割を担うことができる。

本発明はまた、上記で提示されたタイプの少なくとも１つの分散刺激ユニット、および各分散刺激ユニットとデータを交換する役割を担う制御装置（ＣＲ）を備える刺激システムにも関する。

さらに、システムの各分散刺激ユニットおよび制御装置は、波伝達手段（または有線バス）、および前記制御装置と各分散刺激ユニットの間で選択されたプロトコルに従ってデータ送信を管理する役割を担う管理手段を備えることができる。

本発明はまた、上記で提示されたタイプのシステムの制御装置と、上記で提示されたタイプの少なくとも１つの分散刺激ユニットとの間で媒体を介して通信するためのプロトコルにも関する。このプロトコルは、分散刺激ユニットのグループ内において各ノードにそれぞれ関連付けられた優先順位レベルに依存する時間間隔の自動配置と、例えばデータ転送速度および伝播時間などのトポロジ的特徴とに基づいて、スライド間隔において分散刺激ユニットのグループの発言権の法則に従って媒体へのアクセスを管理することを特徴とする。

媒体へのアクセスを管理するこの手段は、例えば、帯域幅の利用を最適化することを意図する。

上記で提示された電流分配装置（または出力ステージ）、制御電子機器、分散刺激ユニット（インプラント）、刺激システム、および通信プロトコルは、動物または人の神経および／または筋肉の刺激に対して特にうまく適用される。

本発明の他の特徴および利点は、以下の詳細な記述および添付の図面を考察する上で明らかになるであろう。

添付の図面は、本発明を補足するだけでなく、適切であれば本発明の定義にも寄与する目的を果たすことが可能である。

本発明は、少なくとも１つの多極電極のカソードへの分散給電を可能にすることを意図する。

以下、非限定的な例として、電極は、例えば１つまたは複数の神経ならびに／あるいは１つまたは複数の筋肉などの１つまたは複数のゾーンを刺激するために、人または動物の体内に埋め込まれることを意図したインプラントの一部を形成するとする。しかし、このタイプの電極は、例えば脳の刺激または求心性経路における感知システムもしくは生物学的センサ自体など、他の分野において使用することができる。

図１に概略的に示すように、インプラントＩ（またはＵＳＲ、分散刺激ユニット）は基本的には、一方では送信手段ＭＴに連結され、他方では制御電子機器ＥＣに連結されたデジタル制御装置ＣＮからなり、制御電子機器ＥＣ自体は、少なくとも１本のアノードＡおよび少なくとも２本のカソードＫｉ（ｉ＝１〜２）を備える多極電極ＥＭに連結される。多極電極ＥＭが専ら神経の刺激用である場合、円筒の形態で構成され、かつ少なくとも１本のアノードＡ、および例えば４本のカソードＫ１からＫ４（ｉ＝１〜４）を備えることが有利である。しかし、他の形態の電極が考慮可能である。

図１に示すように、インプラントは、１つまたは複数の他のインプラントと関連して、刺激システムＩＳの一部を形成する。この場合、各インプラントＩは、分散刺激ユニット（ＵＳＲ）として知られるものを構成し、装備は、好ましくは波（例えば無線周波数ＲＦタイプ）によって各インプラントＩに連結された外部制御装置（ＣＲ）を備えることが好ましいが、有線バスによる連結も考慮可能である。この連結は、システムＩＳの各インプラントＩと制御装置ＣＲとの間のデータ交換を可能にすることを意図する。したがって、制御装置ＣＲは、例えば構成または問い合わせメッセージを確定するデータ、および任意選択で電力を各インプラントＩに送信することができる。さらに、インプラントＩは、例えば刺激エラーまたは一貫しない命令通知または確認を定義するデータを制御装置ＣＲに送信することができる。

そのような送信は、例えば、非同期パケットモードにおいて実施することができる。さらに、少なくとも制御装置ＣＲからインプラントＩへの送信は、それがシステムのインプラントのグループに関する場合はポイントから複数ポイントの（もしくはマルチキャスト）ブロードキャストにおいて、または一般的にはそれがシステムのインプラントのすべてに関する場合はブロードキャストモードにおいて、あるいはそれがただシステムの単一インプラントに関する場合はポイントからポイント（またはユニキャスト）のモードにおいて実施することができる。

刺激システムはまた、制御装置ＣＲに連結された１つまたは複数のセンサ、ならびに／あるいは、やはり制御装置ＣＲに連結され、かつ刺激の被験者である患者が例えば刺激プログラムを中断することを可能にする患者インタフェースを備えることもできる。

さらに、以下で示すように、インプラントＩ（またはＵＳＲ）は、例えば、所与の運動を得るために必要なインプラントＩ（またはＵＳＲ）の最小グループ、および異なるグループに属することがある（ＵＳＲ２およびＵＳＲｉについての本発明の事例の場合のように）ある種のインプラント（またはＵＳＲ）の同時制御が可能である、様々なグループに動的にグループ分けすることができる。

例えば、足を上げることは、股関節、膝、および足首の３つの屈筋の同時収縮を必要とする。したがって、これらの筋肉を刺激する３つのＵＳＲを、この運動についてグループとすることができる。

本発明によるインプラントＩの制御電子機器ＥＣの主な構成要素を示すために、ここで図２を参照する。図２に示す制御電子機器ＥＣは、４本のカソードＫｉ（ｉ＝１〜４）を備える多極電極ＥＭのために設けられていることに留意することが重要である。しかし、本発明は、このタイプの多極電極に限定されるものではない。本発明は、少なくとも１本のアノードおよび少なくとも２本のカソードを有する任意の刺激装置に関する。

本記載の理解を容易にするために、複数の定義を以下に示す。

・ＡＳＩＣは、本文脈では特定用途向け集積回路である。

・混合ＡＳＩＣは、本文脈では、デジタル処理部分およびアナログ処理部分を備えるＡＳＩＣである。

・Ｖｄｄは、インプラントＩに電気を給電するための正極、および同様に供給電圧の値を表す。この値は、例えば３ボルト（Ｖ）に等しいが、ＡＳＩＣの実施の形態によりよく適合されたものなど、あらゆる他の電圧を使用することができる。

・Ｇｎｄは、接地、および均等に（接続された状態で）、インプラントＩに電気を給電するための負極、あるいはＰタイプ基板に関するＣＭＯＳ技術の場合のように、ＡＳＩＣの技術が基板を最低電位に接続することを必要とする場合はＡＳＩＣの基板または接地を表す。

さらに、バスの内部において、すべての信号はバスの名称を持ち、バスの名称の後の角括弧に置かれた指数によって区別される。さらに、バスのサイズが特定されなければならない場合、バスの名称には、文字“：”によって分けられた、バスを形成するワイヤの最低指数および最高指数を含む１対の角括弧が続く。同じ表記をバスの一部を指すために使用することができる。最後に、特に複雑なバスでは、多次元表記を使用することができる。表記の一部の例を以下に示す。

・Ｘは、信号およびバスの両方を表す。

・Ｘ［１：１０］は、１０の信号を有するバスを表す。

・Ｘ［３］は、Ｘと呼ばれるバスからの３番目の信号を表す。

・Ｘ［３：５］は、バスＸから３つの信号を抽出することによって形成されたバスを表す。

・Ｙ［１：５］［１：４］は、それぞれが４つの信号を有する５つのサブバスに組織化された２０（５×４）の信号を有するバスを表す。

・Ｙ［３］［２］は、信号を表す。

・Ｙ［３］は、以下のようにＹ［３］［１：４］のように書くこともできる４つの信号を有するバスである。

制御電子機器は、例えば、図２に示すタイプの、そのデジタル部分がデジタル制御装置ＣＮを備えることができる混合ＡＳＩＣのアナログ部分の形態とすることができ、デジタル制御装置ＣＮは単に、それが制御電子機器ＥＣに送られるであろうコマンドに関して以下において記述される。図１に示された送信手段ＭＴは、ここでは記述されない。

制御電子機器ＥＣは、少なくとも３つの部分を備える。

第１部分は、デジタル制御装置ＣＮによって受信された電流振幅基準値（Ｃｓｇｎ）を出力アナログ電流Ｉｄａｃに変換する役割を担うデジタル／アナログ変換器ＤＡＣからなる。

第２部分は、出力ステージＥＳ（電流分配装置とも呼ばれる）によって各カソードに与えられた電流の循環を可能にするのに十分な高電圧下において、多極電極ＥＭのアノードＡを分極させる役割を担う高電圧供給モジュールＡＨＴからなる。この高電圧は、例えば低電圧電源Ｖｄｄから発生させることができる。

第３部分は、出力アナログ電流Ｉｄａｃを端数に分配し、かつ端数を多極電極ＥＭの様々なカソードＫｉに送信することを主に意図する出力ステージＥＳ（電流分配装置とも呼ばれる）からなる。以下からわかるように、この出力ステージＥＳは、各カソードＫｉを通過する刺激電流の平均値がゼロであることを保証するために、多極電極ＥＭを通過する電流によって蓄積された電荷を補うこともまた望ましい。

制御電子機器ＥＣの３つの部分は、電源Ｖｄｄおよび接地Ｇｎｄを受信する。

変換器ＤＡＣは例えば、電流モードにおいて動作する８ビット・デジタル／アナログ変換器である。電流は例えば、任意選択で５μＡの増分によって、０〜１．２５ｍＡの範囲においてプログラムすることができる。この変換器ＤＡＣは、その変換機能の単調性を保障する「単位電流源」アーキテクチャとして既知のものを使用することが好ましい。

さらに、変換器ＤＡＣは、入力ＤａｃＯｎを有し、これは、論理レベル「０」にあるとき、変換器ＤＡＣがゼロ電流（Ｉｄａｃ＝０）を供給するように強制し、かつ論理レベル「１」にあるとき、出力電流Ｉｄａｃが（２^Ｎ−１）＊Ｉ＿ＬＳＢに等しいことを変換器ＤＡＣが確認することを可能にする。この場合、Ｎは、変換器のビット数（例えば、Ｎ＝８ビット）を表し、Ｉ＿ＬＳＢは、変換器の量的増分（例えば、５μＡ）を表す。

消費全体を最小限に抑えるために、入力ＤａｃＯｎが論理レベル「０」にあるとき、電力消費を、最小限に抑える、またはさらには、なくす変換器ＤＡＣを任意選択で使用することができる。

高電圧供給モジュールＡＨＴは、多極電極ＥＭからアノード分極電圧を提供する。刺激のほとんどについて、この電圧は、供給電圧Ｖｄｄより大きい。したがって、高電圧供給モジュールＡＨＴは、「ＤＣ／ＤＣ」タイプ変換器であることが好ましい。消費される電力量を制限するために、アノード分極電圧は、加えられる刺激電流に基づいてデジタル制御装置ＣＮによって事前に固定することができる。さらに、出力ステージＥＳは、様々なカソードＫｉを制御する電流生成装置の端子における電圧の振幅に関する情報ＲＡの項目をデジタル制御装置ＣＮに送る。次いで、情報ＲＡのこの項目は、アノードの分極を調節するために、刺激段階中に使用することができる。

この高電圧供給モジュールＡＨＴは、例えば、誘導性蓄積チョッパ（例えば、「ブースト」タイプ）の形態にあるとすることができる。当業者なら理解するように、このタイプのチョッパは、単一の制御信号によって制御され、その周波数および循環比率が、所与の電荷について出力電圧を決定する。図３は、４つの構成要素：インダクタＬ、キャパシタＣ、ダイオード（例えば低い閾値電圧を有する「ショットキー」タイプ）Ｄ、および制御スイッチＩＣを使用するブースト・タイプのチョッパの例を示す。この実施の形態では、入力信号Ｃｄｅは、図２においてＨＴＣｔｒｌによって表すクラスタをそれ自体で形成する。

構成要素Ｌ、Ｄ、およびＣは、ＡＳＩＣの外部の離散構成要素であることが好ましい。さらに制御スイッチＩＣは、離散した任意選択で特化された構成要素、または例えば図３に示すように絶縁ゲートおよびＮチャネルを有する電界効果トランジスタなどのＡＳＩＣに集積された装置とすることができる。

一変形例では、高電圧供給モジュールＡＨＴは、例えばＣＭＯＳ技術を使用するディクソン・ポンプなど、容量性蓄積電荷ポンプを備えることができる。図４は、５つのステージを有するディクソン・ポンプの例を示す。この場合、ダイオードは、Ｎチャネルトランジスタなど、ＭＯＳトランジスタで一般に構成され、そのゲートはドレインに接続される。したがって、閾値電圧を不要にすることを可能にする、より複雑なモデルを使用することができる。この図４では、参照符号Ｉ１１、Ｉ１２、Ｉ２１、およびＩ２２は、ＶｄｄとＧｎｄの間で給電され、かつ考慮される動作周波数と両立する時間内にキャパシタが帯電するのを可能にするように適切に設計されたＣＭＯＳインバータを表す。信号Ｐ１およびＰ２が、同じ周波数を有する２つの矩形信号である場合、ポンプ真空下の出力電圧は、単にステージの数およびＶｄｄの値に依存する。さらに、動作周波数は、変換器の出力抵抗を制御し、それにより帯電出力電圧を制御する手段を提供する。ステージの数は、点Ａにおいて付与される最大電圧によって相応してつけられ、図２のクラスタＨＴＣｔｒｌは、単に入力信号Ｐｈｉ１およびＰｈｉ２からなる。

図５に示す他の変形例では、高電圧供給モジュールＡＨＴは、アナログ・マルチプレクサＭＵＸに関連付けられたディクソン・ポンプを備える。ディクソン・ポンプでは、各ステージにおいて利用可能な電圧はＶｄｄとは異なり、それによりマルチプレクサＭＵＸは、アノード分極電圧を調節するのを可能にする電圧の全範囲を提供する。この実施の形態では、マルチプレクサＭＵＸにより、デジタル制御装置ＣＮによって選択された入力ＶＨＴｉ（この場合ｉ＝１から６）の１つから出力Ａに電流が循環するのが可能になり、Ａから入力ＶＨＴｉの１つに電流が循環するのは阻止される。このようにして、デジタル制御装置ＣＤは、動作周波数を変更することを必要とせずに、Ｖｄｄを増大させることによってアノード電圧を調節することができる。クラスタＭｘＣｔｒｌは、マルチプレクサが入力ＶＨＴｉを有するのと同数のワイヤを備える。このタイプの高電圧供給モジュールＡＨＴが使用される場合、図２のクラスタＨＴＣｔｒｌは、信号Ｐｈｉ１およびＰｈｉ２に関連付けられたクラスタＭｘＣｔｒｌからなる。

このマルチプレクサＭＵＸは、例えば星の形状にあるとすることができ、出力Ａが中心にあり、入力ＶＨＴｉはアームの端部にある。この場合、星の各アームは、制御整流器（例えば、絶縁ゲート電界効果トランジスタ（ＦＥＴ）と直列のダイオード）を含むことができる。次に、前記トランジスタのゲートは、電荷ポンプ（ここでは図示せず）の追加のステージによって任意選択で給電される論理レベル・アダプタを介して、クラスタＭｘＣｔｒｌの論理信号によって制御される。

高電圧供給モジュールＡＨＴのこの他の変形例は、連続的または断続的に使用することができる。連続モードでは、ポンプは、刺激中（Ｐｈｉ１およびＰｈｉ２と位相が反対である矩形信号）に作動される。断続モードでは、ポンプは、刺激の前に充電され、刺激中に停止される。これは、刺激に対応する電荷を提供することができるように、容量が十分に高い（数マイクロファラド）ことを想定するのは明らかである。したがってこれらのキャパシタンスは、ＡＳＩＣの外部にあるとすることができる。断続モードでは、信号Ｐｈｉ１およびＰｈｉ２の状態は、マルチプレクサＭＵＸの入力において利用可能な電圧値ＶＨＴｉを決定する。以下の表は、信号Ｐｈｉ１およびＰｈｉ２のそれぞれの状態の関数として、電圧値ＶＨＴｉの例を提供する。

ここで、電流分配装置とも呼ばれる出力ステージＥＳの一実施の形態を説明するために、図６から１８を参照する。

図６に示すように、出力ステージＥＳは例えば、４つの部分：再構成可能複数出力電流ミラーＭＣ、放電制御装置ＤＣＤ、電圧監視装置ＤＳＴ、およびキャパシタＲＣＡＰのネットワークからなることができる。

特に明言しない限り、「電流ミラー」という用語はこれ以後、再構成可能複数出力電流ミラーＭＣを指すために使用される。さらに上記で示されたように、図６に示すカソードＫｉの数（ｎ＝４）は、単に非限定的な例であり、本発明は、少なくとも１本のアノードおよび少なくとも２本のカソードを有する任意の刺激装置に適用可能である。

電圧監視装置ＤＳＴは、その端子にそれぞれ存在する電圧を測定するために、電流ミラーＭＣの出力Ｋ’ｉに接続される。これらの測定は、信号ＲＡのクラスタを介してデジタル制御装置ＣＮに送られる。デジタル制御装置は、電流ミラーＭＣにおける電力散逸を最小限に抑え、一方同時に電流ミラーＭＣが最適出力分極において動作するのを可能にするために、前述された高電圧供給モジュールＡＨＴを介して、多極電極ＥＭのアノード分極を調節するためにこの情報を使用する。さらにデジタル制御装置ＣＮは、これらの測定から各電極ＫｉのインピーダンスＺｉを推定することができるが、その理由は、デジタル制御装置ＣＮは、与えられた刺激電流および高電圧供給モジュールＡＨＴの出力電圧を認識しているからである。

この電圧監視装置ＤＳＴは、アナログ／デジタル変換器のネットワークの形態で構成することができるが、はるかにより簡単に、内部で生成されたまたは外部から印加された共通基準電圧に対して電流ミラーＭＣのｎ種の出力電圧を比較するｎ個の電圧比較装置のネットワークの形態で構成することもできる（ｎは多極電極ＥＭのカソードの数）。ｎ個の比較装置のネットワークの場合、クラスタＲＡは、単に前記比較装置のｎ個の出力論理信号からなる。

デジタル制御アノード給電は、電流ミラーＭＣによって与えられた電流の値を認識して、多極電極ＥＭの端子において電圧を間接的に測定し、その測定からインピーダンスを推測するために、カソードＫｉを制御する電流源の端子における電圧閾値検出に関連している。これにより、アノード側の高電圧極による差分測定と組み合わせて、カソードＫｉによってアナログ／デジタル変換器を使用する必要性が不要になる。これは、大量の電力を消費し、集積回路において大量の空間を占める。これによりまた、各カソードＫｉにおいて見たインピーダンスを評価することが可能になる。例えば、１次電極モデルの識別は、時間カウンタおよび３つの測定のみを必要とする。

刺激装置に課される主な制約の１つは、刺激部位において病変を生じる恐れのある状態で、各カソードの刺激電流の平均がゼロであることである。したがってキャパシタＲＣＡＰのネットワークは、多極電極のカソードＫｉのそれぞれと直列に配置されたｎ個のキャパシタ（ｎは多極電極ＥＭのカソードの数）からなることが好ましい。

刺激の終了時、キャパシタＲＣＡＰのネットワークを形成するキャパシタは、取り付けられたカソードを循環した刺激電流の積分を表す電荷を蓄積していた。したがって、放電監視装置ＤＣＤの目的は、それが設けられた場合、ポイントＫ’ｉのそれぞれと多極電極ＥＭのアノードＡとの間に伝導経路を確立することである。ネットワークＲＣＡＰのキャパシタに蓄積されている電力の効果の下で、多極電極ＥＭのカソードＫｉとアノードＡの役割の交換、およびカソードＫｉ（したがってこの場合はアノードとして作用する）からアノードＡ（したがってこの場合はカソードとして作用する）に進行する電流の循環が続いて行われる。キャパシタが放電するとき、放電段階中、各カソードＫｉにおいて、その積分が刺激電流の積分に対し全く逆数である電流が、刺激／放電サイクルにわたって循環している。したがって、刺激電流の平均値はゼロである。

放電電流は、刺激として解されることができないことが好ましい。神経組織は回復段階を持ち、回復段階は刺激の直後に続き、かつ回復段階の最中、組織は刺激に対して反応せず、刺激の振幅は初期刺激の振幅より依然として小さいので、放電制御装置ＤＣＤはしたがって、対応する（または関連付けられた）出力Ｋ’Ｉに供給された刺激電流の最大振幅の例えば１０％に等しい端数に各放電電流が限定されることを可能にするように構成されることが好ましい。

図７は、２本のカソードＫ１、Ｋ２を有する多極電極ＥＭの場合におけるこのタイプの放電制御装置ＤＣＤの一実施の形態を示す。

この例では、信号ＳＡ、ＳＢ、およびＳＣは、図２および６のクラスタＣＤを形成する。これらは、アノードＡによって給電され、かつトランジスタを適切に遮断することができる電圧を与える論理レベル・アダプタを任意選択で経て、デジタル制御装置ＣＮによって提供される。

図８は、多極電極ＥＭ（簡単のために、電極は単に単一のカソードを備え、したがってアノード電流はカソード電流に等しいと想定する）を通過する電流Ｉ、および制御信号ＳＡ、ＳＢ、およびＳＣの時間特性を確定する時間チャートの非限定的な例を示す。これらの時間チャートでは、Ｉｍｘおよび−Ｉｄｅｃｈは、それぞれ電流Ｉの最大値および最小値を表す。Ｔｓｔｉｍは刺激の持続時間を表し、Ｔｎｅｕｔｒｅは刺激段階を放電段階から分離する時間を表し、Ｔｄｅｃｈは放電段階の持続時間を表し、瞬間ＴＡ、ＴＢ、およびＴＣは、トランジスタＭｉＡ、ＭｉＢ、およびＭｉＣを駆動する（導通の開始）瞬間である。

この図、図８は、論理レベル「１」が制御トランジスタの導通に対応し、論理レベル「０」がこのトランジスタの遮断に対応するように、ＳＡ、ＳＢ、およびＳＣの論理レベルを示す。したがってこれらは、電圧レベルではない。さらに、電流Ｉの時間チャートでは、Ｉ＜０のスケールは、放電段階中、Ｉの展開をより正確に説明するように拡大されている。

瞬間ＴＡは、放電段階の開始（中立時間の終了）と一致する。瞬間ＴＢおよびＴＣは、抵抗ＲＡおよびＲＢと同様に、例えば以下で示されるように選択することができ、Ｔｓｔｍｘは刺激の最大持続時間を表し、αは（Ｉｄｅｃｈ／Ｉｍｘ）比の最大値を表し、ＣはネットワークＲＣＡＰのキャパシタの値を表し、キャパシタに貯蔵されている電荷の最大量をもたらす最大振幅刺激Ｉｍｘは、振幅Ｉｍｘおよび持続時間Ｔｓｔｍｘの矩形パルスであり、
・Ｉｄｅｃｈ＝（Ｉ×Ｔｓｔｍｘ）／（Ｃ×ＲＡ）である。したがって、Ｉｄｅｃｈの最大値に課される制約は、ＲＡ＝Ｔｓｔｍｘ／（α×Ｃ）をもたらす。

・ＴＢは、ＴＢ−ＴＡ=Ｔｄｅｃｈ−Ｔｓｔｍｘ／αであるように選択することができる。

・抵抗ＲＢは、Ｉｄｅｃｈの最大値に課された制約に従うように、ＴＢの選択から推測され：ＲＢ＝ＲＡ／（ｅｘｐ（αＴｄｅｃｈ／Ｔｓｔｍｘ−１）−１）、

そのように得られた抵抗値は、理想的な切替動作を有するトランジスタに対応する。したがって、放電制御装置ＤＣＤの掛け算の間、これらの抵抗から、トランジスタのオン状態（Ｒｏｎ）の抵抗を推測することが好都合である。さらに、集積構成要素の数を減らすために、抵抗ＲＣを排除し、オン状態（Ｒｏｎ）の抵抗がＲＣに等しくなるようにトランジスタを設計することができる。

単なる例示として、Ｔｓｔｍｘ＝１ｍｓ、Ｔｄｅｃｈ＝２０ｍｓ、α＝０．１、およびＣ＝２μＦである場合、以下を選択することができる：ＲＡ≒５ｋΩ、ＲＢ≒３ｋΩ、ＲＣ≒４００Ω、ＴＢ−ＴＡ≒１０ｍｓ、およびＴＣ−ＴＢ≒６ｍｓ。さらに、中立時間の持続時間は短く、通常、１マイクロ秒の１００分の１の大きさである。

刺激時、出力ステージＥＳの主な目的は、多極電極ＥＭのｎ本のカソードＫｉのそれぞれに、デジタル／アナログ変換器ＤＡＣによってそれに提供された電流Ｉｄａｃに比例する電流Ｉｋｉを与えることである。Ｉｋｉ／Ｉｄａｃ比は、各カソードＫｉについて、図２に示すクラスタＣｆｇの信号を介してデジタル制御装置ＣＮによって選択することもまた可能でなければならない。

図９は、神経の周りに巻かれた４本のカソードを有する多極電極ＥＭの場合、刺激される神経線維を空間的に選択するためにＩｋｉ／Ｉｄａｃ比を選択する利点、およびＩｄａｃが変化する場合にＩｋｉ／Ｉｄａｃ比が安定であることの重要性（刺激の振幅変動は、刺激の空間位置の変化を誘起してはならない）を概略的に示す。再構成可能複数出力電流ミラーＭＣは、出力ステージＥＳのこの主な目的を満たす。

再構成可能複数出力電流ミラーＭＣは、１セットの基本装置からなることができる。「基本装置」という用語は、本文脈では、
・電圧／電流変換器ＣＴＣ、または
・電流／電圧変換器ＣＣＴ、または
・制御可能電圧／電流変換器ＣＴＴＣ、または
・プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰ、または
・平衡電流分配装置ＲＣＥ、または
・制御可能平衡電流分配装置ＲＣＥＣ、または
・複数出力電流ミラーＭＣＭＳ
を指す。

ここでこれらの基本装置のいくつかを、Ｎチャネルおよび絶縁ゲートを有する電界効果トランジスタ（ＦＥＴ）を排他的ではないが、主に使用して、非限定的な例として記述する。例えばＰチャネル電界効果トランジスタ（ＦＥＴ）またはバイポーラトランジスタに基づく同様の例も考慮可能である。

「電圧／電流変換器ＣＴＣ」という用語は、本文脈では、少なくとも３つの端子：入力端子Ｅ、接地端子Ｍ、および電流Ｉｓを吸収する出力端子Ｓを有する電子デバイスを指す。

一方ではピンＳとピンＭの間、および他方ではピンＥとピンＭの間にそれぞれ出現する電位差は、これ以後ＶｓｍおよびＶｅｍによって表される。

電圧／電流変換器ＣＴＣの動作範囲は、２つの電圧ＶｍａｘおよびＶｍｉｎによって画定される。電圧／電流変換器ＣＴＣは、本文脈では、Ｖｍｉｎ＜Ｖｓｍ＜Ｖｍａｘである場合、その動作範囲内にあると考慮される。さらに、その動作範囲内において、電圧／電流変換器ＣＴＣは、条件Ｉｓ＝ｇ（Ｖｅｍ）＋Ｇｏ ＶＳＭを満たさなければならず、ｇ（）は単調関数、Ｇｏはその出力コンダクタンスである。

この電圧／電流変換器ＣＴＣの振る舞いは、Ｇｏ Ｖｓｍがｇ（Ｖｅｍ）に対して小さく、かつ関数ｇ（）が線形関数を近似することを考慮すると、よりいっそう十分である。さらに、端子ＥとＭの間で見た入力抵抗は、可能な限り高いことが望ましい。

任意選択で、電圧／電流変換器ＣＴＣは、とりわけ分極電圧または分極電流を受信することを意図した追加の入力端子を有することができる。

図１０Ａおよび１０Ｂは、Ｎチャネルおよび絶縁ゲートを有する電界効果トランジスタ（ＦＥＴ）を備える電圧／電流変換器ＣＴＣの２つの非限定的な実施の形態を示す。図１０Ｂでは、端子Ｖｒｅｆは、分極電圧を受信することを意図した入力を表す。

「電流／電圧変換器ＣＣＴ」という用語は、本文脈では、少なくとも３つの端子：電流Ｉｅを吸収する入力端子Ｅ、接地端子Ｍ、および出力端子Ｓを有する電子デバイスを指す。このタイプのデバイスの主な目的は、その端子Ｓとその端子Ｍの間に条件Ｖｓｍ＝ｆ（Ｉｅ）を満たす電位差Ｖｓｍを生成することである。ｆ（）は単調関数である。

この電流／電圧変換器ＣＣＴの振る舞いは、関数ｆ（）が線形関数を近似することを考慮すると、よりいっそう十分である。さらに、端子ＥとＭの間で見た入力抵抗は、可能な限り小さいことが望ましい。

任意選択で、電流／電圧変換器ＣＣＴは、とりわけ分極電圧もしくは分極電流を受信することを意図した追加の入力端子、ならびに／あるいは入力電流Ｉｅの他の電圧虚部、またはより一般的にはさらに入力もしくは分極変数の（電圧または電流）虚部を与える追加の出力端子を有することができる。

図１１Ａ〜１１Ｃは、Ｎチャネルおよび絶縁ゲートを有する電界効果トランジスタ（ＦＥＴ）を備える電流／電圧変換器ＣＣＴの３つの非限定的な実施の形態を示す。図１１Ｂでは、端子Ｖｒｅｆは、分極電圧を受けることを意図した入力を表す。さらに図１１Ｃでは、端子Ｓ’は、入力電流Ｉｅの第２電圧虚部を提供する追加の出力である。

図１０と１１とを比較することにより、電流／電圧変換器ＣＣＴは、電圧フィードバックが加えられる電圧／電流変換器ＣＴＣから得ることができることが明らかになる。

「制御可能電圧／電流変換器ＣＴＣＣ」という用語は、本文脈では、少なくとも４つの端子：入力端子Ｅ、接地端子Ｍ、論理信号を受信する制御端子Ｃ、および電流Ｉｓを吸収する出力端子を有する装置を指す。

一方ではピンＳとピンＭの間、および他方ではピンＥとピンＭの間にそれぞれ出現する電位差は、これ以後ＶｓｍおよびＶｅｍによって表される。

制御可能電圧／電流変換器ＣＴＣＣの動作範囲は、２つの電圧ＶｍａｘおよびＶｍｉｎによって画定される。制御可能電圧／電流変換器ＣＴＣＣは、本文脈では、Ｖｍｉｎ＜Ｖｓｍ＜Ｖｍａｘである場合、その動作範囲内にあると考慮される。さらにその動作範囲内において、制御可能電圧／電流変換器ＣＴＣＣは、以下の条件を満たさなければならない。

・制御端子Ｃが論理レベル「０」にある場合、ＶｅｍおよびＶｓｍの値にかかわらず、Ｉｓ＝０であり、
・制御端子Ｃが論理レベル「１」にある場合、制御可能電圧／電流変換器ＣＴＣＣは、電圧／電流変換器ＣＴＣのように振る舞う。

任意選択で、制御可能電圧／電流変換器ＣＴＣＣはまた、とりわけ分極電圧または分極電流を受けることを意図した追加の入力端子、および／または制御端子Ｃによって受信する信号に対して相補的な論理信号を受けることを意図した相補制御端子Ｃ^＊をも有することができる。

図１２Ａから１２Ｃは、制御可能電圧／電流変換器ＣＴＣＣの３つの非限定的な実施の形態を示す。図１２Ｂおよび１２Ｃでは、端子Ｖｒｅｆは、分極電圧を受信することを意図した入力である。図１２Ｃは、トランジスタＭ１がこの場合はＰチャネル電界効果トランジスタ（ＦＥＴ）であることを除き図１２Ｂと同一であり、これにより、制御端子Ｃを不要とすることが可能になるが、電圧ＶｒｅｆがトランジスタＭ１の閾値電圧より必然的に高いことを意味する。さらに、端子Ｖｄｄは、トランジスタＭ１の基板の分極電圧である。

サイズの観点から、切り替えに使用されるトランジスタＭ０およびＭ１は、チャネルの幅および長さに関して技術によって可能になる最小限まで「縮小する」ことができる。対照的に、トランジスタＭ２およびＭ３のチャネルには、その雑音の影響を最小限に抑え、かつ複数の制御可能電圧／電流変換器ＣＴＣＣの中においてその整合を向上させるために、最小値よりはるかに大きい長さおよび幅を与えることが好ましい。

「プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰ」という用語は、本文脈では、少なくともｐ＋３個の端子：入力端子Ｅ、接地端子Ｍ、電流Ｉｔを吸収する出力端子Ｓ、および論理信号を受信する制御バスＣ［１：ｐ］を有する電子デバイスを指す。

一方では、ピンＳとピンＭ、および他方ではピンＥとピンＭの間にそれぞれ出現する電位差は、これ以後、ＶｓｍおよびＶｅｍによって表される。

プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの動作範囲は、２つの電圧ＶｍａｘおよびＶｍｉｎによって画定される。プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰは、本文脈では、Ｖｍｉｎ＜Ｖｓｍ＜Ｖｍａｘである場合、その動作範囲内にあると考慮される。さらにその動作範囲において、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰは、条件Ｉｔ＝Ｎ ｇ（Ｖｅｍ）＋Ｇｏ Ｖｓｍを満たさなければならない。Ｎは制御バスによって符号化されたデジタル値、ｇ（）は単調関数、Ｇｏはプログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの出力コンダクタンスであり、この出力コンダクタンスは、任意選択でｎの関数である。複数の符号化が考慮可能であり、具体的には、例えば論理状態「１」において搬送される信号の数など、自然２進符号または非最小符号である。

図１３に概略的に示すように、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰは、以下で示すように、ｐ個の制御可能電圧／電流変換器ＣＴＣＣを組み合わせることによって作成することができる。

・ｐ個の制御可能電圧／電流変換器ＣＴＣＣのそれぞれの入力端子Ｅが、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの入力端子Ｅに接続される。

・ｐ個の制御可能電圧／電流変換器ＣＴＣＣのそれぞれの出力端子Ｓが、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの出力端子Ｓに接続される（電流Ｉｔはこの場合、制御可能電圧／電流変換器ＣＴＣＣのそれぞれによって吸収される電流Ｉｓの和に等しい）。

・制御可能電圧／電流変換器ＣＴＣＣのそれぞれの接地端子Ｍが、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの接地端子Ｍに接続される。

・制御可能電圧／電流変換器ＣＴＣＣのそれぞれの制御端子が、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの制御バスＣ［１：ｐ］からの正確に１つの信号に接続される。

・制御可能電圧／電流変換器ＣＴＣＣが追加の入力端子を有する場合、これらは、制御可能電圧／電流変換器ＣＴＣＣのすべてが同じ振る舞いを有するように配線される。

・制御可能電圧／電流変換器ＣＴＣＣが相補制御端子Ｃ^＊を有する場合、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰは、相補制御バスＣ^＊［１：ｐ］を有さなければならない。

・プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰのデジタル入力値を符号化するために使用される符号は、制御バスにおいて論理状態「１」で搬送される信号の数である。

また、（２^ｐ‐１）の制御可能電圧／電流変換器ＣＴＣＣと共に自然２進符号を使用して、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰを作製することも可能である。この場合、信号Ｃ［１］は、単一の制御可能電圧／電流変換器ＣＴＣＣに接続され、信号Ｃ［２］は、正確に２つの制御可能電圧／電流変換器ＣＴＣＣに接続され、信号Ｃ［３］は、正確に４つの制御可能電圧／電流変換器ＣＴＣＣなどと接続され、２^ｐ−１個の制御可能電圧／電流変換器ＣＴＣＣに接続される信号Ｃ［ｐ］まで続く。

「平衡電流分配装置ＲＣＥ」という用語は、本文脈では、ｐ＋１個の端子を有し：電流Ｉｅを提供する入力端子Ｅ、およびそれぞれが電流ＩＳｉを吸収する出力のバスＳ［１：ｐ］を有する装置を指す。分極電圧または分極電流および接地をも有する装置を提供するために、示されたもの以外の追加の端子を以下において考慮することができる。

出力端子Ｓ［ｉ］と入力端子Ｅの間の電位差は、これ以後ＶＳｉによって表される。

平衡電流分配装置ＲＣＥの動作電圧の（凸）範囲は、区間［１，ｐ］に属する整数であるｉの値が何であっても、Ｖｍｉｎ＜ＶＳｉ＜Ｖｍａｘによって定義される（ＶｍｉｎおよびＶｍａｘは、Ｖｍｉｎ＜Ｖｍａｘを満たす同じ符号を有する２つの電圧である）。さらに、平衡電流分配装置ＲＣＥの振る舞いは、区間［１，ｐ］に属する整数であるＩの値が何であっても、式ＩＳｉ＝Ｉｅ／ｐによって定義される。

この分配装置の動作が十分であるように、分配装置は、可能な限り低い入力抵抗および可能な限り高い出力抵抗を有さなければならない。

図１４は、非限定的な例として、Ｎチャネル電界効果トランジスタを備える平衡電流分配装置ＲＣＥの実施の形態を概略的に示す。

サイズに関して、使用されるトランジスタＭｉはすべて、トランジスタの整合性を向上させるために最小値ではないことが好ましい単一の幅および単一の長さを有する。

図１４において、Ｖｒｅｆは基準電圧を表し、Ｍはトランジスタの基板の分極に対応する接地端子を表す。

「制御可能平衡電流分配装置ＲＣＥＣ」という用語は、本文脈では、２ｐ＋１個の端子：電流Ｉｅを提供する入力端子Ｅ、それぞれが電流ＩＳｉを吸収する出力のバスＳｒ［１：ｐ］、および論理信号を受信する制御バスＣ［１：ｐ］を有する装置を指す。

出力端子Ｓ［ｉ］と入力端子Ｅの間の電位差は、これ以後ＶＳｉによって表され、「１」において論理信号を受信する制御入力の数は、Ｎによって表される。

制御可能平衡電流分配装置ＲＣＦＣの動作電圧の（凸）範囲は、区間［１，ｐ］に属する整数であるｉの値が何であっても、Ｖｍｉｎ＜ＶＳｉ＜Ｖｍａｘによって画定される（ＶｍｉｎおよびＶｍａｘは、Ｖｍｉｎ＜Ｖｍａｘを満たす同じ符号を有する２つの電圧である）。さらに、制御可能平衡電流分配装置ＲＣＥＣの振る舞いは、以下の条件によって定義される。

・Ｃ［ｉ］が論理レベル「０」にある場合、ＩＳｉ＝０、および
・Ｃ［ｉ］が論理レベル「１」にある場合、ＩＳｉ＝Ｉｅ／Ｎ
任意選択で、制御可能平衡電流分配装置ＲＣＥＣはまた、とりわけ、分極電圧もしくは分極電流を受けることを意図した追加の入力端子、および／またはバスＣ［１：ｐ］によって受信される信号に対して相補的である論理信号を受信することを意図した相補制御バスＣ^＊［１：ｐ］をも有することができる。

図１５Ａおよび１５Ｂは、非限定的な例として、電界効果トランジスタを備える制御可能平衡電流分配装置ＲＣＥＣの２つの実施の形態を示す。図１５Ａに示す例は、単にＮチャネルトランジスタを使用する。これは、２ｐ個の制御入力（Ｃ［１：ｐ］およびＣ^＊［１：ｐ］）を必要とし、電圧Ｖｒｅｆは、Ｎチャネルトランジスタの閾値電圧より小さいＶｄｄに限定される（Ｖｄｄは、制御入力に関する高論理レベルに対応する電圧である）。

図１５Ｂに示す例は、ＮチャネルトランジスタおよびＰチャネルトランジスタを使用する。Ｐ制御入力は十分である。しかし、Ｐチャネルトランジスタの基板について分極電圧（Ｖｄｄ）を追加することが必要である。さらに装置は、Ｐチャネルトランジスタの閾値電圧より高い電圧Ｖｒｅｆでのみ動作する。これらの２つの例によって、ドレインおよびソースにおいて平行に配置され、かつゲートにおいて相補信号によって制御されるＮチャネルトランジスタおよびＰチャネルトランジスタからなるＣＭＯＳトランスミッションゲートでトランジスタＭｉ１を置き換えることによって、Ｖｒｅｆからの逸脱に関してより制約のない他の変形例を構築することができる。

サイズに関して、スイッチングに使用されるトランジスタＭｉ０およびＭｉ１は、技術的に可能とされる最小値にあるが、トランジスタＭｉ２は、すべて単一の幅および単一の長さを有し、これらは、トランジスタの整合性を向上させるために最小値ではないことが好ましい。

図１５Ａおよび１５Ｂにおいて、Ｖｒｅｆは、基準電圧を表し、Ｍは、Ｎチャネルトランジスタの基板の分極に対応する接地端子を表し、Ｖｄｄは、Ｐチャネルトランジスタの基板の分極に使用される。

「複数出力電流ミラーＭＣＭＳ」という用語は、本文脈では、接地端子Ｍ、入力端子Ｅ、および出力バスＳ［１：ｐ］を有するｐ＋２個の端子を有する電子デバイスを指す。具体的には、分極電圧または分極電流を有する装置を提供するために、示した端子以外の追加の端子を以下において考慮することができる。

入力端子Ｅによって吸収される電流は、これ以後Ｉｅによって表され、出力端子Ｓ［ｉ］によって吸収される電流は、ＩＳｉによって表され、Ｓ［ｉ］とＭの電位差は、ＶＳｉによって表される。

複数出力電流ミラーＭＣＭＳの動作電圧の（凸）範囲は、区間［１，ｐ］に属する整数であるｉの値が何であっても、Ｖｍｉｎ＜ＶＳｉ＜Ｖｍａｘによって画定される（ＶｍｉｎおよびＶｍａｘは、Ｖｍｉｎ＜Ｖｍａｘを満たす同じ符号を有する２つの電圧である）。さらに、複数出力電流ミラーＭＣＭＳの振る舞いは、条件Ｉｓｉ＝Ａｉ Ｉｅ＋Ｇｉ ＶＳｉ＋｛Ｇｉｊ（ＶＳｉ−ＶＳｊ）のｊ＝１〜ｐの和｝によって定義される。Ａｉは、複数出力電流ミラーＭＣＭＳの分枝ｉの電流増幅を表し、Ｇｉは、複数出力電流ミラーＭＣＭＳの分枝ｉの出力コンダクタンスを表し、Ｇｉｊは、複数出力電流ミラーＭＣＭＳの分枝ｉとｊの間の差分出力コンダクタンスを表す。

「再構成可能複数出力電流ミラーＭＣ」という用語は、本文脈では、各分枝の電流増幅（Ａｉ）を動作中に選択することができる複数出力電流ミラーＭＣＭＳを指す。

このタイプのミラーは、接地端子Ｍ、入力端子Ｅ、出力バスＳ［１：ｐ］、および制御バスＣＡ［１：ｐ］［１：ｑ］を有する（ｐ（ｑ＋１）＋２）個の端子を有する電子デバイスである。具体的には分極電圧または分極電流を有する装置を提供するために、示されたもの以外の追加の端子を以下において考慮することができる。

各制御サブバスＣＡ［ｉ］［１：ｑ］は、再構成可能複数出力電流ミラーＭＣの単一（出力）分枝の電流増幅を調整する。このサブバスの符号化およびまた増幅Ａｉに対するその影響は、再構成可能複数出力電流ミラーＭＣの実施の形態に依存する。

２つのクラスの再構成可能複数出力電流ミラーＭＣ：モジュール式再構成可能複数出力電流ミラーのクラスおよび分配装置タイプの再構成可能複数出力電流ミラーのクラスを定義することができる。

図１６に概略的に示すように、モジュール式再構成可能複数出力電流ミラーが、以上において定義された電流／電圧変換器ＣＣＴと、以上において定義されたプログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器ＣＴＣＴＰとを組み合わせることによって形成される。

この組み合わせは、以下のように提供することができる。

・電流／電圧変換器ＣＣＴの入力端子Ｅが、モジュール式再構成可能複数出力ミラーＭＣの入力端子Ｅに接続される。

・電流／電圧変換器ＣＣＴの接地端子Ｍおよびプログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器ＣＴＣＴＰの接地端子Ｍもまた、モジュール式再構成可能複数出力電流ミラーＭＣの接地端子Ｍに接続される。

・プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの入力端子Ｅが、電流／電圧変換器ＣＣＴの出力端子Ｓに接続される。

・プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器ＣＴＣＴＰのそれぞれの出力端子Ｓが、モジュール式再構成可能複数出力電流ミラーＭＣの正確に１つの出力Ｓ［ｉ］に接続される。

・モジュール式再構成可能複数出力電流ミラーＭＣの各制御サブバスＣＡ［ｉ］「１：ｐ」が、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの制御バスＣ［１：ｐ］に接続され、その出力Ｓが、モジュール式再構成可能複数出力電流ミラーＭＣの出力Ｓ［ｉ］に接続される。

次いで、制御サブバスＣＡ［ｉ］［１：ｑ］の符号化は、以下に示すように、プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰのアーキテクチャによって選択される。

・Ｉｔｉを出力端子Ｓ［ｉ］によって吸収される電流とし、
・Ｉｅを（モジュール再構成可能複数出力電流ミラーＭＣの）入力端子Ｅによって吸収される電流とし、
・ＶＳｉを端子Ｓ［ｉ］と端子Ｍの間の電位差とし、
・Ｎｉを制御サブバスＣＡ［ｉ］［１：ｑ］によって符号化されるデジタル値（プログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの先行定義において示されるように）とし、
・Ｖｓ＝ｆ（Ｉｅ）を電流／電圧変換器ＣＣＴの相互抵抗を特徴付ける式とし、
・Ｉｔ＝Ｎ ｇ（Ｖｅｍ）＋Ｇｏ Ｖｓｍをプログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰの相互コンダクタンスを特徴付ける式とする。

さらに、モジュール式再構成可能複数出力電流ミラーＭＣの振る舞いは、式Ｉｔｉ＝Ｎｉ ｇ（ｆ（Ｉｅ））＋Ｇｉ ＶＳｉ＋｛Ｇｉｊ（ＶＳｉ−ＶＳｊ）のｊ＝１〜ｐの和｝によって記述される。

この式と複数出力電流ミラーＭＣＭＳを定義する式とを比較することにより、関数ｆおよびｇは、その構成が少なくとも有用な入力電流範囲について線形関数を提供するようなものでなければならないことが明らかにになる。したがって、電流／電圧変換器ＣＣＴのアーキテクチャおよびプログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰのアーキテクチャは、整合されなければならない。これを行うために、例えば、図１２Ａに示すタイプの制御可能電圧／電流変換器ＣＴＣＣを組み合わせることによって作製されるプログラム可能相互コンダクタンスを有する電圧／電流変換器ＣＴＣＴＰと共に、図１１Ａに示すタイプの電流／電圧変換器ＣＣＴを使用することができる。例えば、図１１Ｂに示す電流／電圧変換器ＣＣＴは、図１２Ｂおよび１２Ｃに示す制御可能電圧／電流変換器ＣＴＣＣと共に同様に使用することができる。

図１７に概略的に示すように、分配装置タイプの再構成可能複数出力電流ミラーが、電流／電圧変換器ＣＣＴおよび電圧／電流変換器ＣＴＣからなる電流ミラーと、ｍ個の出力を有する制御可能平衡電流分配装置ＲＣＥＣとを組み合わせることによって作製される。

この組み合わせは、以下のようにして提供することができる。

・電流／電圧変換器ＣＣＴの入力端子Ｅが、分配装置タイプの再構成可能複数出力電流ミラーＭＣの入力端子Ｅの入力端子に接続され、Ｉｅはこの端子によって吸収される電流であり、
・電流／電圧変換器ＣＣＴの接地端子Ｍおよび電圧／電流変換器ＣＴＣの接地端子Ｍ、ならびに制御可能平衡電流分配装置ＲＣＥＣが、分配装置タイプの再構成可能複数出力電流ミラーＭＣの接地端子Ｍに接続され、
・制御可能平衡電流分配装置ＲＣＥＣの入力端子Ｅが、電圧／電流変換器ＣＴＣの端子Ｓに接続され、Ｉｓは、その端子Ｓにおいて電圧／電流変換器ＣＴＣによって吸収される電流であり、
・分配装置タイプの再構成可能複数出力電流ミラーＭＣの制御バスＣＡ［１：ｐ］［１：ｑ］が、以下において特定される方式で、制御可能平衡電流分配装置ＲＣＥＣの制御バスＣ［１：ｍ］に接続され、
・分配装置タイプの再構成可能複数出力電流ミラーＭＣの出力バスＳ［１：ｐ］が、以下で特定される方式で、制御可能平衡電流分配装置ＲＣＥＣの出力バスＳｒ［１：ｍ］に接続される。

電圧／電流変換器ＣＴＣと制御可能平衡電流分配装置ＲＣＥＣの組み合わせ、バスＣ［１：ｍ］において論理状態「１」で搬送される信号の数を表すＮ、制御可能平衡電流分配装置ＲＣＥＣの出力Ｓｒ［ｉ］によって吸収される電流Ｉｓｒｉ、電流／電圧変換器ＣＣＴのトランス抵抗を特徴付けるＶｓ＝ｆ（Ｉｅ）の式、電圧／電流変換器ＣＴＣの相互コンダクタンスを特徴付け、かつ必然的に有限である出力コンダクタンスの影響に関係しないＩｓ＝ｇ（Ｖｅｍ）の式に関して、以下の式が得られる。

Ｉｓ＝ｇ（ｆ｛Ｉｅ｝） （１）
Ｉｓ＝｛Ｉｓｒｉのｊ＝１〜ｍの和｝ （２）
Ｃｒ［ｉ］＝‘１’ならＩｓｒｉ＝Ｉｓ／Ｎ、そうでないでないなら０ （３）
これらの式と再構成可能複数出力電流ミラーの振る舞いを定義する式とを比較することにより、関数ｆおよびｇは、その構成が、少なくとも有用な入力電流範囲について線形関数を提供するようなものでなければならないことが明らかになる。したがって、電流／電圧変換器ＣＣＴおよび電圧／電流変換器ＣＴＣのアーキテクチャは、整合されなければならない。これを行うために、例えば、図１１Ａに示すタイプの電流／電圧変換器ＣＣＴと共に図１０Ａに示すタイプ電圧／電流変換器ＣＣＴを使用することができる。例えば、図１０Ｂに示す電圧／電流変換器ＣＣＴは、図１１Ｂおよび１１Ｃに示す電流／電圧変換器ＣＣと共に同様に使用することができる。

分配装置タイプの複数出力電流ミラーＭＣの出力電流の和は構成可能ではないことに留意してもよい。これは、電圧／電流変換器ＣＴＣと電流／電圧変換器ＣＣＴを組み合わせることによって形成される基本ミラーの入力電流および電流増幅にのみ依存する。

さらに、制御バスと出力バスの相互接続は、制御サブバスＣＡ［ｉ］［１：ｑ］におけるデジタル値を表すために採用された符号化に依存することに留意してもよい。「‘１’における信号の数」を符号化するタイプおよび自然２進符号化の分配装置タイプの再構成可能複数出力電流ミラーＭＣの２つの単に例示的で非限定的な例が、以下において提供される。

式（１）Ｉｓ＝ｇ（ｆ（Ｉｅ））を式Ｉｓ＝Ａ Ｉｅと置き換え、かつＮｉを制御サブバスＣＡ［ｉ］［１：ｑ］によって符号化されたデジタル値と呼ぶことによって、分散タイプ再構成可能複数出力電流ミラーＭＣの動作を定義する式ＩＳｉ＝Ｎｉ Ａ Ｉｅ／｛Ｎｉのｊ＝１〜ｐの和｝が得られる。

「‘１’における信号の数」を符号化するための分配装置タイプの再構成可能複数出力電流ミラーＭＣを作製するために、ｍ＝ｐｑ個の出力を有する制御可能平衡電流分配装置ＲＣＥＣが使用される。分配装置タイプの再構成可能複数出力電流ミラーＭＣのｐ個の出力Ｓ［ｉ］のそれぞれが、制御可能平衡電流分配装置ＲＣＥＣの正確にｑ個の出力に接続されなければならない。さらに、サブバスＣＡ［ｉ］［１：ｑ］からのｑ個の信号は、Ｓ［ｉ］に接続された出力を制御する制御可能平衡電流分配装置ＲＣＥＣからのｑ個の制御信号に接続されなければならない。例えば、バス・セグメントＳｒ［（ｉ−１）ｑ＋１：ｉｑ］からの信号のすべてがＳ［ｉ］に接続される第１セットの接続、およびバス・セグメントＣ［（ｉ−１）ｑ＋１：ｉｑ］がサブバスＣＡ［ｉ］［１：ｑ］に接続される第２セットの接続を作成することができる。

自然２進符号化について分配装置タイプの再構成可能複数出力電流ミラーＭＣを作成するために、ｍ＝ｐ（２^ｑ−１）の出力を有する制御可能平衡電流分配装置ＲＣＥＣが使用される。分配装置タイプの再構成可能複数出力電流ミラーＭＣのｐ個の出力Ｓ［ｉ］のそれぞれは、制御可能平衡電流分配装置ＲＣＥＣの正確に（２^ｑ−１）個の出力に接続されなければならない。さらに、サブバスＣＡ［ｉ］［１：ｑ］からのｑ個の信号は、Ｓ［ｉ］に接続された出力を制御する制御可能平衡電流分配装置ＲＣＥＣからの（２^ｑ−１）個の制御信号に接続されなければならず：ＣＡ［ｉ］［１］は１つの制御信号に接続され、ＣＡ［ｉ］［２］は２つの制御信号に接続され、ＣＡ［ｉ］［３］は４つの制御信号に接続され、およびより一般的にはＣＡ［ｉ］［ｊ］は２^{（ｊ−１）}の制御信号に接続される。例えば、バス・セグメントＳｒ［（ｉ−１）（２^ｑ−１）＋１：ｉ（２^ｑ−１）］からの信号のすべてがＳ［ｉ］に接続される第１セットの接続、およびバス・セグメントＣ［（ｉ―１）（２^ｑ−１）＋２^{（ｊ−１）}：（ｉ−１）（２^ｑ−１）＋２^ｊ−１］からの信号すべてが信号ＣＡ［ｉ］［ｊ］に接続される第２セットの接続を作成することができる。ＣＡ［ｉ］［ｑ］はこの場合、２進表示の最上位ビットを表す。

刺激時において、出力ステージＥＳの主な目的は、多極電極ＥＭのｎ本のカソードＫｉのそれぞれに、デジタル／アナログ変換器ＤＡＣによってそれに提供される電流Ｉｄａｃに比例する電流Ｉｋｉを与えることである。また、Ｉｋｉ／Ｉｄａｃ比が、図２に示すクラスタＣｆｇの信号を介してデジタル制御装置ＣＮによって、各カソードＫｉについて選択されることも可能でなければならない。示された例では、ｎ＝４（ｉ＝１〜４）である。しかし、上記で示されたように、あらゆる値が２以上であることを想定することができる。

一般に、本発明の電流ミラーＭＣは、ｎ個の出力を有する再構成可能複数出力電流ミラーの形態にあるとすることができる。図６に示すように、電流ミラーＭＣは、クラスタＣｆｇを形成する制御バスＣＡによって出力ステージＥＳの他の要素に相互接続され、その入力Ｅは信号Ｉｄａｃに接続され、その出力Ｓ［１：ｎ］は信号Ｋ’ｉにそれぞれ接続される。

多極電極ＥＭのアノードＡを循環する電流Ｉｓｔは、様々なカソードＫｉを循環する電流Ｉｋｉの和を表す。この電流Ｉｓｔは、ｎ本の異なるカソードＫｉ間に必ずしも等しく分配される必要はなく、それにより、カソードのそれぞれは、Ｉｓｔ／ｎに等しい電流を有することに留意することが重要である。実際、この電流Ｉｓｔをｎ本の異なるカソードＫｉ間において、または単にカソードのいくつかの間において不平等に分配することが可能でなければならない。

例えば、カソードＫ１〜Ｋ４（ｎ＝４）が存在する場合、タイプ（１／４、１／４、１／４、１／４）、または（１／４、１／４、１／２、０）、または（１／４、０、０、３／４）、または（１／３、１／３、１／３、０）、または（０、１／３、０、２／３）、または（１／５、１／５、２／５、１／５）、または（２／５、０、３／５、０）、または（１／６、１／６、２／６、２／６）、およびまたすべての可能な順列タイプの分配が可能である。これらの様々な分配により、神経における刺激の空間位置を制御することが可能になる。

刺激を配置することを可能にするコマンドを、刺激の振幅を制御するコマンドから分離するために、Ｉｓｔ／Ｉｄａｃ比は構成可能ではない、すなわち、分配の変化は刺激パルス全体の振幅（多極電極ＥＭのアノードＡにおいて測定される）を変調しないと特定することができる。デジタル制御装置ＣＮは、それが電流ミラーＣＭに適用するコマンドによって、電流の分配を設定する。これらのコマンドにより、デジタル制御装置ＣＮが刺激の開始前および終了前の瞬間を特定することも可能になる。

これ以後、例として、４つずつ取られ、かつ各組み合わせの要素の和が１に等しくなるように、４本のカソードＫ１〜Ｋ４を有する多極電極ＥＭと共に使用され、かつ値｛０、１／４、１／３、１／２、２／３、３／４、１｝の組み合わせからなる電流分配について意図した電流ミラーＭＣを説明する。さらに、４に等しいＩｓｔ／Ｉｄａｃ比が設定される。

Ｉｋｉ／Ｉｄａｃ比の安定性に対する制約が存在する状態では、図１８に示すタイプの分配装置タイプの再構成可能複数出力電流ミラーＭＣを使用することが好ましい。

この例では、４に等しいＩｓｔ／Ｉｄａｃ比は、トランジスタＭ００、Ｍ０１、Ｍ０２、Ｍ０３、およびＭ０４はすべて同じサイズである（およびそれらは、その整合を最大にするように当技術分野の慣習に従って設計され、基板の上に配置される）と規定することによって得られる。

制御可能平衡電流分配装置ＲＣＥＣの出力の数ｍは、分配変化中に電流Ｉｓｔにおける安定性を向上させるために、電圧／電流変換器ＣＴＣにおいて同じ出力電圧を常に設定するように、同じ数ｒの動作中出力を常に有さなければならないことを考慮することによって決定される。４、３、および２の最小公倍数は１２であるので、相応して、１２の動作中出力を永続的に提供するように制御される４×１２＝４８個の出力を備える制御可能平衡電流分配装置ＲＣＥＣが選択されなければならない。ちなみにこの選択により、分配において使用することができる値を広くして、以下の範囲：｛０、１／６、１／４、１／３、１／２、２／３、３／４、５／６、１｝を生成することが可能になることに留意することができる。

したがって、デジタル制御装置ＣＮから導出されるクラスタＣｆｇは、それぞれが１２の信号を有する４つのサブバスに組織化される４８の論理信号からなる。サブバス上で論理状態「１」において搬送される信号（動作中信号）の数は、対応するカソードに加えられる全刺激電流の１２番目ごとの数を表す。しかし、クラスタＣｆｇの活動信号の数が正確に１２に等しい場合はそうではない。

デジタル制御装置ＣＮは、刺激の瞬間以外においてカソードＫｉを遮断するために、クラスタＣｆｇの信号を使用することもできる。

図１８に示す制御可能平衡電流分配装置ＲＣＥＣは、図１５Ｂを参照して上述したものとほぼ同一である。したがって、その電圧Ｖｒｅｆは、Ｐチャネルトランジスタの閾値電圧より小さくなることはできない。しかしながら、図１５Ａを参照して上述したタイプのＲＣＥＣ分配装置を代わりに使用することができるが、この場合、バスＣｆｇは、信号が電流ミラーＭＣにおいて補足されない限り、９６の信号を搬送しなければならない。電流ミラーＭＣにおいてデジタル制御装置ＣＮの機能の一部を非局在化し、符号化された命令のみをクラスタＣｆｇに送信することもまた考慮可能である。

電流／電圧変換器ＣＣＴと電圧／電流変換器ＣＴＣの整合性を向上させるために、電流／電圧変換器ＣＣＴおよび制御可能平衡電流分配装置ＲＣＥＣについて同じ基準電圧Ｖｒｅｆが使用されることが好ましい。さらに、トランジスタＭ０ｉが、そのドレイン／ソース電位差に関して可能な限り同様である条件下に置かれるように、トランジスタＭ１００を電流Ｉｄａｃが流れ、一方、制御可能平衡電流分配装置ＲＣＥＣの１２のトランジスタを４×Ｉｄａｃに等しい電流が流れる。したがって、トランジスタＭ１００は、トランジスタＭ１０１〜Ｍ１４８のものと同一のチャネル長、および前記トランジスタＭ１０１〜Ｍ１４８のものの３倍に等しいチャネル幅を有さなければならない。

この分配装置の構造は、比較的高い電極間出力コンダクタンス値を有する（一方、共通モード出力コンダクタンスは、この装置に内在するカソード構造のために非常に低い）。この欠点を修正するために、変形例では、１２の入力を有するプログラム可能相互コンダクタンスを有する４つの電圧／電流変換器ＣＴＣＴＰを備えるモジュール再構成可能複数出力電流ミラーＭＣを使用することができる。基本的な電流ミラーを分離することにより、共通モード・コンダクタンスのわずかな増大、および一方の出力から他方への特徴が分散する危険性のわずかな増大を代償として、電極間出力コンダクタンスが完全に排除される。

上記で述べられたように、本発明はまた、刺激システムの上述したタイプの制御装置ＣＲとインプラントＩ（または分散刺激ユニットＵＳＲ）の間の無線伝達に適合された通信プロトコルを提案する。

明らかに本発明は、制御装置ＣＲとインプラントＩ（またはＵＳＲ）の間の伝達を波にのみ限定するものではない。提案されるプロトコルの妥当性を失わずに、有線バス伝達モードが考慮可能である。

無線伝達（すなわち波による）が存在する状態において、データ・パケットのフレームが適切に受信されたことを確認することが、承認の唯一の方法である。媒体にアクセスするモードも重要である。媒体にアクセスする方法および刺激システムを形成する様々なエンティティ間で連携するモデルは、密接に関連する。一方、コリジョンは必ずしも検出されるとは限らない。

物理的に関連付けられたエンティティ間の論理リンクは、要求に関する承認を有し、かつ流れ制御を有さずに、コネクションレス方式で管理されることが好ましい。

記述された例において考慮される環境のタイプ（体内）を理由に、フレーム交換中の信頼性と伝達の複雑さの間に妥協が見つけられなければならない。

まずある場合では、具体的には刺激されている本体が人の身体であるとき、送信されたフレームが実際に受信されたか、またはさらに制御装置ＣＲによって命令された（送信された要求において）動作が実施されたかを認識することが必要である。

したがって、制御装置ＣＲが、ある特定の状況（すなわち非体系的に）において承認を要求することを可能にすることが有利である。例えば、承認が制御装置ＣＲによって受信されない限り、データの交換を阻止することを提供することが可能である。これにより流れ制御を防ぐ。

接続を確立することにより、一般的に、ノード（または関連するエンティティ）が動作し、かつノードが通信に参加することができることが保証される。システムのノードは、常時フレームの受信を見込んでいることが望ましい。

コリジョンが検出されない場合、それを回避する、またはその危険性を最小限に抑えることが重要である。

いくつかのアクセス方法が考えられる。

静的方法と呼ばれる第１の方法は、各エミッタが発令可能である時間間隔を各エミッタに課すものである。これは、時分割多重化によって実施することができる。アクセスは、この場合、決定論的方式である。

この静的方法は、媒体の効率的な利用を提供せず、すべてのノード、「非動作」ノードまでも体系的に考慮することになる。

競争方法と呼ばれる第２の方法は、各エミッタ（または分散刺激ユニットＵＳＲ）が、他とは独立に必要に応じて発令することを可能にするものである。２つのエミッタが同時に発令する場合、矛盾が生じ、矛盾を解決するために特別な手続きが実施されなければならない。

このタイプの方法では、ネットワークのノードの発言権（ＤＤＰ）を制御することによってコリジョンの危険性を限定することが非常に重要である。あらゆるエラーに対する応答が重要であるが、いずれにせよコリジョンの危険性は、重要なメッセージの非受信を防止するために、最小限に抑えられなければならない。したがって、発言権は管理されなければならない。

選択方法と呼ばれる第３の方法は、エミッタを動的に選択するものである。中央管理の場合、マスタ・ノードが決定を行う役割を担い、一方、分散管理の場合、トークン信号がノード間において交換される。アクセスはこの場合、確率的方式である。

中央管理は、スレーブすなわち様々な分散刺激ユニット（またはＵＳＲ）の自由発言権の問題を提示する。かなり信頼性はあるが、すべてのＵＳＲの体系的ポーリングは、それが非動作ノードとの不必要な交換を誘起し、かつシステムの応答性にペナルティを課すとすれば、あまり効率的ではない。必ずしもすべてのＵＳＲが、活動のすべての段階において関与しているわけではない。よって、所与の構成では、および所与の段階について、サブセットのＵＳＲのみが動作していなければならず、したがって、例えば刺激エラーなどの問題を通知するために、それら自身で伝達することが可能でなければならない。

この第３方法が好ましい方法であるので、ここでより詳細に記述する。

まず、ノード（個々のＤＤＰ）への発言権の割り当てと、ノードのグループ（グループＤＤＰ）への発言権の割り当てを区別することが必要である。

スレーブ・ノード（この場合はＵＳＲ）は、承認を提供することを要求されるとすぐに自動的に発言権を有することに留意されたい。したがって、ＵＳＲは、エラーの検出をシグナリングする（進行中の動作を実施する前に、またはそれに対して）ためにこの機会を利用することができる。次いで、マスタ（制御装置ＣＲ）が、ＵＳＲがエラーを記述する（すなわち、検出エラーを表すベクトルを送信する）ことを可能にする役割を担う。この許可は、個々のＤＤＰによって与えられる。

グループＤＤＰは、具体的には、活動ＵＳＲが、観測されずにエラーをシグナリングすることを可能にすることを意図する。より具体的には、グループＤＤＰは、選択時間ウィンドウについて各グループに割り当てられ、それにより各グループのＵＳＲは、ＵＳＲが発令することが必要であると見なす場合、発令することができる。

コリジョンの危険性を時間ウィンドウ内に限定するために、時間間隔が各ＵＳＲに割り付けられることが好ましい。ＵＳＲが属するグループに制御装置ＣＲがＤＤＰを割り当てたことを制御装置ＣＲがＵＳＲに指摘するとすぐに、各ＵＳＲは、自動的に時間的に配置される。明らかに、各ＵＳＲは、それが属するグループ、およびグループ内のその位置も認識しており、位置は、グループごとに異なることがある優先順位レベルによって定義され、かつグループの発言時間ウィンドウ内においてＵＳＲに割り付けられる時間間隔の位置を定義する優先順位レベルによって決定される。

時間間隔の持続時間は、適用できる通信技術に依存する（関連ＵＳＲの同期の速度、精度的な送信の特性（遅延、ジッタ）など）。

図１９は、右側においてＵＳＲ（この場合はＵＳＲ３）による個々のＤＤＰの割り当ての例および使用の例、左側においてグループＤＤＰの割り当ての例を示す。グループはこの例では、５つのＵＳＲからなり、その優先順位の順序は、例えばＵＳＲ５、ＵＳＲ３、ＵＳＲ１、ＵＳＲ２、ＵＳＲ７である。

各ＵＳＲは、そのグループに割り付けられた時間ウィンドウ内においてそれに割り付けられた時間間隔Ｄに従って配置される。この配置は、ＵＳＲの時間間隔Ｄの持続時間および優先レベル（したがって、位置）によって確定される。時間間隔の開始日はＤ^＊である。小さな黒い長方形の箱は、個々のＤＤＰを表し、鎖線で描かれた長方形の箱は、グループのＤＤＰを表し、灰色の長方形は、制御装置ＣＲによる媒体へのアクセスポイントを表し、各基準ＵＳＲｉ（ｇ，ｋ）は、グループｇに属し、かつグループｇ内において優先順位レベルｋを有するＵＳＲ番号ｉを表す。

発令は、媒体が自由である場合にのみ可能であることに留意することが重要である。さらにまた、ＵＳＲの配置は相対的であることに留意することも重要である。各ＵＳＲは、制御装置ＣＲによって送信されたグループＤＤＰ割り当てメッセージを受信する瞬間に対する時間間隔の開始日を計算する。

伝播時間は、各ＵＳＲを達成するにあたって必ずしも同一ではないので、各ＵＳＲは、間隔が重複する危険性を成し、かつコリジョンの危険性（非決定論的アクセス）を誘起する時間定数遅延（維持されるトポロジおよび距離）に関連付けられる。この複数のＵＳＲがＤＤＰを同時に有することができることに関連するコリジョンの危険性が、図２０に示される。

よって、各ＵＳＲは、コリジョンの危険性を最小限に抑えるために、時間間隔を「再設定」しなければならない。この危険性はまた、時間間隔内の内部境界によって限定することもできる。

再設定するために、各ＵＳＲは、制御装置ＣＲから発信されるメッセージの送信時間を推定する。この推定は、例えば、開始段階中に、制御装置ＣＲの勧誘時に実施される。これは、ＵＳＲと制御装置ＣＲの間において所与の長さのメッセージの往復時間ＲＴＴを測定するものである。ＲＴＴ／２の測定は、メッセージの外向き伝播時間に対応することが想定され、刺激によって誘起される運動中、トポロジは固定され、距離は維持される。

測定ＲＴＴ／２で再設定することにより、ＵＳＲは、互いに対してより有効にＵＳＲ自身を配置することが可能になる。しかし、この再設定は、図２１に示すように、ウィンドウの開始日に対してＵＳＲを不正確に配置する。例えば、そこで時間ウィンドウの開始日をそのように計算することによって、ＵＳＲ５（この場合はそのグループの第１）の開始日をそのカレンダー日より前に（すなわちその割り当てを受け取る前に）確立する「後方再設定」が実施される。したがって、半期間Ｄ／２の「前方再設定」を実施することが有利である。制御装置ＣＲはまた、制御装置ＣＲがグループＤＤＰの制御を自動的に再開する瞬間に対応する時間ウィンドウの終了日の決定にこの前方再設定を統合する。

したがってＵＳＲの配置は、各ＵＳＲが独立に配置されるということにより、分散している。

上述した媒体へのアクセスは、さらに最適化することができる。より具体的には、予測機構を使用してグループ内における個々のＤＤＰの「回転」時間を最適化する（または最小限にする）ことが可能である。これを実施するために、所与の優先順位レベルを有するＵＳＲは、選択時間の終了時に、先行するより高い優先順位レベルを有するＵＳＲが発令しない（または、前記選択時間中、少なくともフレームが検出されない）場合、個々のＤＤＰを使用することができる。次いで、スライド間隔を有する発言権（ＤＤＰＩＧ）が確定される。

図２２の非限定的な例によって示すように、時間間隔は、２つの部分：ＵＳＲがその最中にエラー通知メッセージを発令することができる、発言部分と呼ばれる第１部分Ｄｉ１（この場合、ｉ＝１〜４）、および制御装置ＣＲからのあらゆる応答について確保される第２部分Ｄｉ２に再分割することができる。したがって、ＵＳＲによるエラー・シグナリングに続く制御装置ＣＲからの応答の可能性は、各時間間隔において、ＵＳＲがその最中に発令する権利を有さない媒体へのアクセス時間においてそれを保証することによって有利になる。しかし、この第２部分Ｄｉ２は、電流ＤＤＰを有するＵＳＲがエラーを通知した場合のみ確保される。

図２３に示すように、スライド規則は、先行時間間隔の第１部分Ｄ（ｉ−１）１の監視に基づくことが好ましい。媒体が占有されていた場合、すなわちメッセージが循環した場合、これは、先行ＵＳＲがそのＤＤＰを使用したことを意味する。したがって、先行時間間隔の第２部分Ｄ（ｉ−１）２は、制御装置ＣＲによる応答において使用される可能性が高い。反対のシナリオでは、すなわち先行時間間隔の第１部分Ｄ（ｉ−１）１が使用されていないとき、各ＵＳＲにより、その時間間隔は先行時間間隔の第２部分Ｄ（ｉ−１）２の上でスライドし、したがって制御装置ＣＲの応答について確保された時間スロットを使用する。ＵＳＲがグループに割り付けられた時間ウィンドウにわたってエラーを通知しない場合、時間ウィンドウは、Ｎを該当グループの属するＵＳＲの数として、式：（Ｎ−１）／（２Ｎ）によって低減することができる。

ＵＳＲによるエラー通知が存在する状態において、個々のＤＤＰの管理の複数の変形例を考慮することができる。

図２４に示す第１の変形例は、エラー・メッセージが非常に短いメッセージであることを認識して、単一時間間隔内において各ＵＳＲが自由に発令することを可能にするものである。エラー・ベクトルは２バイトを形成し、５バイトのフレームに対応する。

この第１の変形例は、固定された拡張不可能なＤＤＰ割り当て時間を提供する。

第２の変形例は、メッセージが短くないことが想定される場合、マスタが、個々のＤＤＰを介してより長い時間間隔を該当ノードに割り当てる（次いで任意選択でグループＤＤＰを復元する）ことを可能にするものである。この場合第１に、対象のＵＳＲは、より長い時間間隔を認識し、他のＵＳＲの時間間隔は消去される（しかし潜在的には、新しいグループＤＤＰ割り付けの関数として後に再度確立される）。

第２変形例は、各個々のＤＤＰの持続時間の延長にわたってマスタに全制御を与える。

図２５に示す第３の変形例は、各ＵＳＲが、グループＤＤＰの自由確保、すなわち他のＵＳＲのグループＤＤＰを阻止することをその時間間隔中に宣言する（またはブロードキャストする）ことを可能にするものとすることができる。このグループＤＤＰの確保は、理論的には時間制限はない（したがってサイズの限定はない）が、いずれにしろマスタの制御下に依然としてあることが好ましく、したがってマスタは、確保を拒否するために介入することができる。次いでグループのＤＤＰの自由確保を実施したＵＳＲはまた、前記グループＤＤＰを開放する役割を担い、これにより、他のＵＳＲの時間間隔の再設定が誘起される。

この第３の変形例は、したがって、各ＵＳＲがマスタの制御下においてそのＤＤＰの持続時間を自由に延長する中間解決法を提供する。

上述した媒体の分割は、決定と応答性の間において満足のいく妥協を提供する。これにより、ＵＳＲからの事実上のエラー通知をサポートすることが可能になる。しかし、例えばＵＳＲからの規則的な通知を可能にすることによって、適切な動作を認証するまたは認証しない状態記述子のタイプを周期的に交換することによって、様々に進行することが可能である。提示された発言権の割り当ては固有であるが、その理由は、ノードが、発言する唯一の機会しか有さないからである。しかし、割り当ての繰り返しも可能である。この場合、ノードは、発言する「周期的な」な機会を有し、制御装置ＣＲは、その割り当てを繰り返す必要はない。グループのサイズが規定されるだけでよく、ＵＳＲは、それからその時間間隔の周期性を推測する。

制御装置ＣＲおよび分散刺激ユニット（ＵＳＲ）の内部における伝達の管理は、電子回路、ソフトウエア（またはコンピュータ）モジュール、あるいはソフトウエア・モジュールと電子回路の組み合わせの形態の管理モジュールによって実施することができる。

本発明は、単なる例として上述した電流分配装置（または出力ステージ）、再構成可能複数出力電流ミラー、制御電子機器、分散刺激ユニット、および刺激システムの実施の形態に限定されるものではない。対照的に、本発明は、添付の請求の範囲内において、当業者には考慮可能なすべての変形例を包含する。

本発明による刺激システムの一例を極めて概略的に示す図である。 多極電極およびデジタル制御装置に連結された本発明における制御電子機器の一例を概略的に示す図である。 本発明における制御電子機器用の「ブースト」タイプ・チョッパ高電圧供給モジュールの第１の例を概略的に示す図である。 本発明における制御電子機器用のディクソン・ポンプ型高電圧供給モジュールの第２の例を概略的に示す図である。 本発明における制御電子機器用のディクソン・ポンプ型およびマルチプレクサ型高電圧供給モジュールの第３の例を概略的に示す図である。 本発明における制御電子機器の出力ステージの一例を概略的に示す図である。 本発明における制御電子機器の出力ステージ用の放電制御モジュールの一例を概略的に示す図である。 多極電極を通過する電流Ｉ、およびデジタル制御装置を起源とする放電制御モジュールの制御信号（ＳＡ、ＳＢ、およびＳＣ）の時間特性を確定するタイムチャートの一例を示す図である。 （１／４、０、０、３／４）タイプの電流分配の場合において、神経に巻き付けられる前の多極電極の一例（左側部分）、ならびに前記多極電極を装備した神経および神経線維の一例の断面（右側部分）を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、電流／電圧変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、電流／電圧変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、制御可能電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、制御可能電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、制御可能電圧／電流変換器の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、プログラム可能相互コンダクタンスを有する電圧／電流変換器の一実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、平衡電流分配装置の一実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、ＮチャネルＦＥＴと、ＮチャネルＦＥＴおよびＰチャネルＦＥＴとをそれぞれ有する制御可能平衡電流分配装置の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージの再構成可能複数出力電流ミラーについて、ＮチャネルＦＥＴと、ＮチャネルＦＥＴおよびＰチャネルＦＥＴとをそれぞれ有する制御可能平衡電流分配装置の実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージについて、モジュール式の再構成可能複数出力ミラーの一実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージについて、「分配装置」タイプの再構成可能複数出力ミラーの一実施の形態を概略的に示す図である。 本発明における制御電子機器の出力ステージについて、「分配装置」タイプの再構成可能複数出力ミラーの他の実施の形態をより詳細に示す図である。 本発明における刺激システム内における個々の発言権およびグループの発言権の概念を概略的に示す図である。 相対配置によって誘起されたオフセットを概略的に示す図である。 相対配置の場合の再設定を概略的に示す図である。 ＵＳＲのグループに関連付けられた時間ウィンドウ、および前記グループのＵＳＲのそれぞれに関連付けられた時間間隔への分割を概略的に示す図である。 ＵＳＲのグループ内の時間間隔スライド機構を概略的に示す図である。 媒体にアクセスする時間チャートの第１の例を概略的に示す図である。 媒体にアクセスする時間チャートの第２の例を概略的に示す図である。

Claims (39)

1. 少なくとも１つの多極刺激電極（ＥＭ）のｎ本のカソード（Ｋｉ）間において電力を分配する装置（ＥＳ）であって、少なくとも１本のアノード（Ａ）をさらに備え、ｎは２以上であり、前記ｎ本のカソード（Ｋｉ）にそれぞれ連結することができるｎ個の出力（Ｋ’ｉ）を備え、前記ｎ個の出力（Ｋ’ｉ）に、制御電流（Ｉｄａｃ）のｎ個の相補分数（Ｉｋｉ）であって、それぞれ選択値を有し、前記制御電流（Ｉｄａｃ）の振幅変動が存在する中でほぼ一定である相補分数を供給するように構成された再構成可能電流ミラー（ＭＣ）を備えて、刺激のほぼ一定の空間配置を可能にすることを特徴とする、装置。
2. 前記再構成可能複数出力電流ミラー（ＭＣ）が、「分配装置」タイプとして既知であるものであることを特徴とする、請求項１に記載の装置。
3. 前記分配装置タイプの再構成可能複数出力電流ミラー（ＭＣ）が、電圧／電流変換器（ＣＴＣ）およびｍ個の出力を有する制御可能平衡電流分配装置（ＲＣＥＣ）に連結された電流／電圧変換器（ＣＣＴ）を備えることを特徴とする、請求項２に記載の装置。
4. 前記電流／電圧変換器（ＣＣＴ）が、電流（Ｉｅ）を吸収することができる少なくとも１つの入力端子（Ｅ）、接地端子（Ｍ）、および出力端子（Ｓ）を備え、かつ前記出力端子（Ｓ）と前記接地端子（Ｍ）との間に選択電位差（Ｖｓｍ）を前記電流（Ｉｅ）の関数として確立するように構成され、前記電圧／電流変換器（ＣＴＣ）が、少なくとも１つの入力端子（Ｅ）、接地端子（Ｍ）、および電流（Ｉｓ）を吸収することができる出力端子（Ｓ）を備え、前記制御可能電流分配装置（ＲＣＥＣ）が、電流（Ｉｅ）を供給することができる少なくとも１つの入力端子（Ｅ）、それぞれが電流（ＩＳｉ）を吸収する出力のバス（Ｓｒ［１：ｍ］）、および論理信号を受信することができる制御バス（Ｃ［１：ｍ］）を備え、前記電流／電圧変換器（ＣＣＴ）の前記入力端子（Ｅ）が、前記分配装置タイプの再構成可能複数出力電流ミラー（ＭＣ）の入力端子に接続され、前記電流／電圧変換器（ＣＣＴ）の前記接地端子（Ｍ）、および前記電圧／電流変換器（ＣＴＣ）の前記接地端子（Ｍ）、ならびに前記制御可能平衡電流分配装置（ＲＣＥＣ）の前記接地端子（Ｍ）が、前記分配装置タイプの再構成可能複数出力電流ミラー（ＭＣ）の接地端子（Ｍ）に接続され、前記制御可能平衡電流分配装置（ＲＣＦＣ）の前記入力端子（Ｅ）が、前記電圧／電流変換器（ＣＴＣ）の前記出力端子（Ｓ）に接続され、前記制御可能平衡電流分配装置（ＲＣＥＣ）の前記制御バス（Ｃ［１：ｍ］）が、前記分配装置タイプの再構成可能複数出力電流ミラー（ＭＣ）の制御バス（ＣＡ［１：ｐ］［１：ｑ］）に接続され、前記制御可能平衡電流分配装置（ＲＣＥＣ）の前記出力バス（Ｓｒ［１：ｍ］）が、前記分配装置タイプの再構成可能複数出力電流ミラー（ＭＣ）の出力バス（Ｓ［１：ｐ］）に接続されることを特徴とする、請求項３に記載の装置。
5. 前記電流／電圧変換器（ＣＣＴ）および前記電圧／電流変換器（ＣＴＣ）が、整合されたアーキテクチャ有することを特徴とする、請求項３および４のいずれか１項に記載の装置。
6. 前記再構成可能複数出力電流ミラーが、モジュール式であることを特徴とする、請求項１に記載の装置。
7. 前記モジュール式再構成可能複数出力電流ミラー（ＭＣ）が、プログラム可能相互コンダクタンスを有する少なくとも２つの電圧／電流変換器（ＣＴＣＴＰ）を備えることを特徴とする、請求項６に記載の装置。
8. 前記モジュール式再構成可能複数出力電流ミラー（ＭＣ）が、プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器（ＣＴＣＴＰ）に連結された電流／電圧変換器（ＣＣＴ）を備えることを特徴とする、請求項６に記載の装置。
9. 前記電流／電圧変換器（ＣＣＴ）が、電流（Ｉｅ）を吸収することができる少なくとも１つの入力端子（Ｅ）、接地端子（Ｍ）、および出力端子（Ｓ）を備え、かつ前記出力端子（Ｓ）と前記接地端子（Ｍ）との間に選択電位差（Ｖｓｍ）を前記電流（Ｉｅ）の関数として確立するように構成され、プログラム可能相互コンダクタンスを有する各電圧／電流変換器（ＣＴＣＴＰ）が、少なくとも１つの入力端子（Ｅ）、接地端子（Ｍ）、電流（Ｉｔ）を吸収することができる出力端子（Ｓ）、および論理信号を受信することができる制御バス（Ｃ［１：ｐ］）を備え、ｉ）前記電流／電圧変換器（ＣＣＴ）の前記入力端子（Ｍ）が、前記モジュール式再構成可能複数出力電流ミラー（ＭＣ）の入力端子（Ｅ）に接続され、ｉｉ）前記電流／電圧変換器（ＣＣＴ）の前記接地端子（Ｍ）および前記プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器（ＣＴＣＴＰ）の前記接地端子（Ｍ）が、前記モジュール式再構成可能複数出力電流ミラー（ＭＣ）の前記接地端子（Ｍ）に接続され、ｉｉｉ）前記プログラム可能相互コンダクタンスを有する前記ｐ個の電圧／電流変換器（ＣＴＣＴＰ）の前記入力端子（Ｅ）が、前記電流／電圧変換器（ＣＣＴ）の前記出力端子（Ｓ）に接続され、ｉｖ）前記プログラム可能相互コンダクタンスを有する前記ｐ個の電圧／電流変換器（ＣＴＣＴＰ）の前記出力端子（Ｓ）が、前記モジュール式再構成可能電流ミラー（ＭＣ）の前記出力（Ｋｉ）の１つに接続され、ｖ）プログラム可能相互コンダクタンスを有する各電圧／電流変換器（ＣＴＣＴＰ）の前記制御バス（Ｃ［１：ｐ］）が、前記モジュール式再構成可能複数出力電流ミラー（ＭＣ）の制御バス（ＣＡ［ｉ］［１：ｐ］）に接続されることを特徴とする、請求項８に記載の装置。
10. 前記電流／電圧変換器（ＣＣＴ）および前記プログラム可能相互コンダクタンスを有するｐ個の電圧／電流変換器（ＣＴＣＴＰ）が、整合されたアーキテクチャを有することを特徴とする、請求項８または請求項９に記載の装置。
11. 前記出力（Ｋ’ｉ）に供給された電流の和に等しい前記アノード（Ａ）を循環する電流（Ｉｓｔ）と前記制御電流（Ｉｄａｃ）の比（Ｉｓｔ／Ｉｄａｃ）が構成可能であることを特徴とする、請求項１〜１０のいずれか１項に記載の装置。
12. 前記出力（Ｋ’ｉ）に供給された電流の和に等しい前記アノード（Ａ）を循環する前記電流（Ｉｓｔ）と前記制御電流（Ｉｄａｃ）の比（Ｉｓｔ／Ｉｄａｃ）が構成可能ではないことを特徴とする、請求項１〜１０のいずれか１項に記載の装置。
13. それぞれが前記出力（Ｋ’ｉ）の１つを前記カソード（Ｋｉ）の１つに連結する、１セットのｎ個のキャパシタ（ＲＣＡＰ）を備えることを特徴とする、請求項１〜１２のいずれか１項に記載の装置。
14. 前記出力（Ｋ’ｉ）に接続され、かつ前記出力（Ｋ’ｉ）にそれぞれ存在する電圧を測定するように構成された電圧監視装置（ＤＳＴ）を備え、それにより、高電圧供給モジュール（ＡＨＴ）を介して多極電極（ＥＭ）の前記アノード（Ａ）の分極の調節を可能にすることを特徴とする、請求項１〜１３のいずれか１項に記載の装置。
15. 前記電圧監視装置（ＤＳＴ）が、アナログ／デジタル変換器のネットワークを備えることを特徴とする、請求項１４に記載の装置。
16. 前記電圧監視装置（ＤＳＴ）が、それぞれが共通基準電圧に対する前記出力（Ｋ’ｉ）のｎ種の電圧を比較するように構成されたｎ個の電圧比較装置のネットワークを備えることを特徴とする、請求項１４に記載の装置。
17. 前記電圧監視装置（ＤＳＴ）が、２つの共通基準電圧に対する前記出力（Ｋ’ｉ）のｎ種の電圧を比較するために、対で構成された２ｎ個の電圧比較装置のネットワークを備えることを特徴とする、請求項１４に記載の装置。
18. 前記出力（Ｋ’ｉ）および前記アノード（Ａ）に連結され、刺激の終了時に前記カソード（Ｋｉ）と前記アノード（Ａ）の間にｎ種の放電電流の循環を誘起するように前記出力（Ｋ’ｉ）のそれぞれと前記アノード（Ａ）の間に伝導経路を確立するように構成された放電制御装置（ＤＣＤ）を備えることを特徴とする、請求項１〜１７のいずれか１項に記載の装置。
19. 前記ｎ種の放電電流が、前記セットの前記ｎ種のキャパシタ（ＲＣＡＰ）によってそれぞれ蓄積されているｎ種のエネルギーを源とすることを特徴とする、組合された請求項１３および１８のいずれか１項に記載の装置。
20. 前記放電制御装置（ＤＣＤ）が、各放電電流を前記関連付けられた出力（Ｋ’ｉ）に供給された刺激電流の最大値の端数に限定するように構成されることを特徴とする、請求項１８または請求項１９に記載の装置。
21. ｉ）先行請求項のいずれか１項に記載の少なくとも１つの装置（ＥＳ）、ｉｉ）電流振幅基準値（Ｃｓｇｎ）を制御アナログ電流（Ｉｄａｃ）に変換することができ、かつ前記制御電流（Ｉｄａｃ）を前記装置（ＥＳ）に提供するために前記装置（ＥＳ）に連結されたデジタル／アナログ変換器（ＤＡＣ）、ｉｉｉ）少なくとも前記アノード（Ａ）に連結され、かつ選択電圧下において前記アノード（Ａ）を分極させるように構成され、それにより各カソード（Ｋｉ）に与えられた電流が循環するのを前記装置（ＥＳ）を介して可能にする高電圧供給モジュール（ＡＨＴ）を備えることを特徴とする、制御電子機器（ＥＣ）。
22. 前記デジタル／アナログ変換器（ＤＡＣ）が、変換関数の単調性を保証することができる「単位電流源」アーキテクチャとして既知であるものを有することを特徴とする、請求項２１に記載の制御電子機器。
23. 前記高電圧供給モジュール（ＡＨＴ）が、「ＤＣ／ＤＣ」式の変換器であることを特徴とする、請求項２１および２２のいずれか１項に記載の制御電子機器。
24. 前記高電圧供給モジュール（ＡＨＴ）が、誘導性蓄積チョッパであることを特徴とする、請求項２３に記載の制御電子機器。
25. 前記高電圧供給モジュール（ＡＨＴ）が、容量性蓄積電荷ポンプを備えることを特徴とする、請求項２３に記載の制御電子機器。
26. 前記高電圧供給モジュール（ＡＨＴ）が、前記電荷ポンプに連結された電圧マルチプレクサ（ＭＵＸ）をさらに備えることを特徴とする、請求項２５に記載の制御電子機器。
27. 前記高電圧供給モジュール（ＡＨＴ）が、連続的または断続的に動作するように構成されることを特徴とする、請求項２６に記載の制御電子機器。
28. 少なくとも１本のアノード（Ａ）および少なくとも２本のカソード（Ｋｉ）を備える少なくとも１つの多極電極（ＥＭ）を備え、請求項２１〜２７のいずれか１項に記載の少なくとも１つの制御電子機器（ＥＣ）をさらに備えることを特徴とする、分散刺激ユニット（Ｉ，ＵＳＲ）。
29. 前記電流振幅基準値（Ｃｓｇｎ）を供給することができ、かつ前記再構成可能複数出力電流ミラー（ＭＣ）の前記出力（Ｋ’ｉ）に供給された前記電流分数（Ｉｋｉ）の値を確定することができるデジタル制御装置（ＣＮ）を備えることを特徴とする、請求項２８に記載の分散刺激ユニット。
30. 前記デジタル制御装置（ＣＮ）および前記制御電子機器（ＥＣ）が、混合タイプＡＳＩＣのデジタル部分およびアナログ部分をそれぞれ形成することを特徴とする、請求項２９に記載の分散刺激ユニット。
31. 波伝達手段（ＭＴ）、および分散刺激ユニットと刺激システム（ＩＳ）の制御装置（ＣＲ）との間において選択されたプロトコルに従って前記データ送信を管理するように構成された管理手段を備えることを特徴とする、請求項２８〜３０のいずれか１項に記載の分散刺激ユニット。
32. 有線バス伝達手段（ＭＴ）、および分散刺激ユニットと刺激システム（ＩＳ）の制御装置（ＣＲ）との間において選択されたプロトコルに従って前記データ送信を管理するように構成された管理手段を備えることを特徴とする、請求項２８〜３０のいずれか１項に記載の分散刺激ユニット。
33. 前記デジタル制御装置（ＣＮ）が、前記アノード（Ａ）の前記分極を制御するために、前記与えられた刺激電流の前記値から、前記高圧供給モジュール（ＡＨＴ）の出力電圧から、および前記再構成可能複数出力電流ミラー（ＭＣ）の前記出力（Ｋ’ｉ）の前記端子において前記電圧監視装置（ＤＳＴ）によって実施された電圧測定から、各電極（Ｋｉ）のインピーダンス（Ｚｉ）を推測するように構成されることを特徴とする、請求項２８〜３２のいずれか１項に記載の分散刺激ユニット。
34. インプラント（Ｉ）を形成することを特徴とする、請求項２８〜３３のいずれか１項に記載の分散刺激ユニット。
35. 請求項２８〜３４のいずれか１項に記載の少なくとも１つの分散刺激ユニット（Ｉ，ＵＳＲ）、および各分散刺激ユニット（Ｉ，ＵＳＲ）とデータ交換するように構成された制御装置（ＣＲ）を備えることを特徴とする、刺激システム（ＩＳ）。
36. 請求項３５に記載の装備（ＩＳ）の制御装置（ＣＲ）と請求項２８〜３４のいずれか１項に記載の少なくとも１つの分散刺激ユニット（Ｉ，ＵＳＲ）との間において媒体を介して通信するためのプロトコルであって、グループ内の各ノードにそれぞれ関連付けられた優先順位レベルおよびトポロジの特徴に依存する時間間隔の自動配置に基づいて、スライド間隔での分散刺激ユニット（Ｉ，ＵＳＲ）のグループの発言権の原理に従って前記媒体へのアクセスを管理することを特徴とする、プロトコル。
37. 前記トポロジの特徴が、少なくともデータ転送速度および伝播時間を備えることを特徴とする、請求項３６に記載の通信プロトコル。
38. 前記媒体へのアクセスを管理する前記手段が、帯域幅の利用を最適化するように構成される、請求項３６または請求項３７に記載の通信プロトコル。
39. 動物または人の神経および／または筋肉を刺激するための、先行請求項のいずれか１項に記載の前記電流分配装置（ＥＳ）、前記制御電子機器（ＥＣ）、前記分散刺激ユニット（Ｉ，ＵＳＲ）、前記刺激システム（ＩＳ）、および前記通信プロトコルの使用方法。

Images