JP2008501858A - 改良エッチング方法 - Google Patents

Abstract

構造の改良されたエッチング方法及びその方法によりエッチングされた構造が開示される。ＩＣパッケージのリードフレームの底部は開示された方法で有利にエッチングされ得る構造の一例である。その方法は基板にエッチングされるエッチマスクを与えるステップを含む。そのエッチマスクはエッチング処理後に十分残るべき領域を覆う第１のサブマスクと、エッチング処理で除去される領域を覆う第２のサブマスクの少なくとも２つのサブマスクを有する。第２のサブマスクは格子状の犠牲的マスクである。第２のサブマスクの存在は第２のサブマスクに覆われている領域におけるエッチング速度を増す。

Description

発明の詳細な説明

本発明は構造体のエッチング方法、その方法によりエッチングされた構造体及び特にＩＣパッケージのリードフレームのような構造体のバックエッチングに関する。

半導体装置の製造及びパッケージングは複数のステップからなる。最初のステップとして、半導体装置、すなわちダイ、を多数有するウェーハが処理される。個々のダイは分離され、リードフレーム上に搭載される。ダイ上の接着パッド間の電気的接続を支持することにより半導体装置自体への電気的アクセスを与えるリードフレームはダイがパッケージ及び封止された後にアクセスされ得る。

多くのタイプのパッケージが存在し、例えばより小さいパッケージを製造するための新しいタイプが開発されている。大きいピンは高周波信号の品質を低下させるため、より小さいリードワイヤを支持するより小さいパッケージが特に高周波アプリケーションに求められる。

典型的なパッケージでは、エポキシ樹脂層が半導体装置を覆い、リードはパッケージの側部から突き出ている小さい金属ピンである。しかし、新しいより小さいパッケージタイプでは、リードフレームはパッケージと一体不可分となるように、リードフレームはパッケージの表面、典型的には主にパッケージの裏側、からエッチングされる。

このようなパッケージの一例はＰＣＴ出願ＷＯ／０３／０８５７２８に記載されている。そこではダイが既にエッチングされた積層基板に取り付けられている。ダイはエポキシに封入され、パッケージの裏側から突き出たリードを有するパッケージを作るために中間パッケージの裏側がさらにエッチングされる。

例えば所望の方法で突き出したリードを有するパッケージを作るような、所望の方法で基板をパターニングするために、パッケージの表面はエッチマスク及び連続エッチングによりパターン形成される。しかし、エッチング処理においては、マスクに覆われている基板の一部もエッチング中に除去される、いわゆるアンダーエッチング、が起きる。このため、エッチング処理の間は、エッチマスク下でますます材料が除去される。いくつかのアンダーエッチングは通常避けられず、許容されるものであるが、重大なアンダーエッチングは避けるべきである。所定の厚さの基板を除去するため所定のエッチング時間が必要であり、そのため他のパラメータのうち、所望のパターンの最小分解能が基板の厚さの関数となる。しかし、結果として生じる構造体のある厚さが必要とされ、この厚さより基板を薄くするのは不可能である。

本発明の発明者らは所望のエッチマスクのアンダーエッチングが望まれないことを認識し、その結果本発明を考案した。

本発明の第１の目的は例えばパターンのような構造を基板中でエッチングするための改良されたエッチング方法を提供することである。

本発明の別の目的は、電子装置の側部又は表面をパターン形成するための改良されたエッチング方法を提供することである。

本発明のさらなる目的は、後の製造段階でフォトリソグラフィを使用せずに側部又は表面をさらにパターン形成する可能性を許容する、部分的に製造された電子装置の側部又は表面上のエッチマスクを提供することである。

その結果、第１のサブパターンの第１の領域を覆い、エッチング処理後に十分残る第１のサブマスクと、第２のサブパターンの第２の領域を覆い、少なくとも前記第２の領域におけるエッチング速度を増す犠牲的マスクである第２のサブマスクと、の少なくとも２つのサブマスクを有する第２の材料の所望のパターンのエッチマスクを上部に備える第１の材料の基板を与えるステップと、前記基板を所定時間エッチングするステップと、を備える構造のエッチング方法が与えられる。

基板はパターンがエッチング除去されることが望まれる電子装置の底面又は側部にあってもよい。例えば、基板はリードフレームの底部のような積層構造の外部層にある。一般に、基板はあらゆるタイプの構造を覆う外部層でよく、集積回路を有する基板、半導体をベースにしたセンサ、ＭＥＭＳ装置、バルク超音波フィルタのようなフィルタ、受動素子の回路網等を含む。基板は複数の半導体装置を支持する装置の側部でもよく、そして装置の相互接続のための付加的相互接続層として用いてもよい。

一例として、リードフレームは、上部のフォトリソグラフィを通常含む一連の処理ステップで作ってもよい。リードフレームの底部は第１及び第２のサブマスクを含むエッチマスクを備えてもよい。その後、ダイである半導体素子がリードフレームに備えられ、リードフレームが封止内で機械的に固定されるように封止され、このようにしてダイとリードフレームが単一ユニットを形成する。これはよくパッケージングと呼ばれる。後の処理ステップでは、リードフレームは第１のサブマスクによるパターンを備えるためにさらにエッチングされ得る。例えば組立工場でフォトリソグラフィ処理を回避することができるため、リソグラフィを用いないでパッケージング処理後にリードフレームをエッチングできるという利点がある。

一般に、基板は所望の方法でパターン形成される。基板はエッチング処理後に残った領域とエッチング処理で除去される領域の少なくとも２つの領域に分けられる。エッチング処理後に残る所望のパターンは複数の分離構造を備え得る。分離構造の各々はほぼ同じ形状でよく、分離構造のいくつかがほぼ同じ形状で他が違う形状でもよく、様々な異なる形状の分離構造が存在してもよい。

パターンをエッチング除去するために、基板の表面にエッチマスクが備えられる。エッチマスクは２つのサブマスクを有する。エッチング処理後に所望のパターン又は構造を残すための第１のサブマスクと第２のサブマスクである。第２のサブマスクはそれが覆う領域のエッチ速度を増加するという目的を有する犠牲的マスクである。従って第２のサブマスクはエッチング処理により除去される領域に備えられ、第２のサブマスクもエッチング処理により除去される。第１及び第２のサブマスクは１つのステップで備えられてよく、又は２つのステップや一連のステップで備えられてもよい。エッチマスクはエッチマスクを与える好適な方法で与えられる。例えば、エッチマスクはパターンをめっきすることにより与えられ得る。別の例として、エッチマスクはポリマーエッチマスク、すなわちレジストを用いて与えられてもよい。エッチマスクはポジ型又はネガ型のエッチマスクでもよい。

基板の垂直方向、すなわちｚ方向、のエッチング速度と基板の水平方向、すなわち基板の（ｘ、ｙ）平面の任意の方向、のエッチング速度との比率は第２のサブマスクにより覆われている領域内で増加し得る。

本発明による方法の利点は、基板の厚さの低減なしに基板のエッチング除去による所望のパターンの分解能を向上させることができることである。別の見方では、パターンの所望の分解能を考慮せずに基板の厚さを決定できることが利点となり得る。さらなる利点は、パターンの分解能と比較して十分な厚さを有する基板に、十分均一なエッチングを実現し得ることである。

エッチング処理後に残る所望のパターンは１つ又はそれ以上の分離構造からなる。これらの構造は、エッチング前は表面を第１のサブマスクにより覆われた１つ又はそれ以上の領域であり、第１の領域と呼ばれる。同様に、第２のサブマスクはエッチング処理の間に除去される１つ又はそれ以上の基板の領域を画定し、これらの領域は第２の領域と呼ばれる。エッチマスクにより覆われていない領域が存在してもよく、このような領域もエッチング処理の間に除去される。第１の領域のサイズより第２の領域のサイズが大きいとき、第２のサブマスクが与えられることにより基板の第２の領域が画定される。少なくとも１つの第１の領域より１つ又はそれ以上の第２の領域が大きい場合、本発明によるエッチマスクを備えることが利点となり得る。

基板の材料、すなわち第１の材料、は金属又は金属の導電率を有する材料でよい。材料の例として、Ａｌ，Ｃｕ，Ｎｉ又はこれらの混合体の合金が含まれる。基板は材料の積層体を形成でき、スタックの個々の材料は金属又は金属の導電率を有する材料である。例えば、基板はＣｕ／Ａｌ／Ｃｕスタック、Ｃｕ／Ａｌスタック、Ｃｕ／Ｎｉ／Ｃｕスタック等の一部でよい。一般的な例として、基板は個々の金属がエッチングで分離され得る金属スタックの一部でよい。例えばもし基板がリードフレーム部を形成する場合、材料は導電性でよく、得られる構造がリードを構成する。しかし基板は半導体材料又は絶縁材料でもよい。基板の厚さは、２５マイクロメートルと７５マイクロメートルの間や５０マイクロメートルのような、１０マイクロメートルと１００マイクロメートルの間でよい。

エッチマスクの材料、すなわち第２の材料、ははんだ処理を有する材料でよい。従って、材料ははんだを支持する材料、すなわちはんだにより他の対象物の表面に接着され得る材料でよい。例えば、はんだバンプにより２つの対象物が互いに接着されている所に搭載されるフリップチップとの接続である。材料の例にはＡｇ，Ｐｄ，Ａｕ，Ｎｉまたは例えばＮｉＰｄＡｕのようなこれらの混合体の合金が含まれる。一般的な例として、エッチマスクの材料は基板のエッチング除去に用いられるエッチング液によりエッチングされない又は極めて低い速度でエッチングされる材料でよい。はんだぬれ仕上げを有する材料をエッチマスクとして利用することは利点となり得る。

犠牲的マスクのパターン、いわゆる第２のサブマスクのパターン、は正方格子、長方形格子、六角格子等の格子状でよい。さらに格子の交差点は格子の単純な交差と比較してサイズを大きく又は小さくし得る。第２のサブマスクは格子の分岐を形成し得る、つまり第２のサブマスクは格子の開口の形をしている。

格子は犠牲的マスクのサブユニットで構成され得る。サブユニットは特定のサイズを備え、サブユニットの特徴的なサイズは基板の厚さ及び処理のエッチングファクタに相関を有する。サブユニットの特徴的なサイズは、例えばサブユニットが方形であればサブユニットの幅であり、サブユニットが円形であればサブユニットの直径である。しかし、サブユニットはより複雑な形状を有してもよく、この場合、特徴的なサイズはサブユニットの特徴的な幅又は長さである。

基板の厚さは多くの要素に依存し得るものであり、エッチングファクタはパターンがエッチングされる基板の材料に依存し得る。従って、サブユニットのサイズ及び形状は基板の厚さ及びエッチングファクタに依存し得る。サブユニットの特徴的なサイズと基板の厚さとの比率は０．７５と１．２５の間で、特徴的なサイズとエッチングファクタとの比率は０．８５と１．１５の間、０．９５と１．０５の間又はほぼ同じである。このようにほぼ１：１：１の比率が与えられ得る。

本発明の別の態様によれば、エッチング前は第１のサブパターンの第１の領域を覆い、エッチング処理後に十分残る第１のサブマスクと、第２のサブパターンの第２の領域を覆い、少なくとも前記第２の領域におけるエッチング速度を増す犠牲的マスクである第２のサブマスクと、の少なくとも２つのサブマスクを有するエッチマスクに覆われ、エッチング処理後は前記第１のサブパターンと接触する領域が前記第１のサブパターンの領域の少なくとも３０％、例えば少なくとも４０％、例えば少なくとも５０％、例えば少なくとも６０％、例えば少なくとも７０％、例えば少なくとも８０％、例えば少なくとも９０％、例えばほとんど１００％、である基板表面上の前記エッチマスクに応じたパターンが与えられる。

エッチマスクのアンダーエッチングにより、エッチング処理後にエッチマスクと接触している基板の領域はエッチマスクの領域より小さい。エッチングされるパターンによって、基板上にエッチング速度の変動が存在し、基板上のアンダーエッチング量の変動の上昇を与える。一般に、本発明の使用により得られるパターンが、本発明を使用せずにエッチング除去された又はエッチング除去を試みた同じパターンよりアンダーエッチングの量が低くなることが利点である。

本発明の結果として、より厚いリードフレームがＩＣパッケージングに利用できる。リードフレームやＩＣパッケージの扱いにあまり注意を払わなくてよいためより固いリードフレームが望まれ、より固いリードフレームが得られるため特定の厚さのリードフレームを用いることが利点となり得る。しかし、より厚いリードフレームはアンダーエッチング量の増大をもたらすため、本発明を利用しないと厚いリードフレームは所望のパターンの得られる分解能を制限する。本発明の結果は第２のサブマスクが与えられた領域でエッチングファクタが増加することである。エッチングファクタは基板材料、第２のサブマスクの形状及びサイズ等の異なる特徴に依存する。しかし、実現し得るエッチングファクタが高いほど、より厚い基板を用いることができる。

本発明のさらなる利点は、本発明の方法により、ＩＣパッケージの製造に使用されるリードフレームの非標準的な底部レイアウトが与えられ得ることである。

本発明のこれら及び他の特徴、特性及び／又は利点は以下に記載の実施形態から明らかになり、参照して説明される。

好適な実施形態は図面を参照して詳細に説明され、図１は半導体装置に取り付けられた従来のリードフレームを示し、図２はＩＣパッケージを示し、図３はＩＣパッケージの底面上のリードの構成の実施例を示し、図４は本発明を利用しないときの基板のエッチングを示し、図５は本発明を利用しないときの基板の別のエッチングを示し、図６はエッチマスクのアンダーエッチングを示し、図７は本発明によるエッチマスクの第１の実施形態を示し、図８は本発明によるエッチング方法を用いたときの基板のエッチングを示し、図９は本発明によるエッチング方法を用いたときのエッチマスクのアンダーエッチングを示し、図１０は本発明によるエッチマスクの第２の実施形態を示す。

図面は概略図であり、寸法通りに描かれていない。異なる図面の同様の参照番号は同じ又は同等の部分を示す。図面及び説明は単なる例であり、本発明の範囲を定めるように考慮するべきでない。

半導体装置の製造及びパッケージングは複数のステップを有する。本章では発明は基板の表面上にめっきされたＮｉＰｄ−Ａｕエッチマスクの使用によりＣｕ／Ａｌ／Ｃｕ積層板から製造されるリードフレームのバックエッチングに関連して説明される。図１を参照すると、リードフレームの材料はＣｕ７、Ａｌ８及びＣｕ６である。従って、本実施形態では、基板はＣｕ層６である。

図１では多くのステップがすでに実施されている。半導体装置に取り付けられる前のリードフレームが図示されている。図１に示されるようなリードフレーム１の製造は当該技術分野で知られている（例えばＰＣＴ出願ＷＯ／０３／０８５７２８にみられる）。リードフレームは基板６により裏側にて終端処理される。

図２には最終的なＩＣパッケージ２０が示されている。この図では、半導体装置、又はダイ、３はリードフレームの上側に対してワイヤ接合されている。ダイ及びリードフレームの一部はエポキシ４のような封止材料により封入される。リードフレームは小さい凹部５によりエポキシ内で固定される。本発明による最終的なＩＣパッケージへの到達を含むステップは後に続く図面に関連して論じられる。図２では分離したリード（２１−２３）を作るようにエッチマスク２のパターンに応じて基板６の一部がエッチング除去され、これによりパッケージの外側からダイへの電気的接続が与えられる。保護絶縁層２４がリード間に備えられる。保護層はＣｒＯ_２，ＴｉＯ_２，ＺｒＯ_２，ＣｅＯ_２又はその同類からなるグループの中から選ばれた材料の層のいわゆる変換層でよい。適切な熱伝導係数の有機物層を適用してもよい。

ＩＣパッケージの裏側から突き出したリードの所望の構造の一例３０が図３に示されている（以後リードはフットプリントとも称される）。

図４−６、８及び９ではパッケージの裏側にＮｉＰｄ−Ａｕパターンが作られる。ＮｉＰｄ−Ａｕパターンはパッケージの裏側のＣｕをエッチングするためのエッチマスク又はエッチレジストとして使用される。Ｃｕ層の厚さは３０〜９０マイクロメートルの範囲である。図面は通常の顕微鏡の使用により得られる図を示す。

図３に示されるようなパターンでは、パッケージ中央部の領域３３は個々のフットプリント３１下の領域より何倍も大きい。従って、基板中央部の領域／範囲は文中の各所で第２の領域／範囲と呼ばれるものを画定し、一方フットプリントにより画定される領域／範囲は文中の各所で第１の領域／範囲と呼ばれるものを画定する。エッチング処理後に残す領域のみエッチマスクで覆う通常のエッチング方法を使用した場合、サイズの違いにより、ＮｉＰｄ−Ａｕフットプリント下のＣｕ領域がパッケージ中央部のＣｕより早くエッチング除去される。フットプリントのサイズは必要とされるＩＣパッケージに応じて変えてよい。しかし典型的なフットプリントのサイズは通常１５０×２５０平方マイクロメートル及び２５０×３５０平方マイクロメートルである。

図４及び図５では本発明を用いずに典型的なエッチングファクタ０．２〜０．７５を達成できた場合のエッチング性能が示されている。エッチングファクタはｚ方向のエッチング速度とｘ方向（または（ｘ、ｙ）平面内の他の方向）のエッチング速度との関係である。

図４ではフットプリントが互いに分離するようにフットプリント間の材料が除去された時にエッチングが止められている。しかし、低いエッチングファクタにより、パッケージ中央部のＣｕ３３はまだ表面に残っている。

図５では中央部のＣｕ５３がほぼ除去されたときにエッチングが止められている。しかし、この場合、フットプリント５１も除去される。

パッケージの裏側のＣｕ層の厚さによりＮｉＰｄ−Ａｕパターンのアンダーエッチングはパッケージの裏側のパターンの高分解能エッチングを難しくする。エッチマスクのアンダーエッチングは基板の断面を示す図６に示される。この場合、Ａｌ６３に接触するＣｕ６２がアンダーエッチングによりほとんど除去されるため、ＮｉＰｄ−Ａｕフットプリント６１はほとんどリードフレームから離される。

図７には本発明によるエッチマスク８０が示されている。エッチマスクは第１のサブマスクと第２のサブマスクに分けられている。第１のサブマスクは所望のパターンを有する、すなわち所望のフットプリント３１に応じて第１のサブマスク７０，７１，７２，７３が与えられる、言い換えれば基板の４つの領域７０−７３に所望のフットプリント３１の領域を覆うＮｉＰｄ−Ａｕマスクが与えられる。第２のサブマスク７４は除去される領域に与えられる。図示された実施例では第２のサブマスクは小さい長方形領域のパターンからなる。第２のサブマスクはＣｕを覆う領域７６、すなわち格子の枝、及びＣｕを覆わない領域７５、すなわち格子の開口、からなる。図７に示されるようなエッチマスクの使用により、１〜１．５の最終的なエッチファクタを達成し得るまでエッチング速度を増すことができる。第２のサブマスクは犠牲的なマスクであり、エッチング処理の間に除去される。マスク下の材料がエッチング除去されるために第２のサブマスクは除去される。

図８には図４及び５と同様のリードフレームの底部が示されているが、基板は本発明により、すなわち図７に示すようなエッチマスクを使用して、エッチングされている。パッケージ中央のＣｕが完全に除去される一方、フットプリント３１は除去されていないことがわかる。

図９には図８に示されるようなリードフレームに現れるフットプリントのアンダーエッチングが示される。図８の９０という印のついた領域に対応する断面を図示しているが、わずかに傾斜角がある。図では暗い領域９３及び多くの明るい点９１，９２が見られる。暗い領域９３はＣｕが除去された場所であり、一方明るい点はフットプリントである。各フットプリントは２つに分けられ、上部９１はＮｉＰｄ−Ａｕマスクであり、下部９２はマスク下の銅である。従って、図６はフットプリントの拡大図を示し、一方図９はわずかに傾斜して複数のフットプリントを示している点を除いて、図は図６に対応する。ＮｉＰｄ−Ａｕ下のＣｕ９４の幅はＮｉＰｄ−Ａｕフットプリント９５の幅とほぼ同じ大きさであることが分かり、従って図７に示されるエッチマスクの使用によりアンダーエッチングが抑制される。

パッケージ底部上に犠牲的なマスクを作ることは高分解能パターンがエッチングできるという事実をもたらす。パッケージ中央の大きいＣｕ領域の分割はエッチング液と直接接触するＣｕの領域が減少するという事実をもたらすが、これは第２のサブマスクにより覆われた領域、すなわちパッケージ中央部、でのエッチング速度上昇をもたらす。図７に示されるようなエッチマスクでは小さい長方形は６０×６０平方マイクロメートルの大きさである。長方形領域のサイズはとりわけ基板の厚さと処理のエッチングファクタに依存する。開口領域の形状は変わってもよい。図１０には別の実施例が示されている。パターンには開口１００の端部に小さい突出部が与えられている。これは４つのパッド間の開口のサイズを最小にし、開口の対角線を側面と同じ長さにする。

本発明は好適な実施形態と関連して説明したが、ここで説明した特定の形態に限定する意図はない。むしろ、本発明の範囲は添付の請求の範囲により限定される。

本章では、本発明の明確かつ完全な理解を与えるために、リードフレームのバックエッチング、材料の選択、リードの数及び形状等の開示された実施形態のある特定の詳細が限定というよりむしろ説明の目的で示されている。しかし本発明がこの開示の目的及び範囲から大きく離れずに、ここで示した詳細に完全には従っていない他の実施形態に実施できることが当業者により容易に理解されるべきである。さらに、これと関連し、簡潔さ及び明瞭さの目的で、不要な詳細と混乱の可能性を避けるために、よく知られた装置、回路及び手順の詳細な説明は省略した。

単数の言及は複数も包含し、その逆も同様であり、特定の数の機能又は装置は本発明がその特定の数の機能又は装置に限定されるように解釈されない。さらに、“ｉｎｃｌｕｄｅ”，“ｃｏｍｐｒｉｓｅ”，“ｈａｓ”，“ｈａｖｅ”，“ｉｎｃｏｒｐｏｒａｔｅ”，“ｃｏｎｔａｉｎ”及び“ｅｎｃｏｍｐａｓｓ”のような表現は非排他的に解釈される、すなわち他の物の存在を排除しないように解釈される。

引用符号は請求の範囲に含まれるが、引用符号の包含は明確化のためだけであり、請求の範囲の限定として解釈するべきでない。

半導体装置に取り付けられた従来のリードフレームを示す図である。 ＩＣパッケージを示す図である。 ＩＣパッケージの底面上のリードの構成の実施例を示す図である。 本発明を利用しないときの基板のエッチングを示す図である。 本発明を利用しないときの基板の別のエッチングを示す図である。 エッチマスクのアンダーエッチングを示す図である。 本発明によるエッチマスクの第１の実施形態を示す図である。 本発明によるエッチング方法を用いたときの基板のエッチングを示す図である。 本発明によるエッチング方法を用いたときのエッチマスクのアンダーエッチングを示す図である。 本発明によるエッチマスクの第２の実施形態を示す図である。

Claims (10)

1. 第１のサブパターンの第１の領域を覆い、エッチング処理後に十分残る第１のサブマスクと、第２のサブパターンの第２の領域を覆い、少なくとも前記第２の領域におけるエッチング速度を増す犠牲的マスクである第２のサブマスクと、の少なくとも２つのサブマスクを有する第２の材料の所望のパターンのエッチマスクを上部に備える第１の材料の基板を与えるステップと、
   前記基板を所定時間エッチングするステップと、
   を備える構造のエッチング方法。
2. 少なくとも前記第２の領域では前記基板の垂直方向と水平方向のエッチング速度の比率が増加されることを特徴とする請求項１記載の方法。
3. 前記エッチマスクの少なくとも一部が前記基板のエッチング後に残る第１の範囲を覆い、前記エッチマスクの少なくとも一部が前記基板のエッチングにより除去される第２の範囲を覆い、前記第２の範囲は前記第１の範囲より大きく、前記第２の領域に前記犠牲的マスクが与えられることを特徴とする請求項１記載の方法。
4. 前記第１の材料は導電材料であることを特徴とする請求項１記載の方法。
5. 前記第２の材料ははんだ仕上げを有することを特徴とする請求項１記載の方法。
6. 前記犠牲的マスクのパターンは格子であることを特徴とする請求項１記載の方法。
7. 前記格子は前記犠牲的マスクのサブユニットからなり、前記サブユニットの特徴的サイズと前記基板の厚さの比率が０．７５と１．２５の間、特徴的サイズとエッチングファクタの比率が０．８５と１．１５の間、０．９５と１．０５の間、ほぼ同じであるように、前記サブユニット、前記基板の厚さ及び処理のエッチングファクタに相関があることを特徴とする請求項６記載の方法。
8. 底部にエッチマスクが存在するリードフレームへ半導体装置を組み立てるステップと、
   前記半導体装置に前記リードフレームに機械的に固定される封止材を与えるステップと、
   エッチング処理にて前記リードフレームの層をパターン形成するステップと、
   そ備え、前記リードフレームの底部の前記エッチマスクが請求項１記載の前記エッチマスクにより与えられることを特徴とする電子装置の製造方法。
9. 請求項１に記載の方法で前記リードフレームの底部をパターン形成することを特徴とする電子装置のリードフレームの底部のパターン形成方法。
10. エッチング前は第１のサブパターンの第１の領域を覆い、エッチング処理後に十分残る第１のサブマスクと、第２のサブパターンの第２の領域を覆い、少なくとも前記第２の領域におけるエッチング速度を増す犠牲的マスクである第２のサブマスクと、の少なくとも２つのサブマスクを有するエッチマスクに覆われ、エッチング処理後は前記第１のサブパターンと接触する領域が前記第１のサブパターンの領域の少なくとも５０％である基板の上の前記エッチマスクに応じて与えられるパターン。

Images