JP2008545275A - イメージャ用の埋め込み導電体 - Google Patents
イメージャ用の埋め込み導電体 Download PDFInfo
- Publication number
- JP2008545275A JP2008545275A JP2008519377A JP2008519377A JP2008545275A JP 2008545275 A JP2008545275 A JP 2008545275A JP 2008519377 A JP2008519377 A JP 2008519377A JP 2008519377 A JP2008519377 A JP 2008519377A JP 2008545275 A JP2008545275 A JP 2008545275A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- pixel cell
- layer
- polysilicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 36
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 239000003870 refractory metal Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 20
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- -1 tungsten nitride Chemical class 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 99
- 238000004519 manufacturing process Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
ピクセルセル（２００）は、基板（１１）の表面に光変換デバイス（２１）を有すると共に、電荷又は信号が出力又は受け取られる少なくとも１つのコンタクト領域（２７７）を有している。第１の絶縁層（２３３）が、上記光変換デバイスおよび上記少なくとも１つのコンタクト領域の上に配置されている。このピクセルセルは、上記少なくとも１つのコンタクト領域に接触する少なくとも１つの導電体を更に有している。この導電体は、上記第１の絶縁層を貫通して延び上記少なくとも１つのコンタクト領域に接触するポリシリコン材料（２７１）を含んでいる。更に、ケイ化物及び耐火金属の少なくとも１つを含む導電性材料（２７２）が、上記ポリシリコン材料の上に、上記ポリシリコン材料に接触して設けられてもよい。
【選択図】図２
【選択図】図２
Description
本発明は、一般に半導体デバイスの分野に係り、特にはイメージセンサに使用するための改良型の導電体に関する。
ＣＭＯＳイメージセンサは、安価であることから、電荷結合デバイス（ＣＣＤ）イメージセンサに代えて益々使用されるようになってきている。ＣＭＯＳイメージセンサでは、ピクセルセルの能動素子が、（１）光子から電荷への変換、（２）イメージ電荷の蓄積、（３）電荷の増幅を伴う検出ノードへの電荷の転送、（４）検出ノードへの電荷の転送に先立っての、既知の状態への検出ノードのリセット、（５）読み出し用のピクセルの選択、及び（６）検出ノードからのピクセル電荷を表す信号の出力及び増幅、といった必要な機能を実行する。
上述したタイプのＣＭＯＳイメージセンサは、例えばニクソン等（Nixon et al.）による「“256 x 256 CMOS Active Pixel Sensor Camera-on-a-Chip”（IEEE Journal of Solid-State Circuits, Vol. 31(12), pp.2046-2050 (1996)）」及びメンディス等（Mendis et al.）による「“CMOS Active Pixel Image Sensors”（IEEE Transactions on Electron Devices, Vol. 41(3), pp.452-453 (1994)）」で議論されているように、一般に知られている。例示的なＣＭＯＳイメージセンサ回路、その製造ステップ、及びイメージセンサ回路の各種ＣＭＯＳ素子の機能の詳細な説明が、例えば、マイクロンテクノロジー社に与えられた米国特許第６，１４０，６３０号、米国特許第６，３７６，８６８号、米国特許第６，３１０，３６６号、米国特許第６，３２６，６５２号、米国特許第６，２０４，５２４号、及び米国特許第６，３３３，２０５号に記述されている。これらの各特許の開示は、その参照をもって、それら全体がここに含まれるものである。
図１Ａは、従来のＣＭＯＳピクセルセル１の概略図であり、これは従来のピクセルセル１０を含んでいる。図１Ｂは図１Ａのピクセルセル１０の平面図を示し、一方、図１Ｃは図１Ｂのピクセルセル１０の線１Ｃ−１Ｃ′に沿った断面図を示している。典型的には、ピクセルセル１０は基板１１（図１Ｃ）の表面に形成される。１つのピクセルセル１０は、シャロートレンチ分離（ＳＴＩ）領域として示された分離領域１２（図１Ｃ）によって、他のピクセルセル１０及び周辺回路（不図示）から分離されている。基板１１は、第１の導電形、例えばｐ形にドープされており、グランド電位にバイアスされている。
この技術分野において知られているように、ピクセルセル１０は、光の光子を受け取って、それら光子を、電子によって搬送される電荷に変換する。そのため、ピクセルセル１０のそれぞれが光変換デバイス２１を含んでおり、これは埋め込みフォトダイオード（pinned photodiode）として示されているが、非埋め込みフォトダイオード（non-pinned photodiode）、フォトゲート、フォトコンダクタ、又はその他の感光デバイスであってもよい。フォトダイオード２１は、ｎ形フォトダイオード電荷蓄積領域２２及びｐ形表面層２３（図１Ｃ）を含んでいる。
各ピクセルセル１０はトランスファトランジスタ２７をも含んでおり、これはそのゲート電極３０ｂで転送制御信号ＴＸを受け取る。このトランスファトランジスタ２７は、フォトダイオード２１及びフローティング拡散領域２５に接続されている。動作時には、ＴＸ信号がトランスファトランジスタ２７を駆動して、電荷をフォトダイオード電荷蓄積領域２２からフローティング拡散領域２５へと転送させる。
ピクセルセル２０はリセットトランジスタ２８を更に含んでおり、これはそのゲート電極３０ｂでリセット制御信号ＲＳＴを受け取る。このリセットトランジスタ２８は、フローティング拡散領域２５に接続されており、また、コンタクト６１を介して電圧源Ｖａａ−ｐｉｘに接続されたソース／ドレイン領域６０を含んでいる。ＲＳＴ信号に応答してリセットトランジスタ２８が動作し、拡散領域２５を所定の電荷レベルＶａａ−ｐｉｘにリセットする。
ソースフォロワトランジスタ２９は、コンタクト６１を介してフローティング拡散領域２５に接続されたゲート電極３０ｂを有しており、これは拡散領域２５から電荷レベルを受け取って増幅する。このソースフォロワトランジスタ２９は、電源電圧Ｖａａ−ｐｉｘに接続された第１のソース／ドレイン領域６０と、行選択トランジスタ２６に接続された第２のソース／ドレイン領域６０をも含んでいる。行選択トランジスタ２６は、そのゲート電極３０ｂで行選択制御信号ＲＯＷ＿ＳＥＬを受け取る。ＲＯＷ＿ＳＥＬ信号に応答して、行選択トランジスタ２６はピクセルセル１０を、行選択トランジスタ２６のソース／ドレイン領域６０に接続された列ライン２２に接続する。行選択ゲート電極３０ｂが駆動されると、出力電圧がピクセルセル２０から列ライン２２を介して出力される。
図１Ｃに示されるように、トランジスタゲート３０ｂはゲートスタック３０の一部である。図１Ｃは、ゲートスタック３０を有するトランスファトランジスタ２７及びリセットトランジスタ２８のみを示しているが、ソースフォロワトランジスタ２９及び行選択トランジスタ２６もそれぞれのゲートスタック３０を含んでいる。ゲートスタック３０は、一般に、ゲート酸化層として作用する第１の絶縁層３０ａを含んでいる。ゲート電極として作用する導電材料層３０ｂが、第１の絶縁層３０ａ上に堆積されている。ゲートスタック絶縁層３０ｃが、ゲート電極３０ｂ上に堆積されている。更に、ゲートスタック３０は、ゲート電極３０ｂとゲートスタック絶縁層３０ｃとの間に、ケイ化物層又はバリア層及び耐火金属層のような高導電性材料層を含んでいてもよい。しかし、そのような高導電性材料がピクセルセル１０のゲートスタック３０に含まれると、暗電流が劇的に増大する可能性がある。
暗電流を増大させないような低抵抗導電体を含んだピクセルセルを有するのが望ましい。
暗電流を増大させないような低抵抗導電体を含んだピクセルセルを有するのが望ましい。
本発明の例示的実施形態は、基板の表面に光変換デバイスを有すると共に、電荷又は信号が出力又は受け取られる少なくとも１つのコンタクト領域を有するピクセルセルを提供する。第１の絶縁層が、上記光変換デバイスおよび上記少なくとも１つのコンタクト領域の上に配置されている。このピクセルセルは、上記少なくとも１つのコンタクト領域に接触する少なくとも１つの導電体を更に有している。この導電体は、上記第１の絶縁層を貫通して延び上記少なくとも１つのコンタクト領域に接触するポリシリコン材料を含んでいる。また、ケイ化物及び耐火金属の少なくとも１つを含む導電性材料が、上記ポリシリコン材料の上に、上記ポリシリコン材料に接触して設けられてもよい。
本発明の上述した利点及びその他の利点並びに特徴は、以下に添付の図面を参照しながら提供される例示的実施形態の詳細な説明から一層明らかになる。
本発明の上述した利点及びその他の利点並びに特徴は、以下に添付の図面を参照しながら提供される例示的実施形態の詳細な説明から一層明らかになる。
以下の詳細な説明においては、添付の図面を参照するが、これは本発明の一部を形成するものであり、本発明が実施される特別な実施形態を例示的に示すものである。図面において、同様な参照番号は、各図を通じて、実質的に同様な構成要素を記載するものである。これらの実施形態は、当業者が本発明を実施可能なように十分詳細に記載されており、また、他の実施形態も利用可能であり、本発明の精神及び範囲から逸脱することなしに、構成的、論理的、及び電気的な変更を加えることも可能である、と理解されるべきである。
「ウェハ」及び「基板」という用語は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、又はシリコン・オン・サファイア（ＳＯＳ）技術、ドープ又は非ドープの半導体、ベース半導体基礎によって支持されたシリコンのエピタキシャル層、及びその他の半導体構造を含むものであると理解されるべきである。更に、以下の記載において「ウェハ」又は「基板」を参照する場合、ベース半導体の構造又は基礎の中に領域又は接合を形成するために先立った製造ステップが利用されていてもよい。また、半導体はシリコンをベースとするものである必要はなく、シリコン−ゲルマニウム、ゲルマニウム、又はヒ化ガリウムをベースとするものであってもよい。
「ピクセル」又は「ピクセルセル」という用語は、電磁放射を電気信号に変換するための光変換デバイスを含む画素ユニットセルを意味する。
図面を参照すると、図２は、本発明の例示的実施形態に係るピクセルセル２００の断面図を示している。ピクセルセル２００は、このピクセルセル２００が低抵抗（すなわち、高導電性）の導電体２７０を含んでいるということを除き、図１Ａ〜１Ｃに示されたピクセルセル１０と同様である。また、ピクセルセル２００は、分離領域１２の下方にあって分離領域１２を取り囲むｐ形ウェル２４１と、フローティング拡散領域２５、リセットトランジスタ２８、及びトランスファトランジスタ２７の一部分の下方にあるｐ形ウェル２４２とを含んでいてもよい。更に、図２に示されるように、第１、第２、第３、及び第４の絶縁層２３３、２３４、２５０、２５１が、それぞれ基板１１及びゲートスタック３０上に形成されている。第１の絶縁層２３３の一部分が、ゲートスタック３０上に側壁スペーサを形成している。
導電体２７０は、電荷又は信号を出力及び／又は受け取り可能な導電性領域２７７に接触している。従って、導電体２７０は、各種のライン７０（例えば、行ライン、出力信号ライン、電源ライン、及び／又は周辺回路）をピクセルセル２００へとルート付けする役割を有し得る。図２は、トランスファトランジスタ２７及びリセットトランジスタ２８のゲート電極３０ｂと、フローティング拡散領域２５と、リセットトランジスタ２８のソース／ドレイン領域６０とに接触する導電体２７０を示している。これらの導電体２７０は、それぞれ第１及び第２の導電層２７１、２７２を含んでいる。第１及び第２の導電層２７１、２７２は、第２及び第３の絶縁層２３４、２５０を貫通して形成されている。ゲート電極３０ｂに接触する導電体２７０においては、第１の導電層２７１がゲートスタック絶縁層３０ｃをも貫通して延びている。
好ましくは、第１の導電層２７１はポリシリコン層である。第２の導電層２７２は第１の導電層２７１上に形成されている。この第２の導電層２７２は、単一の材料の層であってもよく、又は、２つ以上の材料の層からなる混合層であってもよい。例えば、第２の導電層２７２は、特にはケイ化タングステン、ケイ化チタン、ケイ化タングステン、ケイ化コバルト、ケイ化モリブデン、又はケイ化タンタルのようなケイ化物層であってもよく、或いは、特には窒化タングステン（ＷＮＸ）／タングステン、窒化チタン／タングステン（ＴｉＮ／Ｗ）のようなバリア金属／耐火金属の層であってもよい。
以下にもっと詳細に述べるように、導電体２７０は、フォトダイオード２１及び第１の幾つかの絶縁層２３３、２３４、２５０が形成された後に形成される。従って、導電体２７０が形成される際、フォトダイオード２１は絶縁層２３３、２３４、２５０によって保護される。この方法であると、導電体２７０を形成したことにより暗電流が増大することはない。
図３Ａ〜３Ｉは、本発明の例示的実施形態に係るピクセルセル２００の形成を示している。先行するステップの結果が論理的に要求される場合を除き、ここに記載するステップのいずれにも特定の順序は要求されない。従って、以下のステップは一般的な順序で行なわれるものとして記載されているが、この順序はほんの一例であり、必要に応じて変えてもよい。
図３Ａは、製造の初期段階でのピクセルセル２００を示している。この例示的実施形態では、基板１１は第１の導電形（この例示的実施形態ではｐ形）のシリコン基板である。分離領域１２が、基板１１中に形成され、絶縁材料で充填される。この絶縁材料は、例えば酸化シリコンのような酸化物材料、酸窒化物、窒化シリコンのような窒化物材料、炭化シリコン、高温ポリマ、又はその他の適当な絶縁材料である。図３Ａに示されるように、分離領域１２はシャロートレンチ分離（ＳＴＩ）領域であり得る。ＳＴＩ領域１２のための絶縁材料は、好ましくは高濃度プラズマ（ＨＤＰ）酸化物であり、狭いトレンチを効果的に充填する能力に長けた材料である。
図３Ａにも示されているように、ドープされたｐ形ウェル２４１、２４２が基板１１中に注入される。ｐウェル２４１、２４２は、基板中に、フォトダイオード２１（図２）の形成される領域から離れて形成される。ｐウェル２４１、２４２は、隣接するピクセルセル（不図示）と共有可能である。ｐウェル２４１、２４２は、何らかの既知の方法によって形成される。例えば、フォトレジスト層（不図示）が、ｐウェル２４１、２４２の形成される領域上に開口を有するように、基板１１上にパターン化される。ホウ素のようなｐ形ドーパントが、フォトレジスト中の上記開口を介して基板１１中に注入可能である。ｐウェル２４１、２４２は、基板１１におけるその隣接部分よりも高いｐ形ドーパント濃度を有するように形成される。
図３Ｂは、トランスファトランジスタ２７（図２）及びリセットトランジスタ２８（図２）の形成を示している。図示されてはいないが、ソースフォロワ及び行選択トランジスタ２９、２６（図１Ａ及び１Ｂ）は、それぞれ、以下に述べるようにトランスファ及びリセットトランジスタ２７、２８と同時に形成可能である。
ゲートスタック３０を形成するために、例えば酸化シリコンからなる第１の絶縁層３０ａが基板１１上に成長又は堆積される。この第１の絶縁層３０ａは、後に形成されるトランジスタゲート電極３０ｂ用のゲート酸化物層として作用する。次に、導電性材料層３０ｂが酸化物層３０ａ上に堆積される。この導電層３０ｂは、トランジスタ２７、２８（図２）用のゲート電極として作用する。このゲート電極３０ｂは、第２の導電形（例えばｎ形）にドープされたポリシリコン層であってもよい。第２の絶縁層３０ｃ（ここではゲートスタック絶縁層のことである）が、ゲート電極３０ｂ上に堆積される。このゲートスタック絶縁層３０ｃは、例えば、ＴＥＯＳ、酸化シリコン（ＳｉＯ２）、窒化物（例えば窒化シリコン）、酸窒化物（酸窒化シリコン）、ＯＮ（酸化物−窒化物）、ＮＯ（窒化物−酸化物）、又はＯＮＯ（酸化物−窒化物−酸化物）で形成可能である。
ゲートスタック層３０ａ、３０ｂ、３０ｃは、特には、炉内での成長、化学気相蒸着（ＣＶＤ）、又はプラズマ増強化学気相蒸着（ＰＥＣＶＤ）のような、従来の方法によって形成可能である。これらの層３０ａ、３０ｂ、３０ｃは、次にパターン化及びエッチングされて、図３Ｂに示される多層ゲートスタック３０が形成される。
本発明は、上述したゲートスタック３０の構造に限定されない。更なる層が追加されてもよく、或いは、ゲートスタック３０が所望に応じ本技術分野において知られているように変更されてもよい。
図３Ｃに示されるように、ドープされたｎ形領域２２が基板１１中に注入される。例えば、フォトレジスト層（不図示）が、フォトダイオード２１（図２）の形成される基板１１の表面上に開口を有するように、基板１１上にパターン化されてもよい。リン、ヒ素、又はアンチモンのようなｎ形ドーパントが、上記開口を介して基板１１内に注入されてもよい。多重注入を使用して、領域２２のドーピング断面を形成するようにしてもよい。望むのであれば、基板１１の表面に対し９０度以外の角度で注入が実行されるように傾斜注入を行なって、ドープ領域２２を形成してもよい。
図３Ｃに示されるように、ｎ形領域２２は、トランスファゲートスタック３０に隣接する地点から形成され、トランスファゲートスタック３０と分離領域１２との間の基板１１内に延びている。領域２２は、光生成電荷を収集するための感光性電荷蓄積領域を形成する。
フローティング拡散領域２５及びソース／ドレイン領域６０が、既知の方法によって注入され、図３Ｃに示された構造が得られる。フローティング拡散領域２５及びソース／ドレイン領域６０は、ｎ形領域として形成される。リン、ヒ素、又はアンチモンのような何らかの適当なｎ形ドーパントが使用されてもよい。フローティング拡散領域２５は、トランスファゲートスタック３０におけるｎ形フォトダイオード領域２２とは反対側に形成される。ソース／ドレイン領域６０は、リセットゲートスタック３０におけるフローティング拡散領域２５とは反対側に形成される。
図３Ｄは、第１の絶縁層２３３の形成を示している。この層２３３は、本技術分野において知られた方法により形成された、特には、テトラエチルオルトケイ酸（ＴＥＯＳ）、二酸化シリコン、窒化シリコン、酸窒化物のような何らかの絶縁材料であり得る。
図３Ｅは、基板１１内の表面層２３の形成を示している。この図示された実施形態においては、ホウ素やインジウムのようなｐ形ドーパント、又は何らかの他の適当なｐ形ドーパントを使用して、ｐ形表面層２３が形成される。或いは、もし望まれるのであれば、表面層２３は領域２２（図３Ｃ）の前に形成可能である。
第１の絶縁層２３３が、図３Ｅに示されるようにエッチングされる。層２３３の残った部分は、リセットゲートスタック３０の側壁及びトランスファゲートスタック３０の側壁に側壁スペーサを形成する。層２３３は、トランスファゲートスタック３０の一部分及びフォトダイオード２１の上に残っている。そのようにする代わりに、側壁スペーサ（不図示）のみがゲートスタック３０上に残るよう、第１の絶縁層２３３がパターン化／エッチングされることも可能である。
随意ではあるが、第２の絶縁層２３４（例えばＴＥＯＳ層）が第１の絶縁層２３３上に形成されて、図３Ｅに示された構造が得られるようにしてもよい。
図３Ｆに示されるように、第３の絶縁層２５０が第２の絶縁層２３４上に形成される。図３Ｆの実施形態では、第２の絶縁層２５０はホウリンケイ酸ガラス（ＢＰＳＧ）の層である。それに代えて、第３の絶縁層が、例えば、特には二酸化シリコン、ホウケイ酸ガラス（ＢＳＧ）、又はリンケイ酸ガラス（ＰＳＧ）であってもよい。第３の絶縁層２５０は、例えば化学機械研磨（ＣＭＰ）ステップによって平坦化される。
図３Ｇに示されるように、第２の絶縁層２３４及び第３の絶縁層２５０に開口２５２、２５３が形成される。これらの開口２５２、２５３は、何らかの既知の技術によって形成可能である。開口２５２は、ゲートスタック３０の電極３０ｂを露出するために形成される。開口２５３は、フローティング拡散領域２５及びソース／ドレイン領域６０を露出するために形成される。
図３Ｈは、開口２５２、２５３を充填する第１の導電層２７１の形成を示している。好ましくは、第１の導電層２７１はポリシリコン層である。第２の導電層２７２が第１の導電層２７１上に形成される。第２の導電層２７２は、単一材料の層又は２つ以上の材料の層からなる混合層であり得る。例えば、第２の導電層２７２は、特にはケイ化タングステン、ケイ化チタン、ケイ化コバルト、ケイ化モリブデン、又はケイ化タンタルのようなケイ化物層、或いは、特には窒化タングステン（ＷＮＸ）／タングステン、窒化チタン／タングステン（ＴｉＮ／Ｗ）のようなバリア金属／耐火金属の層であり得る。なお、低抵抗が必要とされない適用例では、第２の導電層２７２は要求されない。
第１及び第２の導電層２７１、２７２はパターン化されて、図３Ｉに示されるような導電体２７０が形成される。上述したように、導電体２７０が形成される際にフォトダイオード２１が保護されるので、導電体２７０の形成によって暗電流が目立って増大することはない。この図示された実施形態では、フォトダイオード２１が第１、第２、及び第３の絶縁層２３３、２３４、２５０によって保護される。
第４の絶縁層２５１が導電体２７０及び第３の絶縁層２５０の上に形成されて、図２に示された構造が得られる。第４の絶縁層２５１は、例えば二酸化シリコン、ＢＳＧ、ＰＳＧ、又はＢＰＳＧであり得る。従来の製造方法を使用して、ピクセル２００の他の構造（不図示）が形成される。例えば、シールディング、導電体２７０を行ライン７０に接続するための金属化層、及びピクセル２００のその他の接続が形成される。
図４は、本発明の他の例示的実施形態に係るピクセルセル４００の断面図である。このピクセルセル４００は、第１の導電層２７１が第３の絶縁層２５０内にのみ形成されていることを除き、ピクセルセル２００（図２）と同様である。ピクセルセル４００は、第１の導電層２７１が形成された後であって第２の導電層が形成される前に、第１の導電層２７１が例えば化学機械研磨（ＣＭＰ）ステップによって平坦化されるということを除いて、図３Ａ〜３Ｉに関連して先に述べたように形成可能である。従って、第２の導電層２７２のみがパターン化される。
また、図４の実施形態では、第２の導電層２７２がポリシリコン層を更に含んでもよい。従って、第２の導電層２７２は、例えば、ポリシリコン／ケイ化物、又はポリシリコン／バリア金属／耐火金属の層からなる構造を有することが可能である。
図５は、本発明の他の例示的実施形態に係るピクセルセル５００の断面図である。このピクセルセル５００は、平坦化された第３の絶縁層２５０が省略されているということを除いて、ピクセルセル２００（図２）と同様である。ピクセルセル５００は、平坦化された第３の絶縁層２５０を形成するステップが省略されること、開口２５２が第２の絶縁層２３４及びゲート絶縁層３０ｃを貫通して形成されること、及び、開口２５３が第２の絶縁層２３４を貫通して形成されることを除き、図３Ａ〜３Ｉに関連して先に述べたように形成可能である。
以上の実施形態は４Ｔのピクセルセル２００（図２）、４００（図４）、及び５００（図５）に関連して述べたが、ピクセルセル２００、４００、５００の構成はほんの一例にすぎず、本発明はそれらとは異なる数のトランジスタを有する他のピクセル回路内に含まれるようにしたものであってもよい。限定はされないが、そのような回路が３トランジスタ（３Ｔ）のピクセルセル又は５トランジスタ（５Ｔ）以上のピクセルセルを含んでいてもよい。３Ｔのセルは、トランファトランジスタを省略するが、光変換デバイスに隣接するリセットトランジスタを有していてもよい。５Ｔ、６Ｔ、７Ｔのピクセルセルは、それぞれ、シャッタトランジスタ、ＣＭＯＳフォトトランジスタ、及びアンチブルーミングトランジスタのような１個、２個、又は３個のトランジスタを追加しただけ、４Ｔのピクセルセルとは異なっている。更に、以上の実施形態はＣＭＯＳピクセルセル２００、４００、５００と関連して述べられているが、本発明は電荷結合デバイス（ＣＣＤ）イメージセンサ内のピクセルセルにも適用可能である。
典型的なシングルチップのＣＭＯＳイメージセンサ６００が、図６のブロック図に示されている。このイメージセンサ６００は、１つ以上のピクセルセル、例えば上述したような低抵抗導電体２７０を含んだピクセルセル２００（図２）、を有するピクセルセルアレイ６８０を含んでいる。アレイ６８０のピクセルセルは、所定の行数及び列数に配列されている。或いは、ピクセルアレイ６８０はピクセルセル４００（図４）及び／又は５００（図５）を含むことも可能である。
動作時には、アレイ６８０内のピクセルセルの行が１つずつ読み出される。従って、アレイ６８０の行方向に並んだピクセルセルは、全て、行選択ラインによって同時に読み出しの選択がなされ、その選択された行方向に並んだ各ピクセルセルは、受光した光を表す信号をその列方向の読み出しラインに供給する。アレイ６８０では、各列も選択ラインを有しており、各列のピクセルセルは列選択ラインに応答して選択的に読み出される。
アレイ６８０の行ラインは、行アドレスデコーダ６８０に応答して行ドライバ６８２によって選択的にアクティベートされる。列選択ラインは、列アドレスデコーダ６８５に応答して列ドライバ６８４によって選択的にアクティベートされる。アレイ６８０は、ピクセル信号の読み出しのために適当な行及び列ラインを選択するためのアドレスデコーダ６８１、６８５を制御するタイミング及びコントロール回路６８３によって、駆動される。
列読み出しライン上の信号は、典型的には、各ピクセルセルのためのピクセルリセット信号（Ｖｒｓｔ）及びピクセルイメージ信号（Ｖｐｈｏｔｏ）を含んでいる。それら両信号は、列ドライバ６８４に応答してサンプル及びホールド回路（Ｓ／Ｈ）６８６内に読み込まれる。差信号（Ｖｒｓｔ−Ｖｐｈｏｔｏ）が各ピクセルセル毎に作動増幅器（ＡＭＰ）６８７によって生成され、各ピクセルセルの差信号がアナログ・ディジタル変換器（ＡＤＣ）６８８によってディジタル化される。このアナログ・ディジタル変換器６８８は、そのディジタル化されたピクセル信号をイメージプロセッサ６８９に供給し、ここで、イメージ出力を規定するディジタル信号を提供する前に、適当なイメージ処理が行なわれる。
図７は、図６のイメージセンサ６００を含むプロセッサシステム７００を示している。このプロセッサシステム７００は、イメージセンサデバイスを含むディジタル回路を有するシステムの一例である。限定はされないが、そのようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシンビジョン、車両ナビゲーション、ビデオフォン、サーベイランスシステム、オートフォーカスシステム、スタートラッカーシステム、動作検知システム、イメージ安定化システム、及びデータ圧縮システムを含んでいてもよい。
システム７００、例えばカメラシステムは、一般に、バス７６３を介して入力／出力（Ｉ／Ｏ）デバイス７６１と通信する、マイクロプロセッサのような中央処理ユニット（ＣＰＵ）７６０を備えている。イメージセンサ６００も、バス７６３を介してＣＰＵ７６０と通信する。システム７００は、ランダムアクセスメモリ（ＲＡＭ）７６２をも含んでおり、また、フラッシュメモリのようなリムーバブルメモリ７６４を含んでいてもよく、それらもバス７６３を介してＣＰＵ７６０と通信する。イメージセンサ６００は、単一の集積回路上又はプロセッサとは異なるチップ上のメモリストレージと共に、或いはそれなしで、ＣＰＵ、ディジタル信号プロセッサ、又はマイクロプロセッサのようなプロセッサと組み合わされてもよい。
なお、再度述べておくが、以上の記載及び図面は例示的なものであり、本発明の目的、構成、及び効果を達成する好ましい実施形態を示したものである。本発明が以上に示された実施形態に限定されることを意図するものではない。特許請求の範囲の精神及び範囲内での本発明の変更は、本発明の考慮された一部分である。
Claims (67)
- ピクセルセルであって、
基板の表面に設けられた光変換デバイスと、
電荷又は信号が出力又は受け取られる少なくとも１つのコンタクト領域と、
前記光変換デバイス及び前記少なくとも１つのコンタクト領域の上に設けられた第１の絶縁層と、
前記少なくとも１つのコンタクト領域に接触する少なくとも１つの導電体とを備え、
前記少なくとも１つの導電体は、前記第１の絶縁層を貫通して延び前記少なくとも１つのコンタクト領域に接触するポリシリコン含有材料を備える、ピクセルセル。 - 導電性材料が前記ポリシリコン含有材料の上に前記ポリシリコン含有材料に接触して設けられ、該導電性材料はケイ化物及び耐火金属のうちの少なくとも１つからなる請求項１記載のピクセルセル。
- 前記少なくとも１つのコンタクト領域はゲート電極である請求項１記載のピクセルセル。
- 前記ゲート電極は、トランスファトランジスタ、リセットトランジスタ、行選択トランジスタ、ソースフォロワトランジスタのうちの１つのゲート電極である請求項２記載のピクセルセル。
- 前記少なくとも１つのコンタクト領域はフローティング拡散領域である請求項１記載のピクセルセル。
- 前記少なくとも１つのコンタクト領域はトランジスタのソース／ドレイン領域である請求項１記載のピクセルセル。
- 前記導電性材料はケイ化物からなる請求項２記載のピクセルセル。
- 前記導電性材料は、ケイ化タングステン、ケイ化チタン、ケイ化コバルト、ケイ化モリブデン、及びケイ化タンタルからなるグループの中から選択されたケイ化物からなる請求項７記載のピクセルセル。
- 前記導電性材料はバリア金属／耐火金属層からなる請求項２記載のピクセルセル。
- 前記導電性材料は窒化タングステン／タングステン層からなる請求項９記載のピクセルセル。
- 前記導電性材料は窒化チタン／タングステン層からなる請求項９記載のピクセルセル。
- 前記導電性材料は窒化タングステン層からなる請求項２記載のピクセルセル。
- 前記光変換デバイスの上であって前記第１の絶縁層の下に設けられた第２の絶縁層を更に備える請求項１記載のピクセルセル。
- 前記ポリシリコン含有材料は前記第１の絶縁層の上面と同一平面上にある上面を有する請求項１記載のピクセルセル。
- 前記ポリシリコン含有材料の上面が前記第１の絶縁層の上面の上にある請求項１記載のピクセルセル。
- 複数のコンタクト領域及び複数の導電体を更に備え、各導電体はそれぞれのコンタクト領域に接触している請求項１記載のピクセルセル。
- ピクセルセルであって、
基板の表面に設けられた光変換デバイスと、
前記光変換デバイスに接続され、ゲート電極と該ゲート電極上のゲート絶縁体とを有する第１のトランジスタと、
前記光変換デバイス及び前記第１のトランジスタの上に設けられた少なくとも１つの絶縁層と、
前記ゲート電極に接触する第１の導電体とを備え、
前記導電体は、前記ゲート電極に接触するよう前記第１の絶縁層及び前記ゲート絶縁体を貫通して延びるポリシリコン含有材料を備える、ピクセルセル。 - 導電性材料が前記ポリシリコン含有材料の上に前記ポリシリコン材料に接触して設けられ、前記導電性材料はケイ化物及び耐火金属のうちの少なくとも１つからなる請求項１７記載のピクセルセル。
- 前記第１のトランジスタに接続されたフローティング拡散領域と、該フローティング拡散領域に接触する第２の導電体とを更に備え、該第２の導電体は、前記ゲート電極に接触するよう前記少なくとも１つの絶縁層及び前記ゲート絶縁体を貫通して延びる前記ポリシリコン含有材料と、前記ポリシリコン含有材料の上に前記ポリシリコン含有材料に接触して設けられた前記導電性材料とを備える請求項１７記載のピクセルセル。
- 前記光変換デバイスの上であって前記少なくとも１つの絶縁層の下に設けられた第２の絶縁層を更に備える請求項１７記載のピクセルセル。
- 前記少なくとも１つの絶縁層はホウリンケイ酸ガラスからなる請求項１７記載のピクセルセル。
- 前記少なくとも１つの絶縁層はテトラエチルオルトケイ酸からなる請求項１７記載のピクセルセル。
- イメージセンサであって、
基板と、
ピクセルセルのアレイとを備え、
少なくとも１つのピクセルセルが、
基板の表面に設けられた光変換デバイスと、
電荷又は信号が出力又は受け取られる少なくとも１つのコンタクト領域と、
前記光変換デバイス及び前記少なくとも１つのコンタクト領域の上に設けられた第１の絶縁層と、
前記少なくとも１つのコンタクト領域に接触する少なくとも１つの導電体とを備え、
前記少なくとも１つの導電体は、前記第１の絶縁層を貫通して延び前記少なくとも１つのコンタクト領域に接触するポリシリコン含有材料を備える、イメージセンサ。 - 導電性材料が前記ポリシリコン含有材料の上に前記ポリシリコン含有材料に接触して設けられ、該導電性材料はケイ化物及び耐火金属のうちの少なくとも１つからなる請求項２３記載のイメージセンサ。
- 前記少なくとも１つのコンタクト領域はゲート電極である請求項２３記載のイメージセンサ。
- 前記ゲート電極は、トランスファトランジスタ、リセットトランジスタ、行選択トランジスタ、ソースフォロワトランジスタのうちの１つのゲート電極である請求項２５記載のイメージセンサ。
- 前記少なくとも１つのコンタクト領域はフローティング拡散領域である請求項２３記載のイメージセンサ。
- 前記少なくとも１つのコンタクト領域はトランジスタのソース／ドレイン領域である請求項２３記載のイメージセンサ。
- 前記導電性材料はケイ化物層からなる請求項２４記載のイメージセンサ。
- 前記導電性材料は、ケイ化タングステン、ケイ化チタン、ケイ化コバルト、ケイ化モリブデン、又はケイ化タンタルからなるグループの中から選択されたケイ化物からなる請求項２９記載のイメージセンサ。
- 前記導電性材料はバリア金属／耐火金属層からなる請求項２４記載のイメージセンサ。
- 前記導電性材料は窒化タングステン／タングステン層からなる請求項３１記載のイメージセンサ。
- 前記導電性材料は窒化チタン／タングステン層からなる請求項３１記載のイメージセンサ。
- 前記導電性材料は窒化タングステン層からなる請求項２４記載のイメージセンサ。
- 前記光変換デバイスの上であって前記第１の絶縁層の下に設けられた第２の絶縁層を更に備える請求項２３記載のイメージセンサ。
- 複数のコンタクト領域及び複数の導電体を更に備え、各導電体はそれぞれのコンタクト領域に接触している請求項２３記載のイメージセンサ。
- 前記少なくとも１つの導電体に接続された少なくとも１つのラインを更に備え、該ラインは前記少なくとも１つのピクセルセルの外部の回路に接続されている請求項２３記載のイメージセンサ。
- 前記少なくとも１つのピクセルセルは４トランジスタのピクセルセルである請求項２３記載のイメージセンサ。
- 前記少なくとも１つのピクセルセルは３トランジスタのピクセルセルである請求項２３記載のイメージセンサ。
- 前記少なくとも１つのピクセルセルは電荷結合デバイス型のピクセルセルである請求項２３記載のイメージセンサ。
- プロセッサシステムであって、
（ｉ）プロセッサと、
（ｉｉ）前記プロセッサに接続されたイメージセンサとを備え、
前記イメージセンサは、
基板と、
ピクセルセルのアレイとを備え、
少なくとも１つのピクセルセルが、
基板の表面に設けられた光変換デバイスと、
電荷又は信号が出力又は受け取られる少なくとも１つのコンタクト領域と、
前記光変換デバイス及び前記少なくとも１つのコンタクト領域の上に設けられた第１の絶縁層と、
前記少なくとも１つのコンタクト領域に接触する少なくとも１つの導電体とを備え、
前記少なくとも１つの導電体は、前記第１の絶縁層を貫通して延び前記少なくとも１つのコンタクト領域に接触するポリシリコン含有材料を備える、プロセッサシステム。 - 導電性材料が前記ポリシリコン含有材料の上に前記ポリシリコン含有材料に接触して設けられ、該導電性材料はケイ化物及び耐火金属のうちの少なくとも１つからなる請求項４１記載のシステム。
- 前記イメージセンサはＣＭＯＳイメージセンサである請求項４１記載のシステム。
- 前記イメージセンサは電荷結合デバイスイメージセンサである請求項４１記載のシステム。
- ピクセルセルを形成する方法であって、
基板の表面に光変換デバイスを形成するステップと、
第１のコンタクト領域を形成するステップと、
前記光変換デバイス及び前記第１のコンタクト領域の上に少なくとも第１の絶縁層を形成するステップと、
前記第１の絶縁層に少なくとも１つの開口を形成するステップと、
前記開口内に、前記コンタクト領域に接触するポリシリコン含有材料を設けるステップと、
を備える方法。 - 前記ポリシリコン含有材料の上に、前記ポリシリコン含有材料に接触する導電性材料層を形成するステップを更に備え、該導電性材料を形成するステップは、ケイ化物及び耐火金属のうちの少なくとも１つを形成することを備える請求項４５記載の方法。
- 前記少なくとも１つのコンタクト領域を形成するステップは、ゲート電極を形成することを備える請求項４５記載の方法。
- 前記少なくとも１つのコンタクト領域を形成するステップは、トランスファトランジスタ、リセットトランジスタ、行選択トランジスタ、及びソースフォロワトランジスタのうちの１つのゲート電極を形成することを備える請求項４７記載の方法。
- 前記少なくとも１つのコンタクト領域を形成するステップは、フローティング拡散領域を形成することを備える請求項４５記載の方法。
- 前記少なくとも１つのコンタクト領域を形成するステップは、トランジスタのソース／ドレイン領域を形成することを備える請求項４５記載の方法。
- 前記導電性材料を設けるステップは、ケイ化物層を形成することを備える請求項４６記載の方法。
- 前記ケイ化物層を形成するステップは、ケイ化タングステン、ケイ化チタン、ケイ化コバルト、ケイ化モリブデン、及びケイ化タンタル層からなるグループの中から選択されたケイ化物からなるケイ化物層を形成することを備える請求項５１記載の方法。
- 前記導電性材料を設けるステップは、バリア金属／耐火金属層を形成することを備える請求項４６記載の方法。
- 前記導電性材料を設けるステップは、窒化タングステン／タングステン層を形成することを備える請求項５３記載の方法。
- 前記導電性材料を設けるステップは、窒化チタン／タングステン層を形成することを備える請求項５３記載の方法。
- 前記光変換デバイスの上であって前記第１の絶縁層の下に第２の絶縁層を形成するステップを更に備える請求項４５記載の方法。
- 前記ポリシリコン含有材料が前記第１の絶縁層の上面と同一平面上に上面を有するように、前記ポリシリコン含有材料及び前記第１の絶縁層を平坦化するステップを更に備える請求項４５記載の方法。
- 前記ポリシリコン含有材料の上に、前記ポリシリコン含有材料に接触する導電性材料層を形成するステップを更に備え、該導電性材料を形成するステップは、ポリシリコン／バリア金属／耐火金属層を形成することを備える請求項５７記載の方法。
- 前記ポリシリコン含有材料の上に、前記ポリシリコン含有材料に接触する導電性材料層を形成するステップを更に備え、該導電性材料を形成するステップは、ポリシリコン／ケイ化物層を形成することを備える請求項５７記載の方法。
- 複数のコンタクト領域を形成するステップと、各開口がそれぞれのコンタクト領域を露出するよう形成された複数の開口を形成するステップとを更に備え、前記ポリシリコン含有層は、前記開口の各々の中に、それぞれのコンタクト領域に接触して形成される請求項４５記載の方法。
- 前記少なくとも１つの導電体に接続された少なくとも１つのラインを形成するステップと、
前記少なくとも１つのラインを前記少なくとも１つのピクセルセルの外部の回路に接続するステップと、
を更に備える請求項４５記載の方法。 - ピクセルセルを形成する方法であって、
基板の表面に光変換デバイスを形成するステップと、
前記光変換デバイスに接続され、ゲート電極と該ゲート電極上のゲート絶縁体とを有する第１のトランジスタを形成するステップと、
前記光変換デバイス及び前記第１のトランジスタの上に少なくとも１つの絶縁層を形成するステップと、
前記少なくとも１つの絶縁層及び前記ゲート絶縁層に、前記ゲート電極へ延びる第１の開口を形成するステップと、
前記第１の開口の中に、前記ゲート電極に接触するポリシリコン含有層を設けるステップと、
を備える方法。 - 前記ポリシリコン含有層の上に、前記ポリシリコン含有層に接触する導電層を設けるステップを更に備え、該導電層はケイ化物及び耐火金属の少なくとも１つからなる請求項６２記載の方法。
- 前記第１のトランジスタに接続されたフローティング拡散層を形成するステップと、
前記第２の絶縁層に、前記フローティング拡散領域へ延びる第２の開口を形成するステップとを更に備え、
前記ポリシリコン含有層を設けるステップは、前記第２の開口の中に前記ポリシリコン含有層を設けることを備える請求項６２記載の方法。 - 前記光変換デバイスの上に第１及び第２の絶縁層を形成するステップを更に備える請求項６２記載の方法。
- 前記少なくとも１つの絶縁層を形成するステップは、ホウリンケイ酸ガラス層を形成することを備える請求項６２記載の方法。
- 前記少なくとも１つの絶縁層を形成するステップは、テトラエチルオルトケイ酸層を形成することを備える請求項６２記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/168,760 | 2005-06-29 | ||
| US11/168,760 US8018015B2 (en) | 2005-06-29 | 2005-06-29 | Buried conductor for imagers |
| PCT/US2006/023878 WO2007005267A1 (en) | 2005-06-29 | 2006-06-20 | Buried conductor for imagers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008545275A true JP2008545275A (ja) | 2008-12-11 |
| JP5483148B2 JP5483148B2 (ja) | 2014-05-07 |
Family
ID=37012140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008519377A Active JP5483148B2 (ja) | 2005-06-29 | 2006-06-20 | ピクセルセル、該ピクセルセルを備えたイメージセンサ、該イメージセンサを備えたプロセッサシステム、及び、ピクセルセルを形成する方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US8018015B2 (ja) |
| EP (1) | EP1897141B1 (ja) |
| JP (1) | JP5483148B2 (ja) |
| KR (1) | KR101008748B1 (ja) |
| CN (1) | CN101253630B (ja) |
| SG (1) | SG161295A1 (ja) |
| TW (1) | TWI339892B (ja) |
| WO (1) | WO2007005267A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018011059A (ja) * | 2012-06-21 | 2018-01-18 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子及びその製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348651B2 (en) * | 2004-12-09 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pinned photodiode fabricated with shallow trench isolation |
| JP4725095B2 (ja) * | 2004-12-15 | 2011-07-13 | ソニー株式会社 | 裏面入射型固体撮像装置及びその製造方法 |
| KR100746222B1 (ko) * | 2005-07-11 | 2007-08-03 | 삼성전자주식회사 | 이미지 센서의 제조방법들 |
| KR101146590B1 (ko) * | 2007-05-29 | 2012-05-16 | 삼성전자주식회사 | 다중우물 시모스 이미지센서 및 그 제조방법 |
| US8343792B2 (en) | 2007-10-25 | 2013-01-01 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing lateral germanium detectors |
| JP2010206173A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP5564874B2 (ja) | 2009-09-25 | 2014-08-06 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| KR101338782B1 (ko) * | 2011-11-29 | 2014-01-10 | 엘지이노텍 주식회사 | 태양전지 및 이의 제조방법 |
| US8853862B2 (en) * | 2011-12-20 | 2014-10-07 | International Business Machines Corporation | Contact structures for semiconductor transistors |
| US9287313B2 (en) * | 2013-03-12 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Active pixel sensor having a raised source/drain |
| US9484373B1 (en) * | 2015-11-18 | 2016-11-01 | Omnivision Technologies, Inc. | Hard mask as contact etch stop layer in image sensors |
| CN109686663A (zh) * | 2018-12-27 | 2019-04-26 | 上海华力微电子有限公司 | 一种半导体结构及其制造方法 |
| CN110444556B (zh) * | 2019-08-30 | 2021-12-03 | 上海华力微电子有限公司 | Cmos传感器及cmos传感器的形成方法 |
| CN110828497B (zh) * | 2019-11-19 | 2022-03-18 | 上海华力微电子有限公司 | 一种垂直栅cmos图像传感器及制造方法 |
| US11152404B2 (en) * | 2019-12-20 | 2021-10-19 | Omnivision Technologies, Inc. | Tunnel contact for a pixel cell in an imaging system |
| CN113130516A (zh) | 2020-01-15 | 2021-07-16 | 联华电子股份有限公司 | 半导体影像感测元件及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336004A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの単位画素 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136355A (en) | 1987-11-25 | 1992-08-04 | Marconi Electronic Devices Limited | Interconnecting layer on a semiconductor substrate |
| US5057448A (en) | 1988-02-26 | 1991-10-15 | Hitachi, Ltd. | Method of making a semiconductor device having DRAM cells and floating gate memory cells |
| KR930004295B1 (ko) | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
| US5528081A (en) | 1993-06-25 | 1996-06-18 | Hall; John H. | High temperature refractory metal contact in silicon integrated circuits |
| JP3413078B2 (ja) | 1997-10-06 | 2003-06-03 | キヤノン株式会社 | 光電変換装置と密着型イメージセンサ |
| JP3988239B2 (ja) | 1998-03-19 | 2007-10-10 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| US6392302B1 (en) | 1998-11-20 | 2002-05-21 | Micron Technology, Inc. | Polycide structure and method for forming polycide structure |
| US6639261B2 (en) * | 1998-12-08 | 2003-10-28 | Micron Technology, Inc. | Method for forming a low leakage contact in a CMOS imager |
| US6287958B1 (en) | 1999-06-03 | 2001-09-11 | Micron Technology, Inc. | Method of manufacturing a self-aligned etch stop for polycrystalline silicon plugs on a semiconductor device |
| US6326652B1 (en) | 1999-06-18 | 2001-12-04 | Micron Technology, Inc., | CMOS imager with a self-aligned buried contact |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP3664939B2 (ja) * | 2000-04-14 | 2005-06-29 | 富士通株式会社 | Ｃｍｏｓイメージセンサ及びその製造方法 |
| IL156497A (en) * | 2002-06-20 | 2007-08-19 | Samsung Electronics Co Ltd | Image sensor and method of fabricating the same |
| JP3795846B2 (ja) * | 2002-08-29 | 2006-07-12 | 富士通株式会社 | 半導体装置 |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| JP2005005573A (ja) * | 2003-06-13 | 2005-01-06 | Fujitsu Ltd | 撮像装置 |
| KR100500573B1 (ko) * | 2003-07-01 | 2005-07-12 | 삼성전자주식회사 | 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 |
| JP4578792B2 (ja) * | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
| KR100539253B1 (ko) * | 2004-03-10 | 2005-12-27 | 삼성전자주식회사 | 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 |
| KR100719338B1 (ko) * | 2004-06-15 | 2007-05-17 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
-
2005
- 2005-06-29 US US11/168,760 patent/US8018015B2/en not_active Expired - Lifetime
-
2006
- 2006-06-20 WO PCT/US2006/023878 patent/WO2007005267A1/en not_active Ceased
- 2006-06-20 KR KR1020087002377A patent/KR101008748B1/ko active Active
- 2006-06-20 JP JP2008519377A patent/JP5483148B2/ja active Active
- 2006-06-20 EP EP06785137.8A patent/EP1897141B1/en active Active
- 2006-06-20 SG SG201002711-8A patent/SG161295A1/en unknown
- 2006-06-20 CN CN200680031770.6A patent/CN101253630B/zh active Active
- 2006-06-29 TW TW095123542A patent/TWI339892B/zh active
-
2007
- 2007-05-01 US US11/797,194 patent/US7842523B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336004A (ja) * | 2003-04-30 | 2004-11-25 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの単位画素 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018011059A (ja) * | 2012-06-21 | 2018-01-18 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101253630B (zh) | 2016-08-24 |
| TW200709401A (en) | 2007-03-01 |
| US8018015B2 (en) | 2011-09-13 |
| CN101253630A (zh) | 2008-08-27 |
| KR101008748B1 (ko) | 2011-01-14 |
| US7842523B2 (en) | 2010-11-30 |
| JP5483148B2 (ja) | 2014-05-07 |
| SG161295A1 (en) | 2010-05-27 |
| US20070200181A1 (en) | 2007-08-30 |
| WO2007005267A1 (en) | 2007-01-11 |
| TWI339892B (en) | 2011-04-01 |
| US20070001235A1 (en) | 2007-01-04 |
| EP1897141B1 (en) | 2019-06-12 |
| KR20080022225A (ko) | 2008-03-10 |
| EP1897141A1 (en) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7842523B2 (en) | Buried conductor for imagers | |
| US7800146B2 (en) | Implanted isolation region for imager pixels | |
| US8283710B2 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| US7662657B2 (en) | Transparent metal shielded isolation for image sensors | |
| US8129761B2 (en) | Contacts for CMOS imagers and method of formation | |
| US20060208288A1 (en) | Imaging with gate controlled charge storage | |
| US7608870B2 (en) | Isolation trench geometry for image sensors | |
| JP2007504666A (ja) | イメージングのための光センサにおける暗電流の抑制 | |
| JP2006526290A (ja) | Ｃｍｏｓａｐｓ用のダブルピンフォトダイオードおよびその形成方法 | |
| US7279770B2 (en) | Isolation techniques for reducing dark current in CMOS image sensors | |
| US7667250B2 (en) | Vertical gate device for an image sensor and method of forming the same | |
| US20070045682A1 (en) | Imager with gradient doped EPI layer | |
| US8105864B2 (en) | Method of forming barrier regions for image sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120209 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130723 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131111 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5483148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |