JP2008543129A - 複数のチャネルを受信するためのシステム及び方法 - Google Patents

Abstract

開示される実施形態は、通信受信器で複数のチャネルを受信するシステム２００及び方法４００に関する。システム２００は、入力信号を第１及び第２のデジタル信号に変換するアナログ−デジタル変換器２１０と、第１のデジタル信号を処理する第１の処理装置２２０，２３０，２４０とを有する第１のモジュール２０６、並びに、第２のデジタル信号を処理する第２の処理装置２６０，２７０，２８０を有する第２のモジュール２５６を有する。方法４００は、アナログ信号を受信するステップ４０２と、アナログ信号を第１及び第２のデジタル信号に変換するステップ４０４と、第１のデジタル信号を第１のインターフェースに通すステップ４０６と、この第１のデジタル信号を第１の複数の出力信号を生成するよう処理するステップ４０８と、第２のデジタル信号を第２のインターフェースに通すステップ４１０と、この第２のデジタル信号を第２の複数の出力信号を生成するよう処理するステップ４１２とを有する。

Description

本発明は、概して、通信受信器に関する。本発明は、より具体的には、アナログ−デジタル変換の後に実行される信号分割を用いて複数のチャネルを同調させるためのシステム及び関連する方法に関する。

当該項目は、様々な技術的態様を読者に紹介することを目的とする。かかる技術的態様は、以下で記載及び／又は請求される本発明の様々な態様に関連する。本論は、本発明の様々な態様のより良い理解を容易にするよう、背景となる情報を読者に与える助けとなると考えられる。従って、当然、かかる記述はこの観点から読まれるべきであり、先行技術を認めるものとして読まれるべきではない。

近年、家庭へのメディア配信は急速に変化しつつある。今日、消費者は、衛星システム、ケーブルシステム、及びインターネットを含む多数のソースから、家庭で同時に、１００を越える異なる番組マテリアルを受信することができる。明らかなように、消費者は、現在、これまでよりも多くの番組選択肢から選択することができる。

消費者製品は、また、多数の利用可能な番組選択肢に基づき、消費者の新しい要求に即応するよう変化している。新しい消費者機器は、しばしば、ピクチャ・イン・ピクチャにより、１度に少なくとも２つの番組を観賞することを可能にし、更に、後の観賞のために１よりも多い番組の録画を可能にする。幾つかの機器は、家族全員に番組を再配信する能力を有しうる。

しかし、実際に信号を受信する機器は、この期間全体を通して、ほんの僅かしか変化していない。従来のチューナは、通常、情報の単一の物理的なチャネル周波数にしか同調することができない。１よりも多い情報チャネルが望まれる場合、従来のアプローチは、無線周波数（ＲＦ）信号の電力を分割し、分割信号の夫々を別個のチューナへ供給することができる。ＲＦ信号が分割されると、信号エネルギー及び全体的な信号性能の損失が夫々の別個のチューナで生ずる。幾つかの場合に、１よりも多いＲＦ分割が必要とされるが、これは、各チューナが利用可能な信号を更に劣化させる。これは、例えば、４つのチューナがアプリケーションに必要とされる場合に、必要とされうる。信号エネルギーの損失を解決するために、信号は、ＲＦ分割の前又は後に、能動的に増幅されうるが、かかる増幅は、付加的な雑音及び歪みを信号に導入することがある。従って、分割信号は、最初の信号分割の前に受信された信号よりも低い信号品質を有しうる。

現在複数のチューナ受信器を利用するシステムは、デジタル衛星テレビジョンサービスである。実際に、目下より一般的には、含まれる少なくとも２つのチューナを備えた衛星受信器が見うけられる。将来的に、衛星受信器は、５個程度のチューナを有しうる。更に、システム仕様の変更は、余分のチューナが、常に、例えば番組ガイド又は他のダウンロード可能な特性などの制御情報を受信することができることを必要としうる。

受信器フロント及び技術における近年の進歩は、ますます回路をデジタル信号処理分野にシフトすることによって、衛星受信器設計の展望を変え始めている。チューナに見うけられる従来のアナログ機能の多くは、現在、デジタル回路へと移行しつつある。回路をデジタル分野へ移動させる利点は、例えばＲＦスプリッタのようなアナログデバイスに関連する潜在的な信号劣化を軽減することが可能である点である。

しかし、複数のチャネルを受信可能な受信器に関する更なる複雑な要素は、各チャネルに対するデータが、例えば映像及び音声の復号化などの更なる処理において使用され得るデータを供給するよう、個々に復調されるべき点である。通常、復調処理は、符号化された信号の復調と、転送の間に生じた如何なるエラーも修復又は特定するためのエラー補正の実行とを含む。復調処理は、また、現在のチャネル欠陥を与えられる受信を支援するようイコライゼーションを含んでも良い。例えばシリコン集積回路のような回路の設計及び実施における物理的な制限のために、単一のシリコンダイ上に少数の復調システムよりも多くを有することは可能ではない。

先に述べたように、従来のアプローチは、全体的設計においてあらゆる復調システムのために別個のチューナシステムを含むことができる。しかし、このアプローチは、上述したような性能劣化を欠点とする。従って、信号の性能劣化を最小限とし、デジタル回路設計を促進することによって得られる拡大を利用する、複数のチャネルを受信可能なシステムを有することが望ましい。

開示される実施形態は、通信受信器において複数のチャネルを受信するシステム及び方法に関する。当該システムは、入力信号を第１のデジタル信号及び第２のデジタル信号に変換するアナログ−デジタル変換器と、前記第１のデジタル信号を処理する第１の処理装置とを有する第１のモジュール、並びに、前記第２のデジタル信号を処理する第２の処理装置を有する第２のモジュールを有する。

当該方法は、アナログ信号を受信するステップと、前記アナログ信号を第１のデジタル信号及び第２のデジタル信号に変換するステップと、前記第１のデジタル信号を第１のインターフェースに通すステップと、第１の複数の出力信号を生成するよう前記第１のインターフェースを通った前記第１のデジタル信号を処理するステップと、前記第２のデジタル信号を第２のインターフェースに通すステップと、第２の複数の出力信号を生成するよう前記第２のインターフェースを通った前記第２のデジタル信号を処理するステップとを有する。

本発明の特徴及び効果について、一例として与えられる以下の記載から、より明らかとする。

本発明の１又はそれ以上の特定の実施形態が以下に記載される。かかる実施形態の簡潔な説明を与えるために、実際の実施の全ての特徴事項が明細書において記載されるわけではない。当然、いずれかのエンジニアリング又は設計プロジェクトなどにあるような、いずれかのかかる実施の開発において、多数の実施時特有の決定が、システム関連及びビジネス関連の制約の順守のように、開発者の特定の目的を達成するよう為されなければならない。開発者の特定の目的は実施ごとに異なる。更に、当然、かかる開発努力は複雑であり、且つ、時間がかかるが、とは言っても、本開示の利益を享受する所謂当業者にとって、設計、製作、及び製造の通常の取り組みである。

以下は、衛星信号を受信するために使用される回路について記載する。信号入力がその他の手段によって供給され得るところの、他の形式の信号を受信するために使用される他のシステムは、極めて類似する構造を有しうる。ここで記載される回路の実施形態が単に１つの可能性のある実施形態にすぎないことは、当業者には明らかである。そのようなものとして、代替の実施形態において、回路の構成要素は再配置又は削除されても良く、あるいは、追加の構成要素が加えられても良い。例えば、軽微な変更により、記載される回路は、ケーブルネットワークから配信されるものように、衛星でない映像及び音声サービスにおいて使用されるよう構成され得る。

ここで図１を参照すると、本発明の好ましい実施形態のブロック図が示されている。図１は、衛星信号受信システムにおいて受信器で使用されるチューナ復調器回路１００を示す。チューナ復調器回路１００は、概して、例えば集積回路（ＩＣ）のような、単一の電気的に動作可能なモジュール内に組み込まれても良い。アナログＲＦ入力信号は、チューナ復調器回路１００へ供給される。ＲＦ入力信号は、１〜２ギガヘルツ（ＧＨｚ）の間のＬバンド周波数範囲にある中間周波数（ＩＦ）へダウンコンバートされる送信された衛星信号を表す。Ｌバンド信号は、全てのスペクトルと、システム内の特定の衛星からの特定の偏光信号（ｐｏｌａｒｉｚｅｄ ｓｉｇｎａｌ）に対応する関連する信号とを含む。例えば、Ｌバンド信号は、全てまとめて周波数分割多重化された、約９５０から１４５０ＭＨｚの間の周波数範囲を占める情報の１６個の特定の物理チャネルを含みうる。各チャネルは、帯域幅が約２０ＭＨｚであり、多数の個々のプログラムストリームを搬送することができる。

１よりも多い個々のチャネルを表す入力信号は、チューナ復調器回路１００へ入力され、高速アナログ−デジタル（Ａ／Ｄ）変換器１１０へ送られる。入力信号は、チューナ復調器回路１００に入力される前に、例えば増幅器及びフィルタのような回路（図示せず。）によって処理されても良い。高速Ａ／Ｄ変換器１１０は、デジタル出力を生成するようＬバンド信号をサンプリングする。サンプリングクロック（図示せず。）は、また、高速Ａ／Ｄ変換器１１０に入力される。サンプリングクロックは、水晶からの一定のクロック発生源であっても良く、あるいは、位相ロックループ（ＰＬＬ）発振器を用いる他の発生源から生成されても良い。サンプリングクロック周波数は、Ｌバンド信号全体の適切なサンプリングを可能にするよう選択され得る。一実施形態で、９３３メガヘルツ（ＭＨｚ）のサンプリング周波数が、９６０ＭＨｚから１４４０ＭＨｚの周波数範囲でＬバンド信号をサンプリングするよう選択される。Ａ／Ｄ変換器１１０の出力は、各サンプルが多数のビットによって表されるデジタルワードである場合に、Ｌバンド信号の時間サンプルの組を表す。好ましい実施形態で、Ａ／Ｄ変換器１１０の出力部でのサンプルは、８ビットによって表されるデジタルワードである。用いられるサンプリング処理により、Ａ／Ｄ変換器１１０の出力部のサンプリングされたデジタル出力の周波数スペクトルは、周波数シフトされても良く、且つ／あるいは、入力部でのアナログ信号としての周波数におけるその元の位置に対して転置されても良い。

Ａ／Ｄ変換器１１０の出力部からの信号は、デジタルチューナブロック１２０へ接続する。Ａ／Ｄ変換器１１０の出力部での信号は、例えば、毎秒９３３メガサンプルで８ビットのデータを表す超高速デジタル信号である。問題は、モジュール内の他の機能部へそのような高速で信号を供給することにある。超高速デジタル信号は、例えば、４６６．５ＭＨｚで８ビット信号の２つの組を表す、２又はそれ以上の信号に逆多重化され得る。逆多重化及び他のタイミング機能は、Ａ／Ｄ変換器１１０内に見つけられ得る。次いで、信号は第１のインターフェース１１２を介して供給され得る。超高速デジタル信号はモジュール内に含まれるので、非標準の信号フォーマット及びインターフェース方式が、デジタルチューナブロック１２０へ超高速デジタル信号を接続する際に使用され得る。第１のインターフェース１１２は、Ａ／Ｄ変換器１１０とデジタルチューナブロック１２０との間の電気的な接続を容易に提供することができる。一実施形態で、超高速信号は、接地面のみを基準とするひと組の信号として、制御された電気的長さの制御されたインピーダンスインターフェースを介して、第１のインターフェース１１２上に供給される。

デジタルチューナブロック１２０は、更なる個々のチャネル復調及び処理に必要なベースバンドデジタルデータの１又はそれ以上の特定のチャネルをダウンコンバート及び生成するよう、スペクトル全体のデジタル信号処理を提供する。ここで使用される語「ベースバンド」は、ベースバンドにある、又は、ベースバンドの近くの周波数範囲にある信号を表すために使用される。一実施形態で、３つの異なったデジタルベースバンド信号が、デジタルチューナブロック１２０からの出力として供給される。実際には、供給されるデジタルベースバンド信号の数は、元のＬバンド信号入力で与えられるチャネルの数、デジタルチューナブロック１２０がダウンコンバート及び生成することができる同時チャネルの数、及び／又は、次に続くことができる復調器の数によって制限される。

１又はそれ以上のベースバンドデジタル信号は、送信のために更に符号化され、従って、実際のプログラム情報が利用可能となる前に、更に、復調され、送信エラーを補正されるべきである。復調及び復号化は、個々のチャネル信号が用いてきた送信基準に依存して、高度変調及び圧縮（ＡＭＣ）復調器１３０ａ、ｂ又はレガシー（ｌｅｇａｃｙ）復調器１４０のいずれか一方で実行される。使用される復調器の形式及び数は設計選択事項であり、好ましい実施形態では、２つのＡＭＣ復調器及び１つのレガシー復調器が含まれている。

ＡＭＣ復調器１３０ａ、ｂ及びレガシー復調器１４０は、必要とされる送信基準に従って信号の復調、送信イコライゼーション（ｅｑｕａｌｉｚａｔｉｏｎ）、及びエラー補正のためのデジタル信号処理を含む。特に、レガシー復調器は、四位相偏位変調（Ｑｕａｔｅｒｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ；ＱＰＳＫ）フォーマットを伴う動画エンターテイメントグループ標準ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｎｔｅｒｔａｉｎｍｅｎｔ Ｇｒｏｕｐ）−２フォーマットで送信されるトランスポートストリームを復調及び復号化するために必要とされる処理を含む。ＡＭＣ復調器は、レガシー復調器に含まれる処理に加えて、８−ＰＳＫ変調及び低密度パリティ検査（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ；ＬＤＰＣ）エラー補正を伴うＭＰＥＧジョイントビデオチーム（Ｊｏｉｎｔ Ｖｉｄｅｏ Ｔｅａｍ；ＪＶＴ）フォーマットで送信される信号を復調するために必要とされる処理を含む。ＡＭＣ復調器は、また、更により複雑なフォーマットの信号回復を増進するよう、イコライゼーションシステムを有することができる。復調器のこれらの形式のいずれか一方の個々の詳細な動作に関する更なる詳細は、本明細書の範囲を越える。

ＡＭＣ復調器１３０ａ、ｂ及びレガシー復調器１４０は、夫々、トランスポート出力１、２及び３とラベルを付された出力を供給する。トランスポート出力は、音声、映像又はデータ情報の個々の又は複数のプログラムストリームを含み、プログラム及び情報の実際の表示のためにデジタル音声／映像復号化処理へと送られる。

集合的に、デジタルチューナブロック１２０、ＡＭＣ復調器１３０ａ、ｂ及びレガシー復調器１４０は、第１のインターフェース１１２を介して供給される第１の信号に対する処理を構成する。他の処理は、当該技術で知られるように含まれても良い。他の機能及びブロックが、また、同調及び信号処理機能を制御する制御装置を含め、チューナ復調器回路１００において、図示されないが、存在しても良い。また、制御回路は、しばしば室外ユニットと称される、衛星システムの外部処理モジュールを制御するために、チューナ復調器に存在しても良い。室外ユニットは、異なる衛星又は偏光（ｐｏｌａｒｉｚａｔｉｏｎ）の間を切り替えるための回路及び処理を含みうる。チューナ復調器回路１００は、また、予め選択されたチャネルの組が、記載されるように、受信器へ、更にはチューナ復調器へ１つのケーブルで伝送されることを可能にするために、チャネルのある事前選択を提供することが可能な外部回路に対する制御を含みうる。

先に論じられた物理的なシリコン加工の制限のために、例えばＡＭＣ復調器１３０ａ、ｂ又はレガシー復調器１４０のような少数の復調器しか、如何なる単一モジュール又は集積回路にも存在し得ない。例えば、３つのかかる回路は存在することができる。しかし、例えば、１つのシステム内で同時に利用可能な信号チャネルの全てを復調することが必要とされる又は望まれることがある。追加の復調器を設けるために、同調が行われる前に信号を分けることが望ましい。

信号の分割に対応するために、高速データ出力及び第２のインターフェース１１４がＡ／Ｄ変換器１１０へ接続される。第２のインターフェース１１４を介する高速データ出力は、デジタル同調及び復調の前のデジタルデータ信号を表す。高速データ出力は、ある高速シリアル又はパラレルバスシステムを用いてチューナ復調器１００から外部に与えられ得る。例えば、一実施形態で、第２のインターフェース１１４は、パラレル８ビットバスで低電圧差動信号伝達（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ；ＬＶＤＳ）プロトコルを利用することができる。当業者によく知られているように、他のインターフェース形式及びフォーマットが可能である。更に、第１のインターフェース１１２に関して記載されたように、高速データ出力は、動作データ速度を減じるために多重化され得る。高速データ出力信号は、第２のインターフェース１１４においてＬＶＤＳを用いる配信に適した方法で逆多重化され得、第１のインターフェース１１２の方式とは異なりうる。一実施形態で、信号は４倍だけ逆多重化され、結果として、２３３．２５ＭＨｚのバス速度で並行して動作する８ビット信号の４つの組が得られる。

更に、インターフェースの未知の外部特性により、少なくとも１つの同期信号を供給することが望ましいことがある。同期信号は、元の高速クロック及び逆多重化クロック、又は当該技術で知られる他の同期信号でありうる。逆多重化及び同期の全ては、Ａ／Ｄ変換器１１０内で更に発生し、第２のインターフェース１１４を介して供給される。このようにして、Ａ／Ｄ変換器１１０は、２つの別個の同調及び復調機能へ２つの別個のインターフェースを介して２つの別個のフォーマットで２つの別個の信号を供給する。Ａ／Ｄ変換器１１０は、本質的に元の信号からのチャネルの全てを含む信号を第１のインターフェース１１２を介してデジタルチューナ１２０へ供給し、且つ、実質的にこれと同じ信号をチューナ復調器１００の外部にある追加の回路へ第２のフォーマットで第２のインターフェース１１４を介して供給する。インターフェースは、以下で更に詳細に記載されるように、例えばＡＭＣ復調器若しくはレガシー復調器のような追加の復調器を含む第２のモジュール又はＩＣへの入力部としての機能を果たす。

図２を参照すると、例えば図１に示されたような２つのチューナ復調器回路を用いる本発明を組み込むシステム２００の好ましい実施形態が示されている。室外ユニット（図示せず。）から伝送される複数の衛星チャネルを含むＬバンドアナログ信号は、チューナ復調器２０６の前に処理される。好ましい実施形態で、Ｌバンド信号は、最初に、Ｌバンドフィルタ２０２でフィルタ処理されて、所望のＬバンド周波数範囲の外にある不必要な信号を除去する。Ｌバンドフィルタの出力は、ゲイン制御可能増幅器（ＡＭＰ）２０４へ接続される。ゲイン制御可能増幅器２０４は、チューナ復調器２０６のＡ／Ｄ変換器２１０へ入力するための信号を最も良く最適化するよう、制御信号を用いてＬバンド信号レベルを調整する。ゲイン制御可能増幅器２０４に対する制御信号は、チューナ復調器回路２０６にある回路によって生成され得る。好ましい実施形態で、制御信号は、Ａ／Ｄ変換器２１０の出力部からのデジタルデータ信号における信号電力を決定することによって、生成され得る。他の処理は、信号がチューナ復調器２０６に入る前に可能であることに留意することが重要である。

チューナ復調器２０６は、上述されたように、Ａ／Ｄ変換器２１０と、第１及び第２のインターフェース２１２及び２１４と、デジタルチューナ２２０と、復調器２３０ａ、ｂ及び２４０とを有する。チューナ復調器２０６は、上述されたような更なる情報処理のためのトランスポート出力１、２、及び３を供給する。制御装置２５０は、デジタルチューナ２２０並びに復調器２３０ａ、ｂ及び２４０の動作に対する制御を与える。制御装置２５０は、チューナ復調器２０６にある既存のブロックの全てへ接続する。制御装置２５０は、例えば、受信及び同調すべきチャネルに関するユーザからの要求を表す、外部回路（図示せず。）からの入力を動作上受信する。制御装置２５０は、存在するチャネルのグループから特定のチャネルを選択及び同調するために、制御情報を生成するようかかる入力を処理し、この制御情報をデジタルチューナ２２０へ供給する。制御装置２５０は、また、特定のチャネルに伴って使用され得る変調又はエラー補正の形式のように、特定のチャネル復調特性を選択するために、復調器２３０ａ、ｂ及び２４０によって使用される制御情報を生成することができる。

チューナ復調器２０６は、また、Ａ／Ｄ変換器２１０の出力部でのデジタル信号を表す出力信号を供給する第２のインターフェース２１４を介する高速データ出力を有する。高速データ出力はチューナ復調器２５６へ接続する。チューナ復調器２５６は、Ａ／Ｄ変換器を有さず、チューナ復調器２５６内のデジタルチューナ２６０への入力信号として高速データ出力によって供給される信号を用いる。集合的に、デジタルチューナブロック２６０、ＡＭＣ復調器２７０ａ、ｂ及びレガシー復調器２８０は、第２のインターフェース２１４により供給される第２の信号に対する処理を構成する。更なる処理は、また、当該技術において知られるように含まれうる。チューナ復調器２５６は、チューナ復調器２０６で合わせられるチャネルとは異なりうる１又はそれ以上のチャネルを復調するために必要な信号に関する特定の情報を選択することができる。

チューナ復調器２５６は、上述されたような更なる情報処理のためのトランスポート出力４、５及び６を供給する。制御装置２９０は、チューナ復調器２５６にある既存のブロックの全てへ接続する。制御装置２９０は、例えば、受信及び同調すべきチャネルに関するユーザからの要求を表す、外部回路（図示せず。）からの入力を動作上受信する。制御装置２９０は、存在するチャネルのグループから特定のチャネルを選択及び同調するために、制御情報を生成するようかかる入力を処理し、この制御情報をデジタルチューナ２６０へ供給する。制御装置２９０は、また、特定のチャネルに伴って使用され得る変調又はエラー補正の形式のように、特定のチャネル復調特性を選択するために、復調器２７０ａ、ｂ及び２８０によって使用される制御情報を生成することができる。

チューナ復調器２５６は、また、チューナ復調器２０６と同様の高速データ出力部を有することができる。それは、また、第２のインターフェース２１４と同様のインターフェース（図示せず。）を有することができる。高速データ出力ストリームは、やはり、外部へ送られ、他のチューナ復調器へ供給される。信号分割及び分配動作は、必要な限り多数の情報チャネルが処理及び復調され得るまで続く。

一実施形態で、アナログ−デジタル変換器２１０は、マルチチップモジュール集積回路内にパッケージ化された別個の集積回路ダイ（ｄｉｅ）上に設けられ得る。チューナ復調器２０６及びチューナ復調器２５６で使用されるデジタルチューナ及び復調器を含む集積回路ダイは同一であっても良い。高速Ａ／Ｄ変換器は、唯１つの集積回路に存在し、システムで使用される後の集積回路には存在しなくても良い。結果として、チューナ及び復調器のための単一回路が設計され得、システム設計は、同時の復調を望まれるチャネルの数に対応して外部から拡大され、特定のシステムで使用されるその唯１つのＡ／Ｄ変換器を必要としうる。Ａ／Ｄ変換器回路を減少又は削除する能力は、実施全体における費用を節約し、信号分割のための有効な方法を提供し、更に、単一回路設計の利便性を提供する。

図３を参照すると、２つのチューナ復調器回路を用いる本発明を組み込むシステム３００の好ましい実施形態が示されている。Ｌバンドアナログ信号は、上述されたように、Ｌバンドフィルタ３０２及びゲイン制御可能増幅器（ＡＭＰ）３０４により処理される。他の処理は、信号がチューナ復調器３０６に入る前に可能であることに留意することが重要である。

チューナ復調器３０６は、上述されたように、Ａ／Ｄ変換器３１０と、第１及び第２のインターフェース３１２及び３１４と、デジタルチューナ３２０と、復調器３３０ａ、ｂ及び３４０と、制御装置３５０とを有する。チューナ復調器３０６は、上述されたような更なる情報処理のためのトランスポート出力１、２、及び３を供給する。チューナ復調器３０６は、また、チューナ復調器３５６の入力部へ出力信号を供給する高速データ出力を有する。

チューナ復調器３５６は、Ａ／Ｄ変換器を有さず、チューナ復調器３５６内のデジタルチューナ３６０への入力信号として高速データ出力によって供給される信号を用いる。高速データ出力は、デジタルチューナブロック３２０へ内部接続される。このようにして、Ａ／Ｄ変換器３１０からの分割信号は、チューナ復調器３５６へ信号を分割及び転送する前に、デジタルチューナブロック３２０での処理の一部を利用することによって変調され得る。チューナ復調器３５６は、１又はそれ以上のチャネルを復調するために必要な信号に関する特定の情報を選択することができる。かかる１又はそれ以上のチャネルは、チューナ復調器３０６で合わせられるチャネルとは異なりうる。チューナ復調器３５６内の制御装置３９０は、どの情報がチューナ復調器３０６からチューナ復調器３５６へ供給されるかを制御する制御信号を供給する。例えば、示されるように別個の接続によって供給される制御信号は、デジタルチューナブロック３２０で必要とされる特定の処理を制御するために、チューナ復調器３５６からチューナ復調器３０６へ供給され得る。制御装置３９０は、また、上述されたように、チューナ復調器３５６にある既存のブロックの全てへ接続し、且つ、制御を供給する。

デジタルチューナブロック３２０から出力される処理された信号は、高速データ出力として第２のインターフェース３１４を介して送られ、チューナ復調器３５６の入力として供給され得る。かかるアプローチを利用する利点は、元の信号の特定部分のみが、全てのチャネルを含む全体の信号よりむしろ、チューナ復調器３５６へ転送されうるので、高速データ出力がより遅い動作速度で動作することを可能にすることである。一実施形態で、デジタルチューナ３２０は、制御信号に基づいて、チューナ復調器３５６へ配信される１よりも多い信号を生成することができる。かかる信号の夫々は、チューナ復調器３５６の動作に必要とされる１又はそれ以上の個々のチャネルを表すことができる。チューナ復調器３０６とチューナ復調器３５６との間で転送される各信号は、その場合、別個の物理的な接続を利用しても良い。チューナ復調器３５６は、また、上述されたような更なる情報処理のためのトランスポート出力４、５及び６を供給する。本実施形態で、制御装置３５０及び制御装置３９０は、例えば、チャネルを同調させるよう制御するためのユーザ入力のような、外部発生源からの入力を受信するマスタ制御装置として機能することができる。

他の実施形態で、チューナ復調器３５６は、また、チューナ復調器３０６と同様の高速データ出力部を有することができる。高速データ出力ストリームは、やはり、外部へ送られ、他のチューナ復調器へ供給される。信号分割及び分配動作は、必要な限り多数の情報チャネルが処理及び復調され得るまで続く。

他の実施形態で、高速データ出力は、デジタルチューナブロック３２０によって処理される１よりも多い信号が同じインターフェース接続に多重化されることを可能にすることによって変調され得る。転送されるべき信号を多重化することは、デジタルチューナブロック３２０によって処理され、且つ、チューナ復調器３５６へ供給される信号の全てを１つのバス接続に結合させることによって、チューナ復調器３０６とチューナ復調器３５６との間の別個の接続の数を低減する。

ここで図４を参照すると、本発明を利用する例となる方法４００が示されている。ステップ４０２で、アナログ入力信号が受信される。アナログ入力信号は、例えば、衛星システムから配信された異なった周波数にある複数のチャネルを表しうる。

次に、ステップ４０４で、アナログ入力信号は、例えば図２に記載されるＡ／Ｄ変換器２１０のような回路において、そのアナログ形式からデジタル形式へと変換される。変換された信号は、目下、複数のチャネルを表すデジタル信号である。

次に、ステップ４０６で、デジタル信号は、第１のインターフェース２１２を介して送られる。この第１のインターフェースは、主として、モジュール内部にあるインターフェースでありうる。第１のインターフェースを介して送られた後、ステップ４０８で、信号はデジタルチューナ２２０で同調し、次いで、選択された同調チャネルは、１又はそれ以上のトランスポート出力を生成するよう、復調器２３０ａ、ｂ及び２４０で夫々復調される。

ステップ４０６と並行して、ステップ４１０で、デジタル信号は第２のインターフェース２１４を通る。第２のインターフェースは、Ａ／Ｄ変換器２１０が置かれているモジュールの外へ更に信号を供給することができる高速出力を利用することができる。最後に、ステップ４１２で、第２のインターフェース２１４を通り、デジタルチューナ２６０で同調された変換信号、及び選択された同調チャネルは、次いで、１又はそれ以上のトランスポート出力を生成するよう、復調器２７０ａ、ｂ及び２８０で夫々復調される。

図３において先に記載されたように、第１のインターフェース３１２を介して供給される信号及び第２のインターフェース３１４を介して供給される信号は、実質的に同じであっても、あるいは同じでなくとも良い。例えば、第２のインターフェース３１４を介して供給される信号は、第１のインターフェース３１２へ接続されるデジタルチューナ３２０内で実行されるある付加的な処理を含んでも良い。

本発明は様々な変形及び代替の形態を受け入れることが可能であるが、特定の実施形態は図面において一例として示されており、ここで詳細に記載される。しかし、当然、本発明は、開示されている特定の形態に限定されるものではない。むしろ、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨及び技術的範囲にある全ての変形例、均等の範囲及び代替案を包含することができる。

本願は、２００５年５月４日に米国で出願された仮出願６０／６７７，５０１に関して、アメリカ合衆国特許法合衆国法典第３５巻１１９条に基づく利益を請求する。

本発明の好ましい実施形態のブロック図である。 本発明を利用するシステムの好ましい実施形態のブロック図である。 本発明を利用するシステムの他の好ましい実施形態のブロック図である。 本発明の例となる方法のフロー図である。

Claims (26)

1. 通信受信器において複数のチャネルを処理するシステムであって、
   第１の入力信号を第１のデジタル信号及び第２のデジタル信号に変換するアナログ−デジタル変換器と、前記第１のデジタル信号を処理する第１の処理装置とを有する第１のモジュールと、
   前記第２のデジタル信号を処理する第２の処理装置を有する第２のモジュールとを有するシステム。
2. 前記第１のモジュールは、前記アナログ−デジタル変換器と前記第１の処理装置との間に第１のインターフェースを更に有し、第１のフォーマットで前記第１のデジタル信号を前記第１の処理装置へ供給する、請求項１記載のシステム。
3. 前記第１のモジュールは、前記アナログ−デジタル変換器へ接続された第２のインターフェースを更に有し、第２のフォーマットで前記第２のデジタル信号を前記第２のモジュールの前記第２の処理装置へ供給する、請求項２記載のシステム。
4. 前記第２のインターフェースは、前記第１のモジュールの外に前記第２のデジタル信号を供給する、請求項３記載のシステム。
5. 前記第１の処理装置はチューナを更に有する、請求項１記載のシステム。
6. 前記チューナは、同時に複数のチャネルを同調及び出力可能なデジタルチューナである、請求項５記載のシステム。
7. 前記第２の処理装置は復調器を更に有する、請求項１記載のシステム。
8. 前記復調器はＱＰＳＫ信号を復調することができる、請求項７記載のシステム。
9. 前記第２のデジタル信号は複数のチャネルを表す、請求項１記載のシステム。
10. 前記第１のモジュールは複数の第１の出力信号を出力する、請求項１記載のシステム。
11. 前記第２のモジュールは複数の第２の出力信号を出力する、請求項１０記載のシステム。
12. 前記複数の第１の出力信号及び前記複数の第２の出力信号はトランスポート信号である、請求項１１記載のシステム。
13. 前記第１の入力信号は複数のアナログチャネルを含む、請求項１記載のシステム。
14. 前記アナログ−デジタル変換器は、同時に前記複数のアナログチャネルを処理する、請求項１３記載のシステム。
15. 前記複数のアナログチャネルは周波数分割多重化される、請求項１３記載のシステム。
16. 前記複数のアナログチャネルは衛星チャネルの組である、請求項１３記載のシステム。
17. 前記第２のモジュールは、前記第２のデジタル信号を制御するよう当該第２のモジュールと前記第１のモジュールとの間に動作上結合された制御装置を更に有する、請求項１記載のシステム。
18. 前記第１のモジュール及び前記第２のモジュールは集積回路である、請求項１記載のシステム。
19. 信号入力から複数の出力を供給する方法であって、
    アナログ信号を受信するステップと、
    前記アナログ信号を第１のデジタル信号及び第２のデジタル信号に変換するステップと、
    前記第１のデジタル信号を第１のインターフェースに通すステップと、
    第１の複数の出力信号を生成するよう前記第１のインターフェースを通った前記第１のデジタル信号を処理するステップと、
    前記第２のデジタル信号を第２のインターフェースに通すステップと、
    第２の複数の出力信号を生成するよう前記第２のインターフェースを通った前記第２のデジタル信号を処理するステップとを有する方法。
20. 前記第１のインターフェースを通る前記第１のデジタル信号を処理する前記ステップは、前記第１のデジタル信号を同調させるステップを更に有する、請求項１９記載の方法。
21. 前記第２のインターフェースを通る前記第２のデジタル信号を処理する前記ステップは、複数のトランスポートストリームを生成するよう前記第２のデジタル信号を復調するステップを更に有する、請求項１９記載の方法。
22. 前記第１のインターフェース及び前記第２のインターフェースは同一ではない、請求項１９記載のシステム。
23. 前記第１のインターフェースは、モジュールの内部に前記第１のデジタル信号を送るためのインターフェースである、請求項１９記載の方法。
24. 前記第２のインターフェースは、モジュールの外に前記第２のデジタル信号を送るためのインターフェースである、請求項１９記載の方法。
25. 複数のチャネルを受信するシステムであって、
    アナログ信号を受信する手段と、
    前記アナログ信号を第１のデジタル信号及び第２のデジタル信号に変換する手段と、
    前記第１のデジタル信号を第１のインターフェースに通す手段と、
    第１の複数の出力信号を生成するよう前記第１のインターフェースを通った前記第１のデジタル信号を処理する手段と、
    前記第２のデジタル信号を第２のインターフェースに通す手段と、
    第２の複数の出力信号を生成するよう前記第２のインターフェースを通った前記第２のデジタル信号を処理する手段とを有するシステム。
26. 通信受信器において複数のチャネルを処理するシステムであって、
    複数のアナログ信号を含む第１の入力信号を第１のデジタル信号及び第２のデジタル信号に変換するアナログ−デジタル変換器と、該アナログ−デジタル変換器へ接続され、内部で第１のフォーマットで前記第１のデジタル信号を供給する第１のインターフェースと、該第１のインターフェースへ接続され、前記第１のインターフェースによって供給される前記第１のデジタル信号を同調させ且つ復調する第１の処理装置と、前記アナログ−デジタル変換器へ接続され、外部で第２のフォーマットで前記第２のデジタル信号を供給する第２のインターフェースとを有する第１のモジュールと、
    前記第２のインターフェースへ接続され、第２の処理装置を有し、前記第２のデジタル信号を同調させ且つ復調する第２のモジュールとを有するシステム。

Images