JP2008543178A

JP2008543178A - 高速整定、低ノイズ、低オフセットの演算増幅器および方法

Info

Publication number: JP2008543178A
Application number: JP2008513690A
Authority: JP
Inventors: アレーニン、セルゲイ、ブイ．; スルティハディ、ヘンリー
Original assignee: テキサスインスツルメンツインコーポレイテッド
Priority date: 2005-05-24
Filing date: 2006-05-24
Publication date: 2008-11-27
Also published as: EP1891731A2; US7298210B2; WO2006127855A2; US20060267685A1; CN101180793A; EP1891731A4; WO2006127855A3

Abstract

増幅器（１０）は差動接続された第１と第２の入力トランジスタと制御能動負荷回路とを含む第１段（４）を含む。
第２段（８）は差動接続された第３と第４の入力トランジスタと負荷回路とを含む。
第１段の第１の出力（２Ａ）が第２段の第１の入力に接続され、第１段の第２の出力（２Ｂ）が第２段の第２の入力に接続されている。
コモンモード帰還増幅器（１２）は実質的に増幅器のノイズを増やすことなく第２段の出力（Vout）の高速整定を実現するために、第２段から出力されるコモンモード信号（３）を受信して、制御能動負荷回路の制御入力上に増幅されたコモンモード信号（９）を供給するように接続された第１の入力を有する。

Description

本発明は一般に増幅器に関するものであり、特に出力信号の高速整定と低入力オフセット電圧を有する低ノイズ演算増幅器に関するものである。

演算増幅器において低ノイズを実現するためには、演算増幅器の第１段（すなわち入力段）においてノイズに寄与する回路素子の数を最少にすることが必要である。通常、主なノイズの原因は入力段の差動入力トランジスタ対を構成する２個の入力トランジスタである。入力トランジスタのほかに、通常の低ノイズ演算増幅器の入力段はまた通常大きな値の抵抗器である負荷装置を含む。しかしながら、抵抗性の負荷抵抗器は高い電圧利得を十分供給することができないので、しばしば能動負荷装置に置き換えられる。能動負荷装置としては通常電流ミラーのトランジスタまたは他の対称性の電流源回路のトランジスタが使われる。演算増幅器におけるノイズを最小にするために、能動負荷装置として使用されるトランジスタは、入力差動トランジスタ対の伝達コンダクタンスよりもずっと小さい伝達コンダクタンスを持たなければならない。言い換えると、能動負荷トランジスタは著しく縮退（degenerated）していなければならず、たとえば、チャネルの長いMOSトランジスタを使ったり、あるいは能動負荷トランジスタに直列に接続されたエミッタまたはソース縮退トランジスタを使ったりする。演算増幅器において低入力オフセット電圧を実現するためには、第１（入力）段と第２段共に差動増幅器を採用して、第１段をできるだけ対称性にすることがしばしば必要になる。対称性の能動負荷トランジスタまたは他の対称性の能動負荷回路を用いることにより、演算増幅器の第１段のコモンモード動作点は、通常、第２段により作られて能動負荷回路のコモンモード制御入力に加えられるコモンモード帰還により設定される。コモンモード帰還の代表的な例は以下の文献に開示されている。
Laker & Sansen（レーカとサンセン）共著、「Design of Analog Integrated Circuits and Systems（アナログ集積回路とシステムの設計）」、（McGraw Hill（マグローヒル）社発行、1994年）の641ページ。本出願の図１に単純化したこの種の回路を示す。図２にもっと一般化した形で示す。

図１を参照して、演算増幅器１はPチャネルJFET入力トランジスタQ1を含む入力段４を含む。トランジスタQ1のゲートはVin-に接続され、そのソースはテール電流源I0とPチャネルJFET入力トランジスタQ2のソースとに接続されている。トランジスタQ2のゲートはVin＋に接続されている。入力トランジスタQ1のドレーンは導体２AによりNPN能動負荷トランジスタQ3のコレクタと補償コンデンサC2の一方の端子に接続されている。コンデンサC2の他方の端子はグランドに接続されている。入力トランジスタQ2のドレーンは導体２BによりNPN能動負荷トランジスタQ4のコレクタに接続されている。能動負荷トランジスタQ3とQ4のベースはコモンモード帰還導体３に接続されている。能動負荷トランジスタQ3とQ4のエミッタはそれぞれ縮退抵抗器R0とR1によってグランドに接続されている。

演算増幅器１の第２段８はエミッタ結合したNPN入力トランジスタQ5と Q6とを含み、これらのエミッタはコモンモード帰還導体３とテール電流源I4に接続されている。入力トランジスタQ5のコレクタはダイオード接続されたPNP能動負荷トランジスタQ7のベース、コレクタとPNP能動負荷トランジスタQ8のベースに接続されている。能動負荷トランジスタQ7とQ8のエミッタはVDDに接続されている。入力トランジスタQ6のコレクタは出力導体１３によってVoutと能動負荷トランジスタQ8のコレクタに接続されている。補償コンデンサC3の一方の端子が出力導体１３に接続されていて、その他方の端子は入力トランジスタQ6のベースに接続されている。トランジスタQ5とQ6のベースはそれぞれ導体２Aと２Bに接続されている。

図２は図１に示した従来技術の演算増幅器１を一般化したブロック図である。図２において、入力段４は入力段差動トランジスタ対５（図１の入力トランジスタQ1とQ2に相当する）を含む。入力段差動トランジスタ対５は導体２Aと２Bにより能動負荷回路６を制御するように接続されていて、第２段の差動トランジスタ対７（図１の入力トランジスタQ5とQ6に相当する）の入力にも接続されている。第２段の差動トランジスタ対７は能動負荷回路を構成する電流ミラー８に接続されている。第２段の差動トランジスタ対７は導体３によって能動負荷回路６を制御するためのコモンモード帰還信号を発生する。

図２に示した回路に付随する問題は、入力段４と高縮退の能動負荷回路６を有する第２段８との間のコモンモード帰還の組み合わせのせいで、入力のステップ信号に応答するVoutの整定（settling）が遅くなることである。図２に示した回路において、コモンモード帰還ループの帯域幅はgm/C2によって決まる。ここでgmは入力段における能動負荷回路の伝達コンダクタンスであり、C2はミラー補償コンデンサの値である。演算増幅器１の入力段における能動負荷トランジスタ（またはその他の能動負荷回路）の伝達コンダクタンスは、演算増幅器１のノイズと入力オフセット電圧を減らすために能能動負荷が高度に縮退しているとき低い値を示す。大きな縮退抵抗のせいでコモンモード帰還ループの帯域幅が演算増幅器の帯域幅よりも実質的に狭いとき、整定が遅くなるという結果を生ずる。（トランジスタQ3のベースはコモンモード帰還ループへの入力であり、コモンモード帰還ループにおける能動負荷回路の伝達コンダクタンスは抵抗R0とR1によって制限される。）

図１と図２に示した演算増幅器回路は一般に前述の遅い整定を示す。このことは図５Aに示す。この図は図１と２に示した回路の小信号ステップ応答を示す。図５Aにおいて曲線Aは縮退抵抗R0とR1が小さいときのVoutを示し、曲線Bは縮退抵抗R0とR1が大きいときのVoutを示す。縮退抵抗R0とR1を除去するかまたは小さくすると、コモンモード帰還ループの帯域幅を広げることによって、整定時間を短縮するのに役立つ。

「AB級」の入力段として知られるタイプの入力段は、一定のテール電流源が供給することのできる全直流静止出力電流よりも実質的に大きい出力差動電流を供給することができる。このことは、AB級の入力段の差動入力信号を構成する２個の入力電圧のうち大きい方に応答して、差動接続している入力トランジスタに供給されるテール電流を実質的に増やすテール電流源回路を供給することによって実現される。この結果、AB級の入力段の出力電流は最大になり、それは定テール電流源に供給されうるものよりはるかに大きくなる。出力電流が非常に大きくなることができるので、AB級の入力段は通常非常に速いスルーレートを要求する増幅器において使われる。しかしながら、AB級の入力段は非線形の回路動作を引きおこし、かつノイズを発生するという欠点を有する。

従来よりも高速で整定する出力信号を有する低ノイズ演算増幅器に対する要求が満たされていない。
演算増幅器の入力段において、コモンモード帰還ループの帯域幅が能動負荷の縮退の程度とは無関係に調節することができるという低ノイズの演算増幅器を得ることも望ましかろう。
また、従来よりも高速で整定する出力信号と、従来よりも低い入力オフセット電圧とを有する低ノイズ演算増幅器に対する要求が満たされていない。
前述の従来技術による演算増幅器の出力信号の遅い整定を最小にすると共にそれにもかかわらずコモンモードループの安定性を確保するために、コモンモード帰還帯域幅を演算増幅器の利得・帯域幅積に近い値に設定することができるという低ノイズの演算増幅器を得ることも望ましかろう。
また、従来よりも高速で整定する出力信号を有する低ノイズかつ低THD（全高調波ひずみ）の演算増幅器に対する要求が満たされていない。
また、AB級の入力段を有する低ノイズかつ低THD（全高調波ひずみ）の演算増幅器に対する要求が満たされていない。
（要約）

本発明の目的は従来よりも高速で整定する出力信号を有する低ノイズ演算増幅器を提供することである。
本発明の他の目的は、演算増幅器の入力段において、コモンモード帰還ループの帯域幅が能動負荷の縮退の程度とは無関係に調節することができるという低ノイズの演算増幅器を提供することである。
本発明の更に他の目的は従来よりも高速で整定する出力信号と、従来よりも低い入力オフセット電圧とを有する低ノイズ演算増幅器を提供することである。
本発明の更に他の目的は、前述の従来技術による演算増幅器の出力信号の遅い整定を最小にすると共にそれにもかかわらずコモンモードループの安定性を確保するために、コモンモード帰還帯域幅を演算増幅器の利得・帯域幅積に近い値に設定することができるという低ノイズの演算増幅器を提供することである。
本発明の更に他の目的は、従来よりも高速で整定する出力信号を有する低ノイズかつ低THD（全高調波ひずみ）の演算増幅器を提供することである。
本発明の更に他の目的は、AB級の入力段を有する低ノイズかつ低THD（全高調波ひずみ）の演算増幅器を提供することである。

要約すると、本発明の一実施例によれば、本発明は、差動的に接続された第１(Q1)と第２(Q2)の入力トランジスタと制御能動負荷回路(6)とを含む第１段(4)を供給することと、第１段(4)によって作られた差動出力信号を、差動接続した第３(Q5)と第４(Q6)の入力トランジスタと負荷回路(Q7、Q8)とを含む第２段(8)の差動入力に供給することと、第２段(8)のコモンモード信号(3)を増幅して制御能動負荷回路(6)の制御入力に増幅したコモンモード信号(9)を供給することとによって、演算増幅器のノイズを実質的に増やさずに演算増幅器の出力整定時間を短縮するように働く演算増幅器の作動方法を提供する。

本発明の他の実施例において、本発明は、差動接続された第１(Q1)と第２(Q2)の入力トランジスタと制御能動負荷回路(6)とを含む第１段(4)と、差動接続された第３(Q5)と第４(Q6)の入力トランジスタと負荷回路(Q7、Q8)とを含む第２段(8)とを含み、第２段(8)において第１段(4)の第１の出力(2A)が第２段(8)の第１の入力に接続され、第１段(4)の第２の出力(2B)が第２段(8)の第２の入力に接続されている、増幅器を提供する。コモンモード帰還増幅器(12)は、実質的に増幅器のノイズを増やすことなく第２段の出力(Vout)の高速整定を実現するために、第２段(8)から出力されるコモンモード信号(3)を受信して制御能動負荷回路(6)の制御入力上に増幅されたコモンモード信号(9)を供給するように接続された入力を有する。

前述の実施例において、増幅器は演算増幅器である。第１段（４）の制御能動負荷回路（６）は第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタを含み、各トランジスタは増幅されたコモンモード信号（９）を受信するように接続された制御電極を有する。第１（Ｑ１）と第２（Ｑ２）の入力トランジスタはNPNトランジスタであって、そのエミッタは第１のテール電流源（I0）に接続され、そのベースはそれぞれ第１（Vin-）と第２（Vin+）の入力信号を受信するように接続されている。第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタはPNPトランジスタである。第１の入力トランジスタ（Ｑ１）のコレクタは第１の能動負荷トランジスタ（Ｑ３）のコレクタに接続され、第２の入力トランジスタ（Ｑ２）のコレクタは第２の能動負荷トランジスタ（Ｑ４）のコレクタに接続され、第１の能動負荷トランジスタ（Ｑ３）のエミッタは第１の縮退抵抗器（R0）に接続され、第２の能動負荷トランジスタ（Ｑ４）のエミッタは第２の縮退抵抗器（R1）に接続されている。第３（Q5）と第４（Q6）の入力トランジスタはPNPトランジスタであり、第２段（８）の負荷回路（Q7、Q8）は第３（Q8）と第４（Q7）の能動負荷トランジスタを含み、第３と第４の能動負荷トランジスタは共にNPNトランジスタである。第３（Q5）と第４（Q6）の入力トランジスタのエミッタは第２のテール電流源（R2）に接続されていて、コモンモード帰還増幅器（１２）の入力にコモンモード信号（３）を供給する。第３の入力トランジスタ（Ｑ５）のベースは第１の入力トランジスタ（Q1）のコレクタ（２A）に接続され、第４の入力トランジスタ（Q6）のベースは第２の入力トランジスタ（Q2）のコレクタ（２Ｂ）に接続され、第３の入力トランジスタ（Ｑ５）のコレクタは第３の能動負荷トランジスタ（Q8）のベースとコレクタおよび第４の能動負荷トランジスタ（Q7）のベースに接続され、第４の能動負荷トランジスタ（Q7）のコレクタは第４の入力トランジスタ（Q6）のコレクタに接続され、第３（Q8）と第４（Q7）の能動負荷トランジスタのエミッタは第１の電源電圧（VEE）に接続されている。

コモンモード帰還増幅器（１２）はコモンモード信号（３）を受信するように接続された第１の入力と、帰還抵抗器（R5）の第１の端子に接続された第２の入力とを含み、帰還抵抗器（R5）の第２の端子はコモンモード帰還増幅器（１２）の出力に接続されている。帰還抵抗器（R5）の第１の端子はコモンモード帰還増幅器（１２）の第２の入力に接続されている。コモンモード帰還増幅器の低周波利得を増す目的で、コンデンサ（C0）の第１の端子は帰還抵抗器（R5）の第２の端子に接続され、コンデンサ（C0）の第２の端子は制御能動負荷回路（６）の制御端子に接続されている。

前述の実施例において、コモンモード帰還増幅器（１２）はPNPトランジスタである第１（Q9）と第２（Q10）のトランジスタと、第２の電源電圧（VCC）と第１のトランジスタ（Q9）のエミッタとの間に接続されている第１の抵抗器（R3）と、第２の電源電圧（VCC）と第２のトランジスタ（Q10）との間に接続されている第２の抵抗器（R4）とを含む。第１のトランジスタ（Q9）のコレクタは第１の電流源（I2）と、第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタのベースとに接続されている。第２のトランジスタ（Q10）のコレクタとベースは第１のトランジスタ（Q9）のベース、第２の電流源（I1）、第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタのエミッタに接続されている。

他の実施例において、コモンモード帰還増幅器（１２）はコモンモード信号（３）を受信するように接続された第１の入力と、帰還抵抗器（R5）の第１の端子に接続された第２の入力とを含み、帰還抵抗器（R5）の第２の端子はコモンモード帰還増幅器（１２）の出力に接続されている。コモンモード帰還増幅器（１２）の低周波利得を増す目的で、第１のコンデンサ（C0）は帰還抵抗器（R5）の第２の端子と第１の能動負荷トランジスタ（Ｑ３）のエミッタとを接続している。コモンモード帰還増幅器（１２）の低周波利得を増す目的で、第２のコンデンサ（C1）は帰還抵抗器（R5）の第２の端子と第４の能動負荷トランジスタ（Ｑ４）のエミッタとを接続している。

一実施例において、演算増幅器は第２の電源電圧（VCC）と第１（Ｑ３）、第２（Ｑ４）の能動負荷トランジスタのエミッタとの間にそれぞれ接続されている第１（Q11）と第２（Q12）のダイオード接続されたトランジスタを含む。これらは電圧制限装置として働く。また、第１の電流ミラー出力トランジスタ（Q12）を含み、そのエミッタは第２の電源電圧（VCC）に接続され、そのベースは第１のダイオード接続されたトランジスタ（Q11）のベースとコレクタに接続され、トランジスタ（Q12）のコレクタは第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタのベースに接続されている。これらは演算増幅器コモンモード帰還ループの周波数補償を改善する。演算増幅器はまた第２の電流ミラー出力トランジスタ（Q14）を含み、そのエミッタは第２の電源電圧（VCC）に接続され、そのベースはダイオード接続されたトランジスタ（Q13）のベースとコレクタに接続され、トランジスタ（Q14）のコレクタは第１（Ｑ３）と第２（Ｑ４）の能動負荷トランジスタのベースに接続されている。これらは演算増幅器コモンモード帰還ループの周波数補償を改善する。本発明のこの実施例はもしAB級の入力段が演算増幅器（１０A）内で使われていれば、特に有用である。
（好ましい実施例の詳細な説明）

図３は従来技術による低オフセット、低ノイズ演算増幅器が前述のように整定が遅いという問題に対するひとつの一般的な解を示す。図３において、本発明の演算増幅器１０のブロック図は図２の従来技術のブロック図に似ている。違いは利得Gを有するコモンモード帰還利得回路１２が第２段の差動対７によって導体３上に供給されるコモンモード帰還信号を受信するように接続された入力を有し、導体９に増幅したコモンモード帰還信号を供給することである。導体９は制御能動負荷回路６の制御入力に増幅されたコモンモード帰還信号を供給する。従来技術の図２に示すように、制御能動負荷回路６は導体２Aと２Bによって入力段差動トランジスタ対５の入力トランジスタのコレクタまたはドレーンに接続されている。その入力はVin-とVin+に接続されている。導体２Aは補償コンデンサC2の一方の端子と第２段の差動トランジスタ対７の他方の端子とに接続されている。導体２Bは第２段の差動トランジスタ対７の他方の端子と補償コンデンサC3の一方の端子に接続され、コンデンサC3の他方の端子はVoutが出力される出力導体１３に接続されている。出力導体１３は第２段の差動トランジスタ対７のコレクタまたはドレーンと電流ミラー８の一方の端子に接続されている。電流ミラー８の他方の端子は第２段の差動トランジスタ対７の他の入力トランジスタのコレクタまたはドレーンに接続されている。

図４は図３の演算増幅器１０の更に詳細なブロック図を示す。図４において、導体１４はテール電流源IOの一方の端子と入力段差動対５の入力トランジスタ対のソースまたはエミッタに接続されている。入力段５の入力トランジスタのうち一方のトランジスタのコレクタまたはドレーンは、導体２Aによって制御電流源I13として描かれている制御能動負荷装置の一方の端子に接続されている。制御電流源I13の他方の端子はVCCに接続されている。入力段差動対５の他方の入力トランジスタのコレクタまたはドレーンは、導体２Bによって制御電流源I14として描かれている他方の制御能動負荷装置の一方の端子に接続されている。制御電流源I14の他方の端子はVCCに接続されている。制御電流源I13とI14の制御端子は導体９に接続されていて、コモンモード帰還増幅器１２により供給される増幅されたコモンモード帰還信号を受信する。導体２Aと２Bは第２段７において対応する入力トランジスタのベースまたはゲートに接続されている。第２段８の第２段差動対７はテール電流源I14に接続されている。第２段差動対７により供給されるコモンモード帰還信号は、導体３によってコモンモード帰還増幅器１２の(+)入力に接続されている。コモンモード帰還増幅器１２の(-)入力は導体１６によって抵抗器R4の一方の端子に接続されていて、抵抗器R4の他方の端子はVCCに接続されている。導体１６はまた帰還抵抗器R5の一方の端子に接続されている。抵抗器R4とR5はコモンモード帰還増幅器１２の利得を決定する。

一実施例では、帰還抵抗器R5の他方の端子は図４において点線99Aで示したように導体９に直接接続されている。他の実施例では、点線99Aはなくて、コンデンサC0が帰還抵抗器R5の第２の端子と増幅されたコモンモード帰還導体９の間に接続されている。第２段差動対７における入力トランジスタのコレクタまたはドレーンは導体２１と１３によって電流ミラー８に接続されている。電流ミラー８はグランドを基準電圧としている。

図４に示すように帰還ループの中にコンデンサC0を挿入すると、コンデンサC0は高周波では交流短絡回路となるので、コモンモード帰還ループの帯域幅はコモンモード帰還増幅器の高周波利得分（すなわち1+R5/R4）だけ広げられ続ける。しかしながら、低周波では帰還増幅器１２の直流成分が抵抗器R4と帰還抵抗器R5を通るのをコンデンサC0は阻止するので、コモンモード帰還増幅器１２の全直流利得が与えられることが可能になる。このことによってまた、第２段の動作点と制御電流源の動作点とを独立に設定することが可能になる。

高周波ではコンデンサC0は短絡回路となるので、増幅器１２の利得は式R5/R4+1にしたがって制限される。この式はコモンモード帰還増幅器１２の利得に等しい。（さもなければコモンモード帰還増幅器１２を補償することは非常に困難になるであろう。）増幅器１２の主極は補償コンデンサC2とC3により作られる。これらのコンデンサは高インピーダンス回路のノードに接続されて、効果的に主極を増幅器の利得・帯域幅積周波数を超えるように「プッシュする」。それによって良好なコモンモード帰還信号整定特性を有するようになる。

低周波ではコンデンサC0は帰還抵抗器R5を介する帰還を阻止して、コモンモード帰還ループの中で増幅器１２の全利得を供給する。それによって導体９上のコモンモード電圧の変動を抑えて、増幅器１０Aにおける非線形ひずみを減らすのに役立つ。低周波におけるコモンモード帰還ループ内の利得を増やすことによって、コンデンサC0はまた導体２Aと２B上のコモンモード電圧の変動を抑えるのにも役立つ。

前述のようにコンデンサC0は図４の点線99Aで示した短絡回路に置き換えることができる。コンデンサC0を短絡回路で置き換えれば、増幅器１０の高速整定特性を実現するという目標と非線形ひずみを除去するという目標は共に実質的に達成される。なぜならば、たとえコンデンサC0がないことによりコモンモード帰還増幅器利得が低周波で大きくならないとしても、コモンモード帰還増幅器１２の極は高い方の周波数へ「プッシュ」される。しかしながら、もしコンデンサC0がなければ、回路のバイアスを設定するのはもっと複雑になるであろうし、導体９B上のコモンモード電圧の変動は低周波で幾分大きくなるであろう。

このように本発明によれば、コモンモード帰還増幅器１２が第１段の能動負荷回路６と第２段の共通エミッタ点３のコモンモード電圧出力との間に挿入される。コモンモード帰還増幅器１２はコモンモード帰還ループを高速にする。なぜならば、能動負荷回路の制御電流源I13とI14の伝達コンダクタンスの効果がコモンモード帰還増幅器１２によって増すからである。コモンモード帰還ループの帯域幅はコモンモード帰還増幅器１２の利得によって増加する。増幅器１２の利得は図４に示すように帰還抵抗器R5とR4によって設定することができ、式、利得=G=1+(R5/R4)により与えられる。このことにより、図１と図２の従来技術の演算増幅器の遅い整定効果を最小にする（すなわちVoutの整定時間を最小にする）と同時にコモンモードループの安定性を保つために、コモンモード帰還帯域幅を演算増幅器１０の利得・帯域幅積に近い値に設定することが可能になる。

図５Bは図４に示した回路における小信号動作のシミュレーション結果で、Voutがより速い整定を示している。曲線Cはコモンモード電圧増幅器１２の利得が高いときの出力信号Voutを示す。曲線Dはコモンモード電圧増幅器１２の利得が低いときで、出力信号Voutの整定が幾分遅いことを示す。図５Bにおける両曲線CとDは図５Aの曲線Bよりもずっと速い整定を示している。図５Aの曲線Bの場合、図１と図２の従来技術演算増幅器において高エミッタ縮退が使用されている。

図６は図４の演算増幅器をもっと具体的に示したもので、２個のコンデンサC0とC1（１個のコンデンサC0に替わって）が使われていて、コモンモード帰還増幅器１２に加えられるコモンモード帰還信号は「電圧ホロア」能動負荷トランジスタQ3とQ4のエミッタからとられている。この構成は図４に示した一般型よりもずっと安定である。図４と図１において同じ部品または類似の部品を示すために同じ参照番号を使うことが適切な場合、そのようにしている。

図６を参照して、演算増幅器１０Aの入力段４はエミッタ結合したNPN入力トランジスタQ1とQ2を含む。これらのベースはそれぞれVin-とVin+に接続されている。これらのエミッタは導体１４によってテール電流源I0の一方の端子に接続され、電流源I0の他方の端子はVEEに接続されている。入力段４はまたPNP能動負荷トランジスタQ3、Q4と縮退抵抗器R0、R1とを含む。入力トランジスタQ1のコレクタは導体２Aによって能動負荷トランジスタQ3のコレクタに接続されている。トランジスタQ3のエミッタは縮退抵抗器R0の一方の端子に接続され、縮退抵抗器R0の他方の端子はVCCに接続されている。入力トランジスタQ2のコレクタは導体２Bによって能動負荷トランジスタQ4のコレクタに接続されていて、トランジスタQ4のエミッタは縮退抵抗器R1の一方の端子に接続されている。抵抗器R1の他方の端子はVCCに接続されている。能動負荷トランジスタQ3とQ4のエミッタはそれぞれコンデンサC0とC1に接続されている。帰還抵抗器R5はコモンモード帰還増幅器１２の一方の出力に接続されている。能動負荷トランジスタQ3とQ4のベースは導体９Bによってコモンモード帰還増幅器１２の他方の出力に接続されている。このことによって、トランジスタQ3とQ4を含む能動負荷回路はコモンモード電圧増幅器１２からコモンモード帰還入力信号を受け取る。

演算増幅器１０Aの第２段８はPNP入力トランジスタQ5、Q6とNPN能動負荷トランジスタQ7、Q8とを含む。入力トランジスタQ5、Q6は導体３によってテール電流抵抗器R2接続されていて、コモンモード電圧増幅器１２にコモンモード帰還入力を供給する。テール電流抵抗器R2の他方の端子はVCCに接続されている。入力トランジスタQ5のコレクタは導体２１によってNPN能動負荷トランジスタQ8のコレクタとベースおよびNPN能動負荷トランジスタQ7のベースに接続されている。トランジスタQ7とQ8のエミッタはVEEに接続されている。入力トランジスタQ5のベースは導体２Aによって入力段４の出力に接続されている。入力トランジスタQ5のベースはまた補償コンデンサC2の一方の端子に接続され、コンデンサC2の他方の端子はVCCに接続されている。入力トランジスタQ6のベースは導体２Bによって入力段４の他方の出力に接続されている。入力トランジスタQ6のベースはまた補償コンデンサC3の一方の端子に接続され、コンデンサC3の他方の端子はVout導体１３に接続されている。

コモンモード帰還増幅器１２の第１の実施例は、増幅器として接続されている抵抗器R3、トランジスタQ9、電流源I2を含む。トランジスタQ9のエミッタは非反転（＋）入力であり、ベースは反転（−）入力である。ベースは導体９Aによって帰還抵抗器R5に接続されている。トランジスタQ10のコレクタとベースはトランジスタQ9のベースに接続されている。トランジスタQ9のコレクタはコモンモード帰還増幅器１２の出力９Bに接続されている。この実施例ではダイオード接続されたQ10、抵抗器R4と電流源I1とが（−）入力のバイアスを形成し、入力トランジスタQ9のベースのバイアス電圧（=VCC-I1×R4-トランジスタQ10のVBE）を決定する。

コモンモード帰還増幅器１２の第２の実施例では、点線９９Aに示すように、帰還抵抗器R5の右端が導体９Aから切り離されて、もう一つの入力トランジスタとなるトランジスタQ10のエミッタに直接接続されている。この場合、入力トランジスタQ10のエミッタはコモンモード利得増幅器１２の（−）入力である。前述のコモンモード帰還増幅器１２の第１と第２の実施例の性能は本質的に同じである。

PNP入力トランジスタQ9のエミッタはコモンモード帰還増幅器１２の非反転（＋）入力であってコモンモード帰還導体３に接続されている。トランジスタQ9のエミッタはまたエミッタホロア抵抗器R3の一方の端子にも接続されていて、抵抗器R3の他方の端子はVCCに接続されている。前述の第１の実施例では、トランジスQ9のベースはコモンモード帰還増幅器１２の反転（−）入力である。コモンモード電圧増幅器１２はまたダイオード接続されたPNPトランジスタQ10を含む。トランジスタQ9のコレクタは導体９Bと電流源I2により表される付加装置の一方の端子とに接続されている。電流源I2の他方の端子はVEEに接続されている。トランジスタQ9のベースはPNPトランジスタQ10のベースとコレクタに接続され、ている。トランジスタQ10のエミッタは抵抗器R4によってVCCに接続されている。トランジスタQ10のベースとコレクタは導体９Aによって帰還抵抗器R5の一方の端子と、コモンモード利得増幅器１２にバイアス条件を供給する電流源I1の一方の端子とに接続されている。電流源I1の他方の端子はVEEに接続されている。帰還抵抗器R5の他方の端子は導体９Cによって各コンデンサC0とC1の一方の端子に接続されている。コンデンサC0の他方の端子は能動負荷トランジスタQ3のエミッタに接続されている。コンデンサC1の他方の端子は能動負荷トランジスタQ4のエミッタに接続されている。

動作時には、抵抗器R0とR1は能動負荷トランジスタQ3とQ4にエミッタ縮退を提供し、テール電流源I0は第１段４にバイアスを提供する。電流源I1、I2と抵抗器R3、R4とはコモンモード帰還増幅器１２の動作点を決める。第２段８のテール電流は抵抗器R2または他の適当な電流源により決まる。コンデンサC2とC3は主演算増幅器１０Aの周波数補償を提供する。抵抗R5とR4の比がコモンモード帰還増幅器１２の利得を決定する。コンデンサC2とC3は主演算増幅器１０Aの周波数補償を提供する。抵抗器R5とR4の比はコモンモード帰還増幅器１２の利得を決定する。コンデンサC0とC1は図４の１個のコンデンサC0と同等である。図６に示すように、コンデンサC0とC1を帰還ループに挿入すると、コモンモード帰還ループの帯域幅はコモンモード帰還増幅器の高周波利得（すなわち、1+R5/R4）によって増加し続けるが、コモンモード帰還増幅器１２の直流利得はずっと大きい。なぜならば、コンデンサC0とC1は低周波では直流開放であるからである。このことにより、第２段の動作点と制御電流源の動作点とを独立に設定することが可能になる。抵抗器R4とR5およびコンデンサC0とC1とが一緒になってコモンモード帰還ループの周波数補償の大きさを決定する。制御能動負荷トランジスタQ3とQ4のエミッタ電圧はこれらのトランジスタのベース上にある導体９B上のコモンモード帰還制御電圧にならう。他方、増幅器１２の低出力インピーダンスとより高いコモンモード帰還ループ利得とを供給する。コモンモード帰還ループの動作に関して能動負荷トランジスタQ3とQ4は電圧ホロアのように振る舞うことに注目されたい。

しかしながら、演算増幅器１０Aの実用的な実施例では、コモンモード帰還増幅器の利得整定帰還ループを閉じるための方法が数多く存在する。
帰還抵抗器R5の左端子は導体９Bの高インピーダンスに直接接続すべきでない。なぜならば、直接接続すると増幅器回路Q9、R3、I2の利得を制限するであろうからである。その代わりに、帰還抵抗器R5の左端子をコンデンサC0とC1によってトランジスタQ3とQ4の低エミッタインピーダンスに接続することが出来る。トランジスタQ3とQ4は電圧ホロワバッファ段として機能する。このことにより、帰還抵抗器R5によりその出力（すなわち導体９B）をローディングすることに起因して、コモンモード帰還増幅器１２の利得が落ちるのを防ぐことができる。

演算増幅器１０Aの一実施例において、任意選択制の電流ミラー１８はダイオード接続されたPNP電圧制限トランジスタQ11を含む。トランジスタQ11のベースとコレクタは入力トランジスタQ3のエミッタに接続されている。この実施例は、もしも大きな電圧降下が縮退抵抗器R0とR1に起きた場合に有利である。このことは、図６に示した通常の入力段の代わりに従来のAB級の入力段が使われた場合に当てはまる。電圧制限トランジスタQ11のベースとコレクタはPNP電流ミラー出力トランジスタQ12のベースに接続されている。トランジスタQ12のコレクタはコモンモード帰還導体９Ｂに接続されている。トランジスタQ11とQ12のエミッタはVCCに接続されている。同様に、任意選択制の電流ミラー１９はダイオード接続されたPNP電圧制限トランジスタQ13を含む。トランジスタQ13のベースとコレクタは入力トランジスタQ4のエミッタに接続されている。電圧制限トランジスタQ13のベースとコレクタはPNP電流ミラー出力トランジスタ１４に接続されている。トランジスタ１４のコレクタはコモンモード帰還導体９Bに接続されている。トランジスタQ13とQ14のエミッタはVCCに接続されている。

もしAB級の入力段がダイオード接続されたトランジスタQ11とQ13なしで使われていれば、AB級の入力段の大きなピーク出力電流から生ずる縮退抵抗器R0とR1に加わる電圧の大きな変動が、第２段における信号の線形性を損ない、そのダイナミックレンジを制限することがある。AB級の入力段があることで、縮退抵抗器R0とR1を流れるピーク電流は入力段の各入力トランジスタを流れる電流のピーク値よりもずっと大きく（すなわち１０ないし１００倍に）なるであろう。（AB級の入力段は通常非常に高いスルーレートを有する必要があるクラスの増幅器に使われる。）もしもAB級の入力段がダイオード接続されたトランジスタQ11とQ12なしで使われていれば、入力信号Vin+とVin-の間で大きな差があるとき、導体９Bの電圧はコモンモード帰還ループ内で実質的にひずんだ信号となるであろう。導体２Aと２B上の電圧は導体９B上の非線形、すなわちひずんだ信号にならって、ひずんだ電圧信号を入力トランジスタQ5とQ6のベースに供給するであろう。このことにより出力信号Voutにひずみが生じるであろう。

しかしながら、前述のように接続したコモンモード帰還増幅器を用いれば、導体９B上の電圧はよく制御される。コモンモード帰還増幅器１２はコモンモード電圧の変動と、導体２Aと２Bにより第２段８の入力に加えられる非線形信号成分を実質的に減らす。この結果、増幅器出力信号VoutにおけるTHDが実質的に減る。

この問題を解くために、ダイオード接続されたトランジスタQ11とQ13がそれぞれ縮退抵抗器R0とR1に並列に接続された電圧リミッタとして供給され、トランジスタQ3とQ4が飽和するのを防止する。また、図６に示すように、トランジスタQ12、Q14はトランジスタQ11、Q13と共に電流ミラー１８と１９を形成するように接続される。このことは使用中のAB級の入力段からトランジスタQ3とQ4に流れ込む大きな過渡電流によってダイオード接続されたトランジスタQ11とQ13がオンになったとき、コモンモード帰還ループに必要な周波数補償に有効に貢献する。

ほとんどの時間トランジスタQ12またはQ14には電流が流れない。なぜならばダイオード接続されたトランジスタQ11とQ13をオンにするのに十分な高い電圧降下を縮退抵抗器R0とR1に生じるだけの電流が流れないので、ダイオード接続されたトランジスタQ11とQ13はオフだからである。しかしながら、増幅器１０AがAB級の入力段を含み、スルーイングモードに入ると、このことによって縮退抵抗器R0を流れるピークの過渡電流がダイオード接続されたトランジスタQ11とQ13をオンにするのに十分なだけ大きくなる。もしも電流ミラー出力トランジスタQ12とQ13の働きがなければ、コモンモードループは不安定になって補償するのが困難になるであろう。しかしながら、電流ミラー１８と１９を使用することで、トランジスタQ3とQ4を含む能動負荷回路を、もっと容易に補償される一種の低利得電流増幅器に変えている。トランジスタQ11とQ13がオンのとき、トランジスタQ3とQ4は弱く縮退しているにすぎず、縮退率はトランジスタQ11とQ13が完全にオンになるときの約半分になる。（縮退率はトランジスタ自体（縮退抵抗器なし）のgmに対する縮退抵抗器を使っているときのgmの比である。一般にバイポーラトランジスタの場合、縮退率は式、(V_DEGEN/V_T)+1で表される。ここでV_DEGENは縮退抵抗器に加わる電圧降下であり、V_TはkT/q（シリコンの場合26ミリボルト）に等しい。

したがって、過渡コモンモード帰還電圧が導体９Bにある間、トランジスタQ3とQ4の伝達コンダクタンス（これは突然大きくなる）とコモンモード帰還増幅器１２の伝達コンダクタンスの組合せのおかげで、コモンモード帰還ループが非常に広い帯域幅を持つようになる。そのための更なる周波数補償が必要であり、それはPNP電流ミラー出力トランジスタQ12とQ14により供給される。このことにより、トランジスタQ11とQ13がオンになるとき、トランジスタQ3とQ4を含む能動負荷回路が電流利得制限付きのウィルソン電流ミラーの一部として働くことができるようになる。このとき入力トランジスタQ1とQ2用の能動負荷回路としてのトランジスタQ3とQ4の機能を損なうことはない。すなわち、トランジスタQ3、Q11とQ12とQ4、Q13とQ14のすべてがオンになるとき、これらはコモンモード帰還ループ内でウィルソン電流ミラーを形成する。このとき導体９Bを流れるコモンモード帰還ループ入力電流はトランジスタQ3とQ4のベースへの入力として加えられる。ウィルソン電流ミラーの利得はトランジスタQ12とQ11のエミッタ面積とトランジスタQ14とQ13のエミッタ面積との比である。したがってコモンモード帰還ループの帯域幅は、電流ミラー利得（すなわち、トランジスタQ11のエミッタ面積をトランジスタQ12のエミッタ面積で割ったもの）により増幅されたトランジスタQ9に関するコモンモード帰還増幅器伝達コンダクタンスとコンデンサC2とC3の静電容量とにより決定される。

本発明はこのようにしてコモンモードループ帯域幅を調節して、演算増幅器１０Aの高速整定を可能にするものである。このとき第１利得段の電流ミラー１８と１９により能動負荷トランジスタQ3とQ4における縮退量を減らすことはなく、同時にコモンモード帰還を使って入力段４のバランスを保つものである。

従来技術と違って、コモンモード帰還ループの帯域幅は能動負荷の縮退量とは独立に調整することができる。その結果、図５Aと5Bに示したように、代表的な従来技術の演算増幅器に比べてVoutの高速整定が実現される。
また、本発明により前述の理由により演算増幅器のTHDが改良される。

相補形のバイポーラトランジスタの実施例を示したが、本発明は同様にCMOS形トランジスタにも適用することができる。同様に、説明した実施例は演算増幅器を使ったが、本発明は一般に他の種類の差動増幅器に適用可能である。更に、本発明に関係のある当業者は本発明の請求の範囲から逸脱することなく、ここに示した実施例に対して他の各種の追加、削除、代替、修正をなし得るであろう。

（従来技術）従来技術の演算増幅器の概略図。（従来技術）図１の演算増幅器の一般化したブロック図。演算増幅器の出力整定時間、ノイズ特性、入力オフセット電圧を改良するために、コモンモード帰還ループの中にコモンモード電圧利得回路を有する演算増幅器の一般化したブロック図。図３の演算増幅器の詳細なブロック図。図１と２の演算増幅器のステップ応答を示すグラフで、入力段の能動負荷回路に低縮退抵抗と高縮退抵抗を有する場合を示す。図４と６の演算増幅器のステップ応答を示すグラフで、本発明による低利得コモンモード電圧増幅器と高利得コモンモード電圧増幅器を有する場合を示す。図４の演算増幅器の具体例を示す概略図。

Claims

差動接続された第１と第２の入力トランジスタと制御能動負荷回路とを含む第１段と、
差動接続された第３と第４の入力トランジスタと負荷回路とを含み、第１段の第１の出力が第２段の第１の入力に接続され、第１段の第２の出力が第２段の第２の入力に接続されている第２段と、
実質的に増幅器のノイズを増やすことなく第２段の出力の高速整定を実現するために、第２段から出力されるコモンモード信号を受信して制御能動負荷回路の制御入力上に増幅されたコモンモード信号を供給するように接続された入力を有するコモンモード帰還増幅器と、
を含む増幅器。
請求項１記載の増幅器において、第１段の制御能動負荷回路は第１と第２の能動負荷トランジスタを含み、各トランジスタは増幅されたコモンモード信号を受信するように接続された制御電極を有する、増幅器。
請求項２記載の増幅器において、第１と第２の入力トランジスタはNPNトランジスタであって、それらのエミッタは第１のテール電流源に接続され、それらのベースはそれぞれ第１と第２の入力信号を受信するように接続されていて、第１と第２の能動負荷トランジスタはPNPトランジスタであって、第１の入力トランジスタのコレクタは第１の能動負荷トランジスタのコレクタに接続され、第２の入力トランジスタのコレクタは第２の能動負荷トランジスタのコレクタに接続され、第１の能動負荷トランジスタのエミッタは第１の縮退抵抗器に接続され、第２の能動負荷トランジスタのエミッタは第２の縮退抵抗器に接続されている、増幅器。
請求項２または３記載の増幅器において、第１と第２の能動負荷トランジスタのエミッタにそれぞれ接続された第１と第２の電圧制限トランジスタを含む増幅器。
請求項２または３記載の増幅器において、第１段は第１の能動負荷トランジスタの第１の電極と第１の電流ミラー出力トランジスタの制御電極とに接続された制御電極を有する第１のダイオード接続されたトランジスタを含む第１の電流ミラーを含み、第１の電流ミラー出力トランジスタの第２の電極は第１と第２の能動負荷トランジスタの制御電極に接続されていて、第１段はまた、第２の能動負荷トランジスタの第１の電極と第２の電流ミラー出力トランジスタの制御電極とに接続された制御電極を有する第２のダイオード接続されたトランジスタを含む第２の電流ミラーを含み、第２の電流ミラー出力トランジスタの第２の電極は第１と第２の能動負荷トランジスタの制御電極に接続されていて、増幅器のコモンモード帰還ループの補償に貢献する、増幅器。
請求項３記載の増幅器において、第３と第４の入力トランジスタはPNPトランジスタであり、第２段の負荷回路は第３と第４の能動負荷トランジスタを含み、第３と第４の能動負荷トランジスタは共にNPNトランジスタであって、第３と第４の入力トランジスタのエミッタは第２のテール電流源に接続されてコモンモード帰還増幅器の入力にコモンモード信号を供給し、第３の入力トランジスタのベースは第１の入力トランジスタのコレクタに接続され、第４の入力トランジスタのベースは第２の入力トランジスタのコレクタに接続され、第３の入力トランジスタのコレクタは第３の能動負荷トランジスタのベースとコレクタおよび第４の能動負荷トランジスタのベースに接続され、第４の能動負荷トランジスタのコレクタは第４の入力トランジスタのコレクタに接続され、第３第４の能動負荷トランジスタのエミッタは第１の電源電圧に接続されている、増幅器。
差動的に接続された第１と第２の入力トランジスタと制御能動負荷回路とを含む第１段と、
第１段によって作られた差動出力信号を、差動接続した第３と第４の入力トランジスタと負荷回路とを含む第２段（８）の差動入力に供給する手段と、
第２段のコモンモード信号を増幅して制御能動負荷回路の制御入力に増幅したコモンモード信号を供給する手段と、
を含み、演算増幅器のノイズを実質的に増やさずに演算増幅器の出力整定時間を短縮するように働く演算増幅器。
差動的に接続された第１と第２の入力トランジスタと制御能動負荷回路とを含む第１段を供給することと、
第１段によって作られた差動出力信号を、差動接続した第３と第４の入力トランジスタと負荷回路とを含む第２段の差動入力に供給することと、
第２段のコモンモード信号を増幅して制御能動負荷回路の制御入力に増幅したコモンモード信号を供給することと、
を含み、演算増幅器のノイズを実質的に増やさずに演算増幅器の出力整定時間を短縮するように働く演算増幅器の作動方法。
請求項８記載の方法において、差動的に接続された第３と第４の入力トランジスタの共通電極上にコモンモード信号を発生させることを含む、演算増幅器の作動方法。
請求項８または９記載の方法において、コモンモード信号を受信する第１の電極を有する第１のトランジスタと、制御能動負荷回路における能動負荷トランジスタの制御電極に接続された制御電極とを含む増幅器回路によってコモンモード信号を増幅することを含む、演算増幅器の作動方法。
請求項８または９記載の方法において、第１のダイオード接続したトランジスタと第１の電流ミラー出力トランジスタとを含み、第１の縮退抵抗器に加わる過電圧に応答して、第１のダイオード接続したトランジスタをオンにすることにより、第１の縮退抵抗器による電圧降下を制限することによって、増幅されるコモンモード信号の変動を減少し、第１の縮退抵抗器は制御能動負荷回路内の第１の能動負荷トランジスタの第１の電極に接続されていて、第１の能動負荷トランジスタは制御能動負荷回路の制御入力に接続された制御電極を有し、過電圧に起因して第１のダイオード接続したトランジスタに流れる電流に応答して、第１の電流ミラー出力トランジスタ内にミラー電流を発生させて、ミラー電流を制御能動負荷回路の制御入力に接続されている導体に流すことを含む、演算増幅器の作動方法。